(12) 特許公報(B2)

(11) 特許番号

特許第6085442号

(P6085442)

(45)発行日] 平成29年2月22日 (2017. 2. 22)			(24) 登録日		日 平成29年2	平成29年2月3日 (2017.2.3)		
(51) Int.Cl.			FI						
HO1L	21/338	(2006.01)	HO1L	29/80	Н				
H01L	29/778	(2006.01)	HO1L	29/80	F				
H01L	29/812	(2006.01)	HO1L	29/06	301F				
HO1L	29/06	(2006.01)	HO1L	29/78	3 O 1 B				
H01L	21/336	(2006.01)	HO1L	29/78	301N				
					請求項の数 6	3 (全 24 頁) 最終 頁 に 続 く		
(21) 出願番号	1	特願2012-217087	(P2012-217087)	(73)特許権者	皆 514107233				
(22) 出願日		平成24年9月28日	(2012. 9. 28)		トランスフォ	ーム・ジャノ	ペン株式会社		
(65) 公開番号		特開2014-72360((P2014-72360A)	神奈川県横浜市港北区新横浜2-5-15					
(43) 公開日		平成26年4月21日	(2014.4.21)	新横浜センタービル9F					
審査請求日		平成27年9月17日	(2015. 9. 17)	(74)代理人	100079108				
					弁理士 稲葉	く 良幸			
				(74)代理人	100109346				
					弁理士 大貫	[敏史			
				(74)代理人	100117189				
					弁理士 江口	1 昭彦			
				(74)代理人	100134120				
					弁理士 内腹	■ 和彦			
				(74)代理人	100144325				
					弁理士 小湖	証 高弘			
							最終頁に続く		

(54) 【発明の名称】化合物半導体装置及びその製造方法

(57)【特許請求の範囲】

(19) 日本国特許庁(JP)

【請求項1】

化合物半導体積層構造と、

前記化合物半導体積層構造の上方に形成された電極と、

前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第1の保護絶縁膜と、 前記第1の保護絶縁膜上で前記電極を覆う第2の保護絶縁膜と、

前記第1の保護絶縁膜と前記第2の保護絶縁膜との間に形成された第3の保護絶縁膜と

<u>`</u>

を備えており、

前記電極は、少なくとも一部が前記第1の保護絶縁膜上に形成されており、

10

前記第1の保護絶縁膜は、前記電極の前記少なくとも一部の下である第1部位における 第1の厚みが、前記電極の前記少なくとも一部が前記第1の保護絶縁膜の上に形成されて いない第2の部位における第2の厚みよりも厚く、_

前記第3の保護絶縁膜は、1nm~10nmの範囲内の厚みである、

化合物半導体装置。

【請求項2】

化合物半導体積層構造と、

前記化合物半導体積層構造の上方に形成された電極と、

前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第1の保護絶縁膜と<u>、</u>前記第1の保護絶縁膜上で前記電極を覆う第2の保護絶縁膜と、

(2)

を備えており、

`

前記電極は、少なくとも一部が前記第1の保護絶縁膜上に形成されており、

前記第1の保護絶縁膜は、前記電極の前記少なくとも一部の下である第1部位における 第1の厚みが、前記電極の前記少なくとも一部が前記第1の保護絶縁膜の上に形成されて いない第2の部位における第2の厚みよりも厚く、

<u>前記第1の厚みと前記第2の厚みとの差が、前記第3の保護絶縁膜の厚みよりも大きい、</u> 化合物半導体装置。

【請求項3】

10

20

30

前記第3の保護絶縁膜は酸窒化珪素を含む、<u>請求項1または2</u>に記載の化合物半導体装置。

【請求項4】

化合物半導体積層構造を形成する工程と、

前記化合物半導体積層構造の上方に電極を形成する工程と、

前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第1の保護絶縁膜を形 成する工程と、

前記第1の保護絶縁膜上で前記電極を覆う第2の保護絶縁膜を形成する工程と、

___前記第1の保護絶縁膜と前記第2の保護絶縁膜との間に、第3の保護絶縁膜を形成する 工程と、

を有し、

前記電極は、少なくとも一部が前記第1の保護絶縁膜上に形成され、

前記第1の保護絶縁膜は、前記電極の前記少なくとも一部の下である第1部位における 第1の厚みが、前記電極の前記少なくとも一部が前記第1の保護絶縁膜の上に形成されて いない第2の部位における第2の厚みよりも厚く、

前記第3の保護絶縁膜は、1nm~10nmの範囲内の厚みである、

化合物半導体装置の製造方法。

【請求項5】

化合物半導体積層構造を形成する工程と、

前記化合物半導体積層構造の上方に電極を形成する工程と、

前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第1の保護絶縁膜を形 成する工程と、

前記第1の保護絶縁膜上で前記電極を覆う第2の保護絶縁膜を形成する工程と、

前記第1の保護絶縁膜と前記第2の保護絶縁膜との間に、第3の保護絶縁膜を形成する

工程と、

を有し、

前記電極は、少なくとも一部が前記第1の保護絶縁膜上に形成され、

前記第1の保護絶縁膜は、前記電極の前記少なくとも一部の下である第1部位における 第1の厚みが、前記電極の前記少なくとも一部が前記第1の保護絶縁膜の上に形成されて いない第2の部位における第2の厚みよりも厚<u>く、</u>

40

<u>前記第1の厚みと前記第2の厚みとの差が、前記第3の保護絶縁膜の厚みよりも大きい、</u> 化合物半導体装置の製造方法。

【請求項6】

前記第3の保護絶縁膜は酸窒化珪素を含む、請求項<u>4または5</u>に記載の化合物半導体装置の製造方法。

【発明の詳細な説明】

- 【技術分野】
- [0001]

本発明は、化合物半導体装置及びその製造方法に関する。

【背景技術】

[0002]

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐 圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体である G a N のバンドギャップは3.4 e V であり、S i のバンドギャップ(1.1 e V)及び G a A s のバンドギャップ(1.4 e V)よりも大きく、高い破壊電界強度を有する。そ のためG a N は、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極め て有望である。

[0003]

窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ(High Electron Mobility Transistor: HEMT)についての報告が¹⁰数多くなされている。例えばGaN系のHEMT(GaN-HEMT)では、GaNを電子走行層として、AlGaNを電子供給層として用いたAlGaN/GaN・HEMTが注目されている。AlGaN/GaN・HEMTでは、GaNとAlGaNとの格子定数 差に起因した歪みがAlGaNに生じる。これにより発生したピエゾ分極及びAlGaN の自発分極により、高濃度の2次元電子ガス(2DEG)が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2012-178467号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

GaN-HEMTでは、電子が素子内にトラップされて2DEGの流れが阻害され、出 力電流が低下する、電流コラプス現象が問題視されている。電流コラプスは様々な原因に より発生するものと認識されているところ、ゲート電極を覆う保護膜等の絶縁膜に起因し て電流コラプスが発生する可能性もあると考えられる。しかしながら、ゲート電極を覆う 保護膜について、電流コラプスの発生を抑える有効な技術は未だ開発されていない現況に ある。

【0006】

本発明は、上記の課題に鑑みてなされたものであり、化合物半導体積層構造上で電極を 覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の 高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

化合物半導体装置の一態様は、化合物半導体積層構造と、前記化合物半導体積層構造の 上方に形成された電極と、前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とす る第1の保護絶縁膜と、前記第1の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とす る第2の保護絶縁膜とを備えており、前記第1の保護絶縁膜と前記第2の保護絶縁膜との 間に、酸窒化珪素を含む第3の保護絶縁膜が形成されている。

[0008]

化合物半導体装置の製造方法の一態様は、化合物半導体積層構造を形成する工程と、前 記化合物半導体積層構造の上方に電極を形成する工程と、前記化合物半導体積層構造の表 面を覆う、窒化珪素を材料とする第1の保護絶縁膜を形成する工程と、前記第1の保護絶 縁膜上で前記電極を覆う、酸化珪素を材料とする第2の保護絶縁膜を形成する工程とを備 えており、前記第1の保護絶縁膜と前記第2の保護絶縁膜との間に、酸窒化珪素を含む第 3の保護絶縁膜が形成される。

【発明の効果】

[0009]

上記の諸態様によれば、化合物半導体積層構造上で電極を覆う保護膜に起因して発生す 50

20

る電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧の化合物半導体装 置が実現する。 【図面の簡単な説明】 [0010]【図1】第1の実施形態によるA1GaN/GaN・HEMTの製造方法を工程順に示す 概略断面図である。 【図2】図1に引き続き、第1の実施形態によるAlGaN/GaN・HEMTの製造方 法を工程順に示す概略断面図である。 【図3】図2に引き続き、第1の実施形態によるAlGaN/GaN・HEMTの製造方 10 法を工程順に示す概略断面図である。 【図4】第1の実施形態の変形例によるA1GaN/GaN・HEMTの製造方法の主要 工程を示す概略断面図である。 【図5】図4に引き続き、第1の実施形態の変形例によるAlGaN/GaN・HEMT の製造方法の主要工程を示す概略断面図である。 【図6】第2の実施形態によるA1GaN/GaN・HEMTの製造方法の主要工程を示 す概略断面図である。 【図7】図6に引き続き、第2の実施形態によるAlGaN/GaN・HEMTの製造方 法の主要工程を示す概略断面図である。 【図8】図6(b)におけるゲート電極及びフィールドプレート電極を拡大して示す概略 20 断面図である。 【図9】図7(b)におけるゲート電極及びフィールドプレート電極を拡大して示す概略 断面図である。 【図10】第2の実施形態の変形例によるAlGaN/GaN・HEMTの製造方法の主 要工程を示す概略断面図である。 【図11】図10に引き続き、第2の実施形態の変形例によるAIGaN/GaN・HE MTの製造方法の主要工程を示す概略断面図である。 【図12】図11(c)におけるゲート電極及びフィールドプレート電極を拡大して示す 概略断面図である。 【図13】第3の実施形態による電源装置の概略構成を示す結線図である。 30 【図14】第4の実施形態による高周波増幅器の概略構成を示す結線図である。 【発明を実施するための形態】 [0011](第1の実施形態) 本実施形態では、化合物半導体装置として、窒化物半導体のA1GaN/GaN・HE MTを開示する。 図 1 ~ 図 3 は、第 1 の実施形態による A 1 G a N / G a N · H E M T の 製造方法を工程 順に示す概略断面図である。 [0012]先ず、図1(a)に示すように、成長用基板として例えば半絶縁性のSiC基板1上に 40 、化合物半導体積層構造2を形成する。成長用基板としては、SiC基板の代わりに、S i基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導 電性としては、半絶縁性、導電性を問わない。 化合物半導体積層構造2は、バッファ層2a、電子走行層2b、中間層2c、及び電子 供給層2dを有して構成される。 化合物半導体積層構造2では、電子走行層2bの電子供給層2d(正確には中間層2c)との界面近傍に2次元電子ガス(2DEG)が発生する。この2DEGは、電子走行層

) との界面近傍に 2 次元電子カス(2 D E G) か発生する。この 2 D E G は、電子定行層 2 b の化合物半導体(ここでは G a N) と電子供給層 2 d の化合物半導体(ここでは A 1 G a N) との格子定数の相違に基づいて生成される。

[0014]

詳細には、SiC基板1上に、例えば有機金属気相成長(MOVPE:Metal Organic Vapor Phase Epitaxy)法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法等を用いても良い。SiC基板1上に、AlNを50nm程度の厚みに、i(インテンショナリ・アンドープ)-GaNを1µm程度の厚みに、i-AlGaNを5nm程度の厚みに、n-AlGaNを30nm程度の厚みに順次成長する。これにより、バッファ層2a、電子走行層2b、中間層2c、及び電子供給層2dが形成される。バッファ層2aとしては、AlNの代わりにAlGaNを用いたり、低温成長でGaNを成長するようにしても良い。電子供給層2d上にn-GaNを成長して薄いキャップ層を形成する場合もある。

(5)

A1Nの成長条件としては、原料ガスとしてトリメチルアルミニウム(TMA)ガス及 びアンモニア(NH₃)ガスの混合ガスを用いる。GaNの成長条件としては、原料ガス としてトリメチルガリウム(TMG)ガス及びNH₃ガスの混合ガスを用いる。A1Ga Nの成長条件としては、原料ガスとしてTMAガス、TMGガス、及びNH₃ガスの混合 ガスを用いる。成長する化合物半導体層に応じて、A1源であるトリメチルアルミニウム ガス、Ga源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通 原料であるアンモニアガスの流量は、100ccm~10LM程度とする。また、成長圧 力は50Torr~300Torr程度、成長温度は1000 ~1200 程度とする。 【0016】

AlGaNをn型として成長する際、即ち電子供給層2dのn - AlGaNを成長する 20 際には、n型不純物として例えばSiを含む例えばSiH₄ガスを所定の流量で原料ガス に添加し、AlGaNにSiをドーピングする。Siのドーピング濃度は、1×10¹⁸/ cm³程度~1×10²⁰/cm³程度、例えば5×10¹⁸/cm³程度とする。

【0017】

続いて、図示しない素子分離構造を形成する。

詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴン(Ar)を注入 する。これにより、化合物半導体積層構造2及びSiC基板1の表層部分に素子分離構造 が形成される。この素子分離構造により、化合物半導体積層構造2上で活性領域が画定さ れる。

なお、素子分離は、上記の注入法の代わりに、例えばSTI(Shallow Trench Isolati 30 on)法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。

【0018】

続いて、図1(b)に示すように、第1の保護絶縁膜3を形成する。

詳細には、化合物半導体積層構造2上に、プラズマCVD法又はスパッタ法等により、 窒化珪素(SiN)を30nm程度~500nm程度、例えば100nm程度の厚みに堆 積する。これにより、第1の保護絶縁膜3が形成される。

SiNは、化合物半導体積層構造2を覆うパッシベーション膜に用いることにより、電流コラプスを低減することができる。

【0019】

続いて、図1(c)に示すように、第1の保護絶縁膜3に電極用リセス3aを形成する

詳細には、第1の保護絶縁膜3の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定領域(電極形成予定領域)に相当する第1の保護絶縁膜3の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。

【0020】

このレジストマスクを用いて、電子供給層2dの表面が露出するまで、第1の保護絶縁 膜3の電極形成予定領域をドライエッチングして除去する。これにより、第1の保護絶縁 膜3には、電子供給層2dの表面の電極形成予定領域を露出する電極用リセス3aが形成 10

40

される。ドライエッチングには、例えばフッ素系のエッチングガスを用いる。このドライ エッチングには、電子供給層2dに及ぼすエッチングダメージが可及的に小さいことが要 求されるところ、フッ素系ガスを用いたドライエッチングは、電子供給層2dへのエッチ ングダメージが小さい。

【0021】

ドライエッチングの代わりに、フッ素系溶液を用いたウェットエッチングにより、電極 用リセスを形成しても良い。

その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いた ウェット処理により除去される。

[0022]

10

続いて、図2(a)に示すように、ゲート電極及びフィールドプレート電極の電極材料 10を堆積する。

詳細には、第1の保護絶縁膜3上に、電極用リセス3a内を埋め込むように、ゲート電極の電極材料10を堆積する。電極材料10としては、例えばNi/Au(下層がNi、 上層がAu)を、例えば蒸着法により堆積する。Niの厚みは30nm程度、Auの厚み は400nm程度とする。

【0023】

続いて、図2(b)に示すように、ゲート電極4及びフィールドプレート電極5を形成 する。

詳細には、電極材料10の表面にレジストを塗布する。レジストをリソグラフィーによ 20 り加工し、電極材料10のゲート電極及びフィールドプレート電極の形成予定領域(各電 極形成予定領域)のみにレジストを残存させる。以上により、各電極形成予定領域を覆う レジストマスクが形成される。

【0024】

このレジストマスクを用いて、第1の保護絶縁膜3の表面が露出するまで、電極材料1 0をドライエッチングする。ドライエッチングには、例えば塩素系のエッチングガスを用いることができる。塩素系ガスを用いて電極材料10をドライエッチングしても、電子供給層2d上は第1の保護絶縁膜3に覆われているため、電子供給層2dがドライエッチングに晒されることはなく、電子供給層2dのエッチングダメージはない。

【0025】

以上により、ゲート電極の形成予定領域には、電極用リセス3aを埋め込み、第1の保 護絶縁膜3上に乗り上げる形状(ゲート長方向に沿った断面が所謂オーバーハング形状) のゲート電極4が形成される。同時に、フィールドプレート電極の形成予定領域には、第 1の保護絶縁膜3上にフィールドプレート電極5が形成される。ゲート電極4は、電極用 リセス3a内で化合物半導体積層構造2(電子供給層2d)とショットキー接触する。 その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いた ウェット処理により除去される。

[0026]

A1GaN/GaN・HEMTでは、ソース電極及びゲート電極に比してドレイン電極 に大きな電圧が印加される場合がある。本実施形態では、フィールドプレート電極5を設 けることにより、大きな電圧印加で発生する電界をフィールドプレート電極5で緩和する ことができる。フィールドプレート電極5は、ゲート電極4又は後述するソース電極と適 宜電気的に接続される。

【0027】

続いて、図2(C)に示すように、第2の保護絶縁膜6を形成する。

詳細には、ゲート電極4及びフィールドプレート電極5を覆うように、第1の保護絶縁 膜3上に、酸化珪素(SiO₂)を500nm程度の厚みに堆積する。これにより、第2 の保護絶縁膜6が形成される。SiO₂は、例えばテトラエトキシシラン(TEOS)を原 料としたCVD法により堆積する。CVD法の代わりに、TEOSを用いたSOG(Spin On Glass)でSiO₂を堆積しても良い。また、TEOSを用いる代わりに、シラン又はト

SiO₂は、材料特性的にも誘電率が低く、絶縁破壊耐圧も比較的高いことで優れている。TEOSを用いて形成したSiO₂は、ステップカバレッジに優れており、埋め込み 平坦化効果が高い。そのため、Siデバイスのプロセスにおいて広く用いられており、量 産化も容易である。

【0029】

続いて、図3(a)に示すように、第1の保護絶縁膜3及び第2の保護絶縁膜6にコン タクト孔7a,8aを形成する。

詳細には、第2の保護絶縁膜6の表面にレジストを塗布する。レジストをリソグラフィ ¹⁰ ーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定領域(各電極形成 予定領域)に相当する第2の保護絶縁膜6の表面を露出する開口を形成する。以上により 、当該開口を有するレジストマスクが形成される。

[0030]

電子供給層2dの表面が露出するまで、第2の保護絶縁膜6及び第1の保護絶縁膜3の 各電極形成予定領域をドライエッチングして除去する。エッチングガスには、例えばフッ 素系ガスを用いる。フッ素系ガスを用いて電子供給層2d上の第2の保護絶縁膜6及び第 1の保護絶縁膜3をドライエッチングすることで、露出する電子供給層2dへのエッチン グダメージを小さく抑えることができる。以上により、第1の保護絶縁膜3及び第2の保 護絶縁膜6にコンタクト孔7a,8aが形成される。

20

その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いた ウェット処理により除去される。

【0031】

続いて、図3(b)に示すように、ソース電極7及びドレイン電極8を形成する。 詳細には、第2の保護絶縁膜6上にレジストを塗布し、コンタクト孔7a,8a内を露 出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。 このレジストマスクを用いて、電極材料として、例えばTa/A1を、例えば蒸着法に より、コンタクト孔7a,8a内を露出させる開口内を含むレジストマスク上に堆積する 。Taの厚みは20nm程度、A1の厚みは300nm程度とする。リフトオフ法により 、レジストマスク及びその上に堆積したTa/A1を除去する。 【0032】

その後、SiC基板1を、例えば窒素雰囲気中において500 程度~1000 程度 の温度、例えば550 程度で熱処理し、残存したTa/Alを電子供給層2dとオーミ ックコンタクトさせる。熱処理の温度が500 よりも低いと、十分なオーミックコンタ クトが得られない。熱処理の温度が1000 よりも高いと、電極材料のAlが融解して 所期の電極が得られない。500 程度~1000 程度の温度で熱処理することにより 、十分なオーミックコンタクトの所期の電極が得られることになる。以上により、コンタ クト孔7a,8a内を電極材料の一部で埋め込むソース電極7及びドレイン電極8が形成 される。

【0033】

しかる後、ゲート電極4、ソース電極7、ドレイン電極8と接続される配線の形成、フィールドプレート電極5とゲート電極4又はソース電極7との電気的接続等の諸工程を経て、本実施形態によるショットキー型のA1GaN/GaN・HEMTが形成される。 【0034】

本実施形態では、図3(b)の時点において、第1の保護絶縁膜3と第2の保護絶縁膜 6との間(両者の界面)に、酸窒化珪素(SiON)を含有する第3の保護絶縁膜9が形 成されている。第3の保護絶縁膜9は、1nm程度~10nm程度の範囲内の厚み、例え ば5nm程度に形成される。

第3の保護絶縁膜9は、以下の理由(1)又は理由(2)、或いは理由(1),(2) の双方により、形成されるものと考えられる。図示の例では、理由(1)を仮定して、図 ⁵⁰

2 (c)の段階では第3の保護絶縁膜を図示せず、図3 (b)の段階で図示している。 【0035】

理由(1)

図2(b)のように、ゲート電極4及びフィールドプレート電極5を形成した際のエッ チングにより、第1の保護絶縁膜3の表面はダメージを受け、当該表面ではSiダングリ ングボンドが生成される。

図3(b)のように、ソース電極7及びドレイン電極8を形成する際に、電子供給層2 dとの間でオーミックコンタクトを得るべく、500 程度~1000 程度(本実施形 態では550 程度)の高温熱処理を行う。この高温熱処理により、第1の保護絶縁膜3 と第2の保護絶縁膜6とが反応してSi-O-Si結合とSi-N-Si結合とが混在す るSiONが生成し、第3の保護絶縁膜9が形成されるものと考察される。

[0036]

理由(2)

図2(c)のように、第1の保護絶縁膜3上に第2の保護絶縁膜6を形成すると、第1 の保護絶縁膜3と第2の保護絶縁膜6との界面において、第1の保護絶縁膜3のSiO₂ が第1の保護絶縁膜3の表面に存在するSiダングリングボンドと結合する。これにより 、Si-O-Si結合とSi-N-Si結合とが混在するSiONが生成し、第3の保護 絶縁膜9が形成されるものと考察される。

【0037】

第3の保護絶縁膜9が形成されず、第1の保護絶縁膜3上に、これと接触するように第 20 2の保護絶縁膜6が形成された状態について考察する。この場合、第1の保護絶縁膜3と 第2の保護絶縁膜6との界面には、第1の保護絶縁膜3の表面のエッチングダメージによ り、Si-OとSi-Nとの結合長の相違に起因して生じたSiダングリングボンドが存 在する。このSiダングリングボンドは、電子が素子内にトラップされて2DEGの流れ が阻害され、出力電流が低下する電流コラプスの発生を招来する。電流コラプスの発生に より、オン抵抗の低下が懸念される。

[0038]

本実施形態では、第1の保護絶縁膜3と第2の保護絶縁膜6との界面には、第1の保護 絶縁膜3の表面に存在するSiダングリングボンドと結合したSiONを含有する第3の 保護絶縁膜9が形成される。当該界面に、緩衝層として、第1の保護絶縁膜3と第2の保 護絶縁膜6との中間的な結合状態の構成を持つ第3の保護絶縁膜9が形成されることによ り、Siダングリングボンドが緩和され、電流コラプスの発生が抑止される。

[0039]

以上説明したように、本実施形態によれば、化合物半導体積層構造上でゲート電極を覆 う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高 い高耐圧のA1GaN/GaN・HEMTが実現する。

[0040]

(変形例)

以下、第1の実施形態の変形例について説明する。本例では、第1の実施形態と同様に A1GaN/GaN・HEMTの構成及び製造方法を開示するが、ゲート電極がゲート絶 ⁴⁰ 縁膜を介して半導体の上方に存する、いわゆるMIS型のA1GaN/GaN・HEMT を例示する。なお、第1の実施形態と同様の構成部材等については、同符号を付して詳し い説明を省略する。

図4及び図5は、第1の実施形態の変形例によるA1GaN/GaN・HEMTの製造 方法の主要工程を示す概略断面図である。

【0041】

先ず、第1の実施形態の図1(a)~図1(c)と同様の諸工程を実行する。このとき、化合物半導体積層構造2上に形成された第1の保護絶縁膜3に電極用リセス3aが形成される。

[0042]

30

続いて、図4(a)に示すように、ゲート絶縁膜11を形成する。

電極用リセス3 a の内壁面を覆うように、第1の保護絶縁膜3上に絶縁材料として例え ばA1₂O₃を堆積する。A1₂O₃は、例えば原子層堆積法(Atomic Layer Deposition: ALD法)により膜厚2 n m ~ 200 n m 程度、ここでは50 n m 程度に堆積する。これ により、ゲート絶縁膜11が形成される。

【0043】

なお、Al₂O₃の堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ 法等で行うようにしても良い。また、Al₂O₃を堆積する代わりに、Alの窒化物又は酸 窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒 化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形 成しても良い。

[0044]

続いて、図4(b)に示すように、ゲート電極及びフィールドプレート電極の電極材料 10を堆積する。

詳細には、ゲート絶縁膜11上に、ゲート絶縁膜11を介して電極用リセス3a内を埋め込むように、ゲート電極の電極材料10を堆積する。電極材料10としては、例えばNi/Au(下層がNi、上層がAu)を、例えば蒸着法により堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。

【0045】

続いて、図5(a)に示すように、ゲート電極4及びフィールドプレート電極5を形成 ²⁰ する。

詳細には、先ず、電極材料10の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、電極材料10のゲート電極及びフィールドプレート電極の形成予定領域 (各電極形成予定領域)のみにレジストを残存させる。以上により、各電極形成予定領域 を覆うレジストマスクが形成される。

[0046]

このレジストマスクを用いて、第1の保護絶縁膜3の表面が露出するまで、電極材料1 0及びゲート絶縁膜11をドライエッチングする。ドライエッチングには、例えば塩素系 のエッチングガスを用いることができる。塩素系ガスを用いて電極材料10及びゲート絶 縁膜11をドライエッチングしても、電子供給層2d上は第1の保護絶縁膜3に覆われて いる。そのため、電子供給層2dがドライエッチングに晒されることはなく、電子供給層 2dのエッチングダメージはない。

30

40

10

【0047】

以上により、ゲート電極の形成予定領域には、電極用リセス3aをゲート絶縁膜11を 介して埋め込み、第1の保護絶縁膜3上に乗り上げる形状(ゲート長方向に沿った断面が 所謂オーバーハング形状)のゲート電極4が形成される。同時に、フィールドプレート電 極の形成予定領域には、第1の保護絶縁膜3上にゲート絶縁膜11を介したフィールドプ レート電極5が形成される。

その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いた ウェット処理により除去される。

【0048】

続いて、第1の実施形態の図2(c)~3(b)と同様の諸工程を経る。このときの様 子を図5(b)に示す。

しかる後、ゲート電極4、ソース電極7、ドレイン電極8と接続される配線の形成、フィールドプレート電極5とゲート電極4又はソース電極7との電気的接続等の諸工程を経て、本例によるMIS型のA1GaN/GaN・HEMTが形成される。

【0049】

本例では、第1の実施形態と同様に、第1の保護絶縁膜3と第2の保護絶縁膜6との界 面には、第1の保護絶縁膜3の表面に存在するSiダングリングボンドと結合したSiO Nを含有する第3の保護絶縁膜9が形成される。当該界面に、緩衝層として、第1の保護 絶縁膜3と第2の保護絶縁膜6との中間的な結合状態の構成を持つ第3の保護絶縁膜9が 形成されることにより、Siダングリングボンドが緩和され、電流コラプスの発生が抑止 される。

【0050】

以上説明したように、本例によれば、化合物半導体積層構造上でゲート電極を覆う保護 膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐 圧のA1GaN/GaN・HEMTが実現する。

[0051]

(第2の実施形態)

本実施形態では、第1の実施形態と同様に、ショットキー型のAlGaN/GaN・H ¹⁰ EMTの構成及び製造方法を開示するが、第1の保護絶縁膜の形成状態が異なる点で第1 の実施形態と相違する。なお、第1の実施形態の構成部材等と同一のものについては、同 符号を付して詳しい説明を省略する。

図 6 及び図 7 は、第 2 の実施形態による A 1 G a N / G a N ・ H E M T の製造方法の主要工程を示す概略断面図である。

【0052】

先ず、第1の実施形態の図1(a)~図2(a)と同様の諸工程を実行する。このときの様子を図6(a)に示す。

【0053】

続いて、図6(b)に示すように、ゲート電極4及びフィールドプレート電極5を形成 ²⁰ すると共に、第1の保護絶縁膜3の表層をエッチングする。

詳細には、先ず、電極材料10の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、電極材料10のゲート電極及びフィールドプレート電極の形成予定領域 (各電極形成予定領域)のみにレジストを残存させる。以上により、各電極形成予定領域 を覆うレジストマスクが形成される。

【0054】

このレジストマスクを用いて、第1の保護絶縁膜3の一部が除去される(オーバーエッ チング)まで、電極材料10及び第1の保護絶縁膜3の表層をドライエッチングする。第 1の保護絶縁膜3の表層のオーバーエッチング量は、後述する第3の保護絶縁膜の厚みよ りも深く、例えば深さ20nm程度とする。ドライエッチングには、例えば塩素系のエッ チングガスを用いることができる。塩素系ガスを用いて電極材料10及び第1の保護絶縁 膜3の表層をドライエッチングしても、電子供給層2d上は第1の保護絶縁膜3に覆われ ている。そのため、電子供給層2dがドライエッチングに晒されることはなく、電子供給 層2dのエッチングダメージはない。

【0055】

以上により、ゲート電極の形成予定領域には、電極用リセス3aを埋め込み、第1の保 護絶縁膜3上に乗り上げる形状(ゲート長方向に沿った断面が所謂オーバーハング形状) のゲート電極4が形成される。同時に、フィールドプレート電極の形成予定領域には、第 1の保護絶縁膜3上にフィールドプレート電極5が形成される。ゲート電極4は、電極用 リセス3a内で化合物半導体積層構造2(電子供給層2d)とショットキー接触する。 その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いた

40

30

ウェット処理により除去される。

【 0 0 5 6 】

図8に、図6(b)におけるゲート電極4及びフィールドプレート電極5を拡大して示 す。

第1の保護絶縁膜3は、上記のオーバーエッチングにより、ゲート電極4のオーバーハング部分下及びフィールドプレート電極5下の厚み(第1の厚みd1)が、その他の部位の厚み(第2の厚みd2)よりも厚く形成される。第1の厚みd1と第2の厚みd2との差は、上記のオーバーエッチング量に相当する。当該差は、後述する第3の保護絶縁膜の厚みよりも大きい1

(10)

0 n m 程度 ~ 2 0 0 n m 程度の範囲内の値、ここでは 2 0 n m 程度とされる。 【 0 0 5 7 】

続いて、図6(c)に示すように、第2の保護絶縁膜6を形成する。

詳細には、ゲート電極4及びフィールドプレート電極5を覆うように、第1の保護絶縁 膜3上に、酸化珪素(SiO₂)を500nm程度の厚みに堆積する。これにより、第2 の保護絶縁膜6が形成される。SiO₂は、例えばテトラエトキシシラン(TEOS)を原 料としたCVD法により堆積する。CVD法の代わりに、TEOSを用いたSOG(Spin On Glass)でSiO₂を堆積しても良い。また、TEOSを用いる代わりに、シラン又はト リエトキシシランを原料としたCVD法によりSiO₂を堆積しても好適である。

【0058】

10

続いて、図7(a)に示すように、第1の保護絶縁膜3及び第2の保護絶縁膜6にコン タクト孔7a,8aを形成する。

詳細には、第2の保護絶縁膜6の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定領域(各電極形成 予定領域)に相当する第2の保護絶縁膜6の表面を露出する開口を形成する。以上により 、当該開口を有するレジストマスクが形成される。

【0059】

電子供給層2dの表面が露出するまで、第2の保護絶縁膜6及び第1の保護絶縁膜3の 各電極形成予定領域をドライエッチングして除去する。エッチングガスには、例えばフッ 素系ガスを用いる。フッ素系ガスを用いて電子供給層2d上の第2の保護絶縁膜6及び第 1の保護絶縁膜3をドライエッチングすることで、露出する電子供給層2dへのエッチン グダメージを小さく抑えることができる。以上により、第1の保護絶縁膜3及び第2の保 護絶縁膜6にコンタクト孔7a,8aが形成される。

20

30

40

その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いた ウェット処理により除去される。

[0060]

続いて、図7(b)に示すように、ソース電極7及びドレイン電極8を形成する。 詳細には、第2の保護絶縁膜6上にレジストを塗布し、コンタクト孔7a,8a内を露 出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。

このレジストマスクを用いて、電極材料として、例えばTa/A1を、例えば蒸着法に より、コンタクト孔7a,8a内を露出させる開口内を含むレジストマスク上に堆積する 。Taの厚みは20nm程度、A1の厚みは300nm程度とする。リフトオフ法により 、レジストマスク及びその上に堆積したTa/A1を除去する。

【0061】

その後、SiC基板1を、例えば窒素雰囲気中において500 程度~1000 程度 の温度、例えば550 程度で熱処理し、残存したTa/Alを電子供給層2dとオーミ ックコンタクトさせる。熱処理の温度が500 よりも低いと、十分なオーミックコンタ クトが得られない。熱処理の温度が1000 よりも高いと、電極材料のAlが融解して 所期の電極が得られない。500 程度~1000 程度の温度で熱処理することにより 、十分なオーミックコンタクトの所期の電極が得られることになる。以上により、コンタ クト孔7a,8a内を電極材料の一部で埋め込むソース電極7及びドレイン電極8が形成 される。

【0062】

しかる後、ゲート電極4、ソース電極7、ドレイン電極8と接続される配線の形成、フィールドプレート電極5とゲート電極4又はソース電極7との電気的接続等の諸工程を経て、本実施形態によるショットキー型のA1GaN/GaN・HEMTが形成される。 【0063】

図9に、図7(b)におけるゲート電極4及びフィールドプレート電極5を拡大して示 す。

本実施形態では、図7(b)の時点において、第1の保護絶縁膜3と第2の保護絶縁膜 50

(11)

6との間(両者の界面)に、酸窒化珪素(SiON)を含有する第3の保護絶縁膜9が形成されている。第3の保護絶縁膜9は、第1の保護絶縁膜3における第1の厚みd1と第2の厚みd2との差よりも薄く、1nm程度~10nm程度の範囲内の厚み、例えば5nm程度に形成される。

(12)

[0064]

本実施形態では、第1の保護絶縁膜3と第2の保護絶縁膜6との界面には、第1の保護 絶縁膜3の表面に存在するSiダングリングボンドと結合したSiONを含有する第3の 保護絶縁膜9が形成される。当該界面に、緩衝層として、第1の保護絶縁膜3と第2の保 護絶縁膜6との中間的な結合状態の構成を持つ第3の保護絶縁膜9が形成されることによ り、Siダングリングボンドが緩和され、電流コラプスの発生が抑止される。

【0065】

通常、A1GaN/GaN・HEMTでは、高電圧印加時において、ゲート電極のドレイン電極側のエッジ部で電界集中が発生し、デバイス破壊を招来するという問題がある。 ゲート電極とドレイン電極との間にフィールドプレート電極を設けることで、そのドレイン電極側のエッジ部が電界集中の発生箇所となって電界集中が分散される。ここで、材質の相異なる2種の保護絶縁膜を積層形成した場合を想定する。この場合、フィールドプレート電極を設けても、ゲート電極及びフィールドプレート電極の各エッジ部が上下の保護 絶縁膜の界面に接する。各エッジ部に電界集中が発生すると、保護絶縁膜の界面から絶縁破壊が惹起され、耐圧低下を招来する。

[0066]

本実施形態では、ゲート電極4とドレイン電極7との間にフィールドプレート電極5を 設ける。この構成により、ゲート電極4の電子供給層2dとの接触面のドレイン電極7側 のエッジ部における電界集中が緩和される。

更に、図9のように、ゲート電極4のオーバーハング部分下及びフィールドプレート電 極5下の第1の厚みd1が、その他の部位の第2の厚みd2よりも厚く形成されている。 更に、第1の厚みd1と第2の厚みd2との差が、第3の保護絶縁膜9の厚みよりも大き い10nm程度~200nm程度の範囲内の値、ここでは20nm程度とされる。この構 成により、ゲート電極4及びフィールドプレート電極5のドレイン電極7側の各エッジ部 4a,5aは、第1の保護絶縁膜3と第2の保護絶縁膜6との界面から位置ずれし、第2 の保護絶縁膜6の側面に位置する。各エッジ部4a,5aに電界集中が発生しても、各エ ッジ部4a,5aが当該界面から離間しており、当該界面への影響は少ない。これにより 、A1GaN/GaN・HEMTにおける絶縁破壊が防止され、耐圧の向上が実現する。 【0067】

第1の厚みd1と第2の厚みd2との差が10nmよりも小さいと、各エッジ部4a, 5aの第1の保護絶縁膜3と第2の保護絶縁膜6との界面からの離間距離が短く(或いは 0となり)、当該界面から絶縁破壊が惹起される懸念がある。当該差が200nmよりも 大きいと、第1の保護絶縁膜3と第2の保護絶縁膜6との界面が電子供給層2dに近づく ために、当該界面に僅かに残るSiダングリングボンドに電子がトラップされ易くなり、 電流コラプスの抑止効果が薄くなる。従って、当該差を10nm程度~200nm程度と することにより、電流コラプスの抑止効果を維持しつつ、絶縁破壊が防止される。 【0068】

以上説明したように、本実施形態によれば、化合物半導体積層構造上でゲート電極を覆 う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高 い高耐圧のA1GaN/GaN・HEMTが実現する。

更に、AlGaN/GaN・HEMTにおける絶縁破壊が防止され、耐圧の向上が実現 する。

[0069]

(変形例)

以下、第2の実施形態の変形例について説明する。本例では、第2の実施形態と同様に A1GaN/GaN・HEMTの構成及び製造方法を開示するが、ゲート電極がゲート絶 ⁵⁰

10

20

30

縁膜を介して半導体の上方に存する、いわゆるMIS型のAlGaN/GaN・HEMT を例示する。なお、第2の実施形態と同様の構成部材等については、同符号を付して詳し い説明を省略する。

図10及び図11は、第2の実施形態の変形例によるAlGaN/GaN・HEMTの 製造方法の主要工程を示す概略断面図である。

【 0 0 7 0 】

先ず、第1の実施形態の図1(a) ~ 図1(c)と同様の諸工程を実行する。このとき、化合物半導体積層構造2上に形成された第1の保護絶縁膜3に電極用リセス3aが形成される。

【0071】

続いて、図10(a)に示すように、ゲート絶縁膜12を形成する。

電極用リセス3 a の内壁面を覆うように、第1の保護絶縁膜3上に絶縁材料として例え ばAl₂O₃を堆積する。Al₂O₃は、例えば原子層堆積法(Atomic Layer Deposition: ALD法)により膜厚2 n m ~ 200 n m 程度、ここでは50 n m 程度に堆積する。これ により、ゲート絶縁膜11が形成される。

【0072】

なお、Al₂O₃の堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ 法等で行うようにしても良い。また、Al₂O₃を堆積する代わりに、Alの窒化物又は酸 窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒 化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形 成しても良い。

20

10

【 0 0 7 3 】

続いて、図10(b)に示すように、ゲート電極及びフィールドプレート電極の電極材料10を堆積する。

詳細には、ゲート絶縁膜12上に、ゲート絶縁膜12を介して電極用リセス3a内を埋め込むように、ゲート電極の電極材料10を堆積する。電極材料10としては、例えばNi/Au(下層がNi、上層がAu)を、例えば蒸着法により堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。

【0074】

図10(c)に示すように、ゲート電極4及びフィールドプレート電極5を形成すると ³⁰ 共に、第1の保護絶縁膜3の表層をエッチングする。

詳細には、先ず、電極材料10の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、電極材料10のゲート電極及びフィールドプレート電極の形成予定領域 (各電極形成予定領域)のみにレジストを残存させる。以上により、各電極形成予定領域 を覆うレジストマスクが形成される。

【 0 0 7 5 】

このレジストマスクを用いて、第1の保護絶縁膜3の一部が除去される(オーバーエッ チング)まで、電極材料10、ゲート絶縁膜12、及び第1の保護絶縁膜3の表層をドラ イエッチングする。第1の保護絶縁膜3の表層のオーバーエッチング量は、後述する第3 の保護絶縁膜の厚みよりも深く、例えば深さ20nm程度とする。ドライエッチングには 、例えば塩素系のエッチングガスを用いることができる。塩素系ガスを用いて電極材料1 0及び第1の保護絶縁膜3の表層をドライエッチングしても、電子供給層2d上は第1の 保護絶縁膜3に覆われている。そのため、電子供給層2dがドライエッチングに晒される ことはなく、電子供給層2dのエッチングダメージはない。

[0076]

以上により、ゲート電極の形成予定領域には、電極用リセス3aをゲート絶縁膜12を 介して埋め込み、第1の保護絶縁膜3上に乗り上げる形状(ゲート長方向に沿った断面が 所謂オーバーハング形状)のゲート電極4が形成される。同時に、フィールドプレート電 極の形成予定領域には、第1の保護絶縁膜3上にゲート絶縁膜12を介したフィールドプ レート電極5が形成される。

その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いた ウェット処理により除去される。

[0077]

第1の保護絶縁膜3は、上記のオーバーエッチングにより、ゲート電極4のオーバーハング部分下及びフィールドプレート電極5下の厚みが、その他の部位の厚みよりも厚く形成される。当該厚みの差は、上記のオーバーエッチング量に相当する。当該厚みの差は、後述する第3の保護絶縁膜の厚みが10nm程度以下であることを考慮して、第3の保護 絶縁膜の厚みよりも大きい10nm程度~200nm程度の範囲内の値、ここでは20nm程度とされる。

【0078】

続いて、図11(a)に示すように、第2の保護絶縁膜6を形成する。

詳細には、ゲート電極4及びフィールドプレート電極5を覆うように、第1の保護絶縁 膜3上に、酸化珪素(SiO₂)を500nm程度の厚みに堆積する。これにより、第2 の保護絶縁膜6が形成される。SiO₂は、例えばテトラエトキシシラン(TEOS)を原 料としたCVD法により堆積する。CVD法の代わりに、TEOSを用いたSOG(Spin On Glass)でSiO₂を堆積しても良い。また、TEOSを用いる代わりに、シラン又はト リエトキシシランを原料としたCVD法によりSiO₂を堆積しても好適である。

【0079】

続いて、図11(b)に示すように、第1の保護絶縁膜3及び第2の保護絶縁膜6にコンタクト孔7a,8aを形成する。

20

10

詳細には、第2の保護絶縁膜6の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定領域(各電極形成 予定領域)に相当する第2の保護絶縁膜6の表面を露出する開口を形成する。以上により 、当該開口を有するレジストマスクが形成される。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

電子供給層2dの表面が露出するまで、第2の保護絶縁膜6及び第1の保護絶縁膜3の 各電極形成予定領域をドライエッチングして除去する。エッチングガスには、例えばフッ 素系ガスを用いる。フッ素系ガスを用いて電子供給層2d上の第2の保護絶縁膜6及び第 1の保護絶縁膜3をドライエッチングすることで、露出する電子供給層2dへのエッチン グダメージを小さく抑えることができる。以上により、第1の保護絶縁膜3及び第2の保 護絶縁膜6にコンタクト孔7a,8aが形成される。

30

40

その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いた ウェット処理により除去される。

[0081]

続いて、図11(c)に示すように、ソース電極7及びドレイン電極8を形成する。 詳細には、第2の保護絶縁膜6上にレジストを塗布し、コンタクト孔7a,8a内を露 出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。 このレジストマスクを用いて、電極材料として、例えばTa/A1を、例えば蒸着法に より、コンタクト孔7a,8a内を露出させる開口内を含むレジストマスク上に堆積する 。Taの厚みは20nm程度、A1の厚みは300nm程度とする。リフトオフ法により 、レジストマスク及びその上に堆積したTa/A1を除去する。 【0082】

その後、SiC基板1を、例えば窒素雰囲気中において500 程度~1000 程度 の温度、例えば550 程度で熱処理し、残存したTa/Alを電子供給層2dとオーミ ックコンタクトさせる。熱処理の温度が500 よりも低いと、十分なオーミックコンタ クトが得られない。熱処理の温度が1000 よりも高いと、電極材料のAlが融解して 所期の電極が得られない。500 程度~1000 程度の温度で熱処理することにより 、十分なオーミックコンタクトの所期の電極が得られることになる。以上により、コンタ クト孔7a,8a内を電極材料の一部で埋め込むソース電極7及びドレイン電極8が形成 される。 [0083]

しかる後、ゲート電極4、ソース電極7、ドレイン電極8と接続される配線の形成、フィールドプレート電極5とゲート電極4又はソース電極7との電気的接続等の諸工程を経て、本例によるMIS型のA1GaN/GaN・HEMTが形成される。 【0084】

図12に、図11(c)におけるゲート電極4及びフィールドプレート電極5を拡大して示す。

本例では、図11(c)の時点において、第1の保護絶縁膜3と第2の保護絶縁膜6との間(両者の界面)に、酸窒化珪素(SiON)を含有する第3の保護絶縁膜9が形成されている。第3の保護絶縁膜9は、第1の保護絶縁膜3における第1の厚みd1と第2の厚みd2との差よりも薄く、1nm程度~10nm程度の範囲内の厚み、例えば5nm程度に形成される。

10

【0085】

本例では、第1の保護絶縁膜3と第2の保護絶縁膜6との界面には、第1の保護絶縁膜 3の表面に存在するSiダングリングボンドと結合したSiONを含有する第3の保護絶 縁膜9が形成される。当該界面に、緩衝層として、第1の保護絶縁膜3と第2の保護絶縁 膜6との中間的な結合状態の構成を持つ第3の保護絶縁膜9が形成されることにより、S iダングリングボンドが緩和され、電流コラプスの発生が抑止される。

【0086】

本例では、ゲート電極4とドレイン電極7との間にフィールドプレート電極5を設ける ²⁰ 。この構成により、ゲート電極4の電子供給層2dとの接触面のドレイン電極7側のエッ ジ部における電界集中が緩和される。

更に、図12のように、ゲート電極4のオーバーハング部分下及びフィールドプレート 電極5下の第1の厚みd1が、その他の部位の第2の厚みd2よりも厚く形成されている 。更に、第1の厚みd1と第2の厚みd2との差が、第3の保護絶縁膜9の厚みよりも大 きい10nm程度~200nm程度の範囲内の値、ここでは20nm程度とされる。この 構成により、ゲート電極4及びフィールドプレート電極5のドレイン電極7側の各エッジ 部4a,5aは、第1の保護絶縁膜3と第2の保護絶縁膜6との界面から位置ずれし、第 2の保護絶縁膜6の側面に位置する。各エッジ部4a,5aに電界集中が発生しても、各 エッジ部4a,5aが当該界面から離間しており、当該界面への影響は少ない。これによ り、A1GaN/GaN・HEMTにおける絶縁破壊が防止され、耐圧の向上が実現する

30

40

50

【0087】

第1の厚みd1と第2の厚みd2との差が10nmよりも小さいと、各エッジ部4a, 5aの第1の保護絶縁膜3と第2の保護絶縁膜6との界面からの離間距離が短く(或いは 0となり)、当該界面から絶縁破壊が惹起される懸念がある。当該差が200nmよりも 大きいと、第1の保護絶縁膜3と第2の保護絶縁膜6との界面が電子供給層2dに近づく ために、当該界面に僅かに残るSiダングリングボンドに電子がトラップされ易くなり、 電流コラプスの抑止効果が薄くなる。従って、当該差を10nm程度~200nm程度と することにより、電流コラプスの抑止効果を維持しつつ、絶縁破壊が防止される。 【0088】

以上説明したように、本例によれば、化合物半導体積層構造上でゲート電極を覆う保護 膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐 圧のA1GaN/GaN・HEMTが実現する。

更に、AlGaN/GaN・HEMTにおける絶縁破壊が防止され、耐圧の向上が実現 する。

【0089】

(第3の実施形態)

本実施形態では、第1及び第2の実施形態、並びにこれらの変形例から選ばれた1種の A1GaN/GaN・HEMTを適用した電源装置を開示する。 図13は、第3の実施形態による電源装置の概略構成を示す結線図である。

[0090]

本実施形態による電源装置は、高圧の一次側回路21及び低圧の二次側回路22と、一 次側回路21と二次側回路22との間に配設されるトランス23とを備えて構成される。 一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数(ここで) は4つ)のスイッチング素子26a,26b,26c,26dとを備えて構成される。ま た、ブリッジ整流回路25は、スイッチング素子26eを有している。

こ次側回路22は、複数(ここでは3つ)のスイッチング素子27a,27b,27c を備えて構成される。

[0091]

本実施形態では、一次側回路21のスイッチング素子26a,26b,26c,26d ,26 eが、第1及び第2の実施形態、並びにこれらの変形例から選ばれた1種のA1G aN/GaN・HEMTとされている。一方、二次側回路22のスイッチング素子27a ,27b,27cは、シリコンを用いた通常のMIS・FETとされている。

[0092]

本実施形態では、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生す る電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のA1GaN/G a N・H E M T を、電源回路に適用する。これにより、信頼性の高い大電力の電源回路が 実現する。

[0093]

(第4の実施形態)

本実施形態では、第1及び第2の実施形態、並びにこれらの変形例から選ばれた1種の A 1 G a N / G a N ・ H E M T を適用した高周波増幅器を開示する。

図14は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。

[0094]

本実施形態による高周波増幅器は、ディジタル・プレディストーション回路31と、ミ キサー32a,32bと、パワーアンプ33とを備えて構成される。

ディジタル・プレディストーション回路31は、入力信号の非線形歪みを補償するもの である。ミキサー32aは、非線形歪みが補償された入力信号と交流信号をミキシングす るものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するも のであり、第1及び第2の実施形態、並びにこれらの変形例から選ばれた1種のAlGa N/GaN・HEMTを有している。なお図14では、例えばスイッチの切り替えにより 、出力側の信号をミキサー32bで交流信号とミキシングしてディジタル・プレディスト ーション回路31に送出できる構成とされている。

[0095]

本実施形態では、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生す る電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のA1GaN/G a N ・H E M T を、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波 増幅器が実現する。

[0096]

(他の実施形態)

第1~第4の実施形態及び変形例では、化合物半導体装置としてAlGaN/GaN・ HEMTを例示した。化合物半導体装置としては、A1GaN/GaN・HEMT以外に も、以下のようなHEMTに適用できる。

[0097]

・その他のHEMT例1

本例では、化合物半導体装置として、InAIN/GaN・HEMTを開示する。 InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体で ある。この場合、上記した第1~第4の実施形態及び変形例では、電子走行層がi-Ga N、中間層がi-InAlN、電子供給層がn-InAlNで形成される。また、この場

20

10

30

合のピエゾ分極がほとんど発生しないため、 2次元電子ガスは主に I n A l N の自発分極 により発生する。

【0098】

本例によれば、上述したAlGaN/GaN・HEMTと同様に、化合物半導体積層構 造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性 を向上する信頼性の高い高耐圧のINAIN/GaN・HEMTが実現する。

【0099】

・その他のHEMT例 2

本例では、化合物半導体装置として、InAlGaN/GaN・HEMTを開示する。 GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくする ¹⁰ ことができる化合物半導体である。この場合、上記した第1~第4の実施形態及び変形例 では、電子走行層がi-GaN、中間層がi-InAlGaN、電子供給層がn-InA lGaNで形成される。

[0100**]**

本例によれば、上述したAlGaN/GaN・HEMTと同様に、化合物半導体積層構 造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性 を向上する信頼性の高い高耐圧のINAlGaN/GaN・HEMTが実現する。

[0101**]**

以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様 を付記としてまとめて記載する。

[0102]

(付記1)化合物半導体積層構造と、

前記化合物半導体積層構造の上方に形成された電極と、

前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第1の保護絶縁膜と、 前記第1の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第2の保護絶縁膜と を備えており、

前記第1の保護絶縁膜と前記第2の保護絶縁膜との間に、酸窒化珪素を含む第3の保護 絶縁膜が形成されていることを特徴とする化合物半導体装置。

【0103】

(付記2)前記第3の保護絶縁膜は、1nm~10nmの範囲内の厚みであることを特 30 徴とする付記1に記載の化合物半導体装置。

【0104】

(付記3)前記電極は、少なくとも一部が前記第1の保護絶縁膜上に形成されており、 前記第1の保護絶縁膜は、前記電極の前記少なくとも一部との接触部位における第1の 厚みが、その他の部位における第2の厚みよりも厚いことを特徴とする付記1又は2に記載の化合物半導体装置。

[0105]

(付記4)前記第1の厚みと前記第2の厚みとの差が、10nm~200nmの範囲内の値であることを特徴とする付記3に記載の化合物半導体装置。

[0106]

40

20

(付記5)前記第1の厚みと前記第2の厚みとの差が、前記第3の保護絶縁膜の厚みよりも大きいことを特徴とする付記3又は4に記載の化合物半導体装置。

【 0 1 0 7 】

(付記6)前記電極は、ゲート電極と、前記ゲート電極と離間して並ぶフィールドプレート電極とを含むことを特徴とする付記1~5のいずれか1項に記載の化合物半導体装置

[0108]

(付記7)化合物半導体積層構造を形成する工程と、

前記化合物半導体積層構造の上方に電極を形成する工程と、

前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第1の保護絶縁膜を形 50

成する工程と、

前記第1の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第2の保護絶縁膜を 形成する工程と

を備えており、

前記第1の保護絶縁膜と前記第2の保護絶縁膜との間に、酸窒化珪素を含む第3の保護 絶縁膜が形成されることを特徴とする化合物半導体装置の製造方法。

【 0 1 0 9 】

(付記8)前記第3の保護絶縁膜は、1nm~10nmの範囲内の厚みであることを特徴とする付記7に記載の化合物半導体装置の製造方法。

(付記9)前記電極は、少なくとも一部が前記第1の保護絶縁膜上に形成されており、

前記第1の保護絶縁膜は、前記電極の前記少なくとも一部との接触部位における第1の 厚みが、その他の部位における第2の厚みよりも厚いことを特徴とする付記7又は8に記載の化合物半導体装置の製造方法。

[0111**]**

(付記10)前記第1の厚みと前記第2の厚みとの差が、10nm~200nmの範囲 内の値であることを特徴とする付記9に記載の化合物半導体装置の製造方法。

【0112】

(付記11)前記第1の厚みと前記第2の厚みとの差が、前記第3の保護絶縁膜の厚みよりも大きいことを特徴とする付記9又は10に記載の化合物半導体装置の製造方法。

【0113】

(付記12)前記電極は、ゲート電極と、前記ゲート電極と離間して並ぶフィールドプレート電極とを含むことを特徴とする付記7~11のいずれか1項に記載の化合物半導体 装置の製造方法。

[0114]

(付記13) 変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路 であって、

前記高圧回路はトランジスタを有しており、

前記トランジスタは、

化合物半導体積層構造と、

前記化合物半導体積層構造の上方に形成された電極と、

前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第1の保護絶縁膜と、

前記第1の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第2の保護絶縁膜と を備えており、

前記第1の保護絶縁膜と前記第2の保護絶縁膜との間に、酸窒化珪素を含む第3の保護 絶縁膜が形成されていることを特徴とする電源回路。

【0115】

(付記14)入力した高周波電圧を増幅して出力する高周波増幅器であって、

トランジスタを有しており、

前記トランジスタは、

化合物半導体積層構造と、

前記化合物半導体積層構造の上方に形成された電極と、

前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第1の保護絶縁膜と、 前記第1の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第2の保護絶縁膜と を備えており、

前記第1の保護絶縁膜と前記第2の保護絶縁膜との間に、酸窒化珪素を含む第3の保護 絶縁膜が形成されていることを特徴とする高周波増幅器。

【符号の説明】

【0116】

1 SiC基板

40

10

20

10

20

2 化合物半導体積層構造 2 a バッファ層 2 b 電子走行層 2 c 中間層 2 d 電子供給層 3 第1の保護絶縁膜 3 a 電極用リセス 4 ゲート電極 4 a , 5 a エッジ部 5 フィールドプレート電極 6 第2の保護絶縁膜 7 ソース電極 7 a , 8 a コンタクト孔 8 ドレイン電極 9 第3の保護絶縁膜 10 電極材料 11,12 ゲート絶縁膜 2 1 一次側回路 2.2 二次側回路 23 トランス 2.4 交流電源 25 ブリッジ整流回路 26a,26b,26c,26d,26e,27a,27b,27c スイッチング素子 3.1 ディジタル・プレディストーション回路 32a,32b ミキサー 33 パワーアンプ

【図2】

(a)

-2d -2c

-2b

-2a

2d

-2c •2

~2b

·2a

_1

2

10 電極材料 3

3a

Ál GaŃ

i-GaN







【図3】

ÁIN SiC źdeg 4 ゲート電極 5、フィールドプレート電極 3a 3 (b) X AGaN i-GaN Á IŅ` SiC 2DEG



【図4】























【図8】















【図12】



【図11】

(22)





【図13】



【図14】



フロントページの続き

(51))Int	CL
(01)	/ I I I C	

)Int.CI.			FΙ	FI				
H 0 1 L	29/78	(2006.01)	H 0 1 L	21/316	М			
H 0 1 L	21/316	(2006.01)	H 0 1 L	21/318	М			
H 0 1 L	21/318	(2006.01)	H 0 1 L	21/318	C			
H 0 2 M	3/28	(2006.01)	H 0 2 M	3/28	Т			

(72)発明者 美濃浦 優一

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

- (72)発明者 渡辺 芳孝 神奈川県横浜市港北区新横浜二丁目10番23 富士通セミコンダクター株式会社内
 - 審査官 恩田 和彦
- (56)参考文献 特開2013-201370(JP,A) 特開2009-164339(JP,A) 特開2001-237250(JP,A) 特開平05-013408(JP,A) 特開2012-178467(JP,A) 特開2007-150106(JP,A) 特開2008-098200(JP,A) 特開2009-283915(JP,A) 国際公開第2010/016213(WO,A1) 特開2009-032796(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0	1	L	2	1	/	3	3	8	
H 0	1	L	2	1	/	3	1	6	
H 0	1	L	2	1	/	3	1	8	
H 0	1	L	2	1	/	3	3	6	
H 0	1	L	2	9	/	0	6		
H 0	1	L	2	9	/	7	7	8	
H 0	1	L	2	9	/	7	8		
H 0	1	L	2	9	/	8	1	2	
H 0	2	Μ		3	/	2	8		