

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.<sup>7</sup>  
H01L 31/18  
H01L 27/14



## [12] 发明专利申请公开说明书

[21] 申请号 02133928.7

[43] 公开日 2004 年 4 月 28 日

[11] 公开号 CN 1492517A

[22] 申请日 2002. 10. 21 [21] 申请号 02133928. 7

[71] 申请人 重庆科业光电有限公司

地址 400060 重庆市南岸区南坪花园路 14 号

[72] 发明人 朱华海

权利要求书 1 页 说明书 3 页 附图 1 页

[54] 发明名称 倒扣封装背照式光电探测器芯片制备方法

[57] 摘要

本发明公开了一种倒扣封装背照式的长波 In-GaAs/InP 光电探测器芯片的制作方法，其特征在于：光电探测器芯片的衬底电极不在芯片外延层的表面，而是通过光刻工艺，腐蚀掉外延层后与芯片衬底连接，形成低接触电阻的欧姆接触。与现有的光电探测器相比，既减小了器件的结电容和内引线的分布电容，又降低了光电探测的串联电阻，从而提高了光电探测器的频率响应特性，使之特别适合于高速应用。

I S S N 1 0 0 8 - 4 2 7 4

---

本发明公开了一种倒扣封装背照式长波 InGaAs/InP 光电探测器芯片的制作方法，其特征在于：光电探测器芯片的衬底电极不是制作在芯片外延层的表面，而是通过光刻工艺，腐蚀掉外延层后与芯片衬底连接，形成低接触电阻的欧姆接触。

## 倒扣封装背照式光电探测器芯片制作方法

**技术领域** 本发明涉及一种倒扣封装背照式光电探测器芯片制作方法，用于长波长光电探测器背照、倒装管芯的制作。

**背景技术** 目前在长波长光电探测器领域使用的 InGaAs/InP、InGaAlAs/InP PIN-PD 和 APD 型光电探测器，通常都是在芯片的外延层面制作上电极，在衬底底面制作下电极，光从芯片外延层面入射（称正照）到光敏区。为减小光电探测器的结电容对频率响应特性的影响，器件结构改为背照，即光从芯片的背面（衬底面）入射到光敏区。这时电极结构分两种：（1）两电极仍采用上、下电极方式，此时下电极焊接在金属化了的陶瓷基片或金属基片上，采用激光打一微形圆孔，以便入射光通过；（2）两个电极为同侧电极结构，此时下电极，即衬底面电极翻转至上电极一侧。对于两电极同侧的技术方案，国外采用的是：在制作光电探测器同时，制作一结构相同、结面积相当大、加正向偏压的光电二极管。这种背照结构的光电探测器存在以下两方面的问题：（a）对于（1）中的结构，虽然减小了器件的结电容，但仍有内引线的分布电容；（b）对于（2）中的结构，虽然既减小了结电容，又避免了内引线的分布电容，但是在光电探测器反向偏置应用的工作回路中，增加了一个正向偏置的二极管，在正向 PN 结上造成一个  $100\ \Omega$  左右的串联电阻，这对光电探测器的高频特性极为不利。

**发明内容** 针对现有的 InGaAs/InP 和 InGaAlAs/InP 高速长波背照式光电探测器倒扣焊接的芯片结构，衬底电极有一个影响高频性能的串联电阻的情况，而

提供一种新的衬底电极结构，以完全消除串联电阻的影响，其特征在于：光电探测器芯片的衬底电极不在芯片外延层的表面，而是通过光刻工艺，腐蚀掉外延层后与芯片衬底连接，形成低接触电阻的欧姆接触。其解决的办法和采取的技术路线是：在芯片表面光电探测器的旁边，利用光刻技术腐蚀一个腔，其深度略大于各层外延层总厚度（5~7 $\mu\text{m}$ ），此腔用  $\text{Si}_3\text{N}_4$  膜掩蔽后，再在腔中光刻一电极窗口，利用真空镀膜设备，蒸镀一层 AuGeNi 或 AuSn 合金膜，对这一金属膜进行电极接触层刻蚀并合金，便完成了衬底电极的制作。在芯片焊接时，用导电胶或银浆填充这一小腔，并与光电探测器的上电极同时烧焊在镀金的两电极隔离的陶瓷片上，这就完成了光电探测器的芯片倒扣焊接过程。这种结构的芯片制作方法特别适合高速光电探测器的芯片制作，可大大提高光电探测器的频响特性。

附图说明 附图为本发明衬底电极制作工艺示意图。

图中：[1]为  $\text{N}^+$ -InP 衬底；[2]为 N-InP 外延层；[3]为无掺杂的 InGaAs 外延层；[4]为  $\text{N}^+$ -InP 外延层；[5]为  $\text{SiO}_2$  层；[6]为扩散窗口；[7]为  $\text{P}^+$ -InP（Zn 扩散）层；[8]为 AuCr 电极；[9]为外延层刻蚀腔；[10]为掩蔽膜  $\text{Si}_3\text{N}_4$ ；[11]为衬底电极窗口；[12]为衬底电极；[13]为聚酰亚胺膜；[14]为微型球透镜；[15]为  $\text{Si}_3\text{N}_4$  增透膜。

具体实施方式 下面结合附图介绍本发明的一个实施例，说明本发明的具体实施方式。

1、在  $\text{N}^+$ -InP 衬底[1]的  $\text{N}^+$ -InP 外延层[4]（即顶层）上沉积一  $\text{SiO}_2$  层[5]，并光刻一 Zn 扩散窗口[6]，如附图中（a）所示；

2、通过扩散窗口[6]，采用  $\text{ZnP}_2$  源进行闭管 Zn 扩散，得  $\text{P}^+$ -InP 层[7]；如

附图中 (b) 所示;

3、在  $P^+ - \text{InP}$  层[7]上制作 AuCr 正电极[8], 如附图中 (c) 所示;

4、在外延层上光刻制作衬底电极 (负电极) 的窗口[9], 腐蚀深度直到衬底 [1], 如附图中 (d) 所示;

5、在窗口[8]沉积掩蔽膜  $\text{Si}_3\text{N}_4$ [10], 并光刻  $\text{Si}_3\text{N}_4$  得衬底电极窗口[11], 如附图中 (e) 所示;

6、在衬底电极窗口[11]蒸发 AuGeNi 制作衬底电极[11], 并用聚酰亚胺膜[13]进行钝化, 如附图中 (f) 所示;

7、在衬底[1]背面采用  $\text{Ar}^+$  离子束刻蚀制作微型球透镜[14], 并沉积  $\text{Si}_3\text{N}_4$  增透膜[15], 如附图中 (g) 所示。

将以上制作的芯片倒扣焊接在镀有金属膜的两电极隔离的陶瓷基片上, 从而完成倒扣封装背照式光电探测器芯片的制作, 本发明的任务完成。

