

[19] 中华人民共和国国家知识产权局

[51] Int. Cl<sup>7</sup>

G02F 1/136

G02F 1/133

G09F 9/35

H01L 21/00



[12] 发明专利申请公开说明书

[21] 申请号 200310112439.5

[43] 公开日 2005 年 6 月 1 日

[11] 公开号 CN 1621923A

[22] 申请日 2003.11.29

[21] 申请号 200310112439.5

[71] 申请人 鸿富锦精密工业（深圳）有限公司

地址 518109 广东省深圳市宝安区龙华镇油  
松第十工业区东环二路 2 号

共同申请人 群创光电股份有限公司


[72] 发明人 赖建廷 彭家鹏 陈永昌

权利要求书 2 页 说明书 5 页 附图 3 页

[54] 发明名称 存储电容

[57] 摘要

一种存储电容，其包括一第一电容电极、一设置在该第一电容电极上的第一绝缘层、一设置在第一绝缘层上的第二电容电极、一设置在第二电容电极上的第二绝缘层、一设置在第二绝缘层上的第三电容电极，且该第三电容电极与第一电容电极电性连接。该第一电容电极与第二电容电极提供一电容，第二电容电极与第三电容电极提供另一电容，且该两电容大致并行电连接，因此，该存储电容的电容值为该两电容的电容值之和。采用该存储电容结构的液晶显示器可获较大开口率。



1. 一种存储电容，其包括一第一电容电极、一设置在该第一电容电极上的第一绝缘层和一设置在第一绝缘层上的第二电容电极，其特征在于：该存储电容进一步包括一设置在该第二电容电极上的第二绝缘层和一设置在第二绝缘层上的第三电容电极，且该第三电容电极与第一电容电极电连接。

2. 如权利要求 1 所述的存储电容，其特征在于：该第一电容电极为单层结构，且其采用铝、铬、铌铝合金、钼钨合金或钼镍合金导电材料制成。

3. 如权利要求 1 所述的存储电容，其特征在于：该第一电容电极为双层结构，且其双层之材料为如下材料组合之一：钼/钕铝合金或钕铝合金/铬。

4. 如权利要求 1 所述的存储电容，其特征在于：该第一存储电容电极为三层结构，且其三层结构之材料为如下材料组合之一：钛/铝/钛或钼/铝/钼。

5. 如权利要求 1 所述的存储电容，其特征在于：该第一绝缘层采用氮化硅、氧化硅、苯并环丁烯或压克力材料制成。

6. 如权利要求 1 所述的存储电容，其特征在于：该第二电容电极为单层结构，且其采用铝、铬、铌铝合金、钼钨合金或钼镍合金导电材料制成。

7. 如权利要求 1 所述的存储电容，其特征在于：该第二电容电极为双层结构，且其双层之材料为如下材料组合之一：钼/钕铝合金或钕铝合金/铬。

8. 如权利要求 1 所述的存储电容，其特征在于：该第二电容电极为三层结构，且其三层结构之材料为如下材料组合之一：钛/铝/钛或钼/铝/钼。

9. 如权利要求 1 所述的存储电容，其特征在于：该第二绝缘层采用氮化硅、氧化硅、苯并环丁烯或压克力材料制成。

10. 如权利要求 1 所述的存储电容，其特征在于：该第三电容电

极采用氧化铟锌或氧化铟锡制成。

## 存储电容

### 【技术领域】

本发明涉及一种存储电容，尤其涉及一种液晶显示器的存储电容。

### 【背景技术】

目前，液晶显示器逐渐取代了用于计算器的传统阴极射线管(Cathode Ray Tube, CRT)显示器，而且，由于液晶显示器具轻、薄、小等特点，使其非常适合应用于桌上型计算机、膝上型计算机、个人数字助理(Personal Digital Assistant, PDA)、便携式电话、电视和多种办公自动化与视听设备中。

采用主动矩阵阵列的液晶显示器一般包括多个由栅极线与源极线相互交叉形成的像素区域和多个设置在栅极线与源极线交叉处的薄膜晶体管(Thin Film Transistor, TFT)，其中，每一像素有一像素电极，该薄膜晶体管用于控制像素电极的开关。

当一信号加载至薄膜晶体管时，像素区域被激活。为达到高画像质量，加载在像素电极上的电压必须保持至下一讯号被接收时。然而，像素电极上用以维持电压的电荷会在非常短的时间内泄漏，从而导致液晶显示器的显示效果变差，因此，液晶显示器的每一像素需要一存储电容来维持其像素电极的电压。

请参阅图1，是一种现有技术液晶显示器的一像素区域示意图。该像素区域2包括一像素电极20、源极线23、栅极线28、薄膜晶体管200和存储电容27。源极线23与栅极线28相互交叉形成像素区域2，该像素电极20的一部分通过薄膜晶体管200与源极线28电连接，该薄膜晶体管25作为一开关来控制像素电极20的开和关，该像素电极20的另一部分通过存储电容27与栅极线28电连接。

请再参阅图2，是沿图1所示II-II方向切开的该存储电容27的剖视图。该存储电容27形成在玻璃基底29上，其包括一第一电

容电极(即栅极线)28、一设置在该玻璃基底 29 与第一电容电极 28 上的第一绝缘层 26、一设置在第一绝缘层 26 上且位于第一电容电极 28 上方的第二电容电极 24、一设置在第一绝缘层 26 与第二电容电极 24 上的第二绝缘层 22 和一设置在该第二绝缘层上的像素电极 20。其中，该第一电容电极 28 和第二电容电极 24 是采用铝、铝合金、钽或铬等导电材料制成，该第一绝缘层 26 和第二绝缘层 22 是采用氮化硅制成，该像素电极 20 是采用氧化铟锡(Indium Tin Oxide, ITO)制成。此外，为将该第二电容电极 24 的中心部分暴露，在该第二绝缘层 22 的位于该第二电容电极 24 中心上方的部分设置一孔洞(未标示)，且该像素电极 20 有一延伸部分穿过该孔洞与第二电容电极 24 形成电性连接。

如上所述，该存储电容 27 相当于一具有二平行平面的电容，其电容按如下公式计算：

$$C_{ST} = \frac{\varepsilon \cdot A}{d}$$

上述公式中， $C_{ST}$  表示存储电容值， $\varepsilon$  表示位于第一电容电极 28 和第二电容电极 24 之间的第一绝缘层 26 的介电常数， $A$  表示该第一电容电极 28 与第二电容电极 24 的有效面积， $d$  表示该第一绝缘层 26 的厚度。因此，该存储电容 27 的电容值  $C_{ST}$  与有效面积  $A$  成正比，与厚度  $d$  成反比。

综上所述，当厚度  $d$  为常数时，要增大该存储电容 27 的电容值  $C_{ST}$  只有增加有效面积  $A$ 。然而，该有效面积  $A$  的增大将导致该像素区域 2 的开口率减小，从而影响液晶显示器的显示效果。

### 【发明内容】

为克服现有技术存储电容结构在增大电容值时必将减小相应像素的开口率的缺陷，本发明的提供一种用于液晶显示器的存储电容，采用该存储电容结构，可在不影响开口率的情况下增大电容值，或在保持一定电容值不变的情况下，提高相应像素的开口率。

本发明提供一种存储电容，其包括一第一电容电极、一设置在该第一电容电极上的第一绝缘层、一设置在该第一绝缘层上的第二

一绝缘层上的第二电容电极、一设置在该第二电容电极上的第二绝缘层、一设置在该第二绝缘层上的第三电容电极，且该第三电容电极有一突出部分与该第一电容电极形成电连接。

与现有技术相比，本发明提供的用于液晶显示器的存储电容中，该第一电容电极与第二电容电极提供一电容，第二电容电极与第三电容电极提供另一电容，且该二电容大致并行电性连接，因此，该存储电容的电容值为该二电容的电容值的和。然而，现有技术存储电容的电容值仅为第一电容电极与第二电容电极提供的电容，从而，如果本发明的存储电容的有效面积与现有技术存储电容相同时，其电容值将大于现有技术存储电容。换句话说，如果本发明的存储电容的电容值与现有技术存储电容相同时，其有效面积小于先前存储电容，因此，采用本发明存储电容的液晶显示器，在维持电容值与现有技术存储电容相同的情况下，可以通过减小存储电容的有效面积，从而获得更大的像素开口率。

综上所述，采用本发明提供的存储电容的液晶显示器，可获得更大的电容值或相应像素的开口率。

#### 【附图说明】

图 1 是一种现有技术液晶显示器一具备存储电容的像素区域示意图。

图 2 是图 1 所示像素区域沿 II-II 方向的横截面示意图。

图 3 是本发明液晶显示器一具备存储电容的像素区域示意图。

图 4 是图 3 所示像素区域沿 IV-IV 方向的横截面示意图。

图 5 是图 3 所示像素区域沿 V-V 方向的横截面示意图。

#### 【具体实施方式】

本发明液晶显示器一像素区域 1 如图 3 所示。该像素区域 1 包括一像素电极 10，源极线 13，栅极线 18，一薄膜晶体管 15 和一存储电容单元 17。该源极线 13 与栅极线 18 相互交叉形成像素区域 1。该像素电极 10 一部分通过该薄膜晶体管 100 与该源极线 13 电连接，从而，该薄膜晶体管 100 作为一开关来控制该像素电极 10 的开与关。

请参阅图 4 和图 5，分别是该存储电容单元 17 沿如图 3 所示的

IV-IV 方向与 V-V 方向的横截面示意图。该存储电容单元 17 形成在一玻璃基底 19 上，其包括一第一电容电极 18(即栅极线)、一覆盖在该玻璃基底 19 和第一电容电极 18 上的第一绝缘层 16、一设置在该第一绝缘层 16 上与第一电容电极 18 上方的第二电容电极 14、一设置在该第二电容电极 14 与第一绝缘层 16 上的第二绝缘层 12、一设置在部分第二绝缘层 12 上的第三电容电极 11 和一设置在第二绝缘层上的像素电极 10。

该第一电容电极 18 与第二电容电极 14 为单层结构，均采用金属导电材料制成，如铝。该第三电容电极 11 及像素电极 10 均采用透明导电材料制成，如氧化铟锡。该第一绝缘层 16 及第二绝缘层 12 均采用绝缘材料制成，如氮化硅。

该第一绝缘层 16 上有一孔洞用以暴露部分第一电容电极 18。该第二电容电极 14 包括一引线 15。该第二绝缘层 12 上有二孔洞，一用以暴露该引线 15 的孔洞设置在该引线 15 上方，一用以暴露该第一电容电极 18 的孔洞设置在该第一绝缘层 16 的孔洞上方。该第三电容电极 11 有一突出部分，通过该突出部分穿过用以暴露该第一电容电极 18 的孔洞，并与该第一电容电极形成电连接。该像素电极 10 也有一突出部分，通过该突出部分穿过设置在该引线 15 上方的孔洞，并与该第二电容电极 14 形成电连接。

如上所述，该像素区域 1 的存储电容单元 17 包括两存储电容。一存储电容由该第一电容电极 18 与第二电容电极 14 形成，另一存储电容由该第二电容电极 14 与第三电容电极 11 形成。且该两存储电容并联，从而，该存储电容单元 17 的电容值为上述两存储电容之和。因此，该存储电容单元 17 如果保持与现有技术存储电容相同的有效面积时，可获得更大的电容值；换句话说，该存储电容单元 17 若保持与现有技术存储电容相同的电容值，可减小其有效面积，从而增大该像素区域 1 的开口率。

该存储电容单元 17 并不限于该具体实施方式所述，例如：该第一电容电极 18 可为单层结构、双层结构或三层结构。如果该第一电容电极 18 为单层结构，其可采用铬、铌铝合金、钼钨合金或钼铌合

金等导电材料制成；如果该第一电容电极 18 为双层结构，其双层的材料可采用如下材料组合：钼/钕铝合金或钕铝合金/铬；如果该第一电容电极 18 为三层结构，其三层的材料可采用如下材料组合：钛/铝/钛或钼/铝/钼。此外，铝均可取代上述铝合金，如钕铝合金、铌铝合金等。该第二电容电极 14 的结构与材料选择与第一电容电极 18 大致相同，但是，当该第二电容电极 14 为双层结构时，其双层的材料可采用如下材料组合：铝/铬或铝/钛。该第三电容电极 11 及像素电极 10 均可采用氧化铟锌(Indium Zinc Oxide, IZO)等透明材料制成。该第一绝缘层 16 及第二绝缘层 12 均可采用氧化硅、苯并环丁烯(benzocyclobutene)或压克力(acryl)等材料制成等。




图 1




图 2




图 3




图 4




图 5