(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI. ⁶ H01L 23/28	(11) 공개번호 특1999-005515 (43) 공개일자 1999년01월25일
(21) 출원번호 (22) 출원일자	특 1997-029713 1997년06월30일
(71) 출원인	삼성전자 주식회사 윤종용
(72) 발명자	경기도 수원시 팔달구 매탄동 416번지 박상영
(74) 대리인	대전광역시 서구 둔산동 수정아파트 1동 1102호 윤동열, 이선희
	H01L 23/28 (21) 출원번호 (22) 출원일자 (71) 출원인 (72) 발명자

심사청구 : 없음

(54) 금형을 이용한 씨오비(COB) 패키지 제조 방법

요약

본 발명은 씨오비(COB) 패키지의 제조 방법에 관한 것으로, 더욱 구체적으로는 씨오비 패키지를 봉지한 후 평탄화 시키는 공정을 금형(Block)을 이용하여 수행함으로써 종래의 평삭(Milling) 가공에 따른 물리적 변형 및 평삭 가공에 따라 작업환경이 열악해짐을 방지하기 위한 것이며, 이를 위하여 와이어 본딩이끝난 직후의 반제품 위로 액상 봉지재를 포팅(Potting)하여 그 위에 금형을 눌러 패키지를 평탄화 시키고 금형에 열을 가하여 봉지재를 경화시키는 제조 방법을 개시하고, 또한 봉지재의 흡착성을 차단하기위하여 금형의 압축면에 이형제를 도포하거나 또는 흡착성 없는 물질로 코팅층을 형성하는 방법을 개시하며, 이러한 금형을 통하여 씨오비 패키지를 제조함으로써 종래 별도로 수행되던 경화 공정과 평탄화공정을 단축한 제조 방법을 제시하여 작업의 생산성을 향상시키며 제조 공정의 원가를 절감할 수 있다.

대표도

£3a

명세서

도면의 간단한 설명

도 1은 반도체 칩, 본딩 와이어, 인쇄회로기판 위로 액상 봉지재가 포팅(Potting)되어 경화된 씨오비 패키지를 나타낸 단면도,

도 2는 종래의 평삭(Milling) 가공을 통한 씨오비 패키지의 평탄화 공정을 나타낸 단면도,

도 3a는 본 발명의 제 1 실시예에 따라 돌출부가 형성된 금형(Block)을 이용하여 씨오비 패키지를 평탄화 하는 공정을 나타낸 단면도,

도 3b는 본 발명의 제 2 실시예에 따라 평탄한 금형을 이용하여 씨오비 패키지를 평탄화 하는 공정을 나타낸 단면도,

도 4a는 본 발명의 제 3 실시예에 따라 금형의 표면에 코팅층(Coating Layer)이 형성된 모습을 나타낸 단면도,

도 4b는 본 발명의 제 4 실시예에 따라 금형의 표면에 이형제가 도포된 것을 나타낸 단면도이다.

도면의 주요 부분에 대한 부호의 설명

10, 110 : 반도체 칩20, 120 : 인쇄회로기판25, 125 : 홈(Hole)30, 130 : 금속 패턴40, 140 : 본딩 와이어50, 150 : 실리콘 댐60, 160 : 평탄화 가공 후의 봉지재65 : 평탄화 가공 전의 봉지재

70 : 스핀들(Spindle) 75 : 축(Shaft)

80 : 커터(Cutter) 100, 200 : 씨오비(COB) 패키지

115 : 본딩패드 135 : 전극 단자

170 : 주위에 돌출부가 형성된 압축면을 갖는 금형(Block)

175 : 주위에 돌출부가 형성된 압축면 177 : 돌출부

180 : 평탄한 압축면을 갖는 금형 185 : 평탄한 압축면

187 : 코팅층(Coating Layer) 189 : 이형제

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 씨오비(COB; Chip On Board) 패키지 제조 방법에 관한 것으로, 더욱 구체적으로는 씨오비 패키지를 봉지하는 방법으로 포팅(Potting) 공정을 이용하여 봉지재를 도포한 후 패키지를 평탄화 하는 방법에 관한 것이다.

최근에는 반도체 소자를 사용하는 아이씨카드(IC Card; Integrated Circuit Card; 이하 IC Card라 한다)와 같은 형태의 전자 신분증이 개발되어 보급이 확산되고 있다. IC Card에 반도체 소자가 사용되기위해서는 입출력 슬롯과 반도체 칩 패키지간의 접촉을 통한 인식이 필요하다. 그러나 통상적인 반도체칩 패키지는 IC Card에 사용될 수 없다. 그 이유는 반도체칩 패키지의 단자인 리드가 IC Card의 일면에 노출되어야 하기 때문이다.

따라서 반도체 칩 패키지가 IC Card에 사용되기 위해서는 노출된 전기적 접촉 영역을 갖고 있어야 한다. 이러한 요구에 따라 설계되어진 패키징 방법이 인쇄회로기판에 반도체 칩을 직접 실장하는 씨오비 패키 징 방법이다.

이것은 하면에 금속 패턴이 형성되어 있으며 또한 금속 패턴의 전극 단자를 노출하는 홈(Hole)이 형성된 인쇄회로기판에 반도체 칩이 실장되고, 홈을 통하여 노출된 금속 패턴의 전극 단자와 반도체 칩의 본딩 패드가 본딩 와이어에 의해 전기적으로 연결된 후 봉지된 구조이다. 이때 인쇄회로기판의 하면에 형성 된 금속 패턴은 외부로 노출된다. 또한 인쇄회로기판은 보통 수지와 유리섬유가 결합된 기판의 하면에 구리와 같은 재질의 전도성 박막을 형성하고, 산화방지를 위해 금(Au) 등을 도금하여 전도성의 금속 패 턴을 형성시킨 후, 인쇄회로기판의 홈을 통해서 노출된 금속 패턴의 전극 단자와 상면에 실장되는 반도 체 칩의 본딩패드를 금(Au)과 같은 본딩 와이어를 이용하여 전기적으로 연결할 수 있도록 형성시켜 제작 될 수 있다.

이때 씨오비 패키지는 사용되는 인쇄회로기판에 따라 봉지하는 방법상의 차이가 있을 수 있는데, 일반적인 하드 인쇄회로기판(Hard PCB)의 경우는 몰딩(Molding) 공정을 이용하여 봉지하며 특수한 재질의 릴인쇄회로기판(Reel PCB; 이하 Reel이라 한다)의 경우는 포팅 공정을 이용하여 봉지할 수 있다. Reel 인쇄회로기판을 사용하는 경우는 휘어지는 성질로 인하여 몰딩 공정의 생산성이 낮아지므로 포팅 공정을 사용한다. 씨오비 패키지는 IC Card에 사용되므로, IC Card에서 요구하는 크기로 제한되며 몰딩 공정을 이용한 경우에는 몰딩 금형을 크기에 맞게 형성하여 크기를 조절하며 포팅 공정을 이용한 경우에는 봉지한 후 평탄화 시키는 공정이 별도로 요구된다. 이에 따라 포팅 공정 후에는 평삭(Milling) 가공과 같은 평탄화 공정을 실시해 왔다.

도 1은 와이어 본딩이 끝난 반제품 상태의 씨오비 패키지 위로 액상 봉지재를 포팅하여 경화시킨 단면을 나타낸 것이며, 도 2는 평삭(Milling) 가공을 통하여 씨오비 패키지를 평탄화 시키는 공정을 나타낸 단면도이다. 도 1 및 도 2를 참고로 하여 종래의 씨오비 패키지(100)의 제조 방법을 간략하게 설명한다. 반도체 칩(10)을 하면에 금속 패턴(30)이 형성된 인쇄회로기판(20)에 접착한 후 금(Au)과 같은 본딩 와이어(40)로 전기적으로 연결한 후 인쇄회로기판(20) 위에 형성된 실리콘 댐(50; Silicon Dam)을 경계로하여 액상 봉지재를 이용하여 포팅 공정을 실시한다. 경화(Cure) 공정을 거친 봉지재(65)를 평삭 가공을 수행하여 씨오비 패키지(100)를 평탄화 시킨다. 평삭 가공을 더욱 구체적으로 설명하면, 구동장치(도시되지 않음)와 연결되어 회전하는 축(75; Shaft)과 축에 연결되어 함께 회전하여 씨오비 패키지의 봉지재(65)를 직접 갈아내는 커터(80; Cutter) 및 축(75)을 둘러싼 스핀들(80; Spindle)이 있으며 이들 축(75), 커터(80) 및 스핀들(70)이 함께 상하로 움직여 봉지재(65)를 갈아내어 평탄화된 봉지재(60)를 형성한다.

이와 같이 종래의 평삭 공정에서는 구동장치에 의해 회전하는 커터가 하강하여 일정한 높이 이상으로 포팅된 봉지재를 갈아내며, 이 때 반도체 칩과 평삭 가공이 이루어지는 높이가 약 2백 마이크로미터(炯)수준으로 아주 짧은 간격이 된다. 이에 따라 평삭 가공 도중 발생되는 진동 및 열 등에 의하여 전기적특성을 갖고 있는 반도체 칩에 물리적 외력이 가해져 물리적 변형(Crack)이 발생할 수 있다. 또한 기계적으로 가공하는 작업으로 외관상 기계적 가공자국이 남게 되며, 구동장치를 이용하여 작업하기 때문에 많은 전력의 소비를 야기하고, 환경적인 측면에서도 갈아낸 봉지재의 분진 처리 및 소음 등의 문제가 발생한다.

발명이 이루고자하는 기술적 과제

본 발명의 목적은 씨오비 패키지에 있어서, 봉지재로 포팅된 패키지를 평탄화 시키는 방법으로 종래의 기계적 가공을 대신하여 금형을 이용하여 평탄화 시키는 제조 방법을 제공하고자 한다.

또한 본 발명은 금형을 이용하여 씨오비 패키지를 평탄화 시킴으로써 종래 기계적 가공으로 인하여 발생하는 물리적 변형, 외관상의 가공자국 또는 갈아낸 봉지재의 분진 처리 및 소음 등의 문제가 발생하지 않으며, 경화 공정과 평탄화 공정을 함께 실시하여 결과적으로 공정을 단축할 수 있는 제조 방법을 제공한다.

발명의 구성 및 작용

이러한 목적을 달성하기 위하여 본 발명은 씨오비 패키지를 평탄화 시키는 공정으로 금형을 이용한 방법을 제공하며, 이러한 금형은 압축면이 평탄한 것과 압축면 주위로 돌출부가 형성된 것 등을 제시하고 또한 금형에 열을 가하여 봉지재를 경화시켜 단축된 작업공정을 이룬다.

본 발명에 따른 씨오비 패키지의 제조 방법을 설명하면 다음과 같다.

복수개의 본딩패드들이 형성된 반도체 칩을 접착제(Adhesive)를 이용하여 하면에 금속 패턴이 형성된 인쇄회로기판 위에 접착하고, 반도체 칩의 본딩패드와 인쇄회로기판의 홈을 통해 노출된 금속 패턴의 전극단자를 본딩 와이어와 같은 연결수단으로 전기적으로 연결한 후, 반도체 칩과 인쇄회로기판 및 본딩 와이어 위로 액상 봉지재를 포팅한다. 이때 인쇄회로기판 위에 형성된 실리콘 댐을 이용하여 봉지재가 포팅되는 범위를 제한한다.

경화되지 않은 액상(Liquid) 봉지재의 위로 압축면을 갖는 금형으로 눌러서 패키지의 높이를 요구되는 일정한 높이만큼 낮추어 평탄화 시키고, 금형에 열을 가하여 봉지재를 경화시킨 후 금형을 분리한다. 이때 사용되는 금형의 형태는 압축면의 주위로 돌출부가 형성된 것과 평탄한 압축면을 갖는 등의 형태로 나타날 수 있다. 주위에 돌출부가 형성된 압축면을 갖는 금형은 패키지를 평탄화 시킴에 있어서 돌출부 의 높이를 패키지가 요구하는 높이로 형성함으로써 평탄화 공정이 용이하며, 평탄한 압축면을 갖는 금형 은 높이 조절을 위해서 별도의 조절기능이 필요하지만 그에 반하여 다양한 높이를 갖는 씨오비 패키지에 적용할 수 있다.

또한 봉지재로 쓰이는 수지(Resin)는 고분자 물질로 수지 이외의 이물질에도 어느 정도 달라붙는 흡착성을 갖고 있기 때문에 이 흡착성으로 인하여 압축면에 수지가 남아 있기 때문에 연속적인 작업공정이 이루어지기 힘들다. 따라서 금형을 이용한 후 분리하는 과정에서 금형의 압축면에 수지가 흡착되는 것을 방지하기 위하여, 평탄화 공정을 수행하기 전에 금형의 압축면에 피막을 형성하여 흡착성을 제거한다. 피막을 형성하는 방법으로 흡착성 없는 물질로 코팅층을 형성하거나 이형제를 도포한다. 코팅층을 형성할 경우는 티타늄 계열의 성분으로 코팅하는 것이 바람직하며 이때는 약 8시간마다 압축면을 클리닝(Cleaning)해 주어야 한다. 이형제를 도포할 경우에는 다이코터(Die Coater)와 같은 이형제를 사용하며 사용할 때마다 압축면을 클리닝한 후 도포해야 한다.

이하 첨부도면을 참고로 하여 본 발명을 설명한다.

도 3a 내지 도 3b는 본 발명에 따른 제 1 실시예와 제 2 실시예를 나타낸 단면도로써 금형(170, 180)으로 눌러서 평탄화 시킨 후 경화된 봉지재(160)의 모습을 나타낸다. 즉, 복수개의 본딩패드들(115)이 형성된 반도체 칩(110)을 접착제를 이용하여 인쇄회로기판(120) 위에 접착하고, 반도체 칩(110)의 본딩패드(115)와 인쇄회로기판(120)에 형성된 홈(125)을 통해 노출된 금속 패턴(130)의 전극 단자(135)를 본딩와이어(140)와 같은 연결수단으로 전기적으로 연결한 후, 반도체 칩(110)과 인쇄회로기판(120) 및 본딩와이어(140) 위로 액상 봉지재를 포팅한다. 이때 인쇄회로기판(120) 위에 형성된 실리콘 댐(150)을 이용하여 봉지재가 포팅되는 범위를 제한한다.

경화되지 않은 액상 봉지재의 위로 압축면(175, 185)을 갖는 금형(170, 180)으로 눌러서 씨오비 패키지(200)의 높이를 일정한 높이만큼 낮추고, 금형(170, 180)에 열을 가하여 봉지재를 경화시킨 후 금형(170, 180)을 분리한다. 도 3a에 나타난 금형(170)의 형태는 압축면(175)의 주위로 돌출부(177)가 형성되어 있으며 또한 돌출부(177)의 높이는 씨오비 패키지(200)의 높이와 같게 형성되어 있다. 도 3b에 나타난 금형(180)의 형태는 압축면(185)이 평탄한 것이다.

또한 도 4a에는 금형(180)의 압축면(185)에 흡착성 없는 물질로 이루어진 코팅층(187)이 형성된 모습을 제 3 실시예로 나타내고 있으며, 도 4b에는 금형(180)의 압축면(185)에 이형제(189)가 도포된 모습을 제 4 실시예로 나타내고 있다. 마찬가지로 씨오비 패키지를 평탄화 시킨 후 봉지재와 금형을 분리하기 용이하도록 사용된 코팅층 및 이형제는 압축면의 주위로 돌출부가 형성된 금형에도 적용된다.

이상과 같은 금형을 이용하여 봉지재를 평탄화 시키는 씨오비 패키지의 제조 방법은 본 발명의 실시예에서 설명된 인쇄회로기판 하면의 금속 패턴과 홈을 이용하여 형성된 씨오비 패키지 구조 외에도, 비아홀(Via Hole)을 통하여 인쇄회로기판의 상·하 금속 패턴을 연결한 씨오비 패키지 구조 등에 적용될수 있으며 특히 봉지재를 포팅한 후 기계적인 평삭 가공을 통해 평탄화 공정을 수행하는 모든 씨오비 패키지의 제조 방법에 이용될 수 있다.

발명의 효과

본 발명에 따른 씨오비 패키지의 제조 방법은 금형을 이용하여 평탄화 시키는 공정을 이용함에 따라, 종 래의 평삭 공정을 통한 제조 방법에 의해 발생되는 반도체 칩의 물리적 변형을 방지하고 봉지재의 갈아 낸 분진 및 소음 등의 피해를 방지할 수 있으며 패키지의 외관을 부드럽게 가공할 수 있다.

또한 본 발명은 금형을 이용하여 평탄화 공정과 동시에 경화 공정을 수행함으로써 별도의 경화 공정을 필요로 하지 않는 제조 방법을 제공하여 공정의 단축을 유도하며, 결과적으로 원가절감을 도모한다.

(57) 청구의 범위

청구항 1

(a) 복수개의 본딩패드들이 형성된 반도체 칩을 하면에 복수개의 전극 단자를 갖는 금속 패턴이 형성된 인쇄회로기판 위에 붙이는 단계; (b) 상기 본딩패드들을 상기 인쇄회로기판에 형성된 홈을 통하여 노출 된 상기 전극 단자들로 연결 수단을 이용하여 전기적으로 연결하는 단계; 및 (c) 상기 반도체 칩, 상기 연결 수단 및 상기 전극 단자들을 보호하기 위하여 상기 인쇄회로기판 위로 봉지하는 단계; 를 포함하는 씨오비 패키지의 제조 방법에 있어서, 상기 (c)단계가, (c-1) 상기 반도체 칩, 상기 연결 수단 및 상기 전극 단자들 위로 액상 봉지재가 포팅되는 단계; (c-2) 금형으로 상기 봉지재를 위에서 일정한 높이로 눌러 평탄화 시키는 단계; 및 (c-3) 상기 봉지재를 경화시키는 단계;

를 포함하는 것을 특징으로 하는 씨오비 패키지의 제조 방법.

청구항 2

제 1 항에 있어서, 상기 (c-2)단계의 금형은 평탄한 형태의 압축면을 갖는 것을 특징으로 하는 씨오비 패키지의 제조 방법.

청구항 3

제 1 항에 있어서, 상기 (c-2)단계의 금형은 평탄한 형태의 압축면 주위로 상기 일정한 높이의 돌출부가 형성된 것을 특징으로 하는 씨오비 패키지의 제조 방법.

청구항 4

제 1 항에 있어서, 상기 (c-3)단계를 수행하는 방법으로 상기 금형에 열을 가하여 상기 봉지재를 경화하는 것을 특징으로 하는 씨오비 패키지의 제조 방법.

청구항 5

제 1 항에 있어서, 상기 금형은 상기 봉지재가 경화된 후에 상기 봉지재로부터 분리되는 것을 특징으로 하는 씨오비 패키지의 제조 방법.

청구항 6

제 5 항에 있어서, 상기 금형에 상기 봉지재가 흡착되는 것을 방지하기 위하여 상기 금형의 압축면에 피막을 형성하는 것을 특징으로 하는 씨오비 패키지의 제조 방법.

청구항 7

제 6 항에 있어서, 상기 피막은 흡착성 없는 물질의 코팅층으로 형성되는 것을 특징으로 하는 씨오비 패키지의 제조 방법.

청구항 8

제 7 항에 있어서, 상기 코팅층은 티타늄 계열인 것을 특징으로 하는 씨오비 패키지의 제조 방법.

청구항 9


제 6 항에 있어서, 상기 피막은 이형제를 도포하여 형성되는 것을 특징으로 하는 씨오비 패키지의 제조 방법.

청구항 10


제 9 항에 있어서, 상기 이형제는 다이코터(Die Coater)인 것을 특징으로 하는 씨오비 패키지의 제조 방법.

도면


도면1




도면2




도면3a



도면3b



도면4a



도면4b

