

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2014-99944
(P2014-99944A)

(43) 公開日 平成26年5月29日(2014.5.29)

(51) Int.Cl.
H03M 13/19 (2006.01)

F I
H03M 13/19

テーマコード(参考)
5J065

審査請求有 請求項の数 6 O L (全 21 頁)

(21) 出願番号 特願2014-44504 (P2014-44504)
 (22) 出願日 平成26年3月7日(2014.3.7)
 (62) 分割の表示 特願2007-198612 (P2007-198612) の分割
 原出願日 平成19年7月31日(2007.7.31)
 (31) 優先権主張番号 11/496, 121
 (32) 優先日 平成18年7月31日(2006.7.31)
 (33) 優先権主張国 米国 (US)

(71) 出願人 500587067
 アギア システムズ インコーポレーテッド
 アメリカ合衆国, 18109 ペンシルヴァニア, アレンタウン, アメリカン パークウェイ エヌイー 1110
 (74) 代理人 100094112
 弁理士 岡部 譲
 (74) 代理人 100106183
 弁理士 吉澤 弘司
 (72) 発明者 エリック エフ. ハラッシュ
 アメリカ合衆国 18017 ペンシルヴァニア ベツレヘム, バーバリー ストリート 5105

最終頁に続く


(54) 【発明の名称】 ハードウェア共用および直列和積アーキテクチャを用いる低密度パリティ検査復号の方法および装置

(57) 【要約】

【課題】 相互に接続されたビット・ノードおよび検査ノードを有する2部グラフを用いて記述されることが可能な符号を復号する方法および装置を提供する。

【解決手段】 検査ノード j からビット・ノード i への、検査ノードからビット・ノードへのメッセージの絶対値が計算され、この絶対値は、ビット・ノード i および検査ノード j についての、ビット・ノードから検査ノードへのメッセージの変換された絶対値を除く、検査ノード j に接続された複数のビット・ノードについての、ビット・ノードから検査ノードへのメッセージの変換された絶対値の和に基づく。検査ノード j からビット・ノード i への、検査ノードからビット・ノードへのメッセージの正負符号を計算することも、ビット・ノードから検査ノードへのメッセージの正負符号の積 S_j と、ビット・ノード i および検査ノード j についての、ビット・ノードから検査ノードへのメッセージの正負符号とを掛け合わせることにより、可能である。

【選択図】 図4



【特許請求の範囲】

【請求項 1】

相互に接続されたビット・ノードおよび検査ノードを有する 2 部グラフを用いて記述されることが可能な符号を復号する方法であって、

検査ノード j からビット・ノード i への、検査ノードからビット・ノードへのメッセージの絶対値を計算するステップであって、前記絶対値は、ビット・ノード i および検査ノード j についての、ビット・ノードから検査ノードへのメッセージの変換された絶対値を除く、前記検査ノード j に接続された複数のビット・ノードについての、ビット・ノードから検査ノードへの前記メッセージの変換された絶対値の和に基づき、前記変換された絶対値の各々がビット・ノードから検査ノードへのメッセージの対応する絶対値を当てはめられる非線形関数の結果を含むステップと、

前記検査ノード j に接続された複数のビット・ノードの中の、ビット・ノードから検査ノードへのメッセージの正負符号の積 S_j と、ビット・ノード i および検査ノード j についての、ビット・ノードから検査ノードへの前記メッセージの符号とを掛け合わせることにより、検査ノード j からビット・ノード i への、検査ノードからビット・ノードへの前記メッセージの正負符号を計算し、1 番目のビット・ノード更新ユニットに接続される複数の並列の検査ノード更新ユニットが前記検査ノードからビット・ノードへのメッセージを計算するステップとを含む方法。

【請求項 2】

相互に接続されたビット・ノードおよび検査ノードを有する 2 部グラフを用いて記述されることが可能な符号を復号する復号器であって、

1 番目のビット・ノード更新ユニットと、

前記ビット・ノード更新ユニットに接続されて、1 つまたは複数の変換された絶対値に基づいて、複数の、検査ノードからビット・ノードへのメッセージを計算する、複数の並列の検査ノード更新ユニットと、を備え、前記変換された絶対値の各々がビット・ノードから検査ノードへのメッセージの対応する絶対値を当てはめられる非線形関数の結果を含む復号器。

【請求項 3】

ビット・ノード i と検査ノード j の間の前記ビット・ノードから検査ノードへのメッセージ $Q_{i,j}$ の前記変換された絶対値 $|Q_{i,j}|$ が、

$$r_{i,j} = f(|Q_{i,j}|),$$

但し、記号 $| |$ は絶対値であることを示す記号である、
として計算される、請求項 1 に記載の方法。

【請求項 4】

前記非線形関数が、 $-\log \tanh(x/2)$ および

$$\log \frac{e^x + 1}{e^x - 1}$$

の内の、いずれか又は両方を含む、請求項 1 に記載の方法。

【請求項 5】

ビット・ノード i と検査ノード j の間の前記ビット・ノードから検査ノードへのメッセージ $Q_{i,j}$ の前記変換された絶対値 $|Q_{i,j}|$ が、

$$r_{i,j} = f(|Q_{i,j}|),$$

但し、記号 $| |$ は絶対値であることを示す記号である、
として計算される、請求項 2 に記載の復号器。

【請求項 6】

前記非線形関数が、 $-\log \tanh(x/2)$ および

10

20

30

40

$$\log \frac{e^x + 1}{e^x - 1}$$

の内の、いずれか又は両方を含む、請求項 2 に記載の復号器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、主に符号化および復号の技術に関し、特に、符号化された信号の復号に用いられる復号器のアルゴリズムおよびアーキテクチャに関する。

【背景技術】

【0002】

符号化は、デジタル情報の伝送において、ビットおよびパケットのエラー確率を低減するために広く用いられている。多くの用途において、この目的のために畳み込み符号が用いられている。畳み込み符号は、符号化されるべき入力ビットによって状態遷移が決定される状態機械により定義される。畳み込み符号、または畳み込み符号をベースとする符号を復号するアルゴリズムとして最も一般的な 2 つが、ビタビ・アルゴリズムおよび最大事後確率 (maximum a-posteriori probability) (MAP) アルゴリズムである。

【0003】

より強力なエラー訂正能力を必要とする用途では、ターボ符号または LDPC 符号が使用されることが多い。接続符号 (ターボ符号など) の復号は、ある符号トレリスの復号の結果を次の符号トレリスの復号の入力とし、その後の符号トレリスについても同様にする必要がある。ターボ符号の復号アルゴリズムの反復性は、実装に関して重大な課題を提示する。

【0004】

LDPC 符号は、前途有望な次世代エラー訂正符号であり、符号化利得に関してはターボ符号をしのぐ可能性がある。LDPC 符号の並列または直列の復号に関しては、多くの技術が提案されている。たとえば、A. J. Blanksby、C. J. Howland、「A 690-mW 1-Gb/s 1024-b, Rate-1/2 Low-Density Parity-Check Decoder」、IEEE J. Solid State Circuits、Vol. 37、404~412 頁 (2002 年 3 月)、および米国特許第 6,539,367 号 (Blanksby ら) には、低密度パリティ検査 (Low Density Parity Check) (LDPC) 符号のブロック並列復号についての記述がある。

【0005】

LDPC 復号器の直列実装は、一部のハードウェアを共用できるので、並列の復号方法と比較して、必要な計算素子の数を少なくすることが可能であり、また、必要なルーティング機構を簡単にすることが可能である。しかしながら、直列方法は、2 部グラフのエッジに沿うすべてのメッセージを保存する必要があるために、一般に追加メモリを必要とし、また、直列実装は、符号のブロックを復号するために、より多くのクロック・サイクルを費やすので、スループットが制限される。一般に、2 部グラフは、LDPC 符号で用いられるパリティ検査行列のグラフィカル表現である。典型的な必要メモリ量は、符号内のエッジの数の 2 倍に比例し、サイクル数は、一般に、符号内のビット・ノードおよび検査ノードの数の和に比例する。

【0006】

たとえば、Zining Wu と Gregory Burd は、LDPC 復号器がチャネル検出器と連結される通信システムのための直列アーキテクチャを提案している。この開示されたアーキテクチャは、従来の直列実装より必要メモリ量が少ない。Z. Wu、G. Burd、「Equation Based LDPC Decoder for Intersymbol Interference Channels」、IEEE P

10

20

30

40

50

roc. of Acoustics, Speech, and Signal Processing 2005 (ICASSP '05)、Vol. 5、757~60頁、(2005年3月18~23日)を参照されたい。D. E. Hocevarは、やはり従来の直列実装より必要メモリ量が少ないスタンドアロンLDPC復号器のための直列アーキテクチャを提案している。D. E. Hocevar、「LDPC Code Construction With Flexible Hardware Implementation」、IEEE Int'l Conf. on Comm. (ICC), Anchorage, AK、2708~2712頁(2003年5月)を参照されたい。

【0007】

必要メモリ量または一反復当たりのサイクル数(またはその両方)、ならびにビット・エラー・レート性能において、並列および直列実装の両方に対して、さらなる改善を示す直列LDPC復号アーキテクチャが、スタンドアロンLDPC復号器についても、連結LDPC復号器についても、依然として必要とされている。

10

【先行技術文献】

【特許文献】

【0008】

【特許文献1】米国特許第6,539,367号(Blanksbyら)

【非特許文献】

【0009】

【非特許文献1】A. J. Blanksby、C. J. Howland、「A 690-mW 1-Gb/s 1024-b, Rate-1/2 Low-Density Parity-Check Decoder」、IEEE J. Solid-State Circuits、Vol. 37、404~412頁(2002年3月)

20

【非特許文献2】Z. Wu、G. Burd、「Equation Based LDPC Decoder for Intersymbol Interference Channels」、IEEE Proc. of Acoustics, Speech, and Signal Processing 2005 (ICASSP '05)、Vol. 5、757~60頁、(2005年3月18~23日)

【非特許文献3】D. E. Hocevar、「LDPC Code Construction With Flexible Hardware Implementation」、IEEE Int'l Conf. on Comm. (ICC), Anchorage, AK、2708~2712頁(2003年5月)

30

【非特許文献4】E. Yeonら、「VLSI Architectures for Iterative Decoders in Magnetic Recording Channels」、IEEE Trans. On Magnetics、Vol. 37、No. 2、748~755頁(2001年3月)

【発明の概要】

【課題を解決するための手段】

【0010】

主として、相互に接続されたビット・ノードおよび検査ノードを有する2部グラフを用いて記述されることが可能な符号(LDPC符号など)を復号する方法および装置を提供する。2部グラフは、たとえば、パリティ検査行列のグラフィカル表現であることが可能である。本発明の一態様によれば、検査ノード j からビット・ノード i への、検査ノードからビット・ノードへのメッセージの絶対値が計算され、この絶対値は、ビット・ノード i および検査ノード j についての、ビット・ノードから検査ノードへのメッセージの変換された絶対値を除く、検査ノード j に接続された複数のビット・ノードについての、ビット・ノードから検査ノードへのメッセージの変換された絶対値の和に基づく。検査ノード j からビット・ノード i への、検査ノードからビット・ノードへのメッセージの正負符号を計算することも、検査ノード j に接続された複数のビット・ノードの中の、ビット・ノードから検査ノードへのメッセージの正負符号の積 S_j と、ビット・ノード i および検査

40

50

ノード j についての、ビット・ノードから検査ノードへのメッセージの正負符号とを掛け合わせるにより、可能である。

【0011】

本発明の連結実施形態では、検査ノード j からビット・ノード i への、検査ノードからビット・ノードへのメッセージの絶対値が計算され、この絶対値は、ビット・ノード i についてのアプリオリ情報値の変換された絶対値を除く、検査ノード j に接続された複数のビット・ノードについてのアプリオリ情報値の変換された絶対値の和に基づく。検査ノード j からビット・ノード i への、検査ノードからビット・ノードへのメッセージの正負符号を計算することも、検査ノード j に接続された複数のビット・ノードについてのアプリオリ情報値の正負符号の積 S_j と、ビット・ノード i についてのアプリオリ情報値の正負符号とを掛け合わせるにより、可能である。これらの計算は、軟出力検出器に連結されたLDPC復号器によって実行されることが可能である。アプリオリ情報値は、軟出力検出器によって生成されるか、軟出力検出器によって与えられる軟出力に基づいて計算される。

10

【0012】

本発明のさらなる態様によれば、相互に接続されたビット・ノードおよび検査ノードを有する2部グラフを用いて記述されることが可能な符号を復号する復号器アーキテクチャが開示される。本開示の復号器は、スタンドアロン形式で実装されるか、軟出力検出器と連結されることが可能である。本開示の復号器は、ビット・ノード更新ユニットと、ビット・ノード更新ユニットに接続された、複数の並列の、検査ノード更新ユニットとを備えて、複数の、検査ノードからビット・ノードへのメッセージを計算する。

20

【0013】

スタンドアロン実施形態では、検査ノード更新ユニットは、ビット・ノードから検査ノードへのメッセージの、ある1つの変換された絶対値を除く、複数の、ビット・ノードから検査ノードへのメッセージの変換された絶対値の和に基づいて、検査ノードからビット・ノードへのメッセージの絶対値を計算する。連結実施形態では、検査ノード更新ユニットは、ビット・ノードのアプリオリ情報値の、ある1つの変換された絶対値を除く、複数のビット・ノードについてのアプリオリ情報値の変換された絶対値の和に基づいて、検査ノードからビット・ノードへのメッセージの絶対値を計算する。

30

【0014】

メモリに接続される、いくつかの回路ユニットが開示される。それらの回路ユニットは、加算器、減算器、またはXORゲートのようなデジタル論理素子と、読み出し回路または読み出し/書き込み回路からなる。本開示の回路ユニットは、スタンドアロン実施形態における、複数の、ビット・ノードから検査ノードへのメッセージの変換された絶対値および正負符号に対して、ならびに、連結実施形態におけるアプリオリ情報値の変換された絶対値および正負符号に対して、様々な動作を実行する。

【0015】

以下の詳細説明および図面を参照することにより、本発明、ならびに本発明のさらなる特徴および利点について、より深い理解が得られるであろう。

40

【図面の簡単な説明】

【0016】

【図1】LDPC行列 H の一般構造を示す図である。

【図2】LDPC符号の例示的な2部グラフ表現を示す図である。

【図3】例示的なハードウェア共用LDPC復号器アーキテクチャのブロック図である。

【図4】本発明の機能を組み込んだLDPC復号器のブロック図である。

【図5】LDPC復号器が軟入力軟出力(SISO)検出器と連結された、典型的な通信システムのブロック図である。

【図6】SISO検出器と連結されたLDPC復号器のブロック図である。

【発明を実施するための形態】

【0017】

50

本発明は、ハードウェア共用および直列和積 (sum-product) アーキテクチャを用いる LDPC 復号の方法および装置を提供する。本開示の LDPC 復号器は、従来の実装に比べて少ないメモリおよび少ないクロック・サイクルを用いる和積復号アルゴリズムを実行する。

【0018】

低密度パリティ検査符号

以下の、LDPC 符号および LDPC 復号の背景説明は、参照によって本明細書に組み込まれている、A. J. Blanksby、C. J. Howland、「A 690-mW 1-Gb/s 1024-b, Rate-1/2 Low-Density Parity-Check Decoder」、IEEE J. Solid-State Circuits、Vol. 37、404~412頁(2002年3月)に基づく。詳細については、Blanksby、Howlandの論文の全文を参照されたい。

10

【0019】

LDPC 符号の行列表現

LDPC 符号は、線形ブロック符号である。すべての符号語 $x \in C_x$ の集合は、次のように、パリティ検査行列 H のヌル空間を張る。

$$Hx^T = 0 \quad x \in C_x \quad (1)$$

LDPC 符号のパリティ検査行列は、2値の疎行列である。

【0020】

図1は、LDPC 行列 H の一般構造 100を示す。図1に示すように、パリティ検査行列 H の各行は、パリティ検査に対応し、集合要素 h_{ji} は、データ・ビット i がパリティ検査 j に関与することを示す。 n ビットのブロックには、 m 個の冗長パリティ・ビットがある。符号レートは、次式で与えられる。

20

$$r = (n - m) / n \quad (2)$$

【0021】

パリティ検査行列 H の行および列の集合要素は、行および列の所望の重みプロファイルを満たすように選択され、行および列の重みは、それぞれ、所与の行および列にある集合要素の数として定義される。正則 LDPC 符号では、すべての行が一様の重みを有し、すべての列も同様である。行および列が一様の重みでない場合、その LDPC 符号は、非正則であると言われる。

30

【0022】

LDPC 符号のグラフ表現

LDPC 符号は、2部グラフでも表現可能であり、その場合は、一方の集合のノードがパリティ検査制約を表し、他方の集合がデータ・ビットを表す。図2は、LDPC 符号の例示的な2部グラフ表現 200である。パリティ検査行列は、グラフの接続行列であり、その場合、 H のエントリ h_{ji} がセットされていれば(非ゼロであれば)、 H の列 i に対応するビット・ノード i が、 H の行 j に対応する検査ノード j に接続される。

【0023】

LDPC 符号の復号に用いられるアルゴリズムは、和積 (sum-product) アルゴリズムとして知られる。このアルゴリズムで良好な復号性能を得るためには、LDPC 符号のグラフ表現におけるサイクルの長さを、可能な限り長くすることが重要である。図2の例示的表現では、長さ4の例示的な短いサイクルが示されている。図2に示された長さ4のサイクルのような短いサイクルは、和積アルゴリズムの性能を低下させる。

40

【0024】

和積アルゴリズム

和積アルゴリズムは、LDPC 符号を復号する反復アルゴリズムである。和積アルゴリズムは、メッセージ・パッシング・アルゴリズムまたは確率伝搬としても知られる。和積アルゴリズムの詳細については、たとえば、それぞれ参照によって本明細書に組み込まれている、A. J. Blanksby、C. J. Howland、「A 690-mW 1-Gb/s 1024-b, Rate-1/2 Low-Density Parity

50

「Check Decoder」、IEEE J. Solid-State Circuits、Vol. 37、404～412頁(2002年3月)、D. E. Hocevar、「LDPC Code Construction With Flexible Hardware Implementation」、IEEE Int'l Conf. on Comm. (ICC)、Anchorage, AK、2708～2712頁(2003年5月)を参照されたい。

【0025】

ビット・ノード*i*から検査ノード*j*へのメッセージは、次式で与えられる。

【数1】

$$Q_{i,j} = \sum_{l \in B_i, l \neq j} R_{l,i} + \lambda_i \quad (3)$$

10

【0026】

本明細書で用いられる表記は、本明細書の末尾にある表において定義されている。検査ノード*j*からビット・ノード*i*へのメッセージは、次式で与えられる。

【数2】

$$R_{j,i} = s_{j,i} \cdot \phi \left(\sum_{l \in C_j, l \neq i} \phi(|Q_{l,j}|) \right) \quad (4)$$

20

ここで、

【数3】

$$s_{j,i} = \prod_{l \in C_j, l \neq i} \text{sign}(Q_{l,j}); \text{ および}$$

$$\phi(x) = -\log \tanh(x/2) = \log \frac{e^x + 1}{e^x - 1}.$$

【0027】

事後対数尤度比(log-likelihood ratio)(LLR)とも呼ばれる、ビット*i*についての事後情報値 λ_i は、次式で与えられる。

【数4】

$$\lambda_i = \sum_{l \in B_i} R_{l,i} + \lambda_i.$$

30

【0028】

LDPC復号器

LDPC符号を復号する和積アルゴリズムを実装する際の重大な課題は、メッセージのパッシングを管理することである。検査ノードおよびビット・ノードの機能性はいずれも比較的単純なので、それらを個々に実現することは、少数のゲートだけで可能である。主たる課題は、機能ノード間のメッセージ・パッシングに必要な帯域幅を実現することである。

40

【0029】

ハードウェア共用復号器アーキテクチャ

図3は、例示的なハードウェア共用LDPC復号器アーキテクチャ300のブロック図である。図3に示すように、一般化されたLDPC復号器アーキテクチャ300は、検査ノードまたはビット・ノードの機能性をそれぞれ実現する多数の機能単位310、320と、メッセージを格納してグラフ接続性を実現するメモリ構造350とを備える。制御ロジック330が、メモリ構造350の構成を制御する。ハードウェア共用LDPC復号器

50

アーキテクチャ300の実装の詳細については、たとえば、E. Yeoら、「VLSI Architectures for Iterative Decoders in Magnetic Recording Channels」、IEEE Trans. On Magnetics、Vol. 37、No. 2、748～755頁(2001年3月)を参照されたい。

そのようなハードウェア共用アーキテクチャは、復号器の面積を減らすことが確認されている。

【0030】

修正されたLDPCパリティ検査式

本発明は、前述のLDPCパリティ検査式の各成分を再編成することにより、メモリおよびクロック・サイクルの要件の改善が可能であることを認識している。式(4)で示された検査ノードの計算は、次のように、いくつかの成分に分けることが可能である。

【数5】

$$\rho_{i,j} = \phi(|Q_{i,j}|) \quad (5)$$

ここで、 $Q_{i,j}$ は、したがって、ビット・ノード*i*と検査ノード*j*との間の、ビット・ノードから検査ノードへのメッセージ $Q_{i,j}$ の変換された絶対値であり、「 $||$ 」は絶対値の表記である。

【0031】

$$Q_{i,j} = \text{sign}(Q_{i,j}) \quad (6)$$

したがって、 $Q_{i,j}$ は、ビット・ノード*i*と検査ノード*j*との間の、ビット・ノードから検査ノードへのメッセージ $Q_{i,j}$ の正負符号である。

【0032】

【数6】

$$P_j = \sum_{l \in C_j} \rho_{l,j} \quad (7)$$

P_j は、検査ノード*j*に接続されたすべてのビット・ノードについての、ビット・ノードから検査ノードへのメッセージの変換された絶対値の和として、検査ノード*j*について計算される。

【0033】

【数7】

$$S_j = \prod_{l \in C_j} \sigma_{l,j} \quad (8)$$

【0034】

所与の検査ノード*j*に対する S_j は、したがって、検査ノード*j*に接続されたすべてのビット・ノードについての、ビット・ノードから検査ノードへのメッセージの正負符号の積である。

【0035】

次に、検査ノード*j*からビット・ノード*i*へのメッセージの絶対値および正負符号は、次式で与えられる。

【数8】

$$|R_{j,i}| = \phi(P_j - \rho_{i,j}) \quad (9)$$

$$\text{sign}(R_{j,i}) = S_j \cdot Q_{i,j} \quad (10)$$

したがって、式(4)による、検査ノードからビット・ノードへのメッセージの従来の計算では、現在のビット・ノード*i*が計算から除外されるが($l \in C_j$ 、 $l = i$)、本発

10

20

30

40

50

明では、検査ノード j に接続されたすべてのビット・ノード l について、ビット・ノードから検査ノードへのメッセージの変換された絶対値 $Q_{l,j}$ の和として、中間値 P_j が計算され、その後、 P_j から $Q_{i,j}$ を差し引くことにより、検査ノード j からビット・ノード i へのメッセージ $R_{j,i}$ の絶対値が計算される。

【0036】

この例示的实施形態では、ビット・ノードの計算は、2の補数の形で実行され、検査ノードの計算は、符号・絶対値 (sign magnitude) (SM) の形で実行される。

【0037】

直列和積アーキテクチャを有するLDPC復号器

図4は、本発明の機能を組み込んだLDPC復号器400のブロック図を示す。図4に示されたLDPC復号器400の例示的实施形態は、 $d_c = 3$ および $B_i = \{j_1, j_2, j_3\}$ の場合の例を示す。要素430、435、440、450、470、475、478、および480は、並列の検査ノード更新ユニットを備える検査ノード更新ブロックを形成する。各時間サイクルにおいて、1つのビット・ノードに関する計算が実行される。したがって、ビット・ノード1からビット・ノード n までについての計算をすべて実行するには、 n サイクルかかる。ビット・ノード1は、1番目の時間サイクルの間に計算されるものとする。そして、 $(n \cdot (k - 1) + i)$ 番目の時間サイクルにおいて、ビット・ノード更新ユニット410は、 k 番目の反復における i 番目のビット・ノードに対応する d_c 個のメッセージ

【数9】

$$Q_{i,j}^k$$

$Q_{i,j}^k$ B_i を生成する。これら d_c 個のメッセージは、ステージ430において、2の補数による数表現から、符号・絶対値による数表現に変換される。絶対値部分は、関数を実行する、並列の変換ユニット435-1 ~ 435-3に送られ、これらのユニット435からの出力は、式(5)で定義されるように、

【数10】

$$\rho_{i,j}^k$$

$\rho_{i,j}^k$ B_i である。

【0038】

これらの

【数11】

$$\rho_{i,j}^k$$

$\rho_{i,j}^k$ B_i は、加算器および読み出し/書き込み回路からなる、 d_c 個の変換済み絶対値更新ユニット440に供給され、そこで、検査ノード j に接続されたすべてのビット・ノードにわたる和

【数12】

$$P_j^k$$

が計算され、後で、次の反復のために

【数13】

$$P_j^k$$

が取り出される。並列の変換済み絶対値更新ユニット440は、メモリ460内の m 個のメモリ要素のうちの任意の d_c 個の要素にアクセスすることが可能であり、各要素は、 q ビットを格納し、 q は、この例示的实施形態において

10

20

30

40

50

【数 1 4】

$$P_j^k$$

を表すために用いられるビットの数である。これらの並列の変換済み絶対値更新ユニット 4 4 0 は、反復の最後（すなわち、 $(n \cdot k)$ 番目の時間サイクル）に、式（7）において定義される

【数 1 5】

$$P_j^k$$

$j = 1 \dots m$ が m 個のメモリ要素に格納されるように、関係するメモリ要素を更新する。言い換えると、これらのメモリ要素は、関係する P_j^k の値の累積和を保持する。 10

【0 0 3 9】

k 番目の反復におけるメモリ要素 j 内の中間値が、 $i = 1 \dots n$ に対して

【数 1 6】

$$P_j^k(i)$$

で与えられる場合、 $(n \cdot (k - 1) + i)$ 番目の時間インスタンスにおける累積和は、次式で与えられる。

【数 1 7】

$$P_j^k(i) = \begin{cases} P_j^k(i-1) + \rho_{i,j}^k & j \in B_i \text{ の場合} \\ P_j^k(i-1) & \text{それ以外の場合} \end{cases} \quad (11) \quad 20$$

【0 0 4 0】

これは、反復の最後（たとえば、 $(n \cdot k)$ 番目の時間インスタンス）には、次式のようになる。

【数 1 8】

$$P_j^k = P_j^k(n) \quad (12)$$

【0 0 4 1】

ビット・ノードから検査ノードへのメッセージ

【数 1 9】

$$Q_{i,j}^k$$

$j \in B_i$ の正負符号は、式（6）で定義される

【数 2 0】

$$\sigma_{i,j}^k$$

$j \in B_i$ であって、以下のように処理される。前述の手順と同様に、

【数 2 1】

$$\sigma_{i,j}^k$$

$j \in B_i$ は、別の、XORゲートおよび読み出し/書き込み回路からなる、 d_c 個の正負符号更新ユニット 4 5 0 の集合に供給される。これらの並列の正負符号更新ユニットは、反復の最後に、式（8）で定義される

【数 2 2】

$$S_j^k$$

$j = 1 \dots m$ が m 個のメモリ要素に格納されるように、メモリ 4 6 0 内の関係するメモリ要素を更新し、各メモリ要素は、1 ビットを格納する。言い換えると、これらのメモ 50

り要素は、正負符号ビット の値の累積和を保持する。積は、X O Rゲートによって得られる。前のパラグラフで説明したように、k番目の反復におけるメモリ要素jの中間値が、 $i = 1 \dots n$ に対して

【数23】

$$S_j^k(i)$$

で与えられる場合、累積積は、次式で与えられる。

【数24】

$$S_j^k(i) = \begin{cases} S_j^k(i-1) \cdot \sigma_{i,j}^k & j \in B_i \text{ の場合} \\ S_j^k(i-1) & \text{それ以外の場合} \end{cases} \quad (13) \quad 10$$

【0042】

これは、反復の最後（たとえば、 $(n \cdot k)$ 番目の時間インスタンス）には、次式のようになる。

【数25】

$$S_j^k = S_j^k(n) \quad (14)$$

【0043】

各時間サイクルにおいて計算された

20

【数26】

$$\rho_{i,j}^k$$

, $j \in B_i$ は、先入れ先出し (F I F O) バッファ 420 - 1 (図4のバッファ - 1) にも送られる。F I F O 420 - 1 は、 $d_c \cdot q$ 個の列 (この例示的实施形態では、サイクルごとに d_c 個の の値が生成され、各 は q ビットで表される) と、 n 個の行とからなる。時間サイクル $n \cdot (k - 1) + i$ において、

【数27】

$$\rho_{i,j}^k$$

30

, $j \in B_i$ の集合は、F I F O 420 - 1 の後部に供給され、前の反復からの

【数28】

$$\rho_{i,j}^{k-1}$$

, $j \in B_i$ の集合は、バッファ 420 - 1 の前部から読み出される。 $(n \cdot k)$ 番目の時間サイクルには、すべての

【数29】

$$P_j^k$$

, $j = 1 \dots m$ がメモリ 460 において使用可能であり、すべての

40

【数30】

$$\rho_{i,j}^k$$

, $i = 1 \dots n$, $j \in B_i$ が第1のF I F O バッファ 420 - 1 において使用可能である。そして、F I F O 420 - 1 の最上行が、

【数31】

$$\rho_{1,j}^k$$

, $j \in B_1$ を保持し、その次の行が、

【数 3 2】

$$\rho_{2,j}^k$$

、 j B_2 を保持し、バッファ 4 2 0 - 1 の最後の行が、

【数 3 3】

$$\rho_{n,j}^k$$

、 j B_n からなる。

【0 0 4 4】

各時間サイクルにおいて計算された

【数 3 4】

$$\sigma_{i,j}^k$$

、 j B_i は、別の F I F O バッファ バッファ 4 2 0 - 2 (図 4 の バッファ - 2) に供給される。第 2 の F I F O バッファ 4 2 0 - 2 は、 d_c 個の 1 ビット列 (各 i, j は 1 ビットで表されるので) と、 n 個の行とからなる。

【0 0 4 5】

時間サイクル $n \cdot (k - 1) + i$ において、

【数 3 5】

$$\sigma_{i,j}^k$$

、 j B_i の集合は、F I F O 4 2 0 - 2 の後部に供給され、前の反復からの

【数 3 6】

$$\sigma_{i,j}^{k-1}$$

、 j B_i の集合は、バッファ 4 2 0 - 2 の前部から読み出される。

【0 0 4 6】

次に、前の反復 $k - 1$ からの、メモリ 4 6 0 に保存された

【数 3 7】

$$P_j^{k-1}$$

、 $j = 1 \dots m$ と、第 1 の F I F O バッファ 4 2 0 - 1 に保存された

【数 3 8】

$$\rho_{i,j}^{k-1}$$

、 j B_i とから、検査ノードからビット・ノードへのメッセージ

【数 3 9】

$$R_{j,i}^{k-1}$$

の絶対値の計算の手順を説明する。必要な

【数 4 0】

$$P_j^{k-1}$$

、 j B_i は、メモリ 4 6 0 から読み出され、

【数 4 1】

$$\rho_{i,j}^{k-1}$$

、 j B_i は、第 1 の F I F O バッファ 4 2 0 - 1 から読み出される。次に、並列の、変換された絶対値の減算ユニット 4 7 0 - 1 ~ 4 7 0 - 3 によって、各 j B_i についての差

10

20

30

40

50

【数 4 2】

$$(P_j^{k-1} - \rho_{i,j}^{k-1})$$

が計算され、対応する結果が、関数 を実行する、並列の変換ユニット 4 7 5 - 1 ~ 4 7 5 - 3 に渡される。これらの変換ユニット 4 7 5 の出力は、(k - 1) 番目の反復における、 d_c 個の検査ノードから i 番目のビット・ノードへの対応するメッセージの絶対値、すなわち、式 (9) による

【数 4 3】

$$|R_{j,i}^{k-1}|$$

, $j \in B_i$ である。

【0 0 4 7】

(k - 1) 番目の反復における、検査ノードからビット・ノードへのメッセージの正負符号 (s i g n

【数 4 4】

$$(R_{j,i}^{k-1})$$

) は、同様に計算される。必要な

【数 4 5】

$$S_j^{k-1}$$

, $j \in B_i$ は、メモリ 4 6 0 から読み出され、

【数 4 6】

$$\sigma_{i,j}^{k-1}$$

, $j \in B_i$ は、第 2 の F I F O バッファ 4 2 0 - 2 から読み出される。次に、(この例示的実施形態では、それぞれが X O R ゲートを用いる) 並列の正負符号処理ユニット 4 7 8 - 1 ~ 4 7 8 - 3 により、各 $j \in B_i$ について、積

【数 4 7】

$$S_j^{k-1} \cdot \sigma_{i,j}^{k-1}$$

が計算される。これらの積は、(k - 1) 番目の反復における、 d_c 個の検査ノードから i 番目のビット・ノードへの対応するメッセージの正負符号ビット、すなわち、式 (1 0) による s i g n

【数 4 8】

$$(R_{j,i}^{k-1})$$

, $j \in B_i$ である。

【0 0 4 8】

検査ノードからビット・ノードへのメッセージの正負符号および絶対値は、 d_c 個の、符号・絶対値から 2 の補数への変換ユニット 4 8 0 に渡される。これらのユニット 4 8 0 からの結果は、

【数 4 9】

$$R_{j,i}^{k-1}$$

, $j \in B_i$ であり、これが、ビット・ノード更新ユニット 4 1 0 の入力になる。ビット・ノード更新ユニット 4 1 0 は、次式 (式 (3) も参照) に従って、 k 番目の反復についての、ビット・ノードから検査ノードへのメッセージ

10

20

30

40

【数 5 0】

$$Q_{i,j}^k$$

を計算する。

【0 0 4 9】

【数 5 1】

$$Q_{i,j}^k = \sum_{l \in B_i, l \neq j} R_{l,i}^{k-1} + \lambda_i \quad (15)$$

【0 0 5 0】

メモリの必要量およびスループット

例示的な第 1 の F I F O バッファ 4 2 0 - 1 のサイズは、 $n \cdot d_c \cdot q$ ビットであり、例示的な第 2 の F I F O バッファ 4 2 0 - 2 のサイズは、 $n \cdot d_c$ ビットである。

【0 0 5 1】

P_j ($j = 1 \dots m$) に必要なメモリの量は、 $2 \cdot q \cdot m$ ビットであり、2 の倍数は、繰り返し k および $k - 1$ に関係する値に用いられる。

【0 0 5 2】

S_j ($j = 1 \dots m$) に必要なメモリの量は、 $2 \cdot m$ ビットであり、2 の倍数は、繰り返し k および $k - 1$ に関係する値に用いられる。

【0 0 5 3】

必要なメモリの総量は、 $(2 \cdot m + n \cdot d_c) \cdot (q + 1)$ ビットである。

【0 0 5 4】

本開示の方法は、各時間サイクルにおいて、 d_c 個の、検査ノードからビット・ノードへのメッセージと、 d_c 個の、ビット・ノードから検査ノードへのメッセージとを計算する。したがって、1つのビット・ノード更新ユニット 4 1 0 で、1回の反復につき、 n ブロックの長さのデータを処理するのに、 n サイクルかかる。

【0 0 5 5】

標準的な L D P C 復号アーキテクチャと比較すると、本開示のアーキテクチャは、 $(2 \cdot m + n \cdot d_c) \cdot (q + 1)$ ビットだけのメモリ空間を必要とし、1回の反復につき n サイクルしかかからない。これに対し、一般的な直列和積アーキテクチャは、 $2 \cdot n \cdot d_c \cdot (q + 1)$ ビットのメモリ空間を必要とし、1回の反復につき $m + n$ サイクルを必要とする。

【0 0 5 6】

直列和積アーキテクチャを有する、連結 L D P C 復号器

L D P C 符号は、符号間干渉 (I S I) およびノイズによって損傷したチャネルのビット・エラー・レートを改善するために用いられることが可能である。図 5 は、典型的な通信システム 5 0 0 を示し、システム 5 0 0 は、L D P C 符号化器 5 1 0、(符号間干渉およびノイズを持ち込む) I S I チャネル 5 2 0、軟入力軟出力 (S I S O) 検出器 6 1 5、および L D P C 復号器 6 0 0 を備える。図 5 では、L D P C 復号器 6 0 0 は、後で図 6 と併せて詳述されるように、S I S O 検出器 6 1 5 と連結される。S I S O 検出器 6 1 5 は、チャネル出力値および付帯情報値を L D P C 復号器 6 0 0 から取り込み、これらは、アプリオリ情報値として使用される。S I S O 検出器 6 1 5 は、付帯情報値を出力し、これは、次の反復のためのアプリオリ情報値 i として、L D P C 復号器 6 0 0 によって使用される。L D P C 復号器からの付帯情報値は、S I S O 検出器用のアプリオリ情報値として使用され、S I S O 検出器からの付帯情報値は、L D P C 復号器用のアプリオリ情報値として使用される。S I S O 検出器は、I S I チャネルを考慮に入れて、たとえば、当該技術分野では周知である M A P アルゴリズムまたは軟出力ビタビ・アルゴリズム (S O V A) を用いて、付帯情報値を計算し、L D P C 復号器は、L D P C 符号を考慮に入れて、付帯情報値を計算する。このシステムの 1 回の反復は、S I S O 検出器 6 1 5 および L D P C 復号器 6 0 0 による、1 回のデータの処理からなる。

10

20

30

40

50

【 0 0 5 7 】

図 6 は、本開示の、連結された S I S O 検出器および L D P C 復号器のアーキテクチャを詳細に示す。S I S O 検出器 6 1 5 は、L D P C 復号器 6 0 0 からのチャネル出力値および付帯情報値を取り込み、付帯情報値を出力する。この出力された付帯情報値は、次の反復のためのアプリアリ情報値 λ_i として、L D P C 復号器 6 0 0 によって使用される。本発明では、L D P C 復号器 6 0 0 を通るすべてのパスにおいて、ビット・ノード i からその検査ノードへの d_c 個のメッセージ、すなわち、

【 数 5 2 】

$$\hat{Q}_{i,j}$$

10

$j \in B_i$ が、ビット・ノード i のアプリアリ情報値またはアプリアリ L L R λ_i と等しいという事実、すなわち、次式が成り立つことを利用する。

【 数 5 3 】

$$\hat{Q}_{i,j} = \lambda_i, \quad \forall j \in B_i. \quad (16)$$

【 0 0 5 8 】

検査ノードの計算は、前述と同様に、部分に分割される。

【 数 5 4 】

$$\hat{\rho}_i = \phi(|\lambda_i|) \quad (17)$$

20

$$\hat{\sigma}_i = \text{sign}(\lambda_i) \quad (18)$$

$$\hat{P}_j = \sum_{l \in C_j} \hat{\rho}_l \quad (19)$$

$$\hat{S}_j = \prod_{l \in C_j} \hat{\sigma}_l \quad (20)$$

【 0 0 5 9 】

検査ノード j からビット・ノード i へのメッセージの正負符号および絶対値は、次式で与えられる。

30

【 数 5 5 】

$$|\hat{R}_{j,i}| = \phi(\hat{P}_j - \hat{\rho}_i) \quad (21)$$

$$\text{sign}(\hat{R}_{j,i}) = \hat{S}_j \cdot \sigma_i \quad (22)$$

【 0 0 6 0 】

これらの

【 数 5 6 】

40

$$\hat{R}_{j,i}$$

$j \in B_i$ を用いて、L D P C 復号器から S I S O 検出器 6 1 5 に渡される付帯情報値は、付帯情報計算ユニット 6 1 0 によって、次式のように計算されることが可能である。

【 0 0 6 1 】

【 数 5 7 】

$$\Lambda_{ext,i} = \sum_{l \in B_i} R_{l,i}. \quad (23)$$

【 0 0 6 2 】

50

この付帯情報値は、S I S O 検出器 6 1 5 によって、アプリアリ情報値として使用される。

【 0 0 6 3 】

図 6 は、連結システムとして提案されたアーキテクチャ 6 0 0 のブロック図を示す ($d_c = 3$ および $B_i = \{j_1, j_2, j_3\}$)。ビット・ノード i に関する、各アプリアリ $L L R_i$ は、S I S O 検出器 6 1 5 から出力される付帯情報値に等しく、2 の補数から符号・絶対値への変換ユニット 6 3 0 に渡される。絶対値は、関数 F を実行する変換ユニット 6 3 5 に送られ、ユニット 6 3 5 の出力は、式 (1 7) で定義される

【 数 5 8 】

$$\hat{\rho}_i^k$$

10

である。 k 番目の反復および i 番目のビット・ノードについての変換された絶対値

【 数 5 9 】

$$\hat{\rho}_i^k$$

は、メモリ内の

【 数 6 0 】

$$\hat{P}_j^k$$

, $j \in B_i$ を更新する、 d_c 個の、変換済み絶対値更新ユニット 6 4 0 に供給される。同様に、 $sign$

20

【 数 6 1 】

$$\hat{\sigma}_i^k$$

は、別の、メモリ内の

【 数 6 2 】

$$\hat{S}_j^k$$

, $j \in B_i$ を更新する、 d_c 個の、正負符号更新ユニット 6 5 0 の集合に渡される。さらに、

30

【 数 6 3 】

$$\hat{\rho}_i^k$$

および

【 数 6 4 】

$$\hat{\sigma}_i^k$$

が、第 1 の F I F O バッファ 6 2 0 - 1 および第 2 のバッファ 6 2 0 - 2 に、それぞれ供給される。

【 0 0 6 4 】

40

($k - 1$) 番目の反復についての、検査ノードからビット・ノードへのメッセージ、すなわち、

【 数 6 5 】

$$\hat{R}_{j,i}^{k-1}$$

, $j \in B_i$ は、図 4 と併せて前述された手順と同様に計算される。しかしながら、第 1 の F I F O バッファ 6 2 0 - 1 から 1 つの値だけが使用され (絶対値を得るために

【 数 6 6 】

$$\hat{\rho}_i^{k-1}$$

50

が使用される)、第2のFIFOバッファ620-2から1つの値が使用される(正負符号を得るために

【数67】

$$\hat{\sigma}_i^{k-1}$$

が使用される)。したがって、FIFOバッファ620における必要メモリ量は、図4と併せて前述されたスタンドアロン・アーキテクチャの場合の d_c 分の1である。

【0065】

メモリの必要量およびスループット

例示的な第1のFIFOバッファ620-1のサイズは、 $n \cdot q$ ビットであり、例示的な第2のFIFOバッファ620-2のサイズは、 n ビットである。 10

P_j ($j = 1 \dots m$)に必要なメモリの量は、 $2 \cdot q \cdot m$ ビットである。

S_j ($j = 1 \dots m$)に必要なメモリの量は、 $2 \cdot m$ ビットである。

必要なメモリの総量は、 $(2 \cdot m + n) \cdot (q + 1)$ である。

【0066】

本開示の方法は、各時間サイクルにおいて、 d_c 個の、検査ノードからビット・ノードへのメッセージと、付帯情報値とを計算する。したがって、1回の反復につき、 n ブロックの長さのデータを処理するのに、 n サイクルかかる。

【0067】

本開示のアーキテクチャは、式(17)~(23)で定義される和積アルゴリズムを実行する。本開示の方法は、和積アルゴリズムにおいて最小LLR値だけが考慮される、 W_u と $Burd$ によって提案された、あまり最適でない方法より、良好なエラー・レート性能を有する。さらに、 W_u と $Burd$ によって提案された方法は、連結LDPC復号器システムにのみ当てはまる。本発明は、 $(2 \cdot m + n) \cdot (q + 1)$ だけのメモリ空間を必要とし、1回の反復につき n サイクルしかかからない。 20

【0068】

表記

本明細書では、以下の表記を用いている。

i は、ビット・ノードのインデックスである。

j は、検査ノードのインデックスである。 30

k は、反復のインデックスである。

$Q_{i,j}$ は、ビット・ノード i から検査ノード j へのメッセージである。

$R_{i,j}$ は、検査ノード j からビット・ノード i へのメッセージである。

$\hat{\sigma}_i$ は、ビット i に関するアプリアリ情報値またはアプリアリ対数尤度比(LLR)である。

σ_i は、ビット i に関する事後情報値または事後LLRである。

ext_i は、ビット i に関する付帯情報値または付帯LLRである。

B_i は、ビット・ノード i に接続された検査ノードの集合である。

C_j は、検査ノード j に接続されたビット・ノードの集合である。

n は、ビット・ノードの数である。 40

m は、パリティ検査ノードの数である。

d_r は、パリティ検査行列の行重みである。

d_c は、パリティ検査行列の列重みである。

ビット・ノードは、 $1 \dots n$ である。

検査ノードは、 $1 \dots m$ である。

【0069】

本発明の例示的实施形態を、デジタル論理ユニットに関して説明してきたが、当業者であれば自明であるように、様々な機能を、デジタル・ドメインにおいてソフトウェア・プログラムの処理ステップとして、回路素子または状態機械によるハードウェアの形で、またはソフトウェアとハードウェアの組み合わせの形で、実装することが可能である。その 50

ようなソフトウェアは、たとえば、デジタル信号プロセッサ、マイクロコントローラ、または汎用コンピュータの形で用いられることが可能である。そのようなハードウェアおよびソフトウェアは、集積回路内に実装される回路の中で実施されることが可能である。

【0070】

したがって、本発明の機能は、方法、およびそれらの方法を実行する装置の形で実施される。本発明の1つまたは複数の態様は、たとえば、記憶媒体に格納されるコードであれ、機械にロードされ、かつ/またはその機械によって実行されるコードであれ、あるいは何らかの伝送媒体上を伝送されるコードであれ、プログラム・コードの形で実施されることが可能であり、そのプログラム・コードが、コンピュータのような機械にロードされ、その機械によって実行される場合は、その機械が、本発明を実行する装置になる。プログラム・コード・セグメントは、汎用プロセッサに実装される場合には、プロセッサとの組み合わせで、特定の論理回路と類似の動作を行う装置を提供する。

10

【0071】

当該技術分野において知られているように、本明細書で説明された方法および装置は、それ自体が、コンピュータ可読媒体上で実施されるコンピュータ可読コード手段を有するコンピュータ可読媒体を含む、製品として、販売されることが可能である。コンピュータ可読プログラム・コード手段は、コンピュータ・システムと組み合わされて、本明細書で説明された方法を実施するか、本明細書で説明された装置を作成するステップのすべてまたは一部を実行するよう動作可能である。コンピュータ可読媒体は、記録可能媒体（たとえば、フロッピー（登録商標）・ディスク、ハード・ドライブ、コンパクト・ディスク、メモリ・カード、半導体デバイス、チップ、特定用途向け集積回路（ASIC））であってもよく、伝送媒体（たとえば、光ファイバを含むネットワーク、ワールドワイド・ウェブ、ケーブル、または時分割多重アクセス、符号分割多重アクセスなどを用いる無線チャネル、あるいは無線周波数チャネル）であってもよい。コンピュータ・システムでの使用に好適な、情報を記憶することが可能である、周知の、または開発された、任意の媒体を使用することが可能である。コンピュータ可読コード手段は、コンピュータが、磁気媒体上の磁気変動や、コンパクト・ディスクの表面の高さ変動のような、命令およびデータを読み取ることを可能にする、任意のメカニズムである。

20

【0072】

メモリおよびバッファは、分散型であっても局所的であってもよく、プロセッサは、分散型であっても単独であってもよい。メモリおよびバッファは、電氣的、磁氣的、または光学的なメモリとして実装されてもよく、あるいはそれらまたは他のタイプの記憶装置の任意の組み合わせであってもよい。さらに、用語「メモリ」、「バッファ」、および「FIFOバッファ」は、媒体からの読み出し、または媒体への書き込みが可能な任意の情報を包含するのに十分であるよう広く解釈されなければならない。この定義によれば、ネットワーク上の情報も、関連付けられたプロセッサがネットワークから取得できることから、メモリ内にある。


30

【0073】


本明細書で図示および説明された実施形態および変形形態は、本発明の原理の例示に過ぎないこと、ならびに、本発明の範囲および趣旨から逸脱することなく、様々な修正が、当業者によって実施可能であることを理解されたい。

40


【図1】




【図2】




【図3】




【図4】



【図5】



【 図 6 】



フロントページの続き

(72)発明者 ルワン ラトナヤケ

アメリカ合衆国 0 2 1 3 8 マサチューセッツ ケンブリッジ, オックスフォード ストリー
ト 3 3 エムデー 3 1 3

Fターム(参考) 5J065 AD01 AD07 AG05 AH01