(19) **日本国特許庁 (JP)** (12)

(12) 特許公報(B2)

(11) 特許番号

特許第5106442号

(P5106442)

(45) 発行日 平成24年12月26日 (2012.12.26)

- (24) 登録日 平成24年10月12日 (2012.10.12)
- (51) Int.Cl. F I HO4B 1/04 (2006.01) HO4B 1/04 A HO3F 1/06 (2006.01) HO3F 1/06

請求項の数 15 (全 35 頁)

(21) 出願番号 (22) 出願日	特願2009-36702 (P2009-36702) 平成21年2月19日 (2009. 2. 19)	(73)特許権者	音 000003078 株式会社東芝
(65) 公開番号	特開2010-193280 (P2010-193280A)		東京都港区芝浦一丁目1番1号
(43) 公開日	平成22年9月2日(2010.9.2)	(74) 代理人	100108855
審査請求日	平成23年9月16日 (2011.9.16)		弁理士 蔵田 昌俊
		(74)代理人	100091351
			弁理士 河野 哲
		(74)代理人	100088683
			弁理士 中村 誠
		(74) 代理人	100109830
			弁理士 福原 淑弘
		(74)代理人	100075672
			弁理士 峰 隆司
		(74)代理人	100095441
			弁理士 白根 俊郎
			最終頁に続く

(54) 【発明の名称】カーテシアンループを用いた無線送信装置

- (57)【特許請求の範囲】
- 【請求項1】

カーテシアンループを用いた無線送信装置において、

送信すべき入力 I/Q 信号と帰還 I/Q 信号とを合成して合成 I/Q 信号を生成する合 成器と;

前記合成 I/Q 信号を直交変調して直交変調信号を生成する直交変調器と;

前記直交変調信号を増幅して送信 R F 信号を出力する電力増幅器と;

前記送信 R F 信号から分岐されたフィードバック R F 信号に対しローカル信号を用いて 直交復調を行って前記帰還 I / Q 信号を生成する直交復調器と;

前記合成器への前記帰還I/Q信号の入力をオン/オフするためのスイッチと; 前記送信RF信号の少なくとも一つの電力を設定可能な電力設定部と;

前記スイッチがオフの期間に、前記入力 I/Q 信号と前記帰還 I/Q 信号との間の振幅 差を検出して振幅差検出信号を生成する振幅差検出器と;

前記スイッチがオフの期間に、前記入力 I/Q 信号と前記帰還 I/Q 信号との間の位相 差を検出して位相差検出信号を生成する位相差検出器と;

前記位相差検出信号を前記信号振幅で規格化して規格化位相差信号を生成するために、 前記入力 I/Q信号及び前記帰還 I/Q信号のいずれかの信号振幅が基準値より大きい期 間は前記位相差検出信号の現在の値を用いて前記規格化を行い、前記信号振幅が前記基準 値より小さくなると前記位相差検出信号の前記信号振幅が前記基準値より小さくなる前の 値を用いて前記規格化を行う規格化器と;

前記振幅差検出信号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、 前記電力が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を 最小化する位相制御信号を生成する制御信号生成器と;

前記振幅制御信号及び前記位相制御信号を記憶するメモリと;

前記スイッチがオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記 フィードバックRF信号の振幅を調整する振幅調整器と;

前記スイッチがオンの期間に、前記メモリに記憶されている位相制御信号に従って前記 ローカル信号の位相を調整する位相調整器;及び

前記カーテシアンループに対して、前記スイッチがオフのとき第1のループ利得を設定 し、前記スイッチがオフからオンに転じたとき前記第1のループ利得より高い第2のルー プ利得を設定する利得設定部を具備する無線送信装置。

【請求項2】

前記規格化器は、前記位相差検出信号を前記信号振幅で除して除算信号を生成する除算 器と、前記信号振幅と前記基準値とを比較して比較結果信号を得る比較器と、前記比較結 果信号により制御され、(a)前記信号振幅が前記基準値より大きい期間は前記位相差検 出信号の現在の値に対応する除算信号を前記規格化位相差信号として出力し、(b)前記 信号振幅が前記基準値より小さくなると前記除算信号をサンプルホールドして前記規格化 位相差信号を出力するサンプルホールド回路とを含む請求項1記載の無線送信装置。 【請求項3】

前記規格化器は、前記信号振幅と前記基準値とを比較して比較結果信号を得る比較器と 20 、前記比較結果信号により制御され、(a)前記信号振幅が前記基準値より大きい期間は 前記位相差検出信号の現在の値を前記規格化位相差信号として出力し、(b)前記信号振 幅が前記基準値より小さくなると前記位相差検出信号をサンプルホールドして前記規格化 位相差信号を出力するサンプルホールド回路とを含む請求項1記載の無線送信装置。 【請求項4】

前記規格化器は、前記信号振幅を第1の基準値と比較して第1の比較結果信号を得る第 1の比較器と、前記信号振幅を前記第1の基準値より大きい第2の基準値と比較して第2 の比較結果信号を得る第2の比較器と、前記第1の比較結果信号及び前記第2の比較結果 信号により制御され、(a)前記信号振幅が前記第1の基準値より大きくかつ前記第2の 基準値より小さい期間は前記位相差検出信号の現在の値を前記規格化位相差信号として出 力し、(b)前記信号振幅が前記第1の基準値より小さいかまたは前記第2の基準値より 大きくなると前記位相差検出信号をサンプルホールドして前記規格化位相差信号を出力す るサンプルホールド回路とを含む請求項1記載の無線送信装置。

30

10

【請求項5】

前記信号振幅は、前記入力 I/Q 信号のベクトルの大きさである請求項 1 記載の無線送 信装置。

【請求項6】

前記信号振幅は、前記帰還 I/Q 信号のベクトルの大きさである請求項 1 記載の無線送 信装置。

【請求項7】

40

前記直交変調器の前段に設けられた、前記合成 I/Q 信号を増幅する利得可変のベース バンド増幅器と;

前記ベースバンド増幅器に対して、前記スイッチがオフのとき第1の利得を設定し、前 記スイッチがオフからオンに転じたとき前記第1の利得より高い第2の利得を設定する利 得設定部と;をさらに具備する請求項1記載の無線送信装置。

【請求項8】

カーテシアンループを用いた無線送信装置において、

送信すべき入力 I/Q 信号と帰還 I/Q 信号とを合成して合成 I/Q 信号を生成する合 成器と;

前記合成 I/Q 信号を直交変調して直交変調信号を生成する直交変調器と;

前記直交変調信号を増幅して送信RF信号を出力する電力増幅器と;

前記送信 R F 信号から分岐されたフィードバック R F 信号に対しローカル信号を用いて 直交復調を行って前記帰還 I / Q 信号を生成する直交復調器と;

前記合成器への前記帰還I/Q信号の入力をオン/オフするためのスイッチと; 前記送信RF信号の少なくとも一つの電力を設定可能な電力設定部と;

前記スイッチがオフの期間に、前記入力 I/Q 信号と前記帰還 I/Q 信号との間の振幅 差を検出して振幅差検出信号を生成する振幅差検出器と;

前記スイッチがオフの期間に、前記入力 I/Q 信号と前記帰還 I/Q 信号との間の位相 差を検出して位相差検出信号を生成する位相差検出器と;

前記位相差検出信号を前記信号振幅で規格化して規格化位相差信号を生成するために、 前記信号振幅に従って遮断周波数が変化するように構成された低域通過フィルタを含み、 該低域通過フィルタによって前記位相差検出信号をフィルタリングして前記規格化位相差 信号を生成する規格化器と;

前記振幅差検出信号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、 前記電力が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を 最小化する位相制御信号を生成する制御信号生成器と;

前記振幅制御信号及び前記位相制御信号を記憶するメモリと;

前記スイッチがオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記 フィードバックRF信号の振幅を調整する振幅調整器と;

前記スイッチがオンの期間に、前記メモリに記憶されている位相制御信号に従って前記 ²⁰ ローカル信号の位相を調整する位相調整器;及び

前記カーテシアンループに対して、前記スイッチがオフのとき第1のループ利得を設定 し、前記スイッチがオフからオンに転じたとき前記第1のループ利得より高い第2のルー プ利得を設定する利得設定部を具備する無線送信装置。

【請求項9】

前記低域通過フィルタは、前記信号振幅が大きくなるに従って前記遮断周波数が上昇するように構成される請求項8記載の無線送信装置。

【請求項10】

前記低域通過フィルタは、前記信号振幅が大きくなるに従って抵抗値が単調に減少する ように制御される可変抵抗器と、前記可変抵抗器と接続されるキャパシタとを含む請求項 30 8記載の無線送信装置。

【請求項11】

前記低域通過フィルタは、前記信号振幅が基準値に近づくに従って前記遮断周波数が上 昇するように構成される請求項8記載の無線送信装置。

【請求項12】

前記低域通過フィルタは、前記信号振幅が大きくなるに従って抵抗値が単調に減少する ように制御される第1の可変抵抗器と、該第1の可変抵抗器と直列に接続され、前記信号 振幅が小さくなるに従って抵抗値が単調に増加するように制御される第2の可変抵抗器と 、前記第1の可変抵抗器と前記第2の可変抵抗器との直列回路と接続されるキャパシタと を含む請求項8記載の無線送信装置。

40

10

【請求項13】

前記信号振幅は、前記入力I/Q信号のベクトルの大きさである請求項8記載の無線送 信装置。

【請求項14】

前記信号振幅は、前記帰還 I/Q 信号のベクトルの大きさである請求項 8 記載の無線送 信装置。

【請求項15】

前記直交変調器の前段に設けられた、前記合成 I/Q 信号を増幅する利得可変のベース バンド増幅器と;

前記ベースバンド増幅器に対して、前記スイッチがオフのとき第1の利得を設定し、前 50

記スイッチがオフからオンに転じたとき前記第1の利得より高い第2の利得を設定する利 得設定部と;をさらに具備する請求項8記載の無線送信装置。

(4)

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、カーテシアンループを用いた無線送信装置に関する。

【背景技術】

[0002]

携帯無線機のような無線通信装置では、送信側において送信 RF (radio frequency) 信 号をアンテナから放射させるために電力増幅器によって送信RF信号が増幅される。電力 増幅器は、送信RF信号が無線システムの規格により決められたスペクトルマスク内に入 るような線形性が保つことが要求される。また、例えば無線システムの規格で規定されて いるパラメータの一つである隣接チャネル漏洩電力は、主に電力増幅器の奇数次歪により 生じるので、奇数次歪を小さくすることも望まれる。

[0003]

奇数次歪などを小さくして電力増幅器の線形性を改善するために、例えばカーテシアン ループ(Cartesian loop)が用いられる。カーテシアンループは、送信RF信号の電力の一 部を直交復調器により復調してベースバンドのI/O信号に戻してから、送信部の直交変 調器の入力にフィードバックする帰還パスを含む帰還ループである。

[0004]

より詳しくは、電力増幅器から出力される送信RF信号の電力の一部は、カーテシアン ループの帰還パスに導かれ、可変減衰器及び低雑音増幅器を介して直交復調器に入力され る。直交復調器により得られた帰還I/Q信号は、入力I/Q信号と合成(加算または減 算)される。合成後のI/Q信号は、ベースバンド増幅器を介して直交変調器に入力され る。直交変調器から直交復調器までの利得が1より十分大きいと、直交変調器の入力端か ら電力増幅器の出力端までの利得はカーテシアンループの帰還パスの減衰量で決まり、ま た送信RF信号の線形性は帰還パスの線形性に依存する。従って、帰還パスの線形性を高 くする必要がある。

[0005]

30 一方、携帯無線機では内蔵のバッテリを電源として動作するため、バッテリの消耗を少 なくして通信時間を長くするためにICの低消費電力化技術が必須である。携帯無線機に おいては、送信部の電力増幅器の消費電力が最も大きい。携帯無線機に用いられる無線部 の集積化が進み、最近では低周波部から高周波部までを低コスト化に適したCMOS(com plementary metal-oxide semiconductor)技術により製造できるようになってきた。一般 に電力増幅器はCMOS構造にすると低コスト化が可能な反面、効率が劣化する。カーテ シアンループは、上述したように無線部の高線形化技術であるが、見方を変えれば電力増 幅器の高効率化を図る技術と考えてもよい。従って、CMOS構造の無線部にカーテシア ンループを適用することで、電力増幅部または無線部の効率を向上させることができる。 [0006]

カーテシアンループは帰還回路をもつため、動作の安定性をいかに確保するかが重要で 40 ある。カーテシアンループの安定性を確保するため、特許文献1ではカーテシアンループ が開の状態で帰還I/Q信号の位相を検出し、帰還I/Q信号と入力I/Q信号間の位相 差に応じて、帰還パス内の直交復調器に供給されるローカル信号の位相を制御する手法が 提案されている。しかしながら、特許文献1では送信RF信号の電力(送信電力)を可変 にすることを想定していない。

[0007]

カーテシアンループを用いると、送信RF信号の高出力時には帰還回路の消費電力を考 慮しても送信装置全体の消費電力を下げることが可能である。一方、送信RF信号の低出 力時には、電力増幅器及びこれを駆動するドライバ増幅器の線形性は高いので、カーテシ アンループによる高線形化の必要はない。低出力時でもカーテシアンループが働いている

20

10

(5)

と、帰還回路の消費電力により効率が下がってしまう。従って、近年の無線システムで使われる送信電力制御を効率よく行うには、低消費電力化の観点からカーテシアンループを送信電力に応じて開閉することが望ましい。

【先行技術文献】

【特許文献】

[0008]

【特許文献1】特開平10-136048号公報

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 9 】

カーテシアンループを送信電力に応じて開閉すると、ループを閉じてから送信電力が所 定値に達するまでの過渡応答時間が大きくなる。例えば、ループを閉じる前の入力 I/Q 信号の平均出力が100mVに設定されていた場合、帰還 I/Q 信号の平均出力が100mVにな るように帰還回路内の可変減衰器の利得が設定されていたとすると、ループを閉じたとき の送信出力はループが開のときの送信電力と異なるため、ループを閉じてから送信電力が 収束する時間は長くなる。ループを閉じてから帰還パス内の可変減衰器の利得を制御して 送信電力を設定する操作を行うと、送信電力の収束時間はさらに長くなる。特許文献 1 で は送信電力制御の概念がなく、従ってカーテシアンループの開閉時における送信電力の収 束時間を短くする手法は開示されていない。

[0010]

本発明は、カーテシアンループを開の状態から閉じた状態にするときに送信電力が所定 値に達するまでの過渡応答時間を短縮することを目的とする。

【課題を解決するための手段】

[0011]

本発明の一観点によると、送信すべき入力I/Q信号と帰還I/Q信号とを合成して合 成 I/Q 信号を生成する合成器と;前記合成 I/Q 信号を直交変調して直交変調信号を生 成する直交変調器と;前記直交変調信号を増幅して送信RF信号を出力する電力増幅器と ;前記送信RF信号から分岐されたフィードバックRF信号に対しローカル信号を用いて 直交復調を行って前記帰還I/Q信号を生成する直交復調器と;前記合成器への前記帰還 I/Q信号の入力をオン/オフするためのスイッチと;前記送信RF信号の電力を設定可 能な電力設定部と;前記スイッチがオフの期間に、前記入力I/Q信号と前記帰還I/Q 信号との間の振幅差を検出して振幅差検出信号を生成する振幅差検出器と;前記スイッチ がオフの期間に、前記入力I/Q信号と前記帰還I/Q信号との間の位相差を検出して位 相差検出信号を生成する位相差検出器と;前記位相差検出信号を前記信号振幅で規格化し て規格化位相差信号を生成するために、前記入力I/Q信号及び前記帰還I/Q信号のい ずれかの信号振幅が基準値より大きい期間は前記位相差検出信号の現在の値を用いて前記 規格化を行い、前記信号振幅が前記基準値より小さくなると前記位相差検出信号の前記信 号振幅が前記基準値より小さくなる前の値を用いて前記規格化を行う規格化器と;前記振 幅差検出信号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、前記電力 が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を最小化す る位相制御信号を生成する制御信号生成器と;前記スイッチがオフの期間に、前記電力が 設定された状態の下で、前記振幅差を最小化する少なくとも一つの振幅制御信号、及び前 記位相差を最小化する少なくとも一つの位相制御信号を生成するように構成される制御信 号生成器と;前記振幅制御信号及び前記位相制御信号を記憶するメモリと;前記スイッチ がオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記フィードバック R F 信号の振幅を調整する振幅調整器と;前記スイッチがオンの期間に、前記メモリに記 憶されている位相制御信号に従って前記ローカル信号の位相を調整する位相調整器;及び カーテシアンループに対して、前記スイッチがオフのとき第1のループ利得を設定し、前 記スイッチがオフからオンに転じたとき前記第1のループ利得より高い第2のループ利得 を設定する利得設定部を具備する、カーテシアンループを用いた無線送信装置を提供する

20

10

30

[0012]

本発明の他の観点によると、送信すべき入力I/Q信号と帰還I/Q信号とを合成して 合成I/Q信号を生成する合成器と;前記合成I/Q信号を直交変調して直交変調信号を 生成する直交変調器と;前記直交変調信号を増幅して送信RF信号を出力する電力増幅器 と:前記送信RF信号から分岐されたフィードバックRF信号に対しローカル信号を用い て直交復調を行って前記帰還I/Q信号を生成する直交復調器と;前記合成器への前記帰 還I/Q信号の入力をオン/オフするためのスイッチと;前記送信RF信号の電力を設定 可能な電力設定部と;前記スイッチがオフの期間に、前記入力I/Q信号と前記帰還I/ 10 Q信号との間の振幅差を検出して振幅差検出信号を生成する振幅差検出器と;前記スイッ チがオフの期間に、前記入力I/Q信号と前記帰還I/Q信号との間の位相差を検出して 位相差検出信号を生成する位相差検出器と:前記位相差検出信号を前記信号振幅で規格化 して規格化位相差信号を生成するために、前記信号振幅に従って遮断周波数が変化するよ うに構成された低域通過フィルタを含み、該低域通過フィルタによって前記位相差検出信 号をフィルタリングして前記規格化位相差信号を生成する規格化器と:前記振幅差検出信 号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、前記電力が設定され た状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を最小化する位相制御 信号を生成する制御信号生成器と:前記スイッチがオフの期間に、前記電力が設定された 状態の下で、前記振幅差を最小化する少なくとも一つの振幅制御信号、及び前記位相差を 最小化する少なくとも一つの位相制御信号を生成するように構成される制御信号生成器と ;前記振幅制御信号及び前記位相制御信号を記憶するメモリと;前記スイッチがオンの期 間に、前記メモリに記憶されている振幅制御信号に従って前記フィードバックRF信号の 振幅を調整する振幅調整器と;前記スイッチがオンの期間に、前記メモリに記憶されてい る位相制御信号に従って前記ローカル信号の位相を調整する位相調整器;及びカーテシア ンループに対して、前記スイッチがオフのとき第1のループ利得を設定し、前記スイッチ がオフからオンに転じたとき前記第1のループ利得より高い第2のループ利得を設定する 利得設定部を具備する、カーテシアンループを用いた無線送信装置を提供する。 【発明の効果】 [0013]30 本発明によれば、特にカーテシアンループを開の状態から閉の状態にしたときの送信電

力の過渡応答時間を短縮することができる。従って、送信電力制御が必要となる無線通信 システムにおいても、送信電力に応じてカーテシアンループを開閉することができるので 、低消費電力化が図られる。また、高精度に位相差信号を抽出できるため、平均化に必要 な時間が低減でき、高速な位相差キャリブレーションが可能となる。

【図面の簡単な説明】

- [0014]
- 【図1】本発明の一実施形態に従う無線送信装置を示すブロック図
- 【図2】電力増幅器の出力の終端法の他の例を示す図
- 【図3】コントローラの機能を説明する図
- 【図4】コントローラの具体例を示すブロック図
- 【図5】入力I/Q信号と帰還I/Q信号との関係を示す図
- 【図6】コントローラの他の具体例を示すブロック図
- 【図7】キャリブレーションモードの処理手順を示すフローチャート
- 【図8】送信モードの処理手順を示すフローチャート
- 【図9】カーテシアンループについて説明するための帰還系システムを示す略図
- 【図10】カーテシアンループを閉じたときの過渡応答及びカーテシアンループをとじた
- まま送信電力を変えたときの過渡応答を示す図
- 【図11】起動時キャリブレーションモードの処理手順を示すフローチャート
- 【図12】起動時キャリブレーションモード後の送信モードの処理手順を示すフローチャ - ト

【図13】本発明の他の実施形態に従うアナログフィードバックを用いた無線送信装置の 一部を示すブロック図 【図14】可変減衰器の具体例を示す回路図 【図15】プロセスばらつき補償付きインタフェースを示す回路図 【図16】直交復調器のためのローカル信号供給経路を示す回路図 【図17】移相器の具体例を示す回路図 【図18】移相器の他の具体例を示す回路図 【図19】振幅 / 位相検出回路を示す回路図 【図20】差分検出回路の回路図 【図21】極性反転スイッチ及びベースバンド増幅器の具体例を示す回路図 【図22】極性反転スイッチ及びベースバンド増幅器の他の具体例を示す回路図 【図23】位相比較器の一部の詳細を示すブロック図 【図24】位相比較器に含まれる振幅規格化器の第1の例を示すブロック図 【図25】図24中の除算器の具体例を示す回路図 【図26】位相比較器に含まれる振幅規格化器の第2の例を示すブロック図 【図27】位相比較器に含まれる振幅規格化器の第3の例を示すブロック図 【図28】位相比較器に含まれる振幅規格化器の第4の例を示すブロック図 【図29】位相比較器に含まれる振幅規格化器の第5の例を示すブロック図 【発明を実施するための形態】 [0015] 以下、図面を参照して本発明の実施の形態を説明する。 (第1の実施形態) 図1を参照して本発明の一実施形態に従う無線送信装置について説明する。図1におい て、入力端子11,12には図示しないベースバンド処理部あるいはコントローラ40か らの送信すべき変調された入力エノQ信号エ,Qが入力される。入力エノQ信号エ,Qは 、合成器13,14によって後述する帰還I/Q信号FI,FQと合成(加算または減算)され、合成I/O信号が生成される。合成I/O信号は、ベースバンド増幅器15によ

り増幅されることによって、直交変調器16に入力される。ベースバンド増幅器15は、 好ましくは可変利得増幅器が用いられ、さらに必要に応じて無線送信装置の安定性を確保 するためのフィルタ機能も含まれる。

【0016】

直交変調器16は、ミキサ17,18とローカル発振器20からの周波数fLOの原ロー カル信号を位相シフトして直交ローカル信号、すなわち90。異なる位相の二つのローカ ル信号を生成する90。移相器19を有する。ミキサ17,18ではベースバンド増幅器 15からの合成I/Q信号の各々と直交ローカル信号の各々とが乗算される。直交変調器 16では、さらにミキサ17,18の出力信号が加算されることによって、直交変調信号 が生成される。

[0017]

直交変調器16から出力される直交変調信号は、可変減衰器21及びドライバ増幅器2 2を介して電力増幅器23に入力され、電力増幅器23により所要電力レベルまで増幅さ れることによって送信RF信号が生成される。送信RF信号は電力分岐器である電力カッ プラ24を介してアンテナ25に供給され、アンテナ25から空間へ放射される。以下、 送信RF信号の電力を送信電力という。

【0018】

電力増幅器23の出力端子は、アンテナスイッチ26によって終端素子、この例では抵抗Rを介して適宜終端される。終端素子として抵抗Rに代えて他の線形素子を用いることも可能である。なお、図1では電力増幅器23の出力端子を無線機のグラウンドGNDに抵抗Rを介して終端しているが、図2に示すように電力増幅器23の出力端子にアイソレータ37が接続される場合、アイソレータ37の出力端子を抵抗Rなどで終端することもできる。以降、簡単のため図1に示したように電力増幅器23の出力端子を終端する場合

30

20

10

を例にとり説明する。

【0019】

電力カプラ24では送信電力の一部が分岐され、帰還RF信号が生成される。帰還RF 信号は、可変減衰器27及び低雑音増幅器28を介して直交復調器30に入力される。可 変減衰器27は、帰還RF信号の振幅を調整するための振幅調整器として用いられる。 【0020】

直交復調器30は、ミキサ31,32とローカル発振器20から可変移相器29を介し て供給される周波数 fLO1の原ローカル信号を位相シフトして直交ローカル信号、すなわ ち90。異なる位相の二つのローカル信号を生成する90。移相器33を有する。可変移 相器29は、直交ローカル信号の位相を調整するための位相調整器として用いられる。ミ キサ31,32では、入力される帰還RF信号と直交ローカル信号の各々とが乗算される ことによって、帰還I/Q信号FI,FQが生成される。

[0021]

帰還 I / Q信号 F I , F Q は、極性反転機能を有するスイッチ34を介して合成器13 ,14に帰還される。カーテシアンループは、電力カプラ24~可変減衰器27~低雑音 増幅器28~位相復調器30~合成器13及び14による帰還パスと合成器13及び14 ~ベースバンド増幅器15~直交変調器16~・・・~電力増幅器23による送信パスと を含む帰還ループで構成される。スイッチ34は、このカーテシアンループの開閉、具体 的には合成器13,14への帰還 I / Q信号 F I , F Q の入力をオン / オフするために設 けられている。スイッチ34がオンであれば、カーテシアンループは閉となり、スイッチ 34がオフであればカーテシアンループは開となる。

【0022】

さらに、帰還 I/Q信 FI,FQと入力 I/Q信号 I,Qとの間の振幅差を検出する振幅差検出器35と、帰還 I/Q信 FI,FQと入力 I/Q信号 I,Qとの位相比較を行っ て位相差を検出する位相比較器36が設けられる。振幅差検出器35からは帰還 I/Q信 FI,FQと入力 I/Q信号 I,Qとの間の振幅差を表す振幅差検出信号 V^DAが出力され 、位相比較器36からは帰還 I/Q信 FI,FQと入力 I/Q信号 I,Qとの間の位相差 を主として表す位相差検出信号 V^Dが出力される。なお、後述する規格化位相差信号 C PHSと区別するため、V^Dを複合位相差検出信号と呼ぶことにする。

【0023】

振幅差検出器35及び位相比較器36については、後に詳しく説明する。また、位相比 較器36は後述するように位相差検出器と振幅規格化器及びリミッタからなる。 【0024】

キャリブレーションを行う場合、スイッチ34をオフ、すなわちカーテシアンループを 開とする。以下、スイッチ34がオフの状態をキャリブレーションモードと称する。信号 を送信する場合は、スイッチ34をオン、すなわちカーテシアンループを閉とする。これ により、カーテシアンループによる帰還が施される。この状態を送信モードと称する。コ ントローラ40は、例えば図3に示すように主としてカーテシアンループの制御を司るよ うに構成される。図2では、図1中に示した種々の制御信号がコントローラ40から出力 されることが示されている。

【0025】

すなわち、コントローラ40からは可変減衰器27への振幅制御信号 VAと、可変移相 器29への位相制御信号 V と、可変移相器29、スイッチ34、振幅差検出器35及び 位相比較器36への極性切替信号 p/mが出力される。振幅差検出器35からの振幅差検 出信号 V^DA及び位相比較器36からの複合位相差検出信号 V^D は、コントローラ40に 入力される。さらに、コントローラ40からは入力I/Q信号 I,Q及びアンテナスイッ チ26への制御信号 ASも出力される。なお、コントローラ40からの制御により入力 I /Q信号 I,Qとして用いられる信号の種類が制御できるのであれば、必ずしもコントロ ーラ40から I,Qが出力されなくとも差し支えない。 【0026】 10

30

20

(コントローラ40の具体例その1)

図4は、コントローラ40の具体例であり、制御信号生成器41、デジタル-アナログ 変換器(DAC)42、アナログ-デジタル変換器(ADC)43及びメモリ44を有す る。制御信号生成器41によって生成されるデジタル値の制御信号がDAC42によりア ナログ信号に変換されることにより、振幅制御信号VA及び位相制御信号V が生成され る。振幅制御信号VAは可変減衰器27に供給され、位相制御信号V は可変移相器29 に供給される。

【0027】

一方、振幅差検出器35からの振幅差検出信号 V^DA及び位相比較器36からの複合位相 差検出信号 V^D はADC43に取り込まれ、アナログ信号からデジタル値に変換される ¹⁰ 。メモリ44は、制御信号生成器41及びADC43に接続され、ADC43によりデジ タル値に変換された振幅差検出信号及び複合位相差検出信号を記憶したり、記憶した振幅 差検出信号及び複合位相差検出信号を制御信号生成器41に出力したりするために用いら れる。

[0028]

(コントローラ40の具体例その2)

コントローラ40の他の具体例によると、図5に示されるようにADC43が除去され 、代わりに振幅差検出器35及び位相比較器36にADC43が内蔵されている。ここで はADC43は、振幅差検出器35及び位相比較器36で共有されているが、振幅差検出 器35及び位相比較器36にそれぞれ内蔵されていても構わない。図5の例によると、振 幅差検出器35及び位相比較器36からデジタル値の振幅差検出信号及び複合位相差検出 信号が出力され、メモリ44に直接取り込まれる。

20

30

【0029】

図4及び図5では示されていないが、コントローラ40にはさらに図1中に示したよう にキャリプレーションモードと送信モードを選択的に設定するモード設定部45、ループ 利得設定部46及び送信電力設定部47が設けられる。

[0030]

本実施形態では、カーテシアンループの開閉による応答時間を短くするために、帰還を 施す前と後の各部の信号振幅の差をできるだけ小さくすることを目指す。すなわち、カー テシアンループによる帰還をかけた後の信号振幅を推定し、カーテシアンループを閉じて 帰還をかける前にその信号振幅を設定することを目指す。このような処理を達成するため に、以下の手順でカーテシアンループによる帰還をかける前に振幅及び位相を調整する。 【0031】

(キャリブレーションモード)

以下、図6を用いてキャリブレーションモードにおける処理手順について説明する。図 6の手順は、コントローラ40によって制御される。

【0032】

キャリブレーションモードを開始すると、スイッチ34がオフされることによりカーテシアンループが開とされる(ステップS101)。このときアンテナ25から送信 R F 信号が出力されないように、アンテナスイッチ26を用いて電力増幅器23の出力端子またはアイソレータ37の出力端子を終端させるか否かを制御する制御信号 A S がコントローラ40から供給される。

【 0 0 3 3 】

コントローラ40では、電力設定部45によって設定された所望の送信電力(Piとする)が認識されている。コントローラ40によってカーテシアンループが開の状態におい て送信用可変減衰器21の減衰量がPiに応じて設定されることにより、所望の送信電力 Piが設定される(ステップS102)。このとき送信電力が最大出力であれば送信RF 信号は歪むが、キャリブレーションモードでは歪が大きくとも特に問題はない。 【0034】

送信 R F 信号の電力の一部である帰還 R F 信号は電力カプラ 2 4、可変減衰器 2 7 及び 低雑音増幅器 2 8 を介して直交復調器 3 0 に入力され、帰還 I / Q 信号 F I , F Q が生成 される。振幅差検出器 3 5 によって帰還 I / Q 信号 F I , F Q と入力 I / Q 信号 I , Q と の振幅差 A が検出され、この振幅差 A が最小となるようにコントローラ 4 0 により可 変減衰器 2 7 への振幅制御信号 V A が設定される。

【 0 0 3 5 】

ここで、入力I/Q信号I,Qの振幅はI²+Q²の根で定義され、帰還I/Q信号FI,FQの振幅はFI²+FQ²の根で定義される。ここでは、簡単のため入力I/Q信号I,Qの振幅はI²+Q²、帰還I/Q信号FI,FQの振幅はFI²+FQ²とする。

【 0 0 3 6 】

帰還 I/Q信号 FI, FQの振幅と入力 I/Q信号 I,Qの振幅を等しくするようにす るため、振幅差検出器 35から出力される振幅差検出信号 V^DAが0に近づくように、コン トローラ 40によって可変減衰器27の減衰量が制御される。ここで、V^DAは以下の式(1)で表される。

【数1】

$$V^{D}A = (FI^{2} + FQ^{2}) - (I^{2} + Q^{2})$$
(1)

【 0 0 3 7 】

式(1)の右辺を定数倍して振幅差検出信号 V^DAを算出してもよい。式(1)は、右辺 20 に乗じる定数が1の場合である。

【 0 0 3 8 】

図4及び図5に示したように、コントローラ40から可変減衰器27に供給される振幅 制御信号VAがDAC42により発生されるアナログ信号である場合、振幅制御信号VAの 生成時に制御信号生成器41からDAC42に入力されるデジタル値は、逐次的に増加ま たは減少される。これにより単調増加または単調減少する振幅制御信号VA(これを振幅 キャリプレーション制御信号という)が生成され、この振幅キャリプレーション制御信号 によって帰還RF信号の振幅が調整される(ステップS103)。これに伴い、振幅差検 出器35により帰還I/Q信号と入力I/Q信号との振幅差が検出され、振幅差検出信号 V^DAが出力される。振幅差検出信号V^DAの零クロスポイントに最も近い、すなわちV^DAが 正から負もしくは負から正に切り替わるときの振幅キャリプレーション制御信号は、所望 の振幅調整量を与える。これにより送信RF信号の振幅と帰還RF信号の振幅がほぼ等し くなる。言い換えれば、後述するループ利得はほぼ1となる。振幅差検出信号V^DAの零ク ロスポイントに最も近い振幅キャリプレーション制御信号は、帰還I/Q信号と入力I/ Q信号との振幅差を最小化する振幅制御信号VAとして用いられる。 【0039】

こうして生成される振幅制御信号 VAは、ADC43によりデジタル値に変換され、次の位相調整時及び後の送信モードで用いるために、メモリ44に記憶される(ステップS104)。メモリ44に記憶されたデジタル値は、次の位相調整時に読み出され、制御信号生成器41及びDAC42を経て可変減衰器27に設定される。

[0040]

ステップS104で振幅制御信号VAがメモリ42に記憶された後、位相比較器36に よって検出される位相差 に基づきコントローラ40から出力される位相制御信号V に よって可変移相器29が制御される。これにより直交復調器30に供給されるローカル信 号の位相、言い換えれば帰還I/Q信号の位相が調整される(ステップS105)。 【0041】

図7は、I-Q平面上に入力I/Q信号I,Qと帰還I/Q信号FI,FQを描いたものである。先の可変減衰器27の減衰量制御により、I²+Q²=FI²+FQ²になっているものとする。ベクトル(I,Q)とベクトル(FI,FQ)の位相差は であるので、

30

(11)

【数2】 $I=FIcos\theta-FOsin\theta$ (2)[0042]【数3】 $O=FIsin\theta+FOcos\theta$ (3)[0043]となる。 [0044]入力 I/O 信号 I/O と帰還 I/O 信号 FI/FO との位相差 を表す位相差検出信号 PHSをFI×Q-FQ×Iとすると、PHSは以下のようになる。 【数4】 $PHS = FI \times O - FO \times I$ = $FI^2 \sin\theta + FI \times O\cos\theta - \{FI \times FO\cos\theta - FO^2 \sin\theta\}$ (4) $= \sin\theta \{FI^2(t) + FO^2(t)\}$ [0045]一方、位相差 が0または シフトしているのを検出するため、以下に示す符号検出信 号PLを定義する。 【数5】 PL = FI(t)I(t)+FQ(t)Q(t)= $FI^2 cos\theta - FIFQsin\theta + FIFQsin\theta + FQ^2 cos\theta$ (5) $= \cos\theta \{ FI^{2}(t) + FQ^{2}(t) \}$ [0046]FI²+FQ²>>0のとき、位相差検出信号PHSの0近傍時は、位相差 は0近傍ま たは 近傍である。この違いを判定するために、式(5)のPLの値を参照する。 が0 近傍時ではPLは正、 が 近傍時ではPLは負になる。 [0047]= 0 °を検出するために、位相制御信号 V を逐次大きくしていき、位相差検出信号 PHSと符号検出信号PLの値を検出する。ここで、コントローラ40から可変移相器2 9に供給される位相制御信号V がDAC42から出力されるアナログ信号である場合、 位相制御信号V の生成時に生成器41からDAC42に入力されるデジタル値は、逐次

40

的に増加または減少される。これにより単調増加または単調減少する位相制御信号V (これを位相キャリブレーション制御信号という)が生成され、この過程で位相差検出信号 PHSをほぼ0°にする位相キャリブレーション制御信号が帰還I/Q信号と入力I/Q 信号との位相差 を最小化する位相制御信号V として求められる。さらに、このときの 符号検出信号PLの符号に従って、スイッチ34により合成器13,14に帰還される帰 還I/Q信号FI,FQの極性が制御される。図1ではコントローラ40から出力される 極性切替信号p/mにより、帰還I/Q信号FI,FQの極性が設定できる。符号検出信 号PLが正であれば帰還I/Q信号FI,FQの極性は正に設定され、PLが負であれば 帰還I/Q信号FI,FQの極性は負に設定される。

【0048】

以上の操作により得られる = 0 近傍の位相キャリブレーション制御信号である位相制 御信号 V は、ADC43によりデジタル値に変換され、後の送信モードで用いるために ⁵⁰

10

20

デジタル値としてメモリ44に記憶され(ステップS106)、キャリブレーションモー ドが終了する。

【0049】

ここではFI²+FQ²>>0を仮定したが、FI²+FQ²>>0でない場合には、 = 0°近傍でなくとも位相差検出信号PHSの値は0近傍になる。従って、振幅一定のトー ン信号を用いずに、変調信号すなわち入力I/Q信号I,Qを用いてキャリブレーション を行うと、位相差の検出誤差が大きくなる。ただし、FI²+FQ²は正であるため、極 性は正確に判断できる。位相差の検出誤差を小さくするために、位相差検出信号PHS を例えば入力I/Q信号の振幅FI²+FQ²で除して規格化を行うことにより、送信波の 振幅信号に依存しないsinの信号である規格化位相差信号CPHSを生成することがで きる。すなわち、規格化位相差信号CPHSは 【数6】

$$CPHS=PHS/A_1(FI^2+FQ^2)=\sin\theta/A_1$$
(6)

【 0 0 5 0 】

ここでA」は係数,で表される。

【0051】

式(6)に示される規格化位相差信号CPHSを用いて、例えば逐次比較法に従って = 0 °近傍になる位相制御信号V の値をメモリ44に格納する。ここまでがキャリブレ 20 ーションモードである。なお、複合位相差検出信号V^D は規格化位相差信号CPHS及 び符号検出信号PLのペアを意味する。

【0052】

上述したキャリブレーションモードの操作をまとめると、カーテシアンループが開の状態において、まず所望の送信電力(Pi)近傍において所定のループ利得(ここでは、ループ利得1)が得られるように可変減衰器27に与える振幅制御信号VAを調整する。次に、帰還I/Q信号と入力I/Q信号との位相差が180°となるように可変移相器29 に与える位相制御信号V を調整する。振幅調整の後に位相調整を行うことにより、位相調整を精度よく行うことができる。

【0053】

(送信モード)

次に、図8を用いて送信モードでの処理手順について説明する。図7の手順もコントロ ーラ40によって制御される。送信モードが開始すると、振幅制御信号VA及び位相制御 信号Vをメモリ44からロードして可変減衰器27及び可変移相器29に設定する(ス テップS201)。次に、スイッチ34をオンとすることにより、カーテシアンループを 閉じる(ステップS202)。ただし、このときは必要に応じて電力増幅器23の出力端 子またはアイソレータ37の出力端子は抵抗Rを介して終端させておく。

【0054】

この後、ループ利得を増加させ(ステップS203)、送信を行う(ステップS204)。ステップS201においてカーテシアンループを閉じると同時に、スイッチ26を切 り替えて電力増幅器23の出力端子またはアイソレータ37の出力端子を終端することを 中止し、代わってアンテナ25に接続するように設定する。または、過渡応答時間を考慮 し、カーテシアンループを閉じてから過渡応答時間だけ遅らせて電力増幅器23の出力端 子またはアイソレータ37の出力端子を終端することを中止する。

【0055】

次に、ステップS203におけるループ利得増加の処理の意義について説明する。カー テシアンループはI,Qの2次元のループであるが、簡単のため1次元のループとして考 え、図9に示されるような1次元の帰還系を仮定する。一般に帰還系では、増幅段の利得 (裸利得)をG、帰還率を、入力をI/Q、出力をOutとすれば、以下の関係が成り 立つ。 30

(13)

【数7】

$$Out = \frac{G}{1 + G\beta} I / Q \approx \frac{1}{\beta} I / Q$$
 (7)

[0056]

帰還後の利得はG/(1+G)で表される。G はループ利得と呼ばれる。1+G =0のとき分母が0となるため、帰還系は不安定になる。1+G =0は、入力信号から 帰還信号の減算を行った場合、G が1で位相が180°回ったとき状態である。カーテ シアンループにおいても、このような状態となる周波数が存在しない条件で帰還をかける 必要がある。本実施形態においては、カーテシアンループを閉じると1+G =2となり 、利得が半分になるばかりか、歪の改善を見込むこともできない。

【0057】

一方、前述したキャリブレーションモードが終了した後に送信モードに移行し、カーテシアンループを閉じて帰還を施すと、図9に示すG = 1の状態と等価な状態となる。そこで、図8の手順ではステップS201で予め設定された送信電力に対応する振幅制御信号VA及び位相制御信号Vをロードした後、ステップS202でカーテシアンループを閉じ、次のステップS203でループ利得G を1より大きくし、Gの影響を小さくする。具体的には、スイッチ34をオンにして、カーテシアンループ開の状態から所定の極性でカーテシアンループ閉の状態とした後、ループ利得G を大きくする。

【0058】

ループ利得G を変化させるための調整対象は、ベースバンド増幅器15から電力増幅 器23までの利得に相当するGであり、 については変化させないことが望ましい。 は カーテシアンループをかけた場合の利得に相当するので、これを変えると設定すべき利得 が変化してしまうからである。本実施形態では、利得Gを高めるために、図1中に示した ようにループ利得設定部46によりベースバンド増幅器15の利得を上げる。ここでは、 カーテシアンループ開の状態でのループ利得G が1であったため、ベースバンド増幅器 15の利得変更分が全体のループ利得になる。

【0059】

ループ利得が1より十分大きいと仮定すると、所望の送信出力はキャリブレーションモードにおいてカーテシアンループ開のときに設定した、帰還パス内の可変減衰器27の減 衰量(振幅調整量)により決まる。このような振幅調整量の設定によって、帰還I/Q信 号FI,FQの振幅は入力I/Q信号I,Qの振幅と等しくなるので、入力端子11,1 2から電力増幅器23の出力端までの利得(入力I/Q信号I,Qに対する送信出力の利 得)と、カーテシアンループの帰還パスの利得(減衰量の逆数)は等しくなる。従って、 カーテシアンループを閉じてから送信出力を調整する必要はない。

【0060】

ステップS203の処理を行うと、帰還I/Q信号の振幅はカーテシアンループが開の ときとほぼ同じ振幅に設定されるので、カーテシアンループを閉じたときの過渡応答時間 はさらに短くなる。

[0061]

40

50

図10は、図6及び図8で説明した手順のような処理を行わずにカーテシアンループを 閉じたときの送信電力の過渡応答(T1)、及びカーテシアンループを閉じたまま送信電 力を変えたとき(カーテシアンループを閉じた後に送信電力を設定したとき)の送信電力 の過渡応答(T2)を示している。本実施形態によると、これらの過渡応答を改善するこ とができる。

[0062]

(送信終了処理)

次に、送信終了時の処理について述べる。送信終了時には、送信ベースバンド信号 I, Qをランプダウンして送信電力を下げる。送信電力が所定のレベルまで下がれば、スイッ チ34をオフにすることで、カーテシアンループを開とする。次に、カーテシアンループ 10

20

の動作を止め、さらにループ利得の増分を元に戻す。例えば、ベースバンド増幅器15の 利得をカーテシアンループによる帰還が施される前の設定に戻すことにより、ループ利得 を元の1に戻すことができる。

【0063】

(送信電力変更処理)

次に、送信電力変更時の処理について述べる。送信電力レベルをある程度以上小さく設 定する場合、カーテシアンループによる線形化は必要とされないため、カーテシアンルー プの動作を止める。この場合は、上述した送信停止時と同様のシーケンスをとる。

【0064】

または、第1ステップでスイッチ34をオフにしてカーテシアンループを開にするとと ¹⁰ もに、前記の利得Gを下げる。すなわち、利得偏差を小さくするために行ったループ利得 の増分を元に戻す。一例としてベースバンド増幅器15の利得を元に戻す。次に、第2ス テップで、カーテシアンループを止める。

【0065】

送信電力レベルを変更するがカーテシアンループの動作が必要な場合は、以下のように する。第1ステップまでの手順を行った後、図6で説明したキャリブレーションモードの 手順を踏んで、利得変更後を模擬した送信電力をカーテシアンループ開の状態で設定する とともに、前記の位相調整を行う。その後、送信モードに移行する。または、送信モード を維持したまま を所定のレベルまで下げるとともに、増幅段の利得Gを を下げた分だ け上げてもよい。

[0066]

図6に示したキャリブレーションモードによると、図8に示した送信動作の直前に振幅 及び位相の調整が行われる。従って、カーテシアンループを施す前、または送信電力を変 更する前に、必ず振幅制御信号及び位相制御信号を取り込むため、オープンループで試験 を行うことが前提となっている。

【0067】

これに対し、以下に説明する他のキャリブレーションモードは、送信前のキャリブレー ション時間をさらに短縮化することを目的とし、キャリブレーションモードを無線送信装 置の立ち上げ時もしくは無線送信装置が搭載された集積回路(IC)の出荷検査時に行う ことを想定している。従って、以下に説明するキャリブレーションモードを便宜上起動時 キャリブレーションと呼ぶが、必ずしも起動時に行うことに限定はされない。 【0068】

30

20

(起動時キャリブレーションモード)

図11は、起動時キャリブレーションモードにおける処理手順を示している。図11で は、送信出力をステップ的に変化させ、各送信出力における振幅制御信号VA及び位相制 御信号V を調整して記憶するところが図6と異なっている。

【 0 0 6 9 】

まず、キャリブレーションモードを開始すると、スイッチ34がオフされることにより カーテシアンループが開とされる(ステップS111)。このときアンテナ25から送信 RF信号が出力されないように、アンテナスイッチ26を用いて電力増幅器23の出力端 子またはアイソレータ37の出力端子が抵抗Rによって終端される。

【 0 0 7 0 】

次に、ステップS112でi=1に設定された後、送信電力Piが設定される(ステッ プS113)。最初はPi=1が設定される。この後、図6のステップS103~S106 と同様に、帰還RF信号の振幅調整(ステップS114)、振幅制御信号VAの記憶(ス テップS115)、帰還I/Q信号(ローカル信号)の位相調整(ステップS116)及 び位相制御信号V の記憶(ステップS117)が行われる。

【0071】

ステップS118でiがIに達したと判断されるまで、ステップS119でiが1ずつ インクリメントされてステップS113~S117の処理が繰り返される。このとき送信

(14)

電力設定ステップS103では、iが1インクリメントされる毎に例えば1dBステップ で送信電力が上昇する。このようにして各送信出力において調整された振幅制御信号VA 及び位相制御信号V がメモリ44に記憶され、起動時キャリブレーションモードが終了 する。

[0072]

(送信モード)

次に、図12を用いて図11で説明した起動時キャリブレーションが行われた後、送信 中にカーテシアンループをかける場合の処理を説明する。まず、スイッチ34をオフとし てカーテシアンループが開の状態で動作を開始し、所望の送信電力 Piを設定する(ステ ップS211)。

[0073]

図11のステップS115及びS117では、各送信電力Pi(i=1~I)における 振幅制御信号VA及び位相制御信号V がメモリ44に記憶されている。そこで、ステッ プS211で設定された送信電力に対応する振幅制御信号VA及び位相制御信号V をメ モリ44からロードして可変減衰器27及び可変移相器29に設定する(ステップS21 2)。ただし、このときは電力増幅器23の出力端子またはアイソレータ37の出力端子 は抵抗Rを介して終端させておく。

【0074】

この後、所定時間が経ってからスイッチ34をオンにしてカーテシアンループを閉にす る(ステップS213)。このとき、電力増幅器23の出力端子またはアイソレータ37 20 の出力端子を終端することを中止する。

【0075】

次に、図8のステップS203と同様に例えばベースバンド増幅器15の利得を高く設 定してループ利得を上げ(ステップS214)、送信を開始する(ステップS215)。 【0076】

送信終了処理及び送信電力変更処理については、先と同様であるため説明を省く。ただし、送信電力を変える場合で、しかもカーテシアンループの動作が必要な場合は、第1のステップとしてスイッチ34をオフとしてカーテシアンループを開とし、第2のステップとして利得Gを下げる。すなわち、ループ利得の増分をもとに戻す。振幅制御信号VA及び位相制御信号V が既にメモリ44に記憶されているので、第2ステップまでの手順でカーテシアンループを動作させた後、所定の送信電力において図12の手順で送信を行えばよい。または、送信モードを維持したまま を所定のレベルまで下げるとともに、増幅段の利得Gを を下げた分だけ上げてもよい。

【 0 0 7 7 】

図11で説明した起動時キャリブレーションモードにおいては、まず図4または図5に 示したコントローラ40内の制御信号生成器41によって生成される制御信号のデジタル 値に、初期値が与えられる。この状態で振幅差検出器35及び位相比較器36で得られる 振幅差検出信号 V^DA及び複合位相差検出信号 V^Dは、ADC43を介してデジタル値と してメモリ44に格納される。

【0078】

次に、制御信号のデジタル値が例えば1ステップインクリメントされ、そのときに振幅 差検出器35及び位相比較器36で得られる振幅差検出信号 V^DA及び複合位相差検出信号 V^Dが同様にデジタル値としてメモリ44に格納される。同様の処理が所定回数(N回)繰り返される。こうしてメモリ44に格納された振幅差検出信号 V^DAのデジタル値の中 から、式(1)に示す V^DAが0となるか、もしくはこれに最も近い値が選定され、これが 制御信号生成器41に取り込まれて振幅制御信号 VAが生成される。

【0079】

一方、メモリ44に格納された複合位相差検出信号 V^Dのデジタル値の中から、式(6)に示す符号検出信号 C P H S が所定の符号となるか、式(4)に示す P H S が 0 とな るか、もしくはこれに最も近い値が選定され、これが制御信号生成器41に取り込まれて

10

40

位相制御信号 V が生成される。メモリ 4 4 に格納された振幅差検出信号 V^DA及び複合位 相差検出信号 V^D のデジタル値のうち不要な情報、例えば選定された検出信号のデジタ ル値以外の情報は廃棄してもよい。

[0080]

上述した手法は、コントローラ40を介して行うフィードバックに基づいているので、 デジタルフィードバックによる調整手法と呼ぶ。ここでは、式(1),(4)及び(6) に示した V^DA, PHS及びCPHSはアナログ信号として求めることを想定したが、I, Q, FI, FQを例えば図5中に示したADC43によりデジタル値に変換した後、V^DA , PHS及びCPHSをデジタル演算により求めるようにしてもよい。

【0081】

以上述べたように、第1の実施形態ではカーテシアンループが開でかつ所望の送信電力 が設定された状態の下で、振幅及び位相の誤差を最小化するような振幅制御信号及び位相 制御信号が生成され、メモリ44に記憶される。送信時にメモリ44から振幅制御信号及 び位相制御信号がロードされ、帰還RF信号の振幅調整を行う可変減衰器27及び帰還回 路内での直交復調に用いられるローカル信号の位相を調整するための可変移相器29にセ ットされる。従って、カーテシアンループが開のときと閉のときの送信電力の差を小さく できるので、カーテシアンループを開の状態から閉の状態にしたときの送信電力の過渡応 答時間が効果的に短縮される。

【0082】

(第2の実施形態)

第1の実施形態では、デジタルフィードバックによるキャリブレーションモード時の振幅調整及び位相調整の手法では、コントローラ40を介してフィードバック制御が行われる。しかし、キャリブレーションモードにおいてコントローラ40を介さずに、アナログ処理のみで送信モードで必要な振幅制御信号及び位相制御信号を生成することも可能である。ただし、アナログ処理で得られる制御信号はアナログ信号であるので、後の送信モードのためにアナログの制御信号をコントローラ40に取り込み、ADC43によりデジタル値に変換してメモリ44に格納する必要がある。

【 0 0 8 3 】

以下、本発明の第2の実施形態としてアナログフィードバックにより振幅制御信号及び 位相制御信号を生成する手法について図13を用いて説明する。図13は、図1と共通の 一部と、新たに加えられた制御信号フィードバックループ内のスイッチ51,52を示し ている。キャリプレーションモードにおいて、振幅制御信号VA及び位相制御信号V は 以下のようにして生成される。

[0084]

まず、アナログフィードバックにより振幅制御信号 VAを生成する手法について説明す る。カーテシアンループの帰還回路内のスイッチ34はオフとなっており、かつ電力増幅 器23の出力端子またはアイソレータ37の出力端子は終端され、カーテシアンループの 帰還パス内の可変減衰器27には、電力増幅器23の出力の送信 RF信号から分岐された 一部の微小な電力が帰還 RF信号として入力されている。また、カーテシアンループの帰 還回路の電源はすでに投入されているとする。帰還 RF信号の振幅調整時には、スイッチ 51はオン、スイッチ52はオフとされる。スイッチ52のオフ時には、可変移相器29 には所定の基準制御信号が印加されているとする。

【0085】

振幅差検出器35及び位相比較器36では、第1の実施形態と同様に入力I/Q信号I ,Q及び帰還I/Q信号FI,FQに対して式(1)の処理がアナログ処理によって行わ れる。これにより、アナログの振幅差検出信号V^DA(もしくはV^DAの定数倍の信号)が可 変減衰器27に振幅制御信号VA(これを振幅キャリブレーション制御信号という)とし て入力される。すなわち、可変減衰器27~低雑音増幅器28~直交復調器30~振幅差 検出器35の帰還ループにより、VAの安定点がFI=I,FQ=Qの点に近似できるこ とになる。 10

20

[0086]

例えば、可変減衰器27の入力端子RXINの信号振幅が大きく、(FI,FQ)のベクトルの振幅mMが(I,Q)のベクトルの振幅Mに比ベ十分大きいとすると、式(1)よりV^DAは正の大きな値となり、このV^DAが可変減衰器27への振幅制御信号VAに帰還される。ここで、可変減衰器27の特性として振幅制御信号VAが大きいほど減衰量が大きくなるように設計されているとする。振幅調整器VAとして大きなV^DAが入力されるので、可変減衰器27の減衰量は大きくなる。これにより振幅mMは小さくなり、振幅Mとほぼ等しい値で収束する。収束した振幅mMの値は、コントローラ40内でADC43を介してデジタル値として取り込まれ、メモリ44に格納される。この後、スイッチ51がオフとされると共に、コントローラ40から可変減衰器27に振幅制御信号VAが入力される。これについては後で述べる。

(17)

【0087】

次に、同様にアナログフィードバックにより位相制御信号 V を生成する手法について 説明する。位相調整時には、スイッチ51はオフ、スイッチ52はオンとされる。スイッ チ52のオンにより、可変移相器29~直交復調器30~位相差調整器36からなる位相 制御ループが形成される。

【0088】

この位相制御ループにおいて、式(4)により(FI,FQ)のベクトルと(I,Q) のベクトルとの位相差 が検出される。(FI,FQ)のベクトルと(I,Q)のベクト ルが同相あるいは逆相であればsin = 0を満足するので、その点で収束する。ただし、

20

30

40

10

がの高信のるいは送信であれば3mm = 0を満足するので、その点で収采する。たたし、 が0°であるか であるかが区別できないため、その区別は式(5)中のcos の値で 行われる。cos が正であれば0°すなわち同相と判定され、負であれば すなわち逆相 と判定される。こうして得られるV の値とcos の値はコントローラ40内でADC4 3を介して取り込まれ、メモリ44に格納される。

【0089】

カーテシアンループを閉じるときは、スイッチ34がオンとされると共に、cos の極 性に応じてスイッチ34で接続の極性が選択される。一方、位相制御信号V に関しては 、スイッチ52がオフとされた後、ADC43で検出される電圧と同じ電圧が制御信号生 成器41及びDAC42を介して位相制御信号V として生成される。

【0090】

こうしてメモリ44に格納された振幅制御信号VA及び位相制御信号V の値は、送信 モードにおいて用いられる。また、メモリ44に格納された振幅制御信号VAはキャリブ レーション時に位相制御信号V を調整するときにも用いられる。

【0091】

ここで、コントローラ40について述べる。図13に示すように、コントローラ40の DAC42がスイッチ53,54を介して可変減衰器27及び可変移相器29に接続され ており、ADC43がスイッチ51,52を介して振幅差検出器35及び位相比較器36 に接続されている。スイッチ51をオンとすることで、振幅制御信号VAがコントローラ 40のADC43を介してメモリ44に取り込まれ、スイッチ52をオンとすることで、 位相制御信号V がADC43を介してメモリ44に取り込まれる。また、送信モード開 始時に、スイッチ53をオンとすることで振幅制御信号VAが可変減衰器27にロードさ れ、スイッチ54をオンとすることで、位相制御信号V がDAC43を介して可変移相 器29にロードされる。

[0092]

次に、第1及び第2の実施形態におけるカーテシアンループ内の各構成要素の具体例に ついて説明する。

(可変減衰器の具体例)

図14は、可変減衰器の具体例を示している。図14において破線で囲まれたブロック はダミー減衰器であり、ATTで示されるブロックはダミー減衰器と同一回路の減衰器で ある。ダミー減衰器は、MOSFET M1-M5及び抵抗R1,R2を含む可変減衰器 である。減衰器ATTは、ダミー減衰器と同一構成であるため、MOSFET M1-M 5及び抵抗R1,R2が存在するものとして説明する。 【0093】

MOSFET M1, M2, M3は信号をグランドGNDにシャントするパスを形成し、 グランドGNDへ流れる信号の量を制御する。一方、MOSFET M4, M5はスル ーパスを形成し、次段の回路に伝える信号の量を制御する。抵抗R1はM4, M5のゲー ト端子に直流成分を伝えるために用いられる。

【0094】

演算増幅器OP1の+入力端子には抵抗RBとRTの一端が接続され、RBの他端は電源 VDDに接続され、RTの他端はグランドGNDに接続される。もう一つの抵抗RBの一端は 10 VDDに接続され、他端はダミー減衰器のMOSFETM5のドレイン端子に接続される 。もう一つの抵抗Rの一端はGNDに接続され、他端はダミー減衰器のMOSFETM 4のソース端子に接続される。ダミー減衰器の二つの抵抗R1の共通端子は演算増幅器O P1の出力端子、及び減衰器ATTの抵抗R1の共通端子に接続される。利得制御信号VC 1は、ダミー減衰器及び減衰器ATT内のMOSFETM1,M2,M3のゲート端子に 与えられる。

【0095】

図14の構成によると、利得制御信号VC1と減衰器ATTの利得(=OUT/IN)はdB直 線性(linear-in-dB)の特性を示すことが文献H. Dogan, et. al., "ADC-10GHz Linear -in-dB Attenuator in 0.13um CMOS Technology," IEEE 2004 CICC, pp.609-612.に記載 ² されている。

20

【0096】

(しきい値ばらつき補償インタフェース)

図14の可変減衰器では、MOSFETのプロセスばらつきによるしきい値ばらつき(Vth fluctuation)が生じると、利得制御信号VC1が一定でもMOSFETの抵抗が変化 してしまう。MOSFETの出力抵抗は、ゲート-ソース間電圧VGSからしきい値電圧V thを引いた値に依存するからである。また、後述する可変移相器においてもMOSFET のしきい値ばらつきが問題となる場合がある。

【0097】

図15は、このようなMOSFET のしきい値ばらつきを補償する回路の例を示して 30 いる。図15のしきい値ばらつき補償回路は、例えば図13における可変減衰器27の振 幅制御信号VAの入力側及び図13における可変移相器29の位相制御信号V の入力側 のいずれか一方または両方にインタフェースとして挿入される。

[0098]

図15の回路は、基本的には基準電流 I refと基準抵抗 R refにより発生される基準電圧 I ref × R refと制御電流 I cnt (I cnt1, I cnt2)を用いてMOSFET M1のしきい値 ばらつきを補償するように構成される。ここで、制御電流 I cntは振幅制御信号 V Aまたは 位相制御信号 V を電流信号で表している。

【0099】

スイッチSWA1がオン、スイッチSWA2がオフの場合、2系統用意されている制御電流40Icnt1,Icnt2のうち、Icnt1のみがスイッチSWA1を介してMOSFET M1に流れる。基準電圧Iref x Rrefは演算増幅器OP1の非反転入力端子に与えられ、OP1の出力端子はMOSFET M1のゲート端子に接続され、M1のドレイン端子はOP1の反転入力端子に接続される。このような帰還系の働きにより、MOSFET M1のドレイン電圧は基準電圧Iref x Rrefと等しくなるように制御される。従って、MOSFETM1のしきい値電圧Vthが大きくなったならば、自動的にM1のゲート・ソース間電圧VGSはVthの増加分だけ大きくなり、しきい値ばらつきは補償される。

【 0 1 0 0 】

次に、2つのスイッチSWA1,SWA2と2つの制御電流Icnt1,Icnt2を用いる理由に ついて述べる。図13に示した第2の実施形態によると、キャリプレーションモード及び ⁵⁰ 位相調整モードでは、振幅差検出器35からの振幅差検出信号 V^DAが振幅制御信号 VAと して可変減衰器27に与えられ、またキャリブレーションモードでは位相比較器36から の複合位相差検出信号 V^D が位相制御信号 V として可変移相器29に与えられる。一 方、送信モードではコントローラ40からメモリ44に記憶されているデジタル値がDA C42を介して振幅制御信号 VA及び位相制御信号 V が出力され、可変減衰器27及び 可変移相器29に与えられる。

(19)

このように特に図13に示した第2の実施形態の場合、可変減衰器27及び可変移相器 29への制御信号パスは、キャリブレーションモードと送信モードとで異なる。図15の しきい値ばらつきインタフェースを用いると、可変減衰器27及び可変移相器29に対し てそれぞれ2系統の制御信号パスを形成できる。

【0102】

図13では、スイッチ51及び52が設けられているが、これらは例えば図15のスイ ッチSWA1によって代用できる。一方、図15のSWA2のオン/オフは、例えば可変減衰 器27及び可変移相器29へのコントローラ40からの振幅制御信号VA及び位相制御信 号Vの伝達をオン/オフすることに対応する。

【0103】

従って、キャリブレーションモードではSWA1をオン、SWA2をオフとすることにより、可変減衰器27には振幅差検出器35からの振幅差検出信号V^DAが振幅制御信号VAとして与えられ、可変移相器29には位相比較器36からの複合位相差検出信号V^Dが位相制御信号Vとして与えられることになる。一方、送信モードでは逆にSWA1をオフ、SWA2をオンとすることにより、可変減衰器27にはコントローラ40からの振幅制御信号VAが与えられ、可変移相器29にはコントローラ40からの位相制御信号V が与えられることになる。

【0104】

(直交復調器のためのローカル信号供給経路)

図1及び図13に示したように、直交復調器30のミキサ31,32には、ローカル発振器20からのローカル信号が可変移相器29及び90。移相器33を介して供給される。図16は、直交復調器30のためのローカル信号供給経路であり、可変移相器29及び 90。移相器33に相当する部分を詳しく示している。

【 0 1 0 5 】

図16において、ローカル発振器20からのローカル信号LOは、カスケード接続され た移相器PS1,PS2に入力される。移相器PS1,PS2の移相量は、位相制御信号 VPSCによって変化する。位相制御信号VPSCと図1の位相制御信号Vの関係は後述する 。移相器PS1,PS2から出力されるローカル信号は、バッファ回路CKBUFを介し てフリップフロップFFに入力される。

【0106】

フリップフロップFFでは、入力されたローカル信号が2分周され、90°の位相差を 持つ2つのローカル信号が生成される。フリップフロップFFから出力される2つのロー カル信号は、I用ローカルバッファICKBUF及びQ用ローカルバッファQCKBUF をそれぞれ介して直交復調器30内のミキサ31,32に供給される。フリップフロップ FFの出力では、LO信号の周波数は1/2倍となるので、ローカル発振器20では直交 復調器30で必要なローカル信号の周波数の2倍の周波数のローカル信号を発生する必要 がある。一方、フリップフロップFFの代わりに、例えば微分器と積分器を用いたRC-CRによる90°移相器を用いてもよく、この場合は90°移相器の入出力のローカル信 号の周波数は等しくてよい。

【0107】

移相器 P S 1 , P S 2 には、極性切替信号 P m が入力されており、この P m により 入力されるローカル信号の極性、すなわち位相を 1 8 0 ° 変えることが可能である。上述 したように移相器 P S 1 , P S 2 の後段の 9 0 ° 移相器として、 2 分周を行うフリップフ

30

10

20

ロップFFを用いることを想定すると、Pm によるローカル信号の180°の位相変化 によって、ミキサ31,32に供給されるローカル信号の位相を90°変えることができ る。このようなPm によるローカル信号の位相調整は、例えばプロセスの誤差により移 相器PS1,PS2の可変範囲が減少したときに有効である。

【0108】

(移相器の具体例その1)

図17は、図16中の移相器PS1,PS2の具体的な回路例を示している。図17の 移相器は、MOSFET M1~M5とキャパシタC1~C4を有し、入力端子+VIN, - VINに入力される差動信号を位相シフトして出力端子+VOUT,-VOUTから出力する。 C1,M3,C2,C3,M4,C4によって移相回路が形成される。電流源I1が共通 ソース端子に接続されたM1,M2の差動ペアと、M1,M2のドレイン端子に接続され るM5,M6,R1,R2からなる同相レベル設定回路によって、移相回路のための駆動 回路が形成される。

【0109】

MOSFET M3とM4は、位相制御信号VPSCにより抵抗値が変化する可変抵抗として動作する。可変抵抗では減衰器と同様にMOSFET の線形領域が使用されるようにするため、M3とM4ではドレイン・ソース間電圧VDS、ゲート・ソース間電圧VGS及びしきい値電圧VthがVDS < VGS - Vthの間系を満足するように設定される。位相制御信号VPSCによる制御範囲を広くするためには、MOSFET M4のドレイン端子及びM3のソース端子の電位は電源電位またはGND電位の近傍であることが望ましい。このためにキャパシタC3によってM4のドレイン端子の直流電位がブロックされ、キャパシタC2によってM3のソース端子の直流電位がブロックされる。

20

30

10

[0110]

一方、キャパシタC4はMOSFET M4による抵抗と共にCR回路を形成し、キャ パシタC1はMOSFET M3と共にCR回路を形成する。これら2つのCR回路によ ってCRブリッジ回路が形成される。従って、位相制御信号VPSCによりM4,M3の抵 抗値が変化すると、ローカル信号の位相が変化する。

[0 1 1 1 **]**

本移相器の動作を説明するために、MOSFET M3,M4の抵抗が大きい場合と小 さい場合とで出力の位相がどのように変化するかを以下に示す。M3,M4の抵抗が大き い場合、すなわちVPSCがVth付近の場合、M4の抵抗が大きいことにより、端子+VOUT にはC4を介してM2のドレインの信号が伝達される。また、M3の抵抗が大きいことに より、端子-VOUTにはM1のドレインの信号が伝達される。

【0112】

一方、M3,M4の抵抗が小さい場合、すなわちVPSCがVDD付近となった場合、M4 の抵抗が小さいことにより、端子+VOUTにはM1のドレインの信号がC3を介して伝達 される。また、M3の抵抗が小さいことにより、端子-VOUTにはC2を介してM2のド レインの信号が伝達される。このようにM3,M4の抵抗を可変にすることにより端子+ VOUT,-VOUTからの出力信号の位相は最大で180°変化する。

【0113】

40

50

キャパシタC1, C4の値をCとし、MOSFET M3, M4の抵抗値(オン抵抗) をRONとすると、CRブリッジ回路による移相特性は以下の式で表される。 【数8】

$$\theta = 2 \tan^{-1} (1 / \omega CR_{ON}) \tag{8}$$

【0114】

ここで、 はM2とM1のドレイン端子間電圧と出力端子 + VOUT, - VOUT間電圧との 位相差を表す。M3,M4は線形領域で動作するので、比例定数をAとすると、図16で 説明したようにR_{ON} = A / (V_{PSC} - Vth)と近似できる。従って、式(8)は以下のよ うに変形できる。 【数9】

 $\theta = 2 \tan^{-1} \{ (V_{PSC} - V_{th}) / A\omega C \}$ (9)

【0115】

V_{PSC}がVthより小さいとMOSFETが完全にオフ状態となるので、V_{PSC}により位相 が制御できなくなる。これを避けるために図15に示したしきい値補償回路を図14に 示した減衰器ATTに対してと同様に適用すればよい。すなわち、制御電流Icnt1,Icn t2が0より大きくなると、M1には電流を流すためにOP1の出力、すなわちM1のゲー ト電位はVthより大きい値に自動的に設定される。なお、ここで振幅制御信号や位相制御 信号を電圧や電流で規定しているが、それらの変換はV=IRの式に応じて変換できる。 例えば、ここでは制御電流Icnt1,Icnt2が位相制御信号V と等価である。 【0116】

(移相器の具体例その2)

図18は、図17の移相器に対して図16中の移相器PS1が備える極性反転機能を追加した回路図である。図18の移相器では、図17中に示したMOSFET M1,M2 の第1差動ペアに加えて、MOSFET M7,M8の第2差動ペアが追加される。第1 差動ペアに電流源I1から供給されるテール電流は、極性切替信号pm によってスイッ チされ、第2差動ペアに電流源I2から供給されるテール電流は、反転された極性切替信 号pm /によってスイッチされる。

【0117】

極性切替信号 p m , p m /により M 1 , M 2 の 第 1 差動ペアが動作するか、M 7 , M 8 の 第 2 差動ペアが動作するかが決定される。図 1 8 に示されるように、M 1 とM 7 の ゲート端子は + V INに共通に接続され、M 2 とM 8 のゲート端子は - V INに共通に接続さ れているが、出力であるドレイン端子はM 1 とM 8、M 2 とM 7 が共通に接続される。す なわち、第 1 差動ペアと第 2 差動ペアとでは、出力であるドレイン端子の接続は逆の関係 にある。従って、極性切替信号 p m , p m /によって第 1 差動ペアと第 2 差動ペアを 選択的に動作させることにより、移相器の出力信号の極性を反転することができる。 【 0 1 1 8】

(振幅/位相検出回路)

次に、図1及び図13中の振幅差検出器35及び位相比較器36の具体例について説明 する。振幅差検出器35及び位相比較器36をアナログ回路により実現する場合、例えば 図19に示すような振幅/位相検出回路を用いることができる。図19は、振幅または位 相の検出対象の入力A,B,C,Dを受けて検出出力OUTを得る回路である。 【0119】

振幅差検出は、例えば前述したように式(1)に従って行われる。式(1)中の(FI ²+FQ²)は入力A,CをFIとし、B,DにFQを入力したときの出力OUT(OUT 1とする)を表す。同様に、式(1)中の(I²+Q²)は入力A,CをIとし、B,Dに Qを入力したときの出力OUT(OUT2とする)を表す。OUT1-OUT2に相当す る差分を検出することにより、式(1)に従う振幅差検出信号V^DAをアナログ回路で得る ことができる。

[0120]

図20は、上記OUT1-OUT2を検出する差分検出回路の一例を示している。OU T1は入力IN1として与えられ、OUT2は入力IN2として与えられる。図20の差 分検出回路は、MOSFETM3,M4の差動ペアと共通電流源I1からなる第1差動 増幅器と、MOSFETM5,M6の差動ペアと共通電流源I2からなる第2差動増幅 器、及び第1と第2差動増幅器に共通に設けられたMOSFETM1,M2、及び抵抗 R1,R2による負荷回路を有する。第1差動増幅器の入力はIN1であり、第2差動増 幅器の入力はIN2である。 30

10

20

 $\begin{bmatrix} 0 & 1 & 2 & 1 \end{bmatrix}$

第1差動増幅器と第2差動増幅器の出力は、共通の負荷回路に対して極性を反対にして 接続される。図20の差分検出回路によって、出力OUTにIN1-IN2、すなわちO UT1 - OUT2に対応する信号が得られる。従って、図19の回路に図20の回路を組 み合わせることにより、振幅差検出器35を実現することができる。

[0122]

位相差検出信号PHS及び符号検出信号PLは、例えば前述したように式(4)及び(5)を用いて算出されるので、図19の回路により実現できる。すなわち、入力AにI、 入力CにFI、入力BにQ、入力DにFQをそれぞれ入力すると、式(4)の計算を実現 できる。また、入力AにI、入力CにFQ、入力BにQ、入力DにFIをそれぞれ入力す ると、式(5)の計算を実現できる。

[0123]

アナログ回路で帰還を施して必要な振幅制御信号 VAや位相制御信号 V を求めるには 電圧信号のまま帰還をかけることも可能であるが、電圧信号を一度電流に変換してから 帰還をかけてもよい。電圧信号を電流信号に変えてから帰還をかける場合、図15に示し たしきい値ばらつき補償回路を用いることが望ましい。

[0124]

(極性反転スイッチ及びベースバンド増幅器)

図21は、図1及び図13に示したスイッチ34とベースバンド増幅器15の具体的な 回路例を示している。図21では、スイッチ34は二つのブロック34-1と34-2に 20 分けて示されている。ここで、VINは入力I/Q信号I,Qを表し、帰還信号VFは帰還 I/QFI,FQに相当する。スイッチAまたはスイッチBのいずれか一方をオンとし、 他方をオフとすることにより帰還I/Q信号(VF)は極性が変更されて取り込まれる。 一方、入力I/Q信号VINについては極性を切り替える必要がないので、そのまま取り込 まれる。利得は-R2/R1で与えられる。

[0125]

ベースバンド増幅器15は、カーテシアンループを開としたキャリブレーションモード とカーテシアンループを閉としたときとで利得を変えるように構成される。ベースバンド 増幅器15は、カスケード接続された2段の演算増幅器0P1,0P2、及び0P1と0 P2の間に挿入された利得切替回路38-1,38-2を有する。帰還抵抗を含めた2段 目の演算増幅器OP2の利得は、 - R5 / R3または - R5 / R4 で表される。利得切替 回路38-1,38-2は、この例では二つの抵抗R3,R4をスイッチCにより切り替 えることで利得を2段階にわたって切り替えることができる。

[0126]

例えば、R3=10×R4=R5とし、キャリブレーションモードではR3を選択し、 送信モードではR4を選択することを考える。キャリブレーションモードでは、ベースバ ンド増幅器15は利得-R5/R3=-1の増幅器として働く。この状態でループ利得が 1となるように帰還 V-ATTが設定される。キャリブレーションモードから送信モード に移ると、抵抗R3からR4に切り替えられるので、利得は-R5/R4=-10となり 、キャリブレーションモード時より20dB増加する。すなわち、送信モードではループ 利得は20dBとなるので、線形性を高めることができる。

図 2 1 中の利得切替回路 3 8 - 1 , 3 8 - 2 ではスイッチ C により抵抗 R 3 と R 4 を選 択するため、利得切り替え時には過渡応答が生じる。無線仕様により過渡応答の時間に制 限がある場合は、利得を急峻に変化させるのではなく連続的に変化させることが望まれる

[0128]

図 2 2 中のベースバンド増幅器 1 5 では、図 2 1 中の利得切替回路 3 8 - 1 , 3 8 - 2 がMOSFET M1とM2による可変抵抗回路39に置き換えられている。M1,M2 のゲート端子にコントローラ40から利得設定信号に相当する利得制御電圧VCNTが与え

10

30

10

られている。利得制御電圧 V CNTによって M O S F E T M 1, M 2 の抵抗が変化すること により、ベースバンド増幅器 1 5 の利得は連続的に変化する。キャリブレーションモード では M 1, M 2 の抵抗値を R 5 と同じ値にしておく。キャリブレーションモードから送信 モードへの遷移時には、M 1, M 2 の抵抗値が R 5 から R 5 / 1 0 程度までに緩やかに遷 移するように利得制御電圧 V CNTを設定する。これによりベースバンド増幅器 1 5 の急峻 な利得変化がなくなるので、利得が所定の値に収束する時間が短縮される場合がある。 【 0 1 2 9】

(I/Qインバランス補償)

直交変調器や直交復調器をアナログ回路で実現した場合、アナログ回路の不完全性により、I成分(同相成分)とQ成分(直交成分)との間の振幅誤差や位相誤差が生じる。このようなI - Q成分間の振幅や位相の誤差は、一般にI/Qインバランスと呼ばれる。カーテシアンループは、以下のようにI/Qインバランスの補償にも適用できる。 【0130】

これまでの実施形態では、送信部で生ずる歪をカーテシアンループの帰還回路の線形性 を利用して補償する例について述べてきた。同様にして、帰還回路内の直交復調器30の I/Qインバランスが小さければ、カーテシアンループを用いて送信系の直交変調器16 のI/Qインバランスも補償できる。

【0131】

具体的には、従来から無線受信装置で行われている直交復調器のI/Qインバランス補 償技術をカーテシアンループ内の直交復調器30に適用する。例えば、I/Qインバランス補 20 スのうち振幅誤差の補償を行うためには、図21の帰還信号VFを入力とする抵抗R1の 値を必要に応じて調整すればよい。また、ローカル信号のための90°移相器33の移相 誤差に起因するI/Qインバランスが生じる場合は、90°移相器33から出力される二 つのローカル信号の位相差が90°となるように調整を行う。この位相差の調整は、例え ば図17の移相器を用いて行ってもよい。このようにカーテシアンループの帰還回路内の 直交復調器30にI/Qインバランス補償を適用することにより、カーテシアンループに よって送信部系の誤差を補正することが可能である。

[0132]

(位相比較器36について)

次に、位相比較器36についてさらに詳しく説明する。位相比較器36は、複合位相差 30 検出信号 V^Dを出力する。前述したように、複合位相差検出信号 V^Dは規格化位相差信 号 CPHSと符号検出信号 PLを含む。図23は、位相比較器36のうちの規格化位相差 信号 CPHSを生成する部分について示している。

【0133】

図23において、位相差検出器51では式(4)に従って入力I/Q信号I,Qと帰還 I/Q信号FI,FQとの位相差 が検出され、位相差検出信号PHSが生成される。位 相差検出器51は、例えば図19に示した振幅/位相検出回路によって実現される。

【0134】

図13に示すアナログフィードバックにより振幅制御信号及び位相制御信号を生成する 手法を用いる場合は、式(4)で示した位相差検出信号PHSは位相と振幅の関数である ⁴⁰ ため、正常に制御がかからない。そこで、図23に示すように位相差検出器51の後段に 振幅規格化器52を接続し、振幅規格化器52によって位相差検出信号PHSの振幅を規 格化した規格化位相差信号CPHSを移相器29に入力する。

【0135】

位相差検出信号 PHSを振幅で規格化するためには、式(4)から分かるように位相差 検出信号 PHSを下記の式(10)の値で除算(言い替えれば、位相差検出信号 PHSに 式(10)の逆数を乗算)すればよい。

(10)

(24)

【数10】

 $FI^2(t) + FO^2(t)$

【0136】

式(10)は、帰還I/Q信号FI,FQのベクトルの大きさを表す。ここでは、位相 差検出信号PHSを帰還I/Q信号FI,FQのベクトルの大きさの2乗で除することに より規格化を行う例を示したが、位相差検出信号PHSを入力I/Q信号I,Qのベクト ルの大きさの2乗で除することにより規格化を行ってもよい。以下、帰還I/Q信号FI ,FQのベクトルの大きさの2乗、または入力I/Q信号I,Qのベクトルの大きさの2 乗をI/QI/Q信号振幅と呼び、A²(t)で表すものとする。

【0137】

しかし、この振幅規格化の手法では式(10)に示されるようなI/Q信号振幅が0に 近い場合、アナログ乗算器により無限大に近い増幅度で位相差検出信号PHSを増幅しな ければならず、現実的な回路で振幅規格化器52を実現することは困難である。

【0138】

以下、このような困難を克服する振幅規格化器52の構成について、図24~図29を 用いて説明する。図24、図26~図29は、振幅規格化器52の種々の例を入出力信号 及び中間処理信号の波形例と共に示している。

【0139】

(振幅規格化器52の第1の例)

図24の振幅規格化器52は、除算器53、比較器54及びサンプルホールド回路55 から構成され、比較器54からの比較結果信号に従って、除算器53及びサンプルホール ド回路55により位相差検出信号PHSから規格化位相差信号CPHSが生成される。 【0140】

除算器53は、ある利得以下の領域では位相差検出信号PHSの振幅を規格化できるが、有限の利得までしか増幅できない。このため、式(10)に示されるようなI/Q信号振幅A²(t)の値が0付近の時は、除算器53の出力信号は図24中に示すように値が発散してしまう。従って、除算器53のみでは正常に規格化を行うことができない。そこで、図24の例では除算器53の出力信号は、サンプルホールド回路55により以下のようにサンプルホールドされる。

[0141]

サンプルホールド回路55は、比較器54によって制御される。比較器54は、基準値入力端子とI/Q信号振幅入力端子を有し、基準値(基準電圧)V_{REF}に対してI/Q信号振幅A²(t)の方が大きい場合には比較結果信号としてHIGHを出力し、そうでない場合には比較結果信号としてLOWを出力する。

【0142】

サンプルホールド回路55は、比較器54からの比較結果信号がHIGHの期間では除 算器53から出力される除算信号、すなわち位相差検出信号PHSの現在の値に対応する 除算信号をそのまま規格化位相差信号CPHSとして出力する。このように比較器54か らの比較結果信号がHIGHの期間では、サンプルホールド回路55はサンプルホールド 動作を行わず、除算器52から出力される除算信号をトラッキングして規格化位相差信号 CPHSを出力する。

【0143】

比較器55からの比較結果信号がLOWになると、サンプルホールド回路55はサンプ ルホールド動作を行う。すなわち、サンプルホールド回路55は比較結果信号がLOWに なる直前のタイミングで除算器53からの除算信号をサンプルして以降LOWの間ホール ドし、そのサンプルホールドした除算信号を規格化位相差信号CPHSとして出力し続け る。ここで、基準値V_{REF}は例えば除算器53が正常に規格化を行うことが可能なI/Q信 号振幅以上の値に設定される。 10

20



[0144]

このような構成を取ることにより、現実的なアナログ回路によって振幅規格化器53を 実現することが可能となる。

【0145】

次に、図23中の除算器53の具体例を説明する。図25は、除算器53の具体例を示す回路図である。位相差検出信号PHSは、差動電流信号 I_1 + b I_M sin 及び I_1 - b I_M sin で表される。ここで I_M = I^2 + Q^2 =F I^2 +F Q^2 、 I_1 は直流電流、bは定数を表す。一方、振幅差検出信号V^DAは差動電流信号 I_2 +(1/2)a I_M 及び I_2 +(1/2) a I_M で表される。ここで、 I_2 は直流電流、aは定数である。

【0146】

振幅差検出信号 V^DAである差動電流信号 I₂ + (1 / 2) a I_M 及び I₂ + (1 / 2) a I_Mは、MOSFET:M1 - M4による第1カレントミラー、及びMOSFET:M5 - M6による第2カレントミラーによって受信され、MOSFET:M7 - M8による第 1差動対の共通ソース端子に電流信号 a I_Mが流れる。

[0147]

一方、位相差検出信号PHSである差動電流信号I₁ + b I_Msin 及びI₁ - b I_Msin
は、MOSFET:M14 - M13による第3カレントミラー、及びMOSFET:M1
6 - M15による第4カレントミラーによって受信され、MOSFET:M9 - M10に
よる第2差動対の共通ソース端子、及びMOSFET:M11 - M12による第3差動対
に共通ソース端子にそれぞれ入力される。MOSFET:M7 - M12を弱反転領域で動
作させると、

【数11】

$$Io/aI_{M}=I+/(I_{1}+bI_{M}\sin\theta)=I-/(I_{1}-bI_{M}\sin\theta) \qquad (1 1)$$

【0148】

を満足する。図 2 5 の除算器 5 3 の出力信号である I+と I-の差分は 【数 1 2】

$$I + - I - = Io/a \times 2b \sin\theta \qquad (12) \qquad 30$$

【0149】

となり、 I_Mの成分の影響のない信号が得られる。図 2 5 の除算器 5 3 の出力信号は電流 信号なので、図示しない抵抗のような電流 - 電圧変換器により電圧信号に変換された後、 サンプルホールド回路 5 5 に入力される。

【 0 1 5 0 】

(振幅規格化器52の第2の例)

図26の振幅規格化器52は除算器53を使用せず、位相差検出信号PHSを直接サン プルホールド回路55に入力している点で図24と異なっている。図26の振幅規格化器 52では、I/Q信号振幅A²(t)が基準値V_{REF}より大きい時のみ位相差検出信号PHSが そのまま規格化位相差信号CPHSとして出力されることによって振幅の規格化が行われ る。このようにアナログ増幅器による除算器を必要としない簡単な構成で、位相差検出信 号PHSの振幅を規格化することができる。

【0151】

(振幅規格化器52の第3の例)

図27の振幅規格化器52では、I/Q信号振幅A²(t)が2つの比較器56及び57に 入力され、2つの基準値V_{REF, low}及びV_{REF, high}と比較される。比較器56及び比較器5 7からの比較結果信号は、排他的論理和回路58に入力される。排他的論理和回路58の 出力信号は、I/Q信号振幅A²(t)が2つの基準値V_{REF, low}とV_{REF, high}の間にある時にH IGHを出力し、それ以外の場合にはLOWを出力する。ただし、2つの基準値V_{REF, 1} 10

20



{ow} < V{REF, high}の関係を満たすものとする。排他的論理和回路 5 8 の出力信号によって、 サンプルホールド回路 5 5 が制御される。

【0152】

すなわち、図27の振幅規格化器52は排他的論理和回路58を介して入力される比較 器56及び比較器57からの比較結果信号に従って、(a)I/Q信号振幅A²(t)が基準 値V_{REF,low}より大きくかつ基準値V_{REF,high}より小さい場合には、位相差検出信号PHS の現在の値を規格化位相差信号CPHSとして出力し、(b)I/Q信号振幅A²(t)が基 準値V_{REF,low}より小さいかまたは基準値V_{REF,high}より大きい場合には、I/Q信号振幅A ²(t)基準値V_{REF,low}より小さくなるかまたは基準値V_{REF,high}より大きくなる直前でサン プルホールド回路55によりサンプルホールドされた位相差検出信号PHSの値を規格化 位相差信号CPHSとして出力する。

【0153】

このように図27の振幅規格化器52によると、アナログ増幅器による除算器を使うことなく、等価的に振幅が規格化された信号を生成することができる。

【0154】

(振幅規格化器52の第4の例)

図28の振幅規格化器52では、可変抵抗器61及びキャパシタ62を有する低域通過 フィルタ60によって位相差検出信号PHSの振幅規格化を行い、規格化位相差信号CP HSを生成する。可変抵抗器61は、例えばNMOSFETによって実現され、その場合 はゲート端子が可変抵抗器61の制御端子として用いられる。可変抵抗器61の制御端子 には、I/Q信号振幅A²(t)が制御電圧として与えられる。可変抵抗器61の抵抗値は、 制御電圧に対して単調に減少する。すなわち、可変抵抗器61の抵抗値は、I/Q信号振 幅A²(t)が大きい時に低くなり、I/Q信号振幅A²(t)が小さい時に高くなる。

【 0 1 5 5 】

位相差検出信号PHSは、低域通過フィルタ60に入力される。このとき、可変抵抗器 61の抵抗値が前述のようにI/Q信号振幅A²(t)によって制御されることにより、低域 通過フィルタ60の遮断周波数はI/Q信号振幅A²(t)が大きい時に高くなり、I/Q信 号振幅A²(t)が小さい時に低くなる。従って、I/Q信号振幅A²(t)が大きい時には位相 差検出信号PHSの減衰量が減少し、I/Q信号振幅A²(t)が小さい時には位相差検出信 号PHSの減衰量が増加する。

【0156】

このように振幅規格化器52の第4の例によれば、第2の例と同様に、I/Q信号振幅 A²(t)が大きい時のみ位相差検出信号PHSを出力することができ、これによって位相差 検出信号PHSの振幅規格化を行うことが可能となる。

【0157】

なお、図28に示した第4の例の振幅規格化器52を位相キャリブレーションループの ループフィルタとして使用することもできる。

【0158】

(振幅規格化器52の第5の例)

図29に、振幅規格化器52の第5の例を示す。図29では、低域通過フィルタ60に 2つの可変抵抗器61A及び62Bが設けられる。可変抵抗器61Aは、図28の可変抵 抗器61と同様に例えばNMOSFETによって実現され、可変抵抗器61Bは例えばP MOSFETによって実現される。ここでは、分かりやすくするため可変抵抗器61A及 び61BにそれぞれNMOSFET及びPMOSFETを用いたが、これはあくまで一例 であり、他の構成の可変抵抗器を用いてもよい。

【0159】

可変抵抗器 6 1 A の抵抗値は、図 2 8 の可変抵抗器 6 1 と同様に、 I / Q信号振幅 A²(t)が大きくなるに従って単調に減少する。すなわち、可変抵抗器 6 1 A の抵抗値は I / Q 信号振幅 A²(t)が大きい時に低くなり、 I / Q信号振幅 A²(t)が小さい時に高くなる。一 方、可変抵抗器 6 1 B の抵抗値は、逆に I / Q信号振幅 A²(t)が大きくなるに従って単調

30

20

10

に増加する。すなわち、可変抵抗器 6 1 Bの抵抗値は I / Q 信号振幅 A²(t)が大きい時に 高くなり、 I / Q 信号振幅 A²(t)が小さい時に低くなる。 【 0 1 6 0 】

このような可変抵抗器61A及び61Bが直列に接続された複合可変抵抗器では、I/ Q信号振幅A²(t)が小さい時及び大きい時に抵抗値が高くなり、I/Q信号振幅A²(t)が 中程度の時に、すなわちI/Q信号振幅A²(t)が基準値に近づくに従って抵抗値が低くな る。複合可変抵抗器が上記の動作をするため、図29の低域通過フィルタ60はI/Q信 号振幅A²(t)が小さい時及び大きい時に遮断周波数が低くなり、I/Q信号振幅A²(t)が 中程度の時に遮断周波数が高くなる。つまり、I/Q信号振幅A²(t)が小さい時及び大き い時には位相差検出信号PHSの減衰量が増加し、I/Q信号振幅A²(t)が中程度の時に は位相差検出信号PHSの減衰量が減衰することによって、位相差検出信号PHSの振幅 規格化が行われ、規格化位相差信号CPHSが生成される。

10

【0161】

このように振幅規格化器52の第5の例によれば、第3の例と同様に等価的に位相差検 出信号PHSを規格化することができる。

【0162】

なお、第5の例の振幅規格化器52を位相キャリブレーションループのループフィルタとして使用することもできる。

【0163】

上述した各実施形態では、図1に示すように、直交変調器16と直交復調器30は、ロ ²⁰ ーカル発振器20を共用しているが、必ずしも共用する必要はなく、2つのローカル発振 器(図示せず)を用いてもよい。

[0164]

また、抵抗Rは、カーテシアンループが閉じた状態でアンテナ25から信号が放射され るのを防ぐために設けられている。従って、アンテナ25から信号が放射されてもよいな ど、場合によってはアンテナスイッチ26、抵抗Rを設けなくともよい。

【0165】

【符号の説明】 【0166】

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要 旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示され ている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実 施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実 施形態にわたる構成要素を適宜組み合わせてもよい。

30

11,12 · · · 送信 R F 信号入力端子 13,14・・・合成器 15・・・ベースバンド増幅器 16・・・直交変調器 20・・・ローカル発振器 21・・・可変減衰器 22・・・ドライバ増幅器 23・・・電力増幅器 24・・・電力カップラ(分岐器) 25・・・アンテナ 26・・・アンテナスイッチ 27・・・可変減衰器(振幅調整器) 28・・・低雑音増幅器 29・・・可変移相器(位相調整器) 30・・・直交復調器 34・・・極性反転機能を有するスイッチ

3 5 · · ·振幅差検出器 3 6 · · · 位相比較器 37・・・アイソレータ 40・・・コントローラ 41・・・制御信号生成器 42・・・デジタル - アナログ変換器 43・・・アナログ - デジタル変換器 44・・・メモリ 45・・・モード設定部 46・・・ループ利得設定部 47・・・送信電力設定部 5 1 · · · 位相差検出器 5 2 · · · 振幅規格化器 53・・・除算器 5 4 ・・・比較器 55・・・サンプルホールド回路 56・・・第1の比較器 57・・・第2の比較器 58・・・排他的論理和回路 60・・・低域通過フィルタ 6 1 ・・・可変抵抗器 61A・・・第1の可変抵抗器 61B・・・第2の可変抵抗器 62...++

【図1】



【図2】







10















図 6



【図7】

図 7



【図8】

図 8





図 9











【図12】

図 12







【図13】



【図15】













【図19】

図 19



【図20】

図 20





図 21





図 22









図 24



【図25】

図 25



【図26】



【図27】





【図28】



【図29】



フロントページの続き

(74)代理人	100084618
	弁理士 村松 貞男
(74)代理人	100103034
	弁理士 野河 信久
(74)代理人	100119976
	弁理士 · 幸長 · 保次郎
(74)代理人	100153051
	弁理士 河野 直樹
(74)代理人	100140176
	弁理士 砂川 克
(74)代理人	100100952
	弁理士 風間 鉄也
(74)代理人	100101812
	弁理士 勝村 紘
(74)代理人	100070437
	弁理士 河井 将次
(74)代理人	100124394
	弁理士 佐藤 立志
(74)代理人	100112807
	弁理士 岡田 貴志
(74)代理人	100111073
	弁理士 堀内 美保子
(74)代理人	100134290
	弁理士 竹内 将訓
(74)代理人	100127144
	弁理士 市原 卓三
(74)代理人	100141933
	弁理士 山下 元
(72)発明者	細谷 昌宏
	東京都港区芝浦一丁目1番1号 株式会社東芝内
(72)発明者	石原 寛明
	東京都港区芝浦一丁目1番1号 株式会社東芝内
(72)発明者	鬼塚 浩平
	東京都港区芝浦一丁目1番1号 株式会社東芝内
(72)発明者	大高章二
	東京都港区芝浦一丁目1番1号 株式会社東芝内
(72)発明者	渡辺 理
	東京都港区芝浦一丁目1番1号 株式会社東芝内
審査官	野元 久道
(56)参考又愈	t 符開2006-086928(JP,A)
	行用半10-136048(JP,A)
	行用2003-168931(JP,A)
	行用2001-05/522(JP,A)
	行用∠∪∪4 - ∠∠∠∠59(JP,A)

H 0 4 B 1 / 0 4 H 0 3 F 1 / 0 6