

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2008年10月2日 (02.10.2008)

PCT

(10) 国際公開番号
WO 2008/117450 A1

(51) 国際特許分類:

H01L 29/786 (2006.01) H01L 51/05 (2006.01)
H01L 21/336 (2006.01) H01L 51/30 (2006.01)

Satoru) [JP/JP]; 〒3502288 埼玉県鶴ヶ島市富士見6丁目1番2号パイオニア株式会社総合研究所内 Saitama (JP).

(21) 国際出願番号:

PCT/JP2007/056425

(74) 代理人: 水野 勝文, 外 (MIZUNO, Katsufumi et al.);
〒1000005 東京都千代田区丸の内2丁目2番3号丸の内仲通りビル721 Tokyo (JP).

(22) 国際出願日:

2007年3月27日 (27.03.2007)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(71) 出願人 (米国を除く全ての指定国について): パイオニア株式会社 (PIONEER CORPORATION) [JP/JP];
〒1538654 東京都目黒区目黒1丁目4番1号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 大田 悟 (OHTA,


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

[続葉有]

(54) Title: PROCESS FOR PRODUCING ORGANIC TRANSISTOR AND ORGANIC TRANSISTOR

(54) 発明の名称: 有機トランジスタの製造方法及び有機トランジスタ

[図1]



(57) Abstract: [PROBLEMS] To provide a process for producing an organic transistor realizing less shift of threshold voltage, and provide the structure thereof. [MEANS FOR SOLVING PROBLEMS] A process for producing an organic transistor, the organic transistor including paired source electrode (4) and drain electrode (5), organic semiconductor layer (6) for forming a channel between the source electrode and the drain electrode and, laid on the organic semiconductor layer, gate insulating film (3) and gate electrode (2), which process comprises forming a porphyrin compound into a film to thereby obtain the organic semiconductor layer and simultaneously forming a siloxane compound or silazane compound into a film and hardening the same to thereby obtain the gate insulating film.

(57) 要約: 【課題】閾値電圧のシフトが小さい有機トランジスタの製造方法およびその構造を提供すること 【解決手段】一対のソース電極 (4) 及びドレイン電極 (5) と、このソース電極及びドレイン電極間のチャネルを形成するための有機半導体層 (6) と、この有機半導体層に積層されるゲート絶縁膜

[続葉有]

WO 2008/117450 A1



(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK,

TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告書

(3) 及びゲート電極(2)と、を有する有機トランジスタの製造するにあたり、ポルフィリン化合物を成膜して前記有機半導体層を形成すると共に、シロキサン化合物またはシラザン化合物を成膜し、硬化させて前記ゲート絶縁膜を形成するようにする。

明 細 書

有機トランジスタの製造方法及び有機トランジスタ 技術分野

[0001] 本発明は、有機トランジスタの製造方法及び有機トランジスタに関する。

背景技術

- [0002] トランジスタは、エレクトロニクス製品の殆んどに組み込まれている重要なデバイスである。従来は、シリコンなどの無機結晶を用いたトランジスタが広く採用されていたが、近年においては、有機半導体を用いた有機トランジスタの適用可能性が注目されている。有機トランジスタは、無機結晶のトランジスタに比べ、可とう性、薄厚性、軽量性等に優れ、低コストで製造可能であるという利点がある。
- [0003] 有機トランジスタは、基本原理そのものは無機結晶のトランジスタと大きな違いはなく、例えばMOS-FET(metal oxide semiconductor field-effect transistor)構造の有機トランジスタは、ゲート電極、ゲート絶縁膜及び有機半導体層によって構成されるゲートの部分を有しており、前記ゲート電極に電圧を印加して前記有機半導体層内にチャネルを形成することによって、ソース電極及びドレイン電極間の電流を制御する。
- [0004] 前記有機半導体層としては、主に蒸着による成膜が多く、その中でも最も研究されているペンタセンは、移動度が $1\text{cm}^2/\text{Vs}$ 以上であり、アモルファスシリコンと同等かそれ以上の性能を有している。
- [0005] また近年においては、有機TFT(Thin Film Transistor)のメリットを最大限に活かすために、低コストプロセスを念頭に、蒸着法に代えて塗布法を用いて有機TFTを製造する試みがなされており、高分子半導体であるポリアルキルチオフェンや、ペンタセン前駆体などの低分子系材料を塗布により成膜する研究が進められている。また、有機半導体層だけではなく、ゲート絶縁膜の材料にも、溶剤に溶ける高分子系材料を採用して塗布により成膜する研究が進められている。
- [0006] 上記のように、有機トランジスタは、将来の革新的技術として有望視されている一方で、電子デバイスとしての安定性に問題があると言われている。その一つに閾値電圧

のシフトの問題があり(例えば、特許文献1参照)、特に長時間駆動させた際の閾値電圧のシフト幅を小さくすることが有機トランジスタの大きな技術的課題である。閾値電圧のシフトの問題は、有機トランジスタをディスプレイ装置の駆動素子に用いる場合に顕在化することが多い。

特許文献1:特開2005-353694号公報

発明の開示

発明が解決しようとする課題

[0007] 本発明が解決しようとする課題には、上述した問題が一例として挙げられる。そこで、本発明の目的としては、例えば長時間駆動しても、閾値電圧のシフトが小さい有機トランジスタの製造方法及びその構造を提供することが一例として挙げられる。

課題を解決するための手段

[0008] 本発明の有機トランジスタの製造方法は、請求項1に記載のように、一対のソース電極及びドレイン電極と、このソース電極及びドレイン電極間のチャネルを形成するための有機半導体層と、この有機半導体層に積層されるゲート絶縁膜及びゲート電極と、を有する有機トランジスタの製造方法であって、ポルフィリン化合物を成膜して前記有機半導体層を形成すると共に、シロキサン化合物またはシラザン化合物を成膜し、硬化させて前記ゲート絶縁膜を形成することを特徴とする。

[0009] また、本発明の有機トランジスタは、請求項7に記載のように、一対のソース電極及びドレイン電極と、このソース電極及びドレイン電極間のチャネルを形成するための有機半導体と、この有機半導体層に積層されるゲート絶縁膜及びゲート電極と、を有する有機トランジスタであって、前記有機半導体層がポルフィリン化合物により形成され、前記ゲート絶縁膜がシロキサン化合物またはシラザン化合物により形成されていることを特徴とする。

図面の簡単な説明

[0010] [図1]本発明の実施形態による有機トランジスタの縦断面模式図である。

[図2]上記有機トランジスタの製造工程を説明するための工程図である。

[図3]本発明の他の実施形態による有機トランジスタの縦断面模式図である。

[図4]本発明の他の実施形態による有機トランジスタの縦断面模式図である。

符号の説明

- [0011] 1 基板
- 2 ゲート電極
- 3 ゲート絶縁膜
- 4 有機半導体層
- 5 ソース電極
- 6 ドレイン電極

発明を実施するための最良の形態

[0012] 上述したように、有機トランジスタが有する技術的課題の一つに、閾値電圧のシフトを小さくすることがある。従来においても、閾値電圧のシフトを小さくすることのできる有機半導体層及びゲート絶縁膜の材料に関する研究がなされているが、その効果は小さい。本発明者らは、閾値電圧にシフトが生じる原因の一つとして、有機半導体層とゲート絶縁膜の界面でのキャリアのトラップがあると考えている。この考えに基づき銳意研究した結果、本発明者らは、界面特性を向上させる重要な要素の一つにゲート絶縁膜の材料と有機半導体の材料の相性があることを見出し、加えて、有機トランジスタのゲート絶縁膜として新規な材料を採用することによって、従来の有機トランジスタでは達成し得なかった閾値電圧のシフトが小さい有機トランジスタを実現したのである。

[0013] すなわち、本発明の有機トランジスタは、ポルフィリン化合物を用いて有機半導体層を形成し、シロキサン化合物またはシラザン化合物を用いてゲート絶縁膜を形成することにより、両者の界面特性を飛躍的に向上させ、従来の有機トランジスタでは達成し得なかった閾値電圧の低シフト化を実現したのである。以下、本発明の好ましい実施形態に従う有機トランジスタの製造方法およびその構造について、添付図面を参照しながら詳しく説明する。但し、以下に説明する実施形態によって本発明が限定されることはない。

[0014] なお、本発明が適用される有機トランジスタは、一対のソース電極及びドレイン電極と、このソース電極及びドレイン電極間のチャネルを形成するための有機半導体層と

、この有機半導体層に積層されるゲート絶縁膜及びゲート電極と、を基本構成要素とする。有機トランジスタは、これらの構成要素の配置を変えることによってボトムコンタクト型、トップコンタクト型、トップゲート型などに大別されるが、有機半導体層とゲート絶縁膜が積層されている構成であれば、いずれの型の有機トランジスタに対しても本発明を適用することが可能である。

- [0015] 本発明の実施形態に従うボトムコンタクト型の有機トランジスタの一例について、図1を参照しながら説明する。
- [0016] 図1に示すように、本実施形態の有機トランジスタは、基板1上にゲート電極2が形成され、さらにゲート電極2の上面及び側面を覆うようにゲート絶縁膜3が形成されている。そして基板1の表面からゲート絶縁膜3の側面を介して上面にまで延びる一対のソース電極4及びドレイン電極5が互いに離れて対向するように形成され、このソース電極4及びドレイン電極5間の隙間及び上面に有機半導体層6が形成されている。
- [0017] 基板1としては、有機トランジスタの用途等に応じて、例えばガラス基板、プラスチック基板などの樹脂基板、ガラスと樹脂の貼り合せ基板、シリコンウェハなどを用いることができる。但し、これに限定されることはなく、種々の基板を用いることができる。また、基板1の表面にアルカリバリア膜やガスバリア膜をコーティングするようにしてもよい。
- [0018] ゲート電極2、ソース電極4及びドレイン電極5は、導電性を有する材料で薄膜状に形成されればよく、材料の一例としては、Cr、Pt、Au、W、Ru、Ir、Al、Sc、Ti、V、Mn、Fe、Co、Ni、Zn、Ga、Y、Zr、Nb、Mo、Tc、Rh、Pd、Ag、Cd、Ln、Sn、Ta、Re、Os、Tl、Pb、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等の金属単体またはこれらの積層体、あるいはその化合物などを用いることができる。また、ITO (Indium Tin Oxide)、IZO (Indium Zinc Oxide)のような金属酸化物類、ポリアニリン類、ポリチオフェン類、ポリピロール類などの共役性高分子化合物を含む有機導電性材料を用いることができる。
- [0019] ゲート絶縁膜3の材料としては、ケイ素化合物の一種であるシロキサン化合物を用いることができる。シロキサン化合物としては、シロキサンポリマー(シロキサンオリゴマーも含む)であるのが好ましく、特に好ましくはメチルシロキサンポリマーである。但し

、これに限定されることはなく、シロキサン結合(Si—O)を有する化合物であれば良い。

[0020] さらにゲート絶縁膜3の他の材料としては、同じくケイ素化合物の一種であるシラザン化合物を用いることができる。シラザン化合物としては、シラザンポリマー(シラザンオリゴマーも含む)であることが好ましく、特に好ましくはペルヒドロポリシラザンである。但し、これに限定されることはなく、シラザン結合(Si—N)を有する化合物であれば良い。

[0021] 前述のシロキサン化合物またはシラザン化合物を用いてゲート絶縁膜3を形成する場合、シロキサン化合物またはシラザン化合物を、例えば、プロピレングリコールモノメチルエーテルアセテート(PGMEA)、イソプロピルアルコール、エチルアルコールなどの溶媒に溶かして例えば1～30重量%の溶液を調製し、スピンドルコートやディップコートなどの塗布法を用いて塗布膜を形成する。次いで、塗布膜を乾燥させ、硬化させることによって、例えば膜厚100nm～1000nmの薄膜状に成膜する。このとき、乾燥させたシロキサン化合物またはシラザン化合物に対し、酸素を含む雰囲気下で加熱処理またはUV(紫外光)処理をすることによって酸化シリコン(SiO_2)に転化させ、酸化シリコンを含むゲート絶縁膜3を形成するのが好ましい。このようにして形成されるゲート絶縁膜3の表面粗さは、RMS値(Root-mean-square)で0.3nm以下、より詳しくは0.1～0.3nmであり、極めて高い平坦性を有している。

[0022] なお、前記RMS値は、STM(走査型トンネル顕微鏡)やAFM(原子間力顕微鏡)などを用いてゲート絶縁膜3の表面の凹凸を測定し、下記の計算式(1)を用いて算出した値である。

$$\text{RMS} = \{\sum (\text{X}_i - \text{X}_{\text{ave}})^2 / N\}^{1/2} \quad \cdots (1)$$

N ; 測定したデータ数

X_i ; 測定した凹凸の高さ

X_{ave} ; 測定した凹凸の平均値

[0023] 前記加熱処理は、シロキサン化合物またはシラザン化合物の塗布膜を形成し、乾燥させた後、大気などの酸素を含む雰囲気下、好ましくは酸素雰囲気下で、200℃

～400°C程度で加熱するのが好ましい。また、前記UV処理は、シロキサン化合物またはシラザン化合物の塗布膜を形成し、乾燥させた後、大気などの酸素を含む雰囲気下、好ましくは酸素雰囲気下で、100～400nm波長の紫外光を照射するのが好ましい。

- [0024] 有機半導体層6の材料としては、ポルフィリン化合物(置換基が結合された化合物も含む)を用いることができる。特に好ましくはテトラビシクロポルフィリンを加熱処理して熱変換させたテトラベンゾポルフィリンである。
- [0025] 前述のポルフィリン化合物を用いて有機半導体層6を形成する場合、真空プロセスまたは塗布プロセスによって成膜することができる。そのうち、低成本で成膜することのできる塗布プロセスを選択するのが好ましい。塗布プロセスの具体的な手法としては、ポルフィリン化合物の前駆体を、例えばクロロホルムなどの溶媒に溶かして例えば0.5～1.0重量%の溶液を調製し、スピンドルコートやディップコートなどの塗布法を用いて塗布膜を形成する。次いで、塗布膜を乾燥させ、加熱処理してポルフィリン化合物に熱変換させることによって、例えば膜厚20nm～100nmの薄膜状に成膜する。このとき、テトラビシクロポルフィリンを用いた場合には、加熱処理することによってテトラベンゾポルフィリンに熱変換される。
- [0026] 続いて、上記の構成を有する有機トランジスタの製造工程の一例について、図2を参照しながら説明する。
- [0027] まず基板1を準備し、スパッタ法などによって導電性材料の薄膜を成膜し、エッチングなどによって所定の形状にパターニングしてゲート電極2を形成する(図2(a))。但し、これに限定されることはなく、例えば蒸着法や印刷法などによって形成することができる。続いて、ゲート電極2の上面及び側面を囲むようにゲート絶縁膜3を形成するが、好ましい一例としてメチルシロキサンポリマーを用いた場合を説明する。まず、10重量%溶液に調製したメチルシロキサンポリマーを、スピンドルコート法などの塗布プロセスによって塗布し、乾燥させた後、オーブンにて例えば200°Cで加熱することによって硬化させる。この加熱処理によって、メチルシロキサンが酸化シリコンに転化され、酸化シリコンを含むゲート絶縁膜3が形成される(図2(b))。
- [0028] 続いて、スパッタ法などによって導電性材料の薄膜を成膜し、シャドーマスクなどに

よって所定の形状にパターニングしてソース電極4及びドレイン電極5を形成する(図2(c))。但し、これに限定されることはなく、例えば蒸着法や印刷法などによって形成することができる。

- [0029] さらに続いて、有機半導体層6を形成するが、ここでは好ましい一例としてテトラベンゾポルフィリンの場合を説明する。まず、例えば0.7重量%溶液に調製したテラビシクロポルフィリンを、スピントロト法などの塗布プロセスによって塗布し、ホットプレートにて例えば190°Cで加熱することによってテラビシクロポルフィリンをテトラベンゾポルフィリンに熱変換させる(図2(d))。そして最後に、例えばガラスなどの封止材(不図示)で封止して有機トランジスタが製造される。
- [0030] 上述の実施形態によれば、ポルフィリン化合物により有機半導体層6を形成すると共に、シロキサン化合物またはシラザン化合物によりゲート絶縁膜3を形成することにより、有機半導体層6とゲート絶縁膜3の界面特性が良好となり、界面でのキャリアのトラップが抑えられ、閾値電圧のシフトを小さくすることが可能となる。特に、シロキサン化合物にメチルシロキサンポリマーを選択し、かつ、ポルフィリン化合物にテトラベンゾポルフィリンを選択したこの組み合わせにより、後述する実施例の結果からも明らかなように、従来の有機トランジスタに比べて閾値電圧のシフトを格段に小さくすることができる。また、シラザン化合物にペルヒドロポリシラザンを選択し、かつ、ポルフィリン化合物にテトラベンゾポルフィリンを選択した組み合わせによっても同様に閾値電圧のシフトを小さくすることができる。
- [0031] 閾値電圧のシフトが小さくなる理由について、詳しいメカニズムは定かではないが、本発明者らは以下のように推測している。すなわち、(1)シロキサン化合物またはシラザン化合物により形成されるゲート絶縁膜3の表面は、例えばRMS値で0.3nm以下の高い平坦性を有している。加えて、(2)ポルフィリン化合物は $\pi-\pi$ スタッキングが強く、その上、塗布により成膜することによって、 $\pi-\pi$ スタッキングをより一層強くして欠陥が少ない結晶構造を有する有機半導体層6を形成している。このように表面の平坦性が高いゲート絶縁膜3と、欠陥の少ない結晶構造を有する有機半導体層6を組み合わせることによって界面でのキャリアのトラップが大きく抑制されるのである。特に、メチルシロキサンポリマーまたはペルヒドロポリシラザンを選択し、かつ、テトラ

ベンゾポルフィリンを選択した場合にトラップの抑制効果が大きい。

- [0032] さらに上述の実施形態によれば、例えば塗布によって成膜されたシロキサン化合物またはシラザン化合物に対し、酸素を含む雰囲気下、加熱処理またはUV処理をして酸化シリコンを含む膜を形成することにより、その表面の平坦性が極めて高いゲート絶縁膜3を形成することができる。その結果、結晶性が良くなり、移動度が向上し、また、より確実に閾値電圧のシフトを小さくすることが可能となる。
- [0033] さらに上述の実施形態によれば、有機半導体層6の材料にポルフィリン化合物を用いたことにより、塗布プロセスによって成膜することが可能となるので、製造コストの低減を図ることが可能となる。
- [0034] 最後に、有機トランジスタの構造の変形例について説明する。図3は、トップコンタクト型の有機トランジスタの変形例であり、基板1上に、ゲート電極2、ゲート絶縁膜3、有機半導体層6、ソース電極4及びドレイン電極5が順に積層された構成である。また、図4は、トップゲート型の有機トランジスタの変形例であり、基板1上に、ソース電極4及びドレイン電極5、有機半導体層6、ゲート絶縁膜3、ゲート電極2の順に積層された構成である。各構成要素は、上述の製造方法と同様にして形成することができる。これらはいずれも、ゲート絶縁膜3と有機半導体層6が密着形成された構成であり、従って上述の実施形態と同様の効果を得ることが可能である。

実施例

- [0035] 続いて、本発明の効果を確認するために行った実施例について説明する。但し、以下に説明する実施例によって本発明が限定されることはない。

[0036] (実施例1)

本例は、ゲート絶縁膜3の材料にメチルシロキサンポリマーを用い、有機半導体層6の材料にテトラベンゾポルフィリンを用いた実施例1である。詳しくは、まずガラス基板1上にゲート電極2としてCrを成膜し、エッチングによりパターニングした。その上に、10重量%メチルシロキサンポリマー溶液をスピンドルコート法(2000rpm)で塗布し、100°Cで1分間乾燥させた後、オーブンにて200°Cで1時間加熱することによって硬化させ、ゲート絶縁膜3を形成した。次いで、スパッタ法によりCrとAuを成膜後、フォトリソグラフィー法及びエッチングによってパターニングしてソース電極4及びドレイン電

極5を形成した。続いて、0.7重量%テトラビシクロポルフィリン溶液をスピンドルコート法(1000rpm)で塗布し、ホットプレートにて190°Cで20分間加熱することによってテトラベンゾポルフィリンに変換し、有機半導体層6を形成した。

[0037] (比較例1)

本例は、ゲート絶縁膜3の材料にポリビニルフェノールとメラミン-ホルムアルデヒド共重合体を用いたことを除いて、実施例1と同様にして有機トランジスタを製造した比較例1である。詳しくは、ガラス基板1上にゲート電極2としてCrを成膜し、エッチングによりパターニングした。その上に、8重量%ポリビニルフェノールと4重量%メラミン-ホルムアルデヒド共重合体の混合溶液をスピンドルコート法(2000rpm)で塗布し、100°Cで1分間乾燥させた後、オーブンにて200°Cで1時間加熱することによって硬化させ、ゲート絶縁膜3を形成した。次いで、スパッタ法によりCrとAuを成膜後、フォトリソグライフー法及びエッチングによってパターニングしてソース電極4及びドレイン電極5を形成した。続いて、0.7重量%テトラビシクロポルフィリン溶液をスピンドルコート法(1000rpm)で塗布し、ホットプレートにて190°Cで20分間加熱することによってテトラベンゾポルフィリンに変換し、有機半導体層6を形成した。

[0038] (試験例1)

上記実施例1及び比較例1によって製造された有機トランジスタを90分間連続駆動させ、閾値電圧のシフトを測定した。その結果は以下の通りであった。また、ゲート絶縁膜3の表面の凹凸を測定し、RMS値を算出した結果を併せて示す。

[閾値電圧シフト]

- ・実施例1の閾値電圧シフト(ΔV_{th})=0.9V(90分後)
- ・比較例1の閾値電圧シフト(ΔV_{th})=5V(90分後)

[RMS値]

- ・実施例1のゲート絶縁膜3のRMS値=0.19nm
- ・比較例1のゲート絶縁膜3のRMS値=0.31nm

[0039] 上記の結果からも明らかのように、比較例1の有機トランジスタの閾値電圧シフト(ΔV_{th})は5Vであった。これに対し、実施例1の有機トランジスタの閾値電圧シフト(ΔV_{th})は0.9Vであり、格段に閾値電圧のシフトが小さい。これは、これらのゲート絶縁

膜3の比誘電率が略等しいことを考えると(実施例1: $\epsilon_r = 3.9$ 比較例1: $\epsilon_r = 3.8$)、RMS値の結果から分かるように、実施例1のゲート絶縁膜3の表面が、比較例1のゲート絶縁膜3の表面よりも平坦性が高いために、有機半導体層6とゲート絶縁膜3との界面でのキャリアのトラップが少ないと推測される。すなわち、ゲート絶縁膜3の材料にメチルシロキサンポリマーを用い、有機半導体層6の材料にテトラベンゾポルフィリンを用いれば、閾値電圧のシフトを飛躍的に小さくすること可能であることが確認された。


請求の範囲

- [1] 一対のソース電極及びドレイン電極と、このソース電極及びドレイン電極間のチャネルを形成するための有機半導体層と、この有機半導体層に積層されるゲート絶縁膜及びゲート電極と、を有する有機トランジスタの製造方法であって、
ポルフィリン化合物を成膜して前記有機半導体層を形成すると共に、シロキサン化合物またはシラザン化合物を成膜し、硬化させて前記ゲート絶縁膜を形成することを特徴とする有機トランジスタの製造方法。
- [2] 前記成膜されたシロキサン化合物またはシラザン化合物に対し、酸素を含む雰囲気下、加熱処理またはUV処理をして酸化シリコンを含むゲート絶縁膜を形成することを特徴とする請求項1に記載の有機トランジスタの製造方法。
- [3] 前記シロキサン化合物がメチルシロキサンポリマーであり、かつ、前記ポルフィリン化合物がテトラベンゾポルフィリンであることを特徴とする請求項1または2に記載の有機トランジスタの製造方法。
- [4] 前記シラザン化合物がペルヒドロポリシラザンであり、かつ、前記ポルフィリン化合物がテトラベンゾポルフィリンであることを特徴とする請求項1または2に記載の有機トランジスタの製造方法。
- [5] 前記ゲート絶縁膜の表面粗さを、RMS値で0.3nm以下にしたことを特徴とする請求項1から4のいずれか1項に記載の有機トランジスタの製造方法。
- [6] 前記有機半導体層は、塗布プロセスで形成することを特徴とする請求項1から5のいずれか1項に記載の有機トランジスタの製造方法。
- [7] 一対のソース電極及びドレイン電極と、このソース電極及びドレイン電極間のチャネルを形成するための有機半導体層と、この有機半導体層に積層されるゲート絶縁膜及びゲート電極と、を有する有機トランジスタであって、
前記有機半導体層がポルフィリン化合物により形成され、前記ゲート絶縁膜がシロキサン化合物またはシラザン化合物の硬化体により形成されていることを特徴とする有機トランジスタ。
- [8] 前記ゲート絶縁膜は、酸素を含む雰囲気下、前記シロキサン化合物またはシラザン化合物を加熱処理またはUV処理して生成される酸化シリコンを含むことを特徴とす

る請求項7に記載の有機トランジスタ。


- [9] 前記シロキサン化合物がメチルシロキサンポリマーであり、かつ、前記ポルフィリン化合物がテトラベンゾポルフィリンであることを特徴とする請求項7または8に記載の有機トランジスタ。
- [10] 前記シラザン化合物がペルヒドロポリシラザンであり、かつ、前記ポルフィリン化合物がテトラベンゾポルフィリンであることを特徴とする請求項7または8に記載の有機トランジスタ
- [11] 前記ゲート絶縁膜の表面粗さが、RMS値で0.3nm以下であることを特徴とする請求項7から10のいずれか1項に記載の有機トランジスタ。
- [12] 前記有機半導体層は、塗布プロセスによって形成されていることを特徴とする請求項7から11のいずれか1項に記載の有機トランジスタ。

[図1]




[図2]


(a)




(b)




(c)




(d)



[図3]



[図4]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2007/056425

A. CLASSIFICATION OF SUBJECT MATTER

*H01L29/786(2006.01)i, H01L21/336(2006.01)i, H01L51/05(2006.01)i,
H01L51/30(2006.01)i*

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/786, H01L21/336, H01L51/05, H01L51/30

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

<i>Jitsuyo Shinan Koho</i>	<i>1922-1996</i>	<i>Jitsuyo Shinan Toroku Koho</i>	<i>1996-2007</i>
<i>Kokai Jitsuyo Shinan Koho</i>	<i>1971-2007</i>	<i>Toroku Jitsuyo Shinan Koho</i>	<i>1994-2007</i>

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)
JSTPlus (JDream2)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2005-259875 A (Canon Inc.), 22 September, 2005 (22.09.05), Par. Nos. [0018] to [0021], [0036] to [0038], [0046] to [0048] & WO 2005/086253 A1	1-12
Y	WO 2000/059040 A1 (Seiko Epson Corp.), 05 October, 2000 (05.10.00), Page 17, lines 9 to 19; page 18, line 27 to page 19, line 5 & US 6514801 B1 & EP 1113502 A1 & CN 1297581 A & TW 475269 B	1-12

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier application or patent but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

21 June, 2007 (21.06.07)

Date of mailing of the international search report

03 July, 2007 (03.07.07)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2007/056425

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2005-509299 A (3M Innovative Properties Co.), 07 April, 2005 (07.04.05), Claims 1 to 2 & WO 2003/041186 A2 & US 2003/102472 A1 & EP 1442487 A2 & CN 1582505 A	3, 9
Y	JP 2006-100757 A (Seiko Epson Corp.), 13 April, 2006 (13.04.06), Par. No. [0027] (Family: none)	4, 10

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L29/786 (2006.01)i, H01L21/336 (2006.01)i, H01L51/05 (2006.01)i, H01L51/30 (2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L29/786, H01L21/336, H01L51/05, H01L51/30

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2007年
日本国実用新案登録公報	1996-2007年
日本国登録実用新案公報	1994-2007年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

JSTPlus (JDream2)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2005-259875 A (キヤノン株式会社) 2005.09.22, 【0018】-【0021】、 【0036】-【0038】、【0046】-【0048】 & WO 2005/086253 A1	1-12
Y	WO 2000/059040 A1 (セイコーエプソン株式会社) 2000.10.05, 第17 頁第9-19行、第18頁第27行-第19頁第5行 & US 6514801 B1 & EP 1113502 A1 & CN 1297581 A & TW 475269 B	1-12

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 21.06.2007	国際調査報告の発送日 03.07.2007
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官（権限のある職員） 河本 充雄 電話番号 03-3581-1101 内線 3462 4M 9056

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2005-509299 A (スリーエム イノベイティブ プロパティズ カンパニー) 2005.04.07, 請求項 1 – 2 & WO 2003/041186 A2 & US 2003/102472 A1 & EP 1442487 A2 & CN 1582505 A	3, 9
Y	JP 2006-100757 A (セイコーエプソン株式会社) 2006.04.13, 【0027】(ファミリーなし)	4, 10