(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3768357号 (P3768357)

(45) 発行日 平成18年4月19日(2006.4.19)

(24) 登録日 平成18年2月10日 (2006.2.10)

(51) Int.C1.			FΙ		
HO1L	27/04	(2006.01)	HO1L	27/04	С
HO1L	21/822	(2006.01)	HO1L	27/10	651
HO1L	27/108	(2006.01)			
H01L	21/8242	(2006.01)			

請求項の数 2 (全 17 頁)

 (21)出願番号 (22)出願日 (65)公開番号 (43)公開日 審査請求日 審判番号 	特願平10-341938 平成10年12月1日 (1998.12.1) 特開2000-174226 (P2000-174226A) 平成12年6月23日 (2000.6.23) 平成13年9月21日 (2001.9.21) 不服2004-21463 (P2004-21463/J1)	(73)特許権者 (74)代理人	皆 000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号 100070150 弁理士 伊東 忠彦
審判請求日	平成16年10月14日 (2004.10.14)	(72) 発明者 (72) 発明者	林 軍 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 中林 正明 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
			最終頁に続く

(54) 【発明の名称】高誘電体キャパシタの製造方法

(57)【特許請求の範囲】

【請求項1】

下側電極と、前記下側電極上に形成されたTa2O5よりなるキャパシタ絶縁膜と、前記 キャパシタ絶縁膜上に形成された上側電極とよりなる高誘電体キャパシタの製造方法にお いて、

基板上に、シリコン酸化膜を介して、前記下側電極として、Ti膜とTiN膜とを、前 記T i 膜が(002)自己配向を有し、前記T i N 膜が(111)配向を有するように順 次堆積する工程を含み、前記TiN膜上に(002)面を有するRu膜を形成する工程と

前記キャパシタ絶縁膜として、前記Ru膜上にTa,О,膜を堆積する工程と、 前記キャパシタ絶縁膜上に前記上側電極を形成する工程とを含み、

10

前記キャパシタ絶縁膜を形成する工程は、

前記Ta₂О₅膜を、N₂Oプラズマを用いて酸素欠損が補償されるように酸化する工程 と、

前記酸化されたTa₂О₅膜を、800~850 の温度において、不活性雰囲気中にお いて、前記 T a 2 O 5 膜が(001) 配向を有するように、また前記 T a 2 O 5 膜が 9 0 ~ 110の範囲の比誘電率を有するように、結晶化する工程とよりなることを特徴とする高 誘電体キャパシタの製造方法。

【請求項2】

前記Ta₂О₅膜を酸化する工程は、300~400 の温度において実行されることを 20 特徴とする請求項1記載の高誘電体キャパシタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

[0002]

本発明は一般に半導体装置に関し、特に高誘電体キャパシタ、かかる高誘電体キャパシ タを有する半導体装置、およびその製造方法に関する。

[0003]

微細化技術の進歩に伴って、半導体装置を集積化した半導体集積回路の集積密度は年々 向上している。これに伴い、個々の半導体装置も年々微細化されており、その結果半導体 装置の動作速度が向上している。また、DRAMのようなキャパシタを有する半導体記憶 装置においては、かかる微細化により保持される情報量が増大する。

10

【従来の技術】 [0004]

一方、DRAMのように情報をキャパシタ中に電荷の形で保持する半導体記憶装置では 、微細化が行き過ぎるとキャパシタの容量が非常に小さくなり、個々のメモリセルキャパ タに保持される電荷量が減少するため、安定な情報の保持が困難になる。キャパシタ容量 の減少は、キャパシタ絶縁膜の厚さを減少させればある程度は補償できるが、従来のSi O 。 膜あるいは S i N 膜をキャパシタ絶縁膜に使った場合には、 D R A M をいわゆるサブ ミクロンルールあるいはサブクオーターミクロンルールで作製しようとするとキャパシタ 絶縁膜の厚さを数nm以下にまで減少させる必要が出てくる。しかし、このような薄いキ ャパシタ絶縁膜を欠陥なしに形成することは困難であり、またこのように薄いキャパシタ 絶縁膜ではトンネル効果によるリーク電流の発生を回避することが困難である。

[0005]

これに対し従来より、DRAMのメモリセルキャパシタにおいて、キャパシタ絶縁膜と してTa,O₅を使うことが提案されており、さまざまな研究がなされている。 [0006]

図 1 (A) ~ (D) は、従来の T a 2 O 5 キャパシタ絶縁膜を使った M I S キャパシタ の製造工程を示す。

[0007]

図1(A)を参照するに、Si基板11上にはフィールド酸化膜12によりキャパシタ 形成領域が画成され、図1(B)の工程において前記キャパシタ形成領域上にポリシリコ ンパターン13とSiNパターン14とが、ポリシリコン膜およびSiN膜を順次堆積し パターニングすることにより形成される。前記ポリシリコンパターン13はキャパシタの 下側電極を構成する。また前記SiNパターン14は典型的には2nmの厚さに形成され る。

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

次に、図1(C)の工程において図1(B)の構造上にTa2O5 膜を典型的には約8 nmの厚さに堆積し、さらにパターニングすることによりTa,O。キャパシタ絶縁膜1 5 を形成する。さらに図1(D)の工程において前記キャパシタ絶縁膜15 上にPt等よ りなる上側電極パターン16を形成する。

【発明が解決しようとする課題】

[0009]

Ta2O5は単金属酸化物であり、従って図1(C)の工程において前記Ta2O5キ ャパシタ絶縁膜15はスパッタあるいはCVD法により安定して形成することが可能であ る。一方、Ta₂〇5はバルク結晶の状態で30~40程度の比誘電率を有しており、ま た薄膜の形でも同様の比誘電率が得られているが、この比誘電率の値は、PZT(Pb[Zr, Ti]O3)やSTO(SrTiO3)のようなペロブスカイト型の複合酸化物の 値よりも一桁程度小さい。 [0010]

50

30

40

単金属酸化物であるTa2O5においてペロブスカイト型複合酸化物と同程度の比誘電 率が実現できれば、非常に大きな容量を有するキャパシタを容易に、安定して、かつ安価 に形成できると考えられる。

【0011】

そこで本発明の課題は上記の課題を解決した、新規で有用な高誘電体キャパシタ、かか る高誘電体キャパシタを使った半導体装置、およびその製造方法を提供することを概括的 課題とする。

【0012】

本発明のより具体的な課題は、Ta₂O₅をキャパシタ絶縁膜に使ったキャパシタにお いてキャパシタ絶縁膜の比誘電率を向上させることにある。

【0013】

さらに、本発明の課題は比誘電率を向上させた T a 2 O 5 キャパシタ絶縁膜を有するキャパシタを使った半導体装置を提供することにある。

【課題を解決するための手段】

【0014】

<u>本発明は、上記の課題を請求項1に記載したように、</u>

<u>下側電極と、前記下側電極上に形成されたTa₂O₅よりなるキャパシタ絶縁膜と、前記</u> <u>キャパシタ絶縁膜上に形成された上側電極とよりなる高誘電体キャパシタの製造方法にお</u> いて、

<u>基板上に、シリコン酸化膜を介して、前記下側電極として、Ti膜とTiN膜とを、前</u>20 <u>記Ti膜が(002)自己配向を有し、前記TiN膜が(111)配向を有するように順</u> 次堆積する工程を含み、前記TiN膜上に(002)面を有するRu膜を形成する工程と

<u>`</u>

<u>前記キャパシタ絶縁膜として、前記Ru膜上にTa₂О₅膜を堆積する工程と、</u>

<u>前記キャパシタ絶縁膜上に前記上側電極を形成する工程とを含み、</u>

<u>前記キャパシタ絶縁膜を形成する工程は、</u>

請求<u>項2に記載したように、</u>

<u>前記 T a 2 O 5 膜を、 N 2 O プラズマを用いて酸素欠損が補償されるように酸化する工程</u> と、

<u>前記酸化されたTa₂O₅膜を、800~850</u>の温度において、不活性雰囲気中にお いて、前記Ta₂O₅膜が(001)配向を有するように、また前記Ta₂O₅膜が90~ <u>110の範囲の比誘電率を有するように、結晶化する工程とよりなることを特徴とする高</u> 誘電体キャパシタの製造方法により、または

30

40

10

<u>前記 T a 2 O 5 膜を酸化する工程は、300~400</u>の温度において実行されることを 特徴とする請求項1記載の高誘電体キャパシタの製造方法により解決する。

[0 0 1 5]

[作用]

図2(A)~(D)は、本発明による高誘電体キャパシタの20の原理を示す。ただし 図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

【0016】

図2(A)を参照するに、本発明による高誘電体キャパシタ20においてもSi基板1 1上にフィールド酸化膜パターン12によりキャパシタ形成領域が画成されるが、高誘電 体キャパシタ20においては図2(B)の工程において前記Si基板11のキャパシタ形 成領域にSiO2膜23を酸化工程あるいはCVD工程により形成し、さらに前記SiO 2 膜23上に厚さが約8nmのTi膜パターンとTiN膜パターンとを、それぞれスパッ タリング法および反応性スパッタリング法により順次堆積して下地膜24を形成し、さら にその上にRu膜25を下側電極として形成する。典型的には、前記Ru電極25はRu の焼結ターゲットを使い、5mTorrのAr雰囲気中、基板温度を約300°Cに設定 してスパッタリングを行なうことにより形成する。

(3)

10

20

30

40

次に図2(C)の工程において、前記図2(B)の構造上に、前記下側電極25を覆う ようにTa2O5 膜パターン26を、キャパシタ絶縁膜として、典型的にはスパッタリン グ法により、典型的には約8nmの厚さに形成し、さらに図2(D)の工程において前記 キャパシタ絶縁膜26を覆うようにPtよりなる上側電極27を、スパッタリング法等に より形成する。

【0018】

前記図2(C)の工程において、前記Ta2O5 膜パターン26は例えばTa2O5タ ーゲットを使い、0.005Torr以下の無酸素Ar雰囲気中、基板温度を280°C 以上、好ましくは約300°Cに設定してスパッタリングを行なうことにより堆積される 。このようにして形成されたTa2O5 膜26は堆積直後にはアモルファス状態にあるが 、300~450°Cの温度においてN2OあるいはO2プラズマ雰囲気中において1~ 1.5分間処理することにより膜中の酸素欠損が補償され、さらに750~800°Cの 温度においてN2雰囲気中あるいはAr雰囲気中において20~120秒間急速熱処理を 行なうことにより結晶化される。

【0019】

図3(A),(B)は、前記図2(C)の状態のTa2O5 膜26のX線回折パターン を示す。ただし、図3(B)は図3(A)の回折パターンの一部を拡大して示す拡大図で ある。図3(A),(B)中、試料Aとあるのは前記従来の高誘電体キャパシタ10にお いて、図1(C)の工程で前記Ta2O5 膜15に対して酸化雰囲気中、約850°Cの 温度で熱処理を行なった場合のX線回折パターンを、試料B1とあるのは前記高誘電体キ ャパシタ20において図2(C)の工程においてN2雰囲気中、800°Cにおいて急速 熱処理を行なった場合のX線回折パターンを、試料B2とあるのは前記高誘電体キャパシ タ20において図2(C)の工程においてO2雰囲気中、800°Cにおいて急速熱処理 を行なった場合のX線回折パターンを、さらに試料B3とあるのは先に説明したように、 前記高誘電体キャパシタ20において図2(C)の工程において前記Ta2O5 膜26に 対して300~450°Cの温度においてN2Oプラズマ処理を行ない、さらにN2雰囲 気中、800°Cにおいて急速熱処理を行なった場合をのX線回折パターン示す。 【0020】

図3(A)を参照するに、従来例に対応する試料Aを除き、残りの全ての試料B₁~B 3において、前記下側電極25を構成するRuの(002)面による回折ピークが観測さ れることがわかる。これは、前記下側電極25の下のTiN/Ti構造を有する下地電極 24において、前記SiO₂ 膜23上に形成されたTi膜が強い自己配向性により<00 2>方向に配向し、その結果形成されるTi膜の(002)面上に堆積されるTiN膜が (111)面を形成するためと考えられる。すなわち、Ru電極膜25をこのようなTi Nの(111)面上に堆積することにより、膜25は<002>方向に配向し、X線回折 パターン中にRuの(002)面による反射が観測されるものと考えられる。 【0021】

このように本発明の高誘電体キャパシタ20においてTiNの(1111)面上にRu膜 25を形成した場合、Ru膜25は(002)面を形成し、かかるRuの(002)面上 にTa205膜26を形成した場合、図3(B)の拡大図よりわかるように前記Ta20 5 膜26は<001>方向に配向し、その結果Ta2O5の(001)面による回折ピー クが観測されるようになる。その際、前記Ta2O5(001)面の回折ピークは試料B 1においては非常に低いのに対し、試料B2あるいはB3ではTa2O5の回折ピークの うち、最大のピークとなる。これに対し、従来の高誘電体キャパシタ10では、Ta2O 5の最大ピークは(101)面による反射に対応する。

[0022]

図4は、このようにして得られた高誘電体キャパシタにおけるTa2O5キャパシタ誘 電体膜の比誘電率を示す。

【0023】

図4を参照するに、試料Aは図3の試料Aに対応するが、この場合には得られるTa。 50

O5 膜は20~30程度の通常の比誘電率の値しか示さない。同様な結果は、前記下側電 極14がSiN膜上に形成された場合においても得られる。 【0024】

これに対し、図4中の試料BはRu(002)電極25上にTa2O5 膜26をスパッ タリングにより約8nmの厚さに堆積した直後の膜26の比誘電率を示す。この場合にも 、比誘電率の値は25~32の範囲にしかならない。

【0025】

さらに図4中、試料Cは前記Ru(002)電極25上にスパッタリングにより堆積さ れた厚さが約8nmのTa₂O₅膜26を、大気中(0.06Torr)あるいは真空中 、350~650°Cで熱処理した場合の膜26の比誘電率を示す。この試料Cでは比誘 電率の値が試料AあるいはBのものよりもわずかに増大し、30~45程度に達している のがわかる。また図4中、試料Dは前記試料Cの熱処理温度を700°C以上とした場合 の結果を示すが、この場合にはTa₂O₅膜26の比誘電率の値は55~70程度まで増 大する。

【 0 0 2 6 】

 一方図4中、試料Eは先に説明した試料B3に対応し、Ru(002)面上に堆積した アモルファスTa2O5 膜26をN2Oプラズマ中、350°Cで3分間処理した後、N2雰囲気中、800°Cの温度で1分間急速熱処理した場合の比誘電率を示す。図4よりわかるように、試料Eの場合、Ta2O5 膜の比誘電率の値は90~110に達することがわかる。一方、試料Eにおいて前記N2雰囲気中における急速熱処理の温度を700°Cとした場合には前記Ta2O5 膜26の比誘電率の値は55~70程度まで減少する。先にも説明したように、このように処理されたTa2O5 膜26は(001)面により画成される。

20

10

[0027]

このことから、Ta2O5をキャパシタ誘電体膜とする高誘電体キャパシタ20において、前記Ta2O5膜に対して試料Eの処理を行なうことにより、同じ厚さのTa2O5 膜を有する従来の高誘電体キャパシタ10の約12倍のキャパシタンスを実現することが可能になる。

[0028]

図 5 は、図 4 の試料 E に対応する厚さが 2 8 n m の T a 2 O 5 膜を使った高誘電体キャ 30 パシタ 2 0 のリーク電流特性を示す。ただし、この構成では前記 T i N / T i 下地膜が前 記 S i 基板 1 1 上に直接に形成されている。この構成においては前記 T a 2 O 5 膜の S i O 2 に換算した厚さは 0 . 8 6 n m となるが、印加電圧を 1 V とした場合のリーク電流は 4 . 6 × 1 0⁻⁸ A / c m² 以下となる。

[0029]

図6は、このようにしてRu(002)面上に形成された、(001)面を有する前記 図4の試料Eに対応するTa₂O₅膜の透過電子顕微鏡(TEM)像を示す。図6を参照 するに、Ta₂O₅膜は前記Ru(002)面上においてほぼ単結晶に近い板状結晶を形 成することがわかる。また、このようにして得られたTa₂O₅板状結晶については、格 子像も観察されている。

40

【 0 0 3 0 】

これに対し、図7は図4の試料Eの対応する高誘電体キャパシタのTa2O5膜のTE M像を示す。図7を参照するに、この高誘電体キャパシタではTa2O5膜が、図6の場合のような実質的に単結晶になっておらず、柱状結晶の集合になっているのがわかる。 【発明の実施の形態】

1 元明の美旭の形

- **[**0031**]**
- [第1実施例]

図8(A)~図11(K)は、本発明の第1実施例による高誘電体キャパシタの製造工 程を示す。

【0032】

図8(A)を参照するに、基板31中には拡散領域31Aが形成されており、前記基板 上にはさらに前記拡散領域31Aに隣接して、典型的にはSiO₂よりなる絶縁膜32が 形成されている。前記絶縁膜32上にはTi膜33およびTiN膜34を介して典型的に はWよりなる導体パターン35が配線パターンとして形成され、さらに前記配線パターン 35は層間絶縁膜36により覆われる。前記導体パターン35はMOSトランジスタのゲ ート電極を構成してもよい。

【0033】

次に図8(B)の工程において、前記層間絶縁膜36中に前記拡散領域31Aを露出す るコンタクトホール36Aが形成され、さらに図8(C)の工程において前記層間絶縁膜 36上に、前記コンタクトホール36Aの側壁および露出されている拡散領域31Aの表 面を覆うようにSiO₂膜37が堆積される。

【0034】

次に図9(D)の工程において前記SiO₂ 膜37をエッチバックし、前記コンタクト ホール36Aの側壁に前記絶縁膜37を残したまま前記拡散領域31Aを露出し、さらに 図9(E)の工程において図9(D)の構造上に導電性ポリシリコンあるいはアモルファ スシリコンよりなる導体層38をCVD法により堆積する。さらに図9(F)の工程で、 前記層間絶縁膜36上の導体層38を化学機械研磨(CMP)法により除去し、前記コン タクトホール36Aを埋める導体プラグ38Aを形成し、前記導体プラグ38Aを多少エ ッチバックした後、図10(G)の工程で前記導体プラグ38A上にTi膜39およびT iN膜40をスパッタリングおよび反応性スパッタリングにより、順次堆積する。 【0035】

20

10

さらに図10(H)の工程において、前記層間絶縁膜36上に前記導体プラグ38A上のTiN膜40を覆うようにRu膜41をスパッタリングにより堆積し、さらにその上にSiO₂あるいはTiNよりなるハードマスク層42を堆積する。

【0036】

さらに図10(I)の工程において、前記ハードマスク層42をパターニングしてハー ドマスクパターンを形成し、前記ハードマスクパターンをマスクに前記Ru層41をパタ ーニングして下側電極パターン41Aを形成する。

【0037】

次に、図11(J)の工程において、前記層間絶縁膜36上に、前記下側電極パターン 30 41Aを覆うようにTa₂O₅ 膜43をスパッタリングにより堆積し、さらにこれをN₂ OプラズマあるいはO₂プラズマ中、300~450°C、典型的には350°の温度に おいて1~5分間処理し、さらにN₂雰囲気中、700~850°C、好ましくは約80 0°Cの温度で20~120分間熱処理する。さらに、図11(K)の工程で、図11(J)の構造上にPt等よりなる上側電極44を、前記上側電極44が前記Ta₂O₅ 膜4 3を覆うように堆積する。

【0038】

図11(K)の構造では、前記層間絶縁膜36上にTa2O5 膜43をキャパシタ絶縁 膜とする高誘電体キャパシタが、前記基板31中の拡散領域31Aに、前記導電性プラグ 38A,Ti膜39およびTiN膜40を介して電気的に接続された状態で形成される。 かかる高誘電体キャパシタでは、Ruよりなる前記下側電極41Aが(002)面により 画成されるため、前記Ta2O5キャパシタ絶縁膜43の主面が、図3(A),(B)の 試料B3に示すように(001)配向面により画成される。また前記Ta2O5キャパシ タ絶縁膜43は図4の試料Eのように非常に大きな比誘電率を有するため、高誘電体キャ パシタは大きなキャパシタンスを示す。

【0039】

本実施例の高誘電体キャパシタにおいては、前記 T i 膜 3 9 および T i N 膜 4 0 のかわ りにW 膜およびW N x 膜をそれぞれ使うことも可能である。W 膜はスパッタリング法によ り容易に形成でき、またW N x 膜は例えばスパッタリングにより形成されたW 膜を N H 3 雰囲気中、 7 0 0 ~ 8 0 0 ° C で 5 ~ 6 0 分間程度熱処理することにより形成できる。

50

[第1参考例]

図12(A)~14(H)は本発明の第<u>1参考</u>例によるDRAM50の製造工程を示す 図である。

[0040]

図12(A)を参照するに、p-型Si基板51上にはフィールド酸化膜52によりメ モリセル領域が形成される。さらに、前記Si基板51上にはゲート絶縁膜53が前記メ モリセル領域を覆うように形成され、ゲート電極54が前記ゲート絶縁膜53上に、通常 のMOSトランジスタと同様に形成される。ゲート電極54はメモリセル領域を横断する ワード線の一部を構成する。さらに、基板51中には、前記ゲート電極54の両側にn型 の拡散領域55,56が、ゲート電極54を自己整合マスクに使って形成される。 【0041】

MOSトランジスタがこのようにして形成された後、前記基板51上にはゲート電極5 4を覆うようにSiO2 膜57が形成され、前記SiO2 膜57中には周知のフォトリソ グラフィー法により、前記拡散領域55を露出するコンタクトホールが形成される。 【0042】

さらに、前記コンタクトホールの形成の後、前記SiO₂ 膜57上にはWSi層が前記 コンタクトホールを含むように堆積され、その結果前記WSi層は前記コンタクトホール において前記拡散領域55とコンタクトする。このWSi層をパターニングすることによ り、図12(A)に示すビット線電極58が形成される。

[0043]

次に、図12(B)の工程において、典型的にはSiO₂よりなる層間絶縁膜59が図 12(A)の構造上に堆積され、例えばCMP(化学機械研磨)法を使った平坦化の後、 前記層間絶縁膜59中に拡散領域56を露出する深いコンタクトホール60が、高解像度 フォトリソグラフィーにより形成される。

[0044]

次に、図12(C)の工程において、図12(B)の構造上に、Pによりn⁺型にドー プされたポリシリコン膜61が、CVD法により、前記ポリシリコンSi膜61が前記コ ンタクトホール60を充填するように堆積され、さらに図13(D)の工程において前記 ポリシリコン膜61をドライエッチングにより層間絶縁膜59の表面が露出するまでエッ チバックすることにより、前記コンタクトホールをポリシリコンプラグ62が充填した構 造が得られる。

【 0 0 4 5 】

図13(D)の工程では、さらに前記層間絶縁膜59上にTi膜(図示せず)がスパッ タリング法により、前記ポリシリコンプラグ62を覆うように形成され、さらにその上に TiN膜(図示せず)が反応性スパッタリング法により、拡散障壁層として形成される。 図13(D)の工程ではさらにその上に(002)面を有するRu膜63がAr雰囲気中 、典型的には約280°C以上の基板温度でのスパッタリングにより形成され、前記Ru 膜63上にはTa2O5膜64が、先に説明したAr雰囲気中におけるスパッタリング法 により形成される。堆積されたTa2O5膜64は先に説明したようにN2OあるいはO 2プラズマ中、300~450°Cの温度で1~5分間処理され、膜64中に形成された 酸素欠損が解消される。さらに前記Ta2O5膜64をN2等の不活性雰囲気中、700 ~850°Cの温度で20~120秒間程度急速加熱処理することにより、結晶化する。 このようにして結晶化したTa2O5 膜64は、先に図3(A),(B)で説明したよう に(001)面を有し、90~110、あるいはそれ以上の比誘電率を有する。

次に、図13(E)の工程において、前記Ta2O5 膜64およびその下のRu膜63 はフォトリソグラフィー法により所望のパターンにパターニングされる。前記Ru膜63 のパターニングの結果、高誘電体キャパシタの下側電極65が形成され、また前記Ta2 O5 膜64のパターニングの結果キャパシタ絶縁膜66が形成される。 【0047】 10

20

30

さらに、図13(F)の工程では、図13(E)の構造上に前記キャパシタ絶縁膜66 を覆うようにSiO₂ 膜67がCVD法により堆積され、さらに前記SiO₂ 膜67中に 前記キャパシタ絶縁膜66を露出するコンタクトホール68が形成される。さらに、図1 4(G)の工程において、前記SiO₂ 膜67上に露出したキャパシタ絶縁膜66を覆う ようにPtパターン69が強誘電体キャパシタの上側電極として形成され、さらに図14 (H)の工程において、前記SiO₂ 膜67上に前記上側電極69を覆うように層間絶縁 膜70が形成される。また、前記層間絶縁膜70上には配線パターン71が形成される。 【0048】

図14(H)のDRAM50では、前記Ta2O5 膜をキャパシタ絶縁膜として有する メモリセルキャパシタの容量が非常に大きいため、メモリセルをサブミクロンあるいはサ ブクオーターミクロン以下に微細化しても安定な情報の保持が可能である。またTa2O 5 膜はスパッタリング法、およびそれに引き続く低温酸化工程および急速熱処理工程(R TN)により、容易に、再現性良く、安価に形成することが可能である。 [第2参考例]

次に、本発明の第<u>2参考</u>例によるDRAM80を、図15(A)~17(G)を参照し ながら説明する。ただし、先に説明した部分には同一の参照符号を付し、説明を省略する

【0049】

本<u>参考</u>例でも先の<u>参考</u>例と同様に、前記 p 型 S i 基板 5 1 上にメモリセル領域がフィー ルド酸化膜 5 2 により画成される。さらに、ゲート絶縁膜 5 3 およびゲート電極 5 4 が同 20 様に形成されるが、図示の例では二つのゲート電極 5 4 が形成されているのがわかる。 【0050】

ゲート電極54は電極54の断面形状に対応したSiO2膜72により覆われ、さらに 前記ゲート電極54をマスクに前記基板51中、前記ゲート電極54の両側に拡散領域5 5および56が形成される。一方、前記ゲート電極54は前記SiO2膜72を自己整合 マスクとしてパターニングされる。

【0051】

次に、図15(B)の工程において図15(A)の構造は先の<u>参考</u>例と同様にSiO₂ 膜57により覆われ、前記SiO₂膜57のうち、前記拡散領域55に対応する部分に基 板51に実質的に垂直に作用する異方性エッチングを行ない、前記拡散領域55を露出す るコンタクトホール73を自己整合的に形成する。このようにして形成された自己整合コ ンタクトホール73はゲート電極54の側壁を覆うSiO₂膜77により画成される。 【0052】

図15(B)の工程の後、図15(C)の工程においてWSi層を堆積し、これをパタ ーニングすることにより、前記拡散領域55にコンタクトするビット線58が形成される

【0053】

次に、図16(D)の工程において、図15(C)の構造上に層間絶縁膜59を堆積し 、CMP法により平坦化した後、前記層間絶縁膜59中に前記拡散領域56を露出するコ ンタクトホール60を形成する。コンタクトホール60を形成した後、図16(D)の構 造上にはPにより n 型にドープされたアモルファスシリコン膜がCVD法により、前記コ ンタクトホール60を埋めるように堆積される。このように堆積されたアモルファスシリ コン膜のうち、層間絶縁膜59上に堆積した部分は除去され、その結果前記コンタクトホ ール60がアモルファスシリコンよりなる導体プラグ62により埋められた構造が得られ る。

【0054】

このように導体プラグを形成した後、図16(E)の工程においてT i 膜を、T i をタ ーゲットとして使うスパッタリング法により、約20 n m の厚さに堆積する。さらに前記 T i 膜の堆積の後、同じT i ターゲットを使った反応性スパッタリングをN₂ 雰囲気中で 行なうことにより、厚さが約50 n m のT i N 膜を前記T i 膜上に形成する。 10

30

[0055]

前記 T i N 膜は導体膜63の一部を構成するが、本<u>参考</u>例では前記 T i N 膜上に前記導体膜63の残りの部分として R u 膜を、 R u ターゲットを使ったスパッタリング法により 堆積する。前記 R u 膜のスパッタリングは先に説明したのと同様な条件下で、約100 n mの厚さになるように行われ、その結果形成された前記導体膜63は、 R u / T i N / T i構造を有するようになる。

【0056】

前記導体膜63が形成された後、前記Ru膜はレジストパターンをマスクにドライエッ チングあるいはイオンミリング法によりパターニングされ、さらにその下のTiN/Ti 膜が前記Ruパターンをマスクに、CH₂ClとCl₂の混合ガスをエッチングガスとし たドライエッチング工程により、パターニングされる。その結果、前記Ru/TiN/T i構造を有する下側電極65が、図17(F)に示すように前記層間絶縁膜59上に形成 される。このようにして形成された下側電極65中のRuパターンは、先にも説明したよ うに(002)面を有する。

[0057]

図17(F)の工程では、さらに前記下側電極65上にTa2O5 膜66が先に説明したようにAr雰囲気中でのスパッタリングにより形成され、さらにこれを280~300 °Cの温度でN2OプラズマあるいはO2プラズマ処理することにより、膜66中の酸素 欠損が解消される。さらに、堆積されたTa2O5 膜66をN2雰囲気中において700 ~850°Cの温度で20~120秒間程度熱処理することにより、結晶化される。この ようにして結晶化されたTa2O5 膜66は(001)面を有し、90~110程度の非 常に大きな比誘電率を示す。

[0058]

さらに、図17(F)の工程では、前記Ta₂ O₅ 膜66上にさらにPt膜が堆積され 、レジストパターンを使ったイオンミリング法を適用することにより上側電極69が形成 される。さらに前記Ta₂ O₅ 膜66を同じレジストパターンをマスクにイオンミリング 法によりパターニングすることにより、キャパシタ絶縁膜が形成される。前記下側電極6 5、キャパシタ絶縁膜66および上側電極69は、前記導体プラグ62により前記拡散領 域56に電気的に接続された高誘電体メモリセルキャパシタを形成する。

【0059】

さらに、図17(G)の工程において層間絶縁膜70が前記層間絶縁膜59上に、前記 高誘電体メモリセルキャパシタを覆うように堆積され、さらに前記層間絶縁膜70上にA 1あるいはA1合金よりなる配線パターン71が形成される。

 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

本<u>参考</u>例によるDRAM80においても、前記Ta₂O₅ 膜をキャパシタ絶縁膜として 有するメモリセルキャパシタの容量が非常に大きいため、メモリセルをサブミクロンある いはサブクオーターミクロン以下に微細化しても安定な情報の保持が可能である。またT a₂O₅ 膜はスパッタリング法、およびそれに引き続く低温酸化工程および急速熱処理工 程(RTN)により、容易に、再現性良く、安価に形成することが可能である。

【0061】

以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限 定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可 能である。

【発明の効果】

[0062]

請求項1~2記載の本発明の特徴によれば、Ta2O5 膜をキャパシタ絶縁膜として有 する高誘電体キャパシタの容量が非常に大きいため、例えば本発明の高誘電体キャパシタ をサブミクロンあるいはサブクオーターミクロン以下の微細化されたDRAMにおいてメ モリセルキャパシタとして使っても、安定な情報の保持が可能である。またTa2O5 膜 はスパッタリング法、およびそれに引き続く低温酸化工程および急速熱処理工程(RTN 10

20



)により、容易に、再現性良く、安価に形成することが可能である。 【図面の簡単な説明】 【図1】 (A)~(D)は、従来の高誘電体キャパシタの製造工程を説明する図である 【図2】 (A)~(D)は、本発明による高誘電体キャパシタの原理を示す図である。 【図3】 (A),(B)は、本発明による高誘電体キャパシタにおける下部電極および その上の高誘電体膜のX線回折図形を示す図である。 本発明による高誘電体膜の誘電率を、従来の高誘電体膜の誘電率と比較して示 【図4】 す図である。 【図5】 本発明による高誘電体キャパシタのリーク電流特性を示す図である。 【図6】 本発明による高誘電体キャパシタの断面TEM像を示す図である。 【図7】 異なった条件で形成した高誘電体キャパシタの断面TEM像を示す図である。 【図8】 (A)~(C)は、本発明の第1実施例による高誘電体キャパシタの製造工程 を示す図(その1)である。 【図9】 (D)~(F)は、本発明の第1実施例による高誘電体キャパシタの製造工程 を示す図(その2)である。 【図10】 (G)~(I)は、本発明の第1実施例による高誘電体キャパシタの製造工 程を示す図(その3)である。 【図11】 (J)~(K)は、本発明の第1実施例による高誘電体キャパシタの製造工 程を示す図(その4)である。 【図12】 (A)~(C)は、本発明の第1参考例によるDRAMの製造工程を示す図 (その(1)である。 【図13】 (D)~(F)は、本発明の第<u>1参考</u>例によるDRAMの製造工程を示す図 (その(2)である。 【図14】 (G)~(H)は、本発明の第1参考例によるDRAMの製造工程を示す図 (その(3)である。 【図15】 (A)~(C)は、本発明の第2参考例によるDRAMの製造工程を示す図 (その(1)である。 【図16】 (D)~(E)は、本発明の第2参考例によるDRAMの製造工程を示す図 (その(2)である。 【図17】 (F)~(G)は、本発明の第2参考例によるDRAMの製造工程を示す図 (その(3)である。 【符号の説明】 10,20,30 高誘電体キャパシタ 11,31 Si基板 12 フィールド酸化膜 13 ポリシリコンパターン 14,23 SiO₂膜 15 Ta₂O₅膜 16,27,44 上側電極 24 T i N / T i 膜 25 Ru(002)下側電極 26,43 Ta₂O₅(001)膜 31A,55,56 拡散領域 32 絶縁膜 33,39 T i 膜 34,40 TiN膜 35 導体パターン 36 層間絶縁膜

(10)

36A コンタクトホール

20

10

30

37 側壁絶縁膜 38 導体膜 38A 導体プラグ 4.1 R u 膜 41A Ru(002)電極 4 2 S i O 2 膜 50 DRAM 51 Si基板 52 フィールド酸化膜 5 3 ゲート絶縁膜 54 ゲート電極 57 SiO2膜 58 ビット線電極 59 層間絶縁膜 60 コンタクトホール 6 1 導体膜 62 導体プラグ 63 T i N / T i 下地膜 64 R u (002)膜 65 T i N / T i 下地パターン 66 Ru(002)下側電極 67 SiO₂膜 68 Ta₂O₅(001)キャパシタ絶縁膜 69 上側電極 70 層間絶縁膜 71 配線パターン 72 SiO2膜

73 自己整合開口部

10

【図1】

(A)~(D)は、従来の高誘電体キャパシタの製造工程を説明する図











(A)~(D)は、本発明による高誘電体キャパシタの原理を示す図









【図3】

(A),(B)は、本発明による高誘電体キャパシタにおける下部電極 およびその上の高誘電体膜のX線回折図形を示す図



本発明による高誘電体膜の誘電率を、従来の高誘電体膜の誘電率と 比較して示す図

【図4】



本発明による高誘電体キャパシタのリーク電流特性を示す図







【図7】

異なった条件で形成した高誘電体キャパシタの断面TEM像を示す図



【図8】

(A)~(C)は、本発明の第1実施例による高誘電体キャパシタの 製造工程を示す図(その1)

30





(B)

(C)



【図9】

(D)~(F)は、本発明の第1実施例による高誘電体キャパシタの 製造工程を示す図(その2)







【図10】

(G)

(H)

(I)

(G)~(I)は、本発明の第1実施例による高誘電体キャパシタの 製造工程を示す図(その3)

30







【図11】

(J)~(K)は、本発明の第1実施例による高誘電体キャパシタの 製造工程を示す図(その4)

30





【図12】

(A)~(C)は、本発明の第2実施例によるDRAMの製造工程を 示す図(その1)









【図13】

(D)~(F)は、本発明の第2実施例によるDRAMの製造工程を 示す図(その2)









【図14】

50





【図15】

(A)~(C)は、本発明の第3実施例によるDRAMの製造工程を 示す図(その1)







【図16】

(D)~(E)は、本発明の第3実施例によるDRAMの製造工程を 示す図(その2)





⁽G)~(H)は、本発明の第2実施例によるDRAMの製造工程を 示す図(その3)

【図17】

(F)~(G)は、本発明の第3実施例によるDRAMの製造工程を 示す図(その3)





フロントページの続き

合議体 審判長 河合 章 審判官 瀧内 健夫

審判官 橋本 武

(56)参考文献 特開平10-189904(JP,A) 特開平10-270662(JP,A) 特開平10-247723(JP,A) 特開平07-014986(JP,A) 特開平07-161931(JP,A) 特開平10-313103(JP,A) C.Chaneliere et al、 Properties of amorphous and crystalinne Ta2O5 thin films deposited on Si from a Ta(OC2H5)5 precursor、 Journal of Applied Physics、 1998年5月1日、Vol.83、No.9, p.4823-4829