(12) 特許公報(B2)

(11)特許番号

(24) 登録日 令和3年4月23日 (2021.4.23)

特許第6873791号

(P6873791)

```
(45) 発行日 令和3年5月19日 (2021.5.19)
```

(19) **日本国特許庁(JP)**

(51) Int.Cl.			FΙ		
HO1L	25/07	(2006.01)	HO1L	25/04	С
HO1L	25/18	(2006.01)	HO1L	23/30	R
HO1L	23/29	(2006.01)	HO1L	23/36	А
HO1L	23/31	(2006.01)			

	(포 패 뒷/
--	---------

(21) 出願番号	特願2017-72082 (P2017-72082)	(73)特許権者	首 000116024
(22) 出願日	平成29年3月31日 (2017.3.31)		ローム株式会社
(65) 公開番号	特開2018-174252 (P2018-174252A)		京都府京都市右京区西院溝崎町21番地
(43) 公開日	平成30年11月8日 (2018.11.8)	(74) 代理人	100083806
審査請求日	令和2年2月17日 (2020.2.17)		弁理士 三好 秀和
		(74) 代理人	100133514
			弁理士 寺山 啓進
		(72)発明者	岩橋 清太
			京都府京都市右京区西院溝崎町21番地
			ローム株式会社内
		審査官	正山 旭
			最終頁に続く

(54) 【発明の名称】パワーモジュールおよびその製造方法

(57)【特許請求の範囲】

【請求項1】

熱膨張率に異方性を有する基板と、

前記基板上に実装された半導体デバイスと、

前記基板上に積層され、前記半導体デバイスを封止する樹脂と

を備え、

前記基板の前記半導体デバイスが実装される面の任意の方向をX方向、前記X方向に直 交する方向をY方向とした場合、

前記基板は、前記×方向に比べて前記×方向に熱膨張率が小さく、

前記樹脂は、前記X方向に比べて前記Y方向に熱膨張率が小さい ことを特徴とするパワーモジュール。 10

【請求項2】

前記基板は、グラファイト基板であることを特徴とする請求項1に記載のパワーモジュ ール。

【請求項3】

前記グラファイト基板は、面方向よりも厚み方向に熱伝導率が相対的に高い配向を備えることを特徴とする請求項2に記載のパワーモジュール。

【請求項4】

前記樹脂は、熱可塑性樹脂であることを特徴とする請求項1~3のいずれか1項に記載のパワーモジュール。

(2) JP 6873791 B2 2021.5.19 【請求項5】 前記熱可塑性樹脂は、液晶ポリマーであることを特徴とする請求項4に記載のパワーモ ジュール。 【請求項6】 前記パワーモジュールの前記樹脂は、射出成型によって成型され、 前記樹脂は、成型時の注入方向に沿う方向の熱膨張率が小さいように異方性が生じ、前 記基板の低熱膨張率方向の一端に注入ゲートが配置されたときのゲート痕を備える ことを特徴とする請求項1~5のいずれか1項に記載のパワーモジュール。 【請求項7】 前記樹脂の注入方向は、前記Y方向を基準として-45度以上+45度以下であること を特徴とする請求項6に記載のパワーモジュール。 【請求項8】 前記基板上に配線パターンを有する銅層が形成され、 前記銅層上に前記半導体デバイスが搭載され、 前記半導体デバイスがパワー端子および出力端子に接続され、 前記各端子の一部を除き、前記樹脂により封止されている ことを特徴とする請求項1~7のいずれか1項に記載のパワーモジュール。 【請求項9】 前記パワーモジュールは、Si系またはSiC系のIGBT、ダイオード、MOSFE T、GaN系FETのいずれかを備えることを特徴とする請求項1~8のいずれか1項に 記載のパワーモジュール。 【請求項10】 前記パワーモジュールは、ワンインワンモジュール、ツーインワンモジュール、フォー インワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイト インワンモジュール、トゥエルブインワンモジュール、またはフォーティーンインワンモ ジュールのいずれかを構成することを特徴とする請求項1~9のいずれか1項に記載のパ ワーモジュール。 【請求項11】 熱膨張率に異方性を有する基板が形成される工程と、 前記基板上に半導体デバイスが実装される工程と、 前記基板上に前記半導体デバイスを封止するように樹脂が積層される工程と を有し、 前記基板面の任意の方向をX方向、前記X方向に直交する方向をY方向とした場合、 前記基板は、前記X方向に比べて前記Y方向に熱膨張率が小さくなるように形成され、 前記樹脂は、前記Y方向の一端から樹脂を注入して形成される ことを特徴とするパワーモジュールの製造方法。 【請求項12】 前記基板は、グラファイト基板であることを特徴とする請求項11に記載のパワーモジ ュールの製造方法。 【請求項13】 前記グラファイト基板は、面方向よりも厚み方向に熱伝導率が相対的に高い配向を備え ることを特徴とする請求項12に記載のパワーモジュールの製造方法。 【請求項14】 前記樹脂は、熱可塑性樹脂であることを特徴とする請求項11~13のいずれか1項に 記載のパワーモジュールの製造方法。 【請求項15】 前記熱可塑性樹脂は、液晶ポリマーであることを特徴とする請求項14に記載のパワー モジュールの製造方法。 【請求項16】

前記パワーモジュールは、射出成型によって成型され、

50

10

20

30

(3)

xpansion、熱膨張率)は、X方向に約25ppm/K、Y方向に約-0.6ppm/Kで あるため、各方向のCTEのミスマッチによりグラファイト基板に反りが発生してしまう 。このような反りを発熱毎に繰り返すことは、パワーモジュール内の配線の断線や耐湿性 の低下等で信頼性を低下させる恐れが有った。

【 0 0 0 6 】

本実施の形態は、パワーモジュールに用いるグラファイト基板の反りを抑制し、信頼性 を向上することができるパワーモジュールおよびその製造方法を提供する。

【課題を解決するための手段】

【 0 0 0 7 】

本実施の形態の一態様によれば、異方性を有する基板と、前記基板上に実装された半導 10 体デバイスと、前記基板上に積層された樹脂とを備え、前記基板面の任意の方向をX方向 、前記X方向に直交する方向をY方向とした場合、前記基板は、前記X方向に比べて前記 Y方向に熱膨張率が小さく、前記樹脂は、前記X方向に比べて前記Y方向に熱膨張率が小 さいパワーモジュールが提供される。

[0008]

本実施の形態の他の一態様によれば、異方性を有する基板が形成される工程と、前記基 板上に半導体デバイスが実装される工程と、前記基板上に樹脂が積層される工程とを有し 、前記基板面の任意の方向をX方向、前記X方向に直交する方向をY方向とした場合、前 記基板は、前記X方向に比べて前記Y方向に熱膨張率が小さくなるように形成され、前記 樹脂は、前記X方向に比べて前記Y方向に熱膨張率が小さくなるように<u>前記Y方向の一端</u> から樹脂を注入して形成されるパワーモジュールの製造方法が提供される。

20

【発明の効果】 【0009】

本実施の形態によれば、反りを抑制することができるパワーモジュールおよびその製造 方法を提供することができる。

【図面の簡単な説明】

[0010]

【図1】比較例に係るパワーモジュールの要部を示す模式的鳥瞰構成図。

【図2】実施の形態に係るパワーモジュールの要部を示す模式的鳥瞰構成図。

【図3】実施の形態に係るパワーモジュールが備える液晶ポリマーの異方性制御方法を示 30 す模式的側面構成図。

- 【図4】実施の形態に係るパワーモジュールのシミュレーションの構造モデルを示す模式 的鳥瞰構成図であり、(a)分解構造、(b)積層構造。
- 【図5】実施の形態に係るパワーモジュールのシミュレーションに用いるパラメータの説 明図。

【図 6 】図 4 および図 5 に示される条件でシミュレーションした場合に発生する構造モデ ルの反りを示す模式的鳥瞰構成図であり、(a) Low - CTE、(b) Middle -CTE、(c) High - CTE、(d) Asym - CTE。

【図7】図6に示される4つの構造モデルの反りを比較するグラフ。

【図8】図4および図5に示される条件でシミュレーションした場合に樹脂にかかるミー 40 ゼス応力を示す模式的鳥瞰構成図であり、(a)Low-CTE、(b)Middle-CTE、(c)High-CTE、(d)Asym-CTE。

【図9】図8に示される4つの構造モデルの樹脂にかかるミーゼス応力の最大値を比較す るグラフ。

【図10】図4および図5に示される条件でシミュレーションした場合にグラファイト基板にかかるミーゼス応力を示す模式的鳥瞰構成図であり、(a)Low-CTE、(b) Middle-CTE、(c)High-CTE、(d)Asym-CTE。

【図11】図10に示される4つの構造モデルのグラファイト基板にかかるミーゼス応力の最大値を比較するグラフ。

【図12】実施例1に係るパワーモジュールの説明図であり、(a)模式的側面構造図、 ⁵⁰

(b)模式的平面構造図。

【図13】実施例2に係るパワーモジュールの模式的側面構造図。

【図14】実施の形態に係るパワーモジュールに適用可能なグラファイトプレートを構成 するグラファイトシートの積層構造の模式的鳥瞰構成図。

- 【図15】実施の形態に係るパワーモジュールに適用可能なグラファイトプレートの一例 であって、(a)第 1 のグラファイトプレートGP(XY)を例示する模式的鳥瞰構成図 、(b)第2のグラファイトプレートGP(XZ)を例示する模式的鳥瞰構成図。
- 【図16】実施の形態に係るパワーモジュールであって、(a)ワンインワン(1 in 1)モジュールのSiC MOSFETの模式的回路表現図、(b)1 in 1モジュールの IGBTの模式的回路表現図。
- 【図17】実施の形態に係るパワーモジュールであって、1 in 1モジュールのSiC MOSFETの詳細回路表現図。
- 【図18】実施の形態に係るパワーモジュールであって、(a)ツーインワン(2 in 1)モジュールのSiC MOSFETの模式的回路表現図、(b)2 in 1モジュールの IGBTの模式的回路表現図。
- 【図19】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって 、ソースパッド電極SPD、ゲートパッド電極GPDを含むSiC MOSFETの模式 的断面構造図。
- 【図20】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって 20 、エミッタパッド電極EPD、ゲートパッド電極GPDを含むIGBTの模式的断面構造 义。

10

- 【図21】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって 、SiC DI(Double Implanted)MOSFETの模式的断面構造図。
- 【図22】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって SIC T(Trench)MOSFETの模式的断面構造図。
- 【図23】実施の形態に係るパワーモジュールを用いて構成した3相交流インバータの回 路構成において、(a)半導体デバイスとしてSiC MOSFETを適用し、電源端子 PL・接地端子NL間にスナバコンデンサを接続した回路構成例、(b)半導体デバイス としてIGBTを適用し、電源端子PL・接地端子NL間にスナバコンデンサを接続した 回路構成例。

30

- 【図24】実施の形態に係るパワーモジュールを用いて構成した3相交流インバータの回 路構成において、半導体デバイスとしてSiC MOSFETを適用した3相交流インバ ータの回路構成図。
- 【図25】実施の形態に係るパワーモジュールを用いて構成した3相交流インバータの回 路構成において、半導体デバイスとしてIGBTを適用した3相交流インバータの回路構 成図。
- 【図26】実施の形態に係るパワーモジュールであって、半導体デバイスとしてSiC MOSFETを適用した2 in 1モジュール(ハーフブリッジ内蔵モジュール)の模式的 鳥瞰パターン構成図。
- 40 【図27】実施の形態に係るパワーモジュールであって、モールドタイプのモジュールと して、ハーフブリッジ内蔵モジュールの樹脂モールド後の模式的鳥瞰構成図。
- 【図28】実施の形態に係るパワーモジュールであって、シックスインワン(6 in 1) モジュールの模式的鳥瞰パターン構成図。
- 【図29】実施の形態に係るパワーモジュールの概略構成を示す、(a)模式的鳥瞰パタ ーン構成図、(b)模式的平面パターン構成図。
- 【図30】実施の形態に係るパワーモジュールの概略構成を示す、(a)模式的鳥瞰パタ ーン構成図、(b)模式的平面パターン構成図。
- 【発明を実施するための形態】

[0011]

次に、図面を参照して、本実施の形態について説明する。以下に説明する図面の記載に 50 おいて、同一または類似の部分には同一または類似の符号を付している。ただし、図面は 模式的なものであり、各構成部品の厚みと平面寸法との関係などは現実のものとは異なる ことに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断 すべきものである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分 が含まれていることは勿論である。

【0012】

また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示する ものであって、各構成部品の材質、形状、構造、配置などを特定するものではない。この 実施の形態は、特許請求の範囲において種々の変更を加えることができる。

【 0 0 1 3 】

[比較例]

10

20

30

まず、比較例に係るパワーモジュールについて説明する。パワーモジュールの全体構造 は後述することとし、ここでは反りの原因となる構造に着目して説明する。 【0014】

比較例に係るパワーモジュールの要部は、図1に示すように表される。図1に示すよう に、比較例に係るパワーモジュールでは、異方性を有するグラファイト基板61の表面が 等方材料の樹脂62Aで封止された構造を採用している。一般的に、封止樹脂はトランス ファー成型され、封止樹脂としては、等方的な物性を有するエポキシ樹脂が利用される。 既に説明したように、グラファイト基板61のCTEは、X方向に約25ppm/K、Y 方向に約-0.6ppm/Kであるため、CTEのミスマッチによりグラファイト基板6 1に反りが発生してしまう。

[0015]

[実施の形態]

以下、実施の形態に係るパワーモジュールについて説明する。

【0016】

(熱可塑性樹脂)

実施の形態に係るパワーモジュールの要部は、図2に示すように表される。図2に示す ように、実施の形態に係るパワーモジュールでは、熱可塑性樹脂62のCTEの異方性を グラファイト基板61のCTEの異方性と組み合わせる構造を採用している。これにより 、CTEマッチングが可能となるため、反りを抑制することができる。

【0017】

具体的には、グラファイト基板61のCTEは、X方向に約25ppm/K、Y方向に 約-0.6ppm/Kである。この場合、熱可塑性樹脂62のCTEも、X方向に約25 ppm/K、Y方向に約-0.6ppm/Kとする。熱可塑性樹脂(特に、液晶ポリマー)62は、成型時の樹脂注入方向に従って異方性が生じる。成型条件や注入方向を制御す ることで、本構造を実現することが可能である。なお、以下の説明では、樹脂、熱可塑性 樹脂、および液晶ポリマーに同じ符号62を用いる。

[0018]

(樹脂の異方性制御方法)

実施の形態に係るパワーモジュールは、射出成型によって成型され、封止樹脂としては 40 、熱可塑性の液晶ポリマー62が利用される。液晶ポリマー62は、結晶化潜熱が小さく 、流動方向に異方性を有する。液晶ポリマー62の配向を制御することで、CTEを制御 する。具体的には、液晶ポリマー62のX方向、Y方向のCTEをグラファイト基板61 のX方向、Y方向のCTEに合せるようにする。

【0019】

CTEを合せるとは、CTEを完全に一致させることを意味するものではない。少なく とも、グラファイト基板61がX方向に比べてY方向に熱膨張率が小さい場合は、樹脂6 2もX方向に比べてY方向に熱膨張率が小さければよい。

【0020】

実施の形態に係るパワーモジュールが備える液晶ポリマー62の異方性制御方法は、図 50

3に示すように表される。図3に示すように、液晶ポリマー62の流動方向73に液晶が 配向するため、低CTE方向に液晶ポリマー62の注入ゲート71,72を配置する。注 入ゲート71,72から液晶ポリマー62を注入する注入スピードや、注入ゲート71, 72のゲート位置などを調整することで、液晶ポリマー62のX方向、Y方向のCTEを 制御する。液晶ポリマー62の注入方向71A,72Aは、Y方向(流動方向73)を基 準として、例えば-45度以上+45度以下であればよい。

【 0 0 2 1 】

このような異方性制御方法を採用した場合、液晶ポリマー62には、低CTE方向に注 入ゲート71,72が配置されたときのゲート痕71B,72Bが形成されることになる 。これにより、ゲート痕71B,72Bに基づいて、低CTE方向に注入ゲート71,7 2が配置されたことを確認することが可能である。

【0022】

また、液晶の配向方向をX線により認識することができる場合もある。その場合は、X線により認識される液晶の配向方向に基づいて、低CTE方向に注入ゲート71,72が 配置されたことを確認することも可能である。

[0023]

(シミュレーションの構造モデル)

実施の形態に係るパワーモジュールのシミュレーションの構造モデルは、図4(a)に 示すように表される。図4に示すように、40mm×40mm×3mmのグラファイト基 板61が50mm×50mm×6mmの樹脂62で封止された構造モデルとする。図4(b)は、図4(a)の1/4モデルを表しており、61の表面および側面を62で封止し ている様子を表し、図の右下角を変位の原点とする。温度条件は、40 から300 に 加熱した場合を想定する。

【0024】

シミュレーションに用いるパラメータは、図5に示すように表される。図5に示すよう に、グラファイト基板GFのCTEはX方向に - 0 . 6 p p m / K、Y方向に25 p p m / K、Z方向に - 0 . 6 p p m / Kとする。グラファイト基板GFのヤング率Eは50G P a とし、グラファイト基板GFのポアソン比 は0 . 3 とする。一方、樹脂62として は、等方的な樹脂(Low - CTE),樹脂(Middle - CTE),樹脂(High - CTE)と、異方性の樹脂(Asym - CTE)とを用いる。以下、樹脂(Low - C TE)を樹脂RA,樹脂(Middle - CTE)を樹脂RB,樹脂(High - CTE)を樹脂RC、異方性の樹脂(Asym - CTE)を樹脂RDという。

[0025]

樹脂 R A の C T E は - 0 . 6 p p m / K、樹脂 R B の C T E は 1 2 p p m / K、樹脂 R C の C T E は 2 5 p p m / Kとする。樹脂 R D の C T E は X 方向に - 0 . 6 p p m / K、 Y 方向に 2 5 p p m / K、Z 方向に 1 2 p p m / Kとする。これら 4 つの樹脂 R A , R B , R C , R D のヤング率 E は全て 1 0 G P a とし、ポアソン比 は全て 0 . 3 とする。

【0026】

(シミュレーション結果)

次に、シミュレーション結果について説明する。

[0027]

反り結果

図4および図5に示される条件でシミュレーションした場合に発生する構造モデルの反 りは、図6および図7に示すように表される。図6(a)は、グラファイト基板GFが樹 脂RAで封止された構造モデル62aの反りを示している。図6(b)は、グラファイト 基板GFが樹脂RBで封止された構造モデル62bの反りを示している。図6(c)は、 グラファイト基板GFが樹脂RCで封止された構造モデル62cの反りを示している。図 6(d)は、グラファイト基板GFが樹脂RDで封止された構造モデル62cの反りを示 している。図7は、図6に示される4つの構造モデル62a,62b,62c,62dの 反りを比較している。 10

20



[0028]

図6(a)および図7に示すように、樹脂RAで封止された構造モデル62aは、+2 80µm程度、端部が反っている。また、図6(b)および図7に示すように、樹脂RB で封止された構造モデル62bは、-130µm~+130µm程度、端部が反っている 。また、図6(c)および図7に示すように、樹脂RCで封止された構造モデル62cは 、 - 2 8 0 µ m 程度、端部が反っている。また、図 6 (d) および図 7 に示すように、樹 脂RDで封止された構造モデル62dは、ほとんど反りが発生していない。

[0029]

このように、等方的な樹脂RA,樹脂RB,樹脂RCを用いた場合は、CTEを変動さ 10 せても、反りの抑制が困難である。それに対して、異方性の樹脂RDを用いた場合は、反 りを抑制することが可能である。

[0030]

応力結果

次に、図4および図5に示される条件でシミュレーションした場合に樹脂RA,RB, RC, RDやグラファイト基板GFにかかるミーゼス応力について説明する。ミーゼス応 力とは、[数1]の定義式に示すように、物体内部に生じる応力状態を単一の値で示すた めに用いられる相当応力の1つである。定義式中の 1は最大主応力、 2は中間主応力 3は最小主応力である。

[0031]

【数1】

20

30

$$\sigma_{\rm VM} = \sqrt{\frac{1}{2} \{ (\sigma_1 - \sigma_2)^2 + (\sigma_2 - \sigma_3)^2 + (\sigma_3 - \sigma_1)^2 \}}$$

[0032]

図4および図5に示される条件でシミュレーションした場合に樹脂RA,RB,RC, RDにかかるミーゼス応力 _Rは、図 8 および図 9 に示すように表される。図 8 (a)は 、構造モデル62aの樹脂RAにかかるミーゼス応力 。を示している。図8(b)は、 構造モデル62bの樹脂RBにかかるミーゼス応力 _Rを示している。図8(c)は、構 造モデル62cの樹脂RCにかかるミーゼス応力 _Rを示している。図8(d)は、構造 モデル62dの樹脂RDにかかるミーゼス応力 _Rを示している。図9は、図8に示され る 4 つの構造モデル 6 2 a , 6 2 b , 6 2 c , 6 2 d の樹脂 R A , R B , R C , R D にか かるミーゼス応力 ,の最大値を比較している。

[0033]

図8(a)および図9に示すように、構造モデル62aの樹脂RAには、最大で80M Pa程度のミーゼス応力 _Rがかかっている。また、図 8 (b)および図 9 に示すように 、構造モデル62bの樹脂RBには、最大で70MPa程度のミーゼス応力 _Rがかかっ ている。また、図8(c)および図9に示すように、構造モデル62cの樹脂RCには、 最大で140MPa程度のミーゼス応力 _Rがかかっている。また、図8(d)および図 9に示すように、構造モデル62dの樹脂RDには、最大で50MPa程度のミーゼス応 力 _Rがかかっている。すなわち、グラファイト基板GFとCTEが合っている樹脂RA , R B , R C , R D にかかるミーゼス応力 _R は低いことが分かる。

[0034]

図4および図5に示される条件でシミュレーションした場合にグラファイト基板GFに かかるミーゼス応力 _Gは、図10および図11に示すように表される。図10(a)は 、構造モデル62aのグラファイト基板GFにかかるミーゼス応力 。を示している。図 10(b)は、構造モデル62bのグラファイト基板GFにかかるミーゼス応力 。を示 している。図10(c)は、構造モデル62cのグラファイト基板GFにかかるミーゼス

50

応力 _Gを示している。図10(d)は、構造モデル62dのグラファイト基板GFにか かるミーゼス応力 _Gを示している。図11は、図10に示される4つの構造モデル62 a,62b,62c,62dのグラファイト基板GFにかかるミーゼス応力 _Gの最大値 を比較している。

【 0 0 3 5 】

図10(a) および図11に示すように、構造モデル62aのグラファイト基板GFに は、最大で310MPa程度のミーゼス応力 _Gがかかっている。また、図10(b) お よび図11に示すように、構造モデル62bのグラファイト基板GFには、最大で240 MPa程度のミーゼス応力 _Gがかかっている。また、図10(c) および図11に示す ように、構造モデル62cのグラファイト基板GFには、最大で350MPa程度のミー ゼス応力 _Gがかかっている。また、図10(d) および図11に示すように、構造モデ ル62dのグラファイト基板GFには、最大で120MPa程度のミーゼス応力 _Gがか かっている。すなわち、樹脂RA, RB, RCよりも、CTEが合っているRDの方がグ ラファイト基板GFにかかるミーゼス応力 _Gは低いことが分かる。

[0036]

(実施例)

次に、実施例に係るパワーモジュールについて説明する。ここでは、基本構造として、 1 in 1 タイプのパワーモジュールを例示する。

【0037】

- 実施例1-

実施例1に係るパワーモジュールの模式的側面構造は、図12(a)に示すように表さ れ、その模式的平面構造は、図12(b)に示すように表される。図12(a)(b)に 示すように、実施例1に係るパワーモジュールは、異方性を有する基板61と、基板61 上に実装された半導体デバイス(チップ)64と、基板61上に積層された樹脂62とを 備え、基板面の任意の方向をX方向、X方向に直交する方向をY方向とした場合、基板6 1は、X方向に比べてY方向に熱膨張率が小さく、樹脂62は、X方向に比べてY方向に 熱膨張率が小さい。

[0038]

具体的には、基板61は、グラファイト基板61であってもよい。

[0039]

30

40

10

20

また、グラファイト基板61は、面方向よりも厚み方向に熱伝導率が相対的に高い配向 を備えてもよい(後述する)。

[0040]

また、樹脂62は、熱可塑性樹脂62であってもよい。

[0041]

また、熱可塑性樹脂62は、液晶ポリマー62であってもよい。

【0042】

また、パワーモジュールは、射出成型によって成型され、樹脂62は、成型時の注入方向に従って異方性が生じ、低熱膨張率方向に注入ゲート71,72が配置されたときのゲート痕71B,72Bを備えてもよい(図3参照)。

【0043】

また、樹脂62の注入方向71A,72Aは、Y方向を基準として-45度以上+45 度以下であってもよい(図3参照)。

【0044】

また、基板61上に銅層63が形成され、銅層63上に半導体デバイス64が形成され、半導体デバイス64がワイヤ65を介してパワー端子66に接続され、パワー端子66の一部を除き、樹脂62により封止されていてもよい。

[0045]

また、パワーモジュールは、Si系またはSiC系のIGBT、ダイオード、MOSF ET、GaN系FETのいずれかを備えてもよい。

[0046]

また、パワーモジュールは、ワンインワンモジュール、ツーインワンモジュール、フォ ーインワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイ トインワンモジュール、トゥエルブインワンモジュール、またはフォーティーンインワン モジュールのいずれかを構成してもよい。

(10)

[0047]

以上のように、実施例1に係るパワーモジュールによれば、CTEをマッチングするように樹脂を注入するようにしたので、グラファイト基板61の反りを抑制することができる。

【0048】

- 実施例 2 -

10

次に、実施例2に係るパワーモジュールを実施例1と異なる点のみ説明する。

【0049】

実施例2に係るパワーモジュールの模式的側面構造は、図13に示すように表される。 図13に示すように、グラファイト基板61と対向する位置に別のグラファイト基板69 が配置され、グラファイト基板61,69の対向面及び側面が樹脂62で封止されている。半導体デバイス64は、銅などのスペーサー67(柱状電極)と、グラファイト基板6 9上に形成された銅層68とを介して、パワー端子66に接続されている。この場合も、 グラファイト基板61,69は、X方向に比べてY方向に熱膨張率が小さく、樹脂62は、X方向に比べてY方向に熱膨張率が小さい点は実施例1と同様である。

[0050]

以上のように、実施例2に係るパワーモジュールでも、実施例1と同様、CTEマッチ ングが可能となるとともに、グラファイト基板61,69の反りが互いの反りを打ち消す ようになるため、より反りを抑制することができる。

[0051]

- パワーモジュールの製造方法 -

次に、実施例に係るパワーモジュールの製造方法について説明する。

【 0 0 5 2 】

実施例に係るパワーモジュールの製造方法は、異方性を有する基板61が形成される工程と、基板61上に半導体デバイス64が実装される工程と、基板61上に樹脂62が積層される工程とを有し、基板面の任意の方向をX方向、X方向に直交する方向をY方向とした場合、基板61は、X方向に比べてY方向に熱膨張率が小さくなるように形成される。

【0053】

以上のように、実施例に係るパワーモジュールの製造方法によれば、CTEマッチング が可能となるため、反りを抑制することができるパワーモジュールを製造することが可能 である。

【0054】

また、半導体デバイスの上方に、基板と対向するように(その熱膨張率が基板の異方性 と同じ方向に)第2の基板を配置する工程と、各端子と基板および第2の基板の対向する 面と反対側の面の一部を除き、樹脂により封止する工程とを更に有してもよい。

【 0 0 5 5 】

(グラファイト基板)

次に、グラファイト基板61(69)について詳細に説明する。

[0056]

グラファイト基板61を構成するグラファイトシート(グラフェン)GSの模式的構成 (積層構造例)は、図14に示すように表わされる。

[0057]

グラファイトプレートGPには、厚み方向よりも面方向に熱伝導率が高いXY配向を有 する第1のグラファイトプレートGP(XY)と、面方向よりも厚み方向に熱伝導率が高 ⁵

20

30

[0058]図14に示すように、n層からなる各面のグラファイトシートGS1・GS2・GS3 ・…・GSnは、1つの積層結晶構造の中に多数の六方晶系の共有結合を有し、各面のグ ラファイトシートGS1・GS2・GS3・...・GSn間がファンデルワールス力によっ て結合されるようになっている。 [0059]10 すなわち、炭素系異方伝熱材料であるグラファイトは、炭素原子の六角形網目構造の層 状結晶体であって、熱伝導も異方性を持っており、図14に示すグラファイトシートGS 1・GS2・GS3・…・GSnは、結晶面方向(XY面上)に対して、Z軸の厚さ方向 よりも大きな熱伝導度(高い熱伝導率)を有する。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ したがって、図15(a)に示すように、XY配向を有する第1のグラファイトプレー トGP(XY)は、例えば、X=1500(W/mK)程度、Y=1500(W/mK) 程度、Z=5(W/mK)程度の熱伝導率を備える。 [0061]一方、図15(b)に示すように、XZ配向を有する第2のグラファイトプレートGP 20 (XZ)は、例えば、X=1500(W/mK)程度、Y=5(W/mK)程度、Z=1 500(W/mK)程度の熱伝導率を備える。 [0062]なお、第1のグラファイトプレートGP(XY)と第2のグラファイトプレートGP(XZ)は、共に、密度が2.2(g/cm³)程度であり、厚さが0.7mm~10mm 程度であり、大きさが40mm×40mm程度以下である。 [0063]なお、本実施の形態に係るパワーモジュール2においては、主として1 in 1 モジュー ル(基本構成)、2 in 1 モジュールについて説明したが、これに限らず、例えばフォー インワン(4 in 1)モジュール、シックスインワン(6 in 1)モジュール、6 in 1 モジュールュールにスナバコンデンサなどを備えたセブンインワン(7 in 1)モジュー 30 ル、エイトインワン(8 in 1)モジュール、トゥエルブインワン(12 in 1)モジュ ール、フォーティーンイン(14 in 1)ワンモジュールなどにも適用できる。 [0064](半導体デバイスの具体例) 実施の形態に係るパワーモジュールであって、1 in 1モジュール50のSiC MO SFETの模式的回路表現は、図16(a)に示すように表され、1 in 1モジュール5 0のIGBTの模式的回路表現は、図16(b)に示すように表される。図16(a)に は、MOSFETに逆並列接続されるダイオードDIが示されている。MOSFETの主 電極は、ドレイン端子DTおよびソース端子STで表される。同様に、図16(b)には 、IGBTに逆並列接続されるダイオードDIが示されている。IGBTの主電極は、コ 40 レクタ端子CTおよびエミッタ端子ETで表される。 [0065]また、実施の形態に係るパワーモジュールにであって、1 in 1 モジュール50のSi C MOSFETの詳細回路表現は、図17に示すように表される。 [0066]1 in 1 モジュール 5 0 は、例えば、 1 個のMOSFETが 1 つのモジュールに内蔵さ れているが、そのMOSFETは、複数(例えば2~5個)の半導体チップを並列接続し

たものでもよい。SiC トランジスタを用いる場合には、大きなチップサイズで形成す ることが難しいので、特に有用な方法となる。なお、各チップの内、一部をダイオードD I用として搭載することも可能である。

(11)

い X Z 配向を有する第 2 のグラファイトプレートG P (X Z)とがあり、第 1 のグラファ イトプレートG P (X Y)は図 1 5 (a)に示すように表わされ、第 2 のグラファイトプ

レートGP(XZ)は図15(b)に示すように表わされる。

[0067]

さらに詳細には、図17に示すように、MOSFETQに並列にセンス用MOSFET Qsが接続される。センス用MOSFETQsは、MOSFETQと同一チップ内に、微 細トランジスタとして形成されている。図17において、SSはソースセンス端子、CS は電流センス端子であり、Gはゲート信号端子である。実施の形態に係るパワーモジュー ルにおいても、MOSFETQには、センス用MOSFETQsが同一チップ内に、微細 トランジスタとして形成されていても良い。

(12)

[0068]

(回路構成)

実施の形態に係るパワーモジュールであって、2 in 1 モジュール100のSiC M 10 OSFETの模式的回路表現は、図18(a)に示すように表され、2 in 1 モジュール 100のIGBTの模式的回路表現は、図18(b)に示すように表される。

【0069】

実施の形態に係るパワーモジュールであって、2個(組)の半導体デバイスQ1・Q4 が1つのモールド樹脂に封止された2 in 1タイプのモジュールについて説明する。 【0070】

半導体デバイスQ1・Q4として、SiC MOSFETを適用した2 in 1モジュー ル100は、図18(a)に示すように、2個(組)のSiC MOSFETQ1・Q4 が内蔵されたハーフブリッジ構成を備える。

【0071】

ここで、各半導体デバイスは、1つの大きなトランジスタとみなすことができるが、内 蔵トランジスタが1チップまたは複数チップの場合がある。また、モジュールには、1 i n 1、2 in 1、4 in 1、6 in 1などがあり、例えば、1つのモジュールにおいて、 2個分のトランジスタ(チップ)からなるハーフブリッジを内蔵したモジュールは2 in 1、2 in 1を2組み内蔵したモジュールは4 in 1、2 in 1を3組み内蔵したモジュ ールは6 in 1と呼ばれる。

[0072]

図18(a)に示すように、2 in 1モジュール100には、直列接続された2個のS iC MOSFETQ1・Q4と、SiC MOSFETQ1・Q4にそれぞれ逆並列接 続されるダイオードDI1・DI4が内蔵される。図18(a)において、G1はMOS FETQ1のゲート信号用のリード端子であり、S1はMOSFETQ1のソース信号用 のリード端子である。同様に、G4はMOSFETQ4のゲート信号用のリード端子であ り、S4はMOSFETQ4のソース信号用のリード端子である。Pは正側電力端子であ り、Nは負側電力端子であり、Oは出力端子電極である。

【0073】

また、半導体デバイスQ1・Q4として、IGBTを適用した2 in 1モジュール10 0には、図18(b)に示すように、直列接続された2個のIGBTQ1・Q4と、IG BTQ1・Q4にそれぞれ逆並列接続されるダイオードDI1・DI4が内蔵される。図 18(b)において、G1はIGBTQ1のゲート信号用のリード端子であり、E1はI GBTQ1のエミッタ信号用のリード端子である。同様に、G4はIGBTQ4のゲート 信号用のリード端子であり、E4はIGBTQ4のエミッタ信号用のリード端子である。 【0074】

40

20

30

実施の形態に係るパワーモジュールに適用可能な半導体デバイスQ2・Q5、および半 導体デバイスQ3・Q6についても同様である。

[0075]

(デバイス構造)

実施の形態に係るパワーモジュールに適用可能な半導体デバイスQ1・Q4の例であって、ソースパッド電極SPD、ゲートパッド電極GPDを含むSiC MOSFET13 0Aの模式的断面構造は、図19に示すように表される。

[0076]

図19に示すように、SiC MOSFET130Aは、n⁻高抵抗層からなる半導体 層31と、半導体層31の表面側に形成されたpボディ領域32と、pボディ領域32の 表面に形成されたソース領域33と、pボディ領域32間の半導体層31の表面上に配置 されたゲート絶縁膜34と、ゲート絶縁膜34上に配置されたゲート電極35と、ソース 領域33およびpボディ領域32に接続されたソース電極36と、半導体層31の表面と 反対側の裏面に配置されたn⁺ドレイン領域37と、n⁺ドレイン領域37に接続されたド レイン電極38とを備える。

[0077]

ゲートパッド電極GPDは、ゲート絶縁膜34上に配置されたゲート電極35に接続され、ソースパッド電極SPDは、ソース領域33およびpボディ領域32に接続されたソ ¹⁰ ース電極36に接続される。また、ゲートパッド電極GPDおよびソースパッド電極SP Dは、図19に示すように、SiC MOSFET130Aの表面を覆うパッシベーショ ン用の層間絶縁膜39上に配置される。

【0078】

なお、ゲートパッド電極GPDおよびソースパッド電極SPDの下方の半導体層31内には、図示していないが、微細構造のトランジスタ構造が形成されていても良い。

【0079】

さらに、図19に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜39上にソースパッド電極SPDが延在して配置されていても良い。 【0080】

20

30

図19において、SiC MOSFET130Aは、プレーナゲート型のnチャネル縦 型SiC MOSFETで構成されているが、後述する図22に示すように、トレンチゲ ート型のnチャネル縦型SiC TMOSFET130Dなどで構成されていても良い。 【0081】

または、実施の形態に係るパワーモジュールに適用可能な半導体デバイスQ1・Q4と しては、SiC MOSFET130Aの代わりに、GaN系FETなどを採用すること もできる。

【0082】

実施の形態に係るパワーモジュールに適用可能な半導体デバイスQ2・Q5、および半 導体デバイスQ3・Q6についても同様である。

【0083】

さらには、実施の形態に係るパワーモジュールに適用可能な半導体デバイスQ1~Q6 には、バンドギャップエネルギーが、例えば、1.1eV~8eVのワイドバンドギャッ プ型と称される半導体を用いることができる。

[0084]

同様に、実施の形態に係るパワーモジュールに適用可能な半導体デバイスQ1・Q4の 例であって、エミッタパッド電極EPD、ゲートパッド電極GPDを含むIGBT130 Bの模式的断面構造は、図20に示すように表される。

[0085]

図20に示すように、IGBT130Bは、n⁻高抵抗層からなる半導体層31と、半⁴⁰ 導体層31の表面側に形成されたpボディ領域32と、pボディ領域32の表面に形成さ れたエミッタ領域33Eと、pボディ領域32間の半導体層31の表面上に配置されたゲ ート絶縁膜34と、ゲート絶縁膜34上に配置されたゲート電極35と、エミッタ領域3 3Eおよびpボディ領域32に接続されたエミッタ電極36Eと、半導体層31の表面と 反対側の裏面に配置されたp⁺コレクタ領域37Pと、p⁺コレクタ領域37Pに接続され たコレクタ電極38Cとを備える。

【0086】

ゲートパッド電極GPDは、ゲート絶縁膜34上に配置されたゲート電極35に接続され、エミッタパッド電極EPDは、エミッタ領域33Eおよびpボディ領域32に接続されたエミッタ電極36Eに接続される。また、ゲートパッド電極GPDおよびエミッタパ

ッド電極 E P D は、図 2 0 に示すように、 I G B T 1 3 0 B の表面を覆うパッシベーション用の層間絶縁膜 3 9 上に配置される。

【 0 0 8 7 】

なお、ゲートパッド電極GPDおよびエミッタパッド電極EPDの下方の半導体層31 内には、図示していないが、微細構造のIGBT構造が形成されていても良い。 【0088】

さらに、図20に示すように、中央部のIGBT構造においても、パッシベーション用の層間絶縁膜39上にエミッタパッド電極EPDが延在して配置されていても良い。

【0089】

図20において、IGBT130Bは、プレーナゲート型のnチャネル縦型IGBTで ¹⁰ 構成されているが、トレンチゲート型のnチャネル縦型IGBTなどで構成されていても 良い。

【0090】

実施の形態に係るパワーモジュールに適用可能な半導体デバイスQ2・Q5、および半 導体デバイスQ3・Q6についても同様である。

【0091】

半導体デバイスQ1~Q6としては、後述するようなSiC DIMOSFET、Si C TMOSFETなどのSiC系パワーデバイス、或いはGaN系HEMTなどのGa N系パワーデバイスを適用可能である。また、場合によっては、Si系MOSFETやS iC系IGBTなどのパワーデバイスも適用可能である。

20

【 0 0 9 2 】

SiC DIMOSFET

実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、 S i C D I M O S F E T 1 3 0 C の模式的断面構造は、図 2 1 に示すように表される。

【0093】

図21に示すSiC DIMOSFET130Cは、n⁻高抵抗層からなる半導体層3 1と、半導体層31の表面側に形成されたpボディ領域32と、pボディ領域32の表面 に形成されたn⁺ソース領域33と、pボディ領域32間の半導体層31の表面上に配置 されたゲート絶縁膜34と、ゲート絶縁膜34上に配置されたゲート電極35と、ソース 領域33およびpボディ領域32に接続されたソース電極36と、半導体層31の表面と 反対側の裏面に配置されたn⁺ドレイン領域37と、n⁺ドレイン領域37に接続されたド レイン電極38とを備える。

30

【0094】

図21において、SiC DIMOSFET130Cは、pボディ領域32と、pボディ領域32の表面に形成されたn⁺ソース領域33が、ダブルイオン注入(DII)で形成され、ソースパッド電極SPDは、ソース領域33およびpボディ領域32に接続されたソース電極36に接続される。

[0095]

図示を省略するゲートパッド電極GPDは、ゲート絶縁膜34上に配置されたゲート電 極35に接続される。また、ソースパッド電極SPDおよびゲートパッド電極GPDは、 ⁴⁰ 図21に示すように、SiC DIMOSFET130Cの表面を覆うように、パッシベ ーション用の層間絶縁膜39上に配置される。

【0096】

SiC DIMOSFET130Cは、図21に示すように、 pボディ領域32に挟ま れた n⁻高抵抗層からなる半導体層31内に、破線で示されるような空乏層が形成される ため、接合型FET(JFET)効果に伴うチャネル抵抗R_{JFET}が形成される。また、 pボディ領域32/半導体層31間には、図21に示すように、ボディダイオードBDが 形成される。

【0097】

SIC TMOSFET

実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、SiC TMOSFET130Dの模式的断面構造は、図22に示すように表される。 【0098】

図22に示すSiC TMOSFET130Dは、n層からなる半導体層31Nと、半 導体層31Nの表面側に形成されたpボディ領域32と、pボディ領域32の表面に形成 されたn⁺ソース領域33と、pボディ領域32を貫通し、半導体層31Nまで形成され たトレンチ内にゲート絶縁膜34および層間絶縁膜39U・39Bを介して形成されたト レンチゲート電極35TGと、ソース領域33およびpボディ領域32に接続されたソー ス電極36と、半導体層31Nの表面と反対側の裏面に配置されたn⁺ドレイン領域37 と、n⁺ドレイン領域37に接続されたドレイン電極38とを備える。

【0099】

図22において、SiC TMOSFET130Dは、pボディ領域32を貫通し、半 導体層31Nまで形成されたトレンチ内にゲート絶縁膜34および層間絶縁膜39U・3 9Bを介してトレンチゲート電極35TGが形成され、ソースパッド電極SPDは、ソー ス領域33およびpボディ領域32に接続されたソース電極36に接続される。

[0100]

図示を省略するゲートパッド電極GPDは、ゲート絶縁膜34上に配置されたトレンチ ゲート電極35TGに接続される。また、ソースパッド電極SPDおよびゲートパッド電 極GPDは、図20に示すように、SiC TMOSFET130Dの表面を覆うように 、パッシベーション用の層間絶縁膜39U上に配置される。

20

30

50

10

[0101]

SiC TMOSFET130Dでは、SiC DIMOSFET130CのようなJ FET効果に伴うチャネル抵抗R _{JFET}は形成されない。pボディ領域32/半導体層3 1N間には、図21と同様に、ボディダイオードBDが形成される。

[0102]

(応用例)

実施の形態に係るパワーモジュールを用いて構成した3相交流インバータ40Aの回路 構成において、半導体デバイスとしてSiC MOSFETを適用し、電源端子PL・接 地端子NL間にスナバコンデンサCを接続した回路構成例は、図23(a)に示すように 表される。同様に、半導体デバイスとしてIGBTを適用し、電源端子PL・接地端子N L間にスナバコンデンサCを接続した3相交流インバータ40Bの回路構成例は、図23 (b)に示すように表される。

[0103]

パワーモジュールを電源 E と接続し、スイッチング動作を行うと、接続ラインの有する インダクタンスLによって、SiC MOSFETやIGBTのスイッチング速度が速い ため、大きなサージ電圧Ldi/dtを生ずる。例えば、電流変化di=300Aとし、 スイッチングに伴う時間変化dt=100nsecとすると、di/dt=3×10⁹(A/s)となる。

[0104]

インダクタンスLの値により、サージ電圧Ldi/dtの値は変化するが、電源Eに、 40 このサージ電圧Ldi/dtが重畳される。電源端子PL・接地端子NL間に接続される スナバコンデンサCによって、このサージ電圧Ldi/dtを吸収することができる。 【0105】

(具体例)

次に、図24を参照して、半導体デバイスとしてSiC MOSFETを適用した3相 交流インバータ42Bについて説明する。

【0106】

図24に示すように、3相交流インバータ42Aは、複数のスイッチング素子が形成されたパワーモジュール部200と、各スイッチング素子のスイッチング動作を制御するためのゲートドライバ(GD)180と、各スイッチング素子による出力が夫々接続された

3相交流モータ部51と、電源もしくは蓄電池(E)53と、電源53の電力を変換して 各スイッチング素子に電力を供給するコンバータ55とを備える。パワーモジュール部2 00は、3相交流モータ部51のU相、V相、W相に対応して、U相、V相、W相のイン バータが接続されている。

【0107】

ここで、GD180は、SiC MOSFETQ1・Q4、SiC MOSFETQ2
 ・Q5、およびSiC MOSFETQ3・Q6の各ゲート端子にそれぞれ接続され、各
 MOSFETのスイッチング動作を制御する。

[0108]

パワーモジュール部200は、電源もしくは蓄電池(E)53が接続されたコンバータ 10 55のプラス端子(+)Pとマイナス端子(-)Nとの間に接続され、インバータ構成の SiC MOSFETQ1・Q4、Q2・Q5、およびQ3・Q6を備える。また、Si C MOSFETQ1~Q6のソース・ドレイン間には、フリーホイールダイオードDI 1~DI6がそれぞれ逆並列に接続されている。

[0109]

次に、図25を参照して、半導体デバイスとしてIGBTを適用し、実施の形態に係る パワーモジュールを用いて構成した3相交流インバータ42Bについて説明する。

【 0 1 1 0 】

図25に示すように、3相交流インバータ42Bは、パワーモジュール部200と、G D180と、3相交流モータ部51と、電源もしくは蓄電池(E)53と、コンバータ5 ²⁰ 5とを備える。パワーモジュール部200は、3相交流モータ部51のU相、V相、W相 に対応して、U相、V相、W相のインバータが接続されている。

【 0 1 1 1 】

ここで、GD180は、IGBTQ1・Q4、IGBTQ2・Q5、およびIGBTQ 3・Q6に接続されている。

【0112】

パワーモジュール部200は、蓄電池(E)53が接続されたコンバータ55のプラス 端子(+)Pとマイナス端子(-)Nとの間に接続され、インバータ構成のIGBT Q 1・Q4、Q2・Q5、およびQ3・Q6を備える。また、IGBT Q1~Q6のエミ ッタ・コレクタ間には、フリーホイールダイオードDI1~DI6がそれぞれ逆並列に接 続されている。

30

【0113】

[別の実施の形態1]

以上説明したような反りを抑制する構成を適用可能なパワーモジュールを幾つか例示す る。以下に例示するパワーモジュールでも、基板としてグラファイト基板を採用し、グラ ファイト基板上に樹脂を積層し、樹脂のX方向、Y方向のCTEをグラファイト基板のX 方向、Y方向のCTEに合せることが可能である。なお、以下の説明では、パワーモジュ ールを「PM」と記載する場合がある。

[0114]

実施の形態に係る PM 1 であって、樹脂モールド前の模式的鳥瞰パターン構成は図 2 6 ⁴⁰ に示すように表される。なお、ここでは、パワー素子系の半導体デバイス(パワーデバイ ス)として、 S i C MOSFETQ 1・Q 4を適用した、 2 in 1 モジュールタイプの ハーフブリッジ内蔵モジュールを例に説明する。

【0115】

そして、実施の形態に係る PM1であって、モールドタイプのモジュールとして、ハー フブリッジ内蔵モジュールの樹脂モールド後の模式的鳥瞰構成は、図27に示すように表 わされる。

【0116】

なお、実施の形態に係る PM1は、直列接続された 2 個の SiC MOSFETQ1・ Q4が、1つのモジュールに内蔵されたハーフブリッジ内蔵モジュールの構成を備える。 50

(16)

20

[0117]

実施の形態に係る P M 1 は、図 2 7 に示すように、樹脂モールド層 1 1 5 に被覆された セラミックス基板 2 1 の第 1 の辺に配置された正側電源入力端子電極(正側電力端子) P および負側電源入力端子電極(負側電力端子) N と、第 1 の辺に隣接する第 2 の辺に配置 されたゲート端子(ゲート) G T 1・ソースセンス端子 S S T 1 と、第 1 の辺に対向する 第 3 の辺に配置された出力端子電極(出力端子) O と、第 2 の辺に対向する第 4 の辺に配 置されたゲート端子 G T 4・ソースセンス端子 S S T 4 とを備える。

[0 1 1 8 **]**

なお、実施の形態に係るPM1は、出力端子Oを2個備えた4電力端子構造のパワーモジュールとなっている。

【0119】

ここで、図26~図27に示すように、ゲート端子GT1・ソースセンス端子SST1 は、SiC MOSFETQ1のゲート信号電極パターンGL1・ソース信号電極パター ンSL1に接続され、ゲート端子GT4・ソースセンス端子SST4は、SiC MOS FETQ4のゲート信号電極パターンGL4・ソース信号電極パターンSL4に接続され る。

[0120]

図26~図27に示すように、ゲート信号電極パターンGL1・GL4およびソース信 号電極パターンSL1・SL4には、外部取り出し用のゲート端子GT1・GT4および ソースセンス端子SST1・SST4がハンダ付けなどによって接続される。

【0121】

なお、図26~図27に示すように、ゲート信号電極パターンGL1・GL4およびソ ース信号電極パターンSL1・SL4は信号基板261・264上に配置され、信号基板 261・264はセラミックス基板21上にハンダ付けなどによって接続されている。 【0122】

信号基板261・264は、セラミックス基板で形成可能である。セラミックス基板は、例えば、Al2O3、AlN、SiN、AlSiC、若しくは、少なくとも表面が絶縁性のSiCなどで形成されていても良い。

【0123】

また、図26~図27においては、図示を省略しているが、SiC MOSFETQ1 ³⁰ ・Q4のD1・S1間およびD4・S4間に、逆並列にダイオードが接続されていても良い。

【0124】

正側電力端子 P・負側電力端子 N、外部取り出し用のゲート端子 G T 1・G T 4 および ソースセンス端子 S S T 1・S S T 4 は、例えば、 C u で形成可能である。

【0125】

主配線導体である電極パターン25D1・25D4・25DNは、例えば、Cuによっ て形成可能である。

【0126】

ここで、図26~図27に示された例では、2 in 1モジュールタイプのハーフブリッ 40 ジ内蔵モジュールにおいて、電極パターン25D1が、ハイ(High)側デバイス(S iC MOSFETQ1)用のドレイン電極パターンとして機能する。

【0127】

また、電極パターン25D4が、ロウ(Low)側デバイス(SiC MOSFETQ 4)用のドレイン電極パターンとして機能すると共に、ハイ側デバイス用のソース電極パ ターン(25S1)としても機能する。すなわち、ドレイン電極パターン25D4は、S iC MOSFETQ4のドレイン電極であると同時に、SiC MOSFETQ1のソ ース電極となる。

[0128]

さらに、負側電力端子Nに接続される電極パターン25DNが、ロウ側デバイス用のソ 50

30

40

ース電極パターン(25S4)としても機能する。

【0129】

すなわち、実施の形態に係るPM1においては、図26~図27に示すように、SiC MOSFETQ1は電極パターン25D1上に搭載されて、ドレインD1が電極パター ン25D1と接続されると共に、ソースS1がリードフレームSM1を介して電極パター ン25D4と接続される。同様に、SiC MOSFETQ4は電極パターン25D4上 に搭載されて、ドレインD4が電極パターン25D4と接続されると共に、ソースS4が リードフレームSM4を介して電極パターン25DNと接続される。

【0130】

なお、以下の説明では、ソースパッド電極SP1とリードフレームSM1との接合部を ¹⁰ デバイス側接合部(第1接合部)DCとし、デバイス側接合部DCと離隔し、デバイス側 接合部DCよりも発熱の影響が小さくて相対的に温度が低いリードフレームSM1とソー ス電極パターン25S1との接合部を、ランド側接合部(第2接合部)SCとする。 【0131】

図26~図27に示すように、実施の形態に係るPM1にあっては、ランド側接合部S C側において、リードフレームSM1をソース信号電極パターンSL1に接続するソース センス用ボンディングワイヤ(第1ボンディングワイヤ)SSW1と、ランド側接合部S Cに対向するデバイス側接合部DC側において、ゲートパッド電極GP1をゲート信号電 極パターンGL1に接続するゲート信号用ボンディングワイヤ(第2ボンディングワイヤ)GW1とを備える。

【0132】

同様に、ランド側接合部SC側において、リードフレームSM4をソース信号電極パタ ーンSL4に接続するソースセンス用ボンディングワイヤ(第1ボンディングワイヤ)S SW4と、ランド側接合部SCに対向するデバイス側接合部DC側において、ゲートパッ ド電極GP4をゲート信号電極パターンGL4に接続するゲート信号用ボンディングワイ ヤ(第2ボンディングワイヤ)GW4とを備える。

【0133】

実施の形態に係る P M 2 であって、シックスインワン(6 in 1)モジュールの模式的 鳥瞰パターン構成は、図 2 8 に示すように表わされる。

【0134】

なお、実施の形態に係るPM2は、PM1を3個、共通のセラミックス基板21A上に 並列に配置し、6 in 1モジュールタイプのスイッチングモジュールを構成した場合の例 である。

【0135】

ここで、6 in 1モジュールタイプのスイッチングモジュールの場合、基本的な構造は 、1 in 1モジュールタイプのPMや2 in 1モジュールタイプのPMと同様である。す なわち、実施の形態に係るPM2であって、6 in 1モジュールタイプのスイッチングモ ジュールは、図28に示すように、2 in 1モジュールタイプのPM11・12・13を 備える。

【0136】

PM11は、半導体デバイスとして、例えばSiC MOSFETQ1・Q4を搭載し、PM12は、例えばSiC MOSFETQ2・Q5を搭載し、PM13は、例えばS iC MOSFETQ3・Q6を搭載し、PM11・12・13はPM1と同様であり、 詳しい説明は省略する。

[0137**]**

なお、実施の形態に係るPM2であって、6 in 1 モジュールタイプのスイッチングモ ジュールは、例えば、2 in 1 モジュールタイプのPM11・12・13を、図示省略の 共通のモールド樹脂またはケースによって一体的に封止してなる構成を備える。 【0138】

すなわち、 6 in 1 モジュールタイプのスイッチングモジュール(実施の形態に係る P 50

(18)

M2)においては、PM11・12・13を共通のセラミックス基板21A上に並列に配置して一体型のパッケージ(図示省略の樹脂モールド層)として封止すると共に、裏面電極パターン23Rを共通化(一体化)することが可能である。 【0139】

若しくは、個別のモールド樹脂またはケースによって別体として封止した 2 in 1 モジ ュールタイプのPM11・12・13を、さらに共通のセラミックス基板 2 1 A 上に並列 に配置して、 6 in 1 モジュールタイプのスイッチングモジュールとすることも可能であ る。

[0140]

このような実施の形態に係るPM2の構成(6 in 1モジュールタイプのスイッチング10モジュール)とした場合にも、図28に示すように、PM11・12・13において、ソースパッド電極SP1・SP4、SP2・SP5、SP3・SP6とソース電極パターン25S1(25D4)・25S4(25DN)、25S2(25D5)・25S5(25DN)、25S3(25D6)・25S6(25DN)との間に接続されるリードフレームSM1・SM4、SM2・SM5、SM3・SM6と、ランド側接合部SCのリードフレームSM1・SM4、SM2・SM5、SM3・SM6とソース信号電極パターンSL1・SL4、SL2・SL5、SL3・SL6との間を接続するソースセンス用ボンディングワイヤSSW1・SSW4、SSW2・SSW5、SSW3・SSW6とを備えることにより、高温になる動作によるワイヤ接続への熱の影響を軽減でき、ワイヤ接続性に対する高耐熱化および信頼性を向上させることが可能となる。

[0141]

なお、ソースセンス用ボンディングワイヤSSW1・SSW4、SSW2・SSW5、 SSW3・SSW6は、ランド側接合部SC側において、ソース電極パターン25S1(25D4)・25S4(25DN)、25S2(25D5)・25S5(25DN)、2 5S3(25D6)・25S6(25DN)と接続されても良い。

【0142】

[別の実施の形態2]

実施の形態に係るPM1であって、ワイヤボンディングおよび樹脂モールド前の模式的 鳥瞰パターン構成は図29(a)に示すように表わされ、模式的平面パターン構成は図2 9(b)に示すように表わされる。なお、図29(a)および図29(b)は、PM1に おける半導体デバイスの配置の具体例を示すものであって、半導体デバイスQとして、S iC MOSFETQ1・Q4を適用した、2 in 1モジュールタイプのハーフブリッジ 内蔵モジュールが例示されている。

[0143]

すなわち、実施の形態に係るPM1は、直列接続された2個のSiC MOSFETQ 1・Q4が、1つのモジュールに内蔵されたハーフブリッジ内蔵モジュールの構成を備え る。

[0144]

実施の形態に係る P M 1 は、図示省略の樹脂モールド層に被覆されたセラミックス基板 2 1 の第 1 の辺に配置された正側電源入力端子電極(正側電力端子) P および負側電源入 力端子電極(負側電力端子) N と、第 1 の辺に隣接する第 2 の辺に配置されたゲート端子 G T 1 (ゲートG 1)・ソースセンス端子 S S T 1 (ソースS 1)と、第 1 の辺に対向す る第 3 の辺に配置された出力端子電極(出力端子) O と、第 2 の辺に対向する第 4 の辺に 配置されたゲート端子 G T 4 (ゲートG 4)・ソースセンス端子 S S T 4 (ソースS 4) とを備える。

【0145】

なお、実施の形態に係る PM1は、2個の出力端子Oを備えた4電力端子構造のパワー モジュールとなっている。

【0146】

ここで、図29(a)および図29(b)に示すように、2個(組)のSiC MOS 50

FETQ1・Q4はそれぞれ3個のデバイス(チップ)を備え、SiC MOSFETQ 1の各チップは、ゲート端子GT1・ソースセンス端子SST1に共通に接続(GT1の 接続は未表示)され、SiC MOSFETQ4の各チップは、ゲート端子GT4・ソー スセンス端子SST4に共通に接続(GT4の接続は未表示)される。 【0147】

ゲート端子GT1・ソースセンス端子SST1は、SiC MOSFETQ1のゲート 信号電極パターンGL1・ソース信号電極パターンSL1に接続され、ゲート端子GT4 ・ソースセンス端子SST4は、SiC MOSFETQ4のゲート信号電極パターンG L4・ソース信号電極パターンSL4に接続される。

【0148】

図29(a)および図29(b)に示すように、ゲート信号電極パターンGL1・GL 4およびソース信号電極パターンSL1・SL4には、外部取り出し用のゲート端子GT 1・GT4およびソースセンス端子SST1・SST4がハンダ付けなどによって接続さ れる。

【0149】

なお、図29(a)および図29(b)に示すように、ゲート信号電極パターンGL1 ・GL4およびソース信号電極パターンSL1・SL4は信号基板261・264上に配 置され、信号基板261・264はセラミックス基板21上にハンダ付けなどによって接 続されていても良い。

【 0 1 5 0 】

信号基板261・264は、セラミックス基板で形成可能である。セラミックス基板は、例えば、Al2O3、AlN、SiN、AlSiC、若しくは、少なくとも表面が絶縁 性のSiCなどで形成されていても良い。

【0151】

また、図29(a)および図29(b)においては図示を省略しているが、SiC M OSFETQ1・Q4のドレインD1・ソースS1間およびドレインD4・ソースS4間 に、逆並列にダイオード(DI1・DI4)が接続されていても良い。

[0152**]**

正側電力端子 P ・負側電力端子 N 、外部取り出し用のゲート端子 G T 1 ・ G T 4 および ソースセンス端子 S S T 1 ・ S S T 4 は、例えば、 C u で形成可能である。

【0153】

主配線導体である表面電極パターン23(23D1・23D4・23DN)は、例えば、 、 Cuによって形成可能である。

【0154】

ここで、図29(a)および図29(b)に示された例では、2 in 1 モジュールタイ プのハーフブリッジ内蔵モジュールにおいて、表面電極パターン23D1が、ハイ(Hi gh)側デバイス(SiC MOSFETQ1)用のドレイン電極パターンとして機能す る。

【0155】

また、表面電極パターン23D4が、ロウ(Low)側デバイス(SiC MOSFE 40 TQ4)用のドレイン電極パターンとして機能すると共に、ハイ側デバイス用のソース電 極パターン(23S1)としても機能する。つまり、ドレイン電極パターン23D4は、 SiC MOSFETQ4のドレイン電極であると同時に、SiC MOSFETQ1の ソース電極となる。

[0156**]**

さらに、負側電力端子Nに接続される表面電極パターン23DNが、ロウ側デバイス用のソース電極パターン(23S4)として機能する。

【0157】

すなわち、実施の形態に係る PM1 においては、図29 (a)および図29 (b)に示 すように、SiC MOSFETQ1 は表面電極パターン23D1上に搭載されて、ドレ ⁵⁰

10

20

インD1が表面電極パターン23D1と接続されると共に、ソースS1がボンディングワ イヤ(図示省略のソース信号用ボンディングワイヤ)を介して表面電極パターン23D4 と接続される。

(21)

[0158**]**

同様に、SiC MOSFETQ4は表面電極パターン23D4上に搭載されて、ドレ インD4が表面電極パターン23D4と接続されると共に、ソースS4がボンディングワ イヤ(図示省略のソース信号用ボンディングワイヤ)を介して表面電極パターン23DN と接続される。

[0159**]**

10 また、実施の形態に係るPM1にあっては、図示していないが、SiC MOSFET Q1のソースセンスパッド電極をソース信号電極パターンSL1に接続するソースセンス 用ボンディングワイヤと、ゲートパッド電極をゲート信号電極パターンGL1に接続する ゲート信号用ボンディングワイヤとを備える。

[0160]

同様に、図示していないが、SiC MOSFETO4のソースセンスパッド電極をソ ース信号電極パターンSL4に接続するソースセンス用ボンディングワイヤと、ゲートパ ッド電極をゲート信号電極パターンGL4に接続するゲート信号用ボンディングワイヤと を備える。

[0161]

20 つまり、SiC MOSFETQ1・Q4の各ソース信号電極パターンSL1・SL4 には、ソースセンスパッド電極を接続するための、ソースセンス用ボンディングワイヤが ウエッジボンディングされる。

[0162]

実施の形態に係るPM1は、図29(a)および図29(b)に示すように、セラミッ クス基板21と、セラミックス基板21の上面(第1面)に配置されたグラファイト基板 18GHと、グラファイト基板18GH上に配置された表面電極パターン(第2電極パタ ーン)23D1・23D4・23DNと、セラミックス基板21の下面(第2面)に配置 された裏面電極パターン(第1電極パターン)(図示省略)とを備えるグラファイト絶縁 基板と、表面電極パターン23D1・23D4上に図示矢印X方向に沿って並べて配置さ れた複数のSiC MOSFETQ1・Q4とを備える。

[0163]

実施の形態に係るPM1において、グラファイト基板18GHのGH(YZ)配向は、 複数のSiC MOSFETQ1・Q4の配置のX方向にほぼ直交する、Y方向にほぼー 致する配向方向TDとされる。つまり、X方向に並べて配置されるSiC MOSFET Q1・Q4の、GH(YZ)の配向方向TDに対する並びの方向PD1のずれの許容量(許容されるずれ量)は、X方向に対応する配向方向PDを基準とし、グラファイト基板1 8 G H の平面(基板面)上において、時計方向に約 - 4 5 度以上 + 4 5 度以下の角度の 範囲、好ましくは、約-30度以上+30度以下の角度 の範囲とされる。

[0164]

なお、図29(a)および図29(b)において、半導体デバイスQがSiC MOS FETの場合、GT1・GT4は、SiC MOSFETQ1・Q4のゲート信号用のリ ード端子(いわゆる、ゲート端子)であり、SST1・SST4は、SiC MOSFE TQ1・Q4のソース信号用のリード端子(いわゆる、ソースセンス端子)である。 **[**0165**]**

これに対し、IGBTの場合には、GT1・GT4は、IGBTQ1・Q4のゲート信 号用のリード端子となり、SST1・SST4は、IGBTQ1・Q4のエミッタ信号用 のリード端子となる。

[0166]

実施の形態に係るPM1によれば、グラファイト基板18GHを適用したグラファイト 絶縁基板の採用により、複数の半導体デバイスQの配置の方向PD1を、グラファイト基 50

板18GHのGH(XΖ)・GH(YΖ)配向の配向方向TDにほぼ直交する熱伝導率の 相対的に低い配向方向PDにより近似させることによって、高い熱拡散効果が期待できる

【0167】

すなわち、実施の形態に係るPM1によっても、熱拡散性が良好で、構造的にも簡素であり、安価で、より低熱抵抗化が可能なパワーモジュールとすることができる。 【0168】

なお、2 in 1 モジュールタイプの PM 1 としては、ソース電極パターンを半導体デバ イスQ1・Q4の上方に備える構造のものにも適用可能であり、また、2 in 1 モジュー ルタイプのものに限定されるものでもない。

【0169】

実施の形態に係る PM1の模式的鳥瞰パターン構成は図30(a)に示すように表わされ、模式的平面パターン構成は図30(b)に示すように表わされる。なお、図30(a)および図30(b)では、3電力端子構造の PM1に適用した場合が例示されている。 【0170】

ここで、図30(a)および図30(b)に示すように、実施の形態に係るPM1は、 電力端子構造を除けば、実施の形態に係るPM1とほぼ同一の構成を備える。

【0171】

すなわち、実施の形態に係るPM1は、図30(a)および図30(b)に示すように、セラミックス基板21と、セラミックス基板21の上面(第1面)に配置されたグラファイト基板18GH上に配置された表面電極パターン(第2電極パターン)23D1・23D4・23DNと、セラミックス基板21の下面(第2面)に配置された裏面電極パターン(第1電極パターン)(図示省略)とを備えるグラファイト絶縁基板と、表面電極パターン23D1・23D4上に図示矢印X方向に沿って並べて配置された複数の半導体デバイス(モジュール)Q1・Q4とを備える。

【0172】

実施の形態に係る PM1 において、グラファイト基板18 GHの配向方向 TD における GH(YZ)配向は、複数の半導体デバイスQ1・Q4のX方向に沿う配向方向 PD にほ ぼ直交する方向とされる。

【0173】

図30(a)および図30(b)において、Pは、正側電源入力端子電極であり、Nは、 ()、負側電源入力端子電極であり、Oは、出力端子電極であり、1個の出力端子電極Oを備 えた3電力端子構造のPMとなっている。

【0174】

なお、図30(a)および図30(b)において、GL1は、SiC MOSFETQ 1のゲート信号用のリード端子(図示省略)が接続されるゲート信号電極パターンであり 、SL1は、SiC MOSFETQ1のソース信号用のリード端子(図示省略)が接続 されるソース信号電極パターンである。同様に、GL4は、SiC MOSFETQ4の ゲート信号用のリード端子(図示省略)が接続されるゲート信号電極パターンであり、S L4は、SiC MOSFETQ4のソース信号用のリード端子(図示省略)が接続され るソース信号電極パターンである。

【 0 1 7 5 】

また、図中におけるBW1は、SiC MOSFETQ1のソースパッド電極をソース 電極としても機能する表面電極パターン23D4に共通に接続するためのソース信号用ボ ンディングワイヤであり、BW4は、SiC MOSFETQ4のソースパッド電極をソ ース電極としても機能する表面電極パターン23DNに共通に接続するためのソース信号 用ボンディングワイヤである。

【0176】

実施の形態に係る P M 1 によっても、グラファイト基板 1 8 G H の基板面上、複数の半 導体デバイス Q 1 ・ Q 4 の配置の方向 P D 1 を、グラファイト基板 1 8 G H の G H (Y Z 50

10

30

)配向に対応する配向方向(Y方向)TDにほぼ直交する配向方向(X方向)PDとする ことにより、熱拡散性が良好で、構造的にも簡素であり、安価で、より低熱抵抗化が可能 となる。

【0177】

以上説明したように、本実施の形態によれば、反りを抑制することができるパワーモジ ュールおよびその製造方法を提供することができる。

【0178】

[その他の実施の形態]

上記のように、いくつかの実施の形態について記載したが、開示の一部をなす論述およ び図面は例示的なものであり、限定するものであると理解すべきではない。この開示から 10 当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

【0179】

このように、本実施の形態は、ここでは記載していない様々な実施の形態などを含む。 【産業上の利用可能性】

【0180】

本実施の形態のパワーモジュールは、Si基板やSiC基板やGaN基板を用いたIG BTモジュール、ダイオードモジュール、MOSモジュールなどの各種の半導体モジュー ル技術に利用することができ、HEV(Hybrid Electric Vehicle)/EV(Electric Ve hicle)向けのインバータ、ロボットなどの産業機器や家電向けのインバータやコンバー タなど、幅広い応用分野に適用可能である。 【符号の説明】

20

【0181】
61,69,GF...基板(グラファイト基板)
64...半導体デバイス
62,RA,RB,RC,RD...樹脂(熱可塑性樹脂,液晶ポリマー)
71,72...(樹脂)注入ゲート
71B,72B...ゲート痕
71A,72A...(樹脂)注入方向
63,68...銅層
64...半導体デバイス
65...ワイヤ
66...パワー端子
67...スペーサー(柱状電極)



62A

61

【図3】



【図2】



CTE = -0.6







【図5】

	CTE(ppm/K)	E(GPa)	ν
GF	X:-0.6, Y:25, Z:-0.6	50	0.3
RA	-0.6	10	0.3
RB	12	10	0.3
RC	25	10	0.3
RD	X-0.6, Y:25, Z12	10	0.3

.



(25)

RD



【図12】







(26)

GS

【図15】

GP(XY)







【図16】





(a)



【図17】



(b)





【図21】

【図22】





【図23】

【図24】







【図25】

【図26】





【図27】

【図28】











(b)





フロントページの続き

(56)参考文献 特開2007-158280(JP,A) 特開2008-153601(JP,A) 特開2007-173272(JP,A) 特開2007-173272(JP,A) 米国特許出願公開第2007/0138624(US,A1) 特開2015-220239(JP,A) 特開2017-045959(JP,A) 特開2014-022580(JP,A) 特開2014-022580(JP,A) 特開2014-022479(JP,A) 特開2014-022479(JP,A) 特開2004-200522(JP,A) 特開2004-200522(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0	1	L	2	5	/	0	7
Н0	1	L	2	3	/	2	9
Η0	1	L	2	3	/	3	1
Н0	1	L	2	5	/	1	8