(12) 公開特許公報(A)

(11)特許出願公開番号

特開2005-191542 (P2005-191542A)

(43) 公開日 平成17年7月14日 (2005.7.14)

(51) Int.C1. ⁷	F I		テーマコード(参考	()
HO1L 21/8247	HO1L	27/10 4	34 5B125	
G11C 16/02	G11C	17/00 6	541 5F083	
G11C 16/04	G11C	17/00 6	522A 5F101	
G11C 16/06	G 1 1 C	17/00 6	334A	
HO1L 27/115	G11C	17/00 6	335	
	審査請求 未	請求 請求項	の数 24 OL (全 43 頁) 最終員	に続く
(21) 出願番号	特願2004-320769 (P2004-320769)	(71) 出願人	503121103	
(22) 出願日	平成16年11月4日 (2004.11.4)		株式会社ルネサステクノロジ	
(31) 優先権主張番号	特願2003-401783 (P2003-401783)		東京都千代田区丸の内二丁目4番1	号
(32) 優先日	平成15年12月1日 (2003.12.1)	(74)代理人	100068504	
(33) 優先権主張国	日本国(JP)		弁理士 小川 勝男	
		(74)代理人	100086656	
			弁理士 田中 恭助	
		(72)発明者	大津賀 一雄	
			東京都国分寺市東恋ヶ窪一丁目28	O番地
			株式会社日立製作所中央研究所内	
		(72)発明者	倉田 英明	
			東京都国分寺市東恋ヶ窪一丁目28	O番地
			株式会社日立製作所中央研究所内	
			最終頁に	続く

(54) 【発明の名称】半導体記憶装置

(19) 日本国特許庁(JP)

(57)【要約】

【課題】 低コスト、高速書込みが可能な、反転層を配 線として用いた半導体記憶装置、及びその動作方法を提 供する。

【解決手段】 本発明は互いに並行に形成された、ソー ス領域、ドレイン領域に対し、ソース、ドレイン領域の 間にこれと並行でかつオーバラップのない位置に補助電 極構造を有し、書込みには補助電極をソース側注入ホッ トエレクトロンの補助電極として用い、読出し時には補 助電極下に形成した反転層をソース、あるいはドレイン 領域として用いることを特徴とする。

【選択図】 図1

図 1



【請求項1】

第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と第2 の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1の方 向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周囲を 絶縁膜で囲われた、電荷を保持する手段を有し、且つ

(2)

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し、前記第2の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記第2の反転層と電源との接続を断ってフローティング状態とし、前記第3の電極の電位を前記電位Cよりも高い電位Eに設定することにより、前記第2の反転層に蓄積された電荷が、電荷保持手段下の半導体表面を経て、前記第1の反転層に放電される際、前記第1の電極近傍で発生するホットエレクトロンが前記電荷を保持する手段に注入される動作方式を有することを特徴とする半導体記憶装置。

【請求項2】

第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の電極 と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御する 第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線され 、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第1の 手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を保持 する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し、前記第4の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記第2の反転層と電源との接続を断ってフローティング状態とし、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、前記第5の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記第2の反転層に蓄積された電荷が、前記第2の電荷保持手段下の半導体表面、前記第1の電荷保持手段下の半導体表面を経て、前記第1の反転層に放電される際、前記第2と第4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する第2の手段に注入される動作方式を有することを特徴とする半導体記憶装置。

【請求項3】

第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と第2 の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1の方 向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周囲を 絶縁膜で囲われた、電荷を保持する手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し、前記第2の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記第2の反転層と電源との接続を断ってフローティング状態とし、前記第3の電極の電位を前記電位Cよりも高い電位Eに設定することにより、前記第2の反転層に蓄積された電荷が、電荷保持手段下の半導体表面を経て、前記反転層1に放電される際、前記第1の電極近傍で発生するホットエレクトロンが前記電荷を保持する手段に注入される間、前記第2の反転層と、前記第2の反転層に給電する電源間に設置されているトランジスタを介し、前記第2の反転層の電位が、ホットエレクトロン注入が行われない程度のある一定値を下らないように電荷を供給する動作方式を備えることを特徴とする半導体記憶装置。

10

20

第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の電極 と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御する 第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線され 、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第1の 手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を保持 する第2の手段を有し、且つ

(3)

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し、前記第4の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記第2の反転層と電源との接続を断ってフローティング状態とし、前記第2の電極の電位を前記電位「こ設定することにより、前記第5の電極の電位を前記電位Cよりも高い電位「に設定することにより、前記第2の反転層に蓄積された電荷が、前記第2の電荷保持手段下の半導体表面、前記第2の電極下の半導体表面、前記第1の反転層に放電される際、前記第2と第4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する第2の手段に注入される間、前記第2の反転層と、前記第2の反転層に給電する電源間に設置されているトランジスタを介し、前記第2の反転層の電位が、ホットエレクトロン注入が行われない程度のある一定値を下らないように電荷を供給する動作方式を有することを特徴とする半導体記憶装置。

第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の電極 と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御する 第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線され 、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第1の 手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を保持 する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し後、前記第1の反転層と電源との接続を断ってフローティング状態とし、前記第4の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記第2の反転層2と電源との接続を断ってフローティング状態とし、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、前記第5の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記第2の反転層に蓄積された電荷が、前記第2の電荷保持手段下の半導体表面を経て、前記第1の反転層を充電する際、前記第1の面積保持手段下の半導体表面を経て、前記第1の反転層を充電する際、前記第2と第4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する第2の手段に注入される動作方式を有することを特徴とする半導体記憶装置。

【請求項6】

第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と第2 40 の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1の方 向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周囲を 絶縁膜で囲われた、電荷を保持する手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定した後、前記第1の反転層と電源との接続を断ってフローティング状態とし、前記第2の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層2の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定し、前記第3の電極の電位を前記電位Cよりも高い電位Eに設定することにより、前記第1の反転層を充電する際、前記第1の電極近傍で発生するホットエレクトロンが前記電荷を保持する手段に注入される動

10

20

作方式を有することを特徴とする半導体記憶装置。 【請求項7】

第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の電極 と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御する 第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線され 、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第1の 手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を保持 する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定した後、前記第1の反転層と電源との接続を断ってフローティング状態とし、前記第4の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定し、前記第2の電極の電位を前記 電位Aよりも低い電位Eに設定し、前記第5の電極の電位を前記電位Cよりも高い電位F に設定することにより、前記第1の反転層を充電する際前記第2と第4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する第2の手段に注入される動作方式を有する特徴とする半導体記憶装置。

【請求項8】

第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と第2 の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1の方 向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周囲を 絶縁膜で囲われた、電荷を保持する手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層1の電位を、電位Aよりも低い電位Bに設定し、前記第2の電極の電位を電位Cに設定した後、前記電極2と電源との接続を断ってフローティング状態とし、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定し、前記第2の電極と前記第2の反転層間のカップリングにより、第2の電極の電位が上昇した後、前記第3の電極の電位を前記電位Cよりも高い電位Eに設定することにより、前記第1の電極近傍で発生するホットエレクトロンが前記電荷を保持する手段に注入される動作方式を備えることを特徴とする半導体記憶装置。

第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の電極 と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御する 第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線され 、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第1の 手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を保持 する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層1の電位を、電位Aよりも低い電位Bに設定した後、前記第3の 電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記電 極4の電位を電位Cに設定した後、前記電極4と電源との接続を断ってフローティング状 態とし、前記第2の反転層2の電位を、前記電位Bよりも高く、電位Cよりも低い電位D に設定し、前記第4の電極と前記第2の反転層間のカップリングのため、第4の電極の電 位が上昇した後、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、前記第 5の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記第2と第4の 電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する第2の手段に 注入される動作方式を有することを特徴とする半導体記憶装置。 【請求項10】

第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と第2 の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1の方

10

30

20

向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周囲を 絶縁膜で囲われた、電荷を保持する手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し、前記第2の電極を 電位Cに設定し、前記第2の電極と近傍のフローティング状態である半導体表面間のカッ プリングのために第2の反転層が、前記電位Bよりも高く、電位Cよりも低い電位Dの状態で形成され、前記第3の電極の電位を前記電位Cよりも高い電位Eに設定することにより、前記第2の反転層に蓄積された電荷が、電荷保持手段下の半導体表面を経て、前記第 1の反転層に放電される際、前記第1の電極近傍で発生するホットエレクトロンが前記電 荷を保持する手段に注入される動作方式を有することを特徴とする半導体記憶装置。 【請求項11】

第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の電極 と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御する 第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線され 、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第1の 手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を保持 する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し、前記第4の電極を 電位Cに設定し、前記第4の電極と近傍のフローティング状態である半導体表面間のカッ プリングのために第2の反転層が、前記電位Bよりも高く、電位Cよりも低い電位Dの状 態で形成され、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、前記第5 の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記第2の反転層に 蓄積された電荷が、前記第2の電荷保持手段下の半導体表面、前記第2の電極下の半導体 表面、前記第1の電荷保持手段下の半導体表面を経て、前記第1の反転層に放電される際 、前記第2と第4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保 持する第2の手段に注入される動作方式を有することを特徴とする半導体記憶装置。

前記電荷を保持する手段は、多結晶シリコン、又は多数個のシリコン微小結晶、又は電荷トラップを持つ絶縁体からなることを特徴とする請求項1に記載の半導体記憶装置。 【請求項13】

前記電荷を保持する手段は、多結晶シリコン、又は多数個のシリコン微小結晶、又は電荷トラップを持つ絶縁体からなることを特徴とする請求項2に記載の半導体記憶装置。 【請求項14】

前記電荷を保持する手段は、少なくとも1ビット以上の情報ができることを特徴とする 請求項1に記載の半導体記憶装置。

【請求項15】

前記電荷を保持する手段は、少なくとも1ビット以上の情報ができることを特徴とする 請求項2に記載の半導体記憶装置。

【請求項16】

第1容量と、

前記第1容量よりも容量の大きい第2容量と、

前記第1容量および前記第2容量に接続されたメモリセルとを有し、

前記第1容量に蓄えられた電荷によって行なわれる書込みと、

前記第2容量に蓄えられた電荷によって行なわれる書込みとを選択的に行なうことを特徴とする半導体記憶装置。

【請求項17】

請求項16記載の半導体記憶装置において、

前記第1容量は、ローカルなビット線の容量であり、

前記第2容量は、前記ローカルなビット線の容量と、前記ローカルなビット線に接続さ 50

10

20

30

れたグローバルなデータ線の容量とを含むことを特徴とする半導体記憶装置。 【請求項18】 請求項16記載の半導体記憶装置において、前記メモリセルは複数のしきい値レベルを 有し、前記第2容量に蓄えられた電荷は、最も高いしきい値レベルの書込みに用いられる ことを特徴とする半導体記憶装置。 【請求項19】 請 求 項 1 7 記 載 の 半 導 体 記 憶 装 置 に お い て 、 前 記 ロ ー カ ル な ビ ッ ト 線 の 容 量 は 、 反 転 層 の 容量を含むことを特徴とする半導体記憶装置。 【請求項20】 請求項16記載の半導体記憶装置において、 10 前記メモリセルは2ビット以上の情報を記憶することを特徴とする半導体記憶装置。 【請求項21】 グローバルなデータ線と、 前記グローバルなデータ線に接続されたローカルなビット線と、 前記ローカルなビット線を有するメモリセルとを有し、 前記グローバルなデータ線に蓄えられた電荷によって行なわれる書込みと、 前記ローカルなビット線に蓄えられた電荷によって行なわれる書込みとを選択的に行な うことを特徴とする半導体記憶装置。 【請求項22】 請求項21記載の半導体記憶装置において、前記メモリセルは複数のしきい値レベルを 20 有し、前記グローバルなデータ線に蓄えられた電荷によって行なわれる書込みは、最も高 いしきい値レベルの書込みに用いられることを特徴とする半導体記憶装置。 【請求項23】 請 求 項 2 1 記 載 の 半 導 体 記 憶 装 置 に お い て 、 前 記 ロ ー カ ル な ビ ッ ト 線 は 、 反 転 層 配 線 を 含むことを特徴とする半導体記憶装置。 【請求項24】 請求項21記載の半導体記憶装置において、前記メモリセルは2ビット以上の情報を記 憶することを特徴とする半導体記憶装置。 【発明の詳細な説明】 【技術分野】 30 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本発明は半導体記憶装置に関するものである。 【背景技術】 [0002]携 帯 性 に 優 れ た デ ー タ 格 納 用 と し て 、 半 導 体 不 揮 発 性 メ モ リ で あ る フ ラ ッ シ ュ メ モ リ が 広く用いられ始めている。フラッシュメモリのビット当りの価格は年々急速に下がってお り、その下がり方は微細化のみから期待される下がり方よりも急峻である。これは素子構 造上の工夫あるいは多値記憶の導入によるものである。ファイル用途大容量フラッシュメ モリの従来技術は、例えば、F. Arai et al, IEEE International Electron Devices Mee ting pp 7 7 5 - 7 7 8 , 2 0 0 0 年(非特許文献 1)とT. Kobayashi et al, IEEE Inter 40 national Electron Devices Meeting pp29-32, 2001年(非特許文献2)に述べ られている。前者は小さいセル面積の実現に向いておりNAND型と呼ばれている、後者は、 フローティングゲート内に蓄積する電子個数を制御することで多ビット記憶を行う多値記 憶動作に向いておりAND型と呼ばれている。いずれもビットコスト低減に効果がある。 [0003]

又、別な多値記憶の例が、B. Eitan et al, International Conference on Solid Stat e Devices and Materials pp5 2 2 - 5 2 4, 1 9 9 9 年(非特許文献 3)に示されてい る。これは、SiNを記憶領域に用い、ホットエレクトロンによる電荷注入を行う素子であ る。ホットエレクトロンがドレイン端付近で主に発生すること、またSiNトラップに電荷 が捕獲されるため注入された場所付近に電荷が留まることを利用する。ソース、ドレイン

に印加する電圧を入れ替えることでソース端とドレイン端の両端を電荷蓄積領域として用 いる。この書込み方法は大きな電流が流れるため、電源の電流供給能力の限界から多ビッ トを同時に書込むファイル用途には適さない。より低いドレイン電流で書込みのできるソ ース側注入による書込み動作が、特開平2001-156275号公報(特許文献1)に 開示されている。ここでは、ソース側注入のための補助電極と小さいセル面積を両立させ る技術として、補助電極下に形成した反転層を配線として用いる動作が述べられている。 【0004】

【特許文献1】特開平2001-156275号公報

【非特許文献1】F. Arai et al, IEEE International Electron Devices Meeting pp7 75-778、2000

10

20

【非特許文献 2】T. Kobayashi et al, IEEE International Electron Devices Meeting pp 2 9 - 3 2 , 2 0 0 1

【非特許文献 3】B. Eitan et al, International Conference on Solid State Devices and Materials pp5 2 2 - 5 2 4 , 1 9 9 9

【発明の開示】

【発明が解決しようとする課題】

[0005]

フラッシュメモリは素子構造上の工夫あるいは多値記憶の導入で、加工寸法の縮小による 微細化以上のビットコスト低減を実現してきた。またフラッシュメモリの容量増大に従っ て音楽ファイル、動画等サイズの大きなファイルを扱う応用が広がっている。このため、 大容量でしかも書込み速度が速いフラッシュメモリの需要が今後ますます高まってくると 予想される。

[0006]

しかしながら、NAND型の素子構造は平面構造メモリセルの理論的限界である単位セル当 たり面積4F² (Fは加工寸法)に近づいており、これ以上構造上の工夫を行ってセル面積 を縮小することは困難である。このため今後は多値記憶を推し進める必要がある。同時に ファウラーノードハイム(以下FNと略す)トンネルによって書込みを行う方式であるため 、書込みが速くない、あるいは大電圧を使う必要があるという課題がある。 【0007】

一方、AND型はホットエレクトロン書込み技術を採用し、書込みが高速である。ソース 30
 側注入方式のホットエレクトロン書込みであるため多くのセルへの同時書込みにも適する。加えて、アレイ構成が並列接続であり、NAND型のように直列接続でないため、他のセルの記憶情報の影響を受けにくく、セル当たり多ビット記憶にも適しているが、課題もある。セル面積の観点から、拡散層が平行に走るアレイ構造をしているため、拡散層広がりあるいは素子分離領域のためにワード線に垂直方向のピッチが縮小しにくいという問題がある。また、ソース側注入方式のホットエレクトロン書き込みを使用する場合、補助電極の設定電圧がばらつくことによって、セル間の書込み特性がばらつく問題もある。さらにAND型では、メモリセルがローカルデータ線に対し並列接続となっているため、メモリセルの位置によってコンタクトとの距離が異なる。このため、ローカルデータ線における電圧降下により、セルに印加される電位が変化し、セル間で書込み特性がばらつく問題がある 40

[0008]

従って本発明の目的とするところは、メモリセル面積を微細化し、セル間の書込み特性ばらつきの小さい半導体記憶装置を実現する方法を提供することである。

【課題を解決するための手段】

【 0 0 0 9 】

本発明の骨子は、互いに並行に形成された、ソース領域、ドレイン領域に対し、ソース 、ドレイン領域の間にこれと並行でかつオーバラップのない位置に補助電極構造を有し、 書込みには補助電極をソース側注入ホットエレクトロンの補助電極として用い、読出し時 には補助電極下に形成した反転層をソース、あるいはドレイン領域として用いることを特

徴とするものである。

【0010】

次いで、本発明の主な発明概要を列記して示す。

1. 第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と 第2の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1 の方向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周 囲を絶縁膜で囲われた、電荷を保持する手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記反転層1の電位を、電位Aよりも低い電位Bに設定し、前記第2の電極を電位 Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記反転層2の電 位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記反転層2と電 源との接続を断ってフローティング状態とし、前記第3の電極の電位を前記電位Cよりも 高い電位Eに設定することにより、前記反転層2に蓄積された電荷が、電荷保持手段下の 半導体表面を経て、前記反転層1に放電される際、前記第1の電極近傍で発生するホット エレクトロンが前記電荷を保持する手段に注入される動作方式を有することを特徴とする 半導体記憶装置

2. 第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の 電極と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御 する第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線 され、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第 1の手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を 保持する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記反転層1の電位を、電位Aよりも低い電位Bに設定し、前記第4の電極を電位 Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記反転層2の電 位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記反転層2と電 源との接続を断ってフローティング状態とし、前記第2の電極の電位を前記電位Aよりも 低い電位Eに設定し、前記第5の電極の電位を前記電位Cよりも高い電位Fに設定するこ とにより、前記反転層2に蓄積された電荷が、前記電荷保持手段2下の半導体表面、前記 第2の電極下の半導体表面、前記第1の電荷保持手段下の半導体表面を経て、前記第1の 反転層に放電される際、前記第2と第4の電極の間の半導体表面で発生するホットエレク トロンが前記電荷を保持する手段2に注入される動作方式を備えることを特徴とする半導 体記憶装置

3. 第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と 第2の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1 の方向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周 囲を絶縁膜で囲われた、電荷を保持する手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記反転層1の電位を、電位Aよりも低い電位Bに設定し、前記第2の電極を電位 Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記反転層2の電 位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記反転層2と電 源との接続を断ってフローティング状態とし、前記第3の電極の電位を前記電位Cよりも 高い電位Eに設定することにより、前記第2の反転層に蓄積された電荷が、電荷保持手段 下の半導体表面を経て、前記第1の反転層に放電される際、前記第1の電極近傍で発生す るホットエレクトロンが前記電荷を保持する手段に注入される間、前記第2の反転層と、 前記第2の反転層に給電する電源間に設置されているトランジスタを介し、前記第2の反 転層の電位が、ホットエレクトロン注入が行われない程度のある一定値を下らないように 電荷を供給する動作方式を備えることを特徴とする半導体記憶装置 4. 第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の 電極と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御 10

20

30

する第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線 され、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第 1の手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を 保持する第2の手段を有し、且つ

(9)

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記反転層1の電位を、電位Aよりも低い電位Bに設定し、前記第4の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記反転層2の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記反転層2と電源との接続を断ってフローティング状態とし、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、前記第5の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記第2の反転層に蓄積された電荷が、前記第2の電荷保持手段下の半導体表面を経て、前記第2の反転層に放電される際、前記第2の手段に注入される間、前記第2の反転層と、前記第2の反転層に給電する電源間に設置されているトランジスタを介し、前記第2の反転層の電位が、ホットエレクトロン注入が行われない程度のある一定値を下らないように電荷を供給する動作方式を備えることを特徴とする半導体記憶装置

5. 第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の 電極と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御 する第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線 され、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第 1の手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を 保持する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記反転層1の電位を、電位Aよりも低い電位Bに設定し後、前記反転層1と電源との接続を断ってフローティング状態とし、前記第4の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定した後、前記第2の反転層と電源との接続を断ってフローティング状態とし、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、前記第5の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記第2の反転層に蓄積された電荷が、前記第2の電荷保持手段下の半導体表面、前記第2 の電極下の半導体表面、前記電荷保持手段1下の半導体表面を経て、前記反転層1を充電する際、前記第2と第4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する第2の手段に注入される動作方式特徴とする半導体記憶装置 6. 第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と

第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と 第2の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1 の方向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周 囲を絶縁膜で囲われた、電荷を保持する手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記反転層1の電位を、電位Aよりも低い電位Bに設定した後、前記第1の反転層 と電源との接続を断ってフローティング状態とし、前記第2の電極を電位Cに設定するこ とによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層の電位を、前記 電位Bよりも高く、電位Cよりも低い電位Dに設定し、前記第3の電極の電位を前記電位 Cよりも高い電位Eに設定することにより、前記第1の反転層を充電する際、前記第1の 電極近傍で発生するホットエレクトロンが前記電荷を保持する手段に注入されることを特 徴とする半導体記憶装置

7. 第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の 電極と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御 する第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線 され、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第 30

1の手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を 保持する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記反転層1の電位を、電位Aよりも低い電位Bに設定した後、前記反転層1と電源との接続を断ってフローティング状態とし、前記第4の電極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定し、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、前記第4の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記反転層1を充電する際前記第2と第4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する手段2に注入されることを特徴とする半導体記憶装置

8. 第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と 第2の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1 の方向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周 囲を絶縁膜で囲われた、電荷を保持する手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し、前記第2の電極の電位を電位Cに設定した後、前記第2の電極と電源との接続を断ってフローティング状態とし、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電位Dに設定し、前記第2の電極と前記第2の反転層間のカップリングにより、第2の電極の電位が上昇した後、前記第3の電極の電位を前記電位Cよりも高い電位Eに設定することにより、前記第1の電極近傍で発生するホットエレクトロンが前記電荷を保持する手段に注入される動作方式を備えることを特徴とする半導体記憶装置

9. 第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の 電極と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制御 する第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配線 され、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する第 1の手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を 保持する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形 成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定した後、前記第4の電 極を電位Cに設定することによって近傍の半導体表面に第2の反転層を形成し、前記第4 の電極の電位を電位Cに設定した後、前記第4の電極と電源との接続を断ってフローティ ング状態とし、前記第2の反転層の電位を、前記電位Bよりも高く、電位Cよりも低い電 位Dに設定し、前記第3の電極と前記第2の反転層間のカップリングのため、第4の電極 の電位が上昇した後、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、前 記第5の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記第2と第 4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する第2の手 段に注入される動作方式を有することを特徴とする半導体記憶装置 10. 第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極 40 と第2の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第 1の方向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し、前記第2の電極を 電位Cに設定し、前記第2の電極と近傍のフローティング状態である半導体表面間のカッ プリングのために第2の反転層が、前記電位Bよりも高く、電位Cよりも低い電位Dの状 態で形成され、前記第3の電極の電位を前記電位Cよりも高い電位Eに設定することによ り、前記第2の反転層に蓄積された電荷が、電荷保持手段下の半導体表面を経て、前記第 1の反転層に放電される際、前記第1の電極近傍で発生するホットエレクトロンが前記電

周囲を絶縁膜で囲われた、電荷を保持する手段を有し、且つ

10

荷を保持する手段に注入される動作方式を有することを特徴とする半導体記憶装置 11. 第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1 の電極と第2の電極の間、及び前記第2の電極と第4の電極の間の半導体表面の電位を制 御する第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配 線され、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する 第1の手段を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷 を保持する第2の手段を有し、且つ

前記第1の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記第1の反転層の電位を、電位Aよりも低い電位Bに設定し、前記第4の電極と近傍のフローティング状態である半導体表面間のカップリングのために第2の反転層が、前記電位Bよりも高く、電位Cよりも低い電位Dの状態で形成され、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、前記第5の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記第2の反転層に蓄積された電荷が、前記第2の電荷保持手段下の半導体表面を経て、前記第1の反転層に放電される際、前記第1の電荷保持手段下の半導体表面を経て、前記第1の反転層に放電される際、前記第2と第4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する第2の手段に注入される動作方式を有することを特徴とする半導体記憶装置 12.本願諸発明における前記電荷を保持する手段は、多結晶シリコン、又は多数個のシリコン微小結晶、又は電荷トラップを持つ絶縁体からなることを特徴とする半導体記憶装置

20

30

40

10

13.本願諸発明における前記電荷を保持する手段は、少なくとも1ビット以上の情報が できることを特徴とする半導体記憶装置

【発明の効果】

【0011】

本 発 明 に よ れ ば 、 メ モ リ セ ル 面 積 を 微 細 化 し 、 セ ル 間 の 書 込 み 特 性 ば ら つ き の 小 さ い 半 導 体 記 憶 装 置 を 実 現 で き る 。

【発明を実施するための最良の形態】

[0012]

以下には、本発明の具体的な実施例による半導体素子及び半導体装置を説明する。

先ず、本願発明に先立って考えられた半導体記憶装置の構成を、項目1及び2として、 説明する。本願発明はこれらの基本的形態の半導体記憶装置を改善するものである。 1.第1の方向に互いに平行に配線される第1、第2の電極を有し、前記第1の電極と、 第2の電極の間の半導体表面の電位を制御する第3の電極を有し、前記第3の電極は第1 の方向と実質的に垂直な第2の方向に配線され、前記第1の電極と第2の電極の間に、周 囲を絶縁膜で囲われた、電荷を保持する手段を有する半導体記憶素子において、前記第1 の電極を電位Aに設定することによって近傍の半導体表面に第1の反転層を形成し、前記 反転層1の電位を、電位Aよりも低い電位Bに設定し、前記第2の電極を電位Cに設定す ることによって近傍の半導体表面に第2の反転層を形成し、前記反転層2の電位を、前記 電位Bよりも高く、電位Cよりも低い電位Dに設定し、前記第3の電極の電位を前記電位 Cよりも高い電位Eに設定することにより、前記第1の電極近傍で発生するホットエレク トロンが前記電荷を保持する手段に注入される動作方式を備えることを特徴とする半導体 記憶装置。

2.第1の方向に互いに平行に配線される第1、第2、第4の電極を有し、前記第1の電 極と、第2の電極の間、及び前記第2の電極と、第4の電極の間の半導体表面の電位を制 御する第5の電極を有し、前記第5の電極は第1の方向と実質的に垂直な第2の方向に配 線され、前記第1の電極と第2の電極の間に、周囲を絶縁膜で囲われた、電荷を保持する 手段1を有し、前記第2の電極と第4の電極の間に、周囲を絶縁膜で囲われた、電荷を保 持する手段2を有する半導体記憶素子において、前記第1の電極を電位Aに設定すること によって近傍の半導体表面に第1の反転層を形成し、前記反転層1の電位を、電位Aより も低い電位Bに設定し、前記第4の電極を電位Cに設定することによって近傍の半導体表

10

20

30

40

面に第2の反転層を形成し、前記反転層2の電位を、前記電位Bよりも高く、電位Cより も低い電位Dに設定し、前記第2の電極の電位を前記電位Aよりも低い電位Eに設定し、 前記第5の電極の電位を前記電位Cよりも高い電位Fに設定することにより、前記第2と 第4の電極の間の半導体表面で発生するホットエレクトロンが前記電荷を保持する手段2 に注入される動作方式を有することを特徴とする半導体記憶装置。

上記の例を具体的に説明する。

[0013]

前記例1を図1に示す。図1には、本実施例による記憶素子の断面構造を示す。p型シリ コン基板(1)に、n型のウェル領域(2)が設けられており、さらにその中にp型のウェ ル領域(3)が設けられる3重ウェル構造を持つ。シリコン基板表面の電位を制御するた めのn型多結晶シリコンからなる補助電極(10)(11)(12)(13)、n型多結晶 シリコンとW(タングステン)の積層構造で形成された制御電極(30)がある。この制 御電極(30)はワード線を兼ねている。シリコン基板表面に設けられたSiO2からなる 絶縁膜(40)を介して、補助電極(10)(11)(12)(13)の側壁(41)間 を覆う形で形成した多結晶シリコンからなる記憶ノード(50)(51)(52)が設け られている。記憶ノード(50)(51)(52)と制御電極(30)の間にはSiO2膜 (42)が形成されている。また補助電極(10)(11)(12)(13)とシリコン 基板の間にはSiO2膜(43)が設けられている。メモリセルアレイはこのような構造が 繰り返されている。又、この断面では、通常素子分離用に設けられる絶縁膜で埋め込まれ た溝が設けられていないという特徴がある。補助電極(10)(11)(12)(13) 下の基板表面と記憶ノード(50)(51)(52)下の基板表面は異なる不純物濃度と なっている。

【0014】

図2は上面図、図3は等価回路図を示す。図3で反転層による配線は破線で示し、補助 電 極 配 線 や 高 濃 度 不 純 物 に よ る 拡 散 層 配 線 は 実 線 で 示 し た 。 説 明 の た め に 必 要 な 部 分 を 除 き 金 属 配 線 は 省 い て あ る 。 点 線 で 囲 っ た 部 分 (1 1 0)の A - B断 面 が 図 1 に 対 応 す る 。 図 面Y方向にワード線が、例えば128本、又は256本繰り返された構造を基本単位(以 下これをメモリマットと呼ぶ)としている。その両端で補助電極(10)(11)(12) (13) が4本毎に結束(32) (33) (34) (35) され、隣接補助電極に独立 な電圧を与えることが可能である。この端部では素子分離用の絶縁膜で埋め込まれた溝が 存在し、アクティブ領域(80)(81)(82)(83)が互いに絶縁されている。記 憶ノード(50)の情報を読出す、あるいは書込む場合に形成される反転層配線(60) (61)は、アクティブ領域(82)(83)にそれぞれ接続され、さらにこのアクティ ブ領域と配線へのコンタクト構造(100)(101)との間に存在するゲート電極(3 6)(37)(38)によって選択用のMOSトランジスタが形成されている。ただし、(84)の部分ではデプレッション化しており、ゲート電極(36)(37)、又は(38)に電圧を印加しなくても導通できる状態になっている。この選択MOSを介して反転層配 線からなるローカルなビット線(60)(61)はグローバルなデータ線(90)(91)に接続されている。又、補助電極(10)(11)(12)(13)とn型不純物が導 入されたアクティブ領域(80)(81)(82)(83)がそれぞれ重なった構造が存 在するという特徴がある。但し、前記補助電極と前記アクティブ領域は基板表面に形成さ れた絶縁膜によって絶縁されている。

【0015】

この構造により、例えば補助電極(13)に正の電圧を与え、ゲート下の基板表面に反転層(61)を形成した場合、グローバルなデータ線(91)から、アクティブ領域(8 3)を介して反転層(61)に電位を与えることが可能である。また他の補助電極につい ても同様に、n型不純物が導入された領域とのオーバラップ領域、この領域に電位を供給 するコンタクト構造とグローバルなデータ線が設けられている。 【0016】

次に本例の動作を説明する。補助電極(12)(13)間の記憶ノード(50)に4レ 50

(12)

(13)

ベルの閾値を用いて2ビットの記憶を行う。

【0017】

尚、前記項目1として示した一般的説明との関係を念の為説明すれば、補助電極(12)(13)がそれぞれ第1及び第2の電極に相当する。以下、一般的説明との関係を、括弧を付して追記する。尚、括弧書きの電位の値そのもの、例えば8 V が、電位の符号、例えば「電位C」を指すものではない。電位C は第2 の電極に与える電位を意味している。以下、前記項目2及び各実施例においても、同様の説明を追記した。 【0018】

先ず、書込み動作を説明する。閾値レベルと情報の対応を表1に示すようにとる。ここでV3>V2H>V2L>V1H>V1L>V0H>V0Lである。この"0"や"1"の2ビット情報と閾 10値レベルは別の対応のさせ方をしても構わない。書き込む閾値レベルの順序はどのような順序でも構わないが、本実施例では高いレベルから順に書込むこととする。

【0019】

【表1】

表 1

	書込みワード電圧	閾値Vthの範囲
"01"	Vww3	Vth>V3
"00"	Vww2	V2L <vth>V2H</vth>
"10"	Vww1	V1L <vth>V1H</vth>
"11"	VwwO	VOL <vth>VOH</vth>

【 0 0 2 0 】

次に図4~6を用いて詳細な書込み手順を示す。対象とするメモリセル(111)に書 込みたい情報が例えば"01"である場合、時間t0において補助電極(13)(第2の 電極)に正の電圧(例えば8V)を印加し、その下の基板表面に低抵抗な反転層(61) (第2の反転層)を形成させる。又、ゲート電極(38)、ゲート電極(36)をそれぞ れ8Vに立ち上げ、制御電極(30)をVww3(例えば15V)に立ち上げ、さらにデータ 線(91)を4V(電位D)に立ち上げる。この時、データ線(90)は0V(電位B)に 固定する。メモリセル(111)の隣接外側における補助電極(10)(11)は反転層 を形成させないよう程度の低電圧(例えば0V)に設定し、電気的に素子分離を行う。第 2の反転層(61)の形成時には、n型拡散層領域(83)と反転層(61)が導通し、 拡散層領域に設けられたコンタクト構造(101)を通じ、グローバルなデータ線(91) から電圧を与えることが出来る。よって、第2の反転層(61)は4V(電位D)とな る。次に時間t1において、補助電極(12)(第1の電極)を抵抗の高い反転層(60))(第1の反転層)を形成できる程度の電圧(例えば2V)(電位A)に立ち上げると、 データ線(91)、拡散層領域(83)、反転層(61)、記憶ノード(50)下に出来 たチャネル、反転層(60)、拡散層領域(82)、データ線(90)を介して、書込み 30

20

電流が流れる。この時、一端の補助電極(12)下の反転層(60)(第1の反転層)と 制御電極(30)(第3の電極)下の反転層の境界で電界集中が起こり、ホットエレクト ロンが発生する。この発生したホットエレクトロンは制御電極(30)電位が高いことか ら制御電極(30)方向に引き寄せられ、トンネル絶縁膜(40)のポテンシャル障壁を 跳び越えて記憶ノード(50)に注入される。

(14)

【0021】

ここで、一端の補助電極(12)下の反転層(60)の抵抗が高いことから、反転層配 線間((60)と(61))を流れる電流はあまり大きくなく、流す電流に対する記憶ノ ードへの注入電子量の割合を大きく取れる。従って多くのセルを同時に書込み動作でも電 流が大きくなりすぎることなく、一度に大きなビット数の入出力を行うファイル応用に好 適である。又、非選択のワード線(31)は十分低い電圧(例えば0V)に固定すること で、非選択ワード線で駆動されるメモリセルのチャネルを非導通にしておけば情報の書込 みは行われない。時間t2で補助電極(12)を立ち下げ、記憶ノード(50)へのホッ トエレクトロン注入を終了する。次に時間t3にてゲート電極(36)(38)、補助電 極(13)、制御電極(30)、データ線(91)を0Vに立ち下げる。以上が1サイク ルの書込み手順となっている。

【0022】

この後、読出し動作を行い、閾値VthがV3よりも高くなっているかを検証する。読出し 動作の詳細は後で述べる。書込みたい情報が"01"でかつ閾値VthがV3よりも高くなっ ていない場合再度所定の電圧に設定し、前述書込み手順を繰り返す。この後、再び読出し 検証動作を行い、必要なら書込み手順を繰り返すというシーケンスを繰り返す。 【0023】

本アレイ構成では、隣接セルは電気的な素子分離に用いるため、同じワード線(30) で駆動される複数のセルのうち、4個おきのセルの補助電極について同じ側に対して書込 み動作を行うわけであるが、これら書込み対象セルが全て検証を通過した時点で"01" 書込みシーケンスは終了である。書込みを行わないセルに対しては、前記補助電極(12)と動作上等しい各セルの補助電極下に形成する反転層に2Vを印加する。この結果、前 記補助電極下に反転層は形成されず、カットオフされた状態となり、書込み非選択になる 。或いは、反転層(13)と動作上等しい各セルの補助電極下に形成する反転層に0Vを 印加すれば、電界集中は起こらず書込み非選択となる。

【0024】

次に"00"書込みシーケンスに移る。書込み対象セルに書込みたい情報が"00"なら、所定の電圧に設定し、前述書込み手順を繰り返す。ただし、ワード線(30)の電圧 Vww2にはVww3より低い電圧、例えば12Vを用いる。これにより"01"書込み時と同 じパルス幅を用いても注入される電荷量が少なく、より低い閾値レベルの書込みができる。 検証も同様に行うが、違いは閾値をV2Lより高く、V2Hより低い値に設定する必要があ る点である。ここでは、最初の書込みパルスで電荷を注入しすぎないように設定し、二回 目以降のパルス幅を小さくして過剰な電荷注入を防ぐ。書込み対象セルが全て検証を通過 した時点で"00"書込みシーケンスは終了、"10"書込みシーケンスに移る。"10 "書込みでは書込み電圧Vww1にVww2よりも低い電圧、例えば10Vを用いる点、目標の 閾値範囲が異なる他は"00"書込みと同様な動作である。この後"01"書込みシーケ ンスを行ってこのセルの書込み動作は終了である。

【0025】

ここでは各情報の書込みにおいて、シーケンスを通じてワード線(30)に印加する書 込みパルスの電圧を一定の値としたが、回数が増える程高い電圧を加えるようなパルス列 を用いることで、書込みシーケンスを短時間で終わらせることが可能である。又、ここで 述べた書込み動作において、非選択補助電極(11)(10)下の基板表面(4)(5) は電気的な素子分離に用いるため、しきい電圧が低いと負の大きな電圧を使用しないとカ ットオフが出来ないことになる。一方、記憶ノード(50)(51)(52)下の基板表 面では、電圧降下が少ないことが望ましく、従って、ある程度しきい電圧が低いことが望 10

30

ましい。 このため補助電極下基板表面のp型不純物濃度は、 記憶ノード下の基板表面のp型 不純物濃度よりも高く設定した。

【0026】

次に読み出し動作を説明する。前記書込み動作説明で説明したところの情報を書込んで ある記憶ノード(50)の情報を、読み出すこととする。反転層給電用のデータ線(90)に所定の電位Vs(例えば0V)を与え、補助電極(12)の電位をVsよりも大きい電位V a(例えば3V)に設定する。補助電極(12)下には反転層(60)が形成され、この反 転層(60)の電位はほぼVsとなる。非選択セルの補助電極(10)(11)の電位は、 電極下の基板表面(4)(5)に反転層が形成されない低い電位Van(例えば0V)に設定 する。これによって選択セルと非選択セルの電気的導通をなくす。4レベルを読み出すた めにまず閾値レベルが"00"のレベル以上即ちV2L以上なのか、"10"のレベル以下 すなわちV1H以下なのかの判定を行う。グローバルデータ線(91)を通じ反転層(61)の電位をVsより高い電位Vdr(例えば1V)にプリチャージする。 【0027】

この後、制御電極(30)にV1H<Vrw1<V2Lなる電圧Vrw1を印加する。メモリセルの 閾値レベルが∀1H以下ならば反転層(60)と反転層(61)との間が導通状態となり、 グローバルデータ線(91)から反転層(60)につながるグローバルデータ線(90) に電流が流れる。V2L以上ならば非導通あるいは高抵抗状態である。この結果がV1H以下 ならば、プリチャージ後、制御電極(30)にV0H<Vrw0<V1Lなる電圧Vrw0を印加し、 流れる電流の違いを利用して"11"か"10"かの判定を行う。最初の読出し結果がⅤ 2L以上であった場合には、プリチャージ後に制御電極(3 0)に加える電圧はV2H<Vrw 2 < V 3 なる電圧 Vrw 2 とする。流れる電流の違いを利用して"00"か"01"かの判定 を行う。以上の読出し動作において、Vrw1を用いた結果によって、次に印加する電圧条 件を変えるのではなく、Vrw0、Vrw1、Vrw2による読出し動作を全て行って情報読出し を行う方法を用いることも可能である。前者は読出し電圧印加が2回で高速化に向いてい るのに対し、後者は3回の読出し動作が必要であるものの制御回路が簡単化できるという 特徴がある。本動作方式では読出し時にグローバルデータ線を一本おきに駆動することに なる。 駆動するグローバルデータ線の両隣のグローバルデータ線の電位を固定しておくこ とにより、駆動するグローバルデータ線間が電気的にシールドされ、安定した読出し動作 が実現できる。読出しのドレイン電圧についても1V程度の小さい電圧に設定することが 可能である。

[0028]

情報の消去は、同一ワード線で駆動される複数のセルに対して一括で行う。ワード線に 大きい負電圧(例えば-18V)を印加する。電子が注入されている記憶ノードの電位は下 がり、トンネル絶縁膜(40)に強い電界が与えられる。この結果、p型ウェル(3)に 電子は引き抜かれ、メモリセルの閾値は下がる。尚、消去方法に異なる方法を用いてもよ い。例えば、ワード線に印加する電圧をVww3よりも大きい正電圧Vew(例えば20V)を 印加し、制御電極側に引き抜いてもよい。

[0029]

本例ではウエル(3)をp型とし、キャリアを電子としたが、n型ウェルを用い、ホール 40 をキャリアとして用いてもよい。この際電圧の大小関係が逆となる。これは他の実施例で も同様である。

[0030]

本例の記憶ノードは、多結晶シリコンから形成されているが、他の半導体又は金属を用 いてもよい。又、本例のように1個の多結晶シリコンの代わりに、多数個のシリコン微小 結晶を用いてもよい。更に、電荷トラップを持つ絶縁体(例えばSiN)からなる微小粒を 用いてもよい。前述したシリコン微小結晶や、電荷トラップを持つ絶縁体を用いた場合、 電荷蓄積部はそれぞれ隣接する補助電極に近い2箇所に電荷を離散的に保持することが可 能であり、電荷の蓄積場所の違いによって多値記憶を実現することができる。 【0031】 10

又、本例では記憶ノード(50)と制御電極(30)の層間膜(42)にSi02膜を用 いたが、窒素添加のSi02膜を用いてもよい。単純なSi02膜よりも書換え時にトラップが 生成されにくく、特性変動が少ないという特徴がある。又、Si02とシリコンナイトライ ド膜の積層構造としてもよい。このような積層膜は高電界印加時に比較的電流が流れにく く、やはりメモリ素子の信頼性に優れるという特徴を持つ。前記記憶ノードの構成や層間 膜構成に関して述べたことは全て他の例並びに本願発明の実施例でも同様である。本例で は、記憶ノード(50)に4閾値レベルの2ビットを記憶したが1ビットの記憶を行って もよいのは言うまでもない。本例のメモリ構造は不純物による拡散層配線がメモリセルア レイ内に存在しないため、補助電極配線間のピッチを小さく作製することが可能である。 このためメモリセル面積が小さく、低コストのメモリを実現することが可能である。

次に、前記例2を説明する。

【0033】

図 7 から図 9 には第 2 の例を示す。図 7 が断面構造図、図 8 が上面図、図 9 が等価回路 図である。本例 2 はアレイ部分の断面図、上面図ともに例 1 と同様であるが、動作のさせ 方が異なる。又、必要に応じて、説明に必要な部分の番号をつけかえている。本例は、メ モリセルの位置によってコンタクトとの距離が異なる理由による書込みばらつきを、例 1 よりも小さくすることが可能である

本例2は、例1と書込み動作において大きく異なる。例1では隣接補助電極(12)(13)の間で書込み動作を行いその隣の補助電極(10)(11)で素子分離を行ったが 20 、本例2では隣接3本(15)(16)(17)で書込み動作を行う点に特徴がある。 【0034】

図10を用いて詳細な書込み手順を説明する。時間t0において補助電極(17)(第 4の電極)を8V(電位C)に立ち上げ、補助電極(15)(第1の電極)を3.5V(電 位A)に立ち上げる。同時に、制御電極(30)(第5の電極)を高い正の電圧(例えば 15V)(電位F)に立ち上げ、ゲート電極(36)(38)をそれぞれ8Vに立ち上げ、 データ線(92)を4Vに立ち上げ、データ線(93)を0Vに固定する。この結果、反転 層(63)(第2の反転層)は4V(電位D)、反転層(62)(第1の反転層)は0V(電位B)に給電される。例1と異なり、片方の反転層(62)を高抵抗に設定する必要は ない。次に時間t1で、中央の補助電極(16)(第2の電極)を比較的低い電位(例え ば2V)(電位E)に設定し、電極下の基板表面電位を高抵抗の導通状態にすると、補助 電極(16)の右端部下に電界が集中し、例1と同様に、ホットエレクトロンが発生し中 央補助電極(16)右の記憶ノード(53)に情報記憶が行える。

[0035]

中央補助電極(16)左の記憶領域(54)に書込みを行う際には、両端の補助電極(15)(17)、両端の反転層(62)(63)の電圧設定を入れ換えればよい。更に、 前記動作で両端の補助電極として用いた補助電極(15)(17)を中央補助電極とする 書込み動作も可能である。(15)を中央電極とし、この右の領域(54)に書込みを行 うことができるし、(17)を中央電極としてこの左の領域(53)に書込みを行うこと ができる。

[0036]

例1 では書込み動作において、低電位の反転層(例えば(60))を高抵抗に設定し、 この端部に電界を集中させるため、メモリセルのコンタクトからの距離によって、ソース 側反転層の抵抗値が変わるという課題がある。本例2 では中央電極によって高抵抗領域を 作るため、このような距離依存による書込みばらつきは大幅に減少できる。書込みを行わ ないセルに対しては、前記補助電極(15)と動作上等しい各セルの補助電極下に形成す る反転層に2 Vを印加する。この結果、前記補助電極(16)と動作上等しい各セルの補 助電極下に反転層は形成されず、カットオフされた状態となり、書込み非選択になる。或 いは、反転層(17)と動作上等しい各セルの補助電極下に形成する反転層に0 Vを印加 すれば、電界集中は起こらず書込み非選択となる。書込み動作の違い以外は、例1と同様

に、2ビット情報を記憶ノード(53)に記憶していく。

【 0 0 3 7 】

読出し、消去動作は前記例1と同様に行うことができる。

【 0 0 3 8 】

本例ではウエル(3)をp型とし、キャリアを電子としたが、n型ウェルを用い、ホール をキャリアとして用いてもよい。この際電圧の大小関係が逆となる。これは他の実施例で も同様である。本実施例では記憶ノード(53)に4閾値レベルの2ビットを記憶したが 1ビットの記憶を行ってもよいのは言うまでもない。

[0039]

本例のメモリ構造は不純物による拡散層配線がメモリセルアレイ内に存在しないため、 補助電極配線間のピッチを小さく作製することが可能である。このためメモリセル面積が 小さく、低コストのメモリを実現することが可能である。また、ソース側反転層が低抵抗 であるため、メモリセルのコンタクトからの距離依存による書込みばらつきを大幅に減少 でき、高速書込みが可能である。

[0040]

以 上 説 明 し た 基 本 的 な 半 導 体 記 憶 装 置 を 元 に 、 本 願 発 明 の 実 施 の 形 態 を 説 明 す る 。 < 実 施 例 1 >

図 1 ~ 図 3 および図 1 1 を用いて、本発明の第 1 の実施例を示す。本実施例は、前記例 1 と書込み動作において異なる。

[0041]

前記例1で示したメモリセルの書込み動作では、補助電極(12)(第1の電極)下の 基板表面を高抵抗の導通状態(第1の反転層)とするため、補助電極(12)を比較的低 い電位に設定し、サブスレッショルド領域で動作させる。このため、補助電極の寸法ばら つきや、印加電圧のばらつきがメモリセルの書込み特性に大きく影響する。補助電極下の ゲート酸化膜厚が例えば9nmの場合、補助電極の電圧が±0.1 V ばらついた場合、記 憶ノードに注入される電子の量は約1桁変化することになる。また、チャネル電流を供給 するための内部電源が書込み時に動作しているため、補助電極の電位が内部電源からのノ イズを受けて変化してしまう可能性が考えられる。先記の通り、メモリセルの書込み特性 は補助電極の電圧に大きく影響を受けるため、内部電源からの微小な駆動ノイズでも、特 性の変動を生じる可能性がある。

【0042】

また、書込み手順は、同時に書込みを行う複数のメモリセルのしきい値全てが所望の値になるまで、書込みバイアスの印加と、しきい値の検証を繰り返すことで行っている。このため、メモリセルの特性にばらつきが存在すると、前記書込みバイアスの印加としきい値検証の繰り返し回数が増大し、書込み時間が長くなる。したがって、補助電極の寸法ばらつきや、補助電極に印加される電圧のばらつき、内部電源からの駆動ノイズの影響によって、メモリの書込み時間が増大することが予想される。

 $\begin{bmatrix} 0 & 0 & 4 & 3 \end{bmatrix}$

さらに、1つのメモリセルあたり2ビット以上のデータを蓄えることのできる多値メモ リを実現するためには、各データに対応するしきい値電圧分布幅を小さく抑える必要があ るため、前記の書込み特性のばらつきが、メモリの書込み時間を大幅に増大させることに なる。

[0044]

本実施例は、補助電極に起因する書込み特性ばらつきを低減することが可能である。以下、図11を用いて詳細に説明する。まず、時間t0において、データ線(91)を書込みドレイン電圧である4Vに、制御電極(30)(第3の電極)を書込みワード電圧である15V(電位E)に設定し、ゲート電極(36)(38)を共に8Vに設定する。同時に、補助電極(13)(第2の電極)を8V(電位C)に設定することにより、補助電極下に形成される反転層(61)(第2の反転層)は4V(電位D)となる。その後、時間 t1にて、ゲート電極(38)を0Vに立下げ、データ線(91)と反転層(61)との 20

10



接続を断ち、反転層(61)をフローティング状態とする。この時、反転層容量をCiと すると、反転層(61)に蓄積されている電荷量Qiは、Cix4クーロンとなる。その 後、時間t2において、補助電極(12)(第1の電極)を書込み電圧である2V(電位 A)に立ち上げると、反転層(6 1)に蓄積されていた電荷 Q i が、記憶ノード(5 0) および補助電極(12)それぞれの下の基板表面を通過してデータ線(90)へ放電され ることになる。この時、このデータ線は0V(電位B)になっている。この時、補助電極 (12)下の基板表面以外は低抵抗状態となるため、拡散層間に電位差がある場合には補 助電極(12)の右端部下に電界が集中し、ホットエレクトロンが発生する。この発生し たホットエレクトロンは制御電極(30)(第3の電極)電位が高い(電位E)ことから 制御電極(30)方向に引き寄せられ、トンネル絶縁膜(40)のポテンシャル障壁を跳 び 越 え て 記 憶 ノ ー ド (5 0) に 注 入 さ れ る 。 こ の 時 、 補 助 電 極 (1 2) 下 の 基 板 表 面 が 高 抵抗であるため、反転層(60)とデータ線(90)間に流れる電流はあまり大きくなく 、補助電極構造を持たない場合よりも効率のよいホットエレクトロン注入が可能である。 また、書込みたくない場合にはデータ線(90)を2V程度にするか、もしくは反転層(61)を0Vとすれば、ホットエレクトロンは発生せず、従って電荷注入はおこらない。 また非選択のワード線(31)は十分低い電圧(例えば0V)に固定することで、非選択 ワード線で駆動されるメモリセルのチャネルを非導通にしておけば情報の書込みは行われ ない。反転層(61)の電荷が十分に放電された後、時間t3で補助電極(12)を0Vに 立ち下げ書込みを終了する。次に、時間t4でデータ線(91)を0V、ゲート電極を再び 8 ∨にする。この結果、反転層(61)とデータ線(91)は接続され、反転層(61) は0∨に設定される。その後時間t5 にて制御電極(30)を0∨に立ち下げ、時間t6 で補 助電極(13)を0∨に立ち下げる。以上のような書込み動作の違い以外は、前記例1と 同様に、2ビット情報を記憶ノード(50)に記憶していく。

(18)

【0045】

前記書込み動作では、反転層に蓄積した電荷が放電し終わった時点で書込みが自動的に 終了することになり、記憶ノード(50)に注入される電荷量Qgは、注入効率を とす ると、Qg=Qi× で表される。ここで、注入効率 は記憶ノード(50)の電位とド レイン電圧、および補助電極(12)電圧の関数であり、書込み動作中に変化するもので あるが、ここでは一定であると仮定している。注入効率 の補助電極電圧への依存性は比 較的小さく、例えば、補助電極の電圧が±0.1 V変化したとき、 は0.3 桁程度しか 変化しない。反転層に蓄積される電荷Qdは一定であるため、書込み特性を表すQgも0 .3 桁程度のばらつきで抑えられることになる。前記例1の書込み方式では、1桁以上の ばらつきが生じるのに対して、書込みばらつきを大幅に抑えることが可能となり、書込み 時間を短縮することができる。

【0046】

又、前記書込み動作は更に以下のような効果を持つ。即ち、反転層に電荷を蓄積した後 、その電荷を用いて書込みを実施するため、実際の書込み動作時には、書込みドレインの 電源を不活性にすることができる。このため、補助電極は書込みドレインの電源からノイ ズを受けることがなく、安定した書込みを実現できる。また、一定の容量に電荷を供給す れば良いため、書込みドレイン電源の設計が容易となる。例えば、従来の方式では、ばら つきを考慮してマージンを取らねばならず、大きな電流供給能力を必要とする。しかし本 方式では、供給すべき電荷量にばらつきが生じないため、必要最低限の電流供給能力で良 い。このため、電源回路の大きさを大幅に縮小することが可能となる。

【0047】

読出し、消去動作は前記例1と同様に行うことができる。

【0048】

本実施例では記憶ノード(50)に4閾値レベルの2ビットを記憶したが1ビットの記 憶を行ってもよいのは言うまでもない。本実施例のメモリ構造は不純物による拡散層配線 がメモリセルアレイ内に存在しないため、補助電極配線間のピッチを小さく作製すること が可能である。このためメモリセル面積が小さく、低コストのメモリを実現することが可 10

20

能である。また、本実施例の書込み動作は補助電極の寸法ばらつきや、印加電圧ばらつき による書込みばらつきを大幅に抑えるため、高速書込みが可能である。

[0049]

< 実施例 2 >

図7~図9および図12を用いて、本発明の第2の実施例を示す。本実施例は、前記例2 と書込み動作において異なる。前記例2で示したメモリセルの書込み動作では、補助電極 (16)下の基板表面を高抵抗の導通状態とするため、補助電極(16)(第2の電極) を比較的低い電位に設定し、サブスレッショルド領域で動作させる。このため、補助電極 の寸法ばらつきや、印加電圧のばらつきがメモリセルの書込み特性に大きく影響する。補 助電極下のゲート酸化膜厚が例えば9nmの場合、補助電極の電圧が±0.1 V ばらつい た場合、電荷蓄積領域に注入される電子の量は約1桁変化することになる。又、チャネル 電流を供給するための内部電源が書込み時に動作しているため、補助電極の電位が内部電 源からのノイズを受けて変化してしまう可能性が考えられる。先記の通り、メモリセルの 書込み特性は補助電極の電圧に大きく影響を受けるため、内部電源からの微小な駆動ノイ ズでも、特性の変動を生じる可能性がある。

【0050】

又、書込み手順は、同時に書込みを行う複数のメモリセルのしきい値全てが所望の値に なるまで、書込みバイアスの印加と、しきい値の検証を繰り返すことで行っている。この ため、メモリセルの特性にばらつきが存在すると、前記書込みバイアスの印加としきい値 検証の繰り返し回数が増大し、書込み時間が長くなる。したがって、補助電極の寸法ばら つきや、補助電極に印加される電圧のばらつき、内部電源からの駆動ノイズの影響によっ て、メモリの書込み時間が増大することが予想される。

[0051]

更に、1つのメモリセルあたり2ビット以上のデータを蓄えることのできる多値メモリ を実現するためには、各データに対応するしきい値電圧分布幅を小さく抑える必要がある ため、前記の書込み特性のばらつきが、メモリの書込み時間を大幅に増大させることにな る。

[0052]

本実施例は、補助電極に起因する書込み特性ばらつきを低減することが可能である。以 下、図12を用いて詳細に説明する。まず、時間t0でデータ線(92)を書込みドレイ ン電圧である4V(電位D)に、制御電極(30)(第5の電極)を書込みワード電圧で ある15V(電位F)に設定し、ゲート電極(36)(38)を共に8Vに設定する。さ らに、補助電極(15)(第1の電極)を3.5V(電位A)に、補助電極(17)(第 4 の電極)を 8 V (電位 C) に設定することで、補助電極下には反転層が形成される。そ れぞれデータ線(93)およびデータ線(92)から給電されて、反転層(62)は0V (電位 B) に、反転層(63)(第2の反転層)は4V(電位 D) となる。その後時間 t 1にて、ゲート電極(38)を0Vに立下げ、データ線(92)と反転層(63)との接 続を断ち、反転層(63)をフローティング状態とする。この時、反転層部の容量をCi とすると、反転層(63)に蓄積されている電荷量Qiは、Cix4 クーロンとなる。 その後、時間t2において、補助電極(16)(第2の電極)を書込み電圧である2V(電位E)に立ち上げると、反転層(63)に蓄積されていた電荷Qiが、記憶ノード(5 3)、補助電極(16)、記憶ノード(54)それぞれの下の基板表面を通過して反転層 (62)へ放電されることになる。この時、補助電極(16)下の基板表面以外は低抵抗 状態となるため、反転層配線間(62)(63)に電位差がある場合には補助電極(16)の右端部下に電界が集中し、ホットエレクトロンが発生する。この発生したホットエレ クトロンは制御電極(30)電位が高いことから制御電極(30)方向に引き寄せられ、 トンネル絶縁膜(40)のポテンシャル障壁を跳び越えて記憶ノード(53)に注入され る。この時、補助電極(16)下の基板表面が高抵抗であるため、拡散層(81)(83)間に流れる電流はあまり大きくなく、補助電極構造を持たない場合よりも効率のよいホ ットエレクトロン注入が可能である。

10

20



50

【0053】

又、書込みたくない場合には反転層(62)を2V程度にするか、もしくは反転層(6 3)を0Vとすれば、反転層(62、63)間に電位差が生じないためホットエレクトロ ンは発生せず、従って電荷注入はおこらない。また非選択のワード線(31)は十分低い 電圧(例えば0V)に固定することで、非選択ワード線で駆動されるメモリセルのチャネ ルを非導通にしておけば情報の書込みは行われない。以上のような書込み動作の違い以外 は、実施例1と同様に、2ビット情報を記憶ノードに記憶していく。 【0054】

前記書込み方式では、反転層に蓄積した電荷が放電し終わった時点で書込みが自動的に 終了することになり、電荷蓄積領域(53)に注入される電荷量Qgは、注入効率を すると、Qg=Qi× で表される。ここで、注入効率 は電荷蓄積領域(53)の電位 とドレイン電圧、および補助電極(16)電圧の関数であり、書込み動作中に変化するも のであるが、ここでは一定であると仮定している。注入効率 の補助電極電圧への依存性 は比較的小さく、例えば、補助電極の電圧が±0.1 V変化したとき、 は0.3桁程度 しか変化しない。反転層に蓄積される電荷Qiは一定であるため、書込み特性を表すQg も0.3桁程度のばらつきで抑えられることになる。実施例1の書込み方式では、1桁以 上のばらつきが生じるのに対して、書込みばらつきを大幅に抑えることが可能となり、書 込み時間を短縮することができる。

【0055】

又、前記書込み動作は更に以下のような効果を持つ。すなわち、反転層に電荷を蓄積し 20 た後、その電荷を用いて書込みを実施するため、実際の書込み動作時には、書込みドレインの電源を不活性にすることができる。このため、補助電極は書込みドレインの電源から ノイズを受けることがなく、安定した書込みを実現できる。また、一定の容量に電荷を供給すれば良いため、書込みドレイン電源の設計が容易となる。例えば、従来の方式では、 ばらつきを考慮してマージンを取らねばならず、大きな電流供給能力を必要とする。しか し本方式では、供給すべき電荷量にばらつきが生じないため、必要最低限の電流供給能力 で良い。このため、電源回路の大きさを大幅に縮小することが可能となる。 【0056】

読出し、消去動作は前記例2と同様に行うことができる。

本実施例では記憶ノード(53)に4閾値レベルの2ビットを記憶したが各々1ビットの 30 記憶を行ってもよいのは言うまでもない。本実施例のメモリ構造は不純物による拡散層配 線がメモリセルアレイ内に存在しないため、補助電極配線間のピッチを小さく作製するこ とが可能である。このためメモリセル面積が小さく、低コストのメモリを実現することが 可能である。また、本実施例の書込み動作は、ソース側反転層が低抵抗であるため、メモ リセルのコンタクトからの距離依存による書込みばらつきを大幅に減少でき、且つ、補助 電極の寸法ばらつきや、印加電圧ばらつきによる書込みばらつきを大幅に抑えるため、高 速書込みが可能である。

[0057]

< 実施例 3 >

図 1 ~ 図 3 および図 1 3 を用いて、本発明の第 3 の実施例を示す。本実施例は、実施例 1 40 と書込み動作において異なる。

【 0 0 5 8 】

実施例1で示したメモリセルの書込み動作では、書込み終了時に補助電極(13)(第 2の電極)と反転層(61)(第2の反転層)間の酸化膜に強い電圧(例えば8V)が加 わり、酸化膜の劣化が懸念される。劣化は、ゲートと基板のショート、閾値の変動を引き 起こし、信頼性を大きく損なう事となる。一般的に、印加される電圧が高いほど酸化膜が 劣化する速度は速く、また、電圧が印加されている時間が長いほど劣化する速度は速い。 酸化膜の劣化を抑制するためには、膜厚を厚くする事により電界を緩和するか、或いは補 助電極に印加する電圧値を小さくすることが挙げられる。膜厚を厚くした場合、書込みド レイン電圧(例えば4V)を反転層配線に通すため、補助電極に印加する電圧をさらに高

める必要がある。この結果、電界は緩和することができず、酸化膜の劣化を抑制できない。一方、補助電極に印加する電圧値を小さくした場合、書込みドレイン電圧が反転層に通りにくくなり、書込み速度の大幅な低下を引き起こすため、当該手法は望ましくない。 【0059】

(21)

本実施例は、酸化膜劣化の抑制と高速書込みを両立する書込み方式である。以下図13 を用いて詳細に説明する。まず、時間t0において、データ線(91)を書込みドレイン 電圧である4V(電位D)に、制御電極(30)(第3の電極)を書込みワード電圧であ る 1 5 V (電位 E) に設定し、ゲート電極 (36) (38) を共に 8 V に設定する。同時 に、補助電極(13)(第2の電極)を8V(電位C)に設定することにより、補助電極 下に形成される反転層(61)(第2の反転層)は4V(電位D)となる。その後、時間 t1にて、ゲート電極(38)を2Vに立下げ、データ線(91)と反転層(61)との 接続を断ち、反転層(61)(第2の反転層)をフローティング状態とする。この時、反 転層容量をCiとすると、反転層(61)に蓄積されている電荷量Qiは、Cix4 ク ーロンとなる。その後、時間t2において、補助電極(12)(第1の電極)を書込み電 圧である2V(電位A)に立ち上げると、反転層(61)に蓄積されていた電荷Qiが、 記 憶 ノ ー ド (5 0)お よ び 補 助 電 極 (1 2) そ れ ぞ れ の 下 の 基 板 表 面 を 通 過 し て デ ー タ 線 (90)へ放電されることになる。この場合、このデータ線は0V(電位B)となってい る。この時、補助電極(12)下の基板表面以外は低抵抗状態となるため、拡散層間に電 位差がある場合には補助電極(12)の右端部下に電界が集中し、ホットエレクトロンが 発生する。この発生したホットエレクトロンは制御電極(30)電位が高いことから制御 電極(30)方向に引き寄せられ、トンネル絶縁膜(40)のポテンシャル障壁を跳び越 えて記憶ノード(50)に注入される。この時、補助電極(12)下の基板表面が高抵抗 であるため、反転層(61)とデータ線(90)間に流れる電流はあまり大きくなく、補 助電極構造を持たない場合よりも効率のよいホットエレクトロン注入が可能である。また 、書込みたくない場合にはデータ線(90)を2V程度にするか、もしくは反転層(61)を0Vとすれば、ホットエレクトロンは発生せず、従って電荷注入はおこらない。また 非 選 択 の ワ ー ド 線 (31)は十分 低 い 電 圧 (例 え ば 0V)に 固 定 す る こ と で 、 非 選 択 ワ ー ド線で駆動されるメモリセルのチャネルを非導通にしておけば情報の書込みは行われない 。以上のような書込み動作の違い以外は、前記例1と同様に、2ビット情報を記憶ノード (50)に記憶していく。

【 0 0 6 0 】

前記書込み方式では、時間t1以降ゲート電極(38)に2Vが印加されているため、選 択トランジスタのチャネル電位が1Vを超えるとカットオフとなる。その結果、反転層(61)に蓄積した電荷を放電する際、前記反転層(61)の電位が約1Vになるよう選択 トランジスタを介し、データ線(91)から電荷の供給をし続ける。以上の理由により、 書込み終了時では、補助電極(13)と反転層(61)間の酸化膜に対し比較的小さな電 圧(例えば7V)が印加されるため、酸化膜の劣化が抑制される。

 $\begin{bmatrix} 0 & 0 & 6 & 1 \end{bmatrix}$

前記書込み方式では、反転層(61)の電位が2V程度を下回ったと同時に書込みが自動的に終了することになる。これは、書込みドレイン電圧が約2Vを下回った場合、補助電極(12)下の反転層(60)と制御電極(30)下の反転層の境界で、ホットエレクトロンが十分に発生するほど電界集中が起こらないためである。このため、反転層(61)が1Vに給電されていても余計なホットエレクトロン注入による書込みは行われない。 また、実施例1と同様の理由により、書込みばらつきを大幅に抑えることが可能なため、 書込み時間を短縮することができることは言うまでも無い。

【0062】

また、前記書込み方式を実施例2に適用する事は可能であり、距離依存による書き込み ばらつきを小さくすることができ、さらに書込みばらつきを抑えることができる。読出し 、消去動作は前記例1と同様に行うことができる。 40

10

20

本実施例では記憶ノード(50)に4閾値レベルの2ビットを記憶したが1ビットの記 憶を行ってもよいのは言うまでもない。本実施例のメモリ構造は不純物による拡散層配線 がメモリセルアレイ内に存在しないため、補助電極配線間のピッチを小さく作製すること が可能である。このためメモリセル面積が小さく、低コストのメモリを実現することが可 能である。また、本実施例の書込み動作は、補助電極の寸法ばらつきや、印加電圧ばらつ きによる書込みばらつきを大幅に抑えるため、高速書込みが可能である。さらに、書込み 終了時、補助電極と反転層間の酸化膜に加わる電界が小さくなるため、酸化膜の劣化が抑 制され、信頼性が向上できる。

(22)

【0064】

< 実施例4 >

図 7 ~ 図 9 および図 1 4 を用いて、本発明の第 4 の実施例を示す。本実施例は、実施例 2 と書込み動作において異なる。

【0065】

実施例2で示したメモリセルの書込み方式では、書込み終了時に補助電極(17)(電 極4)と反転層(63)(第2の反転層)間の酸化膜に強い電圧(例えば8V)が加わり 、酸化膜の劣化が懸念される。劣化は、ゲートと基板のショート、閾値の変動を引き起こ し、信頼性を大きく損なう事となる。一般的に、印加される電圧が高いほど酸化膜が劣化 する速度は速く、また、電圧が印加されている時間が長いほど劣化する速度は速い。酸化 膜の劣化を抑制するためには、膜厚を厚くする事により電界を緩和するか、或いは補助電 極に印加する電圧値を小さくすることが挙げられる。膜厚を厚くした場合、書込みドレイ ン電圧(例えば4V)を反転層配線に通すため、補助電極に印加する電圧をさらに高める 必要がある。この結果、電界は緩和することができず、酸化膜の劣化を抑制できない。一 方、補助電極に印加する電圧値を小さくした場合、書込みドレイン電圧が反転層に通りに くくなり、書込み速度の大幅な低下を引き起こすため、当該手法は望ましくない。 【0066】

本実施例は、酸化膜劣化の抑制と高速書込みを両立する書込み方式である。以下図14 (a)を用いて詳細に説明する。まず、時間t0において、データ線(92)を書込みド レイン 電 圧 で あ る 4 V に 、 制 御 電 極 (3 0) (第 5 の 電 極) を 書 込 み ワ ー ド 電 圧 で あ る 1 5 V (電位 F) に設定し、ゲート電極 (36) (38) を 8 V に設定する。さらに、補助 電極(15)(第1の電極)を4V(電位A)に、補助電極(17)(第4の電極)を8 Ⅴ(電位C)に設定することにより、補助電極下に形成される反転層(63)(第2の反 転層)は4V(電位C)となり、反転層(62)は0Ⅴ(電位B)となる。その後、時間 t 1 にて、ゲート電極(38)を0Vに立下げ、データ線(92)と反転層(63)の接 続を断ち、反転層(63)をフローティング状態とする。また同時に、ゲート電極(36)を0∨に立下げる事が、実施例2と異なる。そのため、データ線(93)と反転層(6 2)の接続を断たれ、反転層(62)もフローティング状態となる。この結果、反転層容 量をCiとするキャパシタが反転層(62)と補助電極(15)から形成され、一方反転 層(63)には電荷量Q i (Cix4) クーロンとなる電荷が蓄積される。その後、時 間t2において、補助電極(16)(第2の電極)を書込み電圧である2V(電位E)に 立ち上げると、反転層(63)に蓄積されていた電荷Qiが、記憶ノード(53)および 補助電極(16)それぞれの下の基板表面を通過して反転層(62)と補助電極(15) からなるキャパシタへ放電されることになる。この時、補助電極(16)下の基板表面以 外は低抵抗状態となるため、拡散層間に電位差がある場合には補助電極(16)の右端部 下に電界が集中し、ホットエレクトロンが発生する。この発生したホットエレクトロンは 制御電極(30)電位が高いことから制御電極(30)方向に引き寄せられ、トンネル絶 縁膜(40)のポテンシャル障壁を跳び越えて記憶ノード(53)に注入される。この時 、補助電極(16)下の基板表面が高抵抗であるため、反転層(63)と反転層(62) 間を流れる電流はあまり大きくなく、補助電極構造を持たない場合よりも効率のよいホッ トエレクトロン注入が可能である。また、書込みたくない場合にはデータ線(93)を2 Ⅴ程度にするか、もしくは反転層(63)を0Ⅴとすれば、ホットエレクトロンは発生せ

10

30

20

40

ず、従って電荷注入はおこらない。また非選択のワード線(31)は十分低い電圧(例え ば0V)に固定することで、非選択ワード線で駆動されるメモリセルのチャネルを非導通 にしておけば情報の書込みは行われない。以上のような書込み動作の違い以外は、前記例 1と同様に、2ビット情報を記憶ノード(50)に記憶していく。 【0067】

前記書込み方式では、反転層(63)に蓄積された電荷が反転層(62)に放電される ため、反転層(62)の電位が上昇し、補助電極(16)下がカットオフされ、記憶ノー ド(53)下のチャネルと反転層(62)間の接続が断たれた時点で、書込みは自動的に 終了する。接続が断たれる反転層(62)の電位は、補助電極(16)の関数であるが、 前記設定電圧では、反転層(62)の電位が約1Vで接続が断たれる。そのため、書込み 終了時に反転層(63)と補助電極(17)間の電圧は約5V程度となり、実施例3より も酸化膜の劣化が大幅に抑制される。また、実施例2と同様の理由により、書込みばらつ きを大幅に抑えることが可能なため、書込み時間を短縮することができることは言うまで も無い。ただし、前記書込み方式では、書込みに寄与する電荷量が減少し、書込み速度が 低下してしまう。

[0068]

前記書込み方式では、反転層(63)の容量に蓄積した電荷を書込みに用いたが、デー タ線(92)の容量と反転層(63)の容量に電荷を蓄積し、書込みに用いる事も可能で ある。この場合、データ線(92)を4Vに設定し、反転層(63)を4Vに立ち上げた後 に、ゲート電極(38)を立下げず、データ線(92)をフローティングにする。データ 線の容量をCaとすると蓄積される電荷Qaは(Ci+Ca)×4となる。書込み時、電荷を反転 層(62)とデータ線(93)に放電し、記憶ノード(53)下のチャネルと、反転層(62)の接続が断たれた時点で、書込みは自動的に終了する。当該書込み方式では、反転 層のみに電荷を蓄積する場合と比較して、より多くの電荷を蓄積することができ、1回の 電子注入動作でより多くの電子を浮遊ゲートに注入することが可能となる。読出し、消去 動作は前記例1と同様に行うことができる。

【0069】

本実施例では記憶ノード(53)に4閾値レベルの2ビットを記憶したが1ビットの記 憶を行ってもよいのは言うまでもない。本実施例のメモリ構造は不純物による拡散層配線 がメモリセルアレイ内に存在しないため、補助電極配線間のピッチを小さく作製すること が可能である。このためメモリセル面積が小さく、低コストのメモリを実現することが可 能である。また、本実施例の書込み動作は、ソース側反転層が低抵抗であるため、メモリ セルのコンタクトからの距離依存による書込みばらつきを大幅に減少でき、且つ、補助電 極の寸法ばらつきや、印加電圧ばらつきによる書込みばらつきを大幅に抑えるため、高速 書込みが可能である。さらに、書込み終了時、補助電極と反転層間の酸化膜に加わる電界 が小さくなるため、酸化膜の劣化が抑制され、信頼性が向上できる。

【 0 0 7 0 】

< 実施例5 >

図 1 ~ 図 3 および図 1 5 を用いて、本発明の第 5 の実施例を示す。本実施例は、実施例 1 と書込み動作において異なる。

[0071]

実施例1で示したメモリセルの書込み方式では、書込み終了時に補助電極(13)(第 2の電極)と反転層(61)(第2の反転層)間の酸化膜に強い電圧(例えば8V)が加 わり、酸化膜の劣化が懸念される。劣化は、ゲートと基板のショート、閾値の変動を引き 起こし、信頼性を大きく損なう事となる。一般的に、印加される電圧が高いほど酸化膜が 劣化する速度は速く、また、電圧が印加されている時間が長いほど劣化する速度は速い。 酸化膜の劣化を抑制するためには、膜厚を厚くする事により電界を緩和するか、或いは補 助電極に印加する電圧値を小さくすることが挙げられる。膜厚を厚くした場合、書込みド レイン電圧(例えば4V)を反転層配線に通すため、補助電極に印加する電圧をさらに高 める必要がある。この結果、電界は緩和することができず、酸化膜の劣化を抑制できない 10

30

。一方、補助電極に印加する電圧値を小さくした場合、書込みドレイン電圧が反転層に通 りにくくなり、書込み速度の大幅な低下を引き起こすため、当該手法は望ましくない。 【0072】

(24)

本実施例は、酸化膜劣化の抑制と高速書込みを両立する書込み方式である。以下図15 を用いて詳細に説明する。まず、時間t0において、データ線(91)を書込みドレイン 電圧である4V(電位D)に、制御電極(30)(第3の電極)を書込みワード電圧であ る 1 5 V (電位 E) に設定し、ゲート電極 (3 6) (3 8)を共に 8 V に設定する。同時 に、補助電極(13)(第2の電極)を8V(電位C)に設定することにより、補助電極 下に形成される反転層(61)(第2の反転層)は4V(電位D)となる。次に実施例1 と異なり、ゲート電極(38)を0∨に立下げない。又、データ線(90)を0∨(電位 B)に設定した後、フローティング状態とする。このため、データ線(90)は容量Caの キャパシタを形成する。その後、時間t1において、補助電極(12)(第1の電極)を 書 込 み 電 圧 で あ る 2 V (電 位 A) に 立 ち 上 げ る と 、 デ ー 夕 線 (9 1) か ら 反 転 層 (6 1) 、 記 憶 ノー ド (5 0) お よ び 補 助 電 極 (1 2) そ れ ぞ れ の 下 の 基 板 表 面 を 電 流 が 流 れ 、 デ ータ線(90)の容量を充電することになる。この時、補助電極(12)下の基板表面以 外は低抵抗状態となるため、拡散層間に電位差がある場合には補助電極(12)の右端部 下に電界が集中し、ホットエレクトロンが発生する。この発生したホットエレクトロンは 制 御 電 極 (3 0) 電 位 が 高 い こ と か ら 制 御 電 極 (3 0) 方 向 に 引 き 寄 せ ら れ 、 ト ン ネ ル 絶 縁膜(40)のポテンシャル障壁を跳び越えて記憶ノード(50)に注入される。この時 、補助電極(12)下の基板表面が高抵抗であるため、反転層(61)とデータ線(90)間に流れる電流はあまり大きくなく、補助電極構造を持たない場合よりも効率のよいホ ットエレクトロン注入が可能である。

【0073】

また、書込みたくない場合にはデータ線(90)を2V程度にするか、もしくは反転層 (61)を0Vとすれば、ホットエレクトロンは発生せず、従って電荷注入はおこらない 。また非選択のワード線(31)は十分低い電圧(例えば0V)に固定することで、非選 択ワード線で駆動されるメモリセルのチャネルを非導通にしておけば情報の書込みは行わ れない。以上のような書込み動作の違い以外は、前記例1と同様に、2ビット情報を記憶 ノード(50)に記憶していく。

【0074】

前記書込み方式では、反転層(61)の電位が常に4Vを維持しているため、補助電極 (13)と反転層(61)間の酸化膜には4V程度と非常に小さい電圧しか印加されず、 酸化膜の劣化を大幅に低減可能である。

前記書込み方式では、反転層(60)の電位が1V程度を上回ったと同時に、反転層(61)とデータ線(90)は切断され、書込みが自動的に終了することになる。このため 、データ線(90)の容量Caと反転層(60)の容量Ciを1V程度に充電する電荷量のみ が書込みに寄与することになる。この結果、実施例1と同様の理由により、書込みばらつ きを大幅に抑えることが可能なため、書込み時間を短縮することができることは言うまで も無い。

【 0 0 7 5 】

また、前記書込み方式を実施例2に適用する事は可能である。充電先容量としては、反転層(62)の容量、或いは、データ線(93)の容量が使用できることは、実施例4から明らかである。この場合、ソース側反転層が低抵抗であるため、メモリセルのコンタクトからの距離依存による書込みばらつきを大幅に減少でき、高速な書込みが可能である。 【0076】

読出し、消去動作は例1と同様に行うことができる。

【 0 0 7 7 】

本実施例では記憶ノード(50)に4閾値レベルの2ビットを記憶したが1ビットの記 憶を行ってもよいのは言うまでもない。本実施例のメモリ構造は不純物による拡散層配線 がメモリセルアレイ内に存在しないため、補助電極配線間のピッチを小さく作製すること 10

が可能である。このためメモリセル面積が小さく、低コストのメモリを実現することが可 能である。また、本実施例の書込み動作は、補助電極の寸法ばらつきや、印加電圧ばらつ きによる書込みばらつきを大幅に抑えるため、高速書込みが可能である。さらに、書込み 終了時、補助電極と反転層間の酸化膜に加わる電界が小さくなるため、酸化膜の劣化が抑 制され、信頼性が向上できる。

【0078】

< 実施例 6 >

図1~3、図16、17を用いて本発明の第6の実施例を示す。本実施例では、前記例1 と構造、書込み動作において異なる。

【0079】

10

20

30

前記例1では、補助電極(13)に対し比較的大きい電圧(例えば8V)を印加することで、反転層(61)に4Vを印加する事ができた。

【 0 0 8 0 】

本実施例では、補助電極(13)(第2の電極)に比較的小さい電圧の印加で、反転層 (61)に4Vを印加する事が可能になり、その結果、補助電極を駆動する電源の低電圧 化によりチップ面積を低減できる事を以下に説明する。

【0081】

図16で示すように、補助電極(13)(第2の電極)に電圧を印加する場合、電源端 子(105)と、スイッチ電極(20)からなるドライバMOSを通じて行う。図17に書 込み動作時の波形図を示す。時間t0でスイッチ電極(20)を7Vに、電源端子(105))を5Vに立ち上げる。この結果、補助電極(13)は5Vに設定される。また、同時に制 御電極(30)を書込みワード電圧(例えば15V(電位E))に立ち上げ、ゲート電極 (36)を8Vに立ち上げ、データ線(90)を0Vに固定する。次に、時間t1でスイッ チ電極(20)、電源端子(105)を0Vに立ち下げると、補助電極(13)(第2の 電極)は電源端子(105)との接続を断たれ、5V(電位C)の電位を保ちながらフロ ーティング状態となる。次に、時間t2において、ゲート電極(38)を8Vに、データ線 (91)を4V(電位D)に立ち上げる。その結果、反転層(61)(第2の反転層)が 4Vに立ち上がる際に、反転層(61)と補助電極(13)間のカップリングにより、補 助電極(13)は8Vに持ち上がる。以降の書込み動作、手順は前記例1と同様である。 尚、電位A及び電位Bなどは前記例1と同様の設定である。

【0082】

以上により、初期に補助電極(13)を駆動する電源の低電圧が可能となり、電源の占める面積を削減できるため、チップ面積の低減につながり、さらに低コスト化が可能となる。

[0083]

本実施例の動作方式は、前記例2、実施例5にも適用可能であり、前記と同様の効果が得られる。

[0084]

本実施例のメモリ構造は不純物による拡散層配線がメモリセルアレイ内に存在しないため、補助電極配線間のピッチを小さく作製することが可能である。さらに、補助電極を駆 40 動する電源の低電圧化が可能であり、さらに低コストのメモリを実現することが可能であ る。

[0085]

< 実施例 7 >

図 1 ~ 図 3 、 図 1 8 を用いて、本発明の第 7 の実施例を示す。本実施例では、実施例 1 と 書込み動作において異なる。

【 0 0 8 6 】

実施例1では、書込みドレイン電圧としてデータ線(91)から反転層(13)に対し 4 Vを給電していたが、本発明を用いる事により、書込みドレイン電圧(例えば4V)を供 給する電源が削除可能となり、チップ面積の大幅な低減ができる。

[0087]

本発明の詳細を図18の書込み動作波形図を用いて示す。時間t0で制御電極(30) を書込みワード電圧(例えば15∀(電位E))、ゲート電極(36)を8∀にそれぞれ立 ち上げる。同時に補助電極(13)(第2の電極)を8∀(電位C)に立ち上げるが、実 施例1と異なり、ゲート電極(38)、データ線(91)は立ち上がっていない。そのた め、補助電極(13)下の基板表面はフローティング状態となっており、補助電極(13))が立ち上がると、補助電極と基板表面間のカップリングにより、基板表面の電位が持ち 上がる。その結果、基板表面には反転層(61)(第2の反転層)が形成され、また、反 転層(61)の電位は4∀(電位D)に設定される。カップリングによって反転層(61)に蓄積された電荷を書込みに使用する。以降の書込み動作、手順は実施例1と同様であ る。尚、電位A及び電位Bなどは前記例1と同様の設定である。 [0088]

以上により、書込みドレイン電圧(例えば4∨)を供給する電源を削除可能であり、電 源の占める面積を削減できるため、チップ面積の低減につながり、さらに低コスト化が可 能となる。本実施例の動作方式は、実施例2、実施例3、実施例4にも適用可能であり、 前記と同様の効果が得られる。

[0089]

本 実 施 例 の メ モ リ 構 造 は 不 純 物 に よ る 拡 散 層 配 線 が メ モ リ セ ル ア レ イ 内 に 存 在 し な い た め、補助電極配線間のピッチを小さく作製することが可能である。さらに、書込みドレイ ン電圧を供給する電源削除可能であり、さらに低コストのメモリを実現することが可能で ある。

20

30

40

10

 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$

< 実施例 8 >

図 1 9 は、本発明の前記例 1 から実施例 6 によるフラッシュ不揮発メモリが取り込まれ たコンピュータシステムの例を示している。このシステムはシステムバスを介して相互に 接続されたホストCPUと、入出力装置、RAM、メモリカードとから構成されている。 [0091]

メモリカードは例えばハードディスク記憶装置の置換用途として数十ギガバイトの大容 量記憶のフラッシュ不揮発性メモリを含み、本発明の実施例によるフラッシュ不揮発性メ モリの利点である高速書込み速度を享受するので、最終製品である記憶装置としても十分 な産業的利点を有するものである。

[0092]

尚、本発明は厚さの比較的薄いメモリカードに限定されるものではなく、厚さが比較的 厚い場合であっても、ホストバスシステムとのインターフェースとホストシステムのコマ ンドを解析してフラッシュ不揮発性メモリを制御することが可能なインテリジェントなコ ントローラとを含むどのような不揮発性記憶装置にも適用可能なことは言うまでもない。 [0093]

長期間に記憶されるデータはこの不揮発性の記憶装置に記憶される一方、ホスト C P U によって処理されて頻繁に変更されるデータは揮発性メモリのRAMに格納される。カー ドはシステムバスと接続されるシステムバスインターフェースを持ち、 例えばATAシス テムバスなどの標準バスインターフェースを可能とする。システムバスインターフェース に接続されたコントローラはシステムバスに接続されたホストやCPUや入出力装置のホ ストシステムからのコマンドとデータを受付ける。

[0094]

コマンドがリード命令の場合は、コントローラは複数のフラッシュEEPROMの必要 なひとつまたは複数をアクセスして読出しデータをホストシステムへ転送する。 [0095]

コマンドがライト命令の場合は、コントローラは複数のフラッシュEEPROMの必要 なひとつまたは複数をアクセスしてホストシステムからの書込みデータをその内部に格納 する。この格納動作はフラッシュメモリの必要なブロックやセクタやメモリセルへのプロ

グラム動作とベリファイ動作を含んでいる。

[0096]

コマンドが消去命令の場合は、コントローラは複数のフラッシュEEPROMの必要な ひとつまたは複数をアクセスして、その内部に記憶されるデータを消去する。この消去動 作は、フラッシュメモリの必要なブロック、セクタ、またはメモリセルへの消去動作とべ リファイ動作とを含んでいる。

[0097]

本発明の実施例によるフラッシュ不揮発性メモリは、1つのメモリセルにデジタルデー タの1ビットを記憶させるためメモリセルに2値のしきい値電圧を持たせる技術ばかりで はなく、1つのメモリセルにデジタルデータの多ビットを記憶させるためメモリセルに4 値あるいはそれ以上の多値のしきい値電圧を持たせる技術にも適用可能であることは言う までもない。

10

[0098]

< 実施例 9 >

図20~図22を用いて、本発明の第9の実施例を示す。本実施例は、実施例1と書込み 動作において異なる。

[0099]

実施例1で示した書込み動作は、反転層に蓄積する電荷量Qiを一定にすることで、同時 に書込みを行う複数のメモリセル間の書込みばらつきを低減した。本実施例の書込み動作 は、電荷量Qiのみならず、注入効率 を一定にすることで、さらに書込みばらつきの低減 を図る。その結果、メモリセルの書込み時間を大幅に低減できる。

20

30

図 2 0 及び図 2 1 を用いて、実施例 1 の書込み動作では注入効率 がばらつくこと、そ して、本発明により注入効率 を一定にできることを説明する。

[0101]

図20に、高抵抗を形成する補助電極(実施例1では補助電極(12)に相当)トラン ジスタのしきい値(Vth)がVa又はVbである場合の、補助電極の電圧に対するチャネル電 流と注入効率 を示す。図に示すように、注入効率 は補助電極の電圧に対して単調減少 という特性を持つ。

[0102]

- 般に、補助電極の構造ばらつきや、基板濃度ばらつきを原因として、補助電極トラン ジスタのしきい値はばらつく。実施例1の書込み動作を使用した場合、同時書込みセルに 対して等しい補助電極の電圧をパルス的に印加するため、補助電極トランジスタのしきい 値ばらつきにより、セル毎に注入効率 はばらつく。例えば、補助電極の電圧がV3のパ ルスを印加した場合、補助電極トランジスタのしきい値Vbを持つメモリセルに対する書込 み速度は注入効率が高いため速く、一方、しきい値Vaを持つメモリセルの書込み速度は注 入効率が低いため遅い。ここで、チャネル電流は、記憶ノードの電位とドレイン電圧に依 存しないと仮定した。

 $\begin{bmatrix} 0 & 1 & 0 & 3 \end{bmatrix}$

本発明の書き込み動作は、実施例1と異なり、補助電極の電圧を時間に対して段階的に 40 上昇させる。例えば、図21で示すように、補助電極の電圧を時間に対して、線形的に上 昇させる方法があげられる。以降の説明は、図21に沿って行うが、補助電極の電圧の上 昇方法は、線形的である必要はない。例えば、指数的、対数的、或いは階段状に上昇させ ても構わない。電圧の上昇速度は書込み速度がなるべく速くなるよう最適に設定する。

図21のように補助電極の電圧を線形的に上昇させた場合、時間taで、補助電極の電圧 は V 1 に 達 し て 、 し き い 値 Vaの 補 助 電 極 ト ラ ン ジ ス タ に お い て 実 質 的 に チ ャ ネ ル 電 流 が 流 れ始め、記憶ノードに対して電荷が注入される。その後、時間tbにおいて、反転層に蓄積 された電荷Qiの放電が終了して、書込みが終了する。時間taとtbの間は注入効率がおおよ そ一定であるとして約 aと表すことができた場合、しきい値Vaの補助電極トランジスタ

を含むメモリセルの記憶ノードに注入される電荷量はQg=Qi× aである。次に、時間tc で、補助電極の電圧はV3に達して、しきい値Vbの補助電極トランジスタにおいて実質的 にチャネル電流が流れ始め、記憶ノードに対して電荷が注入される。その後、時間tdにお いて、反転層に蓄積された電荷Qiは放電され、書込みが終了する。この時、しきい値Vbの 補助電極トランジスタを含むメモリセルの記憶ノードに注入される電荷量は、前述と同じ 理由により、Q=Qi× aである。図21では、あらわに示していないが、補助電極トラン ジスタのしきい値が最も大きいセルにおいて、その反転層に蓄積された電荷Qiの放電が終 了した後、時間teにおいて、補助電極の電圧を0に立ち下げる。以上から、補助電極の電 圧を時間に対して線形的に上昇させた場合、補助電極トランジスタのしきい値が異なる、 言い換えれば、ばらついていても、注入効率 はおおよそ等しくなり、各記憶ノードに注 入される電荷量もほぼ一定になる。このため、書込みばらつきを大幅に低減することが可 能となる。さらに、メモリセル毎に補助電極トランジスタのしきい値が異なる場合も、常 に高い注入効率で書込みことができるため、よりいっそう書込み時間を短縮することがで きる。

(28)

【0105】

次に、図22を用いて本発明の書込み動作のタイミングを説明する。まず、時間t0に おいて、データ線(91)を書込みドレイン電圧である4Vに、制御電極(30)(第3 の電極)を書込みワード電圧である15V(電位E)に設定し、ゲート電極(36)(3 8)を共に8Vに設定する。同時に、補助電極(13)(第2の電極)を8V(電位C) に設定することにより、補助電極下に形成される反転層(61)(第2の反転層)は4V (電位D)となる。その後、時間t1にて、ゲート電極(38)をOVに立下げ、データ 線 (91)と反転層 (61)との接続を断ち、反転層 (61)をフローティング状態とす る。この時、反転層容量をCiとすると、反転層(61)に蓄積されている電荷量Qiは 、Ci×4クーロンとなる。その後、時間t2において、補助電極(12)(第1の電極)を、t3で2V(電位A)に達するよう線形的に立ち上げる。補助電極(12)の電圧が 、補助電極(12)トランジスタのしきい値に達した場合、反転層(61)に蓄積されて いた電荷Q i が、記憶ノード(50)および補助電極(12)それぞれの下の基板表面を 通過してデータ線(90)へ放電されることになる。この時、このデータ線は0V(電位 B)になっており、また、補助電極(12)下の基板表面以外は低抵抗状態となるため、 拡散層間に電位差がある場合には補助電極(12)の右端部下に電界が集中し、ホットエ レクトロンが発生する。この発生したホットエレクトロンは制御電極(30)(第3の電 極)電位が高い(電位E)ことから制御電極(30)方向に引き寄せられ、トンネル絶縁 膜(40)のポテンシャル障壁を跳び越えて記憶ノード(50)に注入される。この時、 補助電極(12)下の基板表面が高抵抗であるため、反転層(60)とデータ線(90) 間に流れる電流はあまり大きくなく、補助電極構造を持たない場合よりも効率のよいホッ トエレクトロン注入が可能である。また、書込みたくない場合にはデータ線(90)を2 Ⅴ程度にするか、もしくは反転層(61)を0Ⅴとすれば、ホットエレクトロンは発生せ ず、従って電荷注入はおこらない。また非選択のワード線(31)は十分低い電圧(例え ば0V)に固定することで、非選択ワード線で駆動されるメモリセルのチャネルを非導通 にしておけば情報の書込みは行われない。反転層(61)の電荷が十分に放電された後、 時間 t 3 で 補 助 電 極 (1 2) を 0 Vに 立 ち 下 げ 書 込 み を 終 了 す る 。 次 に 、 時 間 t 4 で デ ー タ 線(91)を0Ⅴ、ゲート電極を再び8∨にする。この結果、反転層(61)とデータ線(91)は接続され、反転層(61)は0Vに設定される。その後時間t5にて制御電極(3) ○)を 0 ∨に立ち下げ、時間 t 6 で補助電極(13)を 0 ∨に立ち下げる。以上のような書 込み動作の違い以外は、前記例1と同様に、2ビット情報を記憶ノード(50)に記憶し ていく。

【0106】

以上により、本実施例の書込み動作は、電荷量Qiのみならず、注入効率 を一定にする ことで、書込みばらつきの低減ができる。さらに、メモリセル毎に補助電極トランジスタ のしきい値が異なる場合も、常に高注入効率で書込みことができるため、よりいっそう書 10

30

込み時間を短縮することができる。本実施例の動作方式は、実施例2~7にも適用可能で あり、前記と同様の効果が得られる。

本 実 施 例 の メ モ リ 構 造 は 不 純 物 に よ る 拡 散 層 配 線 が メ モ リ セ ル ア レ イ 内 に 存 在 し な い た め、補助電極配線間のピッチを小さく作成することが可能であるため、低コストのメモリ を実現することが可能である。

[0108]

< 実施例10>

図5、図23~図26、表2を用いて、本発明の第10の実施例を示す。本実施例は、し きい値レベルによって書込み動作を変更することが特徴である。

[0109]

前記例1で述べたしきい値レベルの書分け方法としては、例えば、しきい値レベルに応 じて制御電極(ワード線)の電圧を変更するものであった。そうすることで、同じ書込み パルス幅を用いても記憶ノードに注入される電荷量をコントロールすることができた。 [0110]

本実施例では、しきい値レベルの違いにより、書込み動作を変更することで、記憶ノー ドに注入される電荷量をコントロールする。この場合、通常1つの書込み動作を用いて書 き込む場合よりも、総合的に書込み時間を短縮することが可能である。 $\begin{bmatrix} 0 & 1 & 1 & 1 \end{bmatrix}$

本 実 施 例 で は 、 実 施 例 4 で 記 載 し た 2 つ の 書 込 み 動 作 を 、 しき い 値 レ ベ ル に よ っ て 使 い 20 分ける方法について説明する。2つの書込み動作は、書込み電荷をローカルなビット線(第1容量)(反転層)に蓄積するか、或いは、ローカルなビット線(反転層)とグローバ ルなデータ線の寄生容量の合計容量(第2容量)に蓄積するか、の違いを有する。前者の 場合、1回の書込みパルスで記憶ノードに注入できる電荷量は後者に比べて少ないためメ モリセルの書込み速度は遅いが、その分、注入電荷量を精度良くコントロールできる。そ れに対し、後者の場合、1回の書込みパルスで記憶ノードに注入できる電荷量が、前者に 比べて大きいため、メモリセルの書込み速度は速い。例えば、図5で示す、最上位のしき い値レベルである '01'レベルを得たい場合について考える。後者の書込み動作の場合 、メモリセルの書込み速度が速いため、 '01'レベルに対する書込み時間を前者の書込 み方式に比べて少なくできる。また、最上位レベルである '01'は、 '00'、 '10 'レベルに比べ、分布幅が多少ブロードでも構わないことから、精度良く注入電荷量をコ ントロールする必要もない。そのため、^01^レベルに対しては、後者の書込み動作を 選択する。その一方、 '00 '、 '10 'レベルを得たい場合は、 '01 'レベルほどメ モリセルの書込み速度を要求しない、且つ、精度良く注入電荷量をコントロールしたいた め、前者の書込み動作を選択すれば、'00'、'10'レベルに対する書込み時間を短 縮できる。以上のように、しきい値レベルによって、書込み動作を使い分ければ、1つの 書込み動作で行う場合よりも、トータルの書込み時間を低減できる。なお、しきい値レベ ル に よ っ て 書 込 み 動 作 を 使 い 分 け る 方 法 は 、 当 該 方 法 に 限 ら ず 、 前 述 の 実 施 例 で 示 し た 他 の書込み動作を複数組み合わせて使い分けても良い。

[0112]

次 に 、 図 2 3 の メ モ リ ア レ イ 等 価 回 路 図 、 図 2 4 、 2 5 の 書 込 み 動 作 タ イ ミ ン グ を 用 い て、本発明の詳細を説明する。図23のメモリアレイ等価回路図は、図9で示したメモリ アレイが、グローバルなデータ線(92、92)に対して、階層的に接続されていること を表したものであり、必要に応じて、番号をつけかえてある。新たに付け加えられたもの として、共通ソース線(94)、センスラッチ回路、及び電源回路(120、121)、 グローバルなデータ線とセンスラッチ回路、及び電源回路とのスイッチの役目を果たすト ランジスタのゲート電極(39)がある。ここでは、選択セル(112)に対して書込み を 行 う 動 作 を 説 明 す る 。 従 っ て 、 以 降 の 書 込 み 動 作 タ イ ミ ン グ で は 、 不 活 性 状 態 の 電 極 、 反転層の電圧はあらわに示さない。

[0113]

10

30

50

はじめに、図23、24を用いて、′01′レベルに対する書込み動作を説明する。ま ず、時間t0において、ゲート電極(39)を8∨に立ち上げて、電源回路(121)か らグローバルなデータ線(92)を書込みドレイン電圧である4Vに、電源回路(120)からグローバルなデータ線(93)を0Vに、制御電極(30a)(第5の電極)を書込 みワード電圧である15V(電位F)に設定し、ゲート電極(37a)(38a)を8Vに 設定する。さらに、補助電極(15a)(第1の電極)を4V(電位A)に、補助電極(1 7 a) (第 4 の電 極) を 8 V (電位 C) に設定することにより、補助電極下に形成され る反転層(63a)(第2の反転層)は4V(電位C)となり、反転層(62a)は0V(電位 B)となる。その後、時間 t1 にて、ゲート電極 (39)を0V に立下げ、電源回路 (120、121)とグローバルなデータ線(92、93)の接続を断ち、グローバルな データ線(92、93)及び、ローカルなビット線(反転層)(63a、62a)をフロー ティング状態とする。この結果、グローバルなデータ線容量とローカルなビット線(反転 層)容量の合計容量をCi+Caとするキャパシタに電荷量Qi((Ci+Ca)×4)ク ーロンとなる電荷が蓄積される。その後、時間t2において、補助電極(16a)(第2 の電極)を書込み電圧である2V(電位E)に立ち上げると、グローバルなデータ線(9 2)とローカルなビット線(反転層)(63a)に蓄積されていた電荷Qiが、記憶ノー ド(53)および補助電極(16a)それぞれの下の基板表面を通過してグローバルなデ ータ線(93)とローカルなビット線(反転層)(62a)の合計容量を持つキャパシタ へ放電されることになる。この時、補助電極(16a)下の基板表面以外は低抵抗状態と なるため、拡散層間に電位差がある場合には補助電極(16a)の右端部下に電界が集中 し、ホットエレクトロンが発生する。この発生したホットエレクトロンは制御電極(30 a)電位が高いことから制御電極(30a)方向に引き寄せられ、トンネル絶縁膜(40) のポテンシャル障壁を跳び越えて記憶ノード(53)に注入される。この時、補助電極(1 6 a) 下の基板表面が高抵抗であるため、反転層(6 3 a) と反転層(6 2 a) 間を流れ る電流はあまり大きくなく、補助電極構造を持たない場合よりも効率のよいホットエレク トロン注入が可能である。また、書込みたくない場合にはグローバルなデータ線(93) を2V程度にするか、もしくはグローバルなデータ線(92)を0Vとすれば、ホットエ レクトロンは発生せず、従って電荷注入はおこらない。また非選択のワード線(31a) は十分低い電圧(例えば0V)に固定することで、非選択ワード線で駆動されるメモリセ ルのチャネルを非導通にしておけば情報の書込みは行われない。以上の書込みパルスを、 選択メモリセルが '01 'レベルに達するまで繰返し行う。 [0114]

(30)

次に、 '01'レベルの書込みが終了した後、 '00'、 '10'レベルの書込み動作 を行う。図23、図25を用いて'00'、'10'レベルの書込み動作について説明す る。まず、時間t0において、ゲート電極(39)を8∨に立ち上げて、電源回路(12 1)からデータ線(92)を書込みドレイン電圧である4Vに、制御電極(30a)(第 5 の電極)を書込みワード電圧である15 V (電位 F) に設定し、ゲート電極(3 7 a) (38a)を8Vに設定する。さらに、補助電極(15a)(第1の電極)を4V(電位A)に、補助電極(17a)(第4の電極)を8V(電位C)に設定することにより、補助 電極下に形成される反転層(63a)(第2の反転層)は4V(電位C)となり、反転層 (62a)は0V(電位B)となる。その後、時間t1にて、ゲート電極(37a、38a) を0Vに立下げ、ローカルなビット線(反転層)(62a、63a)とグローバルなデータ 線(92、93)の接続を断ち、ローカルなビット線(反転層)(63a、62a)をフロ ーティング状態とする。この結果、反転層容量の容量をCiとするキャパシタに電荷量Q i ((Ci)×4) クーロンとなる電荷が蓄積される。その後、時間t2において、補 助電極(16a)(第2の電極)を書込み電圧である2V(電位E)に立ち上げると、ロ ーカルなビット線(反転層)(63a)に蓄積されていた電荷Qiが、記憶ノード(53)および補助電極(16a)それぞれの下の基板表面を通過して反転層(62a)の容量Ci を持つキャパシタへ放電されることになる。この時、補助電極(16a)下の基板表面以 外は低抵抗状態となるため、拡散層間に電位差がある場合には補助電極(16a)の右端

10

20

30

40

部下に電界が集中し、ホットエレクトロンが発生する。この発生したホットエレクトロン は制御電極(30a)電位が高いことから制御電極(30a)方向に引き寄せられ、トンネ ル絶縁膜(40)のポテンシャル障壁を跳び越えて記憶ノード(53)に注入される。こ の時、補助電極(16a)下の基板表面が高抵抗であるため、反転層(63a)と反転層(6 2 a)間を流れる電流はあまり大きくなく、補助電極構造を持たない場合よりも効率の よいホットエレクトロン注入が可能である。また、書込みたくない場合にはグローバルな データ線(93)を2V程度にするか、もしくはグローバルなデータ線(92)を0Vと すれば、ホットエレクトロンは発生せず、従って電荷注入はおこらない。また非選択のワ ード線(31a)は十分低い電圧(例えば0V)に固定することで、非選択ワード線で駆 動されるメモリセルのチャネルを非導通にしておけば情報の書込みは行われない。以上の 書込みパルスを、選択メモリセルが^00^或いは^10^レベルに達するまで繰返し行 う。

[0115]

前述の書込み動作では、'01'レベルの書込みに対し、グローバルなデータ線のすべ ての容量と、ローカルなビット線(反転層)容量に蓄積した電荷を書込みに使った。それ 以外にも、グローバルなデータ線の容量を分割して、しきい値レベルによって、任意の個 数の容量を使って書込みを実施してもよいことを、図26で説明する。図26は、メモリ アレイの等価回路図である図23から、電源回路(121)から書込み選択セル(112)に流れる電流経路に沿って抜粋した概略図である。図26に示すように、グローバルな データ線(92)の容量は、スイッチ(201、202)を用いて、複数個の容量(20 4、205、206)に分割できる。例えば、'10'レベルを得たい場合は、スイッチ 201と202を共にオフにして、容量206に蓄積する電荷量を用いる。同様に、'0 0 ' レベルならば、スイッチ201をオン、202をオフにして、容量206と205の 合計容量を用い、^01^レベルならば、スイッチ201と202を共にオンにして、容 量206と、205と204を用いて書込む。つまり、しきい値レベルによって、最適な 電荷量を蓄積するように、(201、202)の接続条件を設定すれば、最適なメモリセ ルの書込み速度が得られ、書込み時間を低減できる。

[0116]

前記例1で述べたように、しきい値レベルに応じて、制御電極の電圧を変更して書き込 む以外にも、表2で示すように、ドレイン電圧を変更して書き込むことも可能であること 30 は、言うまでもない。

10

表 2

	書込みドレイン電圧	閾値Vthの範囲
"01"	Vwd3	Vth>V3
"00"	Vwd2	V2L <vth>V2H</vth>
"10"	Vwd1	V1L <vth>V1H</vth>
"11"	Vwd0	VOL <vth>VOH</vth>

[0118]

以上により、本実施例の書込み方法は、しきい値レベルによって、書込み動作を変更す ることで、記憶ノードに注入される電荷量をコントロールして、通常1つの書込み動作を 用いて書き込む場合よりも、書込み時間を短縮できる。

【0119】

本実施例では、書込みの際に、しきい値レベルに応じて、容量の小さいローカルなビット線に蓄えられた電荷と、相対的に容量の大きいローカルなビット線とグローバルなデー タ線に蓄えられた電荷とを選択的に用いることについて述べた。本実施例では、ローカル なビット線が反転層の場合について述べたが、本実施例における方法においては、必ずし も反転層である必要はなく拡散層の場合においても同様の効果が得られる。

また、本実施例では、2ビットの情報を記憶する4値の場合について述べたが、本実施例 における方法においては、2ビットに限定されることはなく、2ビット以上の情報を記憶 する半導体記憶装置に適応することができる。

また、本実施例では、記憶ノードが多結晶シリコンから成るメモリセル、いわゆるフロー ティングゲート型のメモリセルについて述べたが、本実施例における方法においては、フ ローティングゲート型のメモリセルに限定されることなく、記憶ノードが窒化シリコン等 の絶縁膜となっている半導体装置に適応することができる。

[0120]

本実施例のメモリ構造は不純物による拡散層配線がメモリセルアレイ内に存在しないた 40 め、また、補助電極配線間のピッチを小さく作成することが可能であるため、低コストの メモリを実現することが可能である。

 $\begin{bmatrix} 0 & 1 & 2 & 1 \end{bmatrix}$

< 実施例11>

図 2 7 2 7 ~ 図 2 9 を用いて、本発明の第 1 1 の実施例を示す。本実施例は、アレイ構成において前記例 1 と異なる。

【0122】

前記例1のアレイ構成(図2、3)においては、データ線と反転層間を接続するトランジスタのゲート電極が、上下に、2個(37、38)と1個(36)存在した。本発明では、共に1個とすることで、メモリアレイ内において当該トランジスタの占める面積を削

20

減することが可能になる。

【0123】

図27、図28に本発明によるアレイ構成の上面図、等価回路図を示す。本構成では、 前記例1の構成と異なり、ゲート電極が、上下に1個(38)、1個(36)のみである 。そのため、前記例1のアレイ構成中で、ゲート電極(37)が占めていた面積を削除で きる。

【0124】

図29は、本アレイ構成を用いた書込み動作のタイミング図である。まず、時間t0に おいて補助電極(13)(第2の電極)に正の電圧(例えば8∨)を印加し、その下の基 板表面に低抵抗な反転層(61)(第2の反転層)を形成させる。又、ゲート電極(38 10)、ゲート電極(36)をそれぞれ8Vに立ち上げ、制御電極(30)を15V(電位E) に立ち上げ、さらにデータ線(91)を4V(電位 D)に立ち上げる。この時、データ線 (90)は0∨(電位 B)に固定する。メモリセル(111)の隣接外側における補助電 極(10)(11)は反転層を形成させないよう程度の低電圧(例えば0∀)に設定し、 電気的に素子分離を行う。第2の反転層(61)の形成時には、n型拡散層領域(83) と反転層(61)が導通し、拡散層領域に設けられたコンタクト構造(101)を通じ、 グローバルなデータ線(91)から電圧を与えることが出来る。よって、第2の反転層(6 1) は 4 ∨ (電位 D) となる。次に時間 t 1 において、補助電極 (1 2) (第 1 の電極) を抵抗の高い反転層(60)(第1の反転層)を形成できる程度の電圧(例えば2∨)(電位A)に立ち上げると、データ線(91)、拡散層領域(83)、反転層(61)、記 20 憶 ノード(5 0) 下に出来たチャネル、反転層(6 0) 、拡散層領域(8 2) 、データ線 (90)を介して、書込み電流が流れる。この時、一端の補助電極(12)下の反転層(60)(第1の反転層)と制御電極(30)(第3の電極)下の反転層の境界で電界集中 が起こり、ホットエレクトロンが発生する。この発生したホットエレクトロンは制御電極 (30)電位が高いことから制御電極(30)方向に引き寄せられ、トンネル絶縁膜(4) 0)のポテンシャル障壁を跳び越えて記憶ノード(50)に注入される。以上のような書 込み動作の違い以外は、前記例1と同様に、2ビット情報を記憶ノード(50)に記憶し ていく。

[0125]

本実施例のアレイ構成を用いた場合、メモリアレイ内に占めるゲート電極数を前記例 1 30 より低減することで、メモリアレイの面積を低減できる。本実施例のアレイ構成は、実施 例 1 ~ 7 、 9 ~ 1 0 にも適用可能であり、前記と同様の効果が得られる。

【0126】

本実施例のメモリ構造は不純物による拡散層配線がメモリセルアレイ内に存在しないため、また、補助電極配線間のピッチを小さく作成することが可能であるため、低コストの メモリを実現することが可能である。

【0127】

以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、 本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において変 更可能であることは勿論である。

[0 1 2 8 **]**

例えば、本発明は、不揮発性半導体記憶素子を有するメモリセルアレイ部を備えたワン チップマイクロコンピュータ(半導体装置)に適用してもよい。

【0129】

本発明のフラッシュメモリは、PDA、デジタルスチルカメラなどのモバイル情報記憶装置に適している。

【図面の簡単な説明】

【図1】図1は例1を説明するための断面図である。

【図2】図2は例1を説明するための上面図である。

50

50

【図3】図3は例1を説明するための回路図である。 【図4】図4は例1の書込み動作を説明するためのタイミング図である。 【図5】図5は閾値分布を示す図である。 【図6】図6は例1の書込み時ワード電圧と時間の対応を説明するための図である。 【図7】図7は例2を説明するための断面図である。 【図8】図8は例2を説明するための上面図である。 【図9】図9は例2を説明するための回路図である。 【図10】図10は例2の書込み動作を説明するためのタイミング図である。 【図11】図11は本発明の実施例1の書込み動作を説明するためのタイミング図である 10 【図12】図12は本発明の実施例2の書込み動作を説明するためのタイミング図である 【 図 1 3 】 図 1 3 は本 発 明 の 実 施 例 3 の 書 込 み 動 作 を 説 明 す る た め の タ イ ミ ン グ 図 で あ る 【図14】図14は本発明の実施例4の書込み動作を説明するためのタイミング図である 【図15】図15は本発明の実施例5の書込み動作を説明するためのタイミング図である 【図16】図16は本発明の実施例6の書込み電流経路に沿った回路図である。 【図17】図17は本発明の実施例6の書込み動作を説明するためのタイミング図である 20 【図18】図18は本発明の実施例7の書込み動作を説明するためのタイミング図である 【図19】図19は本発明の実施例8を説明するシステム構成の例を示す図である 【 図 2 0 】 図 2 0 は本 発 明 の 実 施 例 9 の 書 込 み 動 作 を 説 明 す る た め の 電 流 と 注 入 効 率 カ ー ブの図である。 【図21】図21は本発明の実施例9の書込み時補助電極電圧と時間の対応を説明するた めの図である。 【図22】図22は本発明の実施例9の書込み動作を説明するためのタイミング図である 30 【図23】図23は本発明の実施例10を説明するための回路図である。 【図24】図24は本発明の実施例10の書込み動作を説明するためのタイミング図であ ລຸ 【 図 2 5 】 図 2 5 は本 発 明 の 実 施 例 1 0 の 書 込 み 動 作 を 説 明 す る た め の タ イ ミ ン グ 図 で あ る。 【図26】図26は本発明の実施例10の書込み動作を説明するための回路図である。 【図27】図27は本発明の実施例11を説明するための上面図である。 【図28】図28は本発明の実施例11を説明するための回路図である。 【 図 2 9 】 図 2 9 は本 発 明 の 実 施 例 1 1 の 書 込 み 動 作 を 説 明 す る た め の タ イ ミ ン グ 図 で あ る。 40 【符号の説明】 $\begin{bmatrix} 0 & 1 & 3 & 1 \end{bmatrix}$ 1 : p 型 シリコン 基 板 、 2 : n 型 ウ ェ ル 、 3 : p 型 ウ ェ ル 、 4 、 5 : 補 助 電 極 下 基 板 表 面 10、11、12、13、14、15、16、17、15a、16a、17a、15b、1 6 b、 1 7 b:補助電極、 2 0 : スイッチ電極、 3 0 、 3 0 a:制御電極、 3 1 、 3 1 a、 3 1 b:非選択制御電極、 3 2 、 3 3 、 3 4 、 3 5 、 3 2 a、 3 3 a、 3 4 a、 3 5 a、 3 2 b、 3 3 b、 3 4 b、 3 5 b:補助電極結束部、 3 6 、 3 7 、 3 8 、 3 6 a、 3 7 a、 3 8 a、 3 6 b、 3 7 b、 3 8 b、 3 9 :ゲート電極、 4 0 、 4 1 、 4 2 、 4 3 :絶縁 膜、 5 0 、 5 1 、 5 2 、 5 3 、 5 4 、 5 5 :記憶ノード、 6 0 、 6 1 、 6 2 、 6 3 、 6 2 a、 6 3 a、 6 2 b 、 6 3 b : 反 転 層 、 8 0 、 8 1 、 8 2 、 8 3 : アクティブ領 域 、 8 4 : デプレッション領

(34)

域、90、91、92、93:グローバルなデータ線、94:共通ソース線、100、1 01:コンタクト、105:電源、110:A-B断面図、1111、112:選択メモリセ ル、120、121:電源回路及びセンスラッチ回路、201、202:スイッチ、20 3:グラウンド、204、205、206:分割したデータ線容量







【図3】

図 3

【図4】





図4



図 5





这 2



【図7】

図 7

【図8】 図8







図 9











図11

【図12】

t0 t1 t2 t3t4 t5 ゲート電極 ^{8V} 38 0V-ゲート電極 ^{8V} 36 OV 補助電極 8V 13 0V-4V 反転層 61 0٧ -· 2V 補助電極 2V 12 · 0V 反転層 60 ٥٧ -制御電極 15V 30 0V-4V 0V データ線 91 データ線 90 ٥٧ -



図12

【図13】

図13









【図15】

図15

【図16】 図16





【図17】

図17

【図18】







(39)

I Z U I ⊠20









【図22】

図22

【 🕅 2 3 】 図 2 3







図24

【図25】

t0 t1 t2 t3t4 t5 ゲート電極 ^{8V} 39 OV 8٧ ゲート電極 8V 38a 0V 8٧ ゲート電極 37a ٥٧ 8V 0V 補助電極 17a 4۷ 反転層 63a 3V ÖV 2V 補助電極 16a ÖV 4٧ 補助電極 15a ٥V 1V 反転層 62a OV 15V 制御電極 30a ٥٧ 4V 3V 0V · データ線 92 1V データ線 93 0٧



図25

【図26】

図26



【図27】 図27



(41)

【図28】

図28

【図29】

101 91 60 13 38~ 11 -31 10 30-111 -52 110 -= 31∽_ 51 51 11--12 _____10 _ 31-≛ ╪╫<u>╪</u>╶╴ 34--32--_____36 IE 61 90 100



図29

フロントページの続き

(51) Int.CI. ⁷	FI	テーマコード(参考)
H01L 29/788	G 1 1 C 17/00 6 3 4	F
H01L 29/792	H 0 1 L 29/78 3 7 1	

(72)発明者 笹子 佳孝

 東京都国分寺市東恋ヶ空一丁目2800番0
 株式会社日立製作ド中央研究所内

 F夕ーム(参考)
 58125
 8A09
 8A19
 CA06
 CA14
 DB08
 DB19
 EA01
 EB02
 EC08
 ED01

 EK01
 EK02
 FA02
 FA05
 FA07
 FA07
 FA07
 EV3
 EP34
 EP54
 EP56
 ER02
 ER05

 5F083
 EP03
 EP13
 EP18
 EP23
 EP30
 EP32
 EP54
 EP56
 ER02
 ER05

 ER06
 ER17
 ER19
 ER22
 ER30
 GA01
 GA09
 JA04
 JA05
 JA39

 FA11
 BA04
 BA07
 BA08
 EA12
 BA29
 BA35
 BA46
 BB05
 BC02
 BC11

 BD03
 BD10
 BD22
 BD35
 BE02
 BE07
 BF05
 EF05
 EF05