(11) 特許出願公開番号

(12)公開特許公報(A)

(19) 日本国特許庁(JP)

特開2006-30728 (P2006-30728A) (43) 公開日 平成18年2月2日(2006.2.2)

(51) Int.Cl.			FI					テーマコード (参考)			
G09G	3/30	(2006.01)	GO9G	3/30		J		3K007			
G09G	3/20	(2006.01)	GO9G	3/20	6	1 1 H		5C080			
HO1L	51/50	(2006.01)	GO9G	3/20	6	22G					
		(,	GO9G	3/20	6	24B					
			G09G	3/20	6	4 1 D					
			審査請求 未	請求	请求項	で数 8	ΟL	(全 20 頁)	最終頁に	こ続く	
(21) 出願番号	Ļ	特願2004-211146	(P2004-211146)	(71) 出	願人	000002	185				
(22)出願日		平成16年7月20日	(2004.7.20)			ソニー	株式会社	注			
						東京都	品川区:	化品川6丁目7	'番35号		
				(74)代3	理人	100086	298				
						弁理士	船橋	國則			
				(72)発	明者	山本	哲郎				
						東京都	品川区:	北品川6丁目7	'番35号	y	
						ニー株	式会社	之前, 1 - 1 - 1 - 1 力		, î	
				(72) 発日	明者	内野	勝秀	•			
						東京都	品川区:	北島川6丁目7	/番35号	y	
						二一株	ポート	ᅒ	H00.		
				 (72) 登	旧老	лц Т	這	•			
				(' <i>'') 7</i> 5'	91.1	山 百 古 却	空川区・	化品川らて日ク	7番35号		
						ネッキャー	ᇑᇭᄶ	ᄫᄪᇧᇦᅧᇦᆸᆞ	H007		
						- 7/h	╾、┎┵┑╵╵┷╴╽	1			
								看	「終頁に続	3	

(54) 【発明の名称】表示装置および表示装置の駆動方法

(57)【要約】

【課題】キャパシタ(画素容量)の容量と駆動トランジ スタのゲート・ソース間容量との和がスイッチングトラ ンジスタの寄生容量よりも小さいと、駆動トランジスタ のソース電位の変化量により当該駆動トランジスタのゲ ート・ソース間電位の値が変化してしまい、所望の発光 が望めない。

【解決手段】駆動トランジスタであるTFT32のゲート・ソース間にキャパシタ33を接続し、TFT32の ソースをスイッチングトランジスタであるTFT36を 介して接地電位GNDに選択的に接続するとともに、キャパシタ34およびTFT37~39の作用によってT FT32の閾値電圧Vthのバラツキをキャンセルする 構成の画素回路11において、オートゼロ信号AZの波 高値を電源電位Vccよりも低く設定し、TFT38, 39のオン電圧を下げることで、電源電位Vssの揺れ を軽減するようにする。 【選択図】図1



【特許請求の範囲】

【請求項1】

一端が第1の電源電位に接続された電気光学素子と、

前記電気光学素子の他端にソースが接続された駆動トランジスタと、

前記駆動トランジスタのゲートとソースの間に接続された第1のキャパシタと、

- データ線から輝度情報に応じた信号を選択的に取り込む第1のスイッチングトランジス タと、
- 前記駆動トランジスタのドレインと第2の電源電位との間に接続された第2のスイッチ ングトランジスタと、
- 前 記 駆 動 ト ラ ン ジ ス タ の ソ ー ス と 第 3 の 電 源 電 位 と の 間 に 接 続 さ れ た 第 3 の ス イ ッ チ ン 10 グトランジスタと、
- 前記駆動トランジスタのゲートと前記第1のスイッチングトランジスタとの間に接続さ れた第2のキャパシタと、
- 前記駆動トランジスタのゲートとドレインとの間に接続された第4のスイッチングトラ ンジスタと、
- 前記第1のスイッチングトランジスタと前記第2のキャパシタとの接続ノードと所定電 位との間に接続された第5のスイッチングトランジスタと
 - を有する画素回路が行列状に配置されてなる表示装置であって、
- 前 記 第 2 の 電 源 電 位 以 上 の 波 高 値 を 持 つ 第 1 の 駆 動 信 号 を 生 成 し 、 当 該 第 1 の 駆 動 信 号 によって前記第1,第2および第3のスイッチングトランジスタを駆動する第1の駆動手 20 段と、

前記第2の電源電位よりも低い波高値を持つ第2の駆動信号を生成し、当該第2の駆動 信号によって前記第4および第5のスイッチングトランジスタを駆動する第2の駆動手段 ٢

- 備えたことを特徴とする表示装置。
- 【請求項2】

前記駆動トランジスタは、Nチャネル電界効果トランジスタである

ことを特徴とする請求項1記載の表示装置。

【請求項3】

- 前記第2の駆動信号の波高値は、黒表示時の前記駆動トランジスタのゲート電圧と前記 30 第4のスイッチングトランジスタの閾値電圧との和以上である
- ことを特徴とする請求項1記載の表示装置。
- 【請求項4】
- 前 記 第 2 の 駆 動 信 号 の 波 高 値 は 、 前 記 所 定 電 位 と 前 記 第 5 の ス イ ッ チ ン グ ト ラ ン ジ ス タ の閾値電圧との和以上である
- ことを特徴とする請求項1記載の表示装置。
- 【請求項5】

一端が第1の電源電位に接続された電気光学素子と、

- 前 記 電 気 光 学 素 子 の 他 端 に ソ ー ス が 接 続 さ れ た 駆 動 ト ラ ン ジ ス タ と 、
- 前記駆動トランジスタのゲートとソースの間に接続された第1のキャパシタと、
- デ ー 夕 線 か ら 輝 度 情 報 に 応 じ た 信 号 を 選 択 的 に 取 り 込 む 第 1 の ス イ ッ チ ン グ ト ラ ン ジ ス タと、
- 前記駆動トランジスタのドレインと第2の電源電位との間に接続された第2のスイッチ ングトランジスタと、
- 前 記 駆 動 ト ラ ン ジ ス タ の ソ ー ス と 第 3 の 電 源 電 位 と の 間 に 接 続 さ れ た 第 3 の ス イ ッ チ ン グトランジスタと、
- 前 記 駆 動 ト ラ ン ジ ス タ の ゲ ー ト と 前 記 第 1 の ス イ ッ チ ン グ ト ラ ン ジ ス タ と の 間 に 接 続 さ れた第2のキャパシタと、
- 前記駆動トランジスタのゲートとドレインとの間に接続された第4のスイッチングトラ ンジスタと、

50

10

20

30

40

前記第1のスイッチングトランジスタと前記第2のキャパシタとの接続ノードと所定電 位との間に接続された第5のスイッチングトランジスタと

を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、

前記第2の電源電位以上の波高値を持つ第1の駆動信号によって前記第1,第2および 第3のスイッチングトランジスタを駆動し、

- 前記第2の電源電位よりも低い波高値を持つ第2の駆動信号によって前記第4および第 5のスイッチングトランジスタを駆動する
- ことを特徴とする表示装置の駆動方法。
- 【請求項6】
 - 前記駆動トランジスタは、Nチャネル電界効果トランジスタである

ことを特徴とする請求項5記載の表示装置の駆動方法。

【請求項7】

前 記 第 2 の 駆 動 信 号 の 波 高 値 は 、 黒 表 示 時 の 前 記 駆 動 ト ラ ン ジ ス タ の ゲ ー ト 電 圧 と 前 記 第 4 の ス イ ッ チ ン グ ト ラ ン ジ ス タ の 閾 値 電 圧 と の 和 以 上 で あ る

- ことを特徴とする請求項5記載の表示装置の駆動方法。
- 【請求項8】

前 記 第 2 の 駆 動 信 号 の 波 高 値 は 、 前 記 所 定 電 位 と 前 記 第 5 の ス イ ッ チ ン グ ト ラ ン ジ ス タ の 閾 値 電 圧 と の 和 以 上 で あ る

ことを特徴とする請求項5記載の表示装置の駆動方法。

【発明の詳細な説明】

- 【技術分野】
- [0001]

本発明は、表示装置および表示装置の駆動方法に関し、特に流れる電流によって輝度が 変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素 回路(画素)毎に能動素子を有して当該能動素子によって画素単位で表示駆動が行われる 表示装置および当該表示装置の駆動方法に関する。

- 【背景技術】
- [0002]

表示装置、例えば画素の表示素子として液晶セルを用いた液晶表示装置においては、液晶セルを含む画素を多数マトリクス状に配列し、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像の表示駆動が行われるようになっている。この表示駆動は、画素の表示素子として、流れる電流によって輝度が変化する電気光学素子、例えば有機EL(electro luminescence)素子を用いた有機EL表示装置でも同様である。

ただし、有機EL表示装置の場合は、画素の表示素子として、自発光素子である有機EL素子を用いたいわゆる自発光型の表示装置であるため、光源(バックライト)からの光 強度を制御する液晶表示装置に比べて画像の視認性が高い、バックライトが不要、応答速 度が速い等の利点を持っている。また、有機EL素子の発光輝度がそれに流れる電流値に よって制御される、即ち有機EL素子が電流制御型であるという点で、液晶セルが電圧制 御型である液晶表示装置とは大きく異なっている。

[0004]

有機EL表示装置においては、液晶表示装置と同様、その駆動方式として単純(パッシ ブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マ トリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実 現が難しいなどの問題がある。このため、近年、画素内部の発光素子に流れる電流を、同 様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、 薄膜トランジスタ(Thin Film Transistor; TFT)によって制御する、アクティブマトリ クス方式の開発が盛んに行われている。

【 0 0 0 5 】

図20は、アクティブマトリクス型有機EL表示装置の構成の概略を示すブロック図で 50

ある。このアクティブマトリクス型表示装置は、有機EL素子を含む画素(画素回路)5 1 がマトリクス状にm列n行配列されてなる画素アレイ部52を有している。ここでは、 図面の簡略化のために、画素アレイ部52が3列2行の画素配列の場合を例に挙げて示し ている。

(4)

[0006]

この画素アレイ部52において、画素51の各々に対して各行毎に走査線53および駆動線54が配線され、また各列毎にデータ線55が配線されている。この画素アレイ部5 2の周囲には、走査線53を駆動する書き込み走査回路56と、駆動線54を駆動する駆動走査回路57と、輝度情報に応じたデータ信号をデータ線55に供給するデータ線駆動回路58とが配置されている。

[0007]

図 2 1 は、アクティブマトリクス型有機 E L 表示装置における画素回路(単位画素の回路)の従来例を示す回路図である。

【0008】

図21から明らかなように、この従来例に係る画素回路は、例えばカソード(陰極)が 接地電位GNDに接続された有機EL素子101と、ドレインが有機EL素子101のア ノード(陽極)に接続され、ソースが正電源電位Vccに接続されたPチャネルTFT1 02と、このTFT102のゲートと正電源電位Vccとの間に接続されたキャパシタ1 03と、ソースがTFT102のゲートに、ゲートが走査線105に、ドレインがデータ 線106にそれぞれ接続されたPチャネルTFT104とを有する構成となっている(例 えば、特許文献1,2参照)。

[0009]

ここで、有機EL素子は多くの場合整流性があるため、OLED(Organic Light Emitt ing Diode)と呼ばれることがある。したがって、図21およびその他の図では、OLED としてダイオードの記号を用いて示している。ただし、以下の説明において、OLEDに は必ずしも整流性が要求されるものではない。

続いて、上記構成の画素回路の動作について説明する。先ず、走査線105の電位を選 択状態(ここでは、低レベル状態)とし、データ線106に書き込み電位Vdataを印 加すると、TFT104が導通してキャパシタ103が充電または放電される。これによ り、TFT102のゲート電位は書き込み電位Vdataとなる。次に、走査線105の 電位を非選択状態(ここでは、高レベル状態)とすると、走査線105とTFT102と は電気的に切り離されるが、TFT102のゲート電位はキャパシタ103によって安定 に保持される。

[0011]

そして、TFT102および有機EL素子101に流れる電流は、TFT102のゲート・ソース間電圧Vgsに応じた値となる。すると、有機EL素子101は、その電流値に応じた輝度で発光し続ける。ここで、データ線106を通して供給される輝度情報を、走査線105を選択し、TFT104を通して画素内部に伝える動作を、以下、「書き込み」と呼ぶこととする。

【0012】

上述したように、図21の画素回路では、一度電位Vdataの書き込みを行えば、次 に電位Vdataの書き込みが行われるまでの間、有機EL素子101は一定の輝度で発 光を継続する。また、駆動トランジスタであるTFT102のゲート電圧を変化させるこ とで、有機EL素子101に流れる電流値を制御している。このとき、TFT102は、 ソースが正電源電位Vccに接続されており、常に飽和領域で動作しているため、下記の 式(1)に示した電流値Idsを持つ定電流源となっている。 【0013】

Ids=1/2・μ(W/L)Cox(Vgs-|Vth|)² …(1) ここで、VthはTFT102のしきい値、・はキャリアの移動度、Wはチャネル幅、L 50

10

はチャネル長、 Cox は単位面積当たりのゲート容量、 Vgs はゲート・ソース間電圧で ある。

【0014】

単純マトリクス型表示装置では、各発光素子は、選択された瞬間にのみ発光する。これ に対して、アクティブマトリクス型表示装置では、書き込み終了後も発光素子が発光を継 続する。したがって、アクティブマトリクス型表示装置は、単純マトリクス型表示装置に 比べて発光素子のピーク輝度、ピーク電流を下げることができるなどの点で、とりわけ大 型・高精細の表示装置では有利となる。

[0015]

図22は、有機EL素子の電流 - 電圧特性(I-V特性)の経時変化を示す特性図であ 10 る。図22において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時 変化後の特性を示している。

[0016]

ー般的に、有機EL素子のI-V特性は、図22に示すように、時間が経過するにつれ て劣化してしまう。ところが、図21の画素回路では、先述したように、駆動トランジス タであるTFT102による定電流駆動のために有機EL素子101には定電流が流れ続 け、有機EL素子のI-V特性が劣化してもその発光輝度が低下することはない。 【0017】

ところで、 図 2 1 の画素回路は、 P チャネルの T F T によって構成されている。この P チャネルの T F T に代えて、 N チャネルの T F T によって画素回路を構成することができ れば、 T F T 作成において、従来のアモルファスシリコン(a - S i)プロセスを用いる ことができるようになるため、 T F T 基板の低コスト化を図ることができる。

20

40

【0018】

ここで、 P チャネルの T F T を N チャネルの T F T に 置き換えた 画素 回路について考察 する。

[0019]

図 2 3 は、図 2 1 の P チャネル T F T を N チャネル T F T に 置き換えた 画素 回路の構成 を示す 回路図 である。

[0020]

図23から明らかなように、この画素回路は、例えばカソードが接地電位GNDに接続 30 された有機EL素子201と、ソースが有機EL素子201のアノードに接続され、ドレ インが正電源電位Vccに接続されたNチャネルTFT202と、このTFT202のゲ ートと正電源電位Vccとの間に接続されたキャパシタ203と、ドレインがTFT20 2のゲートに、ゲートが走査線205に、ソースがデータ線206にそれぞれ接続された NチャネルTFT204とを有するソースフォロア回路構成となっている。 【0021】

図24は、初期状態における駆動トランジスタとしてのTFT202と有機EL素子201の動作点を示す図である。図24において、横軸はTFT202のドレイン・ソース間電圧Vdsを、縦軸はドレイン・ソース間電流Idsをそれぞれ示している。図24に示すように、ソース電圧はTFT202と有機EL素子201との動作点で決まり、ゲート電圧によって異なる値を持つ。このTFT202は飽和領域で駆動されるため、動作点のソース電圧に対したゲート・ソース間電圧Vgsに関して式(1)で与えられる電流値の電流Idsを流す。

【0022】 【特許文献1】米国特許第5684365号明細書 【特許文献2】特開平8-234683号公報 【発明の開示】

【発明が解決しようとする課題】

【0023】

しかしながら、PチャネルのTFTをNチャネルのTFTに置き換えた画素回路におい 50

ても、有機EL素子のI-V特性の経時変化に伴う劣化は避けられず、これにより、図25に示すように、動作点が変動してしまうため、駆動トランジスタであるTFT202に同じゲート電圧を印加したとしてもそのソース電圧は変動する。これにより、TFT202のゲート・ソース間電圧Vgsが変化してしまい、当該TFT202に流れる電流値が変動する。同時に、有機EL素子201に流れる電流値も変化するため、有機EL素子201のI-V特性が変化すると、それに伴って有機EL素子201の発光輝度も経時変化してしまう。

[0024]

また、図24の画素回路の変形例として、図26に示すように、有機EL素子201の アノードを正電源電位Vccに接続し、駆動トランジスタとしてのNチャネルTFT20 10 2のドレインを有機EL素子201のカソードに、ソースを接地電位GNDにそれぞれ接 続する回路構成を採ることも考えられる。

【0025】

この変形例に係る画素回路においては、図21のPチャネルTFT102による駆動の 場合と同様に、NチャネルTFT202はソース電位が接地電位GNDに固定され、定電 流源として動作する。したがって、有機EL素子201のI-V特性の劣化による輝度変 化を防止できる。

[0026]

しかしながら、この変形例に係る画素回路では、駆動トランジスタであるNチャネルT FT202を有機EL素子201のカソード側に接続する構成を採らざるを得ない。この カソード接続の構成を採るためには、有機EL素子に関して新規にアノード・カソードの 電極の開発が必要である。このアノード・カソードの電極の開発は、現状の技術では非常 に困難であるとされている。このような観点から、従来は、有機EL素子のI-V特性の 経時変化に伴う輝度の変化を抑えたNチャネルトランジスタによる画素回路の開発は為さ れていなかった。

[0027]

本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、発光素 子の電流 - 電圧特性が経時変化しても、それに伴う輝度変化のないNチャネルトランジス タによって実現可能な画素回路が行列状に配置されてなる表示装置および表示装置の駆動 方法を提供することにある。

【課題を解決するための手段】

[0028]

- 上記目的を達成するために、本発明では、
- 一端が第1の電源電位に接続された電気光学素子と、
- 前記電気光学素子の他端にソースが接続された駆動トランジスタと、
- 前記駆動トランジスタのゲートとソースの間に接続された第1のキャパシタと、

データ線から輝度情報に応じた信号を選択的に取り込む第1のスイッチングトランジス タと、

前記駆動トランジスタのドレインと第2の電源電位との間に接続された第2のスイッチングトランジスタと、

前記駆動トランジスタのソースと第3の電源電位との間に接続された第3のスイッチングトランジスタと、

前記駆動トランジスタのゲートと前記第1のスイッチングトランジスタとの間に接続された第2のキャパシタと、

前記駆動トランジスタのゲートとドレインとの間に接続された第4のスイッチングトラ ンジスタと、

前記第1のスイッチングトランジスタと前記第2のキャパシタとの接続ノードと所定電 位との間に接続された第5のスイッチングトランジスタと

を有する画素回路が行列状に配置されてなる表示装置において、

30

前記第2の電源電位以上の波高値を持つ第1の駆動信号によって前記第1,第2および 50

第3のスイッチングトランジスタを駆動し、

前記第2の電源電位よりも低い波高値を持つ第2の駆動信号によって前記第4および第 5のスイッチングトランジスタを駆動するようにしている。

(7)

【 0 0 2 9 】

上記構成の表示装置において、第2のスイッチングトランジスタがオンした状態で、第 3のスイッチングトランジスタをオン状態にして駆動トランジスタのソース電位を第3の 電源電位に設定し、第1のキャパシタに充電される電圧を入力電圧と第3の電源電位との 差に確定させる。そして、第1のキャパシタへの書き込みが終了した後、電気光学素子の 発光期間において、第3のスイッチングトランジスタをオフ状態にすることで、電気光学 素子に電流が流れ始める。このとき、駆動トランジスタが定電流源として動作することか ら、電気光学素子の電流 - 電圧特性が経時変化し、これに伴って駆動トランジスタのソー ス電位が変化したとしても、第1のキャパシタによって駆動トランジスタのゲート・ソー ス間の電位差が一定に保たれているので、電気光学素子に流れる電流は変わらず、したが って当該電気光学素子の発光輝度も一定に保たれる。

また、上記書き込み動作に先立って、第3のスイッチングトランジスタがオンした状態 で、第4,第5のスイッチングトランジスタがオンすることで、駆動トランジスタの閾値 電圧のバラツキをキャンセルする閾値キャンセル期間に入る。この閾値キャンセル期間に において、第3のスイッチングトランジスタをオフすることで、第1,第2のキャパシタ の作用により、駆動トランジスタのゲート・ドレイン間電圧が時間の経過とともに緩やか に減少し、一定期間が経過した後に当該駆動トランジスタの閾値電圧Vthと第3の電源 電位Vssとの和となる。このとき、上記所定電位をVofsとすると、第1のキャパシ タには(Vofs-Vth-Vss)の電圧が、第2のキャパシタにはVthの電圧が保 持される。そして、書き込み動作に入ることで、駆動トランジスタの閾値電圧Vthがキ ャンセルされる。

【0031】

さらに、第2の駆動信号の波高値を第2の電源電位よりも低い設定したことで、第4, 第5のスイッチングトランジスタのオン電圧が、他のスイッチングトランジスタのオン電 圧よりも低くなる。第4,第5のスイッチングトランジスタのオン電圧を下げることで、 駆動トランジスタのゲート電圧(ゲート・ドレイン間電圧)が下がるため、第3電源電位 に流れる電流量を軽減でき、その結果、第3の電源電位の揺れを軽減できる。 【発明の効果】

[0032]

本発明によれば、電気光学素子の電流 - 電圧特性が経時変化し、これに伴って駆動トランジスタのソース電位が変化したとしても、電気光学素子の発光輝度を一定に保つことができ、また第3の電源電位の揺れを軽減できることで、当該揺れに起因して生ずる画質劣化を緩和することができる。

【発明を実施するための最良の形態】

【0033】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

[0034]

図1は、本発明が適用されるアクティブマトリクス型表示装置および当該表示装置に用 いられる画素(以下、画素回路と記す場合もある)の構成を示す回路図である。本適用例 に係るアクティブマトリクス型表示装置は、流れる電流によって輝度が変化する電気光学 素子、例えば有機EL素子31を表示素子として含む画素11がマトリクス状に(行列状 に)2次元配置されてなる画素アレイ部12を有している。ここでは、図面の簡略化のた めに、ある1つの画素11のみを具体的な回路構成をもって示している。 【0035】

この画素アレイ部12において、画素12の各々に対して各行毎に走査線13、第1, 第2駆動線14,15およびオートゼロ線16が配線され、また各列毎にデータ線17が 50

10

20

配線されている。この画素アレイ部12の周囲には、走査線13を駆動する書き込み走査 回路18と、第1,第2駆動線14,15を駆動する第1,第2駆動走査回路19A,1 9Bと、オートゼロ線16を駆動するオートゼロ回路21と、輝度情報に応じたデータ信 号をデータ線17に供給するデータ線駆動回路22とが配置されている。本例では、書き 込み走査回路18および第1駆動走査回路19が画素アレイ部12を挟んで一方側(図の 右側)に配置され、その反対側に第2駆動走査回路20およびオートゼロ回路21が配置 された構成となっている。

【0036】

「画素回路]

図1から明らかなように、画素(画素回路)11は、有機EL素子31に加えて、駆動 10 トランジスタ32、キャパシタ(画素容量)33,34およびスイッチングトランジスタ 35~39を回路素子として有する構成となっている。駆動トランジスタ32およびスイ ッチングトランジスタ35~39は、Nチャネル電界効果トランジスタ、例えばNチャネ ルTFT(薄膜トランジスタ)である。以下、駆動トランジスタ32およびスイッチング トランジスタ35~39を、TFT32およびTFT35~39と記すものとする。 【0037】

有機EL素子31は、カソード電極が第1の電源電位(本例では、接地電位GND)に 接続されている。TFT32は、有機EL素子21を発光駆動する駆動トランジスタであ り、ドレインが第2の電源電位(本例では、正側電源電位Vcc)に、ソースが有機EL 素子31のアノード電極にそれぞれ接続されてソースフォロア回路を形成している。キャ パシタ33は画素容量であり、一端がTFT32のゲートに、他端がTFT32のソース と有機EL素子21のアノード電極との接続ノードN11にそれぞれ接続されている。 【0038】

TFT35は、ソースがデータ線17に、ゲートが第1走査線13にそれぞれ接続されている。キャパシタ34は、一端がTFT35のドレインに、他端がTFT32のゲートとキャパシタ33の一端との接続ノードN12にそれぞれ接続されている。TFT36は、ドレインが接続ノードN11に、ソースが第3の電源電位Vss(例えば、接地電位GND)にそれぞれ接続されている。なお、第3の電源電位Vssとして、負側電源電位を用いても良い。

【0039】

TFT37は、ドレインが電源電位Vccに、ソースがTFT32のドレインに、ゲートが第2駆動線15にそれぞれ接続されている。TFT38は、ドレインがTFT32のドレインとTFT37のソースとの接続ノードN13に、ソースが接続ノードN12に、ゲートがオートゼロ線16にそれぞれ接続されている。TFT39は、ドレインが所定電位Vofsに、ソースがTFT35のドレインに、ゲートがオートゼロ線16にそれぞれ 接続されている。

[0040]

続いて、上記構成の画素(画素回路)11を行列状に2次元配置してなるアクティブマトリクス型有機EL表示装置の回路動作について、図2のタイミングチャートおよび図3~図7の動作説明図を用いて説明する。

[0041]

図2には、ある行の画素11を駆動する際に、書き込み走査回路18から走査線13を 介して画素11に与えられる書き込み信号WS、第1,第2駆動走査回路19,20から 第1,第2駆動線14,15を介して画素11に与えられる第1,第2駆動信号DS1, DS2およびオートゼロ回路21からオートゼロ線16を介して画素11に与えられるオ ートゼロ信号AZのタイミング関係を示している。ここで、書き込み信号WS、駆動信号 DS1,DS2が特許請求の範囲における第1の駆動信号に相当し、オートゼロ信号AZ が特許請求の範囲における第2の駆動信号に相当する。また、図3~図7の動作説明図で は、図面の簡略化のために、TFT32,35~39についてはスイッチのシンボルを用 いて図示するものとする。 30

50

10

20

40

[0042]

通常の発光状態では、書き込み走査回路18から出力される書き込み信号WS、第1駆動走査回路19から出力される駆動信号DS1およびオートゼロ回路21から出力される オートゼロ信号AZが"L"レベルにあり、第2駆動走査回路20から出力される駆動信 号DS2が"H"レベルにあるため、図3に示すように、TFT35,36,38,39 はオフした状態にあり、TFT37がオンした状態にある。このとき、駆動トランジスタ であるTFT32は、飽和領域で動作するように設計されているため定電流源として動作 する。その結果、有機EL素子31にはTFT32から、先述した式(1)で与えられる 一定電流Idsが供給される。

【0043】

次に、TFT37がオンした状態で第1駆動走査回路19から出力される駆動信号DS 1およびオートゼロ回路21から出力されるオートゼロ信号AZがH"レベルになり、T FT36,38,39がオン状態となる。これにより、有機EL素子31のアノードには 電源電位Vssが印加され、TFT32のゲートには電源電位Vccが印加される。この 際、電源電位Vssが有機EL素子31のカソード電圧Vcas(本例では、接地電位G NG)と有機EL素子31の閾値電圧Vthe1との和(Vcas+Vthe1)よりも 小さいのであれば、有機EL素子31は非発光状態となり、非発光期間に入る。以下、電 源電位VssはGNDレベルにあるとし、Vss Vcas+Vthe1とする。このと き、TFT36,38をオンすることでそれに応じた一定電流Idsが、図4に点線の矢 印で示す経路を通って流れる。

[0044]

次に、第2駆動走査回路20から出力される駆動信号DS2が"L"レベルになることで、図5に示すように、TFT37がオフ状態となり、TFT32の閾値電圧Vthをキャンセル(補正)する閾値キャンセル期間に入る。このとき、TFT32は、ゲートとドレインがTFT38を介して接続されているため飽和領域で動作する。また、TFT32のゲートには、キャパシタ33,34が並列に接続されているため、TFT32のゲート・ドレイン間の電圧Vgdは、図8に示すように、時間の経過とともに緩やかに減少してゆく。

【0045】

そして、一定期間が経過した後、TFT32のゲート・ソース間電圧VgsはTFT3 30 2の閾値電圧Vthとなる。このとき、キャパシタ34には(Vofs-Vth)の電圧 が、キャパシタ33にはVthの電圧がそれぞれ充電される。その後、TFT35,37 がオフし、TFT36がオンした状態でオートゼロ回路21から出力されるオートゼロ信 号AZが"H"レベルから"L"レベルに遷移すると、TFT38,39がオフ状態とな り、閾値キャンセル期間の終了となる。このとき、キャパシタ34には(Vofs-Vt h)の電圧が、キャパシタ33にはVthの電圧がそれぞれ保持される。 【0046】

次に、TFT35,38,39がオフし、TFT36,37がオンした状態で書き込み 走査回路18から出力される書き込み信号WSが" H "レベルになることで、この書き込 み期間では、図6に示すように、TFT35がオン状態となり、データ線17を通して与 えられる入力信号電圧Vinの書き込み期間となる。TFT35がオンすることで、TF T35のドレイン、キャパシタ34の一端およびTFT39のソースの接続ノードN14 に入力信号電圧Vinを取り込み、当該接続ノードN14の電圧変化量 Vを、キャパシ タ34を介してTFT32のゲートにカップリングさせる。

このとき、TFT32のゲート電圧Vgは閾値電圧Vthという値であり、カップリン グ量 Vはキャパシタ33の容量値C1、キャパシタ34の容量値C2およびTFT32 の寄生容量値C3によって下記の式(2)のように決定される。

V = { C 2 / (C 1 + C 2 + C 3) } · (V i n - V o f s) ... (2)

したがって、キャパシタ33,34の容量値C1,C2をTFT32の寄生容量値C3 50

に比べて十分大きく設定すれば、TFT32のゲートへのカップリング量 Vは、TFT 32の閾値電圧Vthの影響を受けずに、キャパシタ33,34の容量値C1,C2のみ によって決定される。

[0048]

書き込み走査回路18から出力される書き込み信号WSが " H " レベルから " L " レベ ルに遷移し、TFT35がオフすることで、入力信号電圧Vinの書き込み期間が終了す る。この書き込み期間の終了後、TFT35,38,39がオフした状態で第1駆動走査 回路19から出力される駆動信号DS1が"L"レベルになることで、TFT36がオフ 状態となり、その後、第2駆動走査回路20から出力される駆動信号DS2が"H"レベ ルになることで、図7に示すように、TFT37がオン状態となる。

[0049]

T F T 3 7 がオンすることで、T F T 3 2 のドレイン電位が電源電位 V c c まで上昇す る。TFT32のゲート・ソース間電圧Vgsが一定であるため、TFT32は一定電流 Idsを有機EL素子31に供給する。このとき、接続ノードN11の電位は、有機EL 素子31に一定電流Idsが流れる電圧Vxまで上昇し、その結果、有機EL素子31は 発光する。

[0050]

上述した一連の動作を行う画素11においても、有機EL素子31は発光時間が長くな るとそのI-V特性が変化してしまう。そのため、接続ノードN11の電位も変化する。 しかしながら、TFT32のゲート・ソース間電位Vgsが一定値に保たれているため、 有機EL素子31に流れる電流は変化しない。したがって、有機EL素子31のI-V特 性が 劣 化 し て も 、 一 定 電 流 I d s が 常 に 流 れ 続 け る た め 、 有 機 E L 素 子 3 1 の 輝 度 が 変 化 することはない。また、閾値キャンセル期間におけるTFT38の作用により、TFT3 2の閾値電圧Vthをキャンセルし、当該閾値電圧Vthのバラツキの影響を受けないー 定電流Idsを流すことができるため、高画質の画像を得ることができる。 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$

ここで、電源電位Vssについて考える。TFT36をオン状態にして有機EL素子3 1 を非発光状態にすることで、電源電位 V s s には電流が流れるようになる。その後、 T FT38,39をオン状態、TFT37をオフ状態にして、閾値電圧Vthのキャンセル 動作をすることによっても電源電位Vssには電流が流れる。表示パネル全体でみても、 電源電位Vssに電流が流れることで、図9に示すように、電源電位Vssは揺れてしま う。この揺れは電源電位Vssに流れる電流量が少なくなれば起こらなくなる。 [0052]

画素アレイ部12内において、閾値電圧Vthのキャンセル動作終了から信号電圧Vi n を書き込むまでの間に電源電位 V s s が揺れてしまうと、駆動トランジスタである T F T32のゲート電位が、当該TFT32がほぼオフ状態となる電位にあるため、TFT3 2のドレイン電圧は電源電位 V s s 、 つまり T F T 3 2 のソース電位の変化に追随するこ とができず、その結果、キャパシタ33に充電されている電位が変化してしまう。 [0053]

また、 閾 値 電 圧 V t h の キャン セル 期 間 中 、 特 に キャン セル 動 作 終 了 付 近 で 電 源 電 位 V 40 ssが揺れてしまうと、図10に示すように、TFT32のゲート電位が当該TFT32 のソース電位に完全に追随できず、ゲート・ソース間電圧Vgsは電源電位Vssの揺れ がないときと比べて変化してしまう。逆に、TFT32のゲート・ソース間電圧Vgsが 大きいときに電源電位Vssが揺れてしまっても、TFT32のゲート・ソース間電圧V g s は、 閾 値 電 圧 V t h の キャン セル 期 間 内 に 電 源 電 位 V s s の 揺 れ に 追 随 し 、 ゲ ー ト・ ソース間電圧 V g s は電源電位 V s s の揺れがないときと比べてほとんど変化しなくなっ てしまう。これにより、画としては、ラスター表示時に、図11に示すように、垂直走査 方向の最終段に向けて帯状の白筋や黒筋、グラデーションが生じてしまい、均一な画を得 ることができなくなる。

[0054]

10

10

40

「実施形態]

そこで、本発明では、図1に示すアクティブマトリクス型有機EL表示装置において、 オートゼロ回路21の動作電源を、書き込み走査回路18および第1,第2駆動走査回路 19,20の動作電源と別系統にし、オートゼロ回路21から出力されるオートゼロ信号 AZの波高値AZonが画素回路11の電源電位Vccよりも低くなるように、オートゼ ロ回路21の電源電圧を書き込み走査回路18および第1,第2駆動走査回路19,20 の電源電圧よりも低く設定するようにしている。オートゼロ信号AZの波高値AZonを 低くするということは、画素回路11のTFT38,39のオン電圧を、他のFTF35 ~37のオン電圧よりも下げることを意味する。

これにより、オートゼロ回路21からは電源電位Vccよりも低い波高値AZonのオートゼロ信号AZが出力される。因みに、書き込み走査回路18および第1,第2駆動走 査回路19,20から出力される書き込み信号WSおよび第1,第2駆動信号DS1,D S2の各波高値は、電源電位Vcc+ (例えば、3V程度)に設定されている。なお、 書き込み信号WS、第1,第2駆動信号DS1,DS2およびオートゼロ信号AZの各タ イミング関係は、図12のタイミングチャートに示すように、図2のタイミングチャート と基本的に同じである。

【0056】

続いて、上記構成の本実施形態に係るアクティブマトリクス型有機EL表示装置の回路 動作について、図12のタイミングチャートおよび図13~図17の動作説明図を用いて 20 説明する。なお、画素回路11の構成は、図1に示すものと全く同じである。 【0057】

図12には、ある行の画素11を駆動する際の書き込み信号WS、第1,第2駆動信号 DS1,DS2およびオートゼロ信号AZのタイミング関係を示しており、上述したよう に、図1と同じタイミングとなっている。また、図13~図17の動作説明図では、図面 の簡略化のために、TFT32,35~39についてはスイッチのシンボルを用いて図示

するものとする。 【 0 0 5 8 】

先ず、通常の発光状態では、書き込み走査回路18から出力される書き込み信号WS、 第1駆動走査回路19から出力される駆動信号DS1およびオートゼロ回路21から出力 30 されるオートゼロ信号AZが"L"レベル(GNDレベル)にあり、第2駆動走査回路2 0から出力される駆動信号DS2が"H"レベルにあるため、図13に示すように、TF T37のみがオンした状態にある。このとき、駆動トランジスタであるTFT32は、飽 和領域で動作するように設計されているため定電流源として動作し、先述した式(1)で 与えられる一定電流Idsを有機EL素子31に供給する。

【 0 0 5 9 】

次に、TFT37がオンした状態で駆動信号DS1およびオートゼロ信号AZがH"レベル(波高値AZon)になることで、TFT36,38,39がオン状態となる。これにより、有機EL素子31のアノードには電源電位Vssが印加される。このとき、TFT32のゲート電位は電源電位Vccとはならず、TFT38の閾値電圧をVth2とすれば、電位(AZon-Vth2)となる。

【 0 0 6 0 】

この際、電源電位Vssが有機EL素子31のカソード電圧Vcas(本例では、接地 電位GNG)と有機EL素子31の閾値電圧Vthelとの和(Vcas+Vthel) よりも小さいのであれば、有機EL素子31は非発光状態となり、非発光期間に入る。以 下、Vss Vcas+Vthelとする。このとき、TFT36がオンしても、キャパ シタ33に保持されている電圧、即ちTFT32のゲート・ソース間電圧Vgdは変わら ないため、一定電流Idsは、図14に点線の矢印で示す経路を通って流れる。 【0061】

次に、第2駆動走査回路20から出力される駆動信号DS2が"L"レベルになること 50

(11)

で、図15に示すように、TFT37がオフ状態となり、TFT32の閾値電圧Vthを キャンセル(補正)する閾値キャンセル期間に入る。このとき、TFT32は、ゲートと ドレインがTFT38を介して接続されているため飽和領域で動作する。また、TFT3 2のゲートには、キャパシタ33,34が並列に接続されているため、TFT32のゲー ト・ドレイン間の電圧Vgdは、図18に示すように、電位(AZon-Vth2)から 時間の経過とともに緩やかに減少してゆく。

【 0 0 6 2 】

そして、一定期間が経過した後、TFT32のゲート・ソース間電圧VgsはTFT3 2の閾値電圧Vthとなる。このとき、キャパシタ34には(Vofs-Vth)の電圧 が、キャパシタ33にはVthの電圧がそれぞれ充電される。その後、TFT35,37 がオフし、TFT36がオンした状態でオートゼロ回路21から出力されるオートゼロ信 号AZが"H"レベルから"L"レベルに遷移すると、TFT38,39がオフ状態とな り、閾値キャンセル期間の終了となる。このとき、キャパシタ34には(Vofs-Vt h)の電圧が、キャパシタ33にはVthの電圧がそれぞれ保持される。 【0063】

次に、TFT35,38,39がオフし、TFT36,37がオンした状態で書き込み 走査回路18から出力される書き込み信号WSが"H"レベルになることで、この書き込み期間では、図16に示すように、TFT35がオン状態となり、データ線17を通して 与えられる入力信号電圧Vinの書き込み期間となる。TFT35がオンすることで、T FT35のドレイン、キャパシタ34の一端およびTFT39のソースの接続ノードN1 4に入力信号電圧Vinを取り込み、当該接続ノードN14の電圧変化量 Vを、キャパ シタ34を介してTFT32のゲートにカップリングさせる。

[0064]

このとき、TFT32のゲート電圧Vgは閾値電圧Vthという値であり、カップリン グ量 Vはキャパシタ33の容量値C1、キャパシタ34の容量値C2およびTFT32 の寄生容量値C3によって先述した式(2)のように決定され、キャパシタ33,34の 容量値C1,C2をTFT32の寄生容量値C3に比べて十分大きく設定すれば、TFT 32のゲートへのカップリング量 Vは、キャパシタ33,34の容量値C1,C2のみ によって決定される。

【 0 0 6 5 】

書き込み走査回路18から出力される書き込み信号WSが"H"レベルから"L"レベルに遷移し、TFT35がオフすることで、入力信号電圧Vinの書き込み期間が終了する。この書き込み期間の終了後、TFT35,38,39がオフした状態で第1駆動走査回路19から出力される駆動信号DS1が"L"レベルになることで、TFT36がオフ 状態となり、その後、第2駆動走査回路20から出力される駆動信号DS2が"H"レベルになることで、図17に示すように、TFT37がオン状態となる。 【0066】

TFT37がオンすることで、TFT32のドレイン電位が電源電位Vccまで上昇する。TFT32のゲート・ソース間電圧Vgsが一定であるため、TFT32は一定電流 Idsを有機EL素子31に供給する。このとき、接続ノードN11の電位は、有機EL 素子31に一定電流Idsが流れる電圧Vxまで上昇し、その結果、有機EL素子31は 発光する。

【0067】

続いて、電源電位 V s s について考える。閾値電圧 V t h のキャンセル動作をする際、 T F T 3 5 ~ 3 9 がオンした状態において、駆動トランジスタである T F T 3 2 が飽和領 域で動作するため、電源電位 V s s に流れる電流は T F T 3 2 のゲート・ソース間電圧 V g s の 2 乗に比例する。ここで、本実施形態に係る有機 E L 表示装置においては、図 1 2 のタイミングチャートから明らかなように、オートゼロ信号 A Z の波高値 A Z o n を電源 電位 V c c よりも低く設定することで、当該オートゼロ信号 A Z を駆動信号とする T F T 3 8 , 3 9 のオン電圧が、他の F T F 3 5 ~ 3 7 のオン電圧よりも下がる。 10

30

【0068】

このように、TFT38,39のオン電圧を下げることにより、TFT32のゲート電 圧(ゲート・ドレイン間電圧 Vgd)が下がるため、電源電位 Vssに流れる電流量を軽 減できる。電源電位 Vssに流れる電流量が軽減されることで、電源電位 Vssの揺れを 軽減できるため、当該揺れに起因して垂直走査方向の最終段に向けて生じる帯状の白筋や 黒筋、グラデーション等の画質不良をなくすことができ、均一な画を得ることができるよ うになる。

(13)

【0069】

ここで、TFT38,39のオン電圧、即ちオートゼロ信号AZの波高値AZonが電源電位Vccよりも低ければ、いくらでも良いという訳ではなく、下限値がある。すなわち、黒表示時のTFT32のゲート電圧をVblとすれば、(Vbl+Vth)以上である必要がある。TFT38,39のオン電圧が(Vbl+Vth)よりも下回ると、閾値電圧Vthのキャンセル動作を行えなくなってしまう。換言すれば、オートゼロ信号AZの波高値AZonを(Vbl+Vth) AZon < Vccの条件を満足するように設定することで、閾値電圧Vthのキャンセル動作を確実に実行しつつ、電源電位Vssの揺れに起因する画質不良をなくし、均一な画を得ることができる。

【0070】

また、TFT39の閾値電圧をVth3とすれば、(Vofs+Vth3)以上としなければ、TFT39がTFT38と同じタイミングでオン状態となることができなくなるため、書き込み直前の接続ノードN14の電位をVofsとすることができなくなってしまう。換言すれば、オートゼロ信号AZの波高値AZonを(Vofs+Vth3) AZon < Vccの条件を満足するように設定することで、閾値電圧Vthのキャンセル動作を確実に実行しつつ、電源電位Vssの揺れに起因する画質不良をなくし、均一な画を得ることができる。

【0071】

上述したように、本実施形態に係るアクティブマトリクス型有機EL表示装置では、オートゼロ信号AΖの波高値AΖοnを電源電位Vccよりも低く設定し、TFT38,3 9のオン電圧を、他のTFT35~37のオン電圧よりも下げたことで、TFT32のゲート電圧(ゲート・ドレイン間電圧Vgd)が下がり、その結果、電源電位Vssに流れる電流量、ひいては電源電位Vssの揺れを軽減できるため、当該揺れに起因して生ずる 画質劣化を緩和することできる。

【0072】

ところで、画素11内に配線される電源電位Vss用の電源ライン(以下、Vssライ ンと記す)については、配線抵抗値が小さくして電位Vssの揺れを最小限に抑えるため に、一般的に、Vssラインの配線の太さを太しており、その分だけ画素11の面積が大 きくならざるを得ない。これに対して、本実施形態に係るアクティブマトリクス型有機E L表示装置では、上述したように、電源電位Vssの揺れを軽減できることで、その軽減 できる分だけVssラインの配線の太さを細くすることができるため、画素11の小面積 化を図ることができる。その結果、多画素化に伴う高精細化を実現することができ、しか も画素内のレイアウトに余裕を持たせることができるため、高歩留まり化を実現すること ができる。

【0073】

なお、上記実施形態では、第1の電源電位を接地電位GND、第2の電源電位を正側電 源電位、第3の電源電位を接地電位GND(または、負側電源電位)とした画素回路を例 に挙げて説明したが、この電位関係に限られるものではなく、例えば第1の電源電位を負 側電源電位、第2の電源電位を接地電位GNDに設定した画素回路や、第3の電源電位を 正側電源電位に設定した画素回路にも同様に適用可能である。 【0074】

また、上記実施形態では、画素の表示素子として、有機EL素子を用いた有機EL表示 装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、流れる電流

10

30

20

40

によって輝度が変化する電気光学素子を画素の表示素子として用いた表示装置全般に適用 可能である。 【図面の簡単な説明】 [0075]【 図 1 】 本 発 明 の 適 用 例 に 係 る ア ク テ ィ ブ マ ト リ ク ス 型 表 示 装 置 お よ び 当 該 表 示 装 置 に 用 いられる画素(画素回路)の構成を示す回路図である。 【図2】本適用例に係る画素回路の動作説明に供するタイミングチャートである。 【図3】本適用例に係る画素回路の動作説明図(その1)である。 【図4】本適用例に係る画素回路の動作説明図(その2)である。 【図5】本適用例に係る画素回路の動作説明図(その3)である。 10 【図6】本適用例に係る画素回路の動作説明図(その4)である。 【図7】本適用例に係る画素回路の動作説明図(その5)である。 【図8】本適用例に係る画素回路の動作説明に供する特性図である。 【図9】本適用例に係る画素回路の課題の説明に供する波形図(その1)である。 【図10】本適用例に係る画素回路の課題の説明に供する波形図(その2)である。 【図11】垂直走査方向の最終段に向けてグラデーションが生じる様子を示す図である。 【図12】本発明の一実施形態に係るアクティブマトリクス型有機EL表示装置に用いら れる画素回路の動作説明に供するタイミングチャートである。 【図13】本実施形態に係る画素回路の動作説明図(その1)である。 【図14】本実施形態に係る画素回路の動作説明図(その2)である。 20 【図15】本実施形態に係る画素回路の動作説明図(その3)である。 【図16】本実施形態に係る画素回路の動作説明図(その4)である。 【図17】本実施形態に係る画素回路の動作説明図(その5)である。 【図18】本実施形態に係る画素回路の動作説明に供する特性図である。 【図19】本実施形態に係る画素回路の課題の説明に供する波形図である。 【 図 2 0 】 アクティブマトリクス型 有機 E L 表示 装置の構成の概略を示すブロック図であ る。 【図21】従来例に係る画素回路を示す回路図である。 【図22】有機EL素子のI-V特性の経時変化を示す特性図である 【図23】NチャネルTFTで構成した従来例に係る画素回路を示す回路図である。 30 【 図 2 4 】 初 期 状 態 に お け る 駆 動 ト ラ ン ジ ス タ で あ る T F T と 有 機 E L 素 子 の 動 作 点 を 示 す図である。 【図25】経時変化後の駆動トランジスタであるTFTと有機EL素子の動作点を示す図 である。 【 図 2 6 】 N チャネル T F T の ソースを接地 電位 に 接続 した 構成 の 画 素 回 路を示す 回 路 図 である。 【符号の説明】 [0076] 1 1 … 画素 (画素 回 路) 、 1 2 … 画素 アレイ部 、 1 3 … 走査 線 、 1 4 … 第 1 駆動線 、 1 5 … 第 2 駆動線、 1 6 … オートゼロ線、 1 7 … データ線、 1 8 … 書き込み走査回路、 1 9 40 第 1 駆動走査回路、 2 0 第 2 駆動走査回路、 2 1 オートゼロ回路、 2 2 データ線 駆動 回 路 、 3 1 … 有 機 E L 素 子 、 3 2 … 駆 動 ト ラ ン ジ ス 夕 (T F T) 、 3 3 , 3 4 … キ ャ パシタ、35~39…スイッチングトランジスタ(TFT)











入力信号: V in





入力信号:Vin



【図5】



【図6】







【図10】



【図11】



垂直走査方向



【図13】





【図14】

入力信号: V in





【図17】







Vss

N13

-32

-N11

GND

【図18】







【図20】











【図22】





【図24】



【図25】



【図26】



フロントページ	の続き													
(51) Int.CI.	FI											テーマ	コード(参考)
					(G 0 9 0	G 3/	20	670	J				
					ŀ	105E	3 33/	14		А				
Fターム(参考)	3K007	AB02	AB11	AB17	BA06	DB03	GA00	GA04						
	5C080	AA06	BB05	DD05	DD28	DD29	EE28	FF11	JJ01	JJ02	JJ03			
		JJ04	JJ05											