



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2007년11월22일
 (11) 등록번호 10-0778514
 (24) 등록일자 2007년11월15일

(51) Int. Cl.

H05B 33/10 (2006.01) *H05B 33/26* (2006.01)

(21) 출원번호 10-2006-0075177
 (22) 출원일자 2006년08월09일
 심사청구일자 2006년08월09일

(56) 선행기술조사문헌
 KR100624314 B1
 KR100674243 B1
 KR1020060087885 A

(73) 특허권자

삼성에스디아이 주식회사
 경기 수원시 영통구 신동 575

(72) 발명자

곽원규
 경기도 성남시 분당구 구미동 88번지 까치주공아파트 207동 903호

신혜진

경기 용인시 기흥구 공세동 428-5

천해진

경기 용인시 기흥구 공세동 428-5

(74) 대리인

팬코리아특허법인

전체 청구항 수 : 총 30 항

심사관 : 최창락


(54) 유기 발광 표시 장치

(57) 요약

본 발명은 유기 발광 표시 장치의 화소회로에 관한 발명이다.

본 발명의 유기 발광 표시 장치의 화소회로는 전압프로그래밍용 화소회로이며, 용량성 캐패시터의 일단의 전극을 진성 폴리실리콘으로 형성하여 추가 도핑공정 단계를 감소시킬 수 있다.

대표도 - 도6



특허청구의 범위

청구항 1

데이터전압을 인가하는 데이터 라인;

스캔전압을 인가하는스캔 라인;

유기전계발광소자;

제1전원전압을 공급하는 제1전원전압부;

초기화전압을 공급하는 초기화전압부;

상기 유기전계발광소자에 전류를 공급하는 제1트랜지스터;

상기 제1트랜지스터를 다이오드 연결시키는 제2트랜지스터;

상기 데이터 라인에 제1 전극이 연결되고, 상기 제1트랜지스터의 제1전극에 제2 전극이 연결되는 제3트랜지스터;

상기 제1전원전압부와 초기화전압부에 전기적으로 연결되는 제1용량성소자;

상기 제1용량성소자에 제1전극이 전기적으로 연결되고, 상기 초기화전압부에 제2전극이 전기적으로 연결되는 제4트랜지스터;

상기 제1전원전압부에 제1전극에 연결되고, 상기 제2트랜지스터의 제1전극에 제2 전극이 전기적으로 연결되는 제5트랜지스터;

상기 제1트랜지스터의 제1전극에 제1 전극이 전기적으로 연결되고, 상기 유기전계발광소자의 제1전극에 제2 전극이 전기적으로 연결되는 제6트랜지스터; 및

상기 제3트랜지스터의 제어전극과 제1트랜지스터의 제어전극에 전기적으로 연결되는 제2용량성소자를 포함하며, 상기 제1용량성소자의 제1전극 또는 제2전극은 진성반도체인 것을 특징으로 하는 유기 발광 표시 장치.

청구항 2

제1항에 있어서,

상기 제1트랜지스터는 구동트랜지스터인 것을 특징으로 하는 유기 발광 표시 장치.

청구항 3

제2항에 있어서,

상기 제1 트랜지스터는 P 채널 타입의 트랜지스터인 것을 특징으로 하는 유기 발광 표시 장치

청구항 4

제3항에 있어서,

상기 P 채널 타입의 트랜지스터의 불순물은 Sb(animony), P(phosphorus) 및 As(arsenic) 중 어느 하나인 것을 특징으로 하는 유기 발광 표시 장치

청구항 5

제3항에 있어서,

상기 제6트랜지스터의 제어전극에 전기적으로 연결되는 발광제어선을 더 포함하는 유기 발광 표시 장치

청구항 6

제5항에 있어서,

상기 제5트랜지스터는 상기 발광제어선에 제어 전극이 연결되어 있고, 상기 발광제어선의 신호에 응답하여, 상

기 제1전원전압을 상기 제1 트랜지스터의 제2 전극에 인가하는 유기 발광 표시 장치.

청구항 7

제6항에 있어서,

상기 제3트랜지스터는 스위칭 트랜지스터이며, 상기 스캔전압에 응답하여 상기 데이터 전압을 상기 제1 트랜지스터의 제1 전극에 전달하는 유기 발광 표시 장치.

청구항 8

제7항에 있어서,

상기 제2트랜지스터는,

상기 스캔 전압에 응답하여 턴온되어, 상기 제1 트랜지스터를 다이오드 연결시키는 유기 발광 표시 장치.

청구항 9

제8항에 있어서,

상기 제4트랜지스터는,

상기 스캔전압이 제어전극에 인가되며, 상기 스캔전압에 응답하여, 상기 초기화전압부의 전압을 상기 제1 용량성 소자에 인가하는 유기 발광 표시 장치.

청구항 10

제3항에 있어서,

진성반도체로 이루어지는 상기 제1용량성소자의 제1전극 또는 제2전극은 엑시머 레이저 어닐링(eximer laser annealing, ELA)법에 의해 결정화된 다결정 반도체인 유기 발광 표시 장치.

청구항 11

제3항에 있어서,

진성반도체로 이루어지는 상기 제1용량성소자의 제1전극 또는 제2전극은 고상 결정화법(solid phase crystallization, SPC)에 의해 결정화된 다결정 반도체인 유기 발광 표시 장치.

청구항 12

제3항에 있어서,

진성반도체로 이루어지는 상기 제1용량성소자의 제1전극 또는 제2전극은 금속유도 결정화법(metal induced crystallization, MIC)에 의해 결정화된 다결정 반도체인 유기 발광 표시 장치.

청구항 13

제3항에 있어서,

진성반도체로 이루어지는 상기 제1용량성소자의 제1전극 또는 제2전극은 금속유도 측면결정화법(metal induced lateral crystallization, MILC)에 의해 결정화된 다결정 반도체인 유기 발광 표시 장치.

청구항 14

제3항에 있어서,

진성반도체로 이루어지는 상기 제1용량성소자의 제1전극 또는 제2전극은 금속매개 결정화법(metal induced crystallization through a cap, MICC)에 의해 결정화된 다결정 반도체인 유기 발광 표시 장치.

청구항 15

데이터전압을 인가하는 데이터 라인;

스캔전압을 인가하는 스캔 라인;
 유기전계발광소자;
 제1전원전압을 공급하는 제1전원전압부;
 초기화전압을 공급하는 초기화전압부;
 상기 유기전계발광소자에 전류를 공급하는 제1트랜지스터;
 상기 제1트랜지스터를 다이오드 연결시키는 제2트랜지스터;
 상기 데이터 라인에 제1 전극이 연결되고, 상기 제1트랜지스터의 제1전극에 제2 전극이 연결되는 제3트랜지스터;
 상기 제1전원전압부와 초기화전압부에 전기적으로 연결되는 제1용량성소자;
 상기 제1용량성소자에 제1 전극이 전기적으로 연결되고, 상기 초기화전압부에 제2전극이 전기적으로 연결되는 제4트랜지스터;
 상기 제1전원전압부에 제1전극에 연결되고, 상기 제2트랜지스터의 제1전극에 제2 전극이 전기적으로 연결되는 제5트랜지스터;
 상기 제1트랜지스터의 제1전극에 제1 전극이 전기적으로 연결되고, 상기 유기전계발광소자의 제1전극에 제2 전극이 전기적으로 연결되는 제6트랜지스터 및
 상기 제3트랜지스터의 제어전극과 제1트랜지스터의 제어전극에 전기적으로 연결되는 제2용량성소자를 포함하며,
 상기 제1용량성소자의 제1전극 또는 제2전극은 진성반도체이고,
 탄성 재질의 실런트(sealant)에 의해 밀봉되는 구조로 형성되는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 16

제15항에 있어서,
 상기 제1트랜지스터는 구동트랜지스터이며, P 채널 타입의 트랜지스터인 것을 특징으로 하는 유기 발광 표시 장치.

청구항 17

제16항에 있어서,
 상기 P 채널 타입의 트랜지스터의 불순물은 Sb(antimony), P(phosphorus) 및 As(arsenic) 중 어느 하나인 것을 특징으로 하는 유기 발광 표시 장치

청구항 18

제16항에 있어서,
 상기 제6트랜지스터의 제어전극에 전기적으로 연결되는 발광제어선을 더 포함하는 유기 발광 표시 장치

청구항 19

제18항에 있어서,
 상기 제5트랜지스터는 상기 발광제어선에 제어 전극이 연결되어 있고, 상기 발광제어선의 신호에 응답하여, 상기 제1전원전압을 상기 제1 트랜지스터의 제2 전극에 인가하는 유기 발광 표시 장치.

청구항 20

제19항에 있어서,
 상기 제3트랜지스터는 스위칭 트랜지스터이며, 상기 스캔전압에 응답하여 상기 데이터 전압을 상기 제1 트랜지스터의 제1 전극에 전달하는 유기 발광 표시 장치.

청구항 21

제20항에 있어서,
 상기 제2트랜지스터는,
 상기 스캔 전압에 응답하여 턴온되어, 상기 제1 트랜지스터를 다이오드 연결시키는 유기 발광 표시 장치.

청구항 22

제21항에 있어서,
 상기 제4트랜지스터는,
 상기 스캔전압이 제어전극에 인가되며, 상기 스캔전압에 응답하여, 상기 초기화전압부의 전압을 상기 제1 용량성 소자에 인가하는 유기 발광 표시 장치.

청구항 23

데이터전압을 인가하는 데이터 라인;
 스캔전압을 인가하는 스캔 라인;
 유기전계발광소자;
 제1전원전압을 공급하는 제1전원전압부;
 초기화전압을 공급하는 초기화전압부;;
 상기 유기전계발광소자에 전류를 공급하는 제1트랜지스터;
 상기 제1트랜지스터를 다이오드 연결시키는 제2트랜지스터;
 상기 데이터 라인에 제1 전극이 연결되고, 상기 제1트랜지스터의 제1전극에 제2 전극이 연결되는 제3트랜지스터;
 상기 제1전원전압부와 초기화전압부에 전기적으로 연결되는 제1용량성소자;
 상기 제1용량성소자에 제1전극이 전기적으로 연결되고, 상기 초기화전압부에 제2전극이 전기적으로 연결되는 제4트랜지스터;
 상기 제1전원전압부에 제1전극에 연결되고, 상기 제2트랜지스터의 제1전극에 제2 전극이 전기적으로 연결되는 제5트랜지스터;
 상기 제1트랜지스터의 제1전극에 제1 전극이 전기적으로 연결되고, 상기 유기전계발광소자의 제1전극에 제2 전극이 전기적으로 연결되는 제6트랜지스터; 및
 상기 제3트랜지스터의 제어전극과 제1트랜지스터의 제어전극에 전기적으로 연결되는 제2용량성소자를 포함하며,
 상기 제1용량성소자의 제1전극 또는 제2전극은 진성반도체이고,
 실리콘 산화물(SiO₂)을 함유하는 프릿(Frit)에 의해 밀봉되는 구조로 형성되는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 24

제23항에 있어서,
 상기 제1트랜지스터는 구동트랜지스터이며, P 채널 타입의 트랜지스터인 것을 특징으로 하는 유기 발광 표시 장치.

청구항 25

제24항에 있어서,
 상기 P 채널 타입의 트랜지스터의 불순물은 Sb(antimony), P(phosphorus) 및 As(arsenic) 중 어느 하나인 것을

특징으로 하는 유기 발광 표시 장치

청구항 26

제24항에 있어서,

상기 제6트랜지스터의 제어전극에 전기적으로 연결되는 발광제어선을 더 포함하는 유기 발광 표시 장치

청구항 27

제26항에 있어서,

상기 제5트랜지스터는 상기 발광제어선에 제어 전극이 연결되어 있고, 상기 발광제어선의 신호에 응답하여, 상기 제1원전압을 상기 제1 트랜지스터의 제2 전극에 인가하는 유기 발광 표시 장치.

청구항 28

제27항에 있어서,

상기 제3트랜지스터는 스위칭 트랜지스터이며, 상기 스캔전압에 응답하여 상기 데이터 전압을 상기 제1 트랜지스터의 제1 전극에 전달하는 유기 발광 표시 장치.

청구항 29

제28항에 있어서,

상기 제2트랜지스터는,

상기 스캔 전압에 응답하여 턴온되어, 상기 제1 트랜지스터를 다이오드 연결시키는 유기 발광 표시 장치.

청구항 30

제29항에 있어서,

상기 제4트랜지스터는,

상기 스캔전압이 제어전극에 인가되며, 상기 스캔전압에 응답하여, 상기 초기화전압부의 전압을 상기 제1 용량성 소자에 인가하는 유기 발광 표시 장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <13> 본 발명은 유기 발광 표시 장치의 화소회로 및 화소 내 위치한 용량성소자에 관한 것으로, 화소 회로 및 용량성 소자 형성 공정시 추가 도핑 공정 및 마스크공정을 줄여 제조원가 및 원가절감을 실현할 수 있는 유기 발광 표시 장치 관한 것이다.
- <14> 최근 들어 전자산업의 발달과 정보량의 증가로 인해 대화면 디스플레이 소자의 연구 개발이 활발히 진행되고 있으며, 전력소모가 작고 대화면의 구현이 가능한 LCD, PDP 또는 유기 전계 발광 표시장치 등의 평판디스플레이가 개발되었다. 특히, 여러 디스플레이소자들 중에서 초박형이 가능하며, 색재현 능력이 뛰어난 평판표시장치로서 유기 전계 발광(organic electroluminescence) 표시소자(이하, 유기 전계 발광소자)를 이용한 디스플레이 장치가 주목받고 있다. 이러한 유기 전계 발광장치는 LCD(Liquid Crystal Display)와 같은 액정표시장치에 비해 응답속도가 빠르고 자 발광(Self Emission)형태이므로 휘도가 우수하며, 구조가 간단하여 생산이 용이하며, 경량 박형의 장점을 가지고 있어 백라이트, 휴대용 단말기, 자동항법시스템, 노트북 컴퓨터, 대형 TV 등 다양한 분야에 사용될 수 있다.
- <15> 도 1은 종래의 유기 발광 표시 장치의 화소회로이다.

- <16> 도 1에 도시된 바와같이, 종래의 유기 발광 표시 장치의 화소회로는 유기전계발광소자(OLED), 스위칭 트랜지스터(S1), 다이오드 연결 트랜지스터(S2), 구동 트랜지스터(S3) 및 커패시터(C1, C2)를 포함한다. 여기서, 스위칭 트랜지스터(S1)는 N형 트랜지스터로 되어 있으며, 다이오드연결 트랜지스터(S2)는 N형 트랜지스터로 되어 있으며, 구동 트랜지스터(S3)는 P 채널 타입의 트랜지스터로 구성되나 게이트 라인에 인가되는 게이트 신호에 따라 그 도전형이 반대일 수도 있다.
- <17> 상기한 바와 같은 문턱전압보상수단을 구비한 종래의 화소회로의 동작을 살펴보면 다음과 같다.
- <18> 먼저, 스캔라인(GL1)에 선택신호를 인가하는 것에 의해 스위칭 트랜지스터(S1)가 턴온(Turn On) 되면, 노드 A1에 데이터 전압(Vdata)이 인가된다.
- <19> 이어, 스위칭 트랜지스터(S1)가 턴 온된 상태에서 제2게이트라인(GL2)에서 제2게이트라인에 의해 다이오드연결 트랜지스터(S2)가 턴온되면, 구동 박막트랜지스터(S3)는 게이트와 드레인이 연결되어 다이오드형 트랜지스터가 된다. 그러면, 제1전원전압(VDD)과 제2전원전압(VSS) 사이의 전류 경로에는 2개의 다이오드(OLED, S3)가 전기적으로 연결되며, 노드 A2의 전압은 제1전원전압의 크기에서 구동 트랜지스터(S3)의 문턱전압(Vth)의 절대값의 차(VDD-|Vth|)가 된다. 이 때 이 전압차는 구동트랜지스터(S3)의 게이트단에 동시에 인가되며, 제1커패시터(C1)의 일단에 인가되게 된다. 다음으로는 상기 제2게이트라인신호(GL2)에 의해 다이오드 연결 트랜지스터(S2)가 턴오프(Turn Off)되고, 데이터 전압(Vdata)를 제1 커패시터 (C1)타단에 인가하게 된다.
- <20> 이때 제1커패시터(C1)에는 보상단계에서 문턱전압이 충전되어 있으므로 구동 트랜지스터(S3)의 Saturation시간에 도달하는 시간이 줄어든다. 구동 트랜지스터(S3)가 구동하면 데이터 신호(data)에 대응하여 구동 트랜지스터(S3)를 통해 유기EL소자(OLED)에 전류가 흘러 발광이 이루어진다.
- <21> 이때 제1커패시터(C1)의 양단에 인가되는 전압차는 노드 A1기준으로 볼 때 전압(Vdata VDD + |Vth|)이 되고, 제2커패시터(C2)의 양단에 인가되는 전압차는 VDD라인 기준으로 볼 때 전압(VDD - Vdata)이 되어 결과적으로 구동 박막트랜지스터(S3)의 게이트와 소스전극 사이에 인가되는 전압(Vgs)은 제1커패시터(C1)과 제2커패시터(C2)의 전압이 직렬 연결되어 발생하는 전압이 된다. 이 때, 유기전계발광 소자에 공급되는 전류와 전압(Vgs)과의 관계는 아래 수학적 식 1과 같다.

수학적 식 1

$$I_{OLED} = \frac{\beta}{2} (V_{gs} - |V_{th}|)^2 = \frac{\beta}{2} (V_{data} - VDD)^2$$

- <22> 도 2에서부터 도 5는 종래의 유기 발광 표시 장치의 커패시터를 형성하는 공정에 관한 것이다.
- <24> 도 2는 유기 발광 표시 장치내 P 채널 타입의 구동 트랜지스터(S3)와 커패시터(C1,C2)의 단면구조이다. 상기 P 채널 타입의 구동트랜지스터와 커패시터(C1,C2)의 형성공정은 다음과 같다. 먼저 지지기판상에 버퍼층을 형성하게 된다. 상기 버퍼층은 실리콘 산화막(SiO2) 혹은 실리콘 질화막(SiNx)로 형성될 수도 있고, 실리콘 산화막과 실리콘 질화막의 2중층(SiO2/SiNx)일 수도 있다. 상기 버퍼층은 지지기판상에서 유입될 수 있는 산소(O2), 수소(H2), 수분(H2O)를 방지하는 기능을 한다. 다음으로는 비정질 실리콘(a-Si)막을 형성한다..
- <25> 다음으로는 상기 폴리실리콘층 상에 게이트 절연막(Gate Insulator)를 형성하게 되며 상기 게이트 절연막은 상기 P 채널 타입의 구동트랜지스터의 폴리실리콘 층과 게이트 전극사이에 개재되게 된다. 이때 커패시터(C1,C2)는 P 채널 타입의 구동트랜지스터와 동일한 공정으로 형성되게 된다.
- <26> 도3은 상기 도2의 구조에서 형성된 게이트 절연막상에서 P 채널 타입의 구동트랜지스터상에 포토 레지스터층을 형성하게 된다. 다음으로는 N형 불순물을 기판전면에 도핑하게 되는데 이때 구동트랜지스터는 포토레지스터층이 마스크 역할을 실시하게 되며 선택적으로 커패시터에만 N형 불순물이 도핑되게 된다.
- <27> 도4는 게이트 전극을 형성하는 공정에 관한 도면이다. 상기 게이트 전극 형성이 된
- <28> 후에 LDD(Light Doped Drain)공정을 추가로 실시하게 되면 상기 게이트 전극이 마스크 역할을 하게 되어 반도체 소자의 Leakage특성을 차단하여 보다 빠른 응답속도를 갖는 소자를 완성할 수 있다.
- <29> 도5는 상기 LDD공정 후 실시되는 P형 불순물 도핑공정에 관한 도면이다.
- <30> 이때 커패시터(C1,C2)상에 포토레지스터를 형성하고 P형 불순물을 도핑하게 되면 구동트랜지스터는 P 채널 타입

의 구동트랜지스터가 되고, 커패시터(C1,C2)는 포토레지스터가 마스크 역할을 하게되어 N형 도핑소자로 남겨진다.

<31> 종래의 N형 커패시터를 사용하는 회로는 N형 불순물 도핑공정과 P형 불순물 도핑공정 모두를 사용하는 CMOS공정을 채택해야 하기 때문에 추가 공정 및 마스크가 필요하게 되어 제조원가 상승 및 공정시간 증가를 초래하는 문제점이 있었다.

발명이 이루고자 하는 기술적 과제

<32> 본 발명은 상기한 바와 같이 종래의 유기 발광 표시 장치 화소회로 및 용량성소자의 문제점을 해결하기 위해서, 진성 반도체를 용량성소자의 전극으로 사용하여 추가 공정 및 마스크를 절감할 수 있는 유기 발광 표시 장치를 제공하는데 그 목적이 있다.

발명의 구성 및 작용

<33> 본 발명의 한 특징에 따른 유기발광표시장치는, 데이터전압을 인가하는 데이터 라인; 스캔전압을 인가하는 스캔 라인; 유기전계발광소자; 제1전원전압을 공급하는 제1전원전압부; 초기화전압을 공급하는 초기화전압부; 상기 유기전계발광소자에 전류를 공급하는 제1트랜지스터; 상기 제1트랜지스터를 다이오드 연결시키는 제2트랜지스터; 상기 데이터 라인에 제1 전극이 연결되고, 상기 제1트랜지스터의 제1전극에 제2 전극이 연결되는 제3트랜지스터; 상기 제1전원전압부와 초기화전압부에 전기적으로 연결되는 제1용량성소자; 상기 제1용량성소자에 제1전극이 전기적으로 연결되고, 상기 초기화전압부에 제2전극이 전기적으로 연결되는 제4트랜지스터; 상기 제1전원전압부에 제1전극에 연결되고, 상기 제2트랜지스터의 제1전극에 제2 전극이 전기적으로 연결되는 제5트랜지스터; 상기 제1트랜지스터의 제1전극에 제1 전극이 전기적으로 연결되고, 상기 유기전계발광소자의 제1전극에 제2 전극이 전기적으로 연결되는 제6트랜지스터; 및 상기 제3트랜지스터의 제어전극과 제1트랜지스터의 제어전극에 전기적으로 연결되는 제2용량성소자를 포함하며, 상기 제1용량성소자의 제1전극 또는 제2전극은 진성반도체인 것을 특징으로 한다. 이 때, 상기 제1트랜지스터는 구동트랜지스터인 것을 특징으로 하며, 상기 제1트랜지스터는 P 채널 타입의 트랜지스터이며, 불순물은 Sb(antimony), P(phosphorus) 및 As(arsenic)중 하나 일 수 있다. 그리고 상기 제6트랜지스터의 제어전극에 전기적으로 연결되는 발광제어선을 더 포함하고 상기 제5트랜지스터는 상기 발광제어선에 제어 전극이 연결되어 있고, 상기 발광제어선의 신호에 응답하여, 상기 제1전원전압을 상기 제1 트랜지스터의 제2 전극에 인가한다. 또한, 상기 제3트랜지스터는 스위칭 트랜지스터이며, 상기 스캔전압에 응답하여 상기 데이터 전압을 상기 제1 트랜지스터의 제1 전극에 전달하고 상기 제2트랜지스터는, 상기 스캔 전압에 응답하여 턴온되어, 상기 제1 트랜지스터를 다이오드 연결시키며, 상기 제4트랜지스터는, 상기 스캔전압이 제어전극에 인가되며, 상기 스캔전압에 응답하여, 상기 초기화전압부의 전압을 상기 제1 용량성소자에 인가한다.

<34> 그리고 진성반도체로 이루어지는 상기 제1용량성소자의 제1전극 또는 제2전극은 엑시머 레이저 어닐링(eximer laser annealing, ELA)법, 고상 결정화법(solid phase crystallization, SPC), 금속유도 결정화법(metal induced crystallization, MIC), 금속유도 측면결정화법(metal induced lateral crystallization, MILC) 또는 금속매개 결정화법(metal induced crystallization through a cap, MICC) 중 어느 하나에 의해 결정화된 다결정 반도체이다.

<35> 본 발명의 다른 특징에 따른 유기발광표시장치는, 데이터전압을 인가하는 데이터 라인; 스캔전압을 인가하는 스캔 라인; 유기전계발광소자; 제1전원전압을 공급하는 제1전원전압부; 초기화전압을 공급하는 초기화전압부; 상기 유기전계발광소자에 전류를 공급하는 제1트랜지스터; 상기 제1트랜지스터를 다이오드 연결시키는 제2트랜지스터; 상기 데이터 라인에 제1 전극이 연결되고, 상기 제1트랜지스터의 제1전극에 제2 전극이 연결되는 제3트랜지스터; 상기 제1전원전압부와 초기화전압부에 전기적으로 연결되는 제1용량성소자; 상기 제1용량성소자에 제1 전극이 전기적으로 연결되고, 상기 초기화전압부에 제2전극이 전기적으로 연결되는 제4트랜지스터; 상기 제1전원전압부에 제1전극에 연결되고, 상기 제2트랜지스터의 제1전극에 제2 전극이 전기적으로 연결되는 제5트랜지스터; 상기 제1트랜지스터의 제1전극에 제1 전극이 전기적으로 연결되고, 상기 유기전계발광소자의 제1전극에 제2 전극이 전기적으로 연결되는 제6트랜지스터; 및 상기 제3트랜지스터의 제어전극과 제1트랜지스터의 제어전극에 전기적으로 연결되는 제2용량성소자를 포함하며, 상기 제1용량성소자의 제1전극 또는 제2전극은 진성반도체이고, 탄성 재질의 실런트(sealant)에 의해 밀봉되는 구조로 형성되는 것을 특징으로 한다.

<36> 본 발명의 또 다른 특징에 따른 유기 발광 표시 장치는 데이터전압을 인가하는 데이터 라인; 스캔전압을 인가하는 스캔 라인; 유기전계발광소자; 제1전원전압을 공급하는 제1전원전압부; 초기화전압을 공급하는

초기화전압부; 상기 유기전계발광소자에 전류를 공급하는 제1트랜지스터; 상기 제1트랜지스터를 다이오드 연결시키는 제2트랜지스터; 상기 데이터 라인에 제1 전극이 연결되고, 상기 제1트랜지스터의 제1전극에 제2 전극이 연결되는 제3트랜지스터; 상기 제1전원전압부와 초기화전압부에 전기적으로 연결되는 제1용량성소자; 상기 제1용량성소자에 제1전극이 전기적으로 연결되고, 상기 초기화전압부에 제2전극이 전기적으로 연결되는 제4트랜지스터; 상기 제1전원전압부에 제1전극에 연결되고, 상기 제2트랜지스터의 제1전극에 제2 전극이 전기적으로 연결되는 제5트랜지스터; 상기 제1트랜지스터의 제1전극에 제1 전극이 전기적으로 연결되고, 상기 유기전계발광소자의 제1전극에 제2 전극이 전기적으로 연결되는 제6트랜지스터 및 상기 제3트랜지스터의 제어전극과 제1트랜지스터의 제어전극에 전기적으로 연결되는 제2용량성소자를 포함하며, 상기 제1용량성소자의 제1전극 또는 제2전극은 진성반도체이고, 실리콘 산화물(SiO₂)을 함유하는 프리트(Frit)에 의해 밀봉되는 구조로 형성되는 것을 특징으로 한다.

- <37> 아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
- <38> 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
- <39> 이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
- <40> 도 6은 본 발명의 실시예에 따른 유기 발광 표시 장치의 화소 회로를 나타내는 도면이다.
- <41> 도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치의 화소회로는 데이터 신호를 인가하는 데이터 라인(data[m]) 및 데이터 라인(data[m])과 교차하여형성되며 주사신호를 인가하는 스캔라인(scan[n])에 연결되어 있다. 화소회로는 스캔라인(scan[n])에 게이트 전극이 전기적으로 연결되는 제3 트랜지스터(T3), 제3 트랜지스터(T3)의 소스전극은 상기 데이터라인과 전기적으로 연결되며 드레인 전극은 제1 트랜지스터(T1)의 드레인 전극과 전기적으로 연결된다. 제1 트랜지스터(T1)는 게이트전극이 제2용량성소자(C2)의 일단과 전기적으로 연결되며 제2 용량성 소자(C12)의 타단은 제3트랜지스터(T3)의 게이트 전극과 스캔라인에 전기적으로 연결된다. 제1 트랜지스터(T1)의 소스전극은 제2 트랜지스터(T2)의 드레인전극과 전기적으로 연결되며, 제5트랜지스터(T5)의 드레인 전극과도 전기적으로 연결된다. 제2트랜지스터(T2)의 게이트 전극은 스캔라인과 전기적으로 연결된다. 제5트랜지스터(T5)의 소스전극은 제1전원전압(VDD)과 전기적으로 연결되며, 게이트전극은 제6트랜지스터(T6)의 게이트전극과 전기적으로 연결된다. 또한 제6트랜지스터(T6)는 제1트랜지스터(T1)와 유기전계발광소자(OLED)의 애노드 전극사이에 위치하며, 제6트랜지스터(T6)의 게이트전극은 발광제어라인에 전기적으로 연결되어 있다. 제1트랜지스터(T1)의 게이트전극은 제4트랜지스터(T4)의 소스전극에 전기적으로 연결되고, 제1 용량성 소자(Cst)의 일단과 전기적으로 연결되며, 제1용량성소자(Cst)의 타단전극은 초기화전압(Vinit)라인과 전기적으로 연결된다. 또한 제4트랜지스터(T4)의 드레인전극은 초기화전압(Vinit)라인과 전기적으로 연결되고, 제4트랜지스터(T4)의 게이트전극은 직전 스캔라인(scan[n-1])과 전기적으로 연결된다.
- <42> 제1트랜지스터(T1)는 게이트와 소스사이에 인가된 전압을 전류로 변환하는 구동트랜지스터이며, 제2트랜지스터(T2)는 제1트랜지스터(T1)를 다이오드 연결시키는 다이오드연결트랜지스터이다. 또한 제3트랜지스터(T3)는 스캔라인(scan[n])에 인가되는 스캔신호에 따라 데이터라인에 인가되는 데이터전압을 제1트랜지스터(T1)에 인가하는 스위칭트랜지스터이다.
- <43> 또한 제4트랜지스터(T4)는 초기화라인에 인가되는 초기화 전압을 상기 제1용량성소자(Cst)에 인가하는 스위칭트랜지스터이며, 제5트랜지스터(T5)는 제1전원전압을 제1트랜지스터(T1)의 소스전극에 인가하는 스위칭트랜지스터이다.
- <44> 또한 제6트랜지스터(T6)는 발광제어라인(em[n])에 인가되는 발광제어신호에 따라 제1트랜지스터(T1)로부터 출력되는 전류를 유기전계발광소자(OLED)로 선택적으로 차단하는 스위칭트랜지스터이다.
- <45> 또한 제2용량성소자(C2)는 제1트랜지스터(T1)의 Threshold 전압을 저장하여 제1트랜지스터(T1)의 Threshold전압에 따른 편차를 포상하는 캐패시터이다. 제1용량성소자(Cst)는 제1트랜지스터(T1)의 게이트전극과 소스전극사이에 인가된 데이터 전압의 강하를 방지하는 역할을 수행한다.

- <46> 도 7은 화소 회로에서 제1 용량성 소자를 나타낸 도면이다.
- <47> 도7에서 도시된 바와 같이 상기 제1용량성소자(Cst)의 일단의 전극은 진성 다결정 반도체이며, 타단의 전극은 게이트전극을 사용한다.
- <48> 도 8에서 도시된 바와 같이 진성 다결정 반도체층을 일단의 전극으로 사용하는 제1용량성소자(Cst)를 사용한 유기 발광 표시 장치의 화소회로의 구동영역을 보게되면 구동전압범위가 -3V에서 -6V인 것을 알수 있다. 이때, 커패시터의 용량-전압 특성 중 커패시턴스가 일정한 영역으로 유기 발광 표시 장치 픽셀회로의 구동 영역을 변경함으로써 진성 다결정 반도체 용량성소자의 사용이 가능하게 된다. a 그래프는 커패시터에 인가되는 교류 전압의 주파수가 100Hz인 경우이고, b 그래프는 100KHz인 경우를 도시한 것이다. 도8에 도시된 바와 같이 커패시터에 입력되는 교류 전압의 주파수 범위가 100Hz-100KHz 사이라면, -3V에서 -6V사이에 일정한 커패시턴스를 갖는다.
- <49> 진성 다결정 반도체층은 비정질 실리콘을 레이저 어닐링 공정, 고상결정화공정 혹은 촉매 금속 결정화 공정(MIC)등을 통해 폴리실리콘(Poly-Si)층으로 결정화하게 된다.
- <50> 이와 같이, 본 발명의 실시예에 따른 화소 회로는 진성 다결정 반도체층을 일전극으로 갖는 커패시터를 포함하며, 이로서 화소 회로의 제조 공정을 줄일 수 있다.
- <51> 이하, 진성 다결정 반도체층을 형성하는 방법에 대해서 설명한다.
- <52> 본 발명에서 진성 다결정 반도체층은 엑시머 레이저 어닐링(eximer laser annealing, ELA)법, 고상 결정화(solid phase crystallization, SPC)법, 금속유도 결정화(metal induced crystallization, MIC)법, 금속유도 측면결정화(metal induced lateral crystallization, MILC)법, 및 금속매개 결정화(metal induced crystallization through a cap, MICC)법 중 어느 한 방법에 의해 형성될 수 있다.
- <53> 이하 각각의 도면에서 동일한 구성요소에 대하여는 동일한 도면 부호를 사용하도록 한다.
- <54> 도 9는 ELA법에 의한 진성 다결정 반도체층(20)의 형성방법을 나타낸 개략도이다. 도 9에 도시한 바와 같이, ELA법은 엑시머 레이저를 비정질 실리콘(10) 상에 조사하여 결정화하는 방법이다.
- <55> 이러한 ELA법은 공정이 간단하고, 이에 의해 형성되는 진성 다결정 반도체층(20)의 전류이동도가 우수한 장점이 있다.
- <56> 도 10은 SPC법에 의한 진성 다결정 반도체층(20)의 형성방법을 나타낸 개략도이다. 도면 10에 도시한 바와 같이, SPC법은 비정질 실리콘(10)을 고온으로 어닐링 처리하여 진성 다결정 반도체층(20)을 형성한다.
- <57> 이러한 SPC법은 공정이 단순하며, 상기한 ELA법보다 높은 전하이동도를 갖는 진성 다결정 반도체층(20)을 얻을 수 있는 장점이 있다.
- <58> 도 11은 MIC법에 의한 진성 다결정 반도체층(20)의 형성방법을 나타낸 개략도이다. 도 11에 도시한 바와 같이, MIC법은 비정질 실리콘(10)에 금속촉매(30)를 스퍼터나 스핀 코팅의 방법으로 도포하여 상대적으로 낮은 온도에서 어닐링 처리함으로써 결정화를 유도하는 방법이다.
- <59> 이때, 금속촉매는 Ni, Pd, Co 등으로 이루어질 수 있다.
- <60> 도 12는 MILC법에 의한 진성 다결정 반도체층(20)의 형성방법을 나타낸 개략도이다. 도12에 도시한 바와 같이, MILC법은 소스 및 드레인 영역에 금속촉매(30)를 증착하여 금속유도 결정화를 유도하고, 이를 씨드로 하여 게이트 하부의 활성화 영역으로 측면 성장하는 방법이다.
- <61> 도 13은 MICC법에 의한 진성 다결정 반도체층(20)의 형성방법을 나타낸 개략도이다. 도 13에 도시한 바와 같이, MICC법은 비정질 실리콘(10)과 금속촉매(30) 사이에 무기질의 캡 레이어(cap layer, 40)를 형성하여 반도체층으로 침투되는 금속촉매(30)의 크기를 제한하는 방법이다.
- <62> 이 방법에 의하면 금속촉매(30)에 의한 오염을 줄이고 균일한 크기를 갖는 결정립으로 이루어진 진성 다결정 반도체층(20)을 제작할 수 있다.
- <63> 이 경우, 상기한 무기질의 캡 레이어(40)는 질화실리콘(SiNx) 또는 산화규소(SiO2)로 이루어질 수 있다.
- <64> 상기와 같은 결정화 방법들을 통해 형성된 진성 다결정 반도체층(20)은 비정질 실리콘에 비해 전류 이동도가 우수하고, 신뢰성이 뛰어난 특성을 가지게 된다.

- <65> 도 14는 상기한 진성 다결정 반도체층이 사용된 제1용량성소자를 포함한 유기 발광 표시 장치의 일 실시예를 도시한 것이다.
- <66> 도 14에 도시한 바와 같이, 본 실시예의 유기 발광 표시 장치는 외부에서 유입되는 수분과 산소에 의해 특성이 열화되는 것을 방지하기 위하여 하부 기판과 상부 봉지기판 사이에 실런트(sealant)를 형성한다.
- <67> 또한, 내부에 유입된 산소 또는 수분을 흡수하기 위해 흡습제를 사용할 수 있다.
- <68> 상기한 실런트는 각종 접합부나 갈라진 틈에 대한 수밀, 기밀을 유지하기 위하여 충전되며, 탄성을 갖는 물질로 이루어질 수 있다.
- <69> 또한, 상기한 실런트의 재료로는 실리콘계(습기경화형) 및 아크릴계(건조경화형)을 포함하는 1성분형과, 변성실리콘계, 폴리실콤파이드계, 및 폴리우레탄계(반응경화형)를 포함하는 2성분형이 사용될 수 있다.
- <70> 여기에서, 1성분형은 카트리지와 같이 경화제와 베이스 폴리머(base polymer)가 이미 한 개의 용기에 혼합되어 있어 현장에서 바로 사용할 수 있도록 포장된 것을 말하며, 2성분형은 경화제와 베이스 폴리머가 별도의 용기에 포장되어 있어 사용전 혼합하여 사용하는 제품을 말한다.
- <71> 도 15는 상기한 진성 다결정 반도체층이 사용된 제1용량성소자를 포함한 유기 발광 표시 장치의 다른 실시예를 도시한 것이다.
- <72> 본 실시예의 유기 발광 표시 장치는 실리콘 산화물(SiO₂)가 주성분으로 이루어지는 프릿(Frit)에 의해 밀봉된다.
- <73> 이 경우, 프릿은 실리콘 산화물, 전이금속과 함께 낮은 전이온도(CTE)를 갖는 필러(Filler)를 함유할 수 있다.
- <74> 또한, 상기한 프릿은 저온에서 국부적으로 레이저를 조사하여 밀봉하는 레이저 밀봉 프릿(Laser Frit Sealing)방법에 의해 형성될 수 있다.
- <75> 이러한 방법에 의해 유기 발광 소자에 온도 손상을 최소화할 수 있으며, 완전한 밀봉을 통해 유기 발광 표시 장치 내로 오염물을 유입되는 것을 사전에 방지할 수 있다.
- <76> 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

발명의 효과

- <77> 상기한 바와 같이 본 발명에 따르면, 진성반도체를 용량성소자의 일단에 채용한 구조를 유기 발광 표시 장치의 화소회로에 채용한 구조를 채택함에 따라 추가 마스크 및 공정이 불필요하게 됨에 따라 제조원가 절감 및 제조 시간을 절감할 수 있는 화소 회로 및 이를 사용하는 유기 발광 표시 장치를 제공한다.


도면의 간단한 설명

- <1> 도 1은 종래의 유기 발광 표시 장치의 화소회로이다.,
- <2> 도 2에서부터 도 5는 종래의 유기 발광 표시 장치의 구동트랜지스터와 용량성소자의 형성방법 및 구조를 나타낸 도면이다.
- <3> 도 6은 본발명의 실시예에 따른 유기 발광 표시 장치의 화소회로이다.
- <4> 도 7은 본 발명의 실시예에 따른 진성 다결정 반도체 전극을 일단에 채용한 용량성소자를 회로로 나타낸 도면이다.
- <5> 도 8은 본 발명의 실시예에 따른 유기 발광 표시 장치의 화소 회로에 인가되는 전압을 나타낸 도면이다.
- <6> 도 9는 본 발명의 실시예에 따른 ELA결정화를 나타낸 도면이다.
- <7> 도10은 본 발명의 실시예에 따른 SPC결정화를 나타낸 도면이다.
- <8> 도11은 본 발명의 실시예에 따른 MIC결정화를 나타낸 도면이다.


- <9> 도12는 본 발명의 실시예에 따른 MILC결정화를 나타낸 도면이다.
- <10> 도13은 본 발명의 실시예에 따른 MICC결정화를 나타낸 도면이다.
- <11> 도14는 본 발명의 실시예에 따른 실런트를 사용하여 봉지한 유기 발광 표시 장치의 도면이다.
- <12> 도15는 본 발명의 실시예에 따른 레이저밀봉프릿을 나타낸 도면이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12



도면13



도면14



도면15

