(19) **日本国特許庁(JP)**

(12)公表特許公報(A)

(11)特許出願公表番号

特表2008-523591 (P2008-523591A)

(43) 公表日 平成20年7月3日(2008.7.3)

(51) Int.Cl.			F I			テーマコート	: (参考)
HO1L	29/78	(2006.01)	HO1L	29/78	301G	4M1O4	
HO1L	21/283	(2006.01)	HO1L	21/283	В	5FO43	
HO1L	29/423	(2006.01)	HO1L	29/58	G	5F048	
HO1L	29/49	(2006.01)	HO1L	27/08	1 O 2 C	5F058	
HO1L	21/8234	(2006.01)	HO1L	27/08	321D	5 F 1 4 O	
			審査請求	有 予備	審查請求 未請求	(全 16 頁)	最終頁に続く


(72) 発明者

(21) 出願番号 特願2007-544642 (P2007-544642) (71) 出願人 593096712 (86) (22) 出願日 平成17年12月7日 (2005.12.7) インテル コーポレイション (85) 翻訳文提出日 平成19年6月5日(2007.6.5) アメリカ合衆国 95052 カリフォル (86) 国際出願番号 PCT/US2005/044696 ニア州 サンタ クララ ミッション カ (87) 国際公開番号 W02006/063269 レッジ ブールバード 2200 (87) 国際公開日 平成18年6月15日 (2006.6.15) (74)代理人 100070150 (31) 優先権主張番号 11/006, 218 弁理士 伊東 忠彦 (32) 優先日 平成16年12月7日 (2004.12.7) (74)代理人 100091214 (33) 優先権主張国 米国(US) 弁理士 大貫 進介 (74) 代理人 100107766 弁理士 伊東 忠重

(54) 【発明の名称】高誘電率ゲート誘電体および金属ゲート電極をもつ半導体デバイスの作成方法

(57)【要約】

半導体デバイスを作成する方法に関する。該方法は、基板上で二酸化ケイ素層に窒素を加えて窒化二酸化ケイ素層を形成することを含む。窒化二酸化ケイ素層の上に犠牲層を形成したのち、犠牲層が除去されて溝が生成される。窒化二酸化ケイ素層の上で溝の中に高誘電率ゲート誘電体層が形成され、該高誘電率ゲート誘電体層の上に金属ゲート電極が形成される。



ブラスク、ジャスティン

ンヌ レーン 12748

アメリカ合衆国 97229 オレゴン州 ポートランド ノースウェスト バイヨ

最終頁に続く

【特許請求の範囲】

【請求項1】

半導体デバイスを作成する方法であって:

基板上に二酸化ケイ素層を形成する段階と;

前記二酸化ケイ素層に窒素を加えて窒化二酸化ケイ素層を形成する段階と;

前記室化二酸化ケイ素層の上に犠牲層を形成する段階と;

犠牲層を除去して溝を生成する段階と;

前記室化二酸化ケイ素層の上で前記溝の中に高誘電率ゲート誘電体層を形成する段階と

前記高誘電率ゲート誘電体層の上に金属ゲート電極を形成する段階、とを有する方法。

【請求項2】

前記高誘電率ゲート誘電体層が、酸化ハフニウム、酸化ハフニウムケイ素、酸化ランタン、酸化ランタンアルミニウム、酸化ジルコニウム、酸化ジルコニウムケイ素、酸化タンタル、酸化チタン、酸化バリウムストロンチウムチタン、酸化バリウムチタン、酸化ストロンチウムチタン、酸化イットリウム、酸化アルミニウム、酸化鉛スカンジウムタンタルおよびニオブ酸鉛亜鉛よりなる群から選択される物質を含む、請求項1記載の方法。

【請求項3】

前記室化二酸化ケイ素層を形成するために急速熱窒化プロセスが適用され、該急速熱窒化プロセスは前記二酸化ケイ素層を少なくとも約980°Cの温度でアンモニアに曝露することを含む、請求項 1 記載の方法。

【請求項4】

前記室化二酸化ケイ素層が約10オングストローム未満の厚さであり;

前記犠牲層が約500オングストロームないし約1100オングストロームの厚さであり、ポリシリコンを含んでおり;

前記犠牲層の除去が、該犠牲層を水酸化物源を含む水溶液に曝露することによって行われ:

前記高誘電率ゲート誘電体層が約5オングストロームないし約20オングストロームの厚さである、

請求項1記載の方法。

【請求項5】

前記金属ゲート電極が、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、金属炭化物、アルミニウム化物、ルテニウム、パラジウム、白金、コバルト、ニッケルおよび伝導性金属酸化物よりなる群から選択される物質を含む、請求項1記載の方法。

【請求項6】

半導体デバイスを作成する方法であって:

基板上に二酸化ケイ素層を形成する段階と;

前記二酸化ケイ素層に窒素を加えて窒化二酸化ケイ素層を形成する段階と;

前記室化二酸化ケイ素層の上にポリシリコン含有層を形成する段階と:

前記ポリシリコン含有層の上に硬マスク層を形成する段階と;

前記硬マスク層、前記ポリシリコン含有層および前記窒化二酸化ケイ素層をエッチング して、パターン化されたポリシリコン含有層およびパターン化された窒化二酸化ケイ素層 を覆う硬マスクを形成する段階と;

前記パターン化されたポリシリコン含有層および前記パターン化された窒化二酸化ケイ素層の相反する側に第一のスペーサーおよび第二のスペーサーを形成する段階と;

前記パターン化されたポリシリコン含有層を、水酸化物源を含む水溶液に曝露して前記パターン化されたポリシリコン含有層を除去し、その際前記窒化二酸化ケイ素層を保持し、前記第一のスペーサーと前記第二のスペーサーとの間に位置する溝を生成する段階と;前記パターン化された窒化二酸化ケイ素層の上で前記溝の中に高誘電率ゲート誘電体層を形成する段階と;

10

20

30

40

前記高誘電率ゲート誘電体層の上に金属ゲート電極を形成する段階、とを有する方法。

【請求項7】

前 記 窒 化 二 酸 化 ケ イ 素 層 が 約 10 オン グ ス ト ロ ー ム 未 満 の 厚 さ で あ り ;

前記ポリシリコン含有層が約500オングストロームないし約1100オングストロームの厚 さであり;

前記高誘電率ゲート誘電体層が約5オングストロームないし約20オングストロームの厚さである、

請求項6記載の方法。

【請求項8】

前記高誘電率ゲート誘電体層が、酸化ハフニウム、酸化ハフニウムケイ素、酸化ランタン、酸化ランタンアルミニウム、酸化ジルコニウム、酸化ジルコニウムケイ素、酸化タンタル、酸化チタン、酸化バリウムストロンチウムチタン、酸化バリウムチタン、酸化ストロンチウムチタン、酸化イットリウム、酸化アルミニウム、酸化鉛スカンジウムタンタルおよびニオブ酸鉛亜鉛よりなる群から選択される物質を含み、

前記金属ゲート電極が、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、金属炭化物、アルミニウム化物、ルテニウム、パラジウム、白金、コバルト、ニッケルおよび伝導性金属酸化物よりなる群から選択される物質を含む金属層を含む、請求項6記載の方法。

【請求項9】

前記金属層が、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、金属炭化物およびアルミニウム化物よりなる群から選択される物質を含み、約3.9eVないし約4.2 eVの仕事関数をもつ、

請求項8記載の方法。

【請求項10】

前記金属層が、ルテニウム、パラジウム、白金、コバルト、ニッケルおよび伝導性金属酸化物よりなる群から選択される物質を含む金属層を含み、約4.9eVないし約5.2eVの仕事関数をもつ、

請求項8記載の方法。

【請求項11】

半導体デバイスを作成する方法であって:

基板上に二酸化ケイ素層を形成する段階と;

前記二酸化ケイ素層に窒素を加えて窒化二酸化ケイ素層を形成する段階と;

前記室化二酸化ケイ素層の上にポリシリコン含有層を形成する段階と;

前記ポリシリコン含有層の上に窒化ケイ素含有層を形成する段階と;

前記室化ケイ素含有層、前記ポリシリコン含有層および前記室化二酸化ケイ素層をエッチングして、第一および第二のパターン化されたポリシリコン含有層ならびに第一および第二のパターン化された窒化二酸化ケイ素層を覆う第一および第二の窒化ケイ素含有硬マスクを形成する段階と;

前記第一のパターン化されたポリシリコン含有層および前記第一のパターン化された窒化二酸化ケイ素層の相反する側に第一のスペーサーおよび第二のスペーサーを形成し、前記第二のパターン化された窒化二酸化ケイ素層の相反する側に第三のスペーサーおよび第四のスペーサーを形成する段階と・

前記第一および第二のパターン化されたポリシリコン含有層から前記第一および第二の 窒化ケイ素含有硬マスクを除去する段階と;

前記第一および第二のパターン化されたポリシリコン含有層を、水酸化物源を含む水溶液に曝露して前記第一および第二のパターン化されたポリシリコン含有層を除去し、その際前記第一および第二の窒化二酸化ケイ素層を保持し、前記第一のスペーサーと前記第二のスペーサーとの間に位置する第一の溝および前記第三のスペーサーと前記第四のスペー

10

20

30

40

20

30

40

50

サーとの間に位置する第二の溝を生成する段階と:

前記第一および第二の窒化二酸化ケイ素層の上で前記第一および第二の溝の中に高誘電率ゲート誘電体層を形成する段階と:

前記高誘電率ゲート誘電体層の上に金属層を形成する段階と;

前記金属層の上に、マスキング層であって、該マスキング層の第一の部分は前記高誘電率ゲート誘電体層の第一の部分を覆い、該マスキング層の第二の部分は前記高誘電率ゲート誘電体層の第二の部分を覆うようなマスキング層を形成する段階と:

前記マスキング層の前記第一の部分を保持しつつ前記マスキング層の前記第二の部分を除去して前記金属層の部分を露出させる段階と:

前記金属層の露出した部分を除去して、前記高誘電率ゲート誘電体層の前記第一の部分を覆うが、前記高誘電率ゲート誘電体層の前記第二の部分は覆わない第一の金属層を生成する段階と:

前記マスキング層の前記第一の部分を除去する段階と;

前記第一の金属層の上および前記高誘電率ゲート誘電体層の前記第二の部分の上に、前記第一の金属層を覆い、前記高誘電率ゲート誘電体層の前記第二の部分を覆う第二の金属層を形成する段階、

とを有する方法。

【 請 求 項 1 2 】

前記高誘電率ゲート誘電体層が約5オングストロームないし約20オングストロームの厚さであり、酸化ハフニウム、酸化ハフニウムケイ素、酸化ランタン、酸化ランタンアルミニウム、酸化ジルコニウム、酸化ジルコニウムケイ素、酸化タンタル、酸化チタン、酸化バリウムストロンチウムチタン、酸化バリウムチタン、酸化ストロンチウムチタン、酸化イットリウム、酸化アルミニウム、酸化鉛スカンジウムタンタルおよびニオブ酸鉛亜鉛よりなる群から選択される物質を含む、請求項11記載の方法。

【請求項13】

前記第一の金属層が、ルテニウム、パラジウム、白金、コバルト、ニッケルおよび伝導性金属酸化物よりなる群から選択される金属を含み、約4.9eVないし約5.2eVの仕事関数をもち、

前記第二の金属ゲート電極が、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、金属炭化物およびアルミニウム化物よりなる群から選択される金属を含み、約3.9eVないし約4.2eVの仕事関数をもつ、

請求項11記載の方法。

【請求項14】

前記第一の金属層が約50ないし約100オングストロームの厚さのp型金属層を含み、前記第二の金属層が約50ないし約100オングストロームの厚さのn型金属層を含む請求項11記載の方法であって、さらに前記n型金属層の上に充填金属を形成する段階を有する、請求項11記載の方法。

【請求項15】

前記充填金属が、窒化チタン、タングステン、チタン、アルミニウム、タンタル、窒化タンタル、コバルト、銅およびニッケルよりなる群から選択される、請求項14記載の方法。

【請求項16】

前記室化二酸化ケイ素層を形成するために急速熱窒化プロセスが適用され、該急速熱窒化プロセスは前記二酸化ケイ素層を少なくとも約980°Cの温度でアンモニアに曝露することを含む、請求項11記載の方法。

【請求項17】

前記室化シリコン含有層が約800ないし約1000オングストロームの厚さであり、前記マスキング層がスピンオングラスを含む、請求項11記載の方法。

【請求項18】

前記第一および第二のパターン化されたポリシリコン含有層の除去が、前記第一および

第二のパターン化されたポリシリコン含有層を、体積比で約0.1パーセントないし約10パーセントの、水酸化アンモニウムおよびテトラエチルアンモニウムヒドロキシドよりなる群から選択される水酸化物源を含む水溶液に曝露することにより行われる、請求項11記載の方法。

【請求項19】

前記第一および第二のパターン化されたポリシリコン含有層が、約20°Cないし約30°Cの温度の前記水溶液に曝露され、前記水溶液は脱イオン水中に体積比で約0.1パーセントないし約5パーセントの水酸化アンモニウムを含むものであり、前記第一および第二のパターン化されたポリシリコン含有層が前記水溶液に曝露される間、約700kHzないし約1000kHzの周波数の音響エネルギーが、約3ないし約8ワット/cm²の散逸で加えられる、請求項18記載の方法。

【請求項20】

前記第一および第二のパターン化されたポリシリコン含有層が、約20°Cないし約30°Cの温度で少なくとも約10分間、前記水溶液に曝露され、前記水溶液は脱イオン水中に体積比で約2パーセントないし約10パーセントのテトラエチルアンモニウムヒドロキシドを含むものである、請求項18記載の方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体デバイス、特に高誘電率(high-k)ゲート誘電体および金属ゲート電極をもつものの作成のための方法に関する。

【背景技術】

[0002]

CMOS電界効果トランジスタは高誘電率ゲート誘電体および金属ゲート電極を含みうる。金属ゲート電極は置換ゲートプロセス(replacement gate process)を使って種々の金属から形成されうる。該プロセスでは、一対のスペーサーによって囲まれた第一のポリシリコン層が除去されて、スペーサーの間に溝を生成する。溝は高誘電率ゲート誘電体層で内側を覆われ、次いで第一の金属で満たされる。第二のポリシリコン層が除去されたのち、結果として得られる溝が高誘電率ゲート誘電体層で内側を覆われ、第一の金属とは異なる第二の金属で満たされる。そのようなプロセスが高誘電率ゲート誘電体層を化学処理された基板上に形成するとき、結果として得られるトランジスタは信頼できないことがある

[0003]

高誘電率ゲート誘電体層上に金属ゲート電極を形成するために置換ゲートプロセスを適用するのではなく、減法的なアプローチを使うこともできる。そのようなプロセスでは、金属ゲート電極が高誘電率ゲート誘電体層の上に形成されるが、それは、誘電体層の上に金属層を蒸着させ、金属層をマスキングし、次いで金属層の覆われていない部分およびその下にある誘電体層の部分を除去することによる。そのようなプロセスを使って形成されるトランジスタは信頼できるかもしれないが、最適なパフォーマンスを与えないこともある。

【発明の開示】

【発明が解決しようとする課題】

[0004]

したがって、高誘電率ゲート誘電体および金属ゲート電極を含む半導体デバイスを作成する改良されたプロセスが必要とされている。高パフォーマンスであり、信頼できるものでもあるデバイスを生成しうるようなプロセスが必要とされている。本発明の方法はそのようなプロセスを提供する。

[0005]

図に示される諸特徴は、正しい縮尺で描かれることは意図されていない。

【発明を実施するための最良の形態】

10

20

30

20

30

40

50

[0006]

半導体デバイスを作成する方法が記載される。該方法は、基板上に二酸化ケイ素層を形成し、次いで該層に窒素を加えて窒化二酸化ケイ素の層を形成することを含む。窒化二酸化ケイ素層の上に犠牲層を形成したのち、犠牲層が除去されて溝が生成される。窒化二酸化ケイ素層の上で溝の中に高誘電率ゲート誘電体層が形成され、該高誘電率ゲート誘電体層の上に金属ゲート電極が形成される。

[0007]

以下の記載では、本発明の完全なる理解を与えるためにいくつかの詳細が述べられるが、当業者には、本発明が、ここに明示的に記載される以外の数多くの方法で実施されうることは明らかであろう。よって本発明は、下記に開示される特定の詳細によって限定されるものではない。

[0008]

図1a~1 q は、本発明の方法のある実施例を実行するときに形成されうる構造を図示している。最初は、図1aに示すように、二酸化ケイ素層101が基板100の上に熱的に成長させられる。基板100は、半導体デバイスを構築しうる土台の役をしうるいかなる物質でもよい。基板100はたとえば、ケイ素および/またはゲルマニウムを含む。二酸化ケイ素層101は好ましくはほんの3原子層程度の厚さなので、この層の厚さは好ましくは10オングストローム程度未満である。

[0009]

基板100上に二酸化ケイ素層101を形成したのち、二酸化ケイ素層101に窒素が加えられる。層101には、容認可能なほど信頼できる膜を生成するよう、十分な量の窒素が加えられるべきである。適切な量の窒素を二酸化ケイ素層101に加えて図1bのような窒化二酸化ケイ素層102を形成するには、急速熱窒化(rapid thermal nitridation)プロセスが使われうる。そのようなプロセスでは、二酸化ケイ素層101は、比較的短期間、少なくとも980°C程度の温度で窒素環境中に比較的低濃度で存在するアンモニアに曝露されうる。

[0010]

ある実施例では、基板100は、窒素中に0.07%のアンモニアを含む混合気体のはいっている炉に入れられる。次いで炉の温度が、たとえば1秒あたり約100°Cの割合で、約980°Cから約1080°Cの間まで上昇させられる。炉の温度が所望のレベル 好ましくは約100°Cと約1050°Cの間の温度(たとえば1040°C) に達したのち、二酸化ケイ素層101は、約15秒にわたって、窒素/希薄アンモニア環境から窒素を吸収することが許容されうる。次いで基板100 今や窒化二酸化ケイ素層102で覆われている が炉から取り出されうる。

[0011]

二酸化ケイ素層 1 0 1 を窒化二酸化ケイ素層 1 0 2 に変換したのち、窒化二酸化ケイ素層 1 0 2 の上に犠牲層 1 0 3 が形成されうる。犠牲層 1 0 3 は、通常の蒸着(deposition)プロセスを使って窒化二酸化ケイ素層 1 0 2 上に蒸着された、実質的に非ドープのポリシリコン層を含みうる。犠牲層 1 0 3 がポリシリコンを含むとき、好ましくは約100ないし約2000オングストロームの厚さであり、より好ましくは約500ないし約1100オングストロームの厚さである。

[0012]

ポリシリコン含有層103を形成したのち、犠牲層103の上に硬マスク層130が形成されて、図1cの構造ができる。硬マスク層130は好ましくは窒化ケイ素を含んでおり、好ましくは通常の蒸着プロセスを使って形成される。ある実施例では、硬マスク層130は、その後のいかなるイオン注入ステップの間にもポリシリコン含有層103のいかなるドープをも最小にする十分な厚さがある。その後のイオン注入ステップとは、たとえばデバイスのためのソース領域およびドレイン領域を生成するために実行されるものである。十分厚い硬マスク層を形成することは、ソース領域とドレイン領域がケイ化されるときに、ケイ化物に変換されるポリシリコン含有層103が取るに足りない量であることを

20

30

40

50

保証するためにも望ましいことがある。硬マスク層130は約100ないし約1000オングストロームの間の厚さでありうるが、この層は 窒化ケイ素を含むときは その後のイオン注入およびケイ化ステップの間にポリシリコン含有層103を保護するために、好ましくは約800ないし約1000オングストロームの厚さである。

[0013]

硬マスク層130が形成されたのち、硬マスク層130を、その後形成されるソース領域およびドレイン領域が高温アニールにかけられるときに縮みにくくするために、アニール・ステップを実行することが望ましいことがある。その後の高温アニールの際の硬マスク層130の縮み耐性を上げることによって、この層は、そのような高温アニールに続くいかなるケイ化ステップの間にもポリシリコン含有層103を保護する能力を保持しうる

[0014]

硬マスク層130が窒化シリコンを含むとき、窒素環境において約600°Cでアニールされうる。ある実施例では、図1cの構造が炉に入れられたのち、温度は1秒あたり約75°Cの割合で約600°Cまで下げられうる。その温度に達したのち、デバイスは、炉から取り出す前に、約30秒から約5分の間の時間(たとえば約2分)にわたってアニールされうる。

[0015]

好ましい実施形態では、硬マスク層130は、その後のイオン注入およびケイ化ステップの間にポリシリコン含有層103を保護するのに十分な厚さであるべきであるが、代替的な実施形態では、層103を保護するのを助けるために、硬マスク層130上にエッチング停止層(ここには示さず)が形成されうる。そのようなエッチング停止層はたとえば酸窒化ケイ素を含みうる。

[0016]

硬マスク層130が窒化ケイ素を含むとき、この層は、ポリシリコン含有層103上で層130に対して選択的なドライエッチング・プロセスを使って硬マスク135および140を形成するようパターン化されうる。次いでポリシリコン含有層103は、窒化二酸化ケイ素層102上で層103に対して選択的なドライエッチング・プロセスを使ってパターン化されたポリシリコン含有層104および106を形成するようパターン化されたポリシリコン含有層104および106を形成したのち、窒化二酸化ケイ素層102の露出している部分が除去されて、パターン化された窒化二酸化ケイ素層105および107を生成しうる それが図1dに示されている。好ましい実施形態では、パターン化された窒化二酸化ケイ素層105および107を形成するためには、通常のウェットエッチング・プロセス使用されうるただし、ドライエッチング・プロセスを使用してもよい。

[0 0 1 7]

図1dの構造を形成したのち、パターン化されたポリシリコン含有層104および106およびパターン化された窒化二酸化ケイ素層105および107の相反する両側にスペーサーが形成される。それらのスペーサーが窒化ケイ素を含むとき、それらは次のようにして形成されうる。まず、実質的に一様な厚さの窒化ケイ素層 好ましくは約1000オングストローム未満の厚さ が構造全体にわたって蒸着され、図1eに示される構造が生成される。この構造の生成には、通常の蒸着プロセスが使われうる。

[0018]

室化ケイ素層108は、通常のプロセスを使って非等方的にエッチングされて、図1fの構造を生成しうる。そのエッチングステップの結果として、第一のパターン化されたポリシリコン含有層104と第一のパターン化された窒化二酸化ケイ素層層105との相反する両側に、第一および第二のスペーサー109および110が形成される。同時に、第二のパターン化されたポリシリコン含有層106と第二のパターン化された窒化二酸化ケイ素層層107との相反する両側に、第三および第四のスペーサー111および112が形成される。硬マスク135および140が窒化ケイ素を含むならば、これらの硬マスクのかなりの部分は除去されずにいることを保証するために、この非等方エッチングステッ

20

30

40

50

プの継続時間を限定することが必要であることがある。代替的に、窒化ケイ素層 1 0 8 がエッチングされるときにこの非等方エッチングステップが硬マスクのかなりの部分を除去することを防ぐために、硬マスクの上に(上で示唆したように)エッチング停止層(図示せず)が形成されてもよい。

[0019]

スペーサー109、110、111、112を形成したのち、誘電体層145がデバイス上に蒸着され、図1gの構造を生成しうる。次いで誘電体層145および硬マスク135および140は、パターン化されたポリシリコン含有層104および106から除去されて、図1hの構造を生成しうる。誘電体層145のその部分を除去し、硬マスク135および140を除去するためには、通常の化学機械研磨(「CMP」)ステップ(単数または複数)が適用されうる。この時点で、硬マスクは、プロセスのこの段階までに役割を果たし終えたので、除去されてもよい。図示していないが、図1hの構造は、通常のプロセスを使って形成されうる他の多くの特徴をも含みうる(たとえば、窒化ケイ素のエッチング停止層、ケイ化されたソース領域およびドレイン領域ならびに一つまたは複数のバッファ層)。

[0020]

図1hの構造を形成したのち、パターン化されたポリシリコン含有層104および106が除去される。この実施例では、それらの層を同時に除去するために、ウェットエッチング・プロセスが適用される。そのようなウェットエッチング・プロセスは、層104および106の実質的に全部を除去するために、十分な時間にわたって十分な温度で、水酸化物源を含む水溶液に層104および106を曝露することを含みうる。水酸化物源は、体積比で(by volume)脱イオン水中に約0.1パーセントないし約10パーセントの水酸化アンモニウムまたはテトラエチルアンモニウムヒドロキシドを含みうる。

[0021]

ある実施例では、パターン化されたポリシリコン含有層104および106の除去は、それらを約20°Cないし約30°Cの温度に維持された、体積比で脱イオン水中に約0.1パーセントないし約5パーセントの水酸化アンモニウムを含む溶液に曝露することによって行われうる。好ましくは少なくとも1分持続するこの曝露ステップの間、約700kHzないし約1000kHzの周波数の音響エネルギーを、約3ないし約8W/cm²のエネルギー散逸で加えることが望ましいことがある。たとえば、層104および層106がそれぞれ約800オングストロームの厚さだとすると、それらの除去は、約24°Cで約5分にわたって体積比で脱イオン水中に約1パーセントの水酸化アンモニウムを含む溶液に曝露し、その間、音響エネルギーを約750kHzで 約5W/cm²の散逸で 加えることによって行われうる。

[0 0 2 2]

このウェットエッチング・プロセスは、硬マスク135および140(またはそれらの硬マスクと上に載っているエッチング停止層の組み合わせ)が層104または層106のいずれにおけるホウ素濃度も約1.0×e¹⁷原子/cm3を超えないことを保証する限り、パターン化されたポリシリコン含有層104および106の実質的に全部を除去するはずである

[0023]

別の実施例では、パターン化されたポリシリコン含有層104および106の除去は、それらを体積比で脱イオン水中に約2パーセントないし約10パーセントのテトラエチルアンモニウムヒドロキシドを含む溶液に、少なくとも約10分間、曝露することによって行われうる。好ましくは少なくとも1分持続するこの曝露ステップの間、約700kHzないし約1000kHzの周波数の音響エネルギーを、約3ないし約8W/cm²のエネルギー散逸で加えることが望ましいことがある。たとえば、層104および層106がそれぞれ約800オングストロームの厚さだとすると、それらの除去は、約24°Cで約5分にわたって体積比で脱イオン水中に約1パーセントの水酸化アンモニウムを含む溶液に曝露し、その間、音響エネルギーを約750kHzで 約5W/cm²の散逸で 加えることによって行われうる。たとえば、層104および層106がそれぞれ約800オングストロームの厚さだとすると、それらの除去

は、約24°Cで約10分にわたって体積比で脱イオン水中に約5パーセントのテトラエチルアンモニウムヒドロキシドを含む溶液に曝露することによって行われうる。この実施例では、層104および106を除去するのを助けるために音響エネルギーを加えることは必要でないことがありうる。このウェットエッチング・プロセスは、硬マスク135および140(またはそれらの上に載っているエッチング停止層との組み合わせ)が層104または層106のいずれにおけるn型またはp型ドーパントのいずれの濃度も約1.0×e¹⁷原子/cm3を超えないことを保証する限り、パターン化されたポリシリコン含有層104および106の実質的に全部を除去するはずである。

[0024]

図1iに示すように、パターン化されたポリシリコン含有層104および106の除去は、誘電体層145内に溝113および114を形成する それぞれ、第一およの間に流のスペーサー109と110の間、第三および第四のスペーサー112の間に活電体層115が溝113および114内ならびにパターン化された室化ケイ素層105および107上に形成される。高誘電本ゲート誘電体層115はたとえば、酸化チタン、酸化ハフニウムケイ素、酸化チタン、酸化タンタル、酸化バリウムストロンチウム、酸化バリウムチタン、酸化ストロンチタン、酸化バリウムスカンジウムチタン、酸化ダンタル、酸化イットリウム、チウムチタン、酸化ガンカンジウムチタン、酸化ガンカンがでは酸化アルミニウム、酸化カンダルおよびニオブ酸鉛亜鉛を含みつにである。請電率ゲート誘電体層115を形成するために使われうる物質の若干の例をここに記載しているが、前記層はゲート漏洩(gate leakage)を低減させるはたらきをする他の物質から作られてもよい。

[0025]

高誘電率ゲート誘電体層115は、パターン化された窒化二酸化ケイ素層105および107上に、通常の原子層化学蒸着(ALCVD: atomic layer chemical vapor deposition)プロセスを使って形成されうる。そのようなプロセスでは、金属酸化物の先駆体(たとえば金属塩化物)および蒸気が、選択された流速で交互にCVD反応炉に供給される。CVD反応炉は選択された圧力で運用されている一方、基板100は選択された温度に維持されている。CVD反応炉は、所望の厚さをもった層を形成するのに十分長い間運用されるべきである。たいていの用途では、高誘電率ゲート誘電体層115は厚さ約40オングストローム未満であるべきであり、より好ましくは約5オングストロームないし約20オングストロームの間の厚さであるべきである。図1jに示されるように、高誘電率ゲート誘電体層115を形成するためにALCVDプロセスが使用されるときは、この層は、溝113および114の底に形成されるのに加えて、溝113および114の側面に形成され、誘電体層145にも形成される。

[0026]

高誘電率ゲート誘電体層115を形成したのち、図1kに示すように、誘電体層115の上に第一の金属層116が形成されうる。この実施例では、第一の金属層116はp型金属層を含む。p型金属層とは、金属PMOSゲート電極を導出するもとになるいかなる伝導性物質を含んでいてもよい。p型金属層116を形成するために使用されうるp型物質としては、ルテニウム、パラジウム、白金、コバルト、ニッケルおよび伝導性の金属酸化物、たとえば酸化ルテニウムが含まれる。p型金属層116は好ましくは、約4.9eVないし約5.2eVの仕事関数をもち、よく知られた物理蒸着(「PVD」)プロセスまたはCVDプロセスを使って高誘電率ゲート誘電体層115の上に形成されうる。

[0027]

p型金属層 1 1 6 は、その上に形成されるいかなる物質もその仕事関数に著しく影響しないことを保証するのに十分な厚さであるべきである。その理由で、p型金属層 1 1 6 は好ましくは約25オングストロームないし約300オングストロームの厚さであるべきであり、より好ましくは約50オングストロームないし約100オングストロームの厚さであるべき

10

20

30

40

である。p型金属層 1 1 6 を形成するために使われうる物質の若干の例がここでは記載されているが、その層は他の多くの物質から作ることもできる。たとえば、p型金属層 1 1 6 は、比較的高濃度の窒素を含む金属炭化物層、たとえばチタンカーバイド層を含んでいてもよい。高誘電率ゲート誘電体層 1 1 5 と同様、p型金属層 1 1 6 の一部は溝 1 1 3 および 1 1 4 の内側を覆い、一方、その層の一部は誘電体層 1 4 5 上にはみ出る。

[0028]

高誘電率ゲート誘電体層 1 1 5 上にp型金属層 1 1 6 を形成したのち、p型金属層 1 1 6 の上に、溝 1 1 3 および 1 1 4 を埋めるマスキング層 1 2 5 が蒸着されうる。マスキング層 1 2 5 は、スピンオングラス(「SOG」)物質を含んでいてもよい。これは、p型金属層 1 1 6 の第二の部分をエッチングするのに先立ってp型金属層 1 1 6 の第一の部分をマスキングするのに使われるものである。図 1 1 に示されるように、SOG層 1 2 5 の第一の部分 1 2 6 は高誘電率ゲート誘電体層 1 1 5 の第一の部分 1 1 8 を覆い、一方、SOG層 1 2 5 の第二の部分 1 2 7 は高誘電率ゲート誘電体層 1 1 5 の第二の部分 1 1 9 を覆う。マスク 1 2 8 (たとえば、パターン化されたフォトレジスト層)はSOG層 1 2 5 の第一の部分 1 2 6 を覆う。SOG層 1 2 5 は、p型金属層 1 1 6 上に蒸着されることができ、マスク 1 2 8 は、通常のプロセスを使って生成されうる。これは当業者には明らかであろう。

[0029]

次いで、SOG層 1 2 5 の第一の部分 1 2 6 が保持される一方、SOG層 1 2 5 の第二の部分 1 2 7 が除去される。第二の部分 1 2 7 を除去するには通常のSOGエッチング・プロセスが使用されうる。その除去ステップの結果、p型金属層 1 1 6 の部分 1 2 9 が露出する。次いで、p型金属層 1 1 6 の露出した部分 1 2 9 が除去されて、図 1 mに示すようになる。露出した部分 1 2 9、マスク 1 2 8 およびSOG層 1 2 5 の第一の部分 1 2 6 を除去したのち、図 1 n の構造が得られる。露出した部分 1 2 9、マスク 1 2 8 および第一の部分 1 2 6 を除去するには通常のプロセス・ステップを使用しうる これは当業者には明らかであろう。

[0030]

SOG物質を本発明の方法におけるマスキング物質として適用することは、少なくとも次の理由から有益でありうる。そのようなSOG物質は、他の物質、たとえばフォトレジストが十分に埋められないことがありうる狭い溝を埋めうる。さらに、SOG物質を除去するための通常のエッチング・プロセスは、そのような物質を、基底にあるp型金属層のかなりの部分を除去することなく、効率的に除去しうる。

[0031]

p型金属層 1 1 6 をエッチングしたのち、図 1 o に示すように、第二の金属層 1 2 0 がp型金属層 1 1 6 の上に蒸着されうる。この実施例では、第二の金属層 1 2 0 はn型金属層を含む。n型金属層とは、金属NMOSゲート電極を導出するもとになるいかなる伝導性物質を含んでいてもよい。n型金属層 1 2 0 を形成するために使用されうるn型物質としては、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、ならびに、これらの元素を含む金属炭化物、すなわちチタンカーバイド、ジルコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイドおよびアルミニウムカーバイドが含まれる。n型金属層 1 2 0 は代替的に、アルミニウム化物、たとえばハフニウム、ジルコニウム、チタン、タンタルまたはタングステンを含むアルミニウム化物を含みうる。

[0032]

n型金属層120は好ましくは、約3.9eVないし約4.2eVの仕事関数をもち、よく知られたPVDプロセスまたはCVDプロセスを使って、高誘電率ゲート誘電体層115の第二の部分119の上に、およびp型金属層116の残っている部分の上に形成されうる。p型金属層116と同様、n型金属層120はその上に形成されるいかなる物質もその仕事関数に著しく影響しないことを保証するのに十分な厚さであるべきである。やはリp型金属層116と同様、n型金属層120は好ましくは約25オングストロームないし約300オングストロームの厚さであるべきであり、より好ましくは約50オングストロームないし約100オングストロームの厚さであるべきである。

10

20

30

[0 0 3 3]

この実施例では、高誘電率ゲート誘電体層 1 1 5 の第二の部分 1 1 9 の上、およびp型 金属層116の残っている部分の上にn型金属層120を形成したのち、n型金属層120 の上に充填金属121が形成される。図1pに示すように、充填金属121は、溝113 および114の残りを充填し、誘電体層145を覆う。充填金属121は好ましくは、容 易に研磨されうる物質を含み、好ましくは通常の金属蒸着プロセスを使ってデバイス全体 にわたって蒸着される。そのような充填金属はたとえば、窒化チタン、タングステン、チ タン、アルミニウム、タンタル、窒化タンタル、コバルト、銅またはニッケルを含みうる 。特に好ましい実施形態では、充填金属121は窒化チタンを含む。窒化チタンの蒸着は 基底にあるn型金属層120または基底にあるp型金属層および誘電体層に著しく影響し ない適切なCVDプロセスまたはPVDプロセスを使って行われうる。

[0034]

図1pの構造を形成したのち、充填金属121、n型金属層120、p型金属層116お よび高誘電率ゲート誘電体層115が、誘電体層145より上の部分から除去されて、図 1 q の構造を生成する。これらの層を誘電体層145から除去するには、適切なCMPまた はエッチング・プロセスが使用されうる。 ある好ましい実施例では、CMPおよびエッチン グ・プロセスの組み合わせが使われる。たとえば、充填金属 1 2 1 を除去するためのCMP ス テ ッ プ に 続 い て n 型 金 属 層 1 2 0 、 p 型 金 属 層 1 1 6 お よ び 高 誘 電 率 ゲ ー ト 誘 電 体 層 1 1 5 を除去するためのエッチング・ステップ(単数または複数)が行われるなどである。こ の実施例では、結果として得られるデバイスは、金属PMOSゲート電極および金属NMOSゲー ト電極を含む。

[0035]

充填金属121、n型金属層120、p型金属層116および高誘電率ゲート誘電体層1 15を誘電体層145より上の部分から除去したのち、結果として得られる構造の上に、 通常の蒸着プロセスを使ってキャッピング誘電体層(図示せず)が蒸着されうる。そのよ うなキャッピング誘電体層の蒸着に続く、デバイスを完成させる諸プロセス・ステップ、 たとえばデバイスの接点、金属相互接続およびパシベーション層の形成は、当業者には周 知であり、ここでは述べない。

[0036]

本発明の方法は、置換ゲートプロセスを使って、高誘電率ゲート誘電体層および金属ゲ ート電極を含む、信頼でき、高いパフォーマンスを提供する半導体デバイスを作成できる ようにしうる。以上の記載は本発明の方法において使用されうるある種のステップおよび 物質を特定しているが、当業者は多くの修正および代替をなしうることを理解するであろ う。したがって、すべてのそのような修正、代替および追加は付属の請求項によって定義 される本発明の精神および範囲にはいる。

【図面の簡単な説明】

[0 0 3 7]

【図1a】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す

【図1b】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す

【図1c】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す

【図1d】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す

【 図 1 e 】 本 発 明 の 方 法 の あ る 実 施 形 態 を 実 行 す る と き に 形 成 さ れ う る 構 造 の 断 面 を 表 す

【図1f】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す

【図1g】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す

10

20


30

40

20

【図1 h】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す【図1 j】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す【図1 k】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す【図1 k】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す【図1 n】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す【図1 m】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す【図1 n】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す【図1 n】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す【図1 p】本発明の方法のある実施形態を実行するときに形成されうる構造の断面を表す


【図1C】





【図 1 D】


135
104
105
100
107

FIG. 1D









【図1I】




FIG. 11

【図1J】




FIG. 1J

【図1K】




FIG. 1K

【図10】




FIG. 10

【図1P】




FIG. 1P

【図1Q】




FIG. 1Q

【図1L】




FIG. 1L

【図1M】




FIG. 1M

【図1N】




FIG. 1N

【国際調査報告】

	5/044696							
A. CLASSII INV.	RICATION OF SUBJECT MATTER H01L29/51 H01L21/336 H01L21/8	238 H01L21	./28 H01	IL29/49				
According to International Patent Classification (IPC) or to both national classification and IPC								
	SEARCHED	n symbole)						
H01L	Minimum documentation searched (classification system followed by classification symbols) HOIL							
	Documentation searched other than minimum documentation to the extent that such documents are included. In the fields searched							
Electronic di	ala base consulted during the international search (name of data bas	e and, where practica	i, search terms used)				
EPO-In	EPO-Internal							
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT							
Category*	Citation of document, with indication, where appropriate, of the rele	evant passages		Relevant to claim No.				
x	US 6 210 999 B1 (GARDNER MARK I E 3 April 2001 (2001-04-03) column 6, line 59 - column 8, lin figures 1-9			1-20				
A	US 6 410 376 B1 (NG CHIT HWEI ET 25 June 2002 (2002-06-25) figures 1-16	AL)		1–20				
A	US 6 093 590 A (LOU ET AL) 25 July 2000 (2000-07-25) the whole document			1–20				
☐ Furt	ther documents are listed in the continuation of Box C.	X See patent fa	mily annex.					
Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "A" document defining the general state of the art which is not considered to be of particular relevance "T" later document published after the international filing date or priority date and not in conflict with the application but died to understand the principle or theory underlying the invention.								
"E" earlier filling ("L" docum	cialmed invention t be considered to coment is taken alone							
which is clied to establish the publication date of another citation or other special reason (as specified) 'O' document referring to an oral disclosure, use, exhibition or other means 'Y' document of perticular relevance; the claimed invention cannot be considered to involve as they when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.								
P docum	family							
Later than the priority date claimed 2. document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report								
	,3 July 2006 mailing address of the ISA/	26/07/ Authorized officer						
isame allu	European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+3) -70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Nesso,	_					

Form PCT/ISA/210 (second sheet) (April 2005)

INTERNATIONAL SEARCH REPORT

ional application No

			101703	2005/044696		
Patent document cited in search repo		Publication date		Patent family member(s)		Publication date
US 6210999	B 1	03-04-2001	NONE			
US 6410376	B1	25-06-2002	SG TW	9938 22055	3 A1 5 B	27-10-2003 21-08-2004
US 6093590	A	25-07-2000	NONE			

Form PCT/ISA/210 (patent family annex) (April 2005)

フロントページの続き

(51) Int.CI.			FΙ			テーマコード(参考)
H 0 1 L	27/088	(2006.01)	H 0 1 L	21/306	G	
H 0 1 L	21/8238	(2006.01)	H 0 1 L	21/316	S	
H 0 1 L	27/092	(2006.01)	H 0 1 L	21/316	Р	
H 0 1 L	21/306	(2006.01)	H 0 1 L	21/316	X	
H 0 1 L	21/316	(2006.01)	H 0 1 L	21/316	M	
H 0 1 L	21/336	(2006.01)	H 0 1 L	29/78	3 0 1 P	

(81)指定国 AP(BW,GH,GM,KE,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM), EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IS,IT,LT,LU,LV,MC,NL,PL,PT,RO,SE,SI,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BW,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LC,LK,LR,LS,LT,LU,LV,LY,MA,MD,MG,MK,MN,MW,MX,MZ,NA,NG,NI,NO,NZ,OM,PG,PH,PL,PT,RO,RU,SC,SD,SE,SG,SK,SL,SM,SY,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,YU,ZA,ZM,ZW

(72)発明者 ベー,サンウ

アメリカ合衆国 97007 オレゴン州 ビーヴァートン サウスウェスト レイヴンウッドストリート 20685

(72) 発明者 カヴァリエロス, ジャック

アメリカ合衆国 97229 オレゴン州 ポートランド ノースウェスト ベル コート 14 260

(72)発明者 メッツ,マシュー

アメリカ合衆国 97124 オレゴン州 ヒルズボロ ノースイースト 13ス アヴェニュー 3136

(72)発明者 ドクジー,マーク

アメリカ合衆国 97006 オレゴン州 ビーヴァートン ノースイースト ノーウォーク プレイス 2922

(72)発明者 ダッタ,サマン

アメリカ合衆国 97006 オレゴン州 ビーヴァートン ノースウェスト トーキングスティック ウェイ 16659

(72)発明者 チョウ, ロバート

アメリカ合衆国 97007 オレゴン州 ビーヴァートン サウスウェスト 171スト アヴェニュー 8875

(72)発明者 マイス, ホセ

アメリカ合衆国 97007 オレゴン州 ビーヴァートン サウスウェスト 171スト アヴェニュー 8875

Fターム(参考) 4M104 AA01 AA02 AA03 BB02 BB04 BB05 BB06 BB07 BB13 BB14

BB17 BB18 BB34 CC05 DD03 DD71 EE03 EE09 EE14 EE16

EE17 GG08 GG09 GG10 GG14 HH20

5F043 AA09 BB01 DD19 EE05 FF01 GG02

5F048 AC01 AC03 BA01 BB09 BB10 BB11 BB12 BB13 BB14 DA27

5F058 BA01 BA20 BC11 BD01 BD05 BD15 BF02 BF37 BF61 BF64

BJ01

5F140 AA00 AB03 BA01 BA03 BA05 BD01 BD09 BD11 BD12 BD13

BE07 BE08 BE10 BF03 BF05 BF07 BF10 BF11 BF13 BF15

BF17 BF20 BF21 BF25 BF27 BF30 BG03 BG04 BG08 BG14

BG28 BG30 BG36 BG37 BG40 BG53 CE07