



(19) 中華民國智慧財產局

(12) 新型說明書公告本

(11) 證書號數：TW M518786 U

(45) 公告日：中華民國 105 (2016) 年 03 月 11 日

(21) 申請案號：104211731

(22) 申請日：中華民國 104 (2015) 年 07 月 21 日

(51) Int. Cl. : G06F3/041 (2006.01)

G02F1/1333 (2006.01)

(30) 優先權：2014/10/17 美國

62/065,317

2015/05/05 美國

62/157,251

2015/05/15 美國

62/162,238

(71) 申請人：瑞鼎科技股份有限公司(中華民國) RAYDIUM SEMICONDUCTOR CORPORATION  
(TW)

新竹市科學工業園區力行路 23 號 2 樓

(72) 新型創作人：李昆倍 LEE, KUN PEI (TW)；林依縈 LIN, YI YING (TW)；江昶慶 CHIANG,  
CHANG CHING (TW)

(74) 代理人：李貞儀

申請專利範圍項數：23 項 圖式數：27 共 42 頁

(54) 名稱

內嵌式觸控面板


IN-CELL TOUCH PANEL

(57) 摘要

本創作揭露一種內嵌式觸控面板。內嵌式觸控面板包含複數個像素。每個像素之一疊層結構由下而上依序包含一基板、一薄膜電晶體元件層、一液晶層、一彩色濾光層及一玻璃層。薄膜電晶體元件層設置於基板上，薄膜電晶體元件層內係整合設置有一第一導電層及一第二導電層。液晶層設置於薄膜電晶體元件層上方。彩色濾光層設置於液晶層上方。玻璃層設置於彩色濾光層上方。本創作之內嵌式觸控面板具有簡單的觸控感測電極及其走線之設計，可有效降低成本並降低共同電壓電極本身的電阻電容負載。

An in-cell touch panel is disclosed. The in-cell touch panel includes a plurality of pixels. Each pixel has a laminated structure bottom-up including a substrate, a TFT layer, a liquid crystal layer, a color filter layer, and a glass layer. The TFT layer is disposed on the substrate. A first conductive layer and a second conductive layer are integrated in the TFT layer. The liquid crystal layer is disposed on the TFT layer. The color filter layer is disposed on the liquid crystal layer. The glass layer is disposed on the color filter layer. The design of touch sensing electrodes and their trace layout in the in-cell touch panel of the application is simple and it can effectively reduce cost and reduce the RC loading of a common electrode.

指定代表圖：



符號簡單說明：

B . . . 跨橋結構

TX . . . 驅動電極

RX . . . 感測電極

M3 . . . 導電層

圖 22

# 新型專利說明書

(本說明書格式、順序，請勿任意更動)

## 【新型名稱】(中文/英文)

內嵌式觸控面板/IN-CELL TOUCH PANEL

## 【技術領域】

【0001】 本創作係與觸控面板(Touch panel)有關，特別是關於一種內嵌式(In-cell)觸控面板。

## 【先前技術】

【0002】 請參照圖1，圖1係繪示傳統具有On-Cell疊層結構的電容式觸控面板的疊層結構示意圖。如圖1所示，傳統On-Cell的電容式觸控面板之疊層結構1由下至上依序是：基板10、薄膜電晶體(TFT)元件層11、液晶層12、彩色濾光層13、玻璃層14、觸控感應層15、偏光片16、黏合劑17及上覆透鏡18。

【0003】 由圖1可知：傳統具有On-Cell疊層結構的電容式觸控面板則是將觸控感應層15設置於玻璃層14的上方，亦即設置於液晶顯示模組之外。雖然傳統具有On-Cell疊層結構的電容式觸控面板之厚度已較單片式玻璃觸控面板(One Glass Solution, OGS)來得薄，但在現今手機、平板電腦及筆記型電腦等可攜式電子產品強調輕薄短小之趨勢下，傳統具有On-Cell疊層結構的電容式觸控面板已達到其極限，無法滿足最薄化的觸控面板設計之需求。

【0004】 因此，本創作提出一種內嵌式(In-cell)觸控面板，以改善先前技術所遭遇之種種問題。

## 【新型內容】

【0005】 根據本創作之一較佳具體實施例為一種內嵌式觸控面板。於此實施例中，內嵌式觸控面板包含複數個像素(Pixel)。每個像素之一疊層結構包含一基板、一薄膜電晶體元件層、一液晶層、一彩色濾光層及一玻璃層。薄膜電晶體元件層設置於基板上，薄膜電晶體元件層內係整合設置有一第一導電層及一第二導電層。液晶層設置於薄膜電晶體元件層上方。彩色濾光層設置於液晶層上方。玻璃層設置於彩色濾光層上方。

【0006】 於一實施例中，第二導電層係與一共同電壓電極(Common Electrode)同時形成，但第二導電層與共同電壓電極彼此分離，第一導電層係形成於共同電壓電極之後。

【0007】 於一實施例中，第一導電層係設置於第二導電層之上方，第一導電層係電性連接至第二導電層，以作為一跨橋結構。

【0008】 於一實施例中，第二導電層係與一共同電壓電極同時形成，但第二導電層與共同電壓電極彼此分離，第一導電層係形成於共同電壓電極之前。

【0009】 於一實施例中，第二導電層係設置於第一導電層之上方，第二導電層係電性連接至第一導電層，以作為一跨橋結構。

【0010】 於一實施例中，第二導電層係形成於一共同電壓電極之前且第一導電層係形成於共同電壓電極之後，第二導電層係與薄膜電晶體元件層中之一源極及一汲極同時形成。

【0011】 於一實施例中，第一導電層係設置於第二導電層之上方，第一導電層係電性連接至第二導電層，以作為一跨橋結構。

【0012】 於一實施例中，第二導電層係形成於第一導電層之前且第

一導電層係形成於一共同電壓電極之前，第二導電層係與薄膜電晶體元件層中之一源極及一汲極同時形成。

【0013】 於一實施例中，第一導電層係設置於第二導電層之上方，第一導電層係電性連接至第二導電層，以作為一跨橋結構。

【0014】 於一實施例中，第二導電層係形成於一共同電壓電極之前且第一導電層係形成於共同電壓電極之後，第二導電層係與薄膜電晶體元件層中之一閘極同時形成。

【0015】 於一實施例中，第一導電層係設置於第二導電層之上方，第一導電層係電性連接至第二導電層，以作為一跨橋結構。

【0016】 於一實施例中，薄膜電晶體元件層中之閘極與另一閘極係彼此相鄰排列。

【0017】 於一實施例中，第二導電層係形成於第一導電層之前且第一導電層係形成於一共同電壓電極之前，第二導電層係與薄膜電晶體元件層中之一閘極同時形成。

【0018】 於一實施例中，第一導電層係設置於第二導電層之上方，第一導電層係電性連接至第二導電層，以作為一跨橋結構。

【0019】 於一實施例中，薄膜電晶體元件層中之閘極與另一閘極係彼此相鄰排列。

【0020】 於一實施例中，內嵌式觸控面板係為一內嵌式互電容 (Mutual Capacitance) 觸控面板，內嵌式互電容觸控面板之一驅動電極(TX) 及一感測電極(RX)係由第一導電層以網格狀排列而成。

【0021】 於一實施例中，當第一導電層所組成的驅動電極(TX)與感

測電極(RX)彼此交錯時，係以第二導電層作為一跨橋結構來電性連接驅動電極(TX)或電性連接感測電極(RX)。

【0022】 於一實施例中，第一導電層還包含一第一連接部，第一連接部係與驅動電極(TX)及感測電極(RX)彼此分離，並且第一連接部係電性連接至共同電壓電極。

【0023】 於一實施例中，第二導電層還包含一第二連接部，該第二連接部係電性連接至該共同電壓電極。

【0024】 於一實施例中，彩色濾光層包含一彩色濾光片(Color Filter)及一黑色矩陣光阻(Black Matrix Resist)，黑色矩陣光阻具有良好的光遮蔽性，第一導電層及第二導電層係位於黑色矩陣光阻之下方。

【0025】 於一實施例中，當內嵌式觸控面板運作於一觸控模式時，一共同電壓電極係切換為一浮動(Floating)電位或施加一觸控相關訊號，以降低對觸控的寄生電容。

【0026】 於一實施例中，內嵌式觸控面板之一觸控模式與一顯示模式係分時驅動，並且內嵌式觸控面板係利用顯示週期之一空白區間(Blanking interval)運作於觸控模式。

【0027】 於一實施例中，空白區間係包含垂直空白區間(Vertical Blanking Interval, VBI)、水平空白區間(Horizontal Blanking Interval, HBI)及長水平空白區間(Long Horizontal Blanking Interval)中之至少一種。長水平空白區間的時間長度等於或大於水平空白區間的時間長度。長水平空白區間係重新分配複數個水平空白區間而得或長水平空白區間包含垂直空白區間。

【0028】 相較於先前技術，根據本創作之內嵌式觸控面板具有下列優點：

【0029】 (1)觸控感測電極及其走線之設計簡單，可有效降低成本；

【0030】 (2)其佈局方式可降低對液晶面板光學上之影響，提升面板開口率；

【0031】 (3)將不屬於觸控電極的部分第一導電層及第二導電層電性連接至共同電壓電極，以降低共同電壓電極本身的電阻電容負載(RC loading)。

【0032】 關於本創作之優點與精神可以藉由以下的創作詳述及所附圖式得到進一步的瞭解。

#### 【圖式簡單說明】

【0033】

圖1係繪示傳統具有On-Cell疊層結構的電容式觸控面板的疊層結構示意圖。

圖2係繪示本創作之內嵌式觸控面板的疊層結構示意圖。

圖3係繪示圖2中之觸控元件層22之一實施例的疊層結構示意圖。

圖4係繪示圖3中之跨橋結構B1與觸控電極323的上視示意圖。

圖5係繪示觸控元件層22之另一實施例的疊層結構示意圖。

圖6係繪示圖5中之跨橋結構B2與觸控電極321的上視示意圖。

圖7係繪示採用網格狀的圖樣設計的導電層之示意圖。

圖8係繪示互電容觸控電極的跨橋結構之上視示意圖。

圖9係繪示觸控電極及其走線之上視示意圖。

圖10係繪示本創作之一實施例的內嵌式互電容觸控面板的疊層結構示意圖。

圖11係繪示圖10中之第一導電層與第二導電層電性連接之畫素設計的上視示意圖。

圖12係繪示本創作之一實施例的內嵌式互電容觸控面板的疊層結構示意圖。

圖13係繪示圖12中之第一導電層與第二導電層電性連接之畫素設計的上視示意圖。

圖14係繪示本創作之一實施例的內嵌式互電容觸控面板的疊層結構示意圖。

圖15係繪示圖14中之第一導電層與第二導電層電性連接之畫素設計的上視示意圖。

圖16係繪示本創作之一實施例的內嵌式互電容觸控面板的疊層結構示意圖。

圖17係繪示圖16中之第一導電層與第二導電層電性連接之畫素設計的上視示意圖。

圖18係繪示本創作之一實施例的內嵌式互電容觸控面板的疊層結構示意圖。

圖19A及圖19B係分別繪示圖18中之第一導電層與第二導電層電性連接之不同畫素設計的上視示意圖。

圖20係繪示本創作之一實施例的內嵌式互電容觸控面板的疊層結構示意圖。



圖21A及圖21B係分別繪示圖20中之第一導電層與第二導電層電性連接之不同畫素設計的上視示意圖。

圖22係繪示內嵌式互電容觸控面板之觸控電極設計之示意圖。

圖23A至圖23C係分別繪示由網格狀的第一導電層排列而成的驅動電極與感測電極具有不同形狀之示意圖。

圖24係繪示內嵌式互電容觸控面板之觸控模式與顯示模式分時驅動的時序圖。

圖25係分別繪示垂直空白區間、水平空白區間及長水平空白區間的示意圖。

圖26A及圖26B係分別繪示具有多個共同電壓電極區域之內嵌式互電容觸控面板的示意圖及其運作於觸控模式與顯示模式時之各訊號的時序圖。

圖27A及圖27B係分別繪示具有單一個共同電壓電極區域之內嵌式互電容觸控面板的示意圖及其運作於觸控模式與顯示模式時之各訊號的時序圖。

### **【實施方式】**

【0034】 根據本創作之一較佳具體實施例為一種內嵌式的電容式觸控面板。實際上，由於內嵌式的電容式觸控面板可達成最薄化的觸控面板設計，可廣泛應用於智慧型手機、平板電腦及筆記型電腦等各種可攜式消費性電子產品上。

【0035】 於此實施例中，內嵌式的電容式觸控面板所適用的顯示器可以是採用橫向電場效應顯示技術(In-Plane-Switching Liquid Crystal, IPS)或

由其延伸的邊界電場切換廣視角技術(Fringe Field Switching, FFS)或高階超廣視角技術(Advanced Hyper-Viewing Angle, AHVA)之顯示器,但不以此為限。

【0036】 一般而言,目前市場上的主流電容式觸控感測技術應為投射式電容觸控感測技術,可分為互電容(Mutual capacitance)及自電容(Self capacitance)兩種。互電容觸控感測技術就是當觸碰發生時,會在鄰近兩電極間產生電容耦合的現象,並由電容量變化來確定觸碰動作的發生;自電容觸控感測技術就是觸控物與電極間產生電容耦合,並量測電極的電容量變化,以確定觸碰動作的發生。

【0037】 需說明的是,此實施例中之內嵌式的電容式觸控面板可採用互電容(Mutual capacitance)或自電容(Self capacitance)觸控感測技術,其觸控電極係以網格狀分佈且可視實際需求形成不同佈局以分別應用於自電容式觸控或互電容式觸控上。

【0038】 此外,此實施例係將觸控電極設置於薄膜電晶體(TFT)元件層與液晶層之間,使得觸控電極整合至與顯示器的驅動元件(TFT元件)同側,但觸控電極在結構上是獨立的,並未使用到TFT元件的任何部分,藉以將觸控電極與TFT元件之間的驅動關係單純化,避免由於觸控電極與部分的TFT元件整合所導致的良率不佳問題。

【0039】 接下來,將分別就此實施例之內嵌式的電容式觸控面板的疊層結構進行詳細之說明。

【0040】 請參照圖2,圖2係繪示此實施例之內嵌式的電容式觸控面板之疊層結構示意圖。如圖2所示,於一實施例中,內嵌式的電容式觸控面板之疊層結構由下至上依序是:基板20、薄膜電晶體(TFT)元件層21、觸控

元件層22、液晶層23、彩色濾光層24、玻璃層25及偏光片層26。其中，需特別說明的是觸控元件層22係設置於TFT元件層21與液晶層23之間。TFT元件層21之結構並無特定之限制，可以是任何可能的設計。TFT元件層21中的半導體層係由半導體材料構成，例如低溫多晶矽(Low Temperature Poly-Silicon, LTPS)、氧化銦鎵鋅(Indium Gallium Zinc Oxide, IGZO)或非晶質矽(a-Si)等材料，但不以此為限。

【0041】 於此實施例中，彩色濾光層24包含彩色濾光片(Color Filter)CF及黑色矩陣光阻(Black Matrix Resist)BM兩部分，其中黑色矩陣光阻BM具有良好的光遮蔽性，可應用於彩色濾光層24中，作為區隔紅(R)、綠(G)、藍(B)三種顏色的彩色濾光片之材料。此外，黑色矩陣光阻BM亦可用來與觸控元件層22中之觸控電極對準，藉以遮住觸控元件層22中之觸控電極，故觸控元件層22中之觸控電極除了可由透明的導電材料構成之外，亦可由不透明的導電材料構成，均不會影像到顯示器之像素的開口率。

【0042】 接著，請參照圖3，圖3係繪示觸控元件層22之一實施例的疊層結構示意圖。如圖3所示，首先，在TFT元件層21上形成絕緣層320；再於絕緣層320上形成導電層321；接著，將絕緣層322覆蓋於導電層321上；然後，在絕緣層322製作通孔(VIA)；之後，在通孔內與絕緣層322上分別形成導電層323，使得形成於通孔內的導電層323會與導電層321彼此電性連接，而形成一跨橋結構；最後，在導電層323上方形成絕緣層324。藉此，由導電層321與導電層323共同形成的跨橋結構B1係為一觸控電極(例如X方向感測電極)，其可從另一觸控電極-導電層323(例如Y方向感測電極)的下方繞過，藉以達到觸控電極跨接之功效。

【0043】 需說明的是，由於此實施例中之跨橋結構B1(例如X方向感測電極)是從導電層323(例如Y方向感測電極)的下方繞過，故此實施例中之跨橋結構B1是較靠近於TFT元件層21之一側。請參照圖4，圖4係繪示圖3中之跨橋結構B1與觸控電極(導電層)323的上視示意圖。由圖4很明顯可看出：跨橋結構B1是從觸控電極(導電層)323的下方繞過。

【0044】 於實際應用中，導電層321與導電層323可以是由相同的導電材料構成，亦可以是由不同的導電材料構成，並無特定之限制。同理，絕緣層320、322與324可以是由相同的有機或無機絕緣材料構成，亦可以是由不同的有機或無機絕緣材料構成，並無特定之限制。此外，由上述可知：作為X方向感測電極的跨橋結構B1係由導電層321與導電層323共同形成，這代表同一個方向的感測電極可由不同的導電層組成。

【0045】 接著，請參照圖5，圖5係繪示觸控元件層22之另一實施例的疊層結構示意圖。如圖5所示，首先，在TFT元件層21上形成絕緣層320；再於絕緣層320上分別形成彼此分離的數個導電層321；接著，將絕緣層322覆蓋於該些導電層321上；然後，在絕緣層322製作通孔(VIA)；之後，在通孔內與絕緣層322上分別形成導電層323，使得形成於通孔內的導電層323會與導電層321彼此電性連接，而形成一跨橋結構B2。藉此，由導電層321與導電層323共同形成的跨橋結構B2係為一觸控電極(例如X方向感測電極)，其可從另一觸控電極-導電層321(例如Y方向感測電極)的上方繞過，藉以達到觸控電極跨接之功效。

【0046】 需說明的是，由於此實施例中之跨橋結構B2(例如X方向感測電極)是從導電層321(例如Y方向感測電極)的上方繞過，故此實施例中之

跨橋結構將會是較靠近於液晶層33之一側。請參照圖6，圖6係繪示圖5中之觸控電極(導電層)321與跨橋結構B2的上視示意圖。由圖6很明顯可看出：跨橋結構B2是從觸控電極(導電層)321的上方繞過。

【0047】 接下來，將就觸控元件層22中之觸控電極的圖樣(Pattern)設計進行說明。

【0048】 於此實施例中，觸控電極係採用網格狀的圖樣設計，並可透過上述的跨橋結構B1或B2在適當位置進行觸控電極的跨接，再搭配斷開導電層形成斷路的方式，即可依照不同需求分別將網格狀的導電層設計為自電容觸控電極或互電容觸控電極。如圖7所示，圖7係繪示採用網格狀的圖樣設計的導電層，其中第一電極區域TE1與第二電極區域TE2之間係透過斷開導電層形成斷路的方式彼此分離；第一電極區域TE1與第三電極區域TE3之間則因B區並無斷開而彼此電性相連。

【0049】 請參照圖8，圖8係繪示互電容觸控電極的跨橋結構之上視示意圖。如圖8所示，第一觸控電極TX1與TX2之間係透過跨橋結構B從第二觸控電極RX1與RX2上方跨過而彼此電性相連。

【0050】 請參照圖9，圖9係繪示觸控電極及其走線之上視示意圖。如圖9所示，觸控電極TE1~TE3及其走線W1~W3可分別於在前述的不同導電層321及導電層323，可根據不同設計應用於互電容或自電容觸控感測上。

【0051】 根據本創作之另一較佳具體實施例為一種內嵌式(In-cell)互電容(Mutual Capacitance)觸控面板。於此實施例中，內嵌式互電容觸控面板包含複數個像素(Pixel)。每個像素之一疊層結構包含一基板、一薄膜電晶體元件層、一液晶層、一彩色濾光層及一玻璃層。

【0052】 薄膜電晶體元件層設置於基板上，薄膜電晶體元件層內係整合設置有一第一導電層及一第二導電層。液晶層設置於薄膜電晶體元件層上方。彩色濾光層設置於液晶層上方。玻璃層設置於彩色濾光層上方。其中，彩色濾光層包含一彩色濾光片(Color Filter)及一黑色矩陣光阻(Black Matrix Resist)。黑色矩陣光阻具有良好的光遮蔽性，第一導電層及第二導電層係位於黑色矩陣光阻之下方。

【0053】 內嵌式互電容觸控面板之一驅動電極(TX)及一感測電極(RX)係由第一導電層以網格狀排列而成。當第一導電層所組成的驅動電極(TX)與感測電極(RX)彼此交錯時，係以第二導電層作為一跨橋結構來電性連接驅動電極(TX)或電性連接感測電極(RX)。第一導電層還包含一第一連接部，用以電性連接至共同電壓電極。第一連接部係與驅動電極(TX)及感測電極(RX)彼此分離。第二導電層還包含一第二連接部，用以電性連接至共同電壓電極。

【0054】 請參照圖10，圖10係繪示此實施例的內嵌式互電容觸控面板的疊層結構示意圖。如圖10所示，第二導電層MI係與共同電壓電極(Common Electrode)CITO同時形成，但第二導電層MI與共同電壓電極CITO彼此分離，第一導電層M3則是形成於第二導電層MI與共同電壓電極CITO之後。第一導電層M3係設置於第二導電層MI之上方。第一導電層M3係透過貫穿絕緣層ISO的通孔VIA電性連接至第二導電層MI，以形成一跨橋結構。當第一導電層M3所組成的驅動電極(TX)與感測電極(RX)彼此交錯時，第二導電層MI即可作為跨橋結構來電性連接驅動電極(TX)或電性連接感測電極(RX)。

【0055】 請參照圖11，圖11係繪示圖10中之第一導電層與第二導電層電性連接之畫素設計的上視示意圖。如圖11所示，第一導電層M3與第二導電層MI透過通孔VIA彼此電性連接。需說明的是，此跨接畫素可於每個畫素都出現，或是每隔多個畫素(例如三個畫素，但不以此為限)出現一次，並無特定之限制。

【0056】 請參照圖12，圖12係繪示本創作之另一實施例的內嵌式互電容觸控面板的疊層結構示意圖。如圖12所示，第二導電層MI係與共同電壓電極CITO同時形成，但第二導電層MI與共同電壓電極CITO彼此分離。第一導電層M3係形成於第二導電層MI與共同電壓電極CITO之前。第二導電層MI係設置於第一導電層M3之上方。第二導電層MI係透過貫穿絕緣層ISO的通孔VIA電性連接至第一導電層M3，以形成一跨橋結構。當第一導電層M3所組成的驅動電極(TX)與感測電極(RX)彼此交錯時，第二導電層MI即可作為跨橋結構來電性連接驅動電極(TX)或電性連接感測電極(RX)。

【0057】 請參照圖13，圖13係繪示圖12中之第一導電層與第二導電層電性連接之畫素設計的上視示意圖。如圖13所示，第一導電層M3與第二導電層MI透過通孔VIA彼此電性連接。需說明的是，此跨接畫素可於每個畫素都出現，或是每隔多個畫素(例如三個畫素，但不以此為限)出現一次，並無特定之限制。

【0058】 請參照圖14，圖14係繪示本創作之另一實施例的內嵌式互電容觸控面板的疊層結構示意圖。如圖14所示，第二導電層M2係形成於共同電壓電極CITO之前且第一導電層M3係形成於共同電壓電極CITO之

後。需注意的是，第二導電層M2係與薄膜電晶體元件層TFT中之一源極S及一汲極D同時形成。第一導電層M3係設置於第二導電層M2之上方。第一導電層M3係透過貫穿不同絕緣層ISO的通孔VIA電性連接至第二導電層M2，以形成一跨橋結構。當第一導電層M3所組成的驅動電極(TX)與感測電極(RX)彼此交錯時，第二導電層M2即可作為跨橋結構來電性連接驅動電極(TX)或電性連接感測電極(RX)。

【0059】 請參照圖15，圖15係繪示圖14中之第一導電層與第二導電層電性連接之畫素設計的上視示意圖。如圖15所示，第一導電層M3與第二導電層M2透過通孔VIA彼此電性連接。需說明的是，此跨接畫素可於每個畫素都出現，或是每隔多個畫素(例如三個畫素，但不以此為限)出現一次，並無特定之限制。

【0060】 請參照圖16，圖16係繪示本創作之另一實施例的內嵌式互電容觸控面板的疊層結構示意圖。如圖16所示，第二導電層M2係形成於第一導電層M3之前且第一導電層M3係形成於共同電壓電極CITO之前。需說明的是，第二導電層M2係與薄膜電晶體元件層TFT中之一源極S及一汲極D同時形成。第一導電層M3係設置於第二導電層M2之上方。第一導電層M3係透過貫穿不同絕緣層ISO的通孔VIA電性連接至第二導電層M2，以形成一跨橋結構。當第一導電層M3所組成的驅動電極(TX)與感測電極(RX)彼此交錯時，第二導電層M2即可作為跨橋結構來電性連接驅動電極(TX)或電性連接感測電極(RX)。

【0061】 請參照圖17，圖17係繪示圖16中之第一導電層與第二導電層電性連接之畫素設計的上視示意圖。如圖17所示，第一導電層M3與第



二導電層M2透過通孔VIA彼此電性連接。需說明的是，此跨接畫素可於每個畫素都出現，或是每隔多個畫素(例如三個畫素，但不以此為限)出現一次，並無特定之限制。

【0062】 請參照圖18，圖18係繪示本創作之另一實施例的內嵌式互電容觸控面板的疊層結構示意圖。如圖18所示，第二導電層MG係形成於共同電壓電極CITO之前且第一導電層M3係形成於共同電壓電極CITO之後。需注意的是，第二導電層MG係與薄膜電晶體元件層TFT中之一閘極G同時形成。第一導電層M3係設置於第二導電層MG之上方。第一導電層M3係透過貫穿不同絕緣層ISO的通孔VIA電性連接至第二導電層MG，以形成一跨橋結構。當第一導電層M3所組成的驅動電極(TX)與感測電極(RX)彼此交錯時，第二導電層MG即可作為跨橋結構來電性連接驅動電極(TX)或電性連接感測電極(RX)。

【0063】 請參照圖19A及圖19B，圖19A及圖19B係分別繪示圖18中之第一導電層與第二導電層電性連接之不同畫素設計的上視示意圖。如圖19A及圖19B所示，第一導電層M3與第二導電層MG透過通孔VIA彼此電性連接。薄膜電晶體元件層TFT中之閘極G會與另一閘極G'彼此相鄰排列，藉以縮減所需黑色矩陣光阻BM的寬度。此一畫素設計可使內嵌式觸控面板具有較均勻的開口率配置並提升其顯示畫面之均勻度。需說明的是，此跨接畫素可於每個畫素都出現，或是每隔多個畫素(例如三個畫素，但不以此為限)出現一次，並無特定之限制。

【0064】 此外，如圖19B所示，第二導電層MG亦可電性連接共同電壓電極CITO，以進一步降低共同電壓電極CITO的阻值。

【0065】 請參照圖20，圖20係繪示本創作之一實施例的內嵌式互電容觸控面板的疊層結構示意圖。如圖20所示，第二導電層MG係形成於第一導電層M3之前且第一導電層M3係形成於共同電壓電極CITO之前。需注意的是，第二導電層MG係與薄膜電晶體元件層TFT中之一閘極G同時形成。第一導電層M3係設置於第二導電層MG之上方。第一導電層M3係透過貫穿不同絕緣層ISO的通孔VIA電性連接至第二導電層MG，以形成一跨橋結構。當第一導電層M3所組成的驅動電極(TX)與感測電極(RX)彼此交錯時，第二導電層MG即可作為跨橋結構來電性連接驅動電極(TX)或電性連接感測電極(RX)。

【0066】 請參照圖21A及圖21B，圖21A及圖21B係分別繪示圖20中之第一導電層與第二導電層電性連接之不同畫素設計的上視示意圖。如圖21A及圖21B所示，第一導電層M3與第二導電層MG透過通孔VIA彼此電性連接。薄膜電晶體元件層TFT中之閘極G會與另一閘極G'彼此相鄰排列，藉以縮減所需黑色矩陣光阻BM的寬度。此一畫素設計可使內嵌式觸控面板具有較均勻的開口率配置並提升其顯示畫面之均勻度。需說明的是，此跨接畫素可於每個畫素都出現，或是每隔多個畫素(例如三個畫素，但不以此為限)出現一次，並無特定之限制。

【0067】 此外，如圖21B所示，第二導電層MG亦可電性連接共同電壓電極CITO，以進一步降低共同電壓電極CITO的阻值。

【0068】 請參照圖22，圖22係繪示內嵌式互電容觸控面板之觸控電極設計之示意圖。如圖22所示，內嵌式互電容觸控面板的觸控電極包含第一方向觸控電極及第二方向觸控電極，可分別為驅動電極TX與感測電極

RX。於實際應用中，觸控電極可由金屬材料或其他導電材料構成，並無特定之限制。

【0069】 需說明的是，無論觸控電極是驅動電極TX或感測電極RX，均是由前述的第一導電層M3形成網格狀電極。其中，當第一導電層M3所組成的驅動電極TX與感測電極RX彼此交錯時，驅動電極TX或感測電極RX會透過前述第二導電層(M2、MI或MG)的跨橋結構形成跨層的電性連接。此外，第一導電層M3亦可適當地佈局於觸控電極的空缺處並與共同電壓電極CITO連接，以降低共同電壓電極CITO的阻值。

【0070】 請參照圖23A至圖23C，由網格狀的第一導電層M3排列而成的驅動電極TX與感測電極RX除了可以是傳統的矩形外，亦可以是如同圖23 A至圖23C所分別繪示的各種不同形狀，但不以此為限。

【0071】 接著，請參照圖24，圖24係繪示內嵌式互電容觸控面板之觸控模式與顯示模式分時驅動的時序圖。如圖24所示，內嵌式互電容觸控面板可於不同時間分別運作於觸控模式與顯示模式下，亦即內嵌式互電容觸控面板的觸控模式與顯示模式係分時驅動。需說明的是，內嵌式互電容觸控面板係利用影像訊號SIM中之空白區間(Blanking interval)輸出觸控驅動訊號STH，以運作於觸控模式下。內嵌式互電容觸控面板會在非顯示時序(亦即空白區間)進行觸控感測。

【0072】 於實際應用中，內嵌式互電容觸控面板可根據不同驅動方式調整其使用的空白區間種類多寡。如圖25所示，空白區間可包含垂直空白區間(Vertical Blanking Interval)VBI、水平空白區間(Horizontal Blanking Interval)HBI及長水平空白區間LHBI(Long Horizontal Blanking

Interval)中之至少一種。其中，長水平空白區間LHBI的時間長度等於或大於水平空白區間HBI的時間長度。長水平空白區間LHBI可以是重新分配複數個水平空白區間HBI而得或是長水平空白區間LHBI包含有垂直空白區間VBI。

【0073】 當內嵌式互電容觸控面板運作於觸控模式時，可同時將共同電壓電極切換為浮動(Floating)電位或是施加一觸控相關訊號於共同電壓電極，以降低對觸控的寄生電容。

【0074】 請參照圖26A，於一實施例中，共同電壓電極可在適當位置斷開而形成多個共同電壓電極區域VCOM1~VCOM5，並可在內嵌式觸控面板運作於觸控模式時施加不同訊號給不同的共同電壓電極區域VCOM1~VCOM5。其中，共同電壓電極區域VCOM1~VCOM3為與驅動電極TX1~TX3畫素重疊之部分；共同電壓電極區域VCOM4~VCOM5為與感測電極RX1~RX2畫素重疊之部分。

【0075】 亦請參照圖26B，圖26B係繪示圖26A之內嵌式互電容觸控面板運作於觸控模式與顯示模式時之各訊號的時序圖。如圖26B所示，當內嵌式互電容觸控面板運作於顯示模式時，會由閘極驅動器及源極驅動器分別輸出閘極驅動訊號G1~G3及源極驅動訊號S1~S3，以驅動內嵌式觸控面板的畫素顯示畫面；當內嵌式互電容觸控面板運作於觸控模式時，會對與驅動電極TX1~TX3畫素重疊的共同電壓電極區域VCOM1~VCOM3分別施加與驅動電極TX1~TX3觸控相關的驅動訊號，並將與感測電極RX1~RX2畫素重疊的共同電壓電極區域VCOM4~VCOM5維持於一定電壓。

【0076】 請參照圖27A，於另一實施例中，共同電壓電極可為單一個共同電壓電極區域VCOM，其與驅動電極TX1~TX3及感測電極RX1~RX2均畫素重疊。

【0077】 亦請參照圖27B，圖27B係繪示圖27A之內嵌式互電容觸控面板運作於觸控模式與顯示模式時之各訊號的時序圖。如圖27B所示，當內嵌式互電容觸控面板運作於顯示模式時，會由閘極驅動器及源極驅動器分別輸出閘極驅動訊號G1~G3及源極驅動訊號S1~S3，以驅動內嵌式互電容觸控面板的畫素顯示畫面；當內嵌式互電容觸控面板運作於觸控模式時，共同電壓電極區域VCOM會切換為一浮動(Floating)電位VF。

【0078】 相較於先前技術，根據本創作之內嵌式觸控面板具有下列優點：

【0079】 (1)觸控感測電極及其走線之設計簡單，可有效降低成本；

【0080】 (2)其佈局方式可降低對液晶面板光學上之影響，提升面板開口率；

【0081】 (3)將不屬於觸控電極的部分第一導電層及第二導電層電性連接至共同電壓電極，以降低共同電壓電極本身的電阻電容負載(RC loading)。

【0082】 藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本創作之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本創作之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本創作所欲申請之專利範圍的範疇內。

#### 【符號說明】

【0083】

1~2：疊層結構

10、20、111：基板

11、21、112：薄膜電晶體(TFT)元件層

12、23、113：液晶層

13、24、114：彩色濾光層

14、25、115：玻璃層

15：觸控感應層

16、26：偏光片

17：黏合劑

18：上覆透鏡

22：觸控元件層

CF：彩色濾光片

BM：黑色矩陣光阻

M3、M2、MI、MG、321、323：導電層

ISO、320、322、324：絕緣層

TE1~TE3：觸控電極

W1~W3：走線

B、B1、B2：跨橋結構

LC：液晶單元

S：源極

D：汲極

G、G'：閘極

TP：內嵌式觸控面板

TX、TX1~TX3：驅動電極及其走線

RX、RX1~RX2：感測電極及其走線

CITO：共同電壓電極

VCOM、VCOM1~VCOM5：共同電壓電極區域

SIM：影像訊號

HSync：水平同步訊號

VSync：垂直同步訊號

STH：觸控驅動訊號

VBI：垂直空白區間

HBI：水平空白區間

LHBI：長水平空白區間

G1~G3：閘極驅動訊號

S1~S3：源極驅動訊號

## 新型摘要

※ 申請案號：104 11771

※ 申請日：104. 7. 21

※ IPC 分類：G06F 3/041 (2006.01)

G02F 1/1333 (2006.01)

### 【新型名稱】(中文/英文)

內嵌式觸控面板/IN-CELL TOUCH PANEL

### 【中文】

本創作揭露一種內嵌式觸控面板。內嵌式觸控面板包含複數個像素。每個像素之一疊層結構由下而上依序包含一基板、一薄膜電晶體元件層、一液晶層、一彩色濾光層及一玻璃層。薄膜電晶體元件層設置於基板上，薄膜電晶體元件層內係整合設置有一第一導電層及一第二導電層。液晶層設置於薄膜電晶體元件層上方。彩色濾光層設置於液晶層上方。玻璃層設置於彩色濾光層上方。本創作之內嵌式觸控面板具有簡單的觸控感測電極及其走線之設計，可有效降低成本並降低共同電壓電極本身的電阻電容負載。

### 【英文】

An in-cell touch panel is disclosed. The in-cell touch panel includes a plurality of pixels. Each pixel has a laminated structure bottom-up including a substrate, a TFT layer, a liquid crystal layer, a color filter layer, and a glass layer. The TFT layer is disposed on the substrate. A first conductive layer and a second conductive layer are integrated in the TFT layer. The liquid crystal layer is disposed on the TFT layer. The color filter layer is disposed on the liquid crystal layer. The glass layer is disposed on the color filter layer. The design of touch sensing electrodes and their trace layout in the in-cell touch panel of the application is simple and it can effectively reduce cost and reduce the RC loading of a common electrode.

### 【代表圖】

【本案指定代表圖】：第(22)圖。

【本代表圖之符號簡單說明】：

B：跨橋結構



## 申請專利範圍

- 1、一種內嵌式觸控面板，包含：
  - 複數個像素(Pixel)，每個像素之一疊層結構包含：
    - 一基板；
    - 一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係整合設置有一第一導電層及一第二導電層；
    - 一液晶層，設置於該薄膜電晶體元件層上方；
    - 一彩色濾光層，設置於該液晶層上方；以及
    - 一玻璃層，設置於該彩色濾光層上方。
- 2、如申請專利範圍第1項所述之內嵌式觸控面板，其中該第二導電層係與一共同電壓電極(Common Electrode)同時形成，但該第二導電層與該共同電壓電極彼此分離，該第一導電層係形成於該共同電壓電極之後。
- 3、如申請專利範圍第2項所述之內嵌式觸控面板，其中該第一導電層係設置於該第二導電層之上方，該第一導電層係電性連接至該第二導電層，以作為一跨橋結構。
- 4、如申請專利範圍第1項所述之內嵌式觸控面板，其中該第二導電層係與一共同電壓電極同時形成，但該第二導電層與該共同電壓電極彼此分離，該第一導電層係形成於該共同電壓電極之前。
- 5、如申請專利範圍第4項所述之內嵌式觸控面板，其中該第二導電層係設置於該第一導電層之上方，該第二導電層係電性連接至該第一導電層，以作為一跨橋結構。
- 6、如申請專利範圍第1項所述之內嵌式觸控面板，其中該第二導電層係形成於一共同電壓電極之前且該第一導電層係形成於該共同電壓電極之後，該第二導電層係與該薄膜電晶體元件層中之一源極及一

汲極同時形成。

- 7、如申請專利範圍第6項所述之內嵌式觸控面板，其中該第一導電層係設置於該第二導電層之上方，該第一導電層係電性連接至該第二導電層，以作為一跨橋結構。
- 8、如申請專利範圍第1項所述之內嵌式觸控面板，其中該第二導電層係形成於該第一導電層之前且該第一導電層係形成於一共同電壓電極之前，該第二導電層係與該薄膜電晶體元件層中之一源極及一汲極同時形成。
- 9、如申請專利範圍第8項所述之內嵌式觸控面板，其中該第一導電層係設置於該第二導電層之上方，該第一導電層係電性連接至該第二導電層，以作為一跨橋結構。
- 10、如申請專利範圍第1項所述之內嵌式觸控面板，其中該第二導電層係形成於一共同電壓電極之前且該第一導電層係形成於該共同電壓電極之後，該第二導電層係與該薄膜電晶體元件層中之一閘極同時形成。
- 11、如申請專利範圍第10項所述之內嵌式觸控面板，其中該第一導電層係設置於該第二導電層之上方，該第一導電層係電性連接至該第二導電層，以作為一跨橋結構。
- 12、如申請專利範圍第10項所述之內嵌式觸控面板，其中該薄膜電晶體元件層中之該閘極與另一閘極係彼此相鄰排列。
- 13、如申請專利範圍第1項所述之內嵌式觸控面板，其中該第二導電層係形成於該第一導電層之前且該第一導電層係形成於一共同電壓電極之前，該第二導電層係與該薄膜電晶體元件層中之一閘極同時形成。

## 新型摘要

※ 申請案號：104 11771

※ 申請日：104. 7. 21

※ IPC 分類：G06F 3/041 (2006.01)

G02F 1/1333 (2006.01)

### 【新型名稱】(中文/英文)

內嵌式觸控面板/IN-CELL TOUCH PANEL

### 【中文】

本創作揭露一種內嵌式觸控面板。內嵌式觸控面板包含複數個像素。每個像素之一疊層結構由下而上依序包含一基板、一薄膜電晶體元件層、一液晶層、一彩色濾光層及一玻璃層。薄膜電晶體元件層設置於基板上，薄膜電晶體元件層內係整合設置有一第一導電層及一第二導電層。液晶層設置於薄膜電晶體元件層上方。彩色濾光層設置於液晶層上方。玻璃層設置於彩色濾光層上方。本創作之內嵌式觸控面板具有簡單的觸控感測電極及其走線之設計，可有效降低成本並降低共同電壓電極本身的電阻電容負載。

### 【英文】

An in-cell touch panel is disclosed. The in-cell touch panel includes a plurality of pixels. Each pixel has a laminated structure bottom-up including a substrate, a TFT layer, a liquid crystal layer, a color filter layer, and a glass layer. The TFT layer is disposed on the substrate. A first conductive layer and a second conductive layer are integrated in the TFT layer. The liquid crystal layer is disposed on the TFT layer. The color filter layer is disposed on the liquid crystal layer. The glass layer is disposed on the color filter layer. The design of touch sensing electrodes and their trace layout in the in-cell touch panel of the application is simple and it can effectively reduce cost and reduce the RC loading of a common electrode.

### 【代表圖】

【本案指定代表圖】：第(22)圖。

【本代表圖之符號簡單說明】：

B：跨橋結構

TX：驅動電極

RX：感測電極

M3：導電層

- 14、如申請專利範圍第13項所述之內嵌式觸控面板，其中該第一導電層係設置於該第二導電層之上方，該第一導電層係電性連接至該第二導電層，以作為一跨橋結構。
- 15、如申請專利範圍第13項所述之內嵌式觸控面板，其中該薄膜電晶體元件層中之該閘極與另一閘極係彼此相鄰排列。
- 16、如申請專利範圍第1項所述之內嵌式觸控面板，係為一內嵌式互電容(Mutual Capacitance)觸控面板，該內嵌式互電容觸控面板之一驅動電極(TX)及一感測電極(RX)係由該第一導電層以網格狀排列而成。
- 17、如申請專利範圍第16項所述之內嵌式觸控面板，其中當該第一導電層所組成的該驅動電極(TX)與該感測電極(RX)彼此交錯時，係以該第二導電層作為一跨橋結構來電性連接該驅動電極(TX)或電性連接該感測電極(RX)。
- 18、如申請專利範圍第16項所述之內嵌式觸控面板，其中該第一導電層還包含一第一連接部，該第一連接部係與該驅動電極(TX)及該感測電極(RX)彼此分離，並且該第一連接部係電性連接至一共同電壓電極。
- 19、如申請專利範圍第1項所述之內嵌式觸控面板，其中該第二導電層還包含一第二連接部，該第二連接部係電性連接至一共同電壓電極。
- 20、如申請專利範圍第1項所述之內嵌式觸控面板，其中該彩色濾光層包含一彩色濾光片(Color Filter)及一黑色矩陣光阻(Black Matrix Resist)，該黑色矩陣光阻具有良好的光遮蔽性，該第一導電層及該第二導電層係位於該黑色矩陣光阻之下方。

- 21、如申請專利範圍第1項所述之內嵌式觸控面板，其中當該內嵌式觸控面板運作於一觸控模式時，一共同電壓電極係切換為一浮動(Floating)電位或施加一觸控相關訊號。
- 22、如申請專利範圍第1項所述之內嵌式觸控面板，其中該內嵌式觸控面板之一觸控模式與一顯示模式係分時驅動，並且該內嵌式觸控面板係利用顯示週期之一空白區間(Blanking interval)運作於該觸控模式。
- 23、如申請專利範圍第22項所述之內嵌式觸控面板，其中該空白區間係包含一垂直空白區間(Vertical Blanking Interval, VBI)、一水平空白區間(Horizontal Blanking Interval, HBI)及一長水平空白區間(Long Horizontal Blanking Interval)中之至少一種，該長水平空白區間的時間長度等於或大於該水平空白區間的時間長度，該長水平空白區間係重新分配複數個該水平空白區間而得或該長水平空白區間包含該垂直空白區間。

## 圖式

1

上覆透鏡 <u>18</u>
黏合劑 <u>17</u>
偏光片 <u>16</u>
觸控感應層 <u>15</u>
玻璃層 <u>14</u>
彩色濾光層 <u>13</u>
液晶層 <u>12</u>
薄膜電晶體元件層 <u>11</u>
基板 <u>10</u>

圖 1

2

偏光片 <u>26</u>
玻璃層 <u>25</u>
彩色濾光層 <u>24</u>
液晶層 <u>23</u>
觸控元件層 <u>22</u>
薄膜電晶體元件層 <u>21</u>
基板 <u>20</u>

圖 2




圖 3




圖 4






圖 5




圖 6

























