



(12)发明专利申请

(10)申请公布号 CN 110955453 A

(43)申请公布日 2020.04.03

(21)申请号 201910790534.1

(51)Int.Cl.

(22)申请日 2019.08.26

G06F 9/30(2006.01)

(30)优先权数据

G06F 9/38(2006.01)

16/144,902 2018.09.27 US

G06F 17/16(2006.01)

G06N 3/08(2006.01)

(71)申请人 英特尔公司

地址 美国加利福尼亚州

(72)发明人 D·鲍姆 M·艾斯皮格

J·吉尔福德 W·K·费格哈利

R·萨德 C·J·休斯 R·凡伦天

B·托尔 E·乌尔德-阿迈德-瓦尔

M·J·查尼 V·戈帕尔 R·佐哈

A·F·海内克

(74)专利代理机构 上海专利商标事务所有限公

司 31100

代理人 陈依心 何焜

权利要求书3页 说明书42页 附图46页


(54)发明名称

用于执行矩阵压缩和解压缩指令的系统和方法

(57)摘要

所公开实施例涉及矩阵压缩/解压缩指令。在一个示例中,处理器包括:取出电路,用于取出具有格式的压缩指令,该格式具有用于指定操作码以及经解压缩的源矩阵和经压缩的目的地矩阵的位置的字段;解码电路,用于对所取出的压缩指令进行解码;以及执行电路,用于响应于经解码的压缩指令而进行以下操作:通过经由以下任一操作压缩所指定的经解压缩的源矩阵来根据压缩算法生成经压缩的结果:将非零值元素紧缩在一起并且将每个非零值元素的矩阵位置存储在头部中,或者使用更少的位来表示一个或多个元素并且使用头部来标识由更少的位表示的矩阵元素;以及将经压缩的结果存储到所指定的经压缩的目的地矩阵。

TileCompress/Decompress 指令 2101			
操作码 TileCompress * TileDecompress *	目的地 (寄存器/片/ 存储器)位置 2101B	压缩/解压缩 算法 2101C	源 (寄存器/片/ 存储器)位置 2101A



1. 一种处理器,包括:

取出电路,用于取出具有格式的压缩指令,所述格式具有用于指定操作码以及经解压缩的源矩阵和经压缩的目的地矩阵的位置的字段;

解码电路,用于对所取出的压缩指令进行解码;以及

执行电路,用于响应于经解码的压缩指令而进行以下操作:

通过经由以下任一操作对所述经解压缩的源矩阵进行压缩来根据压缩算法生成经压缩的结果:将非零值元素紧缩在一起,并且将每个非零值元素的矩阵位置存储在头部中;或者使用更少的位来表示一个或多个元素,并且使用所述头部来标识由更少的位表示的矩阵元素;以及

将所述经压缩的结果存储到所述经压缩的目的地矩阵。

2. 如权利要求1所述的处理器,其特征在于,所述执行电路进一步用于:在将所述经压缩的结果存储到所述经压缩的目的地矩阵之前,对所述经压缩的结果的元素执行算术或逻辑操作。

3. 如权利要求1所述的处理器,其特征在于,所述经解压缩的源矩阵和所述经压缩的目的地矩阵各自位于浮点寄存器的集合、向量寄存器的集合、片寄存器的集合、以及存储器中的任一个中。

4. 如权利要求1-3中的任一项所述的处理器,其特征在于:

所述取出电路进一步用于取出解压缩指令,所述解压缩指令指定经压缩的源矩阵和经解压缩的目的地矩阵的位置,其中所述经压缩的结果被指定为所述经压缩的源矩阵,所述经压缩的结果已通过将非零值元素紧缩在一起并且将每个非零值元素的矩阵位置存储在所述头部中而被生成;

所述解码电路进一步用于对所取出的解压缩指令进行解码;并且

所述执行电路进一步用于通过将所述经压缩的源矩阵的非零值元素中的每一个写入所述经解压缩的目的地矩阵内的所述经压缩的源矩阵的非零值元素中的所述每一个的相关联位置来对经解码的解压缩指令作出响应,所述相关联位置由所述头部确定。

5. 如权利要求1-3中的任一项所述的处理器,其特征在于,当所述经压缩的结果通过将非零值元素紧缩在一起而被生成时,所述头部包括多位的值,所述多位的值具有用于所述经解压缩的源矩阵的每个元素位置的位,所述位用于标识所述经解压缩的源矩阵的非零值元素。

6. 如权利要求1-3中的任一项所述的处理器,其特征在于,当所述经压缩的结果通过使用更少的位来表示一个或多个元素而被生成时,所述头部包括多位的值,所述多位的值具有用于所述经解压缩的源矩阵的每个元素位置的位,所述位用于标识由更少的位表示的所述经压缩的结果的元素。

7. 如权利要求1-3中的任一项所述的处理器,其特征在于,当所述执行电路用于通过使用更少的位来表示一个或多个元素而生成所述经压缩的结果时,所述一个或多个元素被替换为指向值的字典的指针,所述指针使用比未压缩的源矩阵元素更少的位。

8. 一种系统,包括存储器和处理器,所述处理器包括:

取出电路,用于取出解压缩指令,所述解压缩指令的格式具有用于指定操作码以及经压缩的源矩阵和经解压缩的目的地矩阵的位置的字段;

解码电路,用于对所取出的解压缩指令进行解码;以及

执行电路,用于响应于经解码的解压缩指令而进行以下操作:

通过以下操作来根据解压缩算法生成经解压缩的结果:当所述经压缩的源矩阵包括紧缩非零值元素时,将所述源矩阵的每个元素复制到所述经解压缩的目的地矩阵内的所述源矩阵的所述每个元素的相关联位置,所述相关联位置由多位的头部标识,所述多位头部针对所述经解压缩的目的地矩阵的每个元素具有一个位,其中对应于非零值元素的位被设置;以及

将所述经解压缩的结果存储到所述经解压缩的目的地矩阵。

9. 如权利要求8所述的系统,其特征在于,所述执行电路进一步用于:在将所述经解压缩的结果存储到所述经解压缩的目的地矩阵之前,对所述经解压缩的结果的元素执行算术或逻辑操作。

10. 如权利要求8所述的系统,其特征在于,所述经压缩的源矩阵和所述经解压缩的目的地矩阵各自位于浮点寄存器的集合、向量寄存器的集合、片寄存器的集合、以及存储器中的任一个中。

11. 如权利要求8-10中的任一项所述的系统,其特征在于:

所述取出电路进一步用于取出压缩指令,所述压缩指令指定经解压缩的源矩阵和经压缩的目的地矩阵的位置;其中所生成的经解压缩的结果被指定为所述经解压缩的源矩阵;

所述解码电路进一步用于对所取出的压缩指令进行解码;并且

所述执行电路进一步用于通过以下任一操作对所述经压缩的源矩阵进行压缩来根据压缩算法对经解码的压缩指令作出响应:将非零值元素紧缩在一起,并且将每个非零值元素的矩阵位置存储在头部中;或者使用更少的位来表示一个或多个元素,并且使用所述头部来标识由更少的位表示的矩阵元素。

12. 如权利要求8-10中的任一项所述的系统,其特征在于,当所述执行电路用于通过使用更少的位来表示一个或多个元素而生成所述经压缩的结果时,所述一个或多个元素被替换为指向值的字典的指针,所述指针使用比未压缩的源矩阵元素更少的位。

13. 一种由处理器执行的方法,所述处理器用于:

使用取出电路来取出压缩指令;

使用解码电路来对所述压缩指令进行解码,所述压缩指令具有用于指定操作码以及经解压缩的源矩阵和经压缩的目的地矩阵的位置的字段;以及

使用执行电路通过以下操作来执行所述压缩指令:

通过经由以下任一操作对所述经解压缩的源矩阵进行压缩来根据压缩算法生成经压缩的结果:将非零值元素紧缩在一起,并且将每个非零值元素的矩阵位置存储在头部中;或者使用更少的位来表示一个或多个元素,并且使用所述头部来标识由更少的位表示的矩阵元素;以及

将所述经压缩的结果存储到所述经压缩的目的地矩阵。

14. 如权利要求13所述的方法,其特征在于,所述执行电路进一步用于:在将所述经压缩的结果存储到所述经压缩的目的地矩阵之前,对所述经压缩的结果的元素执行算术或逻辑操作。

15. 如权利要求13所述的方法,其特征在于,所述经解压缩的源矩阵和所述经压缩的目

的地矩阵各自位于浮点寄存器的集合、向量寄存器的集合、片寄存器的集合、以及存储器中的任一个中。

16. 如权利要求13-15中的任一项所述的方法,其特征在于:

所述取出电路进一步用于取出解压缩指令,所述解压缩指令指定经压缩的源矩阵和经解压缩的目的地矩阵的位置,其中所述经压缩的结果被指定为所述经压缩的源矩阵,所述经压缩的结果已经通过将非零值元素紧缩在一起并且将每个非零值元素的矩阵位置存储在所述头部中而被生成;

所述解码电路进一步用于对所取出的解压缩指令进行解码;并且

所述执行电路进一步用于通过将所述经压缩的源矩阵的非零值元素中的每一个写入所述经解压缩的目的地矩阵内的所述经压缩的源矩阵的非零值元素中的所述每一个的相关联位置来对经解码的解压缩指令作出响应,所述相关联位置由所述头部确定。

17. 如权利要求13-15中的任一项所述的方法,其特征在于,当所述经压缩的结果通过将非零值元素紧缩在一起而被生成时,所述头部包括多位的值,所述多位的值具有用于所述经解压缩的源矩阵的每个元素位置的位,所述位用于标识所述经解压缩的源矩阵的非零值元素。

18. 一种机器可读介质,包括代码,所述代码当被执行时使机器执行如权利要求13-17中的任一项所述的方法。

用于执行矩阵压缩和解压缩指令的系统和方法

技术领域

[0001] 本发明的领域一般涉及计算机处理器架构,并且更具体地涉及用于执行矩阵压缩和解压缩指令的系统和方法。

背景技术

[0002] 在诸如机器学习和其他批量数据处理之类的许多计算任务中,矩阵正变得日益重要。深度学习是一类机器学习算法。诸如深度神经网络的深度学习架构已经被应用于包括计算机视觉、语音识别、自然语言处理、音频识别、社交网络过滤、机器翻译、生物信息学和药物设计的领域。

[0003] 用于深度学习的两种工具推理和训练趋向于低精度算术。使深度学习算法和计算的吞吐量最大化可以帮助满足深度学习处理器的需求,深度学习处理器例如在数据中心中执行深度学习的那些处理器。

[0004] 通用矩阵乘法(GEMM)是在机器学习中并且也在线性代数、统计学和许多其他领域中常见的算法。卷积也是在机器学习中通常被应用的。用于执行矩阵压缩和解压缩操作的指令在机器学习上下文中执行卷积和GEMM算法中是有用的。

附图说明

[0005] 在所附附图中以示例方式而非限制方式来图示本发明,在附图中,类似的附图标记指示类似的要素,其中:

[0006] 图1A图示经配置的片的实施例;

[0007] 图1B图示经配置的片的实施例;

[0008] 图2图示矩阵存储的若干示例;

[0009] 图3图示利用矩阵(片)操作加速器的系统的实施例;

[0010] 图4和图5示出如何使用矩阵操作加速器来共享存储器的不同实施例;

[0011] 图6图示使用片的矩阵乘法累加操作(“TMMA”)的实施例;

[0012] 图7图示链式融合乘法累加指令的迭代的执行的子集的实施例;

[0013] 图8图示链式融合乘法累加指令的迭代的执行的子集的实施例;

[0014] 图9图示链式融合乘法累加指令的迭代的执行的子集的实施例;

[0015] 图10图示链式融合乘法累加指令的迭代的执行的子集的实施例;

[0016] 图11图示根据实施例的尺寸为2的幂的SIMD实现方式,其中,累加器使用比至乘法器的输入的尺寸大的输入尺寸;

[0017] 图12图示利用矩阵操作电路的系统的实施例;

[0018] 图13图示处理器核流水线的实施例,该处理器核流水线支持使用片的矩阵操作;

[0019] 图14图示处理器核流水线的实施例,该处理器核流水线支持使用片的矩阵操作;

[0020] 图15图示按行为主格式和列为主格式表达的矩阵的示例;

[0021] 图16图示矩阵(片)的使用的示例;

- [0022] 图17图示矩阵(片)的使用的方法的实施例;
- [0023] 图18图示根据实施例的对片的使用的配置的支持;
- [0024] 图19图示将支持的矩阵(片)的描述的实施例;
- [0025] 图20(A)-图20(D)图示(多个)寄存器的示例;
- [0026] 图21A图示根据一些实施例的用于执行TileCompress/Decompress指令的硬件处理组件的框图;
- [0027] 图21B图示根据一些实施例的TileCompress指令的示例性执行;
- [0028] 图21C图示根据一些实施例的TileCompress指令的示例性执行;
- [0029] 图21D图示根据一些实施例的TileDecompress指令的示例性执行;
- [0030] 图21E图示根据一些实施例的TileCompress指令的示例性执行;
- [0031] 图21F图示根据一些实施例的TileCompressQuad指令的示例性执行;
- [0032] 图21G图示根据一些实施例的TileDecompress-Compress指令的示例性执行;
- [0033] 图21H图示根据一些实施例的TileCompress-Decompress指令的示例性执行;
- [0034] 图22图示根据一些实施例的执行TileCompress指令的处理器处理流程;
- [0035] 图23图示根据一些实施例的执行TileDecompress指令的处理器处理流程;
- [0036] 图24是图示根据一些实施例的各种TileCompress和TileDecompress指令的格式的框图;
- [0037] 图25A-图25B是图示根据实施例的通用向量友好指令格式及其指令模板的框图;
- [0038] 图25A是图示根据实施例的通用向量友好指令格式及其A类指令模板的框图;
- [0039] 图25B是图示根据实施例的通用向量友好指令格式及其B类指令模板的框图;
- [0040] 图26A是图示根据实施例的示例性专用向量友好指令格式的框图;
- [0041] 图26B是图示根据一个实施例的构成完整操作码字段的具有专用向量友好指令格式的字段的框图;
- [0042] 图26C是图示根据一个实施例的构成寄存器索引字段的具有专用向量友好指令格式的字段的框图;
- [0043] 图26D是图示根据一个实施例的构成扩充操作字段的具有专用向量友好指令格式的字段的框图;
- [0044] 图27是根据一个实施例的寄存器架构的框图;
- [0045] 图28A是图示根据实施例的示例性有序流水线以及示例性寄存器重命名的乱序发布/执行流水线两者的框图;
- [0046] 图28B是图示根据实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核两者的框图;
- [0047] 图29A-图29B图示更具体的示例性有序核架构的框图,该核将是芯片中的若干逻辑块之一(包括相同类型和/或不同类型的其他核);
- [0048] 图29A是根据实施例的单个处理器核以及它与管芯上互连网络的连接及其第二级(L2)高速缓存的本地子集的框图;
- [0049] 图29B是根据实施例的图29A中的处理器核的一部分的展开图;
- [0050] 图30是根据实施例的可具有超过一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器框图;

- [0051] 图31-图34是示例性计算机架构的框图；
- [0052] 图31示出根据本发明的一个实施例的系统的框图；
- [0053] 图32是根据本发明的实施例的第一更具体的示例性系统的框图；
- [0054] 图33是根据本发明的实施例的第二更具体的示例性系统的框图；
- [0055] 图34是根据本发明的实施例的芯片上系统 (SoC) 的框图；以及
- [0056] 图35是根据实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

具体实施方式

[0057] 在下列描述中,阐述了众多特定细节。然而,应当理解,实施例可在没有这些特定细节的情况下实施。在其他实例中,未详细示出公知的电路、结构和技术,以免使对本描述的理解模糊。

[0058] 说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用表明所描述的实施例可以包括特定的特征、结构或特性,但是每个实施例可能不一定都包括该特定的特征、结构或特性。此外,此类短语不一定是指同一个实施例。此外,当结合实施例描述特定的特征、结构或特性时,认为结合无论是否被明确描述的其他实施例而影响此类特征、结构或特性是在本领域技术人员的知识范围之内的。

[0059] 在许多主流处理器中,处置矩阵是困难的和/或指令密集性任务。例如,可将矩阵的多行置入多个紧缩数据(例如,SIMD或向量)寄存器中,随后可单独地对矩阵的多行进行操作。例如,取决于数据尺寸,将两个8x2矩阵相乘可能要求加载或聚集到四个8x1紧缩数据寄存器中。然后,将紧缩数据寄存器的内容相乘。随后,将所得到的紧缩数据寄存器往回分散到存储器。尽管对于小矩阵而言,该场景可能是可接受的,但是将矩阵行聚集在向量寄存器中、然后执行操作、然后将行往回分散到存储器对于较大矩阵通常是不可接受的。所公开实施例提供更好的解决方案。

讨论

[0060] 本文中描述的是用于在诸如中央处理单元(CPU)、图形处理单元(GPU)和加速器之类的计算机硬件中支持矩阵操作的机制。矩阵操作利用表示存储器的一个或多个紧缩区域(诸如,寄存器)的2维(2-D)数据结构。贯穿本说明书,这些2-D数据结构被称为片。注意,矩阵可以比片小(使用少于片的全部),或可利用多个片(矩阵大于任一片的尺寸)。贯穿本说明书,使用矩阵(片)语言来指示使用影响矩阵的片来执行的操作;矩阵是否大于任一片通常是不相关的。

[0061] 每个片可由不同的操作来作用,这些操作诸如本文中详述的那些操作,包括但不限于:矩阵(片)乘法、片加法、片减法、片对角线、片归零、片转置、片点积、片广播、片行广播、片列广播、片乘法、片乘法和累加、片移动,等等。此外,在未来可以与这些操作一起使用或为了支持非数值应用而使用对诸如使用缩放和/或偏置的操作器的支持,非数值应用例如,OpenCL“本地存储器”、数据压缩/解压缩,等等。本文中还描述了用于执行片压缩/解压缩(TileCompress/Decompress)指令的指令。

[0062] 存储(诸如,(非易失性和易失性的)存储器、寄存器、高速缓存等)的多个部分被布置为具有不同横向尺度和纵向尺度的片。例如,片可具有横向尺度4(例如,矩阵的四行)和

纵向尺度8(例如,矩阵的8列)。典型地,横向尺度与元素尺寸(例如,2位、4位、8位、16位、32位、64位、128位等)相关。可支持多种数据类型(单精度浮点、双精度浮点、整数等)。

经配置的片的示例性使用

[0063] 在一些实施例中,可配置片参数。例如,可配置给定的片以提供片选项。示例性片选项包括但不限于:片的行数、片的列数、片是否为有效以及片是否由相等尺寸的片对组成。

[0064] 图1A图示经配置的片的实施例。如图所示,应用存储器102的4kB具有存储于其上的4个1kB的片——片t0 104、片t1 106、片t2 108和片t3 110。在该示例中,这4个片不由对组成,并且每个片具有以行和列布置的元素。片t0 104和片t1 106具有K行和N列的4字节元素(例如,单精度数据),其中 $K=8$,且 $N=32$ 。片t2 108和片t3 110具有K行和 $N/2$ 列的8字节元素(例如,双精度数据)。由于双精度操作数的宽度是单精度操作数的两倍,因此该配置与用于提供片选项的调色板一致,将至少4kB的总存储提供给至少4个名称。在操作中,可使用加载操作和存储操作从存储器加载片以及向存储器存储片。取决于所使用的指令编码方案,可用的应用存储器的量以及可用片的尺寸、数量和配置有所不同。

[0065] 图1B图示经配置的片的实施例。如图所示,应用存储器122的4kB具有存储于其上的2对1kB的片,第一对是片t4L 124和片t4R 126,第二对是片t5L 128和片t5R 130。如图所示,片对被划分为左片和右片。在其他实施例中,片对被划分为偶数片和奇数片。在该示例中,这4个片各自都具有以行和列布置的元素。片t4L 124和片t4R 126具有K行和N列的4字节元素(例如,单精度浮点数据),其中 $K=8$,且 $N=32$ 。片t5L 128和片t5R 130具有K行和 $N/2$ 列的8字节元素(例如,双精度浮点数据)。由于双精度操作数的宽度是单精度操作数的两倍,因此该配置与用于提供片选项的调色板一致,将至少4kB的总存储提供给至少2个名称。图1A的四个片使用4个名称,每一个名称对1kB的片命名,而图1B中的2个片对可使用2个名称来指定成对的片。在一些实施例中,片指令接受成对的片的名称作为操作数。在操作中,可使用加载操作和存储操作从存储器加载片以及向存储器存储片。取决于所使用的指令编码方案,可用的应用存储器的量以及可用片的尺寸、数量和配置有所不同。

[0066] 在一些实施例中,片参数是可定义的。例如,“调色板”用于提供片选项。示例性选项包括但不限于:片名称的数量、存储的行中的字节数、片中的行数和列数,等等。例如,片的最大“高度”(行数)可定义为:

[0067] 片最大行=所构造的存储/(调色板名称的数量*每行的字节数)。

[0068] 由此,可写入应用,使得名称的固定使用将能够利用跨实现方式的不同存储尺寸。

[0069] 使用片配置(“TILECONFIG”)指令完成对片的配置,其中,在所选择的调色板中定义特定的片使用。该声明包括要使用的片名称的数量、每个名称(片)的所请求的行数和列数,并且在一些实施例中包括每个片的所请求的数据类型。在一些实施例中,在TILECONFIG指令的执行期间执行一致性校验,以确定其匹配调色板条目的限制。

示例性片存储类型

[0070] 图2图示矩阵存储的若干示例。在(A)中,片被存储在存储器中。如图所示,每“行”由四个紧缩数据元素组成。为了达到下一“行”,使用跨步值。注意,行可被连续地存储在存储器中。当片存储不映射底层存储器阵列行宽度时,跨步式存储器访问允许对一行以及随后对下一行的访问。

[0071] 从存储器加载片以及向存储器存储片典型地是从应用存储器到紧缩的数据行的跨步式访问。示例性TILELOAD和TILESTORE指令或对于作为加载操作指令中的TILE(片)操作数的应用存储器的其他指令参考在一些实施例中是可重新开始的,以针对每条指令处置(高达)2*行的页错误、未掩码的浮点异常和/或中断。

[0072] 在(B)中,矩阵存储在由多个寄存器组成的片中,这些寄存器诸如,紧缩数据寄存器(单指令多数据(SIMD)或向量寄存器)。在该示例中,片被叠加在三个物理寄存器上。典型地,使用连续的寄存器,然而,情况不必是这样。

[0073] 在(C)中,矩阵被存储在可由在片操作中使用的融合乘法累加(FMA)电路访问的非寄存器存储中的片中。该存储可在FMA内部,或邻近FMA。此外,在一些实施例中,如下文所讨论,该存储可用于数据元素,而不是用于整个行或整个片。

[0074] 经由CPUID报告TMMA架构的所支持的参数。在一些实施例中,信息列表包括最大高度和最大SIMD尺度。配置TMMA架构要求指定每个片的尺度、每个片的元素尺寸以及调色板标识符。通过执行TILECONFIG指令来完成该配置。

[0075] TILECONFIG指令的成功执行启用后续的TILE操作器。TILERELASEALL指令清除片配置,并禁用TILE操作(直到下一TILECONFIG指令执行)。在一些实施例中,在使用片的上下文切换中使用XSAVE、XSTORE等。在一些实施例中,在XSAVE中使用2个XCRO位,一个用于TILECONFIG元数据,一个位与实际的片有效载荷数据对应。

[0076] TILECONFIG不仅配置片使用,还设置状态变量,该状态变量指示在片经配置的情况下程序在代码区域中。实现方式可枚举对可与片区域一起使用的其他指令的限制,诸如,没有对现有寄存器组的使用,等等。

[0077] 退出片区域典型地利用TILERELASEALL指令来完成。该指令不取参数并迅速使所有片无效(指示数据不再需要任何保存或恢复),并且清除与处于片区域中对应的内部状态。

[0078] 在一些实施例中,片操作将使超出由片配置指定的尺度的任何行和任何列归零。例如,随着每一行被写入,片操作将使超出所配置的列数(将元素的尺寸考虑在内)的数据归零。例如,对于64字节的行以及配置有10行和12列的片,写入FP32元素的操作将以12*4字节向前10行中的每一行写入输出/结果数据,并且使每一行中的其余的4*4字节归零。片操作还对前10个经配置的行之后的任何行完全归零。当使用具有64字节的行的1K的片时,将会有16行,因此,在该示例中,最后6行也将被归零。

[0079] 在一些实施例中,当加载数据时,上下文恢复指令(例如,XRSTOR)强制使超出片的所配置的行的数据将被维持为零。如果没有有效配置,则所有行被归零。对片数据的XRSTOR能够加载超出那些所配置的列的列中的无用信息。XRSTOR对超出所配置的列数进行清除不应当是可能的,因为不存在与片配置相关联的元素宽度。

[0080] 当将整个TILE存储区写入存储器时,上下文保存(例如,XSAVE)暴露整个TILE存储区。如果XRSTOR将无用数据加载到片的最右边部分中,则将由XSAVE保存那个数据。对于超出为每个片指定的数量的行,XSAVE将写入零。

[0081] 在一些实施例中,片指令是可重新开始的。访问存储器的操作允许在页错误之后重新开始。凭借受控制和/或状态寄存器控制的对异常的掩码,处理浮点操作的计算指令也允许未掩码的浮点异常。

[0082] 为了支持在这些事件后重新开始指令,这些指令将信息存储在下文详述的起始寄存器中。

矩阵(片)操作系统

示范性硬件支持

[0083] 图3图示利用矩阵(片)操作加速器的系统的实施例。在该图示中,主机处理器/处理系统301将命令311(例如,矩阵操纵操作,诸如,算术或矩阵操纵操作、或加载和存储操作)传递至矩阵操作加速器307。然而,这以这种方式示出,仅用于讨论的目的。如稍后所详述,该加速器307可以是处理核的部分。典型地,作为片操纵操作器指令的命令311将片称为寄存器-寄存器(“reg-reg”)或寄存器-存储器(“reg-mem”)格式。诸如TILESTORE、TILELOAD、TILECONFIG等的其他命令不对片执行数据操作。命令可以是供加速器307处置的经解码的指令(例如,微操作)或宏指令。

[0084] 在该示例中,一致性存储器接口303耦合至主机处理器/处理系统301和矩阵操作加速器307,使得它们能够共享存储器。图4和图5示出如何使用矩阵操作加速器来共享存储器的不同实施例。如图4中所示,主机处理器401和矩阵操作加速器电路405共享同一存储器403。图5图示其中主机处理器501和矩阵操作加速器505不共享存储器,但可访问彼此的存储器的实施例。例如,处理器501可访问片存储器507,并照常利用其主机存储器503。类似地,矩阵操作加速器505可访问主机存储器503,但更典型地使用其自身的存储器507。注意,这些存储器可以是不同类型的。

[0085] 在一些实施例中,矩阵操作加速器307包括耦合至数据缓冲器305的多个FMA 309(在一些实现方式中,这些缓冲器305中的一个或多个被存储在如图所示的网格的FMA中)。数据缓冲器305对从存储器加载的片和/或向存储器存储的片进行缓冲(例如,使用片加载或片存储指令)。数据缓冲器可以是例如多个寄存器。典型地,这些FMA被布置为能够读取和写入片的链式FMA 309的网格。在该示例中,矩阵操作加速器307用于使用片T0、T1和T2来执行矩阵乘法操作。片中的至少一个片被容纳在FMA网格309中。在一些实施例中,操作中的所有片都被存储在FMA网格309中。在其他实施例中,仅子集被存储在FMA网格309中。如图所示,T1被容纳,而T0和T2不被容纳。注意,A、B和C是指这些片的矩阵,这些矩阵可以占据或不占据片的整个空间。

[0086] 图6图示使用片的矩阵乘法累加操作(“TMMA”)的实施例。

[0087] 矩阵(片A 601)中的行数与串联的(链式)FMA的数量匹配,这些串联的FMA包括计算的等待时间。在一些实施例中,行数与串联的FMA的数量不匹配,其可以更小或更大。实现方式可自由地在更小高度的网格上再循环,但是计算保持相同。

[0088] 在该示出的实施例中,源/目的地向量来自N行的片(片C 605),并且FMA的网格611执行N个向量-矩阵操作,从而导致执行片的矩阵乘法的完整指令。片B 603是另一向量源,并将“广播”项提供给每一级中的FMA。

[0089] 在操作中,在一些实施例中,(存储在片B 603中的)矩阵B的元素跨FMA的矩形网格散布。(存储在片A 601中的)矩阵B使其行的元素被转置,以与FMA的矩形网格的列尺度匹配。在网格中的每个FMA处,A和B的元素被相乘,并被加到(来自上方的图中)传入的被加数,并且传出的和被传递至FMA的下一行(或最终输出)。

[0090] 单个步骤的等待时间与K(矩阵B的行高)成比例,并且从属的TMMA典型地(在单片

中或跨片)具有足够的源-目的地行以隐藏该等待时间。实现方式还可跨时间步长分割SIMD(紧缩数据元素)尺度M(矩阵A的行高),但是这仅改变K乘以的常数。当程序指定比由TMACC枚举的最大值小的K时,实现方式利用“掩码”或“早出”来自由地实现此。

[0091] 整个TMMA的等待时间与 $N*K$ 成比例。重复率与 N 成比例。每条TMMA指令的MAC的数量为 $N*K*M$ 。

[0092] 图7图示链式融合乘法累加指令的迭代的执行的子集的实施例。具体而言,这图示目的地的一个紧缩数据元素位置的迭代的执行电路。在该实施例中,链式融合乘法累加正对有符号源进行操作,其中,累加器2倍于输入数据的尺寸。

[0093] 第一有符号源(源1 701)和第二有符号源(源2 703)各自都具有四个紧缩数据元素。这些紧缩数据元素中的每一个都存储诸如浮点数据之类的有符号数据。第三有符号源(源3 709)具有两个紧缩数据元素,其中的每一个都存储有符号数据。第一有符号源701的尺寸和第二有符号源703的尺寸是第三有符号源(初始值或先前结果)709的尺寸的一半。例如,第一有符号源701和第二有符号源703可具有32位的紧缩数据元素(例如,单精度浮点),而第三有符号源709可具有64位的紧缩数据元素(例如,双精度浮点)。

[0094] 在该图示中,仅示出第一有符号源701和第二有符号源703的最高有效的两个紧缩数据元素位置以及第三有符号源709的最高有效的紧缩数据元素位置。当然,还将处理其他紧缩数据元素位置。

[0095] 如图所示,成对地处理紧缩数据元素。例如,使用乘法器电路705将第一有符号源701和第二有符号源703的最高有效的紧缩数据元素位置的数据相乘,并且使用乘法器电路707将来自第一有符号源701和第二有符号源703的次高有效的紧缩数据元素位置的数据相乘。在一些实施例中,这些乘法器电路705和707重新用于其他紧缩数据元素位置。在其他实施例中,使用附加的乘法器电路,使得并行地处理紧缩数据元素。在一些上下文中,使用尺寸为有符号第三源709的尺寸的通道来完成并行执行。使用加法电路711将这些乘法中的每个乘法的结果相加。

[0096] (使用不同的加法器713或同一加法器711)将这些乘法的结果的加法的结果加到来自有符号源3 709的最高有效紧缩数据元素位置的数据。

[0097] 最终,第二加法的结果被存储到有符号目的地715中与来自有符号第三源709的所使用的紧缩数据元素位置对应的紧缩数据元素位置中,或者如果有下一迭代,则该第二加法的结果被继续传递到该下一迭代。在一些实施例中,将写掩码应用于此存储,使得如果对应的写掩码(位)被置位,则存储发生,如果对应的写掩码(位)未被置位,则存储不发生。

[0098] 图8图示链式融合乘法累加指令的迭代的执行的子集的实施例。具体而言,这图示目的地的一个紧缩数据元素位置的迭代的执行电路。在该实施例中,链式融合乘法累加正对有符号源进行操作,其中,累加器2倍于输入数据的尺寸。

[0099] 第一有符号源(源1 801)和第二有符号源(源2 803)各自都具有四个紧缩数据元素。这些紧缩数据元素中的每一个都存储诸如整数数据之类的有符号数据。第三有符号源(源3 809)具有两个紧缩数据元素,其中的每一个都存储有符号数据。第一有符号源801的尺寸和第二有符号源803的尺寸是第三有符号源809的尺寸的一半。例如,第一有符号源801和第二有符号源803可具有32位的紧缩数据元素(例如,单精度浮点),而第三有符号源809可具有64位的紧缩数据元素(例如,双精度浮点)。

[0100] 在该图示中,仅示出第一有符号源801和第二有符号源803的最高有效的两个紧缩数据元素位置以及第三有符号源809的最高有效的紧缩数据元素位置。当然,还将处理其他紧缩数据元素位置。

[0100] 如图所示,成对地处理紧缩数据元素。例如,使用乘法器电路805将第一有符号源801和第二有符号源803的最高有效的紧缩数据元素位置的数据相乘,并且使用乘法器电路807将来自第一有符号源801和第二有符号源803的次高有效的紧缩数据元素位置的数据相乘。在一些实施例中,这些乘法器电路805和807重新用于其他紧缩数据元素位置。在其他实施例中,使用附加的乘法器电路,使得并行地处理紧缩数据元素。在一些上下文中,使用尺寸为有符号第三源(初始值或先前迭代结果)809的尺寸的通道来完成并行执行。使用加法/饱和电路813将多个乘法中的每个乘法的结果加到有符号第三源809。

[0101] 当加法导致过大的值时,加法/饱和(累加器)电路813保留操作数的符号。具体而言,对于多路加法与向目的地或下一迭代的写入之间的无限精度结果,饱和评估发生。当累加器813是浮点且输入项是整数时,乘积的和以及浮点累加器输入值被转换为无限精度值(数百位的定点数),执行乘法结果与第三输入的增加,并执行向实际累加器类型的单次舍入。

[0102] 无符号饱和意味着输出值被限于那个元素宽度的最大无符号数(全1)。有符号饱和意味着值被限于处于那个元素宽度的最小负数与最大正数之间的范围中(例如,对于字节,范围为从 $-128 (= -2^7)$ 到 $127 (= 2^7 - 1)$)。

[0103] 加法和饱和校验的结果被存储到有符号结果815中与来自有符号第三源809的所使用的紧缩数据元素位置对应的紧缩数据元素位置中,或者如果有下一迭代,则该结果被继续传递到该下一迭代。在一些实施例中,将写掩码应用于此存储,使得如果对应的写掩码(位)被置位,则存储发生,如果对应的写掩码(位)未被置位,则存储不发生。

[0104] 图9图示链式融合乘法累加指令的迭代的执行的子集的实施例。具体而言,这图示目的地的一个紧缩数据元素位置的迭代的执行电路。在该实施例中,链式融合乘法累加正对有符号源和无符号源进行操作,其中,累加器4倍于输入数据的尺寸。

[0105] 第一有符号源(源1 901)和第二无符号源(源2 903)各自都具有四个紧缩数据元素。这些紧缩数据元素中的每一个都具有诸如浮点数据或整数数据之类的数据。第三有符号源(初始值或结果915)具有存储有符号数据的紧缩数据元素。第一源901的尺寸和第二源903的尺寸是第三有符号源915的尺寸的四分之一。例如,第一源901和第二源903可具有16位的紧缩数据元素(例如,字),而第三有符号源915可具有64位的紧缩数据元素(例如,双精度浮点或64位整数)。

[0106] 在该图示中,仅示出第一源901和第二源903的最高有效的四个紧缩数据元素位置以及第三有符号源915的最高有效的紧缩数据元素位置。当然,如果还有任何其他紧缩数据元素位置,则还将处理这些紧缩数据元素位置。

[0107] 如图所示,按四元组处理紧缩数据元素。例如,使用乘法器电路905将第一源901和第二源903的最高有效的紧缩数据元素位置的数据相乘,使用乘法器电路907将来自第一源901和第二源903的次高有效的紧缩数据元素位置的数据相乘,使用乘法器电路909将来自第一源901和第二源903的第三高有效的紧缩数据元素位置的数据相乘,并且使用乘法器电路911将来自第一源901和第二源903的最低有效的紧缩数据元素位置的数据相乘。在一些

实施例中,在乘法之前,对第一源901的有符号紧缩数据元素进行符号扩展,并且对第二源903的无符号紧缩数据元素进行零扩展。

[0108] 在一些实施例中,这些乘法器电路905-911重新用于其他紧缩数据元素位置。在其他实施例中,使用附加的乘法器电路,使得并行地处理紧缩数据元素。在一些上下文中,使用尺寸为有符号第三源915的尺寸的通道来完成并行执行。使用加法电路913将这些乘法中的每个乘法的结果相加。

[0109] (使用不同的加法器917或同一加法器913)将这些乘法的结果的加法的结果加到来自有符号源3 915的最高有效紧缩数据元素位置的数据。

[0110] 最终,第二加法的结果919被存储到有符号目的地中与来自有符号第三源915的所使用的紧缩数据元素位置对应的紧缩数据元素位置中,或者被传递到下一迭代。在一些实施例中,将写掩码应用于此存储,使得如果对应的写掩码(位)被置位,则存储发生,如果对应的写掩码(位)未被置位,则存储不发生。

[0111] 图10图示链式融合乘法累加指令的迭代的执行的子集的实施例。具体而言,这图示目的地的一个紧缩数据元素位置的迭代的执行电路。在该实施例中,链式融合乘法累加正对有符号源和无符号源进行操作,其中,累加器4倍于输入数据的尺寸。

[0112] 第一有符号源1001和第二无符号源1003各自都具有四个紧缩数据元素。这些紧缩数据元素中的每一个都存储诸如浮点数据或整数数据之类的数据。第三有符号源1015(初始或先前结果)具有存储有符号数据的紧缩数据元素。第一源的尺寸和第二源的尺寸是第三有符号源1015(初始或先前结果)的长度的四分之一。例如,第一源和第二源可具有16位的紧缩数据元素(例如,字),而第三有符号源1015(初始或先前结果)可具有64位的紧缩数据元素(例如,双精度浮点或64位整数)。

[0113] 在该图示中,示出第一有符号源1001和第二无符号源1003的最高有效的四个紧缩数据元素位置以及第三有符号源1015的最高有效的紧缩数据元素位置。当然,如果还有任何其他紧缩数据元素位置,则还将处理这些紧缩数据元素位置。

[0114] 如图所示,按四元组处理紧缩数据元素。例如,使用乘法器电路1005将第一有符号源1001和第二无符号源1003的最高有效的紧缩数据元素位置的数据相乘,使用乘法器电路1007将来自第一有符号源1001和第二无符号源1003的次高有效的紧缩数据元素位置的数据相乘,使用乘法器电路1009将来自第一有符号源1001和第二无符号源1003的第三高有效的紧缩数据元素位置的数据相乘,并且使用乘法器电路1011将来自第一有符号源1001和第二无符号源1003的最低有效的紧缩数据元素位置的数据相乘。在一些实施例中,在乘法之前,对第一有符号源1001的有符号紧缩数据元素进行符号扩展,并且对第二无符号源1003的无符号紧缩数据元素进行零扩展。

[0115] 在一些实施例中,这些乘法器电路1005-1011重新用于其他紧缩数据元素位置。在其他实施例中,使用附加的乘法器电路,使得并行地处理紧缩数据元素。在一些上下文中,使用尺寸为第三有符号源1015(初始或先前结果)的长度的通道来完成并行执行。使用加法器/饱和1013电路将这些乘法结果的加法的结果加到来自第三有符号源1015(初始或先前结果)的最高有效紧缩数据元素位置的数据。

[0116] 当加法导致对于有符号饱和过大或过小的值时,加法/饱和(累加器)电路1013保留操作数的符号。具体而言,对于多路加法与向目的地的写入之间的无限精度结果,饱和评

估发生。当累加器1013是浮点且输入项是整数时,乘积的和以及浮点累加器输入值被转换为无限精度值(数百位的定点数),执行乘法结果与第三输入的加法,并执行向实际累加器类型的单次舍入。

[0117] 加法和饱和校验的结果1019被存储到有符号目的地中与来自第三有符号源1015(初始或先前结果)的所使用的紧缩数据元素位置对应的紧缩数据元素位置中或者被传递到下一迭代。在一些实施例中,将写掩码应用于此存储,使得如果对应的写掩码(位)被置位,则存储发生,如果对应的写掩码(位)未被置位,则存储不发生。

[0118] 图11图示根据实施例的尺寸为2的幂的SIMD实现方式,其中,累加器使用比至乘法器的输入的尺寸大的输入尺寸。注意,(至乘法器的)源和累加器值可以是有符号值或无符号值。对于具有2X输入尺寸的累加器(换言之,累加器输入值的尺寸是源的紧缩数据元素的尺寸的2倍),表1101图示不同的配置。对于字节尺寸的源,累加器使用尺寸为16位的字或半精度浮点(HPFP)值。对于字尺寸的源,累加器使用尺寸为32位的32位整数或单精度浮点(SFPF)值。对于SFPF或32位整数尺寸的源,累加器使用尺寸为64位的64位整数或双精度浮点(DFPF)值。

[0119] 对于具有4X输入尺寸的累加器(换言之,累加器输入值的尺寸是源的紧缩数据元素的尺寸的4倍),表1103图示不同的配置。对于字节尺寸的源,累加器使用尺寸为32位的32位整数或单精度浮点(SFPF)值。在一些实施例中,对于字尺寸的源,累加器使用尺寸为64位的64位整数或双精度浮点(DFPF)值。

[0120] 对于具有8X输入尺寸的累加器(换言之,累加器输入值的尺寸是源的紧缩数据元素的尺寸的8倍),表1105图示配置。对于字节尺寸的源,累加器使用64位整数。

[0121] 如之前所提示,矩阵操作电路可被包括在核中,或可作为外部加速器。图12图示利用矩阵操作电路的系统的实施例。在该图示中,多个实体与环形互连1245耦合。

[0122] 多个核,核0 1201、核1 1203、核2 1205、以及核N 1207提供非基于片的指令支持。在一些实施例中,矩阵操作电路1251设于核1203中,而在其他实施例中,矩阵操作电路1211和1213是在环形互连1245上可访问的。

[0123] 此外,提供一个或多个存储器控制器1223-1225,以代表核和/或矩阵操作电路来与存储器1233和1231通信。

[0124] 图13图示处理器核流水线的实施例,该处理器核流水线支持使用片的矩阵操作。分支预测和解码电路1303执行对来自存储在指令存储1301中的指令的分支预测、对这些指令的解码和/或分支预测和解码两者。例如,本文中详述的指令可存储在指令存储中。在一些实现方式中,分开的电路用于分支预测,并且在一些实施例中,至少一些指令被解码为一个或多个微操作、微代码进入点、微指令、其他指令或使用微代码1305的其他控制信号。分支预测和解码电路1303可使用各种不同的机制来实现。合适机制的示例包括但不限于查找表、硬件实现、可编程逻辑阵列(PLA)、微代码只读存储器(ROM)等。

[0125] 分支预测和解码电路1303耦合至分配/重命名1307电路,在一些实施例中,该分配/重命名1307电路耦合至调度器电路1309。在一些实施例中,这些电路通过执行以下步骤中的一个或多个来提供寄存器重命名、寄存器分配和/或调度功能:1) 将逻辑操作数值重命名为物理操作数值(例如,一些实施例中的寄存器别名表);2) 将状态位和标志分配给经解码的指令;以及3) (例如,在一些实施例中,使用预留站) 调度经解码的指令供在指令池外部

的执行电路上执行。

[0126] 调度器电路1309表示任意数量的不同调度器,包括预留站、中央指令窗口等。调度器电路1309耦合至(多个)物理寄存器堆1315或包括(多个)物理寄存器堆1315。(多个)物理寄存器堆1315中的每一个表示一个或多个物理寄存器堆,其中不同的物理寄存器堆存储一种或多种不同的数据类型,诸如,标量整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点、状态(例如,作为要执行的下一指令的地址的指令指针)、片,等等。在一个实施例中,(多个)物理寄存器堆1315包括向量寄存器电路、写掩码寄存器电路和标量寄存器电路。这些寄存器电路可提供架构向量寄存器、向量掩码寄存器和通用寄存器。(多个)物理寄存器堆1315被引退电路1317覆盖,以图示可实现寄存器重命名和乱序执行的各种方式(诸如,使用(多个)重排序缓冲器和(多个)引退寄存器堆、使用(多个)未来文件(future file)、(多个)历史缓冲器、(多个)引退寄存器堆、使用寄存器映射和寄存器池,等等)。引退电路1317和(多个)物理寄存器堆1315耦合至执行电路1311。

[0127] 尽管在乱序执行的上下文中描述寄存器重命名,但应当理解,寄存器重命名可在有序架构中被使用。虽然处理器的所图示的实施例也可包括分开的指令和数据高速缓存单元以及共享的L2高速缓存单元,但替代实施例也可具有用于指令和数据两者的单个内部高速缓存,诸如例如,第一级(L1)内部高速缓存、或多个级别的内部高速缓存。在一些实施例中,系统可包括内部高速缓存和在核和/或处理器外部的的外部高速缓存的组合。替代地,所有高速缓存都可在核和/或处理器的外部。

[0128] 执行电路1311是一个或多个执行单元的集合,包括标量电路1321、向量/SIMD电路1323和矩阵操作电路1327、以及用于访问高速缓存1313的存储器访问电路1325。执行电路执行各种操作(例如,移位、加法、减法、乘法)并对各种数据类型(例如,标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)执行。尽管一些实施例可以包括专用于特定功能或功能集合的数个执行单元,但是其他实施例可仅包括一个执行单元或全都执行所有功能的多个执行单元。标量电路1321执行标量操作,向量/SIMD电路1323执行向量/SIMD操作,并且矩阵操作电路1327执行本文中详述的矩阵(片)操作。

[0129] 作为示例,示例性寄存器重命名的、乱序发布/执行核架构可以如下实现流水线:1) 指令取出电路执行取出和长度解码级;2) 分支和解码电路1303执行解码级;3) 分配/重命名1307电路执行分配级和重命名级;4) 调度器电路1309执行调度级;5) (耦合至或被包括在调度器电路1309和分配/重命名1307电路和存储器单元中的)(多个)物理寄存器堆执行寄存器读取/存储器读取级;执行电路1311执行执行级;6) 存储器单元和(多个)物理寄存器堆单元执行写回/存储器写入级;7) 各个单元可涉及异常处置级;以及8) 引退单元和(多个)物理寄存器堆单元执行提交级。

[0130] 核可支持一个或多个指令集(例如,x86指令集(具有与较新版本一起添加的一些扩展);加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集;加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集(具有诸如NEON等任选附加扩展)),其中包括本文中描述的(多条)指令。在一个实施例中,核1390包括用于支持紧缩数据指令集扩展(例如,AVX1、AVX2)的逻辑,由此允许使用紧缩数据来执行由许多多媒体应用使用的操作。

[0131] 应当理解,核可支持多线程化(执行两个或更多个并行的操作或线程的集合),并且可以按各种方式来完成该多线程化,各种方式包括时分多线程化、同时多线程化(其中单

个物理核为物理核正在同时多线程化的线程中的每一个线程提供逻辑核)、或其组合(例如,时分取出和解码以及此后的诸如英特尔®超线程化技术中的同时多线程化)。

[0132] 图14图示处理器核流水线的实施例,该处理器核流水线支持使用片的矩阵操作。分支预测和解码电路1403执行对来自存储在指令存储1401中的指令的分支预测、对这些指令的解码和/或分支预测和解码两者。例如,本文中详述的指令可存储在指令存储中。在一些实现方式中,分开的电路用于分支预测,并且在一些实施例中,至少一些指令被解码为一个或多个微操作、微代码进入点、微指令、其他指令或使用微代码1405的其他控制信号。分支预测和解码电路1403可使用各种不同的机制来实现。合适机制的示例包括但不限于查找表、硬件实现、可编程逻辑阵列(PLA)、微代码只读存储器(ROM)等。

[0133] 分支预测和解码电路1403耦合至分配/重命名1407电路,在一些实施例中,该分配/重命名1407电路耦合至调度器电路1409。在一些实施例中,这些电路通过执行以下步骤中的一个或多个来提供寄存器重命名、寄存器分配和/或调度功能:1) 将逻辑操作数值重命名为物理操作数值(例如,一些实施例中的寄存器别名表);2) 将状态位和标志分配给经解码的指令;以及3) (例如,在一些实施例中,使用预留站) 调度经解码的指令供在指令池外部的执行电路上执行。

[0134] 调度器电路1409表示任意数量的不同调度器,包括预留站、中央指令窗口等。(多个)调度器单元调度器电路1409耦合至(多个)物理寄存器堆1415或包括(多个)物理寄存器堆1415。(多个)物理寄存器堆1415中的每一个表示一个或多个物理寄存器堆,其中不同的物理寄存器堆存储一种或多种不同的数据类型,诸如,标量整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点、状态(例如,作为要执行的下一指令的地址的指令指针)、片,等等。在一个实施例中,(多个)物理寄存器堆1415包括向量寄存器电路、写掩码寄存器电路和标量寄存器电路。这些寄存器电路可提供架构向量寄存器、向量掩码寄存器和通用寄存器。(多个)物理寄存器堆1415被引退电路1417覆盖,以图示可实现寄存器重命名和乱序执行的各种方式(诸如,使用(多个)重排序缓冲器和(多个)引退寄存器堆、使用(多个)未来文件(future file)、(多个)历史缓冲器、(多个)引退寄存器堆、使用寄存器映射和寄存器池,等等)。引退电路1417和(多个)物理寄存器堆1415耦合至执行电路1411。

[0135] 尽管在乱序执行的上下文中描述寄存器重命名,但应当理解,寄存器重命名可在有序架构中被使用。虽然处理器的所图示的实施例也可包括分开的指令和数据高速缓存单元以及共享的L2高速缓存单元,但替代实施例也可具有用于指令和数据两者的单个内部高速缓存,诸如例如,第一级(L1)内部高速缓存、或多个级别的内部高速缓存。在一些实施例中,系统可包括内部高速缓存和在核和/或处理器外部的的外部高速缓存的组合。替代地,所有高速缓存都可在核和/或处理器的外部。

[0136] 执行电路1411包括一个或多个执行电路1427的集合以及用于访问高速缓存1413的一个或多个存储器访问电路1425的集合。执行电路1427执行本文中详述的矩阵(片)操作。

[0137] 作为示例,示例性寄存器重命名的、乱序发布/执行核架构可以如下实现流水线:1) 指令取出电路执行取出和长度解码级;2) 分支和解码电路1403执行解码级;3) 分配/重命名1407电路执行分配级和重命名级;4) 调度器电路1409执行调度级;5) (耦合至或被包括在调度器电路1409和分配/重命名1407电路和存储器单元中的)(多个)物理寄存器堆执行寄

寄存器读取/存储器读取级;执行电路1411执行级;6) 存储器单元和(多个)物理寄存器堆单元执行写回/存储器写入级;7) 各个单元可涉及异常处置级;以及8) 引退单元和(多个)物理寄存器堆单元执行提交级。

[0138] 核可支持一个或多个指令集(例如,x86指令集(具有与较新版本一起添加的一些扩展);加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集;加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集(具有诸如NEON等任选附加扩展)),其中包括本文中描述的(多条)指令。在一个实施例中,核1490包括用于支持紧缩数据指令集扩展(例如,AVX1、AVX2)的逻辑,由此允许使用紧缩数据来执行由许多多媒体应用使用的操作。

[0139] 应当理解,核可支持多线程化(执行两个或更多个并行的操作或线程的集合),并且可以按各种方式来完成该多线程化,各种方式包括时分多线程化、同时多线程化(其中单个物理核为物理核正在同时多线程化的线程中的每一个线程提供逻辑核)、或其组合(例如,时分取出和解码以及此后的诸如英特尔®超线程化技术中的同时多线程化)。

布局

[0140] 贯穿本说明书,使用行为主的数据布局来表达数据。列为主的用户应当根据项的定向来变换这些项。图15图示按行为主格式和列为主格式表达的矩阵的示例。如图所示,矩阵A是2x3矩阵。当该矩阵按行为主的格式存储时,行的数据元素是连续的。当该矩阵按列为主格式存储时,列的数据元素是连续的。 $A^T * B^T = (BA)^T$ 是矩阵的公知属性,其中,上标T表示转置。按行为主的数据那样来读取列为主的数据导致看起来像转置矩阵的矩阵。

[0141] 在一些实施例中,在硬件中利用行为主的语义,并且列为主的数据将交换操作数顺序并使结果是矩阵的转置,但是对于从存储器的后续列为主的读取,其是正确的非转置矩阵。

[0142] 例如,如果具有两个要相乘的列为主的矩阵:

$$\begin{array}{ccc} a & b & g \ i \ k \\ c & d * & h \ j \ l = \\ e & f & \\ (3 \times 2) & (2 \times 3) & (3 \times 3) \end{array} \quad \begin{array}{l} ag+bh \ ai+bj \ ak+bl \\ cg+dh \ ci+dj \ ck+dl \\ eg+fh \ ei+fj \ ek+fl \end{array}$$

[0143] 输入矩阵将按如下方式被存储在线性存储器中(列为主):

$$\begin{array}{l} a \ c \ e \ b \ d \ f \\ \text{以及} \\ g \ h \ i \ j \ k \ l. \end{array}$$

[0144] 以尺度2x3和3x2将那些矩阵读取为行为主的,则它们将表现为:

$$\begin{array}{l} a \ c \ e \ \text{以及} \ g \ h \\ b \ d \ f \ i \ j \\ k \ l \end{array}$$

[0145] 交换顺序和矩阵乘法:

$$\begin{array}{ccc} g \ h & a \ c \ e & ag+bh \ cg+dh \ eg+fh \\ i \ j & *b \ d \ f = & ai+bj \ ci+dj \ ei+fj \\ k \ l & & ak+bl \ ck+dl \ ek+fl \end{array}$$

[0146] 转置矩阵移出,并且随后可按行为主的顺序被存储:

ag+bh cg+dh eg+fh ai+bj ci+dj ei+fj ak+bl ck+dl ek+fl

[0147] 并且在后续的列为主的计算中被使用,其是正确的未转置矩阵:

ag+bh	ai+bj	ak+bl
cg+dh	ci+dj	ck+dl
eg+fh	ei+fj	ek+fl

示例性使用

[0148] 图16图示矩阵(片)的使用的示例。在该示例中,矩阵C1601包括两个片,矩阵A1603包括一个片,并且矩阵B1605包括两个片。该图示出用于计算矩阵乘法的算法的内循环的示例。在该示例中,来自矩阵C1601的两个结果片tmm0和tmm1用于将中间结果累加。当来自矩阵A1603的一个片(tmm2)乘以来自矩阵B1605的两个片时,这个片被重复使用2次。指针用于加载来自箭头所指示方向的新A矩阵(片)和两个新B矩阵(片)。未示出的外循环调整用于C片的指针。

[0149] 如图所示的示例性代码包括片配置指令的使用,并且被执行以配置片使用,加载片,用于处理片的循环,将片存储到存储器,并释放片使用。

[0150] 图17图示矩阵(片)的使用的实施例。在1701处,配置片使用。例如,执行TILECONFIG指令以配置片使用,包括设置每个片的行数和列数。典型地,在1703处,从存储器加载至少一个矩阵(片)。在1705处,使用矩阵(片)来执行至少一个矩阵(片)操作。在1707处,将至少一个矩阵(片)向外存储到存储器,并且在1709处,上下文切换可发生。

示例性配置

片配置硬件支持

[0151] 如上文所讨论,片使用通常需要在使用前进行配置。例如,可能不需要完全使用所有的行和列。在一些实施例中不配置这些行和列不仅节省了功率,而且可使用配置来判定操作是否将生成错误。例如,如果M和L不相同,则 $(N \times M) * (L \times N)$ 形式的矩阵乘法通常将不起作用。

[0152] 在使用利用片的矩阵之前,在一些实施例中,将配置片支持。例如,配置每个片有多少行和多少列、将使用的片,等等。TILECONFIG指令是对计算机自身的改进,因为它提供对配置计算机以使用(作为处理器核的部分的、或作为外部设备的)矩阵加速器的支持。具体而言,TILECONFIG指令的执行使得配置从存储器被检取,并被应用于矩阵加速器内的矩阵(片)设置。

片使用配置

[0153] 图18图示根据实施例的对片的使用的配置的支持。存储器1801包含将被支持的矩阵(片)的片描述1803。

[0154] 处理器/核1805的指令执行资源1811将片描述1803的多个方面存储到片配置1817中。片配置1817包括用于详述配置了用于调色板的什么片(每个片中的行数和列数)的调色板表1813以及矩阵支持在使用中的标记。具体而言,指令执行资源1811配置成按片配置1817所指定来使用片。指令执行资源1811还可包括用于指示片使用的机器专用寄存器或配置寄存器。还设置附加的值,诸如,使用中值和开始值。片配置1817利用(多个)寄存器1819来存储片使用和配置信息。

[0155] 图19图示将支持的矩阵(片)的描述的实施例。这是将应STTILECFG指令的执行而

被存储的描述。在该示例中,每个字段为字节。在字节[0]中,存储调色板ID 1901。调色板ID用于对调色板表1813进行索引,该调色板表1813如由配置所定义来根据调色板ID存储片中的字节数以及与该ID相关联的片的每行的字节。

[0156] 字节1存储将被存储在“startRow”寄存器1903中的值,并且字节2存储将被存储在寄存器startP 1905中的值。为了支持在这些事件后重新开始指令,这些指令将信息存储在这些寄存器中。为了支持在诸如上文详述的那些事件之类的中断事件之后重新开始指令,这些指令将信息存储在这些寄存器中。startRow值指示应当被用于重新开始的行。startP值指示当对被使用时用于存储操作的行内的位置,并且在一些实施例中,该startP值指示(对的较低片中的)行的下半部分或(对的较高片中的)行的上半部分。一般而言,不需要行(列)中的该位置。

[0157] 成功地执行矩阵(片)指令将会将startRow和startP两者设置为零,TILECONFIG和STTILECFG是例外。

[0158] 在不重新开始被中断的矩阵(片)指令的任何时刻,使startRow和startP值归零是软件的职责。例如,未掩码的浮点异常处置程序可决定在软件中完成操作,并且将程序计数器值改变为另一指令,通常是下一指令。在这种情况下,在恢复程序之前,软件异常处置程序必须使由操作系统呈现给该软件异常处置程序的异常中的startRow和startP值归零。操作系统随后将使用恢复指令来重新加载那些值。

[0159] 字节3存储片的对的指示(每片1b) 1907。

[0160] 字节16-17存储片0的行数1913和列数1915,字节18-19存储片1的行数和列数,以此类推。换言之,每一2字节组指定片的行数和列数。如果2字节的组不用于指定片参数,则它们应当具有值零。为比实现限制或调色板限制更多的片指定片参数导致错误。未配置的片用0行0列被设置为初始状态。

[0161] 最终,存储器中的配置通常以诸如用于若干连续字节的全零之类的结尾描述结束。

示例性片和片配置存储

[0162] 图20(A)-图20(D)图示(多个)寄存器1819的示例。图20(A)图示多个寄存器1819。如图所示,每个片(TMM0 2001...TMMN 2003)具有分开的寄存器,其中每个寄存器存储那个特定片的行尺寸和列尺寸。StartP 2011和StartRow 2013被存储在分开的寄存器中。对一个或多个状态寄存器2015置位(例如,TILES_CONFIGURED=1)以指示片经配置以供使用。

[0163] 图20(B)图示多个寄存器1819。如图所示,每个片具有用于其行和其列的分开的寄存器。例如,TMM0行配置2021、TMM0列配置2023、StartP 2011和StartRow 2013被存储在分开的寄存器中。对一个或多个状态寄存器2015置位(例如,TILES_CONFIGURED=1)以指示片经配置以供使用。

[0164] 图20(C)图示单个寄存器1819。如图所示,该寄存器将片配置(每片的行和列)2031、StartP 2011和StartRow 2013存储在作为紧缩数据寄存器的单个寄存器中。对一个或多个状态寄存器2015置位(例如,TILES_CONFIGURED=1)以指示片经配置以供使用。

[0165] 图20(D)图示多个寄存器1819。如图所示,单个寄存器存储片配置(每片的行和列)2031。StartP和StartRow被存储在分开的寄存器2011和2013中。对一个或多个状态寄存器2015置位(例如,TILES_CONFIGURED=1)以指示片经配置以供使用。

[0166] 构想了其他组合,诸如,将起始寄存器组合到单个寄存器中,在该单个寄存器中,这些起始寄存器被分开显示,等等。

矩阵压缩和解压缩指令

[0167] 所公开实施例描述分别用于执行对矩阵(片)的压缩或解压缩的指令,有时被称为TileCompress(片压缩)或TileDecompress(片解压缩)指令。所公开实施例对矩阵进行压缩和解压缩,同时将它们加载到寄存器中或同时将它们存储到存储器。描述若干压缩算法。

[0168] 所公开的TileCompress和TileDecompress指令通过减小被转移和维持的数据的尺寸来改善处理器性能。在更少的数据要转移的情况下,存储器访问花费更少的时间。由于存储器访问通常是系统范围的性能瓶颈,因此对存储器访问性能的改善预期也改善总系统性能。

[0169] 在一些实施例中,矩阵在被存储到诸如L1数据高速缓存的存储器之前被压缩。当经压缩的矩阵数据被存储到较低级别的高速缓存时,其有利地贯穿存储器层级结构的不同级别维持其较小尺寸,从而有效地增加可用存储器的尺寸。

[0170] 在一些实施例中,通过以下操作来压缩矩阵:将零值元素替换为非零值元素,仅留下非零值元素来相乘,以及避免花费功率来乘以零。

[0171] 参考图21A-图23示出和描述根据一些实施例的对TileCompress/Decompress指令的处理。参考图24-图26D示出和描述根据所公开实施例的TileCompress/Decompress指令的格式。参考图28-图31进一步示出和描述具有用于处理TileCompress/Decompress指令的执行电路的处理器。参考图32-图35进一步示出和描述用于处理TileCompress/Decompress指令的计算系统。

[0172] 在操作中,为所指定的经解压缩的源矩阵的每个元素生成压缩操作的结果。在一些实施例中,为所指定的经解压缩的源矩阵的两个或更多个元素生成压缩操作的结果。将所生成的一些结果移动到所指定的经压缩的目的地矩阵内的不同的相对位置,例如,以将零值元素替换为非零值元素。所生成的一些结果维持所指定的目的地矩阵内的相同的相对位置,但是为值使用更少的位,例如,经解压缩的源矩阵的双精度浮点值可以被替换为用于指定字典条目的几个位。所指定的经压缩的源矩阵和经解压缩的目的地矩阵的元素可以是浮点寄存器、向量寄存器、片寄存器和存储器中的任一个中的值的集合。

[0173] 在一些实施例中,使用物理寄存器上的叠加结构来支持片寄存器。例如,取决于实现方式,片可以利用16个1024位的寄存器、32个512位的寄存器,等等。在一些实施例中,矩阵操作利用包括表示存储器的一个或多个紧缩区域(诸如,寄存器)的2维(2-D)数据结构的片寄存器。贯穿本说明书,这些2-D数据结构被称为片或片寄存器。

[0174] 一些压缩技术使用头部,其可以被存储在寄存器中或存储器中。参考图27进一步示出和描述用于与所公开实施例一起使用的示例性处理器寄存器堆。

压缩算法

[0175] 所公开实施例支持若干不同的压缩/解压缩算法。

将零值元素替换为非零值元素

[0176] 如上文所提及,所公开的压缩算法中的一个调用搜索矩阵以找到零值元素并且将它们替换为非零值元素。在这样做的过程中,所公开的压缩算法连续地预订所有非零值元素,从而允许它们被读取而无需浪费存储器带宽来读取零值元素。例如,参见图21B和图

21C。在一些实施例中，头部被存储在存储器中或寄存器中，并且包含已经被移动的非零值元素的逻辑矩阵位置。片可以由位掩码伴随，这些位掩码指定应当向其写入元素的目的地。

将共同值替换为对字典条目的引用

[0177] 还可以应用字典方法，针对在其中大部分的值是整个可能范围的小子集的情况。例如，参考图21E示出和描述这种实施例。图21E中所示的实施例使用位掩码来指示哪些元素将使用字典。替代地，每个数据元素可以包括前缀以指示是否使用字典。

使用近似值来替换值范围中的任意值

[0178] 尽管在任何图中未示出，但是上文所描述并且图21E中所示出的字典代替的类似方法用于使用近似值来替换值范围内的元素。例如，假设4.9与5.1之间的浮点数可以被替换为指向近似值的列表或字典中的近似等效值5.0的指针。

指定经压缩的元素的矩阵位置

[0179] 在一些实施例中，例如，如图21F所示，经压缩的矩阵与位掩码头部相关联，诸如图21F的位掩码头部2168B。头部针对每个元素具有一个位，并且用于表示每个非零值元素的逻辑矩阵位置。例如，参考图21F，经压缩的目的地矩阵2168是具有15个非零值元素的64条目矩阵，并且64位非零元素位置位掩码2168B包括被设置为‘1’的15个位以表示每个非零值元素的逻辑矩阵位置。在其他实施例中，值‘0’可以用于表示非零值元素。头部可以在经压缩的片中、或存储器中的不同位置中、或寄存器中。在一些实施例中，头部和/或位掩码被压缩以得到甚至更高效的压缩。

[0180] 在一些实施例中，矩阵位置被指定为对经压缩的元素在其相关联的矩阵中的逻辑位置的索引以及值。

[0181] 在一些实施例中，诸如图21D的经压缩的矩阵2144，非零值和它们的位置索引与值交错。在其他实施例中，位置索引被存储在不同的头部或存储器位置中。

[0182] 如上文所描述，在字典方法中，共同值被替换为到值的列表或字典中的索引。

经压缩的矩阵(片)的格式

[0183] 如本文中所述，经解压缩的矩阵是元素的数组，例如，具有M行和N列的数组，元素具有各种不同格式，包括例如，32位单精度和64位双精度的单精度浮点或双精度浮点，并且还包含4位、8位、16位和32位整数。

[0184] 然而，当被压缩时，M x N矩阵具有更少的非零元素，或针对每元素平均具有更少的位，或既具有更少的非零元素又针对每元素平均具有更少的位。具体而言，在一些实施例中，对源矩阵(片)进行压缩需要移动非零元素以代替零值元素。所公开实施例描述如何跟踪已经移动的此类元素的原始位置。

经压缩的格式:每行的头部标识非零元素

[0185] 图21B图示具有8行和8列的矩阵元素2128A的示例性经压缩的矩阵2128，其中非零元素被紧缩到左边。还示出的是8位的头部非零位置2128B，其中每行的一个头部指示紧缩非零元素中的每一个在原始的未压缩的矩阵2124中的原始位置。例如，元素‘A’，即未压缩的矩阵的第一行中的唯一的非零元素被紧缩到经压缩的矩阵的左边，并且第一行的8位的头部为0100-0000，从而指示‘A’占据经解压缩的源矩阵(片)的逻辑位置1。

[0186] 如所示，经压缩的目的地2128的每个行由8位的头部和多达八个非零元素组成。在一些实施例中，例如，当经压缩的目的地的每个行被存储在128位寄存器中时，并且假设元

素中的每一个是16位的字,在寄存器中没有剩余的空间来存储该8位的头部。在一些此类实施例中,寄存器元素中的原本用于存储数据的一个寄存器元素替代地存储头部。例如,在一些实施例中,经压缩的目的地的每个行由7个数据元素和被用于头部的元素组成。

[0187] 图21C图示具有8行和8列的矩阵元素2138A的示例性经压缩的矩阵2138,其中非零元素被紧缩到前两行中。有利地,矩阵元素2138A的第三到第八行后续可以被忽略,因为它们仅包含零。还示出的是8位的头部非零位置2138B,其中每行的一个头部指示紧缩非零元素中的每一个在原始的未压缩的矩阵2134中的原始位置。例如,紧缩矩阵元素2138A包括被紧缩到前两行中的十四(14)个非零值元素,并且八个头部一起具有被置位的十四(14)个位以指示那些非零值元素的原始位置。

经压缩的格式:与每个元素一起存储的逻辑矩阵位置

[0188] 图21D图示经压缩的矩阵(片)的另一示例性格式。在此,经压缩的源矩阵2144具有8行和8列,并且包括9位的矩阵位置,其中零值元素中的每个元素具有等于64的矩阵位置。出于说明性目的,所有零值元素已经被示出为具有等于64的矩阵位置。但是,在操作中,单个值64可以被应用于零值元素。

经压缩的格式:用字典条目代替所标识的元素

[0189] 图21E图示经压缩的矩阵(片)的另一示例性格式。在此,经压缩的矩阵2158A具有64个条目,其中的12个条目将被来自字典2158C的元素代替。利用‘x’来示出未使用字典的目的地元素以表示不关心的值。使用字典2158B是八个头部的序列,每行有一个头部,这些头部是多位选择器以指示该行的哪些元素将被字典条目代替。有益地,将被代替的元素(否则由32位或64位组成)仅需要两个位来选择四个字典条目中的一个。

经压缩的格式:某些可容忍的准确度损失

[0190] 在一些实施例中,经压缩的格式需要用近似值替换一个或多个元素。在此,经压缩的格式可以遵循图21E的示例,其中经压缩的矩阵的一个或多个值将被代替为从字典2158C取得的近似值。

[0191] 在一些实施例中,压缩需要用近似代替来替换值的范围内的数字。例如,在一些实施例中,参考图21E,执行电路2156用于用5.1来替换具有4.9与5.3之间的值的任何元素。使用近似值可能牺牲一些准确度,但是也可以允许更多的32/64位元素被2位的字典索引替换。

示例性执行

[0192] 图21A是根据一些实施例的用于执行TileCompress/Decompress指令的硬件处理组件的框图。如所示,计算系统2100包括(用于存储TileCompress/Decompress指令的)代码存储2102、(用于取出TileCompress/Decompress指令的)取出电路2104和(用于对所取出的指令进行解码的)的解码电路2106。计算系统2100进一步包括执行电路2108、解压缩电路2110、压缩电路2112、寄存器2114、缓冲器2116、存储器2118,并且可选地包括引退或提交电路2119。解压缩电路2110和压缩电路2112被示出为由虚线边框围绕,其用于指示那些电路在一些实施例中可以被结合到执行电路2108中。

[0193] 在所示出的系统的上下文中,解码电路类似于至少参考图13、图14和图28A-B所示出和描述的解码电路。

[0194] 如所示,TileCompress/Decompress指令2101包括用于指定操作码2101A(例如,

TileCompress或TileDecompress)、目的地矩阵位置2101B、压缩或解压缩算法2101C和源矩阵(片)位置2101D的字段。如本文中所公开,由TileCompress/Decompress指令标识的源和目的地矩阵可以位于寄存器2114、缓冲器2116和存储器2118中的任一个中。

[0195] 在操作中,计算系统2100用于使用取出电路2104和解码电路2106来从代码存储2102取出TileCompress/Decompress指令并对TileCompress/Decompress指令进行解码。执行电路用于通过以下操作来对经解码的TileCompress/Decompress指令作出响应:使用压缩电路2112来对TileCompress指令作出响应,对矩阵执行算术和/或逻辑操作,以及使用解压缩电路2110来对TileDecompress指令作出响应。

[0196] 参考图3-图14进一步示出和描述执行电路。在一些实施例中,执行电路是矩阵操作加速器,诸如,示出和描述为加速器307(图3)的加速器。在一些实施例中,执行电路是矩阵操作电路,诸如,矩阵操作电路405(图4)、505(图5)或1213(图12)和1327(图13)。

[0197] 图21B图示根据一些实施例的TileCompress指令的执行。如所示,TileCompress指令2122包括用于指定操作码2122A(例如,TileCompress)、经压缩的目的地矩阵位置2122B、压缩算法2122C和经解压缩的源矩阵位置2122D的字段。还示出的是所指定的源矩阵2124、包括压缩电路的执行电路2126、以及所指定的经压缩的目的地矩阵2128。

[0198] 在所示出的系统的上下文中,解码电路类似于至少参考图13、图14和图28A-B所示出和描述的解码电路。

[0199] 参考图3-图14进一步示出和描述执行电路。在一些实施例中,执行电路是矩阵操作加速器,诸如,示出和描述为加速器307(图3)的加速器。在一些实施例中,执行电路是矩阵操作电路,诸如,矩阵操作电路405(图4)、505(图5)或1213(图12)和1327(图13)。

[0200] 在操作中,计算系统2120用于通过以下操作生成需要比所指定的经解压缩的源矩阵更少的存储的位的结果矩阵来处理TileCompress指令2122:如此处完成的越过零值元素来紧缩非零值元素,或通过用指向浮点值的列表中的一个或多个项的字典指针来替换一个或多个浮点值来减小矩阵元素的平均位尺寸,如图21E中所示。使用这种字典方法允许用更少的位来表示矩阵,因为每个字典指针包括比其相关联的矩阵元素更少的位。

[0201] 图21C图示根据一些实施例的TileCompress指令的执行。如所示,TileCompress指令2132包括用于指定操作码2132A(例如,TileCompress)、经压缩的目的地矩阵位置2132B、压缩算法2132C和经解压缩的源矩阵位置2132D的字段。还示出的是所指定的源矩阵2134、包括压缩电路的执行电路2136、以及所指定的经压缩的目的地矩阵2138。在此,源矩阵2134的非零值元素已经被紧缩到目的地矩阵2138的前两行中。在操作中,处理器用于通过仅读取前两行并忽略其余行来使对存储器带宽的利用最小化。

[0202] 在所示出的系统的上下文中,解码电路类似于至少参考图13、图14和图28A-B所示出和描述的解码电路。

[0203] 参考图3-图14进一步示出和描述执行电路。在一些实施例中,执行电路是矩阵操作加速器,诸如,示出和描述为加速器307(图3)的加速器。在一些实施例中,执行电路是矩阵操作电路,诸如,矩阵操作电路405(图4)、505(图5)或1213(图12)和1327(图13)。

[0204] 在操作中,计算系统2130用于通过以下操作生成需要比所指定的经解压缩的源矩阵更少的存储的位的结果矩阵来处理TileCompress指令2132:如此处完成的越过零值元素来紧缩非零值元素,或通过用指向浮点值的列表中的一个或多个项的字典指针来替换一个

或多个浮点值来减小矩阵元素的平均位尺寸,如图21E中所示。使用这种字典方法允许用更少的位来表示矩阵,因为每个字典指针包括比其相关联的矩阵元素更少的位。

[0205] 图21D图示根据一些实施例的TileDecompress指令的执行。如所示,TileDecompress指令2142包括用于指定操作码2142A(例如,TileDecompress)、经解压缩的目的地矩阵位置2142B、解压缩算法2142C和经压缩的源矩阵位置2142D的字段。还示出的是所指定的经压缩的源矩阵2144、包括解压缩电路的执行电路2146、以及所指定的经解压缩的目的地矩阵2148。

[0206] 在所示出的系统的上下文中,解码电路类似于至少参考图13、图14和图28A-B所示出和描述的解码电路。

[0207] 参考图3-图14进一步示出和描述执行电路。在一些实施例中,执行电路是矩阵操作加速器,诸如,示出和描述为加速器307(图3)的加速器。在一些实施例中,执行电路是矩阵操作电路,诸如,矩阵操作电路405(图4)、505(图5)或1213(图12)和1327(图13)。

[0208] 在操作中,计算系统2140用于使用取出电路来取出TileDecompress指令2142,该TileDecompress指令2142指定解压缩算法2142C以及由2142D指定的经压缩的源矩阵2144的位置、以及由2142B指定的经解压缩的目的地矩阵2148,其中所指定的经压缩的源矩阵如在图21B中通过越过零值元素紧缩非零值元素并且为在紧缩期间被移动的非零值元素中的每一个存储相关联的矩阵位置而被生成,TileDecompress指令通过将非零值元素中的每一个写入所指定的目的地矩阵2148内的其相关联的矩阵位置并且将所指定的目的地矩阵2148的任何剩余值写为零。

[0209] 图21E图示根据一些实施例的TileCompress指令的执行。如所示,TileCompress指令2152包括用于指定操作码2152A(例如,TileCompress)、经压缩的目的地矩阵位置2152B、压缩算法2152C和经解压缩的源矩阵位置2152D的字段。还示出的是所指定的经解压缩的源矩阵2154、包括压缩电路的执行电路2156、以及所指定的经压缩的目的地矩阵2158,所指定的经压缩的目的地矩阵2158包括矩阵元素2158A和由针对每一行的8位的头部组成的使用字典2158B头部。

[0210] 在所示出的系统的上下文中,解码电路类似于至少参考图13、图14和图28A-B所示出和描述的解码电路。

[0211] 参考图3-图14进一步示出和描述执行电路。在一些实施例中,执行电路是矩阵操作加速器,诸如,示出和描述为加速器307(图3)的加速器。在一些实施例中,执行电路是矩阵操作电路,诸如,矩阵操作电路405(图4)、505(图5)或1213(图12)和1327(图13)。

[0212] 在操作中,计算系统2150用于通过以下操作生成需要比所指定的经解压缩的源矩阵更少的存储的位的结果矩阵来处理TileCompress指令:通过用指向浮点值的字典或列表的字典指针来替换一个或多个浮点值来减小矩阵元素的平均位尺寸,每个字典指针包括比其相关联的矩阵元素更少的位。在此,字典指针各自仅需要2个位。

[0213] 图21F图示根据一些实施例的TileCompressQuad指令的执行。如所示,TileCompressQuad指令2162包括用于指定操作码2162A(例如,TileCompressQuad)、经压缩的目的地矩阵位置2162B、压缩算法2162C和经解压缩的源矩阵位置2162D的字段。还示出的是所指定的经解压缩的源矩阵2164、包括压缩电路的执行电路2166、以及所指定的经压缩的目的地矩阵2168,所指定的经压缩的目的地矩阵2168包括矩阵元素2168A和非零元素位

置位掩码2168B。

[0214] 在所示出的系统的上下文中,解码电路类似于至少参考图13、图14和图28A-B所示出和描述的解码电路。

[0215] 参考图3-图14进一步示出和描述执行电路。在一些实施例中,执行电路是矩阵操作加速器,诸如,示出和描述为加速器307(图3)的加速器。在一些实施例中,执行电路是矩阵操作电路,诸如,矩阵操作电路405(图4)、505(图5)或1213(图12)和1327(图13)。

[0216] 在操作中,计算系统2160用于通过以下操作生成需要比所指定的经解压缩的源矩阵更少的存储的位的结果矩阵来处理TileCompressQuad指令2162:越过零值元素来紧缩非零值元素,如参考图21B所示出和描述。但是在此,未压缩的源矩阵2164已经被分割为四个象限,并且每个象限的非零值被写入所指定的目的地矩阵的不同行。

[0217] 图21G图示根据一些实施例的TileDecompressOpCompress指令的执行。如所示,TileDecompressOpCompress指令2172包括用于指定操作码2172A(例如,TileDecompressOpCompress)、经压缩的目的地矩阵位置2172B、解压缩算法2172C、经压缩的源矩阵位置2172D、算术或逻辑操作2172E、以及压缩算法2172F的字段。还示出的是包括矩阵元素2174A和非零选择2174B的所指定的经压缩的源矩阵2174,包括解压缩电路、算术或逻辑操作电路和压缩电路的执行电路2176,以及包括矩阵元素2178A和非零元素位置位掩码2178B的所指定的经压缩的目的地矩阵2178。

[0218] 参考图3-图14进一步示出和描述执行电路。在一些实施例中,执行电路是矩阵操作加速器,诸如,示出和描述为加速器307(图3)的加速器。在一些实施例中,执行电路是矩阵操作电路,诸如,矩阵操作电路405(图4)、505(图5)或1213(图12)和1327(图13)。

[0219] 在操作中,计算系统2170用于通过将所指定的源矩阵的每个元素复制到所指定的目的地矩阵中的其相关联的矩阵位置来对经解码的解压缩指令作出响应,该经解码的解压缩指令指定经压缩的源矩阵位置、解压缩算法和经解压缩的目的地矩阵位置。然后,处理器用于生成对所指定的目的地矩阵的操作的结果。最后,处理器用于通过以下操作对指定经压缩的目的地矩阵位置、压缩算法和包括所生成的结果的未压缩的源矩阵位置的经解码的压缩指令作出响应:对所指定的未压缩的源矩阵进行压缩,并且将经压缩的矩阵和其相关联的矩阵位置写入所指定的经压缩的目的地矩阵。

[0220] 图21H图示根据一些实施例的TileCompressOpDecompress指令的执行。如所示,TileCompressOpDecompress指令2182包括用于指定操作码2182A(例如,TileCompressOpDecompress)、经解压缩的目的地矩阵位置2182B、解压缩算法2182C、经解压缩的源矩阵位置2182D、算术或逻辑操作2182E、以及压缩算法2182F的字段。还示出的是所指定的经解压缩的源矩阵2184、包括压缩电路、算术或逻辑操作电路和解压缩电路的执行电路2186、以及所指定的经解压缩的目的地矩阵2188。

[0221] 在操作中,计算系统2180用于通过以下操作对指定经压缩的目的地矩阵位置、压缩算法和未压缩的源矩阵位置的经解码的压缩指令作出响应来处理TileCompressOpDecompress指令:通过对所指定的未压缩的源矩阵进行压缩,并且将经压缩的矩阵和其相关联的矩阵位置写入所指定的经压缩的目的地矩阵。然后,处理器用于生成对所指定的经压缩的目的地矩阵的操作的结果,并且然后通过以下操作对指定被设置为所生成的结果的经压缩的源矩阵位置、解压缩算法和经解压缩的目的地矩阵位置的经解码

的解压缩指令作出响应:将所指定的源矩阵的每个元素复制到所指定的目的地矩阵中的其相关联的矩阵位置,并且将所指定的目的地矩阵的剩余元素归零。

执行的(多个)示例性方法

[0222] 图22图示执行TileCompress指令的处理器实施例。在2201处,处理器用于使用取出电路来取出压缩指令,该压缩指令指定压缩算法以及经解压缩的源矩阵和经压缩的目的地矩阵的位置。在2203处,对所取出的压缩指令进行解码。例如,由诸如本文中详述的解码电路对取出的TileCompress指令进行解码。

[0223] 在2205处,处理器用于使用执行电路通过以下操作生成需要比所指定的经解压缩的源矩阵更少的存储的位的结果矩阵来对经解码的压缩指令作出响应:越过零值元素来紧缩非零值元素;或通过用指向浮点值的列表的字典指针来替换一个或多个浮点值来减小矩阵元素的平均位尺寸,每个字典指针包括比其相关联的矩阵元素更少的位。在一些实施例中,在2207处,提交或引退所执行的指令,这是可选的(如其虚线边框所指示),这体现在其可以在不同的时间发生,或者根本不发生。

[0224] 图23图示执行TileDecompress指令的处理器实施例。在2301处,处理器用于使用取出电路来取出具有格式的压缩指令,该格式具有用于指定操作码以及经解压缩的源矩阵和经压缩的目的地矩阵的位置的字段。在2303处,对所取出的压缩指令进行解码。例如,由诸如本文中详述的至少在图13、图14和图28A-B处的解码电路对所取出的TileDecompress指令进行解码。

[0225] 在2305处,处理器用于使用执行电路通过根据压缩算法生成经压缩的结果并将经压缩的结果存储到所指定的经压缩的目的地矩阵来对经解码的解压缩指令作出响应,所述根据压缩算法生成经压缩的结果通过压缩所指定的经解压缩的源矩阵,所述压缩所指定的经解压缩的源矩阵通过以下任一操作:将非零值元素紧缩在一起,并且将每个非零值元素的矩阵位置存储在头部中;或者使用更少的位来表示一个或多个元素,并且使用头部来标识由更少的位表示的矩阵元素。在一些实施例中,在2307处,提交或引退所执行的指令,这是可选的(如其虚线边框所指示),这体现在其可以在不同的时间发生,或者根本不发生。

(多个)示例性指令格式

[0226] 图24是图示根据一些实施例的TileCompress/Decompress指令的格式的框图。

[0227] 如所示,TileCompress指令2402包括用于指定操作码2402A、经压缩的目的地位位置2402B、压缩算法2402C和经解压缩的源位置2402D的字段。压缩算法2402C是可选的,如其虚线边框所指示,这体现在处理器在一些实施例中用于使用预定的默认压缩算法。源位置2402D和目的地位位置2402B可以指定向量寄存器的集合和片寄存器的集合中的任一个中的矩阵(片)。在一些实施例中,目的地指定存储器中的矩阵(片)。操作码2402A被示出为包括星号,其用于传达附加前缀和/或后缀可以被添加以指定指令行为。尽管未示出,在一些实施例中,TileCompress指令2402可选地包括用于指定指令行为的附加字段,包括元素尺寸(8b、16b、32b和64b)、源和目的地矩阵行(M)和列(N)。参考图25A-B和图26A-D进一步示出和描述TileCompress指令2402的格式。

[0228] 预期TileCompress/TileDecompress指令的加载解压缩和存储压缩变型是常用的。

[0229] 还示出,TileDecompress指令2412包括用于指定操作码2412A、经解压缩的目的地

位置2412B、解压缩算法2412C和经压缩的源位置2412D的字段。解压缩算法2412C是可选的,如其虚线边框所指示,这体现在处理器在一些实施例中用于使用预定的默认解压缩算法。源位置2412D和目的地位置2412B可以指定向量寄存器的集合和片寄存器的集合中的一个中的矩阵(片)。在一些实施例中,目的地指定存储器中的矩阵(片)。操作码2412A被示出为包括星号,其用于传达附加前缀和/或后缀可以被添加以指定指令行为。尽管未示出,在一些实施例中,TileDecompress指令2412可选地包括用于指定指令行为的附加字段,包括元素尺寸(8b、16b、32b和64b)、源和目的地矩阵行(M)和列(N)。参考图25A-B和图26A-D进一步示出和描述TileDecompress指令2412的格式。

[0230] 如所示,TileDecompressOpCompress指令2422包括用于指定操作码2422A、经压缩的目的地位置2422B、解压缩算法2422C、经压缩的源位置2422D、算术或逻辑操作2422E、以及压缩算法2422F的字段。源2422D和目的地位置2422B可以指定向量寄存器的集合和片寄存器的集合中的一个中的矩阵(片)。在一些实施例中,目的地指定存储器中的矩阵(片)。操作码2422A被示出为包括星号,其用于传达附加前缀和/或后缀可以被添加以指定指令行为。尽管未示出,在一些实施例中,TileDecompressOpCompress指令2422可选地包括用于指定指令行为的附加字段,包括元素尺寸(8b、16b、32b和64b)、源和目的地矩阵行(M)和列(N)。参考图25A-B和图26A-D进一步示出和描述TileDecompressOpCompress指令2422的格式。

[0231] 如所示,TileCompressOpDecompress指令2432包括用于指定操作码2432A、经解压缩的目的地位置2432B、解压缩算法2432C、经解压缩的源2432D、算术或逻辑操作2432E、以及压缩算法2432F的字段。源2432D和目的地位置2432B可以指定向量寄存器的集合和片寄存器的集合中的一个中的矩阵(片)。在一些实施例中,目的地指定存储器中的矩阵(片)。操作码2432A被示出为包括星号,其用于传达附加前缀和/或后缀可以被添加以指定指令行为。尽管未示出,在一些实施例中,TileCompressOpDecompress指令2432可选地包括用于指定指令行为的附加字段,包括元素尺寸(8b、16b、32b和64b)、源和目的地矩阵行(M)和列(N)。参考图25A-B和图26A-D进一步示出和描述TileCompressOpDecompress指令2432的格式。

[0232] 本文详述了用于执行上文描述的指令的硬件、软件等的示例。例如,下文所描述的内容详述了指令执行的多个方面,包括诸如取出、解码、调度、执行、引退等之类的各种流水线级。

指令集

[0233] 指令集可包括一种或多种指令格式。给定的指令格式可定义各种字段(例如,位的数量、位的位置)以指定将要执行的操作(例如,操作码)以及将对其执行该操作的(多个)操作数和/或(多个)其他数据字段(例如,掩码),等等。通过指令模板(或子格式)的定义来进一步分解一些指令格式。例如,可将给定指令格式的指令模板定义为具有该指令格式的字段(所包括的字段通常按照相同顺序,但是至少一些字段具有不同的位的位置,因为较少的字段被包括)的不同子集,和/或定义为具有以不同方式进行解释的给定字段。由此,ISA的每一条指令使用给定的指令格式(并且如果经定义,则按照该指令格式的指令模板中的给定的一个指令模板)来表达,并包括用于指定操作和操作数的字段。例如,示例性ADD(加法)指令具有特定的操作码和指令格式,该特定的指令格式包括用于指定该操作码的操作码字

段和用于选择操作数(源1/目的地以及源2)的操作数字段;并且该ADD指令在指令流中出现将使得在操作数字段中具有选择特定操作数的特定的内容。已经推出和/或发布了被称为高级向量扩展(AVX)(AVX1和AVX2)和利用向量扩展(VEX)编码方案的SIMD扩展集(参见例如2014年9月的英特尔® 64和IA-32架构软件开发手册;并且参见2014年10月的英特尔®高级向量扩展编程参考)。

示例性指令格式

[0234] 本文中所述的(多条)指令的实施例能以不同的格式体现。另外,在下文中详述示例性系统、架构和流水线。(多条)指令的实施例可在此类系统、架构和流水线上执行,但是不限于详述的那些系统、架构和流水线。

[0235] 通用向量友好指令格式

[0236] 向量友好指令格式是适于向量指令(例如,存在专用于向量操作的特定字段)的指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例,但是替代实施例仅使用通过向量友好指令格式的向量操作。

[0237] 图25A-图25B是图示根据实施例的通用向量友好指令格式及其指令模板的框图。图25A是图示根据实施例的通用向量友好指令格式及其A类指令模板的框图;而图25B是图示根据实施例的通用向量友好指令格式及其B类指令模板的框图。具体地,针对通用向量友好指令格式2500定义A类和B类指令模板,这两者都包括无存储器访问2505的指令模板和存储器访问2520的指令模板。在向量友好指令格式的上下文中的术语“通用”是指不束缚于任何特定指令集的指令格式。

[0238] 尽管将描述其中向量友好指令格式支持以下情况的实施例:64字节向量操作数长度(或尺寸)与32位(4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此,64字节向量由16个双字尺寸的元素组成,或者替代地由8个四字尺寸的元素组成);64字节向量操作数长度(或尺寸)与16位(2字节)或8位(1字节)数据元素宽度(或尺寸);32字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)或8位(1字节)数据元素宽度(或尺寸);以及16字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(1字节)数据元素宽度(或尺寸);但是替代实施例可支持更大、更小和/或不同的向量操作数尺寸(例如,256字节向量操作数)与更大、更小或不同的数据元素宽度(例如,128位(16字节)数据元素宽度)。

[0239] 图25A中的A类指令模板包括:1)在无存储器访问2505的指令模板内,示出无存储器访问的完全舍入控制型操作2510的指令模板、以及无存储器访问的数据变换型操作2515的指令模板;以及2)在存储器访问2520的指令模板内,示出存储器访问的时效性2525的指令模板和存储器访问的非时效性2530的指令模板。图25B中的B类指令模板包括:1)在无存储器访问2505的指令模板内,示出无存储器访问的写掩码控制的部分舍入控制型操作2512的指令模板以及无存储器访问的写掩码控制的vsize型操作2517的指令模板;以及2)在存储器访问2520的指令模板内,示出存储器访问的写掩码控制2527的指令模板。

[0240] 通用向量友好指令格式2500包括以下列出的按照在图25A-25B中图示的顺序的如下字段。

[0241] 格式字段2540——该字段中的特定值(指令格式标识符值)唯一地标识向量友好指令格式,并且由此标识指令在指令流中以向量友好指令格式出现。由此,该字段对于仅具

有通用向量友好指令格式的指令集是不需要的,在这个意义上该字段是任选的。

[0242] 基础操作字段2542——其内容区分不同的基础操作。

[0243] 寄存器索引字段2544——其内容直接或者通过地址生成来指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PxQ(例如,32x512、16x128、32x1024、64x1024)寄存器堆中选择N个寄存器。尽管在一个实施例中N可多达三个源寄存器和一个目的地寄存器,但是替代实施例可支持更多或更少的源和目的地寄存器(例如,可支持多达两个源,其中这些源中的一个源还用作目的地;可支持多达三个源,其中这些源中的一个源还用作目的地;可支持多达两个源和一个目的地)。

[0244] 修饰符(modifier)字段2546——其内容将指定存储器访问的以通用向量指令格式出现的指令与不指定存储器访问的以通用向量指令格式出现的指令区分开;即在无存储器访问2505的指令模板与存储器访问2520的指令模板之间进行区分。存储器访问操作读取和/或写入到存储器层次(在一些情况下,使用寄存器中的值来指定源和/或目的地地址),而非存储器访问操作不这样(例如,源和目的地是寄存器)。尽管在一个实施例中,该字段还在三种不同的方式之间选择以执行存储器地址计算,但是替代实施例可支持更多、更少或不同的方式来执行存储器地址计算。

[0245] 扩充操作字段2550——其内容区分除基础操作以外还要执行各种不同操作中的哪一个操作。该字段是针对上下文的。在一个实施例中,该字段被分成类字段2568、 α 字段2552和 β 字段2554。扩充操作字段2550允许在单条指令而非2条、3条或4条指令中执行多组共同的操作。

[0246] 比例字段2560——其内容允许用于存储器地址生成(例如,用于使用($2^{\text{比例}} \times \text{索引} + \text{基址}$)的地址生成)的索引字段的内容的按比例缩放。

[0247] 位移字段2562A——其内容用作存储器地址生成的一部分(例如,用于使用($2^{\text{比例}} \times \text{索引} + \text{基址} + \text{位移}$)的地址生成)。

[0248] 位移因数数字段2562B(注意,位移字段2562A直接在位移因数数字段2562B上的并置指示使用一个或另一个)——其内容用作地址生成的一部分;它指定将按比例缩放存储器访问的尺寸(N)的位移因数——其中N是存储器访问中的字节数量(例如,用于使用($2^{\text{比例}} \times \text{索引} + \text{基址} + \text{按比例缩放的位移}$)的地址生成)。忽略冗余的低阶位,并且因此将位移因数数字段的内容乘以存储器操作数总尺寸(N)以生成将在计算有效地址中使用的最终位移。N的值由处理器硬件在运行时基于完整操作码字段2574(稍后在本文中描述)和数据操纵字段2554C确定。位移字段2562A和位移因数数字段2562B不用于无存储器访问2505的指令模板和/或不同的实施例可实现这两者中的仅一个或不实现这两者中的任一个,在这个意义上,位移字段2562A和位移因数数字段2562B是任选的。

[0249] 数据元素宽度字段2564——其内容区分将使用多个数据元素宽度中的哪一个(在一些实施例中用于所有指令;在其他实施例中只用于指令中的一些指令)。如果支持仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度,则该字段是不需要的,在这个意义上,该字段是任选的。

[0250] 写掩码字段2570——其内容逐数据元素位置地控制目的地向量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩码,而B类指令模板支持合并-写掩码和归零-写掩码两者。当合并时,向量掩码允许在执行(由基础操作和

扩充操作指定的)任何操作期间保护目的地中的任何元素集免于更新;在另一实施例中,保持其中对应掩码位具有0的目的地的每一元素的旧值。相反,当归零时,向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间使目的地中的任何元素集归零;在一个实施例中,目的地的元素在对应掩码位具有0值时被设为0。该功能的子集是控制正被执行的操作的向量长度的能力(即,从第一个到最后一个正被修改的元素的跨度),然而,被修改的元素不一定要是连续的。由此,写掩码字段2570允许部分向量操作,这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段2570的内容选择了多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此,写掩码字段2570的内容间接地标识要执行的掩码)的实施例,但是替代实施例替代地或附加地允许掩码写字段2570的内容直接指定要执行的掩码。

[0251] 立即数字段2572——其内容允许对立即数的指定。该字段在实现不支持立即数的通用向量友好格式中不存在且在不使用立即数的指令中不存在,在这个意义上,该字段是任选的。

[0252] 类字段2568——其内容在不同类的指令之间进行区分。参考图25A-图25B,该字段的内容在A类和B类指令之间进行选择。在图25A-图25B中,圆角方形用于指示特定的值存在于字段中(例如,在图25A-图25B中分别用于类字段2568的A类2568A和B类2568B)。

A类指令模板

[0253] 在A类非存储器访问2505的指令模板的情况下, α 字段2552被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如,针对无存储器访问的舍入型操作2510和无存储器访问的数据变换型操作2515的指令模板分别指定舍入2552A.1和数据变换2552A.2)的RS字段2552A,而 β 字段2554区分要执行所指定类型的操作中的哪一种。在无存储器访问2505的指令模板中,比例字段2560、位移字段2562A和位移比例字段2562B不存在。

无存储器访问的指令模板——完全舍入控制型操作

[0254] 在无存储器访问的完全舍入控制型操作2510的指令模板中, β 字段2554被解释为其(多个)内容提供静态舍入的舍入控制字段2554A。尽管在所述实施例中舍入控制字段2554A包括抑制所有浮点异常(SAE)字段2556和舍入操作控制字段2558,但是替代实施例可支持这两个概念,可将这两个概念编码为同一字段,或仅具有这些概念/字段中的一个或另一个(例如,可仅具有舍入操作控制字段2558)。

[0255] SAE字段2556——其内容区分是否禁用异常事件报告;当SAE字段2556的内容指示启用抑制时,给定的指令不报告任何种类的浮点异常标志,并且不唤起任何浮点异常处置程序。

[0256] 舍入操作控制字段2558——其内容区分要执行一组舍入操作中的哪一个(例如,向上舍入、向下舍入、向零舍入以及就近舍入)。由此,舍入操作控制字段2558允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的一个实施例中,舍入操作控制字段2550的内容覆盖(override)该寄存器值。

[0257] 无存储器访问的指令模板——数据变换型操作

[0258] 在无存储器访问的数据变换型操作2515的指令模板中, β 字段2554被解释为数据变换字段2554B,其内容区分要执行多个数据变换中的哪一个(例如,无数据变换、混合、广播)。

[0259] 在A类存储器访问2520的指令模板的情况下, α 字段2552被解释为驱逐提示字段2552B, 其内容区分要使用驱逐提示中的哪一个(在图25A中, 对于存储器访问时效性2525的指令模板和存储器访问非时效性2530的指令模板分别指定时效性的2552B.1和非时效性的2552B.2), 而 β 字段2554被解释为数据操纵字段2554C, 其内容区分要执行多个数据操纵操作(也称为基元(primitive))中的哪一个(例如, 无操纵、广播、源的向上转换以及目的地的向下转换)。存储器访问2520的指令模板包括比例字段2560, 并任选地包括位移字段2562A或位移比例字段2562B。

[0260] 向量存储器指令使用转换支持来执行来自存储器的向量加载以及向存储器的向量存储。如同寻常的向量指令, 向量存储器指令以数据元素式的方式从/向存储器传输数据, 其中实际被传输的元素由被选为写掩码的向量掩码的内容规定。

存储器访问的指令模板——时效性的

[0261] 时效性的数据是可能足够快地被重新使用以从高速缓存操作受益的数据。然而, 这是提示, 并且不同的处理器能以不同的方式实现它, 包括完全忽略该提示。

[0262] 存储器访问的指令模板——非时效性的

[0263] 非时效性的数据是不太可能足够快地被重新使用以从第一级高速缓存中的高速缓存操作受益且应当被给予驱逐优先级的数据。然而, 这是提示, 并且不同的处理器能以不同的方式实现它, 包括完全忽略该提示。

B类指令模板

[0264] 在B类指令模板的情况下, α 字段2552被解释为写掩码控制(Z) 字段2552C, 其内容区分由写掩码字段2570控制的写掩码应当是合并还是归零。

[0265] 在B类非存储器访问2505的指令模板的情况下, β 字段2554的一部分被解释为RL字段2557A, 其内容区分要执行不同扩充操作类型中的哪一种(例如, 针对无存储器访问的写掩码控制部分舍入控制类型操作2512的指令模板和无存储器访问的写掩码控制VSIZE型操作2517的指令模板分别指定舍入2557A.1和向量长度(VSIZE) 2557A.2), 而 β 字段2554的其余部分区分要执行所指定类型的操作中的哪一种。在无存储器访问2505的指令模板中, 比例字段2560、位移字段2562A和位移比例字段2562B不存在。

[0266] 在无存储器访问的写掩码控制部分舍入控制型操作2510的指令模板中, β 字段2554的其余部分被解释为舍入操作字段2559A, 并且禁用异常事件报告(给定的指令不报告任何种类的浮点异常标志, 并且不唤起任何浮点异常处置程序)。

[0267] 舍入操作控制字段2559A——正如舍入操作控制字段2558, 其内容区分要执行一组舍入操作中的哪一个(例如, 向上舍入、向下舍入、向零舍入以及就近舍入)。由此, 舍入操作控制字段2559A允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的一个实施例中, 舍入操作控制字段2550的内容覆盖该寄存器值。

[0268] 在无存储器访问的写掩码控制VSIZE型操作2517的指令模板中, β 字段2554的其余部分被解释为向量长度字段2559B, 其内容区分要执行多个数据向量长度中的哪一个(例如, 128字节、256字节或512字节)。

[0269] 在B类存储器访问2520的指令模板的情况下, β 字段2554的一部分被解释为广播字段2557B, 其内容区分是否要执行广播型数据操纵操作, 而 β 字段2554的其余部分被解释为向量长度字段2559B。存储器访问2520的指令模板包括比例字段2560, 并任选地包括位移字

段2562A或位移比例字段2562B。

[0270] 针对通用向量友好指令格式2500,示出完整操作码字段2574包括格式字段2540、基础操作字段2542和数据元素宽度字段2564。尽管示出了其中完整操作码字段2574包括所有这些字段的一个实施例,但是在不支持所有这些字段的实施例中,完整操作码字段2574包括少于所有的这些字段。完整操作码字段2574提供操作代码(操作码)。

[0271] 扩充操作字段2550、数据元素宽度字段2564和写掩码字段2570允许逐指令地以通用向量友好指令格式指定这些特征。

[0272] 写掩码字段和数据元素宽度字段的组合创建各种类型的指令,因为这些指令允许基于不同的数据元素宽度应用该掩码。

[0273] 在A类和B类内出现的各种指令模板在不同的情形下是有益的。在一些实施例中,不同处理器或处理器内的不同核可支持仅A类、仅B类、或者可支持这两类。举例而言,旨在用于通用计算的高性能通用乱序核可仅支持B类,旨在主要用于图形和/或科学(吞吐量)计算的核可仅支持A类,并且旨在用于通用计算和图形和/或科学(吞吐量)计算两者的核可支持A类和B类两者(当然,具有来自这两类的模板和指令的一些混合、但是并非来自这两类的所有模板和指令的核在范围内)。同样,单个处理器可包括多个核,这多个核全部都支持相同的类,或者其中不同的核支持不同的类。举例而言,在具有单独的图形核和通用核的处理器中,图形核中的旨在主要用于图形和/或科学计算的一个核可仅支持A类,而通用核中的一个或多个可以是具有旨在用于通用计算的仅支持B类的乱序执行和寄存器重命名的高性能通用核。不具有单独的图形核的另一处理器可包括既支持A类又支持B类的一个或多个通用有序或乱序核。当然,在不同实施例中,来自一类的特征也可在其他类中实现。将使以高级语言编写的程序成为(例如,及时编译或静态编译)各种不同的可执行形式,这些可执行形式包括:1) 仅具有由用于执行的目标处理器支持的(多个)类的指令的形式;或者2) 具有替代例程并具有控制流代码的形式,该替代例程使用所有类的指令的不同组合来编写,该控制流代码选择这些例程以基于由当前正在执行代码的处理器支持的指令来执行。

示例性专用向量友好指令格式

[0274] 图26A是图示根据实施例的示例性专用向量友好指令格式的框图。图26A示出专用向量友好指令格式2600,其指定各字段的位置、尺寸、解释和次序、以及那些字段中的一些字段的值,在这个意义上,该专用向量友好指令格式2600是专用的。专用向量友好指令格式2600可用于扩展x86指令集,并且由此字段中的一些字段与如在现有的x86指令集及其扩展(例如,AVX)中所使用的那些字段类似或相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、MOD R/M字段、SIB字段、位移字段和立即数字段一致。图示来自图25的字段,来自图26A的字段映射到来自图25的字段。

[0275] 应当理解,虽然出于说明的目的在通用向量友好指令格式2500的上下文中参考专用向量友好指令格式2600描述了实施例,但是本发明不限于专用向量友好指令格式2600,除非另有声明。例如,通用向量友好指令格式2500构想了各种字段的各种可能的尺寸,而专用向量友好指令格式2600示出为具有特定尺寸的字段。作为具体示例,尽管在专用向量友好指令格式2600中数据元素宽度字段2564被图示为一位字段,但是本发明不限于此(即,通用向量友好指令格式2500构想数据元素宽度字段2564的其他尺寸)。

[0276] 通用向量友好指令格式2500包括以下列出的按照图26A中图示的顺序的如下字

段。

[0277] EVEX前缀2602(字节0-3)——以四字节形式进行编码。

[0278] 格式字段2540(EVEX字节0,位[7:0])——第一字节(EVEX字节0)是格式字段2540,并且它包含0x62(在一个实施例中,为用于区分向量友好指令格式的唯一值)。

[0279] 第二-第四字节(EVEX字节1-3)包括提供专用能力的多个位字段。

[0280] REX字段2605(EVEX字节1,位[7-5])——由EVEX.R位字段(EVEX字节1,位[7]-R)、EVEX.X位字段(EVEX字节1,位[6]-X)以及(2557BEX字节1,位[5]-B)组成。EVEX.R、EVEX.X和EVEX.B位字段提供与对应的VEX位字段相同的功能,并且使用1补码的形式进行编码,即ZMM0被编码为1111B,ZMM15被编码为0000B。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx和bbb)进行编码,由此可通过对EVEX.R、EVEX.X和EVEX.B相加来形成Rrrr、Xxxx和Bbbb。

[0281] REX' 字段2510——这是REX' 字段2510的第一部分,并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.R' 位字段(EVEX字节1,位[4]-R')。在一个实施例中,该位与以下指示的其他位一起以位反转的格式存储以(在公知x86的32位模式下)与BOUND指令进行区分,该BOUND指令的实操作码字节是62,但是在MOD R/M字段(在下文中描述)中不接受MOD字段中的值11;替代实施例不以反转的格式存储该指示的位以及以下其他指示的位。值1用于对较低16个寄存器进行编码。换句话说,通过组合EVEX.R'、EVEX.R以及来自其他字段的其他RRR来形成R' Rrrr。

[0282] 操作码映射字段2615(EVEX字节1,位[3:0]-mmmm)——其内容对隐含的前导操作码字节(0F、0F 38或0F 3)进行编码。

[0283] 数据元素宽度字段2564(EVEX字节2,位[7]-W)——由记号EVEX.W表示。EVEX.W用于定义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。

[0284] EVEX.vvvv 2620(EVEX字节2,位[6:3]-vvvv)——EVEX.vvvv的作用可包括如下:1)EVEX.vvvv对以反转(1补码)形式指定的第一源寄存器操作数进行编码,并且对具有两个或更多个源操作数的指令有效;2)EVEX.vvvv对针对特定向量位移以1补码的形式指定的目的地寄存器操作数进行编码;或者3)EVEX.vvvv不对任何操作数进行编码,该字段被预留,并且应当包含1111b。由此,EVEX.vvvv字段2620对以反转(1补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令,额外不同的EVEX位字段用于将指定符尺寸扩展到32个寄存器。

[0285] EVEX.U 2568类字段(EVEX字节2,位[2]-U)——如果EVEX.U=0,则它指示A类或EVEX.U0;如果EVEX.U=1,则它指示B类或EVEX.U1。

[0286] 前缀编码字段2625(EVEX字节2,位[1:0]-pp)——提供了用于基础操作字段的附加位。除了对以EVEX前缀格式的传统SSE指令提供支持以外,这也具有压缩SIMD前缀的益处(EVEX前缀仅需要2位,而不是需要字节来表达SIMD前缀)。在一个实施例中,为了支持使用以传统格式和以EVEX前缀格式两者的SIMD前缀(66H、F2H、F3H)的传统SSE指令,将这些传统SIMD前缀编码成SIMD前缀编码字段;并且在运行时在被提供给解码器的PLA之前被扩展成传统SIMD前缀(因此,在无需修改的情况下,PLA既可执行传统格式的这些传统指令又可执行EVEX格式的这些传统指令)。虽然较新的指令可将EVEX前缀编码字段的内容直接用作操作码扩展,但是为了一致性,特定实施例以类似的方式扩展,但允许由这些传统SIMD前缀指

定的不同含义。替代实施例可重新设计PLA以支持2位SIMD前缀编码,并且由此不需要扩展。

[0287] α 字段2552 (EVEX字节3,位[7]-EH,也称为EVEX.EH、EVEX.rs、EVEX.RL、EVEX.写掩码控制、以及EVEX.N;也以 α 图示)——如先前所述,该字段是针对上下文的。

[0288] β 字段2554 (EVEX字节3,位[6:4]-SSS,也称为EVEX.s₂₋₀、EVEX.r₂₋₀、EVEX.rr1、EVEX.LL0、EVEX.LL1,还以 $\beta\beta\beta$ 图示)——如前所述,此字段是针对上下文的。

[0289] REX' 字段2510——这是REX'字段的其余部分,并且是可用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.V'位字段(EVEX字节3,位[3]-V')。该位以位反转的格式存储。值1用于对较低16个寄存器进行编码。换句话说,通过组合EVEX.V'、EVEX.vvvv来形成V' VVVV。

[0290] 写掩码字段2570 (EVEX字节3,位[2:0]-kkk)——其内容指定写掩码寄存器中的寄存器的索引,如先前所述。在一个实施例中,特定值EVEX.kkk=000具有暗示没有写掩码用于特定指令的特殊行为(这能以各种方式实现,包括使用硬连线到所有对象的写掩码或绕过掩码硬件的硬件来实现)。

[0291] 实操作码字段2630 (字节4) 还被称为操作码字节。操作码的一部分在该字段中被指定。

[0292] MOD R/M字段2640 (字节5) 包括MOD字段2642、Reg字段2644和R/M字段2646。如先前所述的,MOD字段2642的内容将存储器访问操作和非存储器访问操作区分开。Reg字段2644的作用可被归结为两种情形:对目的地寄存器操作数或源寄存器操作数进行编码;或者被视为操作码扩展,并且不用于对任何指令操作数进行编码。R/M字段2646的作用可包括如下:对引用存储器地址的指令操作数进行编码;或者对目的地寄存器操作数或源寄存器操作数进行编码。

[0293] 比例、索引、基址(SIB)字节(字节6)——如先前所述的,SIB2650的内容用于存储器地址生成。SIB.xxx 2654和SIB.bbb 2656——先前已经针对寄存器索引Xxxx和Bbbb提及了这些字段的内容。

[0294] 位移字段2562A (字节7-10)——当MOD字段2642包含10时,字节7-10是位移字段2562A,并且它与传统32位移(dis₃₂)一样地工作,并且以字节粒度工作。

[0295] 位移因数字段2562B (字节7)——当MOD字段2642包含01时,字节7是位移因数字段2562B。该字段的位置与以字节粒度工作的传统x86指令集8位移(dis₈)的位置相同。由于dis₈是符号扩展的,因此它仅能在-128和127字节偏移之间寻址;在64字节高速缓存行的方面,dis₈使用可被设为仅四个真正有用的值-128、-64、0和64的8位;由于常常需要更大的范围,所以使用dis₃₂;然而,dis₃₂需要4个字节。与dis₈和dis₃₂对比,位移因数字段2562B是dis₈的重新解释;当使用位移因数字段2562B时,通过将位移因数字段的内容乘以存储器操作数访问的尺寸(N)来确定实际位移。该类型的位移被称为dis₈*N。这减小了平均指令长度(单个字节用于位移,但具有大得多的范围)。此类经压缩的位移假设有效位移是存储器访问的粒度的倍数,并且由此地址偏移的冗余低位不需要被编码。换句话说,位移因数字段2562B替代传统x86指令集8位移。由此,位移因数字段2562B以与x86指令集8位移相同的方式被编码(因此,在ModRM/SIB编码规则中没有变化),唯一的不同在于,将dis₈超载至dis₈*N。换句话说,在编码规则或编码长度方面没有变化,而仅在硬件对位移值的解释方面有变化(这需要将位移按比例缩放存储器操作数的尺寸以获得字节式地址

偏移)。立即数字段2572如先前所述地操作。

完整操作码字段

[0296] 图26B是图示根据一个实施例的构成完整操作码字段2574的具有专用向量友好指令格式2600的字段的框图。具体地,完整操作码字段2574包括格式字段2540、基础操作字段2542和数据元素宽度(W)字段2564。基础操作字段2542包括前缀编码字段2625、操作码映射字段2615和实操作码字段2630。

[0297] 寄存器索引字段

[0298] 图26C是图示根据一个实施例的构成寄存器索引字段2544的具有专用向量友好指令格式2600的字段的框图。具体地,寄存器索引字段2544包括REX 2605字段、REX' 2610字段、MODR/M.reg字段2644、MODR/M.r/m字段2646、VVVV字段2620、xxx字段2654和bbb字段2656。

[0299] 扩充操作字段

[0300] 图26D是图示根据一个实施例的构成扩充操作字段2550的具有专用向量友好指令格式2600的字段的框图。当类(U)字段2568包含0时,它表明EVEX.U0(A类2568A);当它包含1时,它表明EVEX.U1(B类2568B)。当U=0且MOD字段2642包含11(表明无存储器访问操作)时, α 字段2552(EVEX字节3,位[7]-EH)被解释为rs字段2552A。当rs字段2552A包含1(舍入2552A.1)时, β 字段2554(EVEX字节3,位[6:4]-SSS)被解释为舍入控制字段2554A。舍入控制字段2554A包括一位SAE字段2556和两位舍入操作字段2558。当rs字段2552A包含0(数据变换2552A.2)时, β 字段2554(EVEX字节3,位[6:4]-SSS)被解释为三位数据变换字段2554B。当U=0且MOD字段2642包含00、01或10(表明存储器访问操作)时, α 字段2552(EVEX字节3,位[7]-EH)被解释为驱逐提示(EH)字段2552B,并且 β 字段2554(EVEX字节3,位[6:4]-SSS)被解释为三位数据操纵字段2554C。

[0301] 当U=1时, α 字段2552(EVEX字节3,位[7]-EH)被解释为写掩码控制(Z)字段2552C。当U=1且MOD字段2642包含11(表明无存储器访问操作)时, β 字段2554的一部分(EVEX字节3,位[4]-S₀)被解释为RL字段2557A;当它包含1(舍入2557A.1)时, β 字段2554的其余部分(EVEX字节3,位[6-5]-S₂₋₁)被解释为舍入操作字段2559A,而当RL字段2557A包含0(VSIZE 2557A.2)时, β 字段2554的其余部分(EVEX字节3,位[6-5]-S₂₋₁)被解释为向量长度字段2559B(EVEX字节3,位[6-5]-L₁₋₀)。当U=1且MOD字段2642包含00、01或10(表明存储器访问操作)时, β 字段2554(EVEX字节3,位[6:4]-SSS)被解释为向量长度字段2559B(EVEX字节3,位[6-5]-L₁₋₀)和广播字段2557B(EVEX字节3,位[4]-B)。

示例性寄存器架构

[0302] 图27是根据一个实施例的寄存器架构2700的框图。在所图示的实施例中,有32个512位宽的向量寄存器2710;这些寄存器被引用为zmm0到zmm31。较低的16个zmm寄存器的较低阶256个位覆盖(overlay)在寄存器ymm0-16上。较低的16个zmm寄存器的较低阶128个位(ymm寄存器的较低阶128个位)覆盖在寄存器xmm0-15上。专用向量友好指令格式2600对这些被覆盖的寄存器堆操作,如在以下表格中所图示。

可调节向量长度	类	操作	寄存器
不包括向量长度字段 2559B 的指令模板	A (图 25A; U=0)	2510、2515、2525、2530	zmm 寄存器(向量长度是 64 字节)
	B (图 25B; U=1)	2512	zmm 寄存器(向量长度是 64 字节)
包括向量长度字段 2559B 的指令模板	B (图 25B; U=1)	2517、2527	zmm、ymm、或 xmm 寄存器(向量长度是 64 字节、32 字节、或 16 字节), 取决于向量长度字段 2559B

[0303] 换句话说,向量长度字段2559B在最大长度与一个或多个其他较短长度之间进行选择,其中每一个此类较短长度是前一长度的一半,并且不具有向量长度字段2559B的指令模板在最大向量长度上操作。此外,在一个实施例中,专用向量友好指令格式2600的B类指令模板对紧缩或标量单/双精度浮点数据以及紧缩或标量整数数据操作。标量操作是对 zmm/ymm/xmm 寄存器中的最低阶数据元素位置执行的操作;取决于实施例,较高阶数据元素位置要么保持与在指令之前相同,要么归零。

[0304] 写掩码寄存器2715——在所图示的实施例中,存在8个写掩码寄存器(k0至k7),每一写掩码寄存器的尺寸是64位。在替代实施例中,写掩码寄存器2715的尺寸是16位。如先前所述,在一个实施例中,向量掩码寄存器k0无法用作写掩码;当将正常指示k0的编码用作写掩码时,它选择硬连线的写掩码0xFFFF,从而有效地禁止写掩码用于那条指令。

[0305] 通用寄存器2725——在所示出的实施例中,有十六个64位通用寄存器,这些寄存器与现有的x86寻址模式一起使用以对存储器操作数寻址。这些寄存器通过名称RAX、RBX、RCX、RDX、RBP、RSI、RDI、RSP以及R8到R15来引用。

[0306] 标量浮点栈寄存器堆(x87栈)2745,在其上面重叠了MMX紧缩整数平坦寄存器堆2750——在所图示的实施例中,x87栈是用于使用x87指令集扩展来对32/64/80位浮点数据执行标量浮点操作的八元素栈;而使用MMX寄存器来对64位紧缩整数数据执行操作,以及在MMX与XMM寄存器之间执行的一些操作保存操作数。

[0307] 替代实施例可以使用更宽的或更窄的寄存器。另外,替代实施例可以使用更多、更少或不同的寄存器堆和寄存器。

[0308] 示例性核架构、处理器和计算机架构

[0309] 处理器核能以不同方式、出于不同的目的、在不同的处理器中实现。例如,此类核的实现可以包括:1)旨在用于通用计算的通用有序核;2)旨在用于通用计算的高性能通用乱序核;3)旨在主要用于图形和/或科学(吞吐量)计算的专用核。不同处理器的实现可包

括:1) CPU,其包括旨在用于通用计算的一个或多个通用有序核和/或旨在用于通用计算的一个或多个通用乱序核;以及2) 协处理器,其包括旨在主要用于图形和/或科学(吞吐量)的一个或多个专用核。此类不同的处理器导致不同的计算机系统架构,这些计算机系统架构可包括:1) 在与CPU分开的芯片上的协处理器;2) 在与CPU相同的封装中但在分开的管芯上的协处理器;3) 与CPU在相同管芯上的协处理器(在该情况下,此类协处理器有时被称为专用逻辑或被称为专用核,该专用逻辑诸如,集成图形和/或科学(吞吐量)逻辑);以及4) 芯片上系统,其可以将所描述的CPU(有时被称为(多个)应用核或(多个)应用处理器)、以上描述的协处理器和附加功能包括在同一管芯上。接着描述示例性核架构,随后描述示例性处理器和计算机架构。

示例性核架构

[0310] 有序和乱序核框图

[0311] 图28A是图示根据各实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。图28B是示出根据各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图。图28A-图28B中的实线框图示有序流水线和有序核,而虚线框的任选增加图示寄存器重命名的、乱序发布/执行流水线和核。考虑到有序方面是乱序方面的子集,将描述乱序方面。

[0312] 在图28A中,处理器流水线2800包括取出级2802、长度解码级2804、解码级2806、分配级2808、重命名级2810、调度(也被称为分派或发布)级2812、寄存器读取/存储器读取级2814、执行级2816、写回/存储器写入级2818、异常处置级2822和提交级2824。

[0313] 图28B示出处理器核2890,该处理器核2890包括前端单元2830,该前端单元2830耦合到执行引擎单元2850,并且前端单元2830和执行引擎单元2850两者都耦合到存储器单元2870。核2890可以是精简指令集计算(RISC)核、复杂指令集计算(CISC)核、超长指令字(VLIW)核、或混合或替代的核类型。作为又一选项,核2890可以是专用核,诸如例如,网络或通信核、压缩引擎、协处理器核、通用计算图形处理单元(GPGPU)核、图形核,等等。

[0314] 前端单元2830包括分支预测单元2832,该分支预测单元2832耦合到指令高速缓存单元2834,该指令高速缓存单元2834耦合到指令转换后备缓冲器(TLB) 2836,该指令转换后备缓冲器2836耦合到指令取出单元2838,该指令取出单元2838耦合到解码单元2840。解码单元2840(或解码器)可对指令解码,并且生成从原始指令解码出的、或以其他方式反映原始指令的、或从原始指令导出的一个或多个微操作、微代码进入点、微指令、其他指令、或其他控制信号作为输出。解码单元2840可使用各种不同的机制来实现。合适机制的示例包括但不限于,查找表、硬件实现、可编程逻辑阵列(PLA)、微代码只读存储器(ROM)等。在一个实施例中,核2890包括存储用于某些宏指令的微代码的微代码ROM或其他介质(例如,在解码单元2840中,或以其他方式在前端单元2830内)。解码单元2840耦合到执行引擎单元2850中的重命名/分配器单元2852。

[0315] 执行引擎单元2850包括重命名/分配器单元2852,该重命名/分配器单元2852耦合到引退单元2854和一个或多个调度器单元的集合2856。(多个)调度器单元2856表示任何数量的不同调度器,包括预留站、中央指令窗等。(多个)调度器单元2856耦合到(多个)物理寄存器堆单元2858。(多个)物理寄存器堆单元2858中的每一个物理寄存器堆单元表示一个或多个物理寄存器堆,其中不同的物理寄存器堆存储一种或多种不同的数据类型,诸如,标量

整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点,状态(例如,作为要执行的下一条指令的地址的指令指针)等等。在一个实施例中,(多个)物理寄存器堆单元2858包括向量寄存器单元、写掩码寄存器单元和标量寄存器单元。这些寄存器单元可以提供架构向量寄存器、向量掩码寄存器和通用寄存器。(多个)物理寄存器堆单元2858由引退单元2854重叠,以图示可实现寄存器重命名和乱序执行的各种方式(例如,使用(多个)重排序缓冲器和(多个)引退寄存器堆;使用(多个)未来文件、(多个)历史缓冲器、(多个)引退寄存器堆;使用寄存器映射和寄存器池,等等)。引退单元2854和(多个)物理寄存器堆单元2858耦合到(多个)执行集群2860。(多个)执行集群2860包括一个或多个执行单元的集合2862以及一个或多个存储器访问单元的集合2864。执行单元2862可执行各种操作(例如,移位、加法、减法、乘法)并可对各种数据类型(例如,标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)执行。尽管一些实施例可以包括专用于特定功能或功能集合的多个执行单元,但是其他实施例可包括仅一个执行单元或全都执行所有功能的多个执行单元。(多个)调度器单元2856、(多个)物理寄存器堆单元2858和(多个)执行集群2860示出为可能有多个,因为某些实施例为某些类型的数据/操作创建分开的流水线(例如,标量整数流水线、标量浮点/紧缩整数/紧缩浮点/向量整数/向量浮点流水线,和/或各自具有其自身的调度器单元、(多个)物理寄存器堆单元和/或执行集群的存储器访问流水线——并且在分开的存储器访问流水线的情况下,实现其中仅该流水线的执行集群具有(多个)存储器访问单元2864的某些实施例)。还应当理解,在使用分开的流水线的情况下,这些流水线中的一个或多个可以是乱序发布/执行,并且其余流水线可以是有序的。

[0316] 存储器访问单元的集合2864耦合到存储器单元2870,该存储器单元2870包括数据TLB单元2872,该数据TLB单元2872耦合到数据高速缓存单元2874,该数据高速缓存单元2874耦合到第二级(L2)高速缓存单元2876。在一个示例性实施例中,存储器访问单元2864可包括加载单元、存储地址单元和存储数据单元,其中的每一个均耦合到存储器单元2870中的数据TLB单元2872。指令高速缓存单元2834还耦合到存储器单元2870中的第二级(L2)高速缓存单元2876。L2高速缓存单元2876耦合到一个或多个其他级别的高速缓存,并最终耦合到主存储器。

[0317] 作为示例,示例性寄存器重命名的乱序发布/执行核架构可如下所述地实现流水线2800:1) 指令取出2838执行取出级2802和长度解码级2804;2) 解码单元2840执行解码级2806;3) 重命名/分配器单元2852执行分配级2808和重命名级2810;4) (多个)调度器单元2856执行调度级2812;5) (多个)物理寄存器堆单元2858和存储器单元2870执行寄存器读取/存储器读取级2814;执行集群2860执行执行级2816;6) 存储器单元2870和(多个)物理寄存器堆单元2858执行写回/存储器写入级2818;7) 各单元可牵涉到异常处置级2822;以及8) 引退单元2854和(多个)物理寄存器堆单元2858执行提交级2824。

[0318] 核2890可支持一个或多个指令集(例如,x86指令集(具有已与较新版本一起添加的一些扩展);加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集;加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集(具有诸如NEON的任选的附加扩展)),其中包括本文中描述的(多条)指令。在一个实施例中,核2890包括用于支持紧缩数据指令集扩展(例如,AVX1、AVX2)的逻辑,由此允许使用紧缩数据来执行由许多多媒体应用使用的操作。

[0319] 应当理解,核可支持多线程化(执行两个或更多个并行的操作或线程的集合),并

且可以按各种方式来完成该多线程化,各种方式包括时分多线程化、同时多线程化(其中单个物理核为物理核正在同时多线程化的线程中的每一个线程提供逻辑核)、或其组合(例如,时分取出和解码以及此后的诸如英特尔®超线程化技术中的同时多线程化)。

[0320] 尽管在乱序执行的上下文中描述了寄存器重命名,但应当理解,可以在有序架构中使用寄存器重命名。尽管所图示的处理器实施例还包括分开的指令和数据高速缓存单元2834/2874以及共享的L2高速缓存单元2876,但是替代实施例可以具有用于指令和数据两者的单个内部高速缓存,诸如例如,第一级(L1)内部高速缓存或多个级别的内部高速缓存。在一些实施例中,该系统可包括内部高速缓存和在核和/或处理器外部的的外部高速缓存的组合。或者,所有高速缓存都可以在核和/或处理器的外部。

具体的示例性有序核架构

[0321] 图29A-图29B图示更具体的示例性有序核架构的框图,该核将是芯片中的若干逻辑块(包括相同类型和/或不同类型的其他核)中的一个逻辑块。取决于应用,逻辑块通过高带宽互连网络(例如,环形网络)与一些固定的功能逻辑、存储器I/O接口和其他必要的I/O逻辑进行通信。

[0322] 图29A是根据实施例的单个处理器核以及它至管芯上互连网络2902的连接及其第二级(L2)高速缓存的本地子集2904的框图。在一个实施例中,指令解码器2900支持具有紧缩数据指令集扩展的x86指令集。L1高速缓存2906允许对进入标量和向量单元中的、对高速缓存存储器的低等待时间访问。尽管在一个实施例中(为了简化设计),标量单元2908和向量单元2910使用分开的寄存器集合(分别为标量寄存器2912和向量寄存器2914),并且在这些寄存器之间传输的数据被写入到存储器,并随后从第一级(L1)高速缓存2906读回,但是替代实施例可以使用不同的方法(例如,使用单个寄存器集合或包括允许数据在这两个寄存器堆之间传输而无需被写入和读回的通信路径)。

[0323] L2高速缓存的本地子集2904是全局L2高速缓存的一部分,该全局L2高速缓存被划分成多个分开的本地子集,每个处理器核一个本地子集。每个处理器核具有到其自身的L2高速缓存的本地子集2904的直接访问路径。由处理器核读取的数据被存储在其L2高速缓存子集2904中,并且可以与其他处理器核访问其自身的本地L2高速缓存子集并行地被快速访问。由处理器核写入的数据被存储在其自身的L2高速缓存子集2904中,并在必要的情况下从其他子集转储清除。环形网络确保共享数据的一致性。环形网络是双向的,以允许诸如处理器核、L2高速缓存和其他逻辑块之类的代理在芯片内彼此通信。每个环形数据路径为每个方向1012位宽。

[0324] 图29B是根据实施例的图29A中的处理器核的一部分的展开图。图29B包括L1高速缓存2904的L1数据高速缓存2906A部分,以及关于向量单元2910和向量寄存器2914的更多细节。具体地,向量单元2910是16宽向量处理单元(VPU)(见16宽ALU 2928),该单元执行整数、单精度浮点以及双精度浮点指令中的一个或多个。该VPU通过混合单元2920支持对寄存器输入的混合,通过数值转换单元2922A-B支持数值转换,并且通过复制单元2924支持对存储器输入的复制。写掩码寄存器2926允许掩蔽所得的向量写入。

[0325] 图30是根据实施例的可具有多于一个的核、可具有集成存储器控制器、以及可具有集成图形器件的处理器3000的框图。图30中的实线框图示具有单个核3002A、系统代理3010、一个或多个总线控制器单元的集合3016的处理器3000,而虚线框的任选增加图示具

有多个核3002A-N、系统代理单元3010中的一个或多个集成存储器控制器单元的集合3014以及专用逻辑3008的替代处理器3000。

[0326] 因此,处理器3000的不同实现可包括:1) CPU,其中专用逻辑3008是集成图形和/或科学(吞吐量)逻辑(其可包括一个或多个核),并且核3002A-N是一个或多个通用核(例如,通用有序核、通用乱序核、这两者的组合);2) 协处理器,其中核3002A-N是旨在主要用于图形和/或科学(吞吐量)的大量专用核;以及3) 协处理器,其中核3002A-N是大量通用有序核。因此,处理器3000可以是通用处理器、协处理器或专用处理器,诸如例如,网络或通信处理器、压缩引擎、图形处理器、GPGPU(通用图形处理单元)、高吞吐量的集成众核(MIC)协处理器(包括30个或更多核)、嵌入式处理器,等等。该处理器可以被实现在一个或多个芯片上。处理器3000可以是一个或多个基板的一部分,和/或可使用多种工艺技术(诸如例如,BiCMOS、CMOS、或NMOS)中的任何技术被实现在一个或多个基板上。

[0327] 存储器层次结构包括核内的一个或多个级别的高速缓存、一个或多个共享高速缓存单元的集合3006、以及耦合到集成存储器控制器单元的集合3014的外部存储器(未示出)。共享高速缓存单元的集合3006可包括一个或多个中间级别的高速缓存,诸如,第二级(L2)、第三级(L3)、第四级(L4)或其他级别的高速缓存、末级高速缓存(LLC)和/或以上各项的组合。虽然在一个实施例中,基于环的互连单元3012将专用逻辑3008(集成图形逻辑是专用逻辑的示例并且在本文中也称为专用逻辑)、共享高速缓存单元的集合3006以及系统代理单元3010/(多个)集成存储器控制器单元3014互连,但是替代实施例可使用任何数量的公知技术来互连此类单元。在一个实施例中,在一个或多个高速缓存单元3006与核3002A-N之间维持一致性。

[0328] 在一些实施例中,一个或多个核3002A-N能够实现多线程化。系统代理3010包括协调和操作核3002A-N的那些部件。系统代理单元3010可包括例如功率控制单元(PCU)和显示单元。PCU可以是对核3002A-N以及专用逻辑3008的功率状态进行调节所需的逻辑和部件,或可包括这些逻辑和部件。显示单元用于驱动一个或多个外部连接的显示器。

[0329] 核3002A-N在架构指令集方面可以是同构的或异构的;即,核3002A-N中的两个或更多个核可能能够执行相同的指令集,而其他核可能能够执行该指令集的仅仅子集或不同的指令集。

[0330] 示例性计算机架构

[0331] 图31-34是示例性计算机架构的框图。本领域中已知的对膝上型设备、台式机、手持PC、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器(DSP)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持设备以及各种其他电子设备的其他系统设计和配置也是合适的。一般地,能够包含如本文中所公开的处理器和/或其他执行逻辑的各种各样的系统或电子设备一般都是合适的。

[0332] 现在参考图31,所示出的是根据本发明一个实施例的系统3100的框图。系统3100可以包括一个或多个处理器3110、3115,这些处理器耦合到控制器中枢3120。在一个实施例中,控制器中枢3120包括图形存储器控制器中枢(GMCH) 3190和输入/输出中枢(IOH) 3150(其可以在分开的芯片上);GMCH 3190包括存储器和图形控制器,存储器3140和协处理器3145耦合到该存储器和图形控制器;IOH 3150将输入/输出(I/O)设备3160耦合到

GMCH3190。或者,存储器和图形控制器中的一个或这两者被集成在(如本文中所描述的)处理器内,存储器3140和协处理器3145直接耦合到处理器3110,并且控制器中枢3120与IOH 3150处于单个芯片中。

[0333] 附加的处理器3115的任选性在图31中通过虚线来表示。每一处理器3110、3115可包括本文中描述的处理核中的一个或多个,并且可以是处理器3000的某一版本。

[0334] 存储器3140可以是例如动态随机存取存储器(DRAM)、相变存储器(PCM)或这两者的组合。对于至少一个实施例,控制器中枢3120经由诸如前端总线(FSB)之类的多分支总线、诸如快速路径互连(QPI)之类的点对点接口、或者类似的连接3195来与(多个)处理器3110、3115进行通信。

[0335] 在一个实施例中,协处理器3145是专用处理器,诸如例如,高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器,等等。在一个实施例中,控制器中枢3120可以包括集成图形加速器。

[0336] 在物理资源3110、3115之间可以存在包括架构、微架构、热、功耗特性等一系列品质度量方面的各种差异。

[0337] 在一个实施例中,处理器3110执行控制一般类型的数据处理操作的指令。嵌入在这些指令内的可以是协处理器指令。处理器3110将这些协处理器指令识别为具有应当由附连的协处理器3145执行的类型。因此,处理器3110在协处理器总线或者其他互连上将这些协处理器指令(或者表示协处理器指令的控制信号)发布到协处理器3145。(多个)协处理器3145接受并执行所接收的协处理器指令。

[0338] 现在参见图32,所示出的是根据本发明的实施例的第一更具体的示例性系统3200的框图。如图32中所示,多处理器系统3200是点对点互连系统,并且包括经由点对点互连3250耦合的第一处理器3270和第二处理器3280。处理器3270和3280中的每一个都可以是处理器3000的某一版本。在一个实施例中,处理器3270和3280分别是处理器3110和3115,而协处理器3238是协处理器3145。在另一实施例中,处理器3270和3280分别是处理器3110和协处理器3145。

[0339] 处理器3270和3280示出为分别包括集成存储器控制器(IMC)单元3272和3282。处理器3270还包括作为其总线控制器单元的一部分的点对点(P-P)接口3276和3278;类似地,第二处理器3280包括P-P接口3286和3288。处理器3270、3280可以经由使用点对点(P-P)接口电路3278、3288的P-P接口3250来交换信息。如图32中所示,IMC 3272和3282将处理器耦合到相应的存储器,即存储器3232和存储器3234,这些存储器可以是本地附连到相应处理器的主存储器的部分。

[0340] 处理器3270、3280可各自经由使用点对点接口电路3276、3294、3286、3298的各个P-P接口3252、3254来与芯片组3290交换信息。芯片组3290可以任选地经由高性能接口3292来与协处理器3238交换信息。在一个实施例中,协处理器3238是专用处理器,诸如例如,高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器,等等。

[0341] 共享高速缓存(未示出)可被包括在任一处理器中,或在这两个处理器的外部但经由P-P互连与这些处理器连接,使得如果处理器被置于低功率模式,则任一个或这两个处理器的本地高速缓存信息可被存储在共享高速缓存中。

[0342] 芯片组3290可以经由接口3296耦合到第一总线3216。在一个实施例中,第一总线

3216可以是外围部件互连(PCI)总线或诸如PCI快速总线或另一第三代I/O互连总线之类的总线,但是本发明的范围不限于此。

[0343] 如图32中所示,各种I/O设备3214可连同总线桥3218一起耦合到第一总线3216,该总线桥3218将第一总线3216耦合到第二总线3220。在一个实施例中,诸如协处理器、高吞吐量MIC处理器、GPGPU、加速器(诸如例如,图形加速器或数字信号处理(DSP)单元)、现场可编程门阵列或任何其他处理器的一个或多个附加处理器3215耦合到第一总线3216。在一个实施例中,第二总线3220可以是低引脚数(LPC)总线。在一个实施例中,各种设备可耦合到第二总线3220,这些设备包括例如键盘和/或鼠标3222、通信设备3227以及存储单元3228,该存储单元3228诸如可包括指令/代码和数据3230的盘驱动器或者其他大容量存储设备。此外,音频I/O 3224可以被耦合到第二总线3220。注意,其他架构是可能的。例如,代替图32的点对点架构,系统可以实现多分支总线或其他此类架构。

[0344] 现在参考图33,示出的是根据本发明的实施例的第二更具体的示例性系统3300的框图。图32和33中的类似元件使用类似的附图标记,并且从图33中省略了图32的某些方面以避免混淆图33的其他方面。

[0345] 图33图示处理器3270、3280可分别包括集成存储器和I/O控制逻辑(“CL”)3272和3282。因此,CL 3272、3282包括集成存储器控制器单元,并包括I/O控制逻辑。图33图示不仅存储器3232、3234耦合到CL 3272、3282,而且I/O设备3314也耦合到控制逻辑3272、3282。传统I/O设备3315被耦合到芯片组3290。

[0346] 现在参考图34,示出的是根据本发明的实施例的SoC 3400的框图。图30中的类似要素使用类似的附图标记。另外,虚线框是更先进的SoC上的任选的特征。在图34中,(多个)互连单元3402被耦合到:应用处理器3410,其包括一个或多个核的集合3002A-N以及(多个)共享高速缓存单元3006,一个或多个核的集合3002A-N包括高速缓存单元3004A-N;系统代理单元3010;(多个)总线控制器单元3016;(多个)集成存储器控制器单元3014;一个或多个协处理器的集合3420,其可包括集成图形逻辑、图像处理、音频处理器和视频处理器;静态随机存取存储器(SRAM)单元3430;直接存储器访问(DMA)单元3432;以及用于耦合到一个或多个外部显示器的显示单元3440。在一个实施例中,(多个)协处理器3420包括专用处理器,诸如例如,网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、或嵌入式处理器,等等。

[0347] 本文公开的机制的各实施例可以被实现在硬件、软件、固件或此类实现方式的组合中。实施例可实现为在可编程系统上执行的计算机程序或程序代码,该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。

[0348] 可将程序代码(诸如,图32中图示的代码3230)应用于输入指令,以执行本文中描述的功能并生成输出信息。可以按已知方式将输出信息应用于一个或多个输出设备。为了本申请的目的,处理系统包括具有处理器的任何系统,该处理器诸如例如,数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)或微处理器。

[0349] 程序代码可以用高级的面向过程的编程语言或面向对象的编程语言来实现,以便与处理系统通信。如果需要,也可用汇编语言或机器语言来实现程序代码。事实上,本文中描述的机制不限于任何特定的编程语言的范围。在任何情况下,该语言可以是编译语言或

解释语言。

[0350] 至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示性指令来实现,该指令表示处理器中的各种逻辑,该指令在被机器读取时使得该机器制造用于执行本文中所述的技术的逻辑。被称为“IP核”的此类表示可以被存储在有形的机器可读介质上,并可被供应给各个客户或生产设施以加载到实际制造该逻辑或处理器的制造机器中。

[0351] 此类机器可读存储介质可以包括但不限于通过机器或设备制造或形成的制品的非暂态、有形布置,其包括存储介质,诸如硬盘;任何其他类型的盘,包括软盘、光盘、紧致盘只读存储器(CD-ROM)、可重写紧致盘(CD-RW)以及磁光盘;半导体器件,诸如,只读存储器(ROM)、诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、闪存、电可擦除可编程只读存储器(EEPROM);相变存储器(PCM);磁卡或光卡;或适于存储电子指令的任何其他类型的介质。

[0352] 因此,实施例还包括非暂态的有形机器可读介质,该介质包含指令或包含设计数据,诸如硬件描述语言(HDL),它定义本文中描述的结构、电路、装置、处理器和/或系统特征。这些实施例也被称为程序产品。

仿真(包括二进制变换、代码变形等)

[0353] 在一些情况下,指令转换器可用于将指令从源指令集转换至目标指令集。例如,指令转换器可以将指令变换(例如,使用静态二进制变换、包括动态编译的动态二进制变换)、变形、仿真或以其他方式转换成要由核处理的一条或多条其他指令。指令转换器可以用软件、硬件、固件、或其组合来实现。指令转换器可以在处理器上、在处理器外、或者部分在处理器上且部分在处理器外。

[0354] 图35是根据实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。在所图示的实施例中,指令转换器是软件指令转换器,但替代地,该指令转换器可以用软件、固件、硬件或其各种组合来实现。图35示出可使用x86编译器3504来编译高级语言3502形式的程序,以生成可由具有至少一个x86指令集核的处理器3516原生执行的x86二进制代码3506。具有至少一个x86指令集核的处理器3516表示通过兼容地执行或以其他方式处理以下各项来执行与具有至少一个x86指令集核的英特尔处理器基本相同的功能的任何处理器:1) 英特尔x86指令集核的指令集的实质部分,或2) 目标为在具有至少一个x86指令集核的英特尔处理器上运行以便取得与具有至少一个x86指令集核的英特尔处理器基本相同的结果的应用或其他软件的目标代码版本。x86编译器3504表示可操作用于生成x86二进制代码3506(例如,目标代码)的编译器,该二进制代码可通过或不通过附加的链接处理在具有至少一个x86指令集核的处理器3516上执行。类似地,图35示出可以使用替代的指令集编译器3508来编译高级语言3502形式的程序,以生成可以由不具有至少一个x86指令集核的处理器3514(例如,具有执行加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集、和/或执行加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集的核的处理器)原生执行的替代的指令集二进制代码3510。指令转换器3512用于将x86二进制代码3506转换成可以由不具有x86指令集核的处理器3514原生执行的代码。该转换后的代码不大可能与替代的指令集二进制代码3510相同,因为能够这样做的指令转换器难以制造;然而,转换后的代码将完成一般操作,并且由来自替代指令集的指令构成。因此,指令转换器3512通过仿真、模拟或任何其他过程来表示允许不具有x86指令集处理器或核的

处理器或其他电子设备执行x86二进制代码3506的软件、固件、硬件或其组合。

进一步示例

[0355] 示例1提供一种示例性处理器,包括:取出电路,用于取出具有格式的压缩指令,该格式具有用于指定操作码以及经解压缩的源矩阵和经压缩的目的地矩阵的位置的字段;解码电路,用于对所取出的压缩指令进行解码;以及执行电路,用于响应于经解码的压缩指令而进行以下操作:通过经由以下任一操作对所指定的经解压缩的源矩阵进行压缩来根据压缩算法生成经压缩的结果:将非零值元素紧缩在一起,并且将每个非零值元素的矩阵位置存储在头部中;或者使用更少的位来表示一个或多个元素,并且使用头部来标识由更少的位表示的矩阵元素;以及将经压缩的结果存储到所指定的经压缩的目的地矩阵。

[0356] 示例2包括示例1的示例性处理器的实质内容,其中执行电路进一步用于:在将经压缩的结果存储到所指定的经压缩的目的地矩阵之前,对经压缩的结果的元素执行算术或逻辑操作。

[0357] 示例3包括示例1的示例性处理器的实质内容,其中所指定的经解压缩的源矩阵和经压缩的目的地矩阵各自位于浮点寄存器的集合、向量寄存器的集合、片寄存器的集合、以及存储器中的任一个中。

[0358] 示例4包括示例1的示例性处理器的实质内容,其中:取出电路进一步用于取出解压缩指令,该解压缩指令指定经压缩的源矩阵和经解压缩的目的地矩阵的位置,其中经压缩的结果被指定为经压缩的源矩阵,经压缩的结果已经通过将非零值元素紧缩在一起并且将每个非零值元素的矩阵位置存储在头部中而被生成;解码电路进一步用于对所取出的解压缩指令进行解码,并且执行电路进一步用于通过将所指定的经压缩的源矩阵的非零值元素中的每一个写入所指定的经解压缩的目的地矩阵内的该所指定的经压缩的源矩阵的非零值元素中的每一个的相关联位置来对经解码的解压缩指令作出响应,该相关联位置由头部确定。

[0359] 示例5包括示例1的示例性处理器的实质内容,其中当经压缩的结果通过将非零值元素紧缩在一起而被生成时,头部包括多位的值,该多位的值具有用于所指定的经解压缩的源矩阵的每个元素位置的位,该位用于标识经解压缩的源矩阵的非零值元素。

[0360] 示例6包括示例1的示例性处理器的实质内容,其中当经压缩的结果通过使用更少的位来表示一个或多个元素而被生成时,头部包括多位的值,该多位的值具有用于所指定的经解压缩的源矩阵的每个元素位置的位,该位用于标识由更少的位表示的经压缩的结果的元素。

[0361] 示例7包括示例1的示例性处理器的实质内容,其中当执行电路用于通过使用更少的位来表示一个或多个元素而生成经压缩的结果时,一个或多个元素被替换为指向值的字典的指针,该指针使用比所指定的未压缩的源矩阵元素更少的位。

[0362] 示例8提供一种示例性处理器,包括:取出电路,用于取出解压缩指令,该解压缩指令的格式具有用于指定操作码以及经压缩的源矩阵和经解压缩的目的地矩阵的位置的字段;解码电路,用于对所取出的解压缩指令进行解码;以及执行电路,用于响应于经解码的解压缩指令而进行以下操作:通过以下操作来根据解压缩算法生成经解压缩的结果:当所指定的经压缩的源矩阵包括紧缩非零值元素时,将所指定的源矩阵的每个元素复制到所指定的经解压缩的目的地矩阵内的所指定的源矩阵的每个元素的相关联位置,该相关联位置

由多位的头部标识,该多位的头部针对所指定的经解压缩的目的地矩阵的每个元素具有一个位,其中对应于非零值元素的位被设置;以及将经解压缩的结果存储到所指定的经解压缩的目的地矩阵。

[0363] 示例9包括示例8的示例性处理器的实质内容,其中执行电路进一步用于:在将经解压缩的结果存储到所指定的经解压缩的目的地矩阵之前,对经解压缩的结果的元素执行算术或逻辑操作。

[0364] 示例10包括示例8的示例性处理器的实质内容,其中所指定的经压缩的源矩阵和经解压缩的目的地矩阵各自位于浮点寄存器的集合、向量寄存器的集合、片寄存器的集合、以及存储器中的任一个中。

[0365] 示例11包括示例8的示例性处理器的实质内容,其中:取出电路进一步用于取出压缩指令,该压缩指令指定经解压缩的源矩阵和经压缩的目的地矩阵的位置;其中所生成的经解压缩的结果被指定为经解压缩的源矩阵,解码电路进一步用于对所取出的压缩指令进行解码,并且执行电路进一步用于通过经由以下任一操作对所指定的经压缩的源矩阵进行压缩来根据压缩算法来对经解码的压缩指令作出响应:将非零值元素紧缩在一起,并且将每个非零值元素的矩阵位置存储在头部中;或者使用更少的位来表示一个或多个元素,并且使用头部来标识由更少的位表示的矩阵元素。

[0366] 示例12包括示例8的示例性处理器的实质内容,其中当执行电路用于通过使用更少的位来表示一个或多个元素而生成经压缩的结果时,一个或多个元素被替换为指向值的字典的指针,该指针使用比所指定的未压缩的源矩阵元素更少的位。

[0367] 示例13提供一种由处理器执行的示例性方法,该处理器用于:使用取出电路来取出具有格式的压缩指令,该格式具有用于指定操作码以及经解压缩的源矩阵和经压缩的目的地矩阵的位置的字段;使用解码电路来对所取出的压缩指令进行解码;以及使用执行电路通过根据压缩算法生成经压缩的结果并将经压缩的结果存储到所指定的经压缩的目的地矩阵来对经解码的压缩指令作出响应,所述根据压缩算法生成经压缩的结果通过压缩所指定的经解压缩的源矩阵,所述压缩所指定的经解压缩的源矩阵通过以下任一操作:将非零值元素紧缩在一起,并且将每个非零值元素的矩阵位置存储在头部中;或者使用更少的位来表示一个或多个元素,并且使用头部来标识由更少的位表示的矩阵元素。

[0368] 示例14包括示例13的示例性方法的实质内容,其中执行电路进一步用于:在将经压缩的结果存储到所指定的经压缩的目的地矩阵之前,对经压缩的结果的元素执行算术或逻辑操作。

[0369] 示例15包括示例13的示例性方法的实质内容,其中所指定的经解压缩的源矩阵和经压缩的目的地矩阵各自位于浮点寄存器的集合、向量寄存器的集合、片寄存器的集合、以及存储器中的任一个中。

[0370] 示例16包括示例13的示例性方法的实质内容,其中:取出电路进一步用于取出解压缩指令,该解压缩指令指定经压缩的源矩阵和经解压缩的目的地矩阵的位置,其中经压缩的结果被指定为经压缩的源矩阵,经压缩的结果已经通过将非零值元素紧缩在一起并且将每个非零值元素的矩阵位置存储在头部中而被生成;解码电路进一步用于对所取出的解压缩指令进行解码,并且执行电路进一步用于通过将所指定的经压缩的源矩阵的非零值元素中的每一个写入所指定的经解压缩的目的地矩阵内的所指定的经压缩的源矩阵的非零

值元素中的每一个的相关联位置来对经解码的解压缩指令作出响应,该相关联位置由头部确定。

[0371] 示例17包括示例13的示例性方法的实质内容,其中当经压缩的结果通过将非零值元素紧缩在一起而被生成时,头部包括多位的值,该多位的值具有用于所指定的经解压缩的源矩阵的每个元素位置的位,该位用于标识经解压缩的源矩阵的非零值元素。

[0372] 示例18提供一种示例性非暂态计算机可读介质,包含指令,该指令当由处理器执行时使处理器用于:使用取出电路来取出解压缩指令,该解压缩指令的格式具有用于指定操作码以及经压缩的源矩阵和经解压缩的目的地矩阵的位置的字段;使用解码电路来对所取出的解压缩指令进行解码;以及使用执行电路来对经解码的解压缩指令作出响应而进行以下操作:通过以下操作来根据解压缩算法生成经解压缩的结果:当所指定的经压缩的源矩阵包括紧缩非零值元素时,将所指定的源矩阵的每个元素复制到所指定的经解压缩的目的地矩阵内的所指定的源矩阵的每个元素的相关联位置,该相关联位置由多位的头部标识,该多位的头部针对所指定的经解压缩的目的地矩阵的每个元素具有一个位,其中对应于非零值元素的位被设置;以及将经解压缩的结果存储到所指定的经解压缩的目的地矩阵。

[0373] 示例19包括示例18的示例性非暂态计算机可读介质的实质内容,其中执行电路进一步用于:在将经解压缩的结果存储到所指定的经解压缩的目的地矩阵之前,对经解压缩的结果的元素执行算术或逻辑操作。

[0374] 示例20包括示例18的示例性非暂态计算机可读介质的实质内容,其中:取出电路进一步用于取出压缩指令,该压缩指令指定经解压缩的源矩阵和经压缩的目的地矩阵的位置;其中所生成的经解压缩的结果被指定为经解压缩的源矩阵,解码电路进一步用于对所取出的压缩指令进行解码,并且执行电路进一步用于通过经由以下任一操作压缩所指定的经压缩的源矩阵来根据压缩算法对经解码的压缩指令作出响应:将非零值元素紧缩在一起,并且将每个非零值元素的矩阵位置存储在头部中;或者使用更少的位来表示一个或多个元素,并且使用头部来标识由更少的位表示的矩阵元素。




图1A




图1B




图2




图3




图4




图5




图6




图7




图8




图9




图10

累加器2X输入尺寸 1101

源	位	累加器	位
字节	8	字/HPFP	16
字	16	整数32/SPFP	32
SPFP/整数32	32	整数64/DPFP	64

累加器4X输入尺寸 1103

源	位	累加器	位
字节	8	整数32/SPFP	32
字	16	整数64/DPFP	64

累加器8X输入尺寸 1105

源	位	累加器	位
字节	8	整数64/DPFP	64

图11




图12




图13




图14

$$A = \begin{bmatrix} A_{11} & A_{12} & A_{13} \\ A_{21} & A_{22} & A_{23} \end{bmatrix}$$


地址	值
0	A_{11}
1	A_{12}
2	A_{13}
3	A_{21}
4	A_{22}
5	A_{23}

行为主

地址	值
0	A_{11}
1	A_{21}
2	A_{12}
3	A_{22}
4	A_{13}
5	A_{23}

列为主

图15



```

TILECONFIG [RAX]
//假定一些外循环驱动高速缓存分片 (未示出)
{
TILELOAD TMM0, RSI+RDI //SRC DST, RSI指向C, RDI具有
TILELOAD TMM1, RSI+RDI+N //C的第二片, 在SIMD尺度N中展开
MOV KK, 0
LOOP:
TILELOAD TMM2, R8+R9 //SRC2是A的跨步式加载, 重新用于2条TMM A指令。
TILELOAD TMM3, R10+R11 //SRC1是B的跨步式加载
TMMAPS TMM0, TMM2, TMM3 //更新C的左片
TILELOAD TMM3, R10+R11+N //SRC1加载有来自下一最右片的B
TMMAPS TMM1, TMM2, TMM3 //更新C的右片
ADD R8, K //用循环外部已知的常数更新指针
ADD R10, K*R11
ADD KK, K
CMP KK, LIMIT
JNE LOOP
TILESTORE RSI+RDI, TMM0 //更新存储器中的C矩阵
TILESTORE RSI+RDI+M, TMM1
} //外循环的结尾
TILERELASE //将片返回至初始状态

```

图16




图17




图18

调色板ID <u>1901</u>	STARTM <u>1903</u>
STARTP <u>1905</u>	对指示符 <u>1907</u>
0	0
0	0

...

0	0
TMM0 行 <u>1913</u>	TMM0 列 <u>1915</u>
TMM1 行	TMM1 列
▪ ▪ ▪	
TMM15 行	TMM15 列
0	

图19



图20 (A)



图20 (B)



图20 (C)



图20 (D)






图21A



2120

图21B



2130

图21C




图21E




图21F




图21G




图21H




图22




图23





图24




图25A




图25B




图26A




图26B




图26C




图26D




图27




图28A




图28B




图29A




图29B




图30




图31




图32




图33




图34




图35