

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公布说明书

[21] 申请号 200780029503.X

[43] 公开日 2009 年 8 月 5 日

[51] Int. Cl.
G11C 29/52 (2006.01)
G06F 11/10 (2006.01)

[11] 公开号 CN 101501784A

[22] 申请日 2007.8.6

[21] 申请号 200780029503.X

[30] 优先权

[32] 2006.8.7 [33] US [31] 60/821,654

[32] 2007.6.21 [33] US [31] 11/820,934

[86] 国际申请 PCT/US2007/017450 2007.8.6

[87] 国际公布 WO2008/021045 英 2008.2.21

[85] 进入国家阶段日期 2009.2.9

[71] 申请人 马维尔国际贸易有限公司

地址 巴巴多斯圣迈克尔

[72] 发明人 吴子宁 潘塔斯·苏塔迪嘉

[74] 专利代理机构 北京东方亿思知识产权代理有限公司

代理人 李晓冬 南霆


权利要求书 6 页 说明书 18 页 附图 14 页

[54] 发明名称

用于利用乘积码来纠正非易失性存储器中的
错误的系统和方法

[57] 摘要

一种用于非易失性(NV)存储器的乘积码编码器包括第一编码器，该第一编码器将数据编码到存储在 NV 存储器中的第一维中的码字中。乘积码编码器还包括第二编码器，该第二编码器将数据编码到存储在 NV 存储器中的第二维中的码字中。乘积码码字基于第一维的码字和第二维的码字。



1. 一种用于非易失性（NV）存储器的乘积码编码器，包括：

第一编码器，所述第一编码器将数据编码到存储在所述 NV 存储器中的第一维中的码字中；以及

第二编码器，所述第二编码器将数据编码到存储在所述 NV 存储器中的第二维中的码字中，其中乘积码码字基于所述第一维中的所述码字和所述第二维中的所述码字。

2. 如权利要求 1 所述的乘积码编码器，其中所述第一维码字和所述第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon（RS）码、Bose-Chaudhuri-Hochquenghem（BCH）二进制码、循环冗余码、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验（LDPC）码、turbo 码、卷积码、网格编码调制（TCM）、块编码调制（BCM）组成的组中选出的码。

3. 如权利要求 1 所述的乘积码编码器，其中，所述第一编码器和所述第二编码器中的至少一个包括乘积码编码器。

4. 如权利要求 1 所述的乘积码编码器，其中，所述乘积码码字基于所述第一维中的所述码字与所述第二维中的所述码字的乘积。

5. 如权利要求 1 所述的乘积码编码器，其中，所述第一维包括行，所述第二维包括列。

6. 一种非易失性（NV）存储器系统，包括：

如权利要求 1 所述的乘积码编码器；以及

乘积码解码器，所述乘积码解码器解码来自所述 NV 存储器的所述第一维码字和所述第二维码字。

7. 如权利要求 6 所述的 NV 存储器系统，还包括：

所述 NV 存储器，其中所述 NV 存储器包括闪存、静态随机存取存储器（SRAM）、氮化物只读存储器（NROM）、磁 RAM 以及相变存储器（PRAM）中的至少一个。

8. 如权利要求 6 所述的 NV 存储器系统，还包括突发码解码器，所述

突发码解码器并行于所述乘积码解码器操作，其中所述突发码解码器解码所述第一维码字和所述第二维码字中的至少一个。

9. 如权利要求 6 所述的 NV 存储器系统，还包括：

调制器，所述调制器在写操作期间调制来自所述乘积码编码器的信号；以及

解调器，所述解调器在读操作期间解调存储在所述 NV 存储器中的数据。

10. 如权利要求 6 所述的 NV 存储器系统，其中，所述乘积码解码器包括解码所述第一维码字的行解码器，以及

解码所述第二维码字的列解码器。

11. 如权利要求 10 所述的 NV 存储器系统，其中，当所述行解码器检测到所述第一维码字中一个中的错误时，所述第一维码字中的所述一个被标记为擦除。

12. 如权利要求 11 所述的 NV 存储器系统，其中，所述列解码器基于所述擦除来检测所述第二维码字中的一个中的另一错误。

13. 如权利要求 12 所述的 NV 存储器系统，其中，所述乘积码解码器在所述行解码器和所述列解码器之间迭代，以确定所述第一维码字和所述第二维码字中的其他错误。

14. 如权利要求 10 所述的 NV 存储器系统，其中，所述行解码器基于所述第一维码字中的错误数目来判断所述第一维码字中的一个被误纠正，并且擦除所述第一维码字。

15. 如权利要求 10 所述的 NV 存储器系统，其中，当所述乘积码解码器未能解码所述第二维码字中的一个时，所述乘积码解码器擦除若干最不可靠的第一维码字，并且重复对所述第二维码字中的所述一个的解码。

16. 如权利要求 10 所述的 NV 存储器系统，其中，当所述乘积码解码器解码了所述第二维码字中的一个，但是变更了所述第一维码字里的一个中的符号时，所述乘积码解码器擦除若干最不可靠的第一维码字，并且重复对所述第二维码字中的所述一个的解码。

17. 如权利要求 1 所述的乘积码编码器，还包括 N 个编码器，所述 N

个编码器将数据编码到存储在所述 NV 存储器中的 N 维中的码字中，其中乘积码码字基于所述 N 维中的所述码字的乘积，其中 N 是大于或等于三的整数。

18. 一种乘积码解码器，包括：

第一解码器，所述第一解码器解码存储在非易失性（NV）存储器中的第一维码字；以及

第二解码器，所述第二解码器解码存储在所述 NV 存储器中的第二维码字，其中乘积码码字基于所述第一维码字和所述第二维码字。

19. 如权利要求 18 所述的乘积码解码器，其中，所述第一维包括行，所述第二维包括列。

20. 如权利要求 18 所述的乘积码解码器，其中，所述乘积码码字基于所述第一维码字与所述第二维码字的乘积。

21. 如权利要求 18 所述的乘积码解码器，其中，所述第一解码器和所述第二解码器中的至少一个包括乘积码解码器。

22. 如权利要求 18 所述的乘积码解码器，其中，当所述第一解码器检测到所述第一维码字里的一个中的错误时，所述第一维码字里的所述一个被标记为擦除。

23. 如权利要求 22 所述的乘积码解码器，其中，所述第二解码器基于所述擦除来检测所述第二维码字中的一个中的另一错误。

24. 如权利要求 23 所述的乘积码解码器，其中，所述第一解码器和所述第二解码器迭代以确定所述第一维码字和所述第二维码字中的其他错误。

25. 如权利要求 18 所述的乘积码解码器，其中，所述第一解码器基于所述第一维码字中的错误数目来判断所述第一维码字中的一个被误纠正，并且擦除所述第一维码字。

26. 如权利要求 18 所述的乘积码解码器，其中，当所述第二解码器未能解码所述第二维码字中的一个时，所述第一解码器和所述第二解码器中的一个擦除若干最不可靠的第一维码字，并且所述第二解码器重复对所述第二维码字中的所述一个的解码。

27. 如权利要求 18 所述的乘积码解码器，其中，当所述第二解码器解码了所述第二维码字中的一个，但是变更了所述第一维码字里的一个中的符号时，所述第一解码器和所述第二解码器中的一个擦除若干最不可靠的第一维码字，并且所述第二解码器重复对所述第二维码字中的所述一个的解码。

28. 如权利要求 18 所述的乘积码解码器，其中，所述第一维码字和所述第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon (RS) 码、Bose-Chaudhuri-Hochquenghem (BCH) 二进制码、循环冗余码 (CRC)、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验 (LDPC) 码、turbo 码、卷积码、网格编码调制 (TCM)、块编码调制 (BCM) 组成的组中选出的码。

29. 一种非易失性 (NV) 存储器系统，包括：

如权利要求 18 所述的乘积码解码器；

所述 NV 存储器，所述 NV 存储器包括闪存、静态随机存取存储器 (SRAM)、氮化物只读存储器 (NROM)、磁 RAM 以及相变存储器 (PRAM) 中的至少一个；以及

乘积码编码器，所述乘积码编码器包括编码所述第一维码字的行编码器以及编码所述第二维码字的列编码器。

30. 如权利要求 18 所述的乘积码编码器，还包括 N 个解码器，所述 N 个解码器解码存储在所述 NV 存储器中的 N 维中的码字中的数据，其中乘积码码字基于所述 N 维中的所述码字的乘积，其中 N 是大于或等于三的整数。

31. 一种用于编码乘积码的方法，包括：

将数据编码到存储在 NV 存储器中的第一维中的码字中；以及

将数据编码到存储在所述 NV 存储器中的第二维中的码字中，其中乘积码码字基于所述第一维中的所述码字和所述第二维中的所述码字。

32. 如权利要求 31 所述的方法，其中，所述第一维码字和所述第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon (RS) 码、Bose-Chaudhuri-Hochquenghem (BCH) 二进制码、循环冗余码、Golay 码、

Reed-Muller 码、Goppa 码、低密度奇偶校验（LDPC）码、turbo 码、卷积码、网格编码调制（TCM）、块编码调制（BCM）组成的组中选出的码。

33. 如权利要求 31 所述的方法，其中，所述乘积码码字基于所述第一维中的所述码字与所述第二维中的所述码字的乘积。

34. 如权利要求 31 所述的方法，其中，所述第一维包括行，所述第二维包括列。

35. 如权利要求 31 所述的方法，还包括将数据编码到存储在所述 NV 存储器中的 N 维中的码字中，其中乘积码码字基于所述 N 维中的所述码字的乘积，其中 N 是大于或等于三的整数。

36. 一种用于解码乘积码的方法，包括：

解码存储在非易失性（NV）存储器中的第一维码字；以及

解码存储在所述 NV 存储器中的第二维码字，其中乘积码码字基于所述第一维码字和所述第二维码字。

37. 如权利要求 36 所述的方法，其中，所述第一维包括行，所述第二维包括列。

38. 如权利要求 36 所述的乘积码解码器，其中，所述乘积码码字基于所述第一维码字与所述第二维码字的乘积。

39. 所述方法 36 还包括：

检测所述第一维码字中的一个中的错误；以及

将所述第一维码字里的所述一个标记为擦除。

40. 如权利要求 39 所述的方法，还包括基于所述擦除来检测所述第二维码字中的一个中的另一错误。

41. 如权利要求 36 所述的方法，还包括：

基于所述第一维码字中的错误数目来判断所述第一维码字中的一个被误纠正；以及

擦除所述第一维码字。

42. 如权利要求 36 所述的方法，还包括：

响应于未能解码所述第二维码字中的一个，擦除若干最不可靠的第一维码字；以及

重复对所述第二维码字中的所述一个的解码。

43. 如权利要求 36 所述的方法，还包括：

当所述第二维码字中的一个被解码，但是所述第一维码字里的一个中的符号被变更时，擦除若干最不可靠的第一维码字；以及

重复对所述第二维码字中的所述一个的解码。

44. 如权利要求 36 所述的方法，其中，所述第一维码字和所述第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon (RS) 码、Bose-Chaudhuri-Hochquenghem (BCH) 二进制码、循环冗余码 (CRC)、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验 (LDPC) 码、turbo 码、卷积码、网格编码调制 (TCM)、块编码调制 (BCM) 组成的组中选出的码。

用于利用乘积码来纠正非易失性存储器中的错误的系统和方法

相关申请的交叉引用

本申请是于 2007 年 6 月 21 日递交的申请号为 11/820,934 的美国发明专利申请的继续，其要求享受 2006 年 8 月 7 日递交的申请号为 60/821,654 的美国临时申请的优先权。以上申请的公开通过引用而被全部并入于此。

技术领域

本公开涉及存储器系统，并且更具体而言涉及对存储器系统的错误纠正。

背景技术

在此提供的背景描述是出于一般地呈现本公开的语境的目的。在此背景技术部分中描述的范围内的当前表明的发明人的工作以及在递交时不可以其他方式认为是现有技术的描述的各方面，既不明确地也不暗示地承认相对于本公开的现有技术。

现在参考图 1，非易失性半导体存储器 10 可包括闪存、静态随机存取存储器（SRAM）、氮化物只读存储器（NROM）、磁 RAM、相变存储器（PRAM）等。存储控制器 12 可通过写通路 14 和读通路 16 来对 NV 存储器 10 写入和读出数据。NV 存储器 10 中的数据讹误（data corruption）或错误可能以干扰的形式发生，诸如符号间干扰和/或噪声“n”。

现在参考图 1 和图 2，写通路 14 的编码器 18 可接收数据流 U 并且可对数据应用纠错码（ECC）以生成所编码的信号 Y。NV 存储器 10 可存储所编码的数据。读通路 16 的解码器 24 可使用 ECC 来检测并纠正所读出的信号 Y' 中的错误以生成数据流 U'。U' 可类似 U。

编码器 18 可以以一维（1D）阵列 30 的方式编码 U。阵列 30 可包括长度为 N 的一系列的行 31-1、31-2、…和 31-M（共称行 31）。每行可包

含长度为 K 的用户数据区域 32 以及长度为 N-K 的开销数据（overhead data）区域 34，该开销数据区域 34 可包含 ECC 所编码的数据。K 和 N-K 可基于存储在各个区域 32、34 中的比特的数目。

解码器 24 可在读操作期间分析 ECC 所编码的数据以确定是否存在错误和/或是否将纠正这样的错误。ECC 可包括用于具体多项式方程的共同系数。当从 NV 存储器 10 读出数据时，通过从所读出的数据重新生成这些系数可校验数据完整性。如果所重新生成的 ECC 和所存储的 ECC 不“匹配”，那么可能已经检测到了错误。

示例性 ECC 包括 Hamming 码、Reed-Solomon (RS) 码以及 Bose-Chaudhuri-Hochquenghem (BCH) 二进制码。其他的 ECC 包括循环冗余码 (CRC)、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验 (LDPC) 码、turbo 码、卷积码、网格编码调制 (trellis coded modulation, TCM)、块编码调制 (BCM) 等。

解码器 24 可恢复数据，但是可能存在一些可接受地小的不正确恢复的可能性。然而，随着错误的数目增加，可靠的数据恢复的可能性可能迅速降低。一检测到所读出数据中的错误，解码器 24 就可试图纠正和/或擦除错误。

Hamming 距离是对一种码的错误检测和纠正能力的测度。两个数据字之间的 Hamming 距离是相应比特不同的位置的数目。换言之，Hamming 距离测量了将一个字变为另一个所需要的代换的数目，或者将一个字变换为另一个的错误的数目。例如，1111 和 1001 之间的 Hamming 距离是 2。1111 和 0001 之间的 Hamming 距离是 3。

为了检测错误的 E 个数位，可能需要最小 Hamming 距离为 (E+1) 的代码。为了纠正 E 个错误，代码必须显示 (2E+1) 的最小 Hamming 距离。最小距离表明了在所存储的码字被错误解码之前系统能容许的噪声的量。

发明内容

一种用于非易失性 (NV) 存储器的乘积码编码器包括第一编码器，

该第一编码器以存储在 NV 存储器中的第一维中的码字的方式编码数据。乘积码编码器还包括第二编码器，该第二编码器以存储在 NV 存储器中的第二维中的码字的方式编码数据。乘积码码字基于第一维的码字和第二维的码字。

在其他特征中，第一维码字和第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon (RS) 码以及 Bose-Chaudhuri-Hochquenghem (BCH) 二进制码组成的组中选出的码。该组还包括循环冗余码、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验 (LDPC) 码、turbo 码、卷积码、网格编码调制 (TCM) 、块编码调制 (BCM) 。

在其他特征中，第一编码器和第二编码器中的至少一个包括乘积码编码器。乘积码码字基于第一维的码字与第二维的码字的乘积。第一维包括行，第二维包括列。

在其他特征中，一种 NV 存储器系统包括乘积码编码器和乘积码解码器。该乘积码解码器解码来自 NV 存储器的第一维码字和第二维码字。NV 存储器包括闪存、静态随机存取存储器 (SRAM) 、氮化物只读存储器 (NROM) 、磁 RAM 以及相变存储器 (PRAM) 中的至少一个。突发码解码器并行于乘积码解码器操作。突发码解码器解码第一维码字和第二维码字中的至少一个。

在其他特征中，NV 存储器系统包括调制器，该调制器在写操作期间调制来自乘积码编码器的信号。解调器在读操作期间解调存储在 NV 存储器中的数据。乘积码解码器包括解码第一维码字的行解码器，以及解码第二维码字的列解码器。

在其他特征中，当行解码器检测到第一维码字里的一个中的错误时，第一维码字里的一个被标记为擦除。列解码器基于该擦除来检测第二维码字里的一个中的另一个错误。乘积码解码器在行解码器和列解码器之间迭代以确定第一维码字和第二维码字中的其他错误。行解码器基于第一维码字中的错误数目来确定第一维码字中的一个被误纠正，并且擦除该第一维码字。

在其他特征中，当未能解码第二维码字中的一个时，乘积码解码器擦

除若干最不可靠的第一维码字，并且重复对第二维码字中的一个的解码。

当乘积码解码器解码了第二维码字中的一个但是变更了第一维码字里的一个中的符号时，乘积码解码器擦除若干最不可靠的第一维码字。乘积码解码器然后重复对第二维码字中的一个的解码。乘积码编码器还包括 N 个编码器，这 N 个编码器以存储在 NV 存储器中的 N 维中的码字的方式编码数据。乘积码码字基于 N 维的码字的乘积，其中 N 是大于或等于三的整数。

在其他特征中，一种乘积码解码器包括第一解码器，该第一解码器解码存储在 NV 存储器中的第一维码字。乘积码解码器还包括第二解码器，该第二解码器解码存储在 NV 存储器中的第二维码字。乘积码码字基于第一维码字和第二维码字。

在其他特征中，第一维包括行，第二维包括列。乘积码码字基于第一维码字与第二维码字的乘积。第一解码器和第二解码器中的至少一个包括乘积码解码器。当第一解码器检测到第一维码字里的一个中的错误时，第一维码字里的那一个被标记为擦除。第二解码器基于该擦除来检测第二维码字里的一个中的另一个错误。

在其他特征中，第一解码器和第二解码器迭代以确定第一维码字和第二维码字中的其他错误。第一解码器基于第一维码字中的错误数目来确定第一维码字中的一个被误纠正，并且擦除该第一维码字。当第二解码器未能解码第二维码字中的一个时，第一解码器和第二解码器中的一个擦除若干最不可靠的第一维码字。第二解码器然后重复对第二维码字中的一个的解码。

在其他特征中，当第二解码器解码了第二维码字中的一个但是变更了第一维码字里的一个中的符号时，第一解码器和第二解码器中的一个擦除若干最不可靠的第一维码字。第二解码器然后重复对第二维码字中的一个的解码。

在其他特征中，第一维码字和第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon (RS) 码以及 Bose-Chaudhuri-Hochquenghem (BCH) 二进制码组成的组中选出的码。该组还包括循环冗余码 (CRC)、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验

(LDPC) 码、turbo 码、卷积码、网格编码调制 (TCM) 、块编码调制 (BCM) 。

在其他特征中，一种 NV 存储器系统包括乘积码解码器。NV 存储器包括闪存、静态随机存取存储器 (SRAM) 、氮化物只读存储器 (NROM) 、磁 RAM 以及相变存储器 (PRAM) 中的至少一个。存储器系统还包括乘积码编码器，该乘积码编码器包括编码第一维码字的行编码器以及编码第二维码字的列编码器。乘积码解码器包括 N 个解码器，这 N 个解码器解码存储在 NV 存储器中的 N 维的码字中的数据。乘积码码字基于 N 维的码字的乘积，其中 N 是大于或等于三的整数。

在其他特征中，一种用于编码乘积码的方法包括以存储在 NV 存储器中的第一维中的码字的方式编码数据。该方法还包括以存储在 NV 存储器中的第二维中的码字的方式编码数据。乘积码码字基于第一维的码字和第二维的码字。该乘积码码字基于第一维的码字与第二维的码字的乘积。第一维包括行，第二维包括列。

在其他特征中，该方法包括以存储在 NV 存储器中的 N 维中的码字的方式编码数据。乘积码码字基于 N 维的码字的乘积，其中 N 是大于或等于三的整数。

在其他特征中，一种用于解码乘积码的方法包括解码存储在 NV 存储器中的第一维码字。该方法还包括解码存储在 NV 存储器中的第二维码字。乘积码码字基于第一维码字和第二维码字。第一维包括行，第二维包括列。乘积码码字基于第一维码字与第二维码字的乘积。

在其他特征中，该方法包括检测第一维码字里的一个中的错误，并且将第一维码字里的那一个标记为擦除。该方法还包括基于该擦除来检测第二维码字里的一个中的另一个错误。该方法还包括基于第一维码字中的错误数目来确定第一维码字中的一个被误纠正。该方法还包括擦除该第一维码字。

在其他特征中，该方法包括响应于未能解码第二维码字中的一个，擦除若干最不可靠的第一维码字。该方法还包括重复对第二维码字中的一个的解码。该方法还包括当第二维码字中的一个被解码但是第一维码字里的

一个中的符号被变更时，擦除若干最不可靠的第一维码字。该方法还包括重复对第二维码字中的一个的解码。

在其他特征中，第一维码字和第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon (RS) 码以及 Bose-Chaudhuri-Hochquenghem (BCH) 二进制码组成的组中选出的码。该组还包括循环冗余码 (CRC)、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验 (LDPC) 码、turbo 码、卷积码、网格编码调制 (TCM)、块编码调制 (BCM)。

在其他特征中，一种用于用来存储数据的 NV 装置的乘积码编码器包括第一编码装置，用于以存储在 NV 存储装置中的第一维中的码字的方式编码数据。乘积码编码器还包括第二编码装置，用于以存储在 NV 存储装置中的第二维中的码字的方式编码数据。乘积码码字基于第一维的码字和第二维的码字。

在其他特征中，第一维码字和第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon (RS) 码以及 Bose-Chaudhuri-Hochquenghem (BCH) 二进制码组成的组中选出的码。该组还包括循环冗余码、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验 (LDPC) 码、turbo 码、卷积码、网格编码调制 (TCM)、块编码调制 (BCM)。

在其他特征中，第一编码装置和第二编码装置中的至少一个包括用于编码乘积码的编码装置。乘积码码字基于第一维的码字与第二维的码字的乘积。第一维包括行，第二维包括列。

在其他特征中，一种乘积码解码器包括第一解码装置，用于解码存储在用于存储数据的 NV 装置中的第一维码字。乘积码解码器还包括第二解码装置，用于解码存储在 NV 存储装置中的第二维码字。乘积码码字基于第一维码字和第二维码字。第一维包括行，第二维包括列。乘积码码字基于第一维码字与第二维码字的乘积。

在其他特征中，第一解码装置和第二解码装置中的至少一个包括用于解码的乘积码装置。当第一解码装置检测到第一维码字里的一个中的错误时，那个第一维码字被标记为擦除。第二解码装置基于该擦除来检测第二

维码字里的一个中的另一个错误。第一解码装置和第二解码装置迭代以确定第一维码字和第二维码字中的其他错误。第一解码装置基于第一维码字中的错误数目来确定第一维码字中的一个被误纠正，并且擦除该第一维码字。

在其他特征中，当第二解码装置未能解码第二维码字中的一个时，第一解码装置和第二解码装置中的一个擦除若干最不可靠的第一维码字。第二解码装置然后重复对第二维码字中的一个的解码。当第二解码装置解码了第二维码字中的一个但是变更了第一维码字里的一个中的符号时，第一解码装置和第二解码装置中的一个擦除若干最不可靠的第一维码字。第二解码装置然后重复对第二维码字中的一个的解码。

在其他特征中，第一维码字和第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon (RS) 码以及 Bose-Chaudhuri-Hochquenghem (BCH) 二进制码组成的组中选出的码。该组还包括循环冗余码 (CRC)、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验 (LDPC) 码、turbo 码、卷积码、网格编码调制 (TCM)、块编码调制 (BCM)。

在其他特征中，一种所存储的用于由处理器操作用于 NV 存储器的乘积码编码器的计算机程序包括以存储在 NV 存储器中的第一维的码字的方式编码数据。该计算机程序还包括以存储在 NV 存储器中的第二维的码字的方式编码数据。乘积码码字基于第一维的码字和第二维的码字。该乘积码码字基于第一维的码字与第二维的码字的乘积。第一维包括行，第二维包括列。

在其他特征中，该计算机程序包括以存储在 NV 存储器中的 N 维的码字的方式编码数据。乘积码码字基于 N 维的码字的乘积，其中 N 是大于或等于三的整数。

在其他特征中，一种用于解码乘积码的计算机程序包括解码存储在 NV 存储器中的第一维码字。该计算机程序还包括解码存储在 NV 存储器中的第二维码字。乘积码码字基于第一维码字和第二维码字。第一维包括行，第二维包括列。乘积码码字基于第一维码字与第二维码字的乘积。

在其他特征中，该计算机程序包括检测第一维码字里的一个中的错误，并且将第一维码字里的一个标记为擦除。该计算机程序还包括基于该擦除来检测第二维码字里的一个中的另一个错误。该计算机程序还包括基于第一维码字中的错误数目来确定第一维码字中的一个被误纠正。该计算机程序还包括擦除该第一维码字。

在其他特征中，该计算机程序包括响应于未能解码第二维码字中的一个，擦除若干最不可靠的第一维码字。该计算机程序还包括重复对第二维码字中的一个的解码。该计算机程序还包括当第二维码字中的一个被解码但是第一维码字里的一个中的符号被变更时，擦除若干最不可靠的第一维码字。该计算机程序还包括重复对第二维码字中的一个的解码。

在其他特征中，第一维码字和第二维码字中的至少一个基于从由 Hamming 码、Reed-Solomon (RS) 码以及 Bose-Chaudhuri-Hochquenghem (BCH) 二进制码组成的组中选出的码。该组还包括循环冗余码 (CRC)、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验 (LDPC) 码、turbo 码、卷积码、网格编码调制 (TCM)、块编码调制 (BCM)。

在其他特征中，上述系统和方法通过一个或多个处理器所执行的计算机程序实现。计算机程序可驻留在计算机可读介质上，计算机可读介质例如但不限于存储器、非易失性数据存储装置和/或其他合适的实际的存储介质。

从以下所提供的详细描述中，本公开的进一步适用领域将会变得清楚。应当理解的是，详细描述和具体示例虽然指示了本公开的优选实施例，但是希望仅出于例示的目的，并且不希望限制本公开的范围。

附图说明

从详细描述和附图中将会更充分地理解本公开，其中：

图 1 是根据现有技术的存储器系统的功能框图；

图 2 是根据现有技术的存储阵列的示意图；

图 3 是根据本公开的存储器系统的功能框图；

图 4 是根据本公开的乘积码编码器的功能框图；
图 5 是根据本公开的乘积码解码器的功能框图；
图 6A～图 6B 是根据本公开的存储阵列的示意图；
图 7 是根据本公开的乘积码解码器的功能框图；
图 8 是示出非易失性存储器系统的示例性性能的图；
图 9 是示出根据本公开的用于编码和解码非易失性存储器的方法的框图；
图 10 是根据本公开的三维（3D）乘积码的示意图；
图 11A 是硬盘驱动器的功能框图；
图 11B 是 DVD 驱动器的功能框图；
图 11C 是高清晰度电视的功能框图；
图 11D 是车辆控制系统的功能框图；
图 11E 是蜂窝电话的功能框图；
图 11F 是机顶盒的功能框图；以及
图 11G 是移动设备的功能框图。

具体实施方式

以下描述本质上仅是示例性的，并且决不希望限制本公开及其应用或使用。出于清楚的目的，在附图中将使用相同的标号来标识类似的元素。这里使用的术语“模块”指专用集成电路（ASIC）、电子电路、执行一个或多个软件或固件程序的处理器（共享的、专用的或成组的）和存储器、组合逻辑电路和/或提供所描述的功能的其他合适的部件。这里使用的短语“**A、B 和 C 中的至少一个**”应当被解释为意思是使用非排他性逻辑或的逻辑（A 或 B 或 C）。应当理解的是，在不变更本公开的原理的情况下，可以按不同的顺序执行方法内的步骤。

本公开涉及利用乘积码在非易失性（NV）存储器中存储数据。

现在参考图 3，存储器存储系统 50 包括写通路 54 和读通路 56。写通路 54 具有接收来自存储控制器 59 的信息数据流 U 并且生成乘积码数据流 X 的乘积码编码器 58。乘积码数据流 X 被调制器 60 接收，调制器 60

将数据流 X 调制为适用于 NV 存储器存储的信号。数据流 X 然后被写入单级单元 (SLC) 的或多级单元 (MLC) 的 NV 存储器 62。

信号 “n” 表示 NV 存储器 62 内的经调制信号所经历的并且因此实际上增加到 NV 存储器 62 内的经调制信号中的噪声或失真。噪声 n 和经调制信号的组合被读通路 56 的解调器 70 接收。解调器 70 生成所接收的信号 X' , X' 被乘积码解码器 72 接收。解调器 70 可首先量子化来自 NV 存储单元的回读电压 (或电流)，并且将读数翻译为可能包括 n 造成的错误的二进制数据 X' 。

如果在回读处理/解调期间未发生错误，那么 X' 可与 X 相同。如果发生错误，那么乘积码解码器 72 可检测和/或清除 X' 中的错误，从而 U' 一般等于 U 。

现在参考图 4 和图 5，乘积码的数据可按列和/或按行写入和/或读出。乘积码编码器 58 可包括行编码器 74 和列编码器 76，它们编码将被写入 NV 存储器 62 的数据的行和列。乘积码解码器 72 可包括行解码器 78、列解码器 80 以及纠错模块 82。行解码器 78 和列解码器 80 解码从 NV 存储器 62 读出的数据的行和列，并且可检测数据错误。纠错模块 82 可纠正数据错误。

现在参考图 6A，乘积码编码器 58 可在写操作期间以示例性二维 (2D) 乘积码 (C_p) 86 的方式编码数据。 $C_p = C_1 \times C_2$ ，其中 C_1 可表示 (N_1, K_1) 码，该 (N_1, K_1) 码可以是二进制线性码，在纵向上码长 N_1 、数据长 K_1 。 C_2 可表示 (N_2, K_2) 码，该 (N_2, K_2) 码也可以是二进制线性码，在水平方向上码长 N_2 、信息长 K_2 。乘积码 86 可表示 $(N_1 N_2, K_1 K_2)$ 线性码。

也就是说， C_1 和 C_2 可分别具有 K_1 和 K_2 数据位，编码后， K_1 和 K_2 数据位分别变成 N_1 和 N_2 编码位。乘积码可通过首先将 $K_1 \times K_2$ 数据位存储在具有 K_1 行和 K_2 列的块 1 的 2D 阵列中来构建。块 1 可通过如下矩阵表示，

$$\begin{pmatrix} D_{1,1} & \dots & D_{1,K_2} \\ \vdots & \ddots & \vdots \\ D_{K_1,1} & \dots & D_{K_1,K_2} \end{pmatrix} (D_{i,j} = 0,1)$$

其中 D 表示数据， i、j 表示矩阵的行和列。 D_{ij} ($i=1, 2, \dots, K_1; j=1, 2, \dots, K_2$) 可以是 0 或 1。块 2 可通过向从第 1 到第 K_2 列的单独列提供 C_1 码的 (N_1-K_1) 位校验来构建。块 2 可表示为具有 N_1-K_1 行和 K_2 列的 2D 阵列。块 3 和 4 可通过随后向从第 1 到第 N_1 行的单独行提供 C_2 码的 (N_2-K_2) 位校验来构建。

块 1 标明了原始数据位 $K_1 \times K_2$ ，块 2-3 每个标明了对原始数据位的校验。块 4 可标明对块 2-3 的冗余校验。块 4 因此可包括 $(N_1-K_1) \times (N_2-K_2)$ 校验数据。

现在参考图 6B，进一步示出图 6A 的示例性乘积码 86。行编码器 74 可编码数据的每一行 88-1, 88-2, …, 和 88-P，并且每一行可表示 C_2 中的一个码字。列编码器 76 可编码每一行 90-1, 90-2, …, 和 90-Q，并且每一列可以是 C_1 中的一个码字。 C_1 和 C_2 的任何一个或者两个都可包括 Reed-Solomon (RS) 码、Bose-Chaudhuri-Hochquenghem (BCH) 二进制码以及 Hamming 码及其他。 C_1 和 C_2 还可包括循环冗余码 (CRC)、Golay 码、Reed-Muller 码、Goppa 码、低密度奇偶校验 (LDPC) 码、turbo 码、卷积码、网格编码调制 (TCM)、块编码调制 (BCM) 等。

乘积码的总体码率可以是 $(K_1 \times K_2) / (N_1 \times N_2)$ 。如果 C_1 具有 d_1 的最小 Hamming 距离并且 C_2 具有 d_2 的 Hamming 最小距离，那么乘积码可具有 $d_1 \times d_2$ 的最小 Hamming 距离。

再参考图 4 和图 5，乘积码编码器 58 可一维一维地编码乘积码。例如，对于图 6A 和图 6B 中的 2D 乘积码，每行可首先利用行编码器 74 来编码。编码后的比特可被放入矩阵格式中。乘积码编码器 58 然后可利用列编码器 76 编码每一列。或者，列可在行之前被编码。

乘积码解码器 72 可首先利用行解码器 78 解码每一行，然后利用列解码器 80 解码每一列（或者反之亦然）。乘积码解码器 72 可从解调器 70 逐行地或者逐列地接收所存储的数据。解码器 72 可首先按行解码，当数据是按列接收的时候这可允许纠正突发错误 (burst error)，并且反之亦然。随后的列（或行）解码可清除行（或列）解码所导致的误纠正 (miscorrection)。

在可供替代的实施例中，解码器 72 可基于仅对一个维度解码来检测错误。当行解码器 78 检测到一行上的错误时，行解码器（或纠错模块 82）将那行标记为擦除（erasure）。然后，列解码器 80 和纠错模块 82 通过利用行解码器 78 所标记的擦除来执行错误和擦除解码。

乘积码解码器 72 可在行解码器 78 和列解码器 80 之间迭代（iterate）。首先，行解码器 78 可用来纠正每一行。对于每一行，行解码器 78 可存储数字 m_p ， m_p 是在行 88-P 中所纠正的符号的数目。 m_p 较大的值可与更可能已被误纠正的行相对应。不可纠正的行可被指定为 $m_p=“无穷大”$ ，并且纠错模块 82 可擦除那行中的所有符号。

列解码器 80 然后可用来顺序地利用错误和擦除纠正方法来纠正列。例如，如果因为列不可纠正而未能解码，或者如果成功解码但是解码改变了未擦除行中的符号，那么行解码有一些可能已是不正确的。在此情况下，纠错模块 82 可擦除两个最不可靠的未擦除行（具有最大值的 m_p 的行）并且重复对此列的解码。

现在参考图 7，乘积码可同时允许所解码的突发错误和随机错误。因此，突发错误解码器 84 可在解码器模块 89 中并行于迭代的乘积码解码器 72 而运行。如果解码器 72、84 的任何一个确定了有效的码字，那么解码可被认为是成功的。

现在参考图 8，示出了 C_1 和 C_2 都包括 BCH 码的 2D 乘积码的示例性性能曲线 150。曲线 150 示出了在乘积码解码器的输出处的错字率（WER）。基于错误率和信噪（SNR）比也图示了原始误码率（BER）156 和原始 WER 158。在本公开的一个示例中， C_1 和 C_2 都包括（511，466）二进制 BCH 码。 C_1 和 C_2 的参数可包括 $N_1=N_2=511$ ， $K_1=K_2=466$ ， $d_1=d_2=11$ ，即每个码可纠正多达 5 比特的错误。乘积码可具有最小 Hamming 距离 $d_{min}=121$ 并且可纠正多达 60 比特的错误。码率则是 0.83。结果的乘积码性能被绘作曲线 150。编码增益在 WER 为 1^{-10} 处可大于 6.5 dB，这可以是超过未编码系统性能的可观的改进。

来自乘积码的大编码增益可使得在非易失性存储器系统的能力和/或可靠性方面能提高。如果每个存储单元的级数从 4 级增加至 8 级，那么噪声

容限可降低，因此增大了原始 BER。当原始 BER 约为 10^{-4} 时，来自乘积码解码器的最终 WER 可小于 10^{-13} 。

现在参考图 9，框图 200 示出了用于编码和解码 NV 存储器的方法。当从存储控制器接收到数据时，方法在步骤 204 开始。在步骤 206，数据被乘积码编码器编码为码字的行和列。在步骤 208，调制器调制编码后的数据。在步骤 210，调制后的数据通过写操作存储在 NV 存储器中。在步骤 212，所存储的数据被从 NV 存储器读出并且被解调。在步骤 214，解调后的数据被解码并且被纠错。

现在参考图 10，虽然以上示例清楚说明了 2D 乘积码，但是本公开还可包括三个或更多的维度。例如，图 10 示出 3 维 (3D) 乘积码 220。乘积码 220 基于三维的码字的乘积，使得 $C_p = C_1 \times C_2 \times C_3$ ，其中 $C_1 \times C_2 \times C_3$ 分别表示第一、第二和第三维上的码/码字 222、224、226。此外，每一维可以是或可以不是“矩形”形式。如果编码器输入是 X_0, X_1, \dots, X_{N-1} ，其中 $N=N_1 \times N_2$ ，那么矩形形式的维度可通过第一（行）维 (X_i) 来数学地表达，使得 $i=mN_2+z$ ，其中 $0 \leq m < N_1$ 是行标。 $0 \leq z \leq N_2$ 枚举了同一行中的所有比特。此外，维度可通过第二（列）维 (X_j) 来表达，使得 $j=sN_1+t$ ，其中 $0 \leq s \leq N_2$ 是列标；并且 $0 \leq t < N_1$ 枚举了同一列中的所有比特。

其他方法可用来定义每个维度。例如，行可用于第一维，对角线可用于第二维。对于这种布置，比特 X_0 到 X_{N-1} 首先以每比特可通过 $X_{i,j}$ 来索引的矩阵形式排列。维度然后被数学地定义为第一（行）维 ($X_{i,j}$)，其中 i 是行标， j 枚举了同一行中的所有比特。此外，定义了第二（对角线）维 ($X_{i,j}$) 以使得 $i-j=m$ ，其中 m 是对角线标 (diagonal index)。满足 $i-j=m$ 的所有 (i, j) 组合可枚举同一对角线中的所有比特。

乘积码或其他的合成码还可用作对于一个或多个维度的成分码。例如，在图 6A 中，列维中的码 1 可以是乘积码。将乘积码用作成分码可简化对相应维度的解码，并且实现更高的编码增益。

现在参考图 11A~图 11G，示出合并了本公开的教导的各种示例性实现方式。现在参考图 11A，本公开的教导可用来编码、解码和纠正用于硬盘驱动器 (HDD) 300 的 NV 存储器 312 的数据。HDD 300 包括硬盘组件

(assembly) (HDA) 301 和 HDD PCB 302。HDA 301 可包括磁介质 303，诸如存储数据的一个或多个盘 (platter)，以及读/写器件 304。读/写器件 304 可布置在激励器臂 305 上，并且可在磁介质 303 上读出和写入数据。此外，HDA 301 包括旋转磁介质 303 的主轴电机 306，以及激励激励器臂 305 的音圈电机 (VCM) 307。前置放大器件 308 在读操作期间放大读/写器件 304 所生成的信号，并且在写操作期间将信号提供至读/写器件 304。

HDD PCB 302 包括读/写信道模块 (下文中的“读信道”) 309、硬盘控制器 (HDC) 模块 310、缓冲器 311、NV 存储器 312、处理器 313 和主轴/VCM 驱动器模块 314。读信道 309 处理从前置放大器件 308 接收的数据以及发送至前置放大器件 308 的数据。HDC 模块 310 控制 HDA 301 的部件，并且经由 I/O 接口 315 与外部设备 (未示出) 通信。外部设备可包括计算机、多媒体设备、移动计算设备等。I/O 接口 315 可包括有线和/或无线通信链路。

HDC 模块 310 可从 HDA 301、读信道 309、缓冲器 311、非易失性存储器 312、处理器 313、主轴/VCM 驱动器模块 314 和/或 I/O 接口 315 接收数据。处理器 313 可处理数据，包括编码、解码、滤波和/或格式化。所处理的数据可输出至 HDA 301、读信道 309、缓冲器 311、非易失性存储器 312、处理器 313、主轴/VCM 驱动器模块 314 和/或 I/O 接口 315。

HDC 模块 310 可使用缓冲器 311 和/或非易失性存储器 312 来存储关于 HDD 300 的控制和操作的数据。缓冲器 311 可包括 DRAM、SDRAM 等。非易失性存储器 312 可包括闪存 (包括 NAND 和 NOR 闪存)、相变存储器、磁 RAM 或多状态存储器，在多状态存储器中每个存储单元具有多于两种的状态。主轴/VCM 驱动器模块 314 控制主轴电机 306 和 VCM 307。HDD PCB 302 包括向 HDD 300 的部件提供电力的电源 316。

现在参考图 11B，本公开的教导可用来编码、解码和纠正用于 DVD 驱动器 318 的 NV 存储器 323 或者 CD 驱动器 (未示出) 的 NV 存储器 323 的数据。DVD 驱动器 318 包括 DVD PCB 319 和 DVD 组件 (DVDA) 320。DVD PCB 319 包括 DVD 控制模块 321、缓冲器 322、NV 存储器

323、处理器 324、主轴/FM（进给电机）驱动器模块 325、模拟前端模块 326、写策略模块 327 和 DSP 模块 328。

DVD 控制模块 321 控制 DVDA 320 的部件，并且经由 I/O 接口 329 与外部设备（未示出）通信。外部设备可包括计算机、多媒体设备、移动计算设备等。I/O 接口 329 可包括有线和/或无线通信链路。

DVD 控制模块 321 可从缓冲器 322、非易失性存储器 323、处理器 324、主轴/FM 驱动器模块 325、模拟前端模块 326、写策略模块 327、DSP 模块 328 和/或 I/O 接口 329 接收数据。处理器 324 可处理数据，包括编码、解码、滤波和/或格式化。DSP 模块 328 执行信号处理，诸如视频和/或音频编码/解码。所处理的数据可输出至缓冲器 322、非易失性存储器 323、处理器 324、主轴/FM 驱动器模块 325、模拟前端模块 326、写策略模块 327、DSP 模块 328 和/或 I/O 接口 329。

DVD 控制模块 321 可使用缓冲器 322 和/或非易失性存储器 323 来存储关于 DVD 驱动器 318 的控制和操作的数据。缓冲器 322 可包括 DRAM、SDRAM 等。非易失性存储器 323 可包括闪存（包括 NAND 和 NOR 闪存）、相变存储器、磁 RAM 或多状态存储器，在多状态存储器中每个存储单元具有多于两种的状态。DVD PCB 319 包括向 DVD 驱动器 318 的部件提供电力的电源 330。

DVDA 320 可包括前置放大器件 331、激光驱动器 332 和光器件 333，光器件 333 可以是光学读/写（ORW）器件或光学只读（OR）器件。主轴电机 334 旋转光存储介质 355，并且进给电机 336 相对于光存储介质 355 激励光器件 333。

当从光存储介质 355 读出数据时，激光驱动器向光器件 333 提供读出功率。光器件 333 从光存储介质 355 检测数据，并且将数据发送至前置放大器件 331。模拟前端模块 326 从前置放大器件 331 接收数据，并且执行诸如滤波和 A/D 转换之类的功能。为了写入光存储介质 355，写策略模块 327 向激光驱动器 332 发送功率级别和定时数据。激光驱动器 332 控制光器件 333 以向光存储介质 355 写入数据。

现在参考图 11C，本公开的教导可用来编码、解码和纠正用于高清晰

度电视 (HDTV) 337 的存储器 341 的数据。HDTV 337 包括 HDTV 控制模块 338、显示器 339、电源 340、存储器 341、存储设备 342、网络接口 343 以及外部接口 345。如果网络接口 343 包括无线局域网接口，那么可包括天线（未示出）。

HDTV 337 可以从可经由电缆、宽带因特网和/或卫星发送和接收数据的网络接口 343 和/或外部接口 345 接收输入信号。HDTV 控制模块 338 可处理输入信号，包括编码、解码、滤波和/或格式化，并且生成输出信号。输出信号可被通信至显示器 339、存储器 341、存储设备 342、网络接口 343 和外部接口 345 中的一个或多个。

存储器 341 可包括随机存取存储器 (RAM) 和/或诸如闪存、相变存储器或多状态存储器之类的非易失性存储器，在多状态存储器中每个存储单元具有多于两种的状态。存储设备 342 可包括诸如 DVD 驱动器之类的光存储设备和/或硬盘驱动器 (HDD)。HDTV 控制模块 338 经由网络接口 343 和/或外部接口 345 与外部通信。电源 340 向 HDTV 337 的部件提供电力。

现在参考图 11D，本公开的教导可用来编码、解码和纠正用于车辆 346 的 NV 存储器 349 的数据。车辆 346 可包括车辆控制系统 347、电源 348、NV 存储器 349、存储设备 350 以及网络接口 352。如果网络接口 352 包括无线局域网接口，那么可包括天线（未示出）。车辆控制系统 347 可以是动力总成 (powertrain) 控制系统、车体控制系统、娱乐控制系统、防抱死制动系统 (ABS)、导航系统、远程信息处理 (telematics) 系统、车道偏离系统、自适应巡航控制系统等。

车辆控制系统 347 可与一个或多个传感器 354 通信，并且生成一个或多个输出信号 356。传感器 354 可包括温度传感器、加速度传感器、压力传感器、旋转传感器、气流传感器等。输出信号 356 可控制发动机操作参数、变速器操作参数、悬挂参数等。

电源 348 向车辆 346 的部件提供电力。车辆控制系统 347 可将数据存储在存储器 349 和/或存储设备 350 中。存储器 349 可包括随机存取存储器 (RAM) 和/或诸如闪存、相变存储器或多状态存储器之类的非易失性存

储器，在多状态存储器中每个存储单元具有多于两种的状态。存储设备 350 可包括诸如 DVD 驱动器之类的光存储设备和/或硬盘驱动器（HDD）。车辆控制系统 347 可利用网络接口 352 与外部通信。

现在参考图 11E，本公开的教导可用来编码、解码和纠正用于蜂窝电话 358 的 NV 存储器 364 的数据。蜂窝电话 358 包括电话控制模块 360、电源 362、NV 存储器 364、存储设备 366 以及蜂窝网络接口 367。蜂窝电话 358 可包括网络接口 368、麦克风 370、诸如扬声器和/或输出插口之类的音频输出 372、显示器 374 以及诸如键盘和/或点击设备之类的用户输入设备 376。如果网络接口 368 包括无线局域网接口，那么可包括天线（未示出）。

电话控制模块 360 可从蜂窝网络接口 367、网络接口 368、麦克风 370 和/或用户输入设备 376 接收输入信号。电话控制模块 360 可处理信号，包括编码、解码、滤波和/或格式化，并且生成输出信号。输出信号可被通信至存储器 364、存储设备 366、蜂窝网络接口 367、网络接口 368 和音频输出 372 中的一个或多个。

存储器 364 可包括随机存取存储器（RAM）和/或诸如闪存、相变存储器或多状态存储器之类的非易失性存储器，在多状态存储器中每个存储单元具有多于两种的状态。存储设备 366 可包括诸如 DVD 驱动器之类的光存储设备和/或硬盘驱动器（HDD）。电源 362 向蜂窝电话 358 的部件提供电力。

现在参考图 11F，本公开的教导可用来编码、解码和纠正用于机顶盒 378 的存储器 383 的数据。机顶盒 378 包括机顶控制模块 380、显示器 381、电源 382、存储器 383、存储设备 384 以及网络接口 385。如果网络接口 385 包括无线局域网接口，那么可包括天线（未示出）。

机顶控制模块 380 可以从可经由电缆、宽带因特网和/或卫星发送和接收数据的网络接口 385 和外部接口 387 接收输入信号。机顶控制模块 380 可处理信号，包括编码、解码、滤波和/或格式化，并且生成输出信号。输出信号可包括标准和/或高清晰度格式的音频和/或视频信号。输出信号可被通信至网络接口 385 和/或显示器 381。显示器 381 可包括电视、投影仪

和/或监视器。

电源 382 向机顶盒 378 的部件提供电力。存储器 383 可包括随机存取存储器（RAM）和/或诸如闪存、相变存储器或多状态存储器之类的非易失性存储器，在多状态存储器中每个存储单元具有多于两种的状态。存储设备 384 可包括诸如 DVD 驱动器之类的光存储设备和/或硬盘驱动器（HDD）。

现在参考图 11G，本公开的教导可用来编码、解码和纠正用于移动设备 389 的 NV 存储器 392 的数据。移动设备 389 可包括移动设备控制模块 390、电源 391、NV 存储器 392、存储设备 393、网络接口 394 以及外部接口 399。如果网络接口 394 包括无线局域网接口，那么可包括天线（未示出）。

移动设备控制模块 390 可从网络接口 394 和/或外部接口 399 接收输入信号。外部接口 399 可包括 USB、红外线和/或以太网。输入信号可包括压缩的音频和/或视频，并且可符合 MP3 格式。此外，移动设备控制模块 390 可从诸如键盘、触摸板或单独的按钮之类的用户输入 396 接收输入。移动设备控制模块 390 可处理输入信号，包括编码、解码、滤波和/或格式化，并且生成输出信号。

移动设备控制模块 390 可向音频输出 397 输出音频信号，并且向显示器 398 输出视频信号。音频输出 397 可包括扬声器和/或输出插口。显示器 398 可呈现可包括菜单、图标等的图形用户界面。电源 391 向移动设备 389 的部件提供电力。存储器 392 可包括随机存取存储器（RAM）和/或诸如闪存、相变存储器或多状态存储器之类的非易失性存储器，在多状态存储器中每个存储单元具有多于两种的状态。存储设备 393 可包括诸如 DVD 驱动器之类的光存储设备和/或硬盘驱动器（HDD）。移动设备可包括个人数字助理、媒体播放器、膝上式计算机、游戏机或其他的移动计算设备。

本领域技术人员现在可从上述描述认识到，可以以各种形式实现本公开的广泛教导。因此，虽然本公开包括具体示例，但是不应当这样限制本公开的真正范围，因为在研究了附图、说明书和权利要求后，其他修改对技术从业人员而言就会变得清楚。




图1
(现有技术)




图2
(现有技术)




图3




图4

图5




图6A




图6B




图8




图7




图9




图 10




图11A




图 11B




图 11D





图 11C



冬11E

冬11F




图11G