

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5203444号
(P5203444)

(45) 発行日 平成25年6月5日(2013.6.5)

(24) 登録日 平成25年2月22日(2013.2.22)

(51) Int. Cl. F I
HO2M 3/28 (2006.01) HO2M 3/28 U
 HO2M 3/28 L

請求項の数 6 (全 14 頁)

(21) 出願番号	特願2010-278657 (P2010-278657)	(73) 特許権者	390005223 株式会社タムラ製作所 東京都練馬区東大泉1丁目19番43号
(22) 出願日	平成22年12月14日(2010.12.14)	(74) 代理人	100078880 弁理士 松岡 修平
(65) 公開番号	特開2012-130143 (P2012-130143A)	(74) 代理人	100148895 弁理士 荒木 佳幸
(43) 公開日	平成24年7月5日(2012.7.5)	(74) 代理人	100169856 弁理士 尾山 栄啓
審査請求日	平成22年12月28日(2010.12.28)	(72) 発明者	青木 弘利 埼玉県坂戸市千代田5丁目5番30号 株式会社タムラ製作所坂戸事業所内
		(72) 発明者	▲高▼田 啓明 埼玉県坂戸市千代田5丁目5番30号 株式会社タムラ製作所坂戸事業所内 最終頁に続く

(54) 【発明の名称】 スイッチング電源装置

(57) 【特許請求の範囲】

【請求項1】

一次側回路と二次側回路を有するスイッチング電源装置であって、
 前記一次側回路は、
 交流電源電圧を整流する整流回路と、
 前記整流回路から出力される電流の波形を整形し昇圧して第1の直流電圧を出力する第1の直流化回路と、
 前記第1の直流電圧が一端に印加される一次巻線と、
 前記一次巻線の他端に接続され該一次巻線に流れる電流をオン/オフする第1のスイッチング素子と、
 前記第1のスイッチング素子のオン/オフを制御する制御回路と、
 前記第1の直流化回路を駆動するための電源を供給する電源供給回路と、
 を有し、
 前記二次側回路は、
 前記一次巻線との間で電磁誘導を生じる二次巻線と、
 前記二次巻線に生じる電圧を整流し平滑化して第2の直流電圧を負荷回路に供給する第2の直流化回路と、
 を有し、
 前記一次側回路は、
 前記負荷回路の負荷に対応した電圧を出力する出力回路をさらに有し、

10

20

前記第 1 の直流化回路は、
 前記整流回路から出力される電流をオン / オフする第 2 のスイッチング素子と、
 前記第 1 の直流電圧に基づいて検出電圧を生成する検出電圧生成回路と、
 前記検出電圧が所定の一定電圧となるように前記第 2 のスイッチング素子を制御する P F C 制御回路と、
 前記出力回路から出力される電圧に基づいて前記検出電圧を変化させる検出電圧制御回路と、
 を有し、

前記電源供給回路は、
 前記一次巻線との間で電磁誘導を生じる一次補助巻線を有し、

前記出力回路は、
 前記一次補助巻線に生じる電圧を平均化した平均電圧を生成し出力し、
 前記検出電圧制御回路は、
 前記平均電圧が所定の基準電圧より大きい時に第 1 の検出電圧を設定し、該平均電圧が該所定の基準電圧より小さい時に該第 1 の検出電圧よりも大きい第 2 の検出電圧を設定すること
 を特徴とするスイッチング電源装置。

【請求項 2】

前記検出電圧制御回路は、
 前記出力回路から出力される電圧に基づいて前記検出電圧を段階的に変化させること
 を特徴とする請求項 1 に記載のスイッチング電源装置。

【請求項 3】

前記第 1 の直流電圧は、
 前記検出電圧が前記第 1 の検出電圧の時に第 1 の電圧となり、該検出電圧が前記第 2 の検出電圧の時に該第 1 の電圧よりも小さい第 2 の電圧となること
 を特徴とする請求項 1 又は請求項 2 に記載のスイッチング電源装置。

【請求項 4】

前記検出電圧制御回路は、
 前記検出電圧と前記所定の基準電圧との電圧差を検出する電圧差検出回路と、
 前記電圧差に基づいて前記第 1 の検出電圧と前記第 2 の検出電圧とを切り換えるスイッチ回路と
 を有することを特徴とする請求項 1 から請求項 3 の何れか一項に記載のスイッチング電源装置。

【請求項 5】

前記電圧差検出回路は、
 前記検出電圧と前記所定の基準電圧との電圧差に略等しい電圧を生成するツェナーダイオードを有すること
 を特徴とする請求項 4 に記載のスイッチング電源装置。

【請求項 6】

前記電源供給回路は、
 前記一次補助巻線に生じる電圧を整流し平滑化して第 3 の直流電圧を生成する第 3 の直流化回路を有し、
 前記第 3 の直流電圧を前記第 1 の直流化回路を駆動するための電源として供給すること
 を特徴とする請求項 1 から請求項 5 の何れか一項に記載のスイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、交流電源電圧を直流電源電圧に変換するスイッチング電源装置に関し、特に、二次側の出力電圧が供給される負荷の状態に応じて一次側の P F C 回路 (Power Factor

10

20

30

40

50

Collectionの略称：力率改善回路)の動作を制御する機能を備えたスイッチング電源装置に関する。

【背景技術】

【0002】

従来から、直流を別の直流に変換するDC-DCコンバータと、このDC-DCコンバータの前段に設けられて、交流入力の方率改善を行うPFC回路とを備えたスイッチング電源装置が使用されている。このスイッチング電源装置においては、交流電源を全波整流する全波整流回路の後段に、チョークコイル、スイッチング素子、ダイオード及び平滑コンデンサを備えたPFC回路を設け、このPFC回路により全波整流出力を昇圧・平滑して力率改善した直流電圧をDC-DCコンバータに入力する。そして、DC-DCコンバータは、PFC回路からの直流電圧をトランスの一次側巻線を介してスイッチング素子によりオン/オフさせることにより高周波電圧に変換し、二次側巻線に発生する高周波電圧を整流・平滑して、負荷となる機器の要求する直流電圧に変換する。

10

【0003】

近年、環境保護などの観点から、スイッチング電源装置の電力変換効率の改善が求められており、特に待機時の消費電力の低減が重要になってきている。例えば、スイッチング素子のオン/オフ制御に関しては、待機時にスイッチング周波数を低下させたり、間欠動作(バースト動作)させたりする等、各種方法が提案されている(例えば、特許文献1)。

【0004】

20

また、PFC回路についても、待機時の電力消費を抑えるために、負荷回路の電力消費を検出し、負荷回路の電力消費が所定の電力レベルを超えた時にPFC回路を動作させる方法が提案されている(例えば、特許文献2)。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開2007-135277号公報

【特許文献2】特開2001-119956号公報

【発明の概要】

【発明が解決しようとする課題】

30

【0006】

しかし、特許文献2の構成の場合、待機時の電力消費は抑えられるものの、一旦PFC回路が動作した場合(すなわち、負荷回路の電力消費が所定の電力レベルを超えている場合)には、PFC回路は、その負荷の状態に拘わらず事実上連続的に電力を消費してしまうという問題がある。

【0007】

本発明は、二次側の負荷の状態に応じてPFC回路の動作状態を制御することにより、無駄な電力消費を防ぎ、高効率のスイッチング電源装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

40

上記の目的を達成するため、本願発明のスイッチング電源装置は、一次側回路と二次側回路を有するスイッチング電源装置であって、一次側回路は、交流電源電圧を整流する整流回路と、整流回路から出力される電流の波形を整形し昇圧して第1の直流電圧を出力する第1の直流化回路と、第1の直流電圧が一端に印加される一次巻線と、一次巻線の他端に接続され一次巻線に流れる電流をオン/オフする第1のスイッチング素子と、第1のスイッチング素子のオン/オフを制御する制御回路と、第1の直流化回路を駆動するための電源を供給する電源供給回路と、を有し、二次側回路は、一次巻線との間で電磁誘導を生じる二次巻線と、二次巻線に生じる電圧を整流し平滑化して第2の直流電圧を負荷回路に供給する第2の直流化回路と、を有し、一次側回路は、負荷回路の負荷に対応した電圧を出力する出力回路をさらに有し、第1の直流化回路は、整流回路から出力される電流をオ

50

ン/オフする第2のスイッチング素子と、第1の直流電圧に基づいて検出電圧を生成する検出電圧生成回路と、該検出電圧が所定の一定電圧となるように第2のスイッチング素子を制御するPFC制御回路と、出力回路から出力される電圧に基づいて検出電圧を変化させる検出電圧制御回路と、を有する。

【0009】

このように、負荷回路の負荷に対応した電圧に基づいて第1の直流化回路の検出電圧を変化させることで、第1の直流化回路の無駄な電力消費を防ぎ、高効率のスイッチング電源装置が実現される。

【0010】

また、検出電圧制御回路は、出力回路から出力される電圧に基づいて検出電圧を段階的に変化させる構成とすることができる。

10

【0011】

また、電源供給回路は、一次巻線との間で電磁誘導を生じる一次補助巻線を有し、出力回路は、一次補助巻線に生じる電圧を平均化した平均電圧を生成し出力する構成とすることができる。この場合、検出電圧制御回路は、平均電圧が所定の基準電圧より大きい時に第1の検出電圧を設定し、平均電圧が所定の基準電圧より小さい時に第1の検出電圧よりも大きい第2の検出電圧を設定する構成としてもよい。また、この場合、第1の直流電圧は、検出電圧が第1の検出電圧の時に第1の電圧となり、検出電圧が第2の検出電圧の時に第1の電圧よりも小さい第2の電圧となる構成としてもよい。

【0012】

20

また、検出電圧制御回路は、検出電圧と所定の基準電圧との電圧差を検出する電圧差検出回路と、該電圧差に基づいて第1の検出電圧と前記第2の検出電圧とを切り換えるスイッチ回路とを有する構成とすることができる。この場合、電圧差検出回路は、検出電圧と所定の基準電圧との電圧差に略等しい電圧を生成するツェナーダイオードを有する構成としてもよい。

【0013】

また、電源供給回路は、一次補助巻線に生じる電圧を整流し平滑化して第3の直流電圧を生成する第3の直流化回路を有し、該第3の直流電圧を第1の直流化回路を駆動するための電源として供給する構成とすることができる。

【発明の効果】

30

【0014】

以上のように本発明によれば、二次側の負荷の状態に応じてPFC回路の動作状態を制御することにより、無駄な電力消費を防ぎ、高効率のスイッチング電源装置を提供することが可能となる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施の形態に係るスイッチング電源装置1の構成を示す回路図である。

【図2】本発明の実施の形態に係るスイッチング電源装置1の一次側補助巻線の両端に生じる電圧を示す波形図である。

【図3】図1の負荷検出電圧V3（コンデンサ140の一端側）の電圧を示す波形図である。

40

【図4】本発明の実施の形態に係る制御用IC155がバーストモードで動作する時の負荷検出電圧V3cとトランジスタ139のオン/オフの関係を示す波形図である。

【発明を実施するための形態】

【0016】

本発明の実施の形態に係るスイッチング電源装置について以下に説明する。

【0017】

図1は、本発明の実施の形態に係るスイッチング電源装置1の回路図である。スイッチング電源装置1は、一次側回路に入力される交流電力をトランス400によって変換し、二次側回路から一定の直流電力を出力する電源装置である。トランス400は、一次側巻

50

線 150、一次側補助巻線 170 及び二次側巻線 210 を有する。スイッチング電源装置 1 の一次側回路は、ダイオードブリッジ回路 110、PFC 回路 120、PFC 待機制御回路 130、一次側巻線 150、FET 152、抵抗 153、154、電源制御用 IC 155、一次側補助巻線 170、ダイオード 158、コンデンサ 157、フォトトランジスタ 156 で構成される。また、スイッチング電源装置 1 の二次側回路は、二次側巻線 210、ダイオード 215、コンデンサ 220、抵抗 225、発光ダイオード 230、シャントレギュレータ 235、抵抗 240、245 によって構成される。発光ダイオード 230 とフォトトランジスタ 156 は、フォトカプラ 200 を構成し、発光ダイオード 230 から出射された光はフォトトランジスタ 156 で受光され光電変換される。なお、実際の回路においては、ノイズフィルタ等の回路部品をさらに備えているが、図 1 においては、説明の便宜上、回路を簡易化して示している。

10

【0018】

ダイオードブリッジ回路 110 に入力（印加）される商用電源（AC 100 ~ 220V）は、ダイオードブリッジ回路 110 によって全波整流され、PFC 回路 120 に出力される。

【0019】

PFC 回路 120 は、後述するように、PFC 待機制御回路 130 によって動作状態及び電源の供給が制御され、ダイオードブリッジ回路 110 によって全波整流された整流電圧の力率を改善し昇圧する回路である。PFC 回路 120 は、コンデンサ 125 の端子間電圧が所定の電圧となるように制御する。ここで、コンデンサ 125 の + 端子側の電圧を一次直流電圧 V1（又は、PFC 出力電圧）、- 端子側の電圧を一次側回路のグラウンド（GND1）と定義する。

20

【0020】

一次直流電圧 V1 は、トランス 400 の一次側巻線 150 の一端、制御用 IC 155 の VH 端子及び PFC 待機制御回路 130 の抵抗 126 の一端に接続される。

【0021】

一次側巻線 150 の他端は、FET 152 のドレイン端子に接続される。また、FET 152 のソース端子は、抵抗 153 及び 154 を介して一次側回路のグラウンド GND1 及び制御用 IC 130 の IS 端子にそれぞれ接続され、ゲート端子は、制御用 IC 155 の OUT 端子に接続される。

30

【0022】

FET 152 は、例えば、パワー MOSFET（Metal-Oxide Semiconductor Field-Effect Transistor）であり、ゲート端子に入力される電圧によって、ドレイン端子 - ソース端子間に流れる電流が制御される。本実施形態の FET 152 は、N 型の MOSFET であり、ゲート端子に入力される電圧が上昇するとドレイン端子 - ソース端子間に電流が流れる（すなわち、オンする）ように構成されている。

【0023】

制御用 IC 155 は、FET 152 のオン/オフを制御するための IC である。制御用 IC 155 は、所定の周波数のスイッチングパルスを生成して制御用 IC 155 の OUT 端子より出力する。スイッチングパルスが、FET 152 のゲート端子に入力されると、FET 152 がオンし、一次直流電圧 V1 に起因する電流（一次電流）が一次側巻線 150、FET 152 及び抵抗 153 を通って一次側回路のグラウンド GND1 に流れる。制御用 IC 155 の制御により FET 152 が断続的にオン/オフすることにより、一次側補助巻線 170 及び二次側巻線 210 に断続的な電圧が誘起される。

40

【0024】

一次側補助巻線 170 に誘起された電圧は、ダイオード 158 によって整流され、コンデンサ 157 によって平滑化されて、制御用 IC 155 の Vcc 端子（電源端子）及びトランジスタ 139 のエミッタに印加される。すなわち、制御用 IC 155 は、コンデンサ 157 によって平滑化された電圧が印加されることによって駆動される。なお、制御用 I

50

C 1 5 5 の起動時には、一次側補助巻線 1 7 0 に電圧が誘起されないため、制御用 I C 1 5 5 は、制御用 I C 1 5 5 の V H 端子に供給される一次直流電圧 V 1 に起因する電流によって起動される。

【 0 0 2 5 】

制御用 I C 1 5 5 の I S 端子には、抵抗 1 5 4 を介して F E T 1 5 2 のソース端子が接続される。F E T 1 5 2 と抵抗 1 5 3 は、いわゆるソースフォロアを構成し、F E T 1 5 2 のソース端子の電圧は、F E T 1 5 2 を流れる電流に比例する。制御用 I C 1 5 5 は、I S 端子に印加される電圧を監視することにより、過電流を検出している。

【 0 0 2 6 】

制御用 I C 1 5 5 の F B 端子には、フォトトランジスタ 1 5 6 のコレクタが接続され、
10
フォトトランジスタ 1 5 6 のエミッタはグラウンド G N D 1 に接続される。フォトトランジスタ 1 5 6 は、後述するように、二次直流電圧 V 2 (D C 出力) の電圧値によって光量
が変化する発光ダイオード 2 3 0 からの光を受光し、光電変換することによってその受光
量に応じた電流を流す。制御用 I C 1 5 5 は、フォトトランジスタ 1 5 6 を流れる電流から、二次側回路に接続される負荷回路の負荷によって変動する二次直流電圧 V 2 の電圧値
を検出し、二次直流電圧 V 2 の電圧値が一定となるように (すなわち、発光ダイオード 2
3 0 を流れる電流が一定となるように)、F E T 1 5 2 に供給するスイッチングパルスの
デューティ 比及び周波数を変化させる。以上のように、発光ダイオード 2 3 0 とフォト
トランジスタ 1 5 6 によって、二次直流電圧 V 2 の電圧値が、電氣的に絶縁された一次側
20
回路にフィードバックされることとなる。

【 0 0 2 7 】

二次側巻線 2 1 0 の両端に断続的に誘起された電圧は、ダイオード 2 1 5 によって整流
され、コンデンサ 2 2 0 によって平滑化されて二次直流電圧 V 2 を生成する。そして、二
次直流電圧 V 2 が、D C 出力 (+ V 端子と G N D 端子間の電位差) として不図示の負荷回
路に供給される。

【 0 0 2 8 】

発光ダイオード 2 3 0、シャントレギュレータ 2 3 5、抵抗 2 2 5、2 4 0、2 4 5 は
、二次直流電圧モニタ回路を構成している。

【 0 0 2 9 】

シャントレギュレータ 2 3 5 は、リファレンス端子の電圧によって、シャントレギュレ
ータ 2 3 5 を流れる電流を制御する素子である。抵抗 2 4 0 と 2 4 5 は、二次直流電圧 V
2 と二次側回路のグラウンド G N D 2 間に直列に挿入され、シャントレギュレータ 2 3 5
のリファレンス端子には、抵抗 2 4 0 と 2 4 5 の接続点の電圧が印加される。シャントレ
ギュレータ 2 3 5 のリファレンス端子の電圧が所定値よりも小さい場合にはシャントレ
ギュレータ 2 3 5 に流れる電流は少なくなり、逆にリファレンス端子の電圧が所定値より
大きい場合にはシャントレギュレータ 2 3 5 に流れる電流は大きくなる。本実施形態の場
合、シャントレギュレータ 2 3 5 のリファレンス端子には、二次直流電圧 V 2 を抵抗 2 4
0 と 2 4 5 によって抵抗分圧した電圧が印加されるため、二次直流電圧 V 2 の電圧値に
30
応じて発光ダイオード 2 3 0 の発光量が変化する。

【 0 0 3 0 】

以上のような構成により、本実施形態のスイッチング電源装置 1 は、安定した二次直
流電圧 V 2 を D C 出力として不図示の負荷回路に供給する。なお、本実施形態の制御用 I C
1 5 5 は、所定の電力供給を必要とする負荷回路に対し安定した二次直流電圧 V 2 を生成
・供給する通常モードに加え、特許文献 1 に記載の制御用 I C と同様、負荷回路の負荷に
40
応じて、スイッチングパルスの周波数を低下させる周波数低減モード、及び、スイッ
チングパルスを間欠的に出力するバーストモードを有している。具体的には、制御用 I C 1 5
5 は、発光ダイオード 2 3 0 によって検出される二次直流電圧 V 2 の変動 (すなわち、フ
ォトトランジスタ 1 5 6 が受光する光量の変動) と、F E T 1 5 2 に供給するスイッチ
ングパルスのデューティ 比及び周波数との関係から二次側回路に接続される負荷回路の負
荷を検出し、この負荷に応じて、通常モード、周波数低減モード及びバーストモードを切
50

り替えて動作するように構成されている。例えば、通常モードの時（すなわち、負荷回路の負荷が定格負荷の時）、制御用IC155は、二次直流電圧V2の変動をモニタしながら、所定の周波数（例えば、130kHz）のスイッチングパルスのデューティ比を制御する。そして、スイッチングパルスのデューティ比が所定のデューティ比（例えば、10%）よりも小さくなると、負荷回路の負荷が軽くなった（軽負荷となった）と判断し、徐々にスイッチングパルスの周波数を低くし、周波数低減モードに移行する。そして、スイッチングパルスの周波数が所定の周波数（例えば、10kHz）よりも低くなると、負荷回路の負荷が無負荷に近くなったと判断し、さらに周波数を下げると共に（例えば、500Hz）、間欠的なパルス（例えば、5パルス）を一定周期で出力するバーストモードに移行する。このように、本実施形態の制御用IC155は、負荷回路の負荷に合

10

【0031】

次に、本実施形態のPFC回路120及びPFC待機制御回路130について説明する。

【0032】

PFC回路120は、コンデンサ121、チョークコイル122、FET123、ダイオード124、コンデンサ125、抵抗126、127、PFC制御用IC128で構成される。ダイオードブリッジ回路110の出力は、コンデンサ121の両端にそれぞれ接続され、コンデンサ121の一端は、チョークコイル122の一端に接続される。チョークコイル122の他端は、ダイオード124のアノード及びFET123のドレイン端子に接続される。また、FET123のソース端子は、グラウンドGND1に接続される。FET123のゲート端子は、PFC制御用IC128のOUT端子に接続され、PFC制御用IC128からのPFC制御パルスが入力される。ダイオード124のカソードとグラウンドGND1との間には、コンデンサ125が接続される。また、ダイオード124のカソードとグラウンドGND1との間には、抵抗126、127が直列に接続される。抵抗126と抵抗127の接続点は、PFC制御用IC128のFB端子に接続され、PFC制御用IC128に一次直流電圧V1を抵抗126と抵抗127とで分圧した電圧（以下、「センシング電圧」という）がフィードバックされる。また、PFC制御用IC128のGND端子は、グラウンドGND1に接続され、Vcc端子（電源端子）は、PFC待機制御回路130のトランジスタ139のコレクタに接続される。

20

30

【0033】

PFC回路120は、ダイオードブリッジ回路110の両端子間にチョークコイル122とFET123との直列回路を接続し、FET123の両端子間（ソースドレイン間）にダイオード124とコンデンサ125との直列回路を接続することで昇圧チョップ回路を構成している。PFC制御用IC128は、FB端子に入力されるセンシング電圧をモニタしながらFET123をオン/オフ制御する（すなわち、FET123のゲート端子にPFC制御パルスを出力する）ことにより、ダイオードブリッジ回路110によって全波整流された電流の波形を正弦波に近づけて力率を改善し、昇圧している。本実施形態のPFC回路120においては、制御用IC155のスイッチングパルスの供給モードに

40

【0034】

50

PFC待機制御回路130は、抵抗133、トランジスタ134、抵抗135、ツェナーダイオード136、137、抵抗138、トランジスタ139、コンデンサ140、抵抗141、142、ダイオード143で構成される。PFC待機制御回路130は、一次側補助巻線170の両端に生じる電圧に基づいて、トランジスタ134及びトランジスタ139をオン/オフし、PFC回路120の動作状態及びPFC制御用IC128の電力供給を制御する。コンデンサ140及び抵抗141は並列に接続され、その一端はグラウンドGND1に、また、他端は抵抗142の一端、ツェナーダイオード136、137のアノードにそれぞれ接続される。また、抵抗142の他端は、ダイオード143のアノードに接続され、ダイオード143のカソードは、一次側補助巻線170の一端に接続される。後述するように、コンデンサ140、抵抗141、142、ダイオード143は、制御用IC155のスイッチングパルスの供給モードを検出することにより、負荷回路の負荷を検出する負荷検出回路を構成している。また、抵抗133、トランジスタ134、抵抗135、ツェナーダイオード136は、負荷検出回路の出力に基づいてPFC回路120のセンシング電圧を切り換えるセンシング電圧切り換え回路を構成している。また、トランジスタ139、抵抗138、ツェナーダイオード137は、負荷検出回路の出力に基づいてPFC制御用IC128の電源をオン/オフする電源制御回路を構成している。

10

【0035】

図2は、本発明の実施の形態に係るスイッチング電源装置1の一次側補助巻線170の両端に生じる電圧を示す波形図である。図2(a)は、制御用IC155が通常モードで動作している時の一次側補助巻線170の両端に生じる電圧を示す波形図であり、図2(b)は、制御用IC155が周波数低減モードで動作している時の一次側補助巻線170の両端に生じる電圧を示す波形図であり、図2(c)は、制御用IC155がバーストモードで動作している時の一次側補助巻線170の両端に生じる電圧を示す波形図である。

20

【0036】

上述のように、負荷回路にある程度の電力供給が要求される場合(すなわち、負荷回路の負荷が定格負荷の場合)、制御用IC155は通常モードで動作し、フォトトランジスタ156の受光量に応じた、所定の周波数(例えば、130kHz)且つ所定のデューティ(例えば、10%~90%)のスイッチングパルスをFET152のゲート端子に供給する。そして、FET152が断続的にオン/オフすることにより、一次側巻線150に蓄積されたエネルギーが一次側補助巻線170に伝達され、図2(a)に示される電圧が一次側補助巻線170の両端に生じる。なお、一次側補助巻線170の両端に生じる電圧Vaは、一次側巻線150の巻数をNP1、一次側補助巻線170の巻数をNP2とした場合、以下の式(1)で表わされる。

30

$$V_a = V_1 \times NP_2 / NP_1 \dots (1)$$

【0037】

上述したように、本実施形態のPFC回路120においては、制御用IC155のスイッチングパルスの供給モードに応じて、PFC出力電圧(すなわち、一次直流電圧V1)が切り換わるように構成されており、制御用IC155のスイッチングパルスの供給モードが通常モードである場合、一次直流電圧V1が約400Vとなる。従って、図2(a)に示される電圧波形の振幅は、式(1)のV1に400Vを代入して得られる。

40

【0038】

負荷回路の負荷が定格負荷よりも軽くなると(すなわち、軽負荷となると)、制御用IC155は周波数軽減モードで動作し、所定の周波数(例えば、10~130kHz)且つ所定のデューティ(例えば、10%)のスイッチングパルスをFET152のゲート端子に供給する。その結果、一次側補助巻線170の両端には、図2(b)に示される電圧が生じる。周波数軽減モードにおいては、PFC回路120によって、一次直流電圧V1が200~300Vとなるように制御されているため、図2(b)に示される電圧波形の振幅は、図2(a)に示される電圧波形の振幅よりも小さくなる。

【0039】

負荷回路の負荷が軽負荷よりもさらに軽くなり、無負荷の状態に近くなると、制御用I

50

C 1 5 5 はバーストモードで動作し、軽負荷の時よりもさらに低い所定の周波数（例えば、5 0 0 H z）で、所定数のパルス（例えば、5 パルス）をスイッチングパルスとして F E T 1 5 2 のゲート端子に供給する。その結果、一次側補助巻線 1 7 0 の両端には、図 2（c）に示される電圧が生じる。バーストモードにおいては、周波数低減モードと同様、P F C 回路 1 2 0 によって、一次直流電圧 V 1 が 2 0 0 ~ 3 0 0 V となるように制御されているため、図 2（c）に示される電圧波形の振幅は、図 2（b）に示される電圧波形の振幅と略等しくなる。

【 0 0 4 0 】

コンデンサ 1 4 0、抵抗 1 4 1、1 4 2、ダイオード 1 4 3 によって構成される負荷検出回路は、一次側補助巻線 1 7 0 の両端に生じる電圧を平均化する回路である。一次側補助巻線 1 7 0 の両端に生じる電圧をコンデンサ 1 4 0 と抵抗 1 4 1 によってフィルタ（積分）して、一次側補助巻線 1 7 0 の両端に生じる電圧の平均値をコンデンサ 1 4 0 の一端に負の電圧として出力する。上述のように、一次側補助巻線 1 7 0 の両端に生じる電圧は、一次側巻線 1 5 0 に蓄積されたエネルギー、すなわち、スイッチングパルスのオン/オフの状態（周波数、デューティ比）によって変化し、スイッチングパルスのオン/オフの状態は、負荷回路の負荷によって変化するため、一次側補助巻線 1 7 0 の両端に生じる電圧の平均値は、負荷回路の負荷を表すこととなる。以下、本明細書においては、コンデンサ 1 4 0 の一端側の電圧を「負荷検出電圧 V 3」と称する。

【 0 0 4 1 】

図 3 は、本実施形態の負荷検出電圧 V 3 を示す波形図である。図 3（a）は、制御用 I C 1 5 5 が通常モードで動作している時の負荷検出電圧 V 3 を示す波形図であり、図 3（b）は、制御用 I C 1 5 5 が周波数低減モードで動作している時の負荷検出電圧 V 3 を示す波形図であり、図 3（c）は、制御用 I C 1 5 5 がバーストモードで動作している時の負荷検出電圧 V 3 を示す波形図である。なお、図 3（a）～（c）中の点線で示す波形は、負荷検出回路によって平均化する前の波形、すなわち、図 2（a）～（c）に示した一次側補助巻線 1 7 0 の両端に生じる電圧をそれぞれ示している。

【 0 0 4 2 】

上述のように、制御用 I C 1 5 5 が通常モードで動作している時の一次側補助巻線 1 7 0 の両端に生じる電圧波形は、制御用 I C 1 5 5 が周波数低減モードで動作している時の一次側補助巻線 1 7 0 の両端に生じる電圧波形と比較し、周波数が高く、また振幅も大きい。従って、制御用 I C 1 5 5 が通常モードで動作している時の負荷検出電圧 V 3 a は、制御用 I C 1 5 5 が周波数低減モードで動作している時の負荷検出電圧 V 3 b よりも大きくなり、負の方向に比較的大きな電圧として出力される（図 3（a））。なお、本実施形態においては、コンデンサ 1 4 0 と抵抗 1 4 1 によるフィルタの時定数は、制御用 I C 1 5 5 が通常モードで動作している時のスイッチングパルスの周波数と比較して十分に長くなるように設定されており、負荷検出電圧 V 3 a は負の一定電圧となる。

【 0 0 4 3 】

逆に、制御用 I C 1 5 5 が周波数低減モードで動作している時の負荷検出電圧 V 3 b は、制御用 I C 1 5 5 が通常モードで動作している時の負荷検出電圧 V 3 a よりも小さくなるため、負の方向に負荷検出電圧 V 3 a よりも小さな電圧として出力される（図 3（b））。この場合も、通常モードと同様、コンデンサ 1 4 0 と抵抗 1 4 1 によるフィルタの時定数は、制御用 I C 1 5 5 が周波数低減モードで動作している時のスイッチングパルスの周波数と比較して長くなるように設定されており、負荷検出電圧 V 3 b は負の一定電圧となる。

【 0 0 4 4 】

制御用 I C 1 5 5 がバーストモードで動作している時の一次側補助巻線 1 7 0 の両端に生じる電圧波形は、制御用 I C 1 5 5 が周波数低減モードで動作している時の一次側補助巻線 1 7 0 の両端に生じる電圧波形と比較し、周波数が低く、また間欠的に出力されるパルス幅も短い。従って、制御用 I C 1 5 5 がバーストモードで動作している時の負荷検出電圧 V 3 c は、制御用 I C 1 5 5 が周波数低減モードで動作している時の負荷検出電圧 V

10

20

30

40

50

3 bよりも小さくなり、負の方向に負荷検出電圧V 3 bよりも小さな電圧として出力される(図3(c))。なお、本実施形態においては、制御用IC 155がバーストモードで動作している場合に、制御用IC 155がFET 152へ出力するスイッチングパルスの周波数が、コンデンサ140と抵抗141によるフィルタの時定数よりも短くなるように設定されている。従って、負荷検出電圧V 3 cは、スイッチングパルス(所定数のパルス)と同期して変動し、リップルを持った電圧波形となる。

【0045】

以上のように、本実施形態の負荷検出回路は、一次側補助巻線170の両端に生じる電圧を平均化し、負の出力電圧(負荷検出電圧V 3)として出力する。そして、この負荷検出電圧V 3は、制御用IC 155のスイッチングパルスの供給モード(すなわち、負荷回路の負荷)を示す電圧となっている。本実施形態のPFC待機制御回路130は、この負荷検出電圧V 3を利用して、PFC回路120の動作状態及びPFC制御用IC 128の電力供給を制御している。

10

【0046】

制御用IC 155が通常モードで動作している場合、負荷検出回路の出力(負荷検出電圧V 3)は負の方向に大きな電圧として出力される(V 3 a)。本実施形態においては、トランジスタ134及び139のエミッタ電圧と負荷検出電圧V 3 aの電位差が、ツェナーダイオード136及び137のツェナー電圧よりも大きくなるように設定されている。従って、ツェナーダイオード136及び137にトランジスタ134及び139を介してツェナー電流が流れ、トランジスタ134及び139がオンする。トランジスタ139がオンすると、PFC制御用IC 128のVcc端子(電源端子)には、トランジスタ139を介してコンデンサ157からの電流が供給され、PFC制御用IC 128が動作することとなる。また、トランジスタ134がオンすると、抵抗133と抵抗127が並列接続される。そして、この時の抵抗126、127の接続点の電圧(PFCのセンシング電圧)に基づいて、一次直流電圧V 1が約400VとなるようにPFC回路120が動作する。

20

【0047】

制御用IC 155が周波数低減モードで動作すると、負荷検出回路の出力は負の方向において減少する(V 3 b)。この時、トランジスタ139のエミッタ電圧と負荷検出電圧V 3 bの電位差が、ツェナーダイオード137のツェナー電圧よりも大きくなり、また、トランジスタ134のエミッタ電圧と負荷検出電圧V 3 bの電位差が、ツェナーダイオード136のツェナー電圧よりも小さくなるように設定されている。すなわち、トランジスタ139がオンし、トランジスタ134がオフするように構成されている。トランジスタ139がオンすることにより、PFC制御用IC 128のVcc端子(電源端子)には、トランジスタ139を介してコンデンサ157からの電流が供給されることとなり、PFC制御用IC 128が動作することとなる。また、トランジスタ134がオフすることにより、抵抗133と抵抗127の並列接続が解かれる。抵抗133と抵抗127の並列接続が解かれると、PFCのセンシング電圧は、一次直流電圧V 1を抵抗126と抵抗127とで分圧した電圧となるため、上述の通常モードの時のPFCのセンシング電圧と比較すると上昇することとなる。そして、この上昇したセンシング電圧がPFC制御用IC 128にフィードバックされると、PFC制御用IC 128はセンシング電圧を下げるようにFET 123をオン/オフ制御するため、一次直流電圧V 1が低下し、200~300Vとなる。このように、本実施形態のPFC待機制御回路130は、制御用IC 155が周波数低減モードで動作する時に、PFC出力電圧(一次直流電圧V 1)を低下させることで不必要な電力の消費を抑え、電力効率を高めている。

30

40

【0048】

制御用IC 155がバーストモードで動作すると、負荷検出回路の出力は負の方向においてさらに減少し、リップルが生じる(V 3 c)。本実施形態では、リップルの谷の部分(負の方向に大きくなる部分)で、トランジスタ139のエミッタ電圧と負荷検出電圧V 3 cの電位差が、ツェナーダイオード137のツェナー電圧よりも大きくなり、また、リ

50

リップルの山の部分（負の方向に小さくなる部分）で、トランジスタ139のエミッタ電圧と負荷検出電圧V3cの電位差が、ツェナーダイオード137のツェナー電圧よりも小さくなるように設定されている。

【0049】

図4は、本実施形態の制御用IC155がバーストモードで動作する時の負荷検出電圧V3cとトランジスタ139のオン/オフの関係を示す波形図である。図4に示すように、制御用IC155からFET152にスイッチングパルス（所定数のパルス）が出力され負荷検出電圧V3cが低下した場合（負の方向に大きくなった場合）、リップル電圧Vの範囲内の所定の閾値電圧で、トランジスタ139がオンし、また、スイッチングパルスが停止し負荷検出電圧V3cが上昇した場合（負の方向に小さくなった場合）、リップル電圧Vの範囲内の所定の閾値電圧で、トランジスタ139がオフするようにツェナーダイオード137のツェナー電圧が設定されている。すなわち、トランジスタ139は、負荷検出電圧V3cのリップルに同期して間欠的にオン/オフする。また、制御用IC155がバーストモードの時、トランジスタ134のエミッタ電圧と負荷検出電圧V3cの電位差が、ツェナーダイオード136のツェナー電圧よりも小さくなるように設定されている。すなわち、トランジスタ134は、常にオフするように構成される。従って、PFC制御用IC128のVcc端子（電源端子）には、コンデンサ157からの電流がトランジスタ139を介して間欠的に供給されることとなり、PFC制御用IC128が間欠的に動作することとなる。また、トランジスタ134がオフすることにより、抵抗133と抵抗127の並列接続が解かれる。抵抗133と抵抗127の並列接続が解かれると、上述の周波数低減モードと同様、PFC制御用IC128が間欠的に動作した時に一次直流電圧V1が200～300Vとなるように制御される。このように、本実施形態のPFC待機制御回路130は、制御用IC155がバーストモードで動作する時に、PFC出力電圧（一次直流電圧V1）を低下させ、さらに、スイッチングパルスと同期して、PFC制御用IC128への電源の供給を間欠的に行うことで、電力の消費を抑え、電力効率をさらに高めている。換言すると、制御用IC155がバーストモードで動作する場合、PFC制御用IC128は、一次側巻線150に電力供給が必要なタイミングでのみ動作し、PFC出力電圧は、一次側巻線150に必要な電力だけ供給できる電圧とされる。従って、一次側巻線150に電力供給が不要なタイミングでの電力消費が抑えられる。なお、本実施形態においては、トランジスタ139がオフしている間、PFC制御用IC128が停止することとなるが、この間での一次側巻線150による電力消費がないため、一次直流電圧V1は、コンデンサ125の自然放電による電圧の低下があるものの、約400Vを維持する。

【0050】

以上のように、本実施形態のPFC回路120においては、制御用IC155のスイッチングパルスの供給モードに応じて（すなわち、負荷回路の負荷に応じて）、PFC出力電圧（すなわち、一次直流電圧V1）を切り換え、電力消費を抑えている。また、制御用IC155がバーストモードで動作する場合（すなわち、負荷回路の負荷が無負荷に近い場合）には、さらにPFC制御用IC128を間欠的に動作させることで、PFC回路120を能動的な状態（すなわち、PFC出力電圧が一定の電圧となる状態）に保ちつつ、電力消費を抑えている。すなわち、本実施形態のPFC回路120は、バーストモードにおいてもPFC出力電圧（一次直流電圧V1）をほぼ一定に保っているため、負荷回路の負荷が重くなり、バーストモードから通常モードに復帰する場合であっても、PFC回路120の動作が遅れることはなく、出力電圧（二次直流電圧V2）に一時的な落ち込みを発生させることがない。

【0051】

以上が、本発明の実施の形態の説明であるが、本発明は、上述した実施形態の構成に限定されるものではなく、発明の技術的思想の範囲内において様々な変形が可能である。例えば、本実施形態においては、一次側補助巻線170の両端に生じる電圧を平均化する負荷検出回路を用いて、制御用IC155のスイッチングパルスの供給モードを検出する構

10

20

30

40

50

成としたが、この構成に限定されるものではなく、制御用 I C 1 5 5 から F E T 1 5 2 に出力されるスイッチングパルスを直接検出してスイッチングパルスの供給モードを検出することも可能である。

【 0 0 5 2 】

また、本実施形態では、制御用 I C 1 5 5 のスイッチングパルスの供給モードを検出することにより負荷回路の負荷を検出する構成としたが、この構成に限定されるものではない。例えば、二次側回路に負荷回路の負荷を検出する回路を設ける構成とすることも可能である。

【 0 0 5 3 】

また、本実施形態では、制御用 I C 1 5 5 のバーストモードを負荷検出回路で検出し、P F C 制御用 I C 1 2 8 を負荷検出電圧 V 3 c のリップルに同期して間欠的にオン/オフする構成としたが、この構成に限定されるものではない。例えば、負荷回路の負荷が無負荷に近い状態の時にスイッチングパルスと同期した周期的なパルスを出力するパルス生成回路を別途設け、P F C 制御用 I C 1 2 8 が、パルス生成回路からのパルスでオン/オフする構成としても良い。

【 0 0 5 4 】

また、本実施形態では、トランジスタ 1 3 4 をオン/オフすることにより、抵抗 1 2 7 と抵抗 1 3 3 との並列接続を切り換え、P F C のセンシング電圧を 2 段階に切り換える構成としたが、この構成に限定されるものではない。例えば、抵抗 1 3 3、トランジスタ 1 3 4、抵抗 1 3 5 及びツェナーダイオード 1 3 6 と同じ回路をさらに追加し、P F C のセンシング電圧を 3 段階以上に切り換える構成としてもよい。また、負荷検出電圧 V 3 が P F C 制御用 I C 1 2 8 の F B 端子にフィードバックされればよく、例えば、一次直流電圧 V 1 と負荷検出電圧 V 3 とを乗算して P F C 制御用 I C 1 2 8 の F B 端子にフィードバックするように構成してもよい。

【 符号の説明 】

【 0 0 5 5 】

- 1 スwitchング電源装置
- 1 1 0 ダイオードブリッジ回路
- 1 2 0 P F C 回路
- 1 2 2 チョークコイル
- 1 2 3、1 5 2 F E T
- 1 2 4、1 4 3、1 5 8、2 1 5 ダイオード
- 1 2 1、1 2 5、1 4 0、1 5 7、2 2 0 コンデンサ
- 1 2 6、1 2 7、1 3 3、1 3 5、1 3 8、1 4 1、1 4 2、1 5 3、1 5 4、2 2 5、2 4 0、2 4 5 抵抗
- 1 3 0 P F C 待機制御回路
- 1 3 4、1 3 9 トランジスタ
- 1 3 6、1 3 7 ツェナーダイオード
- 1 5 0 一次側巻線
- 1 5 6 フォトトランジスタ
- 1 7 0 一次側補助巻線
- 2 0 0 フォトカプラ
- 2 1 0 二次側巻線
- 2 3 0 発光ダイオード
- 2 3 5 シャントレギュレータ
- 4 0 0 トランス

10

20

30

40

フロントページの続き

審査官 槻木澤 昌司

(56)参考文献 特開平10 - 210748 (JP, A)
特開2009 - 225499 (JP, A)
特開2004 - 222365 (JP, A)

(58)調査した分野(Int.Cl., DB名)
H02M 3/28