(12) 公 開 特 許 公 報(A)

(19) 日本国特許庁(JP)

(11) 特許出願公開番号
 特開2004-253880
 (P2004-253880A)
 (43) 公開日 平成16年9月9日(2004,9,9)

					(10)		1 444 1			
(51) Int.C1. ⁷		FI					テーマ	マコート	(参考	t)
нозк	17/16	НОЗК	17/1	6	L		5 F C	38		
H O 1L	21/82	HO1L	27/0	4	D		5 F C	64		
H O 1L	21/822	HO1L	21/8	2	W		5 J ()39		
H O 1L	27/04	HO1L	21/8	2	D		5 J ()55		
нозк	5/15	НОЗК	17/6	87	F		5 J (056		
		審査請求 未	請求	請求項	(の数 6	ΟL	(全 12	頁)	最終頁	に続く
(21) 出願番号		特願2003-39623 (P2003-39623)	(71) អ	出願人	3020629	31				
(22) 出願日		平成15年2月18日 (2003.2.18)			NEC	 ニレクト	ロニク	ス株式	会社	
					神奈川	泉川崎市	中原区	下沼部	175	3番地
			(74) 作	代理人	1000883	28		• • • • • •		
					弁理士	金田	暢之			
			(74) 作	代理人	1001062	97				
					弁理士	伊藤	克博			
			(74) †	代理人	1001061	38				
					弁理士	石橋	政幸			
			(72) ₹	砌者	本田 暑	對 夫				
					神奈川归	県川崎市	中原区	下沼部	175	3番地
					ΝEΟ	コエレク	ኑ ㅁ 二	クス株	式会社	内
			Fタ-	-ム(参	考) 5F03	8 CD06	DF01	DF08	EZ20	
					5F06	4 BB19	BB26	CC12	DDO9	EE54
					5J03	9 EE21	MMO4			
								最	終頁に	続く

(54) 【発明の名称】半導体集積回路装置

(57)【要約】

【課題】クロックツリーシンセシスに流れる充放電電流 を低減して回路全体の消費電流を低減した半導体集積回 路装置を提供する。

【解決手段】基準クロックの立ち上がりエッジまたは立 下りエッジのいずれか一方に同期して動作するクロック 同期式回路と、クロック同期式回路に基準クロックを分 配するための複数のクロックバッファ回路とを有する半 導体集積回路装置であって、クロックバッファ回路は、 クロック同期式回路が同期動作しない基準クロックの一 方のエッジで負荷をドライブする、基準クロックのの 方のエッジで負荷をドライブする、基準クロックのパル ス波形が消失しない範囲内で該エッジの変化を鈍らせる ゲート幅に設定された第1のトランジスタ、及び基準ク ロックの他方のエッジで負荷をドライブする、キャリア の種類が第1のトランジスタと異なる、第1のトランジ スタよりも大きなゲート幅で形成された第2のトランジ スタを備えたインバータを有する構成とする。 【選択図】 図1



【特許請求の範囲】

【請求項1】

基準クロックの立ち上がりエッジまたは立下りエッジのいずれか一方に同期して動作する クロック同期式回路と、前記クロック同期式回路に前記基準クロックを分配するための複 数のクロックバッファ回路とを有する半導体集積回路装置であって、 前記クロックバッファ回路は、

前記クロック同期式回路が同期動作しない前記基準クロックの一方のエッジで負荷をドラ イブする、前記基準クロックのパルス波形が消失しない範囲内で該エッジの変化を鈍らせ るゲート幅に設定された第1のトランジスタ、及び前記クロック同期式回路が同期動作す る前記基準クロックの他方のエッジで負荷をドライブする、チャネル中で利用するキャリ アの種類が前記第1のトランジスタと異なる、前記第1のトランジスタよりも大きなゲー ト幅で形成された第2のトランジスタを備えたインバータを有する半導体集積回路装置。 【請求項2】

10

前記第1のトランジスタはPチャネル電界効果型トランジスタであり、

前記第2のトランジスタはNチャネル電界効果型トランジスタであり、

前 記 ク ロ ッ ク 同 期 式 回 路 は 前 記 基 準 ク ロ ッ ク の 立 下 り エ ッ ジ に 同 期 し て 動 作 す る 請 求 項 1 記 載 の 半 導 体 集 積 回 路 装 置 。

【請求項3】

前記インバータの入力容量に基づいてゲート幅が適正に設定された、Nチャネル電界効果型トランジスタ、及び該Nチャネル電界効果型トランジスタよりもゲート幅が広いPチャ 20 ネル電界効果型トランジスタから構成される、前記クロックバッファ回路の入力段に配置 される初段インバータを有する請求項1または2記載の半導体集積回路装置。

【請求項4】

前記インバータの入力容量に基づいてゲート幅が適正に設定された、 N チャネル電界効果 型トランジスタ、及び該 N チャネル電界効果型トランジスタよりもゲート幅が広い P チャ ネル電界効果型トランジスタから構成される、前記クロックバッファ回路の入力段に配置 され、イネーブル信号にしたがって前記インバータに前記基準クロックを供給するゲート 回路を有する請求項1または2記載の半導体集積回路装置。

【請求項5】

前 記 ゲート回 路 は、 N A N D ゲート で ある 請 求 項 4 記 載 の 半 導 体 集 積 回 路 装 置 。

【請求項6】

前記 クロックバッファ回路を用いて構成されたクロックツリーシンセシスを有する請求項 1 乃至 5 のいずれか 1 項記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路装置に関し、特に基準クロックの立ち上がりエッジまたは立下 りエッジのいずれか一方に同期して動作するクロック同期式の回路を備えた半導体集積回 路装置に関する。

[0002]

【従来の技術】

ASIC(Application Specific Integrated Cir cuit)等の半導体集積回路装置では、基準クロックに同期して動作する複数のフリッ プフロップ(以下、F/Fと称す)等を備えたクロック同期式回路が形成されている場合 、各F/Fには基準クロックを分配するための複数のクロックバッファ回路を用いて基準 クロックが供給される。

[0003]

図 7 は従来の半導体集積回路装置が備えるクロックバッファ回路の構成を示す回路図であり、図 8 は図 7 に示したクロックバッファ回路の入出力波形を示すタイミングチャートである。また、図 9 は図 7 に示したクロックバッファ回路を用いたクロックツリーシンセシ

40

スの一構成例を示す回路図である。

【0004】

図 7 に示すように、従来のクロックバッファ回路は、ゲートどうし及びドレインどうしが 接続された P チャネル電界効果型トランジスタ(以下、 P チャネルトランジスタと称す) 5 1 及び該 P チャネルトランジスタ5 1 とチャネル中で利用するキャリアの種類が異なる N チャネル電界効果型トランジスタ(以下、 N チャネルトランジスタと称す) 5 2 から構 成される、基準クロックがそれぞれのゲートから入力される第 1 のインバータ5 と、ゲー トどうし及びドレインどうしが接続された P チャネルトランジスタ6 1 及び N チャネルト ランジスタ6 2 から構成される、負荷をドライブする第 2 のインバータ6 とを有する構成 である。 P チャネルトランジスタ5 1 、6 1 のソースはそれぞれ電源 V D D に接続されている N チャネルトランジスタ5 2 、6 2 のソースはそれぞれ接地電位 G N D に接続されている

【0005】

従来のクロックバッファ回路は、ASIC等で汎用的に用いることを前提としているため、基準クロックの立ち上がりエッジに同期して動作するクロック同期式回路、あるいは立下りエッジに同期して動作するクロック同期式回路のどちらにも対応できるように、入力された基準クロックと同様の波形を出力する。例えば、デューティ50%の基準クロックが入力された場合、クロックバッファ回路は、図8に示すように立ち上がり時間と立下り時間の遅延量がほぼ等しく、かつ立ち上がりエッジと立下りエッジとがそれぞれ入力波形と同様形状のデューティ50%のパルス列を出力する。

[0006]

そのため、従来のクロックバッファ回路では、各インバータのPチャネルトランジスタが Nチャネルトランジスタよりも大きなサイズで形成されている。すなわち、 P チャネルト ランジスタが N チャネルトランジスタよりも広いゲート幅で形成されている。具体的には 、図7に示すように、前段に配置される第1のインバータ5は、ゲート幅W p = 8 . 47 2µmのPチャネルトランジスタ51と、ゲート幅W n = 2 . 82µmのNチャネルトラ ンジスタ52とによって形成され、後段に配置される第2のインバータ6は、ゲート幅W p = 16.944µmのPチャネルトランジスタ61と、ゲート幅W n = 6 . 24µmの Nチャネルトランジスタ62とによって形成される。このとき、第1のインバータ5のト ランジスタサイズ比はW p / W n = 3 . 00となり、第2のインバータ6のトランジスタ サイズ比はW p / W n = 2 . 72となる。これは、トランジスタサイズが等しいとき、P チャネルトランジスタの方が N チャネルトランジスタよりも駆動能力が低いことに起因し て採られる処置である。

[0007]

従来の半導体集積回路装置においては、上記クロックバッファ回路50を用いて図9に示すようなクロックツリーシンセシス(以下、CTSと称す)を構成することで、クロック 同期式回路が備える複数のF/Fにデューティ比及びスキューが等しいクロックをそれぞ れ分配していた。図9は、CTSに基準クロックの立ち上がりエッジで動作するpose dge F/F60が接続される例を示している。

[0008]

40

50

10

20

30

なお、半導体集積回路装置における信号の高速伝搬を目的として、CMOS回路のPチャネルトランジスタとNチャネルトランジスタのサイズ比を非対称にする構成が、例えば、 特許文献1で提案されている。

【 0 0 0 9 】

【特許文献1】

特開平8-181596号

[0010]

【発明が解決しようとする課題】

近年の半導体集積回路装置は、携帯電話機やPDA等の移動端末でも用いられるため、処理の高速化と共に消費電力の低減がより一層求められている。

(3)

[0011**]**

しかしながら、上記したような従来の半導体集積回路装置では、クロックバッファ回路の PチャネルトランジスタがNチャネルトランジスタよりも大きなサイズで形成されている ため(通常 2 ~ 3 倍程度)、ゲート容量が増大してクロックバッファ回路の入力容量が大 きくなる。

【0012】

したがって、従来のクロックバッファ回路を用いて上記CTSを構成すると、入力容量が 大きいクロックバッファ回路がその前段のクロックバッファ回路の負荷となるため、負荷 として接続可能なクロックバッファ回路の数が制限され、結果としてCTSを構成するク ロックバッファ回路の数が多くなる。そのため、基準クロックによるスイッチング動作で CTSに流れる充放電電流が増大し、半導体集積回路装置全体の消費電流が増大する問題 があった。

【0013】

特に、基準クロックの立ち上がりエッジまたは立下りエッジのいずれか一方に同期して動作するクロック同期式回路の場合、上記従来のクロックバッファ回路を用いてCTSを構成すると、不要な基準クロックのエッジで、大きなサイズのPチャネルトランジスタにより後段の回路をドライプすることになるため、CTSの消費電流が必要以上に増大する問題があった。

[0014]

本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり 20 、CTSに流れる充放電電流を低減して回路全体の消費電流を低減した半導体集積回路装 置を提供することを目的とする。

[0015]

【課題を解決するための手段】

上記目的を達成するため本発明の半導体集積回路装置は、基準クロックの立ち上がりエッジまたは立下りエッジのいずれか一方に同期して動作するクロック同期式回路と、前記クロック同期式回路に前記基準クロックを分配するための複数のクロックバッファ回路とを 有する半導体集積回路装置であって、

前記クロックバッファ回路は、

前記クロック同期式回路が同期動作しない前記基準クロックの一方のエッジで負荷をドラ 30 イブする、前記基準クロックのパルス波形が消失しない範囲内で該エッジの変化を鈍らせ るゲート幅に設定された第1のトランジスタ、及び前記クロック同期式回路が同期動作す る前記基準クロックの他方のエッジで負荷をドライブする、チャネル中で利用するキャリ アの種類が前記第1のトランジスタと異なる、前記第1のトランジスタよりも大きなゲー ト幅で形成された第2のトランジスタを備えたインバータを有する構成である。

【0016】

このとき、前記第1のトランジスタはPチャネル電界効果型トランジスタであり、

前記第2のトランジスタはNチャネル電界効果型トランジスタであり、

前記クロック同期式回路は前記基準クロックの立下りエッジに同期して動作する構成が好ましい。

【0017】

また、前記インバータの入力容量に基づいてゲート幅が適正に設定された、 N チャネル電 界効果型トランジスタ、及び該 N チャネル電界効果型トランジスタよりもゲート幅が広い P チャネル電界効果型トランジスタから構成される、前記クロックバッファ回路の入力段 に配置される初段インバータ、または、

前記インバータの入力容量に基づいてゲート幅が適正に設定された、 N チャネル電界効果型トランジスタ、及び該 N チャネル電界効果型トランジスタよりもゲート幅が広い P チャネル電界効果型トランジスタから構成される、前記クロックバッファ回路の入力段に配置 され、イネーブル信号にしたがって前記インバータに前記基準クロックを供給するゲート 回路を有していてもよい。

40

[0018]

また、前記クロックバッファ回路を用いて構成されたクロックツリーシンセシスを有して いてもよい。

(5)

[0019]

上記のように構成された半導体集積回路装置では、クロックバッファ回路に、クロック同 期式回路が同期動作しない基準クロックの一方のエッジで負荷をドライブする、基準クロ ックのパルス波形が消失しない範囲内で該エッジの変化を鈍らせるゲート幅に設定された 第1のトランジスタ、及びクロック同期式回路が同期動作する基準クロックの他方のエッ ジで負荷をドライブする、チャネル中で利用するキャリアの種類が第1のトランジスタと 異なる、 第1のトランジスタよりも大きなゲート幅で形成された第2のトランジスタを備 えたインバータを有することで、第1のトランジスタのサイズを従来よりも小さくできる ため、該インバータの入力容量を低減することができる。

【発明の実施の形態】

次に本発明について図面を参照して説明する。

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

(第1の実施の形態)

図 1 は本 発 明 の 半 導 体 集 積 回 路 装 置 の 第 1 の 実 施 の 形 態 が 備 え る ク ロ ッ ク バ ッ フ ァ 回 路 の 構成を示す回路図であり、図2は図1に示したクロックバッファ回路の入出力波形を示す タイミングチャートである。また、図3は図1に示したクロックバッファ回路を用いたク 20 ロックツリーシンセシスの一構成例を示す回路図である。

本実施形態のクロックバッファ回路は、基準クロックの立ち上がりエッジまたは立下りエ ッジのいずれか一方に同期して動作するクロック同期式回路に適用する構成であり、CT Sを構成する各クロックバッファ回路について、同期動作しない基準クロックのエッジで ドライブするトランジスタのサイズを小さく形成し、クロックバッファ回路の入力容量を 低減した構成である。

 $\begin{bmatrix} 0 & 0 & 2 & 3 \end{bmatrix}$

図1に示すように、第1の実施の形態のクロックバッファ回路は、従来と同様に、ゲート どうし及びドレインどうしが接続されたPチャネルトランジスタ11及びNチャネルトラ 30 ンジスタ12から構成される、基準クロックがそれぞれのゲートから入力される第1のイ ンバータ1と、ゲートどうし及びドレインどうしが接続されたPチャネルトランジスタ2 1 及び N チャネルトランジスタ 2 2 から構成される、負荷をドライブする第 2 のインバー 夕2とを有する構成である。Pチャネルトランジスタ11、21のソースはそれぞれ電源 V D D に 接続され、 N チャネルトランジスタ 1 2 、 2 2 の ソースはそれぞれ 接地 電位 G N Dに接続されている。

ー 般 に 、 基 準 ク ロ ッ ク の 立 ち 上 が り エ ッ ジ ま た は 立 下 り エ ッ ジ の い ず れ か 一 方 に 同 期 し て 動作するクロック同期式回路においては、同期動作しない立ち上がりエッジまたは立下り エッジが急峻に変化しなくても回路動作に影響を及ぼすことは無い。したがって、基準ク ロックの波形が、複数のゲート回路(クロックバッファ)を通過することで消失しない範 囲内で、同期動作しない立ち上がりエッジまたは立下りエッジを鈍らせる(立ち上がり時 間または立下り時間が長い)ことができる。

[0025]

本実施形態のクロックバッファ回路は、立下りエッジのみに同期して動作するクロック同 期式回路で用いることを前提として、クロックバッファ回路は、図2に示すように立ち上 がりエッジが鈍り、立下りエッジが従来と同様に急峻に変化するパルスを出力する。 [0026]

そのため、本実施形態のクロックバッファ回路では、同期動作しない立ち上がりエッジで 負荷をドライブする第2のインバータ2のPチャネルトランジスタ21のサイズを小さく 50

40

10

30

40

し、同期動作する立ち下がりエッジで負荷をドライブするNチャネルトランジスタ22の サイズを従来と同程度にする。また、第1のインバータ1のPチャネルトランジスタ11 及びNチャネルトランジスタ12は、第2のインバータ2のPチャネルトランジスタ21 のサイズの低下に合わせてそれぞれのサイズを小さくする。すなわち、第1のインバータ 1の各トランジスタは第2のインバータ2の入力容量に基づいてゲート幅を適正に設定し 、Pチャネルトランジスタ11のゲート幅WpをNチャネルトランジスタ12のゲート幅 Wnよりも広く形成し(Wp>Wn)する。また、後段に配置される第2のインバータ2 は、Pチャネルトランジスタ21のゲート幅WpをNチャネルトランジスタ22のゲート 幅Wn以下(WpWn)に形成する。このとき、Pチャネルトランジスタ21のゲート 幅Wpの下限値は上記パルス消失等が起きない値とする。

【0027】

具体的には、図1に示すように、第1のインバータ1は、ゲート幅Wp=4.24µmの Pチャネルトランジスタ11と、ゲート幅Wn=2.6µmのNチャネルトランジスタ1 2とによって形成され、第2のインバータ2は、ゲート幅Wp=6.36µmのPチャネ ルトランジスタ21と、ゲート幅Wn=6.5µmのNチャネルトランジスタ22とによ って形成される。このとき、第1のインバータ1のトランジスタサイズ比はWp/Wn= 1.63となり、第2のインバータ2のトランジスタサイズ比はWp/Wn=0.98と なる。

[0028]

本実施形態では、このような2つのインバータから構成されるクロックバッファ回路1020 を用いて図3に示すようなCTSを構成する。図3に示すように、本実施形態では、立下 りエッジのみに同期して動作するクロック同期式回路で用いるため、CTSにはクロック の立下りエッジで動作するnegedge F/F20等が接続される。これらのF/F には、基準クロックの立下りエッジを基準にして遅延量及びスキュー等が調整されたクロ ックがCTSからそれぞれ供給される。

[0029]

本実施形態の半導体集積回路装置によれば、クロックバッファ回路の最終段のインバータ (本実施形態では第2のインバータ)のPチャネルトランジスタのサイズを小さくするこ とで、その前段のインバータ(本実施形態では第1のインバータ)でドライブすべき負荷 容量が小さくなるため、前段のインバータのトランジスタサイズもそれに合わせて小さく することが可能になり、クロックバッファ回路の入力容量を小さくすることができる。そ して、このクロックバッファ回路を用いてCTSを構成することで、前段のクロックバッ ファ回路でドライブすべき負荷容量が小さくなるため、従来のCTSに比べてクロックバ ッファ回路の数を低減できる。よって、CTSのスイッチング動作による充放電電流が低 減され、CTSの消費電流が低減される。

[0030]

CTSは、半導体集積回路装置内に形成される回路の中で動作率が最も高く、またCTS に使用されるクロックバッファ回路の数は数百個以上となる。したがって、CTSのスイ ッチング動作による充放電電流は半導体集積回路装置回路全体の消費電流に対する占める 割合が大きい。したがって、本実施形態のようにCTSの消費電流を低減すれば半導体集 積回路装置全体の消費電流を大きく低減することができる。

【0031】

また、クロックバッファ回路の各インバータのトランジスタサイズを小さくすることで、 クロックバッファ回路自身の消費電流が低減し、レイアウト面積も小さくできる。

[0032]

本実施形態を、例えばゲート長が160µmのデザインルールで製造されるCPUコアに 適用すると、表1に示すような結果が得られた。

[0033]

【表1】

	本発明のク	従来のク	減少率	備考
	ロックバッ	ロックバ		
	ファ	ッファ		
レイアウト面積	6.72 \times 5.0	8.4×5.04	80[%]	
$[\mu \mathrm{m} \times \mu \mathrm{m}]$	4	(15Gird)	(-3Grid)	
	(12Grid)			
入力容量[pF]	0.00974	0. 016	60.8[%]	
単体電力(1トグ	0. 102	0. 167	61.4[%]	入力波形鈍り:
ノレ) [mW]				0.01[nS],
				出力負荷:
				0.005[pF]時
CTS 使用数[個]	311	548	56.8[%]	
CTS 電 力	8. 11	10.9	74.2[%]	
(100MHz)[mW]				
		the second se		

(7)

(参考)

クロックバッファ 遅延量(rise)[nS]	0. 350	0. 236	148.3[%]	入力波形鈍り: 0.4[nS].
クロックバッファ 遅延量(fall)[nS]	0. 230	0. 224	102.7[%]	出力負荷: 0.3[pF]時

【0034】

(第2の実施の形態)

図 4 は本発明の半導体集積回路装置の第 2 の実施の形態が備えるクロックバッファ回路の 構成を示す回路図であり、図 5 は図 4 に示したクロックバッファ回路の入出力波形を示す タイミングチャートである。また、図 6 は図 5 に示したクロックバッファ回路を用いたク ロックツリーシンセシスの一構成例を示す回路図である。

[0035]

第 2 の実施の形態のクロックバッファ回路は、図 4 に示すように第 1 のインバータに代え て N A N D ゲート 3 を有する構成である。

【 0 0 3 6 】

図4に示すように、NANDゲート3は、ゲートどうし及びドレインどうしが接続され、 ゲートから基準クロックCLKが入力される第1のPチャネルトランジスタ31及び第1 のNチャネルトランジスタ33と、第1のPチャネルトランジスタ31及び第1のNチャ ネルトランジスタ33とドレインどうしが接続され、ゲートからイネーブル信号ENが入 力される第2のPチャネルトランジスタ32と、第1のNチャネルトランジスタ33のソ ースにドレインが接続され、第2のPチャネルトランジスタ32とゲートどうしが接続さ れた第2のNチャネルトランジスタ34とを有する構成である。第1のPチャネルトラン ジスタ31のソース、及び第2のPチャネルトランジスタ32のソースはそれぞれ電源V DDに接続され、第2のNチャネルトランジスタ34のソースは接地電位GNDに接続さ れている。なお、ここでは、クロックパッファ回路の入力段をインパータからNANDゲ ート3に置き換えた例を示したが、NANDゲートではなくNORゲート等でも同様の回 路を構成できる。

【0037】

第2の実施の形態のクロックバッファ回路は、イネーブル信号ENによって出力が制御される構成である。例えばデューティ50%の基準クロックが入力された場合、本実施形態のクロックバッファ回路は、イネーブル信号ENが"High"の期間、図5に示すよう

10

20

40

に立ち上がりエッジを鈍らせ、立下りエッジを従来と同様に急峻に変化させたパルス列を 出力する。また、イネーブル信号ENが"Low"の期間は、図5に示すように"Low "で出力を固定する。

【 0 0 3 8 】

本実施形態のクロックバッファ回路では、NANDゲート3の第1のPチャネルトランジスタ31及び第2のPチャネルトランジスタ32、並びに第1のNチャネルトランジスタ33及び第2のNチャネルトランジスタ34は、従来のクロックバッファ回路と同様に第1のPチャネルトランジスタ31及び第2のPチャネルトランジスタ32のゲート幅Wpを、第1のNチャネルトランジスタ33及び第2のNチャネルトランジスタ34のゲート幅Wnよりも広く形成する(Wp>Wn)。但し、これらのトランジスタは第1の実施の形態と同様に、後段のインバータ4の入力容量に基づいてゲート幅を適正に設定する。 【0039】

具体的には、図4に示すように、第1、第2のPチャネルトランジスタをゲート幅Wp= 4.24µmで形成し、第1、第2のNチャネルトランジスタをゲート幅Wn=2.6µ mで形成する。このとき、NANDゲートのトランジスタサイズ比はWp/Wn=1.6 3となる(図4参照)。

[0040]

後段のインバータ4は、第1の実施の形態の第2のインバータと同様に、 P チャネルトラ ンジスタのゲート幅WpをN チャネルトランジスタのゲート幅Wn以下(Wp Wn)に 形成する。このとき、 P チャネルトランジスタのゲート幅Wpの下限値は、上記パルス消 2 滅等の問題が起きない値とする。

20

30

40

10

【 0 0 4 1 】

本実施形態では、上記NANDゲート3及びインバータ4から構成されるクロックバッファ回路30、及び第1の実施の形態のクロックバッファ回路10を用いて図6に示すようにCTSを構成する。なお、図6は、第1のクロックイネーブル信号EN1と、第2のクロックイネーブル信号EN2の2系統の制御信号を有する回路例を示している。また、本実施形態のクロックバッファ回路も、立下りエッジのみに同期して動作するクロック同期式回路で用いるため、CTSにはクロックの立下りエッジで動作するnegedge F/F40等が接続される。これらのF/Fには、基準クロックの立下りエッジを基準にして遅延量及びスキュー等が調整されたクロックがCTSからそれぞれ供給される。

本実施形態の半導体集積回路装置によれば、クロックイネーブル信号で出力が制御される クロックバッファ回路であっても、第1の実施の形態と同様にその入力容量を小さくする ことが可能であり、該クロックバッファ回路を用いてCTSを構成することで、CTS及 び半導体集積回路装置全体の消費電流を低減することができる。また、クロックバッファ 回路自身の消費電流も低減し、レイアウト面積も小さくなる。

【0043】

なお、上記第1の実施の形態及び第2の実施の形態では、立下りエッジに同期して動作す るクロック同期式回路に本発明のクロックバッファ回路を用いる例を示したが、本発明は 立ち上がりエッジに同期して動作するクロック同期式回路に用いることも可能である。そ の場合、従来と同様に大きなサイズのPチャネルトランジスタと従来よりも小さなサイズ のNチャネルトランジスタとによってインバータやNANDゲート等を構成すればよい。 しかしながら、上述したようにPチャネルトランジスタとNチャネルトランジスタとでは 、サイズが同一ならNチャネルトランジスタの方が負荷のドライブ能力が高いため、Nチ ャネルトランジスタで後段を急峻にドライブする構成の方がトランジスタサイズがより小 さくて済む。よって、本発明のクロックバッファ回路は、立下りエッジに同期して動作す るクロック同期式回路に用いた方が消費電流やレイアウト面積の低減効果をより多く得ら れるために好ましい。 【0044】

【発明の効果】

本発明は以上説明したように構成されているので、以下に記載する効果を奏する。 [0045]クロックバッファ回路に、クロック同期式回路が同期動作しない基準クロックの一方のエ ッジで負荷をドライブする、基準クロックのパルス波形が消失しない範囲内で該エッジの 変化を鈍らせるゲート幅に設定された第1のトランジスタ、及びクロック同期式回路が同 期動作する基準クロックの他方のエッジで負荷をドライブする、チャネル中に流れるキャ リアの種類が第1のトランジスタと異なる、第1のトランジスタよりも大きなゲート幅で 形成された第2のトランジスタを備えたインバータを有することで、該インバータの入力 容量を低減することができる。 [0046]10 したがって、クロックバッファ回路の入力段に配置される、初段インバータ、あるいはゲ ート回路でドライブすべき負荷容量が小さくなるため、初段インバータやゲート回路のト ランジスタサイズもそれに合わせて小さくすることが可能になり、クロックバッファ回路 の入力容量を小さくすることができる。そして、このクロックバッファ回路を用いてクロ ックツリーシンセシスを構成することで、前段のクロックバッファ回路でドライブすべき 負荷容量が小さくなるため、従来のクロックツリーシンセシスに比べてクロックバッファ 回路の数を低減できる。よって、クロックツリーシンセシスのスイッチング動作による充 放電電流が低減され、クロックツリーシンセシスの消費電流が低減される。 [0047]さらに、 クロックツリーシンセシスの 消費 電 流を 低 減 すれ ば 半 導 体 集 積 回 路 装 置 全体 の 消 20 費電流を大きく低減することができる。 【図面の簡単な説明】 【図 1 】本 発 明 の 半 導 体 集 積 回 路 装 置 の 第 1 の 実 施 の 形 態 が 備 え る ク ロ ッ ク バ ッ フ ァ 回 路 の構成を示す回路図である。 【図2】図1に示したクロックバッファ回路の入出力波形を示すタイミングチャートであ る。 【図3】図1に示したクロックバッファ回路を用いたクロックツリーシンセシスの一構成 例を示す回路図である。 【図 4 】本 発 明 の 半 導 体 集 積 回 路 装 置 の 第 2 の 実 施 の 形 態 が 備 え る ク ロ ッ ク バ ッ フ ァ 回 路 の構成を示す回路図である。 30 【図5】図4に示したクロックバッファ回路の入出力波形を示すタイミングチャートであ る。 【図6】図5に示したクロックバッファ回路を用いたクロックツリーシンセシスの一構成 例を示す回路図である。 【 図 7 】 従 来 の 半 導 体 集 積 回 路 装 置 が 備 え る ク ロ ッ ク バ ッ フ ァ 回 路 の 構 成 を 示 す 回 路 図 で ある。 【図8】図7に示したクロックバッファ回路の入出力波形を示すタイミングチャートであ る。 【図9】図7に示したクロックバッファ回路を用いたクロックツリーシンセシスの一構成 例を示す回路図である。 40 【符号の説明】 第1のインバータ 1 2 第2のインバータ 3 NANDゲート 4 インバータ 10、30 クロックバッファ回路 11,21 P チャネルトランジスタ 12, 22 Nチャネルトランジスタ 20,40 negedge F/F 31 第1のPチャネルトランジスタ 50

- 3 2 第 2 の P チャネルトランジスタ
 3 3 第 1 の N チャネルトランジスタ
- 34 第2のNチャネルトランジスタ







【図3】





【図5】



【図6】



【図7】











(51) Int.CI. ⁷	FI	テーマコード(参考)
H 0 3 K 17/687	H 0 3 K 19/00 1 (0 1 F
H 0 3 K 19/0175	H03K 5/15	Z
Fターム(参考) 5J055 AX12	BX16 CX27 DX22 DX85 EX07 EY21 EZ	207 GX01

5J056 AA03 AA39 BB17 DD29 EE11 FF08 GG09 HH01 KK01