

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2019-8187

(P2019-8187A)

(43) 公開日 平成31年1月17日(2019.1.17)

(51) Int.Cl.			F I			テーマコード (参考)
G09F	9/30	(2006.01)	G09F	9/30	338	2H092
H01L	27/32	(2006.01)	H01L	27/32		2H192
H05B	33/10	(2006.01)	H05B	33/10		3K107
H01L	51/50	(2006.01)	H05B	33/14	A	5C094
H05B	33/02	(2006.01)	H05B	33/02		5G435
審査請求 未請求 請求項の数 19 O L						(全 25 頁) 最終頁に続く

(21) 出願番号 特願2017-124697 (P2017-124697)
 (22) 出願日 平成29年6月27日 (2017. 6. 27)

(71) 出願人 502356528
 株式会社ジャパンディスプレイ
 東京都港区西新橋三丁目7番1号
 (74) 代理人 110000408
 特許業務法人高橋・林アンドパートナーズ
 (72) 発明者 前田 典久
 東京都港区西新橋三丁目7番1号 株式会
 社ジャパンディスプレイ内
 Fターム(参考) 2H092 GA29 GA33 GA35 GA39 GA44
 GA50 HA04 JA25 JA46 JB58
 JB69
 2H192 AA24 BC31 CB02 EA67 FA35
 FA39 FA52 FA65 FA73

最終頁に続く


(54) 【発明の名称】 表示装置、および表示装置の製造方法

(57) 【要約】 (修正有)

【課題】 発光素子の透光性電極の特性を精密に管理するための方法、およびこの方法を実現可能な表示装置とその製造方法を提供する。

【解決手段】 表示装置100は、基板102上に位置し、画素電極を有し、マトリクス状に配置された複数の画素104；基板上に位置し、画素を挟む第1の配線120_1と第2の配線120_2；第1の配線と第2の配線の少なくとも一部をそれぞれ覆う第1のコンタクト電極122_1と第2のコンタクト電極122_2；および、複数の画素電極、第1のコンタクト電極、および第2のコンタクト電極の上に位置し、画素電極、第1のコンタクト電極、および第2のコンタクト電極と重なり、複数の画素に共有される対向電極124を有する。第1の配線と第2の配線は互いに離間し、それぞれ第1のコンタクト電極と第2のコンタクト電極を介して対向電極と電気的に接続される。

【選択図】 図3



【特許請求の範囲】**【請求項 1】**

基板上に位置し、画素電極を有するマトリクス状に配置された複数の画素と、
前記基板上に位置し、前記複数の画素を挟む第 1 の配線と第 2 の配線と、
前記第 1 の配線と第 2 の配線の少なくとも一部をそれぞれ覆う第 1 のコンタクト電極と
第 2 のコンタクト電極と、

前記複数の画素電極、前記第 1 のコンタクト電極、および前記第 2 のコンタクト電極の
上に位置し、前記画素電極、前記第 1 のコンタクト電極、および前記第 2 のコンタクト電
極と重なり、前記複数の画素に共有される対向電極を有し、

前記第 1 の配線と前記第 2 の配線は互いに離間し、それぞれ前記第 1 のコンタクト電極
と前記第 2 のコンタクト電極を介して前記対向電極と電氣的に接続される表示装置。

10

【請求項 2】

前記第 1 の配線と前記第 2 の配線を結ぶ導電経路は、前記対向電極を含む、請求項 1 に
記載の表示装置。

【請求項 3】

前記第 1 の配線を覆い、前記対向電極に覆われる第 3 のコンタクト電極と、
前記第 2 の配線を覆い、前記対向電極に覆われる第 4 のコンタクト電極をさらに有し、
前記第 1 の配線と前記第 2 の配線は、前記第 3 のコンタクト電極と前記第 4 のコンタク
ト電極を介して前記対向電極と電氣的に接続される、請求項 1 に記載の表示装置。

20

【請求項 4】

前記第 1 のコンタクト電極と前記第 3 のコンタクト電極の間の領域、および前記第 2 の
コンタクト電極と前記第 4 のコンタクト電極の間の領域において、前記対向電極は前記第
1 の配線と前記第 2 の配線と離間する、請求項 3 に記載の表示装置。

【請求項 5】

前記画素は、
トランジスタと、
トランジスタ上の平坦化膜と、
前記平坦化膜と前記画素電極の間の絶縁膜を有し、
前記第 1 のコンタクト電極と前記第 2 のコンタクト電極の各々は、
下部電極と、
前記下部電極上に位置し、前記絶縁膜を介して前記下部電極と電氣的に接続される上
部電極を有する、請求項 1 に記載の表示装置。

30

【請求項 6】

前記上部電極は、前記画素電極と同一層に存在する、請求項 5 に記載の表示装置。

【請求項 7】

前記画素は、前記トランジスタと前記画素電極を電氣的に接続する接続電極を有し、
前記下部電極は、前記接続電極と同一層に存在する、請求項 5 に記載の表示装置。

【請求項 8】

前記画素上の対向基板と、
前記対向電極と前記対向基板の間の接着層をさらに有し、
前記絶縁膜は、前記第 1 の配線と前記第 2 の配線と重なる開口を有し、
前記接着層は、前記開口において前記第 1 の配線と前記第 2 の配線と接する、請求項 5
に記載の表示装置。

40

【請求項 9】

前記第 1 の配線と前記第 2 の配線は、コネクタと電氣的に接続されるように構成される
端子を含む、請求項 1 に記載の表示装置。

【請求項 10】

互いに離間する第 1 の配線と第 2 の配線を基板上に形成すること、
前記第 1 の配線と前記第 2 の配線の少なくとも一部をそれぞれ覆う第 1 のコンタクト電
極と第 2 のコンタクト電極を形成すること、

50

前記第 1 の配線と前記第 2 の配線の間位置するように画素電極を前記基板上に形成すること、

前記画素電極上に E L 層を形成すること、

前記第 1 のコンタクト電極、前記第 2 のコンタクト電極、および前記 E L 層との上に位置し、前記第 1 のコンタクト電極、前記第 2 のコンタクト電極、および前記 E L 層と重なるように、かつ、前記第 1 のコンタクト電極と前記第 2 のコンタクト電極を介して前記第 1 の配線と前記第 2 の配線と電気的に接続されるように対向電極を形成すること、および前記第 1 の配線と前記第 2 の配線間の抵抗を測定することを含む、表示装置の製造方法。

【請求項 11】

10

前記第 1 の配線と前記第 2 の配線を結ぶ導電経路が前記対向電極を含むように、前記第 1 の配線、前記第 2 の配線、および前記対向電極が形成される、請求項 10 に記載の製造方法。

【請求項 12】

前記第 1 の配線と前記第 2 の配線の少なくとも一部をそれぞれ覆うように、第 3 のコンタクト電極と第 4 のコンタクト電極を形成することを含み、

前記対向電極は、それぞれ前記第 3 のコンタクト電極と前記第 4 のコンタクト電極を介して前記第 1 の配線と前記第 2 の配線と電気的に接続される、請求項 10 に記載の製造方法。

【請求項 13】

20

前記第 1 のコンタクト電極と前記第 3 のコンタクト電極の間の領域、および前記第 2 のコンタクト電極と前記第 4 のコンタクト電極の間の領域において、前記対向電極は前記第 1 の配線と前記第 2 の配線と離間する、請求項 12 に記載の製造方法。

【請求項 14】

前記画素電極の形成前に、トランジスタ、前記トランジスタ上の平坦化膜、および前記平坦化膜上の絶縁膜を形成することをさらに含み、

前記第 1 のコンタクト電極と前記第 2 のコンタクト電極の各々は、

下部電極を形成し、

前記絶縁膜を介し、前記下部電極と電気的に接続される上部電極を前記下部電極上に形成することで形成される、請求項 10 に記載の製造方法。

30

【請求項 15】

前記上部電極は、前記画素電極と同一層に存在する、請求項 14 に記載の製造方法。

【請求項 16】

前記トランジスタと前記画素電極を電気的に接続する接続電極を形成することをさらに含み、

前記下部電極は、前記接続電極と同一層に存在する、請求項 14 に記載の製造方法。

【請求項 17】

前記第 1 の配線と前記第 2 の配線と重なる開口を前記絶縁膜に形成すること、および前記対向電極上に接着層を用いて対向電極を固定することをさらに含み、

前記接着層は、前記開口において前記第 1 の配線と前記第 2 の配線と接する、請求項 14 に記載の製造方法。

40

【請求項 18】

前記第 1 の配線と前記第 2 の配線にコネクタを電気的に接続することをさらに含み、請求項 10 に記載の製造方法。

【請求項 19】

前記対向電極上にパッシベーション膜を形成することをさらに含み、請求項 10 に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

50

本発明は、表示装置とその製造方法に関する。例えば、有機発光素子を有する表示装置とその製造方法、ならびに表示装置の製造管理方法に関する。

【背景技術】

【0002】

表示装置の一例として、有機EL (Electroluminescence) 表示装置が挙げられる。有機EL表示装置は、基板上に形成された複数の画素の各々に表示素子として有機発光素子(以下、発光素子)を有している。発光素子は一对の電極(陰極、陽極)間に発光性有機化合物を含む層(以下、電界発光層、あるいはEL層)を有しており、電極間に電流を供給することで駆動される。

【0003】

通常、一对の電極の一方は可視光を透過するように、他方は可視光を反射するように発光素子が構成される。可視光を透過する電極として、例えばインジウム-スズ酸化物(ITO)やインジウム-亜鉛酸化物(IZO)などの導電性酸化物を含む電極、あるいは可視光が透過できる程度の膜厚を有する金属薄膜を含む電極が使用される。例えば特許文献1や2に開示されているように、このような透光性電極を基板と反対側に位置する電極(対向電極、あるいは上部電極)として使用することで、いわゆるトップエミッション型の発光素子を作製することができる。これらの文献においては、基板上において、発光素子に共通に設けられる対向電極以外の導電層を介して、対向電極用の二つ以上の電位供給端子が互いに電氣的に接続される。すなわち、対向電極を含まない導電経路が二つの電位供給端子間に存在する。このため、これらの文献に開示される表示装置では、基板上で対向電極の膜厚を簡単に検査することができず、さらに、二つの対向電極用の電位供給端子の両端の抵抗から膜厚を測定することができない。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2001-102169号公報

【特許文献2】特開2009-117079号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明に係る実施形態の一つは、発光素子の透光性電極の特性や構造を精密に管理するための方法、およびこの方法を実現可能な表示装置とその製造方法を提供することを一つの目的とする。

【課題を解決するための手段】

【0006】

本発明の実施形態の一つは表示装置である。この表示装置は、基板上に位置し、画素電極を有し、マトリクス状に配置された複数の画素;基板上に位置し、複数の画素を挟む第1の配線と第2の配線;第1の配線と第2の配線の少なくとも一部をそれぞれ覆う第1のコンタクト電極と第2のコンタクト電極;および、複数の画素電極、第1のコンタクト電極、および第2のコンタクト電極の上に位置し、画素電極、第1のコンタクト電極、および第2のコンタクト電極と重なり、複数の画素に共有される対向電極を有する。第1の配線と第2の配線は互いに離間し、それぞれ第1のコンタクト電極と第2のコンタクト電極を介して対向電極と電氣的に接続される。

【0007】

本発明の実施形態の一つは表示装置の製造方法である。この製造方法は、互いに離間する第1の配線と第2の配線を基板上に形成すること、第1の配線と第2の配線の少なくとも一部をそれぞれ覆う第1のコンタクト電極と第2のコンタクト電極を形成すること、第1の配線と第2の配線の間位置するように画素電極を基板上に形成すること、画素電極上にEL層を形成すること、第1のコンタクト電極、第2のコンタクト電極、およびEL層との上に位置し、第1のコンタクト電極、第2のコンタクト電極、およびEL層と重な

10

20

30

40

50

るように、かつ、第1のコンタクト電極と第2のコンタクト電極を介して第1の配線と第2の配線と電氣的に接続されるように対向電極を形成すること、および第1の配線と第2の配線間の抵抗を測定することを含む。

【図面の簡単な説明】

【0008】

【図1】一実施形態に係る表示装置の模式的上面図。

【図2】一実施形態に係る表示装置の模式的上面図。

【図3】一実施形態に係る表示装置の模式的上面図。

【図4】一実施形態に係る表示装置の画素の等価回路の一例。

【図5】一実施形態に係る表示装置の模式的断面図。

10

【図6】一実施形態に係る表示装置の模式的断面図。

【図7】一実施形態に係る表示装置の製造方法を示す模式的断面図。

【図8】一実施形態に係る表示装置の製造方法を示す模式的断面図。

【図9】一実施形態に係る表示装置の製造方法を示す模式的断面図。

【図10】一実施形態に係る表示装置の製造方法を示す模式的断面図。

【図11】一実施形態に係る表示装置の製造管理方法のフローチャート。

【図12】一実施形態に係る表示装置の模式的上面図。

【図13】一実施形態に係る表示装置の模式的上面図。

【図14】一実施形態に係る表示装置の模式的上面図。

【図15】一実施形態に係る表示装置の模式的断面図。

20

【図16】一実施形態に係る表示装置の製造方法を示す模式的断面図。

【図17】一実施形態に係る表示装置の製造方法を示す模式的断面図。

【図18】一実施形態に係る表示装置の製造方法を示す模式的断面図と上面図。

【図19】一実施形態に係る表示装置の製造方法を示す模式的断面図と上面図。

【図20】一実施形態に係る表示装置の模式的上面図。

【図21】一実施形態に係る表示装置の模式的断面図。

【発明を実施するための形態】

【0009】

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

30

【0010】

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

【0011】

本明細書と請求項において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

40

【0012】

本明細書および請求項において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

【0013】

本明細書において、類似する複数の構成要素をそれぞれ区別して指す場合、符号の後にアンダーバーと自然数を用いて表記する。これらを互いに区別せずに全体、あるいはそのうちの任意に選択される複数の要素を表記する場合には、符号のみを用いる。

50

【 0 0 1 4 】

< 第 1 実施形態 >

本実施形態では、本発明の実施形態の一つである表示装置 1 0 0 の構造、製造方法、および製造管理方法を説明する。

[1 . 全体構造]

【 0 0 1 5 】

図 1 に示すように、表示装置 1 0 0 はマザーガラス (M G) と呼ばれる大型の基板 1 0 2 を利用して製造される。一枚のマザーガラス上に複数の表示装置 1 0 0 の基板 1 0 2 が作製され、その後、各表示素子や回路などが形成された状態で個々の基板 1 0 2 へ分断される。

10

【 0 0 1 6 】

一つの表示装置 1 0 0 の上面模式図を図 2 に示す。表示装置 1 0 0 はマザーガラスを分断して得られる基板 1 0 2 を有し、その上にパターンニングされた種々の絶縁膜、半導体膜、導電膜を有する。これらの絶縁膜、半導体膜、導電膜により、複数の画素 1 0 4 や画素 1 0 4 を駆動するための駆動回路 (ゲート側駆動回路 1 0 8 、ソース側駆動回路 1 1 0) が形成される。複数の画素 1 0 4 は周期的に配置され、これらによって表示領域 1 0 6 が定義される。後述するように、各画素 1 0 4 には表示素子が設けられる。以下、表示素子として発光素子 1 4 0 が画素 1 0 4 に形成された例を用いて説明する。詳細は後述するが、発光素子 1 4 0 は、画素電極 1 8 0 と対向電極 1 2 4 、およびこれらに挟持される E L 層 1 8 2 を基本構成として有し、E L 層 1 8 2 からの発光は対向電極 1 2 4 から取り出すことができる。

20

【 0 0 1 7 】

ゲート側駆動回路 1 0 8 やソース側駆動回路 1 1 0 は、表示領域 1 0 6 を取り囲む領域 (周辺領域) に配置される。表示領域 1 0 6 やゲート側駆動回路 1 0 8 、ソース側駆動回路 1 1 0 からはパターンニングされた導電膜で形成される種々の配線が基板 1 0 2 の一辺へ延び、配線は基板 1 0 2 の端部付近で露出されて映像信号端子 1 1 6 、電源端子 1 1 8 、1 1 9 を形成する。これらの端子はフレキシブル印刷回路 (F P C) 基板などのコネクタ 1 1 4 と電気的に接続される。ここで示した例では、コネクタ 1 1 4 上に、半導体基板上に形成された集積回路を有する駆動 I C 1 1 2 が搭載される。外部回路 (図示しない) から供給される映像信号は駆動 I C 1 1 2 によって変換されて表示用信号が生成され、表示用信号がコネクタ 1 1 4 、映像信号端子 1 1 6 を通してゲート側駆動回路 1 0 8 やソース側駆動回路 1 1 0 へ与えられる。一方、画素 1 0 4 内の発光素子 1 4 0 へ供給される電源がコネクタ 1 1 4 、電源端子 1 1 8 、1 1 9 を介して表示装置 1 0 0 に与えられる。電源端子 1 1 9 には高電位 (P V D D) が供給され、電源端子 1 1 8 には P V D D よりも低い電位 P V S S が供給される。電源端子 1 1 8 は少なくとも二つ (1 1 8 _ 1 、1 1 8 _ 2) が設けられる。これらの表示用信号や電位に基づいて各画素 1 0 4 が制御、駆動され、映像が表示領域 1 0 6 に表示される。

30

【 0 0 1 8 】

図 3 (A) に、電源端子 1 1 8 _ 1 、1 1 8 _ 2 を含む二つの配線 1 2 0 (第 1 の配線 1 2 0 _ 1 、第 2 の配線 1 2 0 _ 2) 、および発光素子 1 4 0 の対向電極 1 2 4 の配置を示す。図 3 (B) は図 3 (A) における点線で囲った領域の拡大図である。第 1 の配線 1 2 0 _ 1 、第 2 の配線 1 2 0 _ 2 は基板 1 0 2 上に設けられ、基板 1 0 2 の辺 (ここでは長辺) に対して平行に、画素 1 0 4 を含む表示領域 1 0 6 を挟むように配置される。第 1 の配線 1 2 0 _ 1 と第 2 の配線 1 2 0 _ 2 は互いに離間し、直接接しない。対向電極 1 2 4 は複数の画素 1 0 4 に共有される。

40

【 0 0 1 9 】

第 1 の配線 1 2 0 _ 1 と第 2 の配線 1 2 0 _ 2 の上にはそれぞれコンタクト電極 1 2 2 が少なくとも一つ設けられる。図 3 (A) に示した例では、二つのコンタクト電極 (第 1 のコンタクト電極 1 2 2 _ 1 と第 3 のコンタクト電極 1 2 2 _ 3) が第 1 の配線 1 2 0 _ 1 の一部を覆うように、二つのコンタクト電極 (第 2 のコンタクト電極 1 2 2 _ 2 と第 4

50

のコンタクト電極 1 2 2 _ 4) が第 2 の配線 1 2 0 _ 2 の一部を覆うように設けられる。第 1 の配線 1 2 0 _ 1 は、第 1 のコンタクト電極 1 2 2 _ 1 と第 3 のコンタクト電極 1 2 2 _ 3 と電氣的に接続される。同様に、第 2 の配線 1 2 0 _ 2 は、第 2 のコンタクト電極 1 2 2 _ 2 と第 4 のコンタクト電極 1 2 2 _ 4 と電氣的に接続される。

【 0 0 2 0 】

第 1 のコンタクト電極 1 2 2 _ 1 と第 3 のコンタクト電極 1 2 2 _ 3 間には、導電経路が二つ存在する。一つは対向電極 1 2 4 を経由せずに第 1 の配線 1 2 0 _ 1 を経由する経路であり、他方は対向電極 1 2 4 を経由する導電経路である。ここで、後述するように、第 1 の配線 1 2 0 _ 1 や第 2 の配線 1 2 0 _ 2、およびコンタクト電極 1 2 2 は、対向電極 1 2 4 と比較して導電率が高い。したがって、第 1 のコンタクト電極 1 2 2 _ 1 と第 3 のコンタクト電極 1 2 2 _ 3 間における最大導電率を有する導電経路に対向電極 1 2 4 は含まれない。同様に、第 2 のコンタクト電極 1 2 2 _ 2 と第 4 のコンタクト電極 1 2 2 _ 4 間にも二つの導電経路が存在し、一方は対向電極 1 2 4 を経由せずに第 2 の配線 1 2 0 _ 2 を経由する経路であり、他方は対向電極 1 2 4 を経由する導電経路である。したがって、第 2 のコンタクト電極 1 2 2 _ 2 と第 4 のコンタクト電極 1 2 2 _ 4 間における最大導電率を有する導電経路に対向電極 1 2 4 は含まれない。

10

【 0 0 2 1 】

また、第 1 のコンタクト電極 1 2 2 _ 1 と第 3 のコンタクト電極 1 2 2 _ 3 は、第 2 のコンタクト電極 1 2 2 _ 2 と第 4 のコンタクト電極 1 2 2 _ 4 と電氣的に接続されるが、その導電経路には対向電極 1 2 4 が含まれ、対向電極 1 2 4 を含まない導電経路は存在しない。したがって、電源端子 1 1 8 間も第 1 の配線 1 2 0 _ 1、第 2 の配線 1 2 0 _ 2、およびコンタクト電極 1 2 2 を介して電氣的に接続されるが、電源端子 1 1 8 間の導電経路には対向電極 1 2 4 が含まれ、対向電極 1 2 4 を含まない導電経路は存在しない。このため、電源端子 1 1 8 間の抵抗値（あるいは導電率）には、対向電極 1 2 4 の抵抗が反映され、電源端子 1 1 8 _ 1 と 1 1 8 _ 2 間の抵抗値を測定することで、抵抗として支配的に振る舞う対向電極 1 2 4 の抵抗値を測定することができる。

20

【 0 0 2 2 】

対向電極 1 2 4 は、コンタクト電極 1 2 2 の少なくとも一部を覆うように形成される。対向電極 1 2 4 は、第 1 のコンタクト電極 1 2 2 _ 1、第 3 のコンタクト電極 1 2 2 _ 3 と接続され、これらを介して第 1 の配線 1 2 0 _ 1 と電氣的に接続される。同様に、対向電極 1 2 4 は、第 2 のコンタクト電極 1 2 2 _ 2、第 4 のコンタクト電極 1 2 2 _ 4 と接続され、これらを介して第 2 の配線 1 2 0 _ 2 と電氣的に接続される。したがって、電源端子 1 1 8 _ 1、1 1 8 _ 2 から供給される P V S S は、コンタクト電極 1 2 2 を経由して対向電極 1 2 4 に与えられる。

30

【 0 0 2 3 】

図 3 (A) に示した例では、第 1 のコンタクト電極 1 2 2 _ 1 と第 3 のコンタクト電極 1 2 2 _ 3 の間の領域では、対向電極 1 2 4 は第 1 の配線 1 2 0 _ 1 と離間する。同様に、第 2 のコンタクト電極 1 2 2 _ 2 と第 4 のコンタクト電極 1 2 2 _ 4 の間の領域では、対向電極 1 2 4 は第 2 の配線 1 2 0 _ 2 と離間する。したがって、P V S S は対向電極 1 2 4 の四か所から供給される。ここで示した例では、表示装置 1 0 0 の対向電極 1 2 4 はほぼ四角形の形状を有しているため、対向電極 1 2 4 の四つの角から P V S S が供給される。後述するように、配線 1 2 0 は対向電極 1 2 4 と比較して十分低い抵抗を有するように形成される。したがって、対向電極 1 2 4 のシート抵抗が高い場合でも、対向電極 1 2 4 の全体にわたってほぼ均一な電位 (P V S S) を供給することができ、表示品質の低下を防止することができる。なお、コンタクト電極 1 2 2 の数には制約は無く、5 つ以上のコンタクト電極 1 2 2 を設けてもよい。

40

【 0 0 2 4 】

上述したように、第 1 の配線 1 2 0 _ 1 と第 2 の配線 1 2 0 _ 2 は互いに離間するものの、第 1 の配線 1 2 0 _ 1 と第 2 の配線 1 2 0 _ 2 は、対向電極 1 2 4 を介して電氣的に接続される。また、第 1 の配線 1 2 0 _ 1 と第 2 の配線 1 2 0 _ 2 は、対向電極 1 2 4 と

50

比較して十分に低い抵抗を有する。したがって、第1の配線120__1と第2の配線120__2を結ぶ導電経路には対向電極124が含まれる。より具体的には、この導電経路は、対向電極124の表示領域106と重なる領域を含む。第1の配線120__1と第2の配線120__2はそれぞれ電源端子118__1、118__2を含むことを考慮すると、電源端子118__1、118__2を結ぶ導電経路には、対向電極124の表示領域106と重なる領域が含まれ、対向電極124を含まない導電経路は存在しない。

【0025】

[2.画素の構造]

2-1.画素回路

各画素104には、パターンニングされた種々の絶縁膜や半導体膜、導電膜によって発光素子140を含む画素回路が形成される。画素回路の構成は任意に選択することができ、一例を等価回路として図4に示す。

【0026】

図4に示した画素回路は、発光素子140に加え、駆動トランジスタ130、第1のスイッチングトランジスタ132、第2のスイッチングトランジスタ134、保持容量136、付加容量138を含む。発光素子140、駆動トランジスタ130、第2のスイッチングトランジスタ134は、高電位電源線142と配線120との間で直列に接続される。高電位電源線142には、電源端子119を経由して供給されるPVDが与えられる。

【0027】

本実施形態では、駆動トランジスタ130はnチャネル型とし、高電位電源線142側の入出力端子をドレイン、発光素子140側の入出力端子をソースとする。駆動トランジスタ130のドレインは第2のスイッチングトランジスタ134を介して高電位電源線142と電氣的に接続され、ソースが発光素子140の画素電極180と電氣的に接続される。

【0028】

駆動トランジスタ130のゲートは、第1のスイッチングトランジスタ132を介して第1の信号線VSLと電氣的に接続される。第1のスイッチングトランジスタ132は、そのゲートに接続される第1の走査信号線SLAに与えられる走査信号SGによって動作(オン/オフ)が制御される。第1のスイッチングトランジスタ132がオンのとき、第1の信号線VSLの電位が駆動トランジスタ130のゲートに与えられる。第1の信号線VSLには、初期化信号Viniと表示信号Vsigが所定のタイミングで与えられる。初期化信号Viniは一定レベルの初期化電位を与える信号である。第1のスイッチングトランジスタ132は、第1の信号線VSLに同期して、所定のタイミングでオン/オフが制御され、駆動トランジスタ130のゲートに初期化信号Vini、または表示信号Vsigに基づく電位を与える。

【0029】

駆動トランジスタ130のドレインには、第2の信号線VRSが電氣的に接続される。第2の信号線VRSには、リセットトランジスタ146を介してリセット電位Vrstが与えられる。リセットトランジスタ146は、リセット信号Vrstを印加するタイミングが第3の信号線SLCに与えられるリセット信号RGによって制御される。

【0030】

駆動トランジスタ130のソースとゲートとの間には、保持容量136が設けられる。付加容量138の一方の端子は駆動トランジスタ130のソースに接続され、他方の端子が高電位電源線142に接続される。付加容量138は、他方の端子が配線120に接続されるように設けてもよい。保持容量136と付加容量138は、表示信号Vsigを駆動トランジスタ130のゲートに与えるとき、表示信号Vsigに応じたゲート-ソース間電圧Vgsを確保するために設けられる。

【0031】

ソース側駆動回路110は、第1の信号線VSLに初期化信号Vini、または表示信

10

20

30

40

50

号 V s i g を出力する。一方、ゲート側駆動回路 1 0 8 は第 1 の走査信号線 S L A に走査信号 S G を出力し、第 2 の走査信号線 S L B に走査信号 B G を出力し、第 3 の信号線 S L C にリセット信号 R G を出力する。

【 0 0 3 2 】

2 - 2 . 断面構造

画素 1 0 4 の構造を断面構造を用いて説明する。図 5 (A) は隣接する二つの画素 1 0 4 の画素回路のうち、駆動トランジスタ 1 3 0 、保持容量 1 3 6 、付加容量 1 3 8 、発光素子 1 4 0 の断面構造が示されている。

【 0 0 3 3 】

画素回路に含まれる各素子はアンダーコート 1 5 0 を介し、基板 1 0 2 上に設けられる。駆動トランジスタ 1 3 0 は、半導体膜 1 5 2 、ゲート絶縁膜 1 5 4 、ゲート電極 1 5 6 、ドレイン電極 1 6 0 、ソース電極 1 6 2 を含む。ゲート絶縁膜 1 5 4 は、半導体膜 1 5 2 を覆うように設けられる。ゲート電極 1 5 6 は、ゲート絶縁膜 1 5 4 を介して半導体膜 1 5 2 の少なくとも一部と交差するように配置され、半導体膜 1 5 2 とゲート電極 1 5 6 が重なる領域にチャンネルが形成される。半導体膜 1 5 2 はさらに、チャンネルを挟持するドレイン領域 1 5 2 a 、ソース領域 1 5 2 b を有する。

10

【 0 0 3 4 】

ゲート絶縁膜 1 5 4 を介し、ゲート電極 1 5 6 と同一の層に存在する容量電極 1 6 4 がソース領域 1 5 2 b と重なるように設けられる。ゲート電極 1 5 6 、容量電極 1 6 4 の上には層間絶縁膜 1 5 8 が設けられる。層間絶縁膜 1 5 8 とゲート絶縁膜 1 5 4 には、ドレイン領域 1 5 2 a 、ソース領域 1 5 2 b に達する開口が形成され、この開口を覆うようにドレイン電極 1 6 0 、ソース電極 1 6 2 が配置される。ソース電極 1 6 2 の一部は、層間絶縁膜 1 5 8 を介してソース領域 1 5 2 b の一部と容量電極 1 6 4 と重なり、ソース領域 1 5 2 b の一部、ゲート絶縁膜 1 5 4 、容量電極 1 6 4 、層間絶縁膜 1 5 8 、およびソース電極 1 6 2 の一部によって保持容量 1 3 6 が形成される。

20

【 0 0 3 5 】

駆動トランジスタ 1 3 0 や保持容量 1 3 6 の上にはさらに平坦化膜 1 6 6 が設けられる。平坦化膜 1 6 6 には、ソース電極 1 6 2 に達する開口が設けられ、この開口と平坦化膜 1 6 6 の上面の一部を覆う接続電極 1 6 8 がソース電極 1 6 2 と接するように設けられる。平坦化膜 1 6 6 上にはさらに付加容量電極 1 7 0 が設けられる。接続電極 1 6 8 や付加容量電極 1 7 0 は同時に形成することができ、同一の層に存在することができる。接続電極 1 6 8 と付加容量電極 1 7 0 を覆うように絶縁膜 1 7 2 が形成される。絶縁膜 1 7 2 は、平坦化膜 1 6 6 に設けられた開口では接続電極 1 6 8 の一部を覆わず、接続電極 1 6 8 の底面を露出する。これにより、接続電極 1 6 8 を介し、その上に設けられる画素電極 1 8 0 とソース電極 1 6 2 間の電氣的接続が可能となる。絶縁膜 1 7 2 には、その上に設けられる隔壁 1 7 6 と平坦化膜 1 6 6 の接触を許容するための開口 1 7 4 を設けてもよい。開口 1 7 4 を通して平坦化膜 1 6 6 中の不純物を除去することができ、これによって画素回路や発光素子 1 4 0 の信頼性を向上させることができる。なお、接続電極 1 6 8 や開口 1 7 4 の形成は任意である。

30

【 0 0 3 6 】

絶縁膜 1 7 2 上には、接続電極 1 6 8 と付加容量電極 1 7 0 を覆うように、画素電極 1 8 0 が設けられる。絶縁膜 1 7 2 は付加容量電極 1 7 0 と画素電極 1 8 0 によって挟持され、この構造によって付加容量 1 3 8 が構築される。画素電極 1 8 0 は、付加容量 1 3 8 と発光素子 1 4 0 によって共有される。

40

【 0 0 3 7 】

画素電極 1 8 0 の断面の一例を図 5 (B) に示す。画素電極 1 8 0 は、可視光に対して透過性を示す導電性材料、あるいは銀やアルミニウムなどの金属、これらの金属から選択される一つ、あるいは複数を含む合金を含むことができる。画素電極 1 8 0 は単層構造、積層構造のいずれを有してもよい。積層構造を有する場合、例えば図 5 (B) に示すように、第 1 の導電層 1 8 0 a 、第 1 の導電層 1 8 0 a 上の第 2 の導電層 1 8 0 b 、およ

50

び第2の導電層180b上の第3の導電層180cが順に積層された構造を採用することができる。

【0038】

第1の導電層180aは可視光に対して透過性を有し、例えばITOやIZOなどの導電性酸化物を含むことができる。第1の導電層180aは第2の導電層180bと絶縁膜172とをより強固に密着させる機能を有する。第2の導電層180bは可視光に対する反射率が高いことが好ましく、例えば0価の銀やアルミニウム、マグネシウム、あるいはこれらから選択される金属を含有する合金を含むことができる。第2の導電層180bの厚さは、100nm以上200nm、120nm以上160nm、あるいは120nm以上140nm、典型的には130nmとすることができる。このような厚さは可視光の透過を許容しないため、第2の導電層180bは高い反射率を示す。このため、発光素子140から得られる発光が効率よく反射し、対向基板126を通して取り出すことが可能となる。さらに、このような厚さで第2の導電層180bを形成することで、十分に低い電気抵抗を得ることができる。第3の導電層180cは可視光に対して透過性を有し、典型的にはITOやIZOなどの導電性酸化物を含むことができる。ITOやIZOは仕事関数が比較的大きいため、画素電極180を陽極として機能させる場合、効率よくEL層182へホールを注入することができる。

10

【0039】

画素電極180の上には、画素電極180の端部を覆う隔壁176が設けられる。画素電極180、隔壁176を覆うようにEL層182、およびその上の対向電極124が設けられる。本明細書と請求項においてEL層182とは、画素電極180と対向電極124の間に設けられる層全体を指す。

20

【0040】

EL層182は複数の層から構成することができ、例えばキャリア注入層、キャリア輸送層、発光層、キャリアブロック層、励起子ブロック層など、種々の機能層を組み合わせ形成される。EL層182の構造は、すべての画素104間で同一でも良く、隣接する画素104間で構造が異なるようにEL層182を形成してもよい。例えば発光層の構造や材料を隣接する画素104間で異なるようにEL層182を形成することで、隣接する画素から異なる発光を得ることができる。すべての画素104において同一のEL層182を用いる場合には、図示しないカラーフィルタを設けることで、複数の発光色を得ることが可能となる。図5では、代表的な機能層としてホール輸送層184、発光層186、電子輸送層188が示されている。

30

【0041】

発光素子140を保護するための保護膜（以下、パッシベーション膜）200が発光素子140上に配置される。パッシベーション膜200の構造は任意に選択することができるが、図5(A)に示すように、無機化合物を含む第1の層202、有機化合物を含む第2の層204、および無機化合物を含む第3の層206を含む積層構造を適用することができる。

【0042】

パッシベーション膜200上には樹脂を含む膜（以下、樹脂膜）210が設けられ、さらに接着層212を介して対向基板126が基板102上に固定される。

40

【0043】

[3. 対向電極、配線、およびコンタクト電極]

対向電極124、配線120、およびコンタクト電極122間の接続構造を図3(B)の鎖線A-A'に沿った断面模式図(図6(A))を用いて説明する。図6(A)は、表示領域106から周辺領域に至る部分に相当し、画素104の一部、ゲート側駆動回路108、配線120、および電源端子118の断面を模式的に示す。

【0044】

ゲート側駆動回路108にはトランジスタを複数含む種々の回路(バッファ回路、ラッチ回路など)を有する。これらのトランジスタは、画素回路中のトランジスタと同一の工

50

程で形成される。配線 120（ここでは第 2 の配線 120_2）はトランジスタのソース電極やドレイン電極（例えば駆動トランジスタ 130 のドレイン電極 160、ソース電極 162）と同一の工程で形成することで、これらと同一の層内に存在することができる。配線 120 は層間絶縁膜 158 上に設けられ、その一部が表示領域 106 から延在する平坦化膜 166 によって覆われる。配線 120 が平坦化膜 166 から露出された部分は絶縁膜 172 によって覆われる。ただし基板 102 の端部側では、配線 120 の一部は絶縁膜 172 から露出し、電源端子 118 を形成する。図示していないが、配線 120 は画素回路中のトランジスタのゲート電極と同一の工程で形成してもよい。

【0045】

配線 120 と重なる平坦化膜 166 には配線 120 に達する開口が設けられ、この開口を覆うようにコンタクト電極 122 が配置される。図 6（A）に示すように、コンタクト電極 122 は二つの導電膜を含むことができる。具体的には、コンタクト電極 122 は、配線 120 と接する下部電極 122a と、下部電極 122a 上に形成される上部電極 122b を含むことができる。絶縁膜 172 は開口内で下部電極 122a の一部を露出し、これにより、上部電極 122b と下部電極 122a の電気的接続が行われる。換言すると、上部電極 122b は絶縁膜 172 を介し、下部電極 122a と電気的に接続される。

10

【0046】

平坦化膜 166 に開口を設ける際、この開口と基板 102 の端部の間で平坦化膜 166 の一部を同時に除去し、ダム 167 を形成してもよい。ダム 167 と基板 102 の端部の間では、平坦化膜 166 が存在しないことが好ましい。パッシベーション膜 200 の第 2 の層 204 は、後述するように液体の原料を用いて形成される。このため、ダム 167 を設けることで、原料がダム 167 を乗り越えず、その結果、第 2 の層 204 を表示領域 106 やコンタクト電極 122 上に選択的に配置することができる。

20

【0047】

下部電極 122a は、画素 104 内の接続電極 168 や付加容量電極 170 と同一層内に存在することができる。この場合、下部電極 122a や接続電極 168、付加容量電極 170 は同一の組成を有することができる。一方、上部電極 122b は画素電極 180 と同一の層内に存在することができる。したがって、例えば画素電極 180 が図 5（B）に示した三層構造を有する場合、上部電極 122b も同様の三層構造を有する。なお、電源端子 118 において、配線 120 が絶縁膜 172 から露出する部分は、下部電極 122a と同一の層内に存在する保護電極 122c で覆うことができる。これにより、電源端子 118 内の配線 120 表面の酸化を防ぐことができる。

30

【0048】

隔壁 176 は上部電極 122b の端部を覆い、対向電極 124 は表示領域 106 から隔壁 176 上を延在して上部電極 122b の上に重なる。これにより、対向電極 124 はコンタクト電極 122 を介し、配線 120 と電気的に接続される。

【0049】

画素 104 と同様、コンタクト電極 122 と重なる対向電極 124 上にパッシベーション膜 200 が配置され、その上には樹脂膜 210 が形成される。後述するように、樹脂膜 210 はパッシベーション膜 200 の第 1 の層 202 や第 3 の層 206 のパターンングに用いられる。

40

【0050】

接着層 212 は樹脂膜 210 の上面と側面と重なるように設けられ、これを用いて基板 102 上に対向基板 126 が固定される。対向基板 126 は、映像信号端子 116 や電源端子 118、119 と重ならないように設けられる。

【0051】

上述したように、コンタクト電極 122 は下部電極 122a と上部電極 122b を含むよう構成することができるが、必ずしも二つの電極を含む必要は無い。例えば図 6（B）に示すように、接続電極 168 と同一層に存在する下部電極 122a を配線 120 に接するように平坦化膜 166 内の開口に設け、下部電極 122a と対向電極 124 が直接接す

50

るようにコンタクト電極 122 を構成してもよい。

【0052】

[4. 製造方法、および製造管理方法]

以下、表示装置 100 の製造方法、および製造管理方法を図 7 (A) から図 11 を用いて説明する。図 7 (A) から図 10 にはそれぞれ三つの断面が描かれているが、これらは左から順に、画素 104 の断面、コンタクト電極 122 を中心とする領域の断面、および電源端子 118 を中心とする領域の断面に相当する。

【0053】

4-1. 画素回路

上述したように、表示装置 100 は図 1 に示したマザーガラス上に複数形成される。まず、図 7 (A) に示すように、マザーガラスである基板 102 上にアンダーコート 150、半導体膜 152、ゲート絶縁膜 154、ゲート電極 156、および容量電極 164 を形成する。半導体膜 152 は適宜ドーピングされ、ドレイン領域 152 a やソース領域 152 b が形成される。引き続き、ゲート電極 156、容量電極 164 上に層間絶縁膜 158 を形成する (図 7 (A))。その後、層間絶縁膜 158 とゲート絶縁膜 154 に対してエッチングを行い、ドレイン領域 152 a やソース領域 152 b に達する開口を形成する。ここまでの工程は公知の方法と材料を用いて行うことができるため、詳細は割愛する。

【0054】

次に、これらの開口を覆うようにドレイン電極 160、ソース電極 162 を形成するとともに、配線 120 を形成する (図 7 (B))。これにより、駆動トランジスタ 130 を含む画素回路内のトランジスタ、および保持容量 136 が形成される。ドレイン電極 160、ソース電極 162、配線 120 は、アルミニウムや銅、モリブデン、チタン、タンゲステン、タンタルなどの金属や合金を含むことができ、単層構造、あるいは積層構造を有するよう、スパッタリング法や化学気相堆積 (CVD) 法を適用して形成される。このため、ドレイン電極 160、ソース電極 162、配線 120 は十分に低い抵抗を示す。

【0055】

次に平坦化膜 166 を形成する (図 7 (C))。平坦化膜 166 はエポキシ樹脂やアクリル樹脂、ポリアミドなどの高分子を含み、スピンコート法やインクジェット法、印刷法などの湿式成膜法によって基板 102 のほぼ全面に塗布した後、硬化することで形成される。図示していないが、平坦化膜 166 の形成前に、酸化ケイ素や窒化ケイ素などのケイ素含有無機化合物を含む絶縁膜をドレイン電極 160 やソース電極 162 上に形成してもよい。ケイ素含有無機化合物を含む層はスパッタリング法や CVD 法によって形成される。

【0056】

次に平坦化膜 166 に対してエッチングを行い、ソース電極 162 に達する開口、コンタクト電極 122 を形成するための開口を形成する (図 7 (C))。同時に、電源端子 118 が設けられる領域の平坦化膜 166 も除去される。

【0057】

引き続き、平坦化膜 166 に形成された開口を覆うように、接続電極 168、下部電極 122 a、保護電極 122 c を形成するとともに、平坦化膜 166 上に付加容量電極 170 を形成する (図 8 (A))。これらは導電性酸化物を含むターゲットを用い、スパッタリング法によって形成すればよい。これにより、ソース電極 162 や配線 120 表面が引き続きプロセス中に酸化されることを防ぐことができる。この後、ケイ素含有無機化合物を含む絶縁膜 172 を付加容量電極 170 を覆うように CVD 法などを適用することによって形成する。接続電極 168 や下部電極 122 a の底面、保護電極 122 c の上面を露出するよう、絶縁膜 172 に対してパターニングが行われる。

【0058】

次に、画素電極 180 を形成するとともに、上部電極 122 b を形成する (図 8 (B))。画素電極 180 と上部電極 122 b は、それぞれソース電極 162、配線 120 に達する開口を覆うように設けられる。その結果、画素電極 180 は接続電極 168 を介して

10

20

30

40

50

ソース電極 162 と、上部電極 122b は下部電極 122a を介して配線 120 と電氣的に接続される。画素電極 180 は付加容量電極 170 と重なるように設けられ、これらに挟持される絶縁膜 172 とともに付加容量 138 を与える。画素電極 180 や上部電極 122b は、例えば、IZO や ITO を含む第 1 の導電層 180a をスパッタリング法を用いて形成し、銀やアルミニウムなどの金属を含む第 2 の導電層 180b を CVD 法や蒸着法で形成し、導電性酸化物を含む第 3 の導電層 180c をスパッタリング法を用いて形成することで作製することができる（図 5 (B) 参照）。これにより、画素電極 180 に対して可視光を反射する能力が付与される。

【0059】

その後、画素電極 180 や上部電極 122b の端部を覆うように隔壁 176 を形成する（図 8 (B)）。隔壁 176 は、平坦化膜 166 と同様の手法で形成することができる。隔壁 176 の形成後、発光素子 140 の EL 層 182 を形成する（図 9 (A)）。EL 層 182 は蒸着法、インクジェット法、印刷法、スピンコート法などによって形成される。

10

【0060】

引き続き対向電極 124 を蒸着法、スパッタリング法などによって形成する。対向電極 124 は、可視光を一部透過し、一部反射するように形成される。具体的には、銀やマグネシウム、あるいはこれらの合金を含む金属膜を、可視光が透過可能な厚さ（例えば数 nm から 50 nm の範囲）で形成する。金属膜の上に、ITO や IZO などの導電性酸化物を含む膜を積層しても良い。このように対向電極 124 を形成することで、いわゆるトップエミッション型の発光素子 140 が形成される。

20

【0061】

この時、対向電極 124 は EL 層 182 と上部電極 122b を覆うように形成する（図 9 (A)）。対向電極 124 は EL 層 182 を完全に覆ってもよい。これにより、対向電極 124 はコンタクト電極 122 を介して配線 120 と電氣的に接続される。以上の工程により、画素回路が形成される。

【0062】

4-2. 対向電極の厚さの見積もり

上述したように、発光素子 140 はトップエミッション型の発光素子として形成することができ、画素電極 180 は可視光を反射する電極として、対向電極 124 は半反射半透過電極として機能する。この構造により発光素子 140 内に共振構造が形成され、EL 層 182 から得られる光は画素電極 180 と対向電極 124 間で反射を繰り返し互いに干渉する。したがって、発光素子 140 の光学距離を適切に調整することで発光を共振、増幅することができ、発光効率の向上と発光色の調整（光学調整）が可能となる。

30

【0063】

しかしながら、共振器内の光学干渉は、対向電極 124 の反射率や透過率によって大きな影響を受ける。また、対向電極 124 は 0 価の金属を含み、かつ、可視光を透過できるように形成されるため、その厚さが比較的小さい。したがって、厚のマージンが小さく、このため、対向電極 124 の作製条件の変化に伴って対向電極 124 の厚さが変化すると、これに起因して発光素子 140 の特性が大きく変化し、表示装置 100 の特性ばらつきが大きくなる。

40

【0064】

そこで本実施形態では、対向電極 124 の形成後、第 1 の配線 120₁ と第 2 の配線 120₂ 間の抵抗（または導電率）を測定し、その測定値から対向電極 124 の厚さを見積もることで製造管理を行う。

【0065】

より具体的な方法を図 11 のフローに示す。まず、表示装置 100 の対向電極 124 を形成するチャンパー内で、マザーガラス上に対向電極 124 を直接形成する（ステップ 220）。この時のマザーガラスを QC 基板と呼ぶ。この時の成膜条件は、表示装置 100 の対向電極 124 のそれと同一とする。その後、得られた対向電極 124 の厚さを分光エリプソメーターなどを用いて測定し（ステップ 222）、採用された成膜条件が表示装置

50

100の対向電極124の形成条件に適合するかどうかを判断する。得られた厚さから、成膜条件が適切であるか否かを判断し、不適切であると判断した場合には表示装置100の製造は行わず、成膜条件の調整を行う(ステップ224)。調整後、再度QC基板上に対向電極124の形成、厚さの測定を行う。調整が完了するまでこれらのステップを繰り返す。

【0066】

対向電極124の形成条件の調整が終了した場合、すなわち、対向電極124の厚さが規定の範囲を満たした場合には、上述した方法に従い、新たにマザーガラスを用いて表示装置100の作製を開始する(ステップ226)。一枚のマザーガラス上に対向電極124まで形成した後、二つの電源端子118__1、118__2を用いて第1の配線120__1と第2の配線120__2間の抵抗を測定する(ステップ228)。上述したように、電源端子118__1、118__2を結ぶ導電経路は対向電極124を含む。また、対向電極124と比較し、配線120の抵抗は十分に低い。したがって、電源端子118__1と118__2の間の抵抗は、対向電極124の抵抗(シート抵抗)が反映される。対向電極124の面積や形状、第1の配線120__1と第2の配線120__2間の距離は固定されるため、対向電極124の抵抗は厚さで決まる。したがって、得られる抵抗値により、対向電極124の厚さを非破壊的に、短時間で、かつ容易に見積もることができる。本実施形態の表示装置100は、先に示した引用文献のように、二つの電源端子118間に対向電極124以外の層も介して接続されているような構造を持たない。すなわち、二つの電源端子118間には対向電極124を含まない導電経路は存在せず、電源端子118間の抵抗値には、対向電極124の抵抗値が反映される。よって二つの電源端子118間の抵抗を測ることで、抵抗として支配的に振る舞う対向電極124の抵抗値を測ることができる。

10

20

【0067】

得られた抵抗値に基づいて見積もられた対向電極124の厚さが規定の範囲である場合、測定結果は対向電極124の形成条件に大きな変化が生じていないことを意味しており、引き続き新たなマザーガラスを用いて表示装置100を製造する。抵抗測定は短時間で行うことができるため、一枚のマザーガラスを処理するたびに対向電極124の厚さを確認し、その結果を速やかにフィードバックすることができる。したがって、量産を継続した状態でマザーガラスごとに品質管理を行うことができる。

30

【0068】

これに対し、抵抗値に基づいて対向電極124の厚さが規定の厚さから逸脱したと判定された場合、対向電極124の形成条件が変化したと判断することができる。したがって、新たなマザーガラスを用いた表示装置100の製造を保留し、即座に成膜条件の調整(ステップ224)を行うことができる。このため、不良品の混入を防止することができる。

【0069】

従来の製造管理方法では、対向電極124の厚さを測定するためには、分断後の表示装置100をサンプリング・分解する必要がある。この方法は破壊的測定方法であり、かつ、測定に長い時間が要求される。このため、複数枚のマザーガラスを工程に投入した後に測定を行うことになり、対向電極124の形成条件の変化に速やかに対応することができず、このことは大量の不良品を生み出す原因の一つとなっている。

40

【0070】

これに対して、本実施形態で述べた表示装置100とそれを用いる製造管理方法では、非破壊的手法によって対向電極124の厚さを短時間で見積もることができるため、緻密な製造管理が達成でき、高いレベルで品質管理された表示装置を効率よく量産することができる。

【0071】

4-3. パッシベーション膜

対向電極124の抵抗を測定した後、パッシベーション膜200を対向電極124上に

50

形成する(図9(B))。パッシベーション膜200が三層構造を有する場合、例えばケイ素含有無機化合物を含む第1の層202をCVD法によって形成し、引き続いてアクリル樹脂やエポキシ樹脂などの高分子を含む第2の層204を形成する。第2の層204は、原料となるオリゴマーを湿式成膜法、あるいは蒸着法、スプレー法などによって塗布し、その後重合することで形成される。引き続き、第3の層206をCVD法によって形成する。この時、図9(B)に示すように、第1の層202と第3の層206は、画素104のみならず、配線120上の絶縁膜172や保護電極122cを覆うように形成される。

【0072】

引き続き、樹脂膜210を形成する(図10)。樹脂膜210もエポキシ樹脂やアクリル樹脂などの樹脂を含み、原料となるオリゴマーを湿式成膜法、あるいは蒸着法、スプレー法などによって塗布し、その後重合することで形成される。樹脂膜210は、第1の層202と第3の層206のパターニングのためのマスクとして機能する。具体的には、図10に示すように、電源端子118を覆わないように、かつ、コンタクト電極122と重なるように樹脂膜210を形成する。その後、樹脂膜210をマスクとして用いたエッチングによって第1の層202と第3の層206を除去し、保護電極122cを露出して電源端子118を形成する。

10

【0073】

なお、パッシベーション膜200の第1の層202と第3の層206は、シャドーマスクを用いたCVD法で形成してもよい。この場合、第1の層202と第3の層206は電源端子118、119や映像信号端子116上には形成されず、対向電極124やコンタクト電極122を選択的に覆うように配置される。したがって、樹脂膜210の形成とその後のエッチングを省略することができる。

20

【0074】

この後、接着層212を塗布し、対向基板126を基板102上に設置し、接着層212を固化することで対向基板126が固定される、その後個々の表示装置100への分断が行われる。

【0075】

本実施形態では、パッシベーション膜200を形成する前に対向電極124の抵抗測定を行う例を示したが、抵抗測定はパッシベーション膜200、および電源端子118を形成した後に行ってもよい。また、配線120はドレイン電極160やソース電極162と同時に形成せず、付加容量電極170、あるいは画素電極180と同時に形成してもよい。

30

【0076】

< 第2実施形態 >

本実施形態では、表示装置100と構造が異なる表示装置に関して説明を行う。第1実施形態と同一、あるいは類似する構造に関しては説明を省略することができる。

【0077】

本実施形態に係る表示装置240、250は、図12(A)、図12(B)に示すように、第1の配線120_1、第2の配線120_2のそれぞれに単一のコンタクト電極122が接続されている点で表示装置100と異なる。表示装置240のように、コンタクト電極122は対向電極124の頂点とその近傍のみと接してもよく(図12(A))、表示装置250のように、対向電極124の一つの辺(ここでは長辺)の全体と接してもよい。これらの表示装置240、250においても、電源端子118_1、118_2を結ぶ導電経路には、対向電極124のうち表示領域106と重なる領域が含まれ、対向電極124を含まない導電経路は存在しない。したがって、電源端子118_1、118_2間の抵抗を測定することにより、対向電極124の厚さを容易に、かつ短時間で見積もることができる。

40

【0078】

< 第3実施形態 >

50

本実施形態では、第 1、第 2 実施形態で述べた表示装置と構造が異なる表示装置に関して説明を行う。第 1、第 2 実施形態と同一、あるいは類似する構造に関しては説明を省略することがある。

【0079】

本実施形態に係る表示装置 260 は、図 13 (A) に示すように、第 1 の配線 120__1 と第 2 の配線 120__2 のそれぞれが、基板の、電源端子 118 や映像信号端子 116 が設けられていない辺と表示領域 106 の間にも延伸する点、および第 1 の配線 120__1 と第 2 の配線 120__2 がスイッチ 128 によって接続されている点で表示装置 100 と異なる。スイッチ 128 としてはトランジスタを用いることができ、図示しない配線から与えられる電位によってスイッチ 128 のオン/オフが制御される。

10

【0080】

スイッチ 128 の数は一つに限られない。例えば図 13 (B) に示す表示装置 270 は、第 1 の配線 120__1 と第 2 の配線 120__2 を接続するスイッチ 128__2 に加え、第 1 のコンタクト電極 122__1 と第 3 のコンタクト電極 122__3 との間に設けられるスイッチ 128__1、第 2 のコンタクト電極 122__2 と第 4 のコンタクト電極 122__4 との間に設けられるスイッチ 128__3 を有する。スイッチ 128__1 は第 1 のコンタクト電極 122__1 と第 3 のコンタクト電極 122__3 の間において第 1 の配線 120__1 の接続、切断を制御する。スイッチ 128__3 は第 2 のコンタクト電極 122__2 と第 4 のコンタクト電極 122__4 の間において第 2 の配線 120__2 の接続、切断を制御する。このような構造を有する表示装置 270 では、例えばスイッチ 128__1、128__2 をオンに、スイッチ 128__3 をオフにすることで、矢印 272、274、276 に沿った三つの方向における対向電極 124 の厚さが反映された抵抗値を得ることができる。したがって、対向電極 124 全体の厚さの平均、あるいはそれに近い値を得ることができる。

20

【0081】

スイッチ 128__1、128__3 をオンに、スイッチ 128__2 をオフにした場合には、表示装置 100 と同様の構成となり、主に基板の二つの短辺に近い領域における対向電極 124 の厚さ情報を得ることができる。一方、全てのスイッチ 128__1 から 128__3 をオフにした場合には、映像信号端子 116 が設けられた辺に近い領域で、矢印 274 に沿った方向における対向電極 124 の厚さ情報を得ることができる。このように、スイッチ 128 の操作により、対向電極 124 の局所的な厚さ、あるいは全体の厚さの平均的な値など、様々な情報を抽出することが可能となる。本実施形態の表示装置は、先に示した引用文献のように、2つの電源端子 118 間は対向電極 124 以外の層も介して接続されているような構造を有するが、スイッチ 128 の存在によりその層を介して電流が流れるのが防がれる。すなわち、スイッチ 128 をオフにすることで、二つの電源端子 118 間において、対向電極 124 を含まない導電経路を排除することができる。このため、電源端子 118 間の抵抗値には、対向電極 124 の抵抗値が反映され、二つの電源端子 118 間の抵抗を測ることで対向電極 124 の抵抗値を測ることができる。

30

【0082】

< 第 4 実施形態 >

本実施形態では、第 1 から第 3 実施形態で述べた表示装置と構造が異なる表示装置 280 とその製造方法、および表示装置 280 を用いて対向電極 124 の厚さを測定する方法に関して説明を行う。第 1 から第 3 実施形態と同一、あるいは類似する内容に関しては説明を省略することがある。

40

【0083】

図 14 (A) とその拡大図 (図 14 (B)) に示すように、表示装置 280 は、電源端子 118 の端部が基板 102 の端部と一致する点で表示装置 100 と異なる。より具体的には、図 14 (B) の鎖線 B-B' に沿った模式的断面図 (図 15) に示すように、電源端子 118 の端部は、基板 102 の辺のうち、映像信号端子 116 に近い側の辺の端部まで到達する。したがって、配線 120 の側面や保護電極 122c の側面、および基板 10

50

2の側面は同一平面上に存在することができる。

【0084】

表示装置280の製造は、以下のように行うことができる。まず、第1実施形態と同様に、マザーガラスである基板102上に配線120までを形成する(図16(A))。この時、基板102の端部と配線120の端部が一致するように形成してもよく、あるいは第1実施形態と同様、基板102の端部と配線120の端部が離間するように形成してもよい(図7(B)参照)。

【0085】

引き続き、第1実施形態と同様、下部電極122aと保護電極122cまでを形成する(図15(B))。保護電極122cは、その端部と基板102の端部が一致するように形成してもよく、あるいは第1実施形態と同様、保護電極122cの端部と基板102の端部が離間するように形成してもよい(図8(A)参照)。

【0086】

この後、絶縁膜172を形成し、電源端子118の表示領域106に近い側の端部の位置を確定する(図16(C))。引き続き、対向電極124までを形成し、パッシベーション膜200を配置し(図17(A))、樹脂膜210を利用して保護電極122c上に形成される第1の層202と第3の層206を除去して保護電極122cを露出させる(図17(B))。

【0087】

この後、抵抗の測定を行う。測定は第1実施形態と同様に行い、必要に応じて対向電極124の形成条件を調整する。

【0088】

この後、図18(A)に示すように対向基板126を接着層212を用いて固定する。この時の上面模式図を図18(B)に示す。このうち、図18(B)に示した鎖線に沿って基板102を分断する。すなわち、配線120と保護電極122cを分断すると同時に基板102を分断する(図19(A))。これに伴い、分断前の電源端子118の面積は減少する(図19(B))。対向基板126も電源端子118が対向基板126から露出するように分断され、これにより、個々の表示装置100が得られる。

【0089】

本実施形態で述べた表示装置100の製造方法では、配線120や保護電極122cの分断前の電源端子118を用いて抵抗の測定を行う。したがって、抵抗測定のために広い面積の電源端子118を提供できるため、より正確、簡便に、かつ再現性良く抵抗の測定が可能となる。なお、図14(C)に示すように、電源端子118の基板102の端部側の幅は、表示領域106に近い側の幅よりも小さくてもよい。この場合、幅の狭い領域を分断するように基板102の分断が行われるため、より容易に基板102を分断することができる。

【0090】

<第5実施形態>

本実施形態では、第1から第4実施形態で述べた表示装置と構造が異なる表示装置290、およびこれを用いる製造管理方法を説明を行う。第1から第4実施形態と同一、あるいは類似する内容に関しては説明を省略することがある。

【0091】

図20(A)とその拡大図(図20(B))に示すように、表示装置290は、絶縁膜172に配線120と重なる開口173を有している点で、表示装置100と異なる。表示装置290では、この開口を利用して抵抗測定を行うことができる。より具体的には、図20(B)の鎖線C-C'に沿った模式的断面図(図21)に示すように、絶縁膜172は、電源端子118とコンタクト電極122間において、配線120と重なる開口173を有し、開口173において配線120が接着層212と接する。

【0092】

このような構造を有する表示装置290では、電源端子118とともに開口173で露

10

20

30

40

50

出した配線 120 を用いて表示装置 290 の検査を行うことができる。例えば電源端子 118 を利用して表示装置 100 の表示検査を行いつつ、抵抗測定を行うことができる。また、電源端子 118 を利用した抵抗の測定と異なり、保護電極 122c の影響を排除することができるため、より精密な抵抗測定が可能となる。

【0093】

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせる実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

10

【0094】

本明細書においては、開示例として主に EL 表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパー型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。

【0095】

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

20

【符号の説明】


【0096】

100：表示装置、102：基板、104：画素、106：表示領域、108：ゲート側駆動回路、110：ソース側駆動回路、112：駆動 IC、114：コネクタ、116：映像信号端子、118：電源端子、119：電源端子、120：配線、120__1：第1の配線、120__2：第2の配線、122__1：第1のコンタクト電極、122__2：第2のコンタクト電極、122__3：第3のコンタクト電極、122__4：第4のコンタクト電極、122：コンタクト電極、122a：下部電極、122b：上部電極、122c：保護電極、124：対向電極、126：対向基板、128：スイッチ、130：駆動トランジスタ、132：第1のスイッチングトランジスタ、134：第2のスイッチングトランジスタ、136：保持容量、138：付加容量、140：発光素子、142：高電位電源線、146：リセットトランジスタ、150：アンダーコート、152：半導体膜、152a：ドレイン領域、152b：ソース領域、154：ゲート絶縁膜、156：ゲート電極、158：層間絶縁膜、160：ドレイン電極、162：ソース電極、164：容量電極、166：平坦化膜、168：接続電極、170：付加容量電極、172：絶縁膜、173：開口、174：開口、176：隔壁、180：画素電極、180a：第1の導電層、180b：第2の導電層、180c：第3の導電層、182：EL層、184：ホール輸送層、186：発光層、188：電子輸送層、200：パッシベーション膜、202：第1の層、204：第2の層、206：第3の層、210：樹脂膜、212：接着層、220：ステップ、222：ステップ、224：ステップ、226：ステップ、228：ステップ、240：表示装置、272：矢印、274：矢印、276：矢印、250：表示装置、260：表示装置、270：表示装置、280：表示装置、290：表示装置


30

40


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【図9】




【図10】




【図11】




【図12】




【 図 1 3 】




【 図 1 4 】




【 図 1 5 】




【 図 1 6 】




【 図 1 7 】




【 図 1 8 】




【 図 1 9 】



【 図 2 0 】



【 図 2 1 】



 フロントページの続き

(51) Int.Cl.	F I	テーマコード(参考)
H 0 5 B 33/04 (2006.01)	H 0 5 B 33/04	
G 0 9 F 9/00 (2006.01)	G 0 9 F 9/00	3 3 8
G 0 2 F 1/1345 (2006.01)	G 0 2 F 1/1345	
G 0 2 F 1/1368 (2006.01)	G 0 2 F 1/1368	
	G 0 9 F 9/30	3 6 5
Fターム(参考) 3K107 AA01 BB01 CC45 DD21 DD26 DD38 DD39 DD90 EE03 EE46		
	EE55 GG37 GG56	
	5C094 AA42 BA03 BA27 BA43 BA75 DB01 DB02 EA04 FA02 GB01	
	5G435 AA17 BB05 BB12 KK05	