(19) 日本国特許庁	(JP)
--------------------	------

(12)特許公報(B2) (11)特許番号

特許第5462161号 (P5462161)

(45) 発行日 平成26年4月2日(2014.4.2)

(24) 登録日 平成26年1月24日 (2014.1.24)

(51) Int.Cl.	F I	
HO1L 21/338	(2006.01) HO1L	29/80 F
HO1L 29/812	(2006.01) HO1L	29/80 H
HO1L 29/778	(2006.01) HO1L	29/80 M
HO1L 21/8238	3 (2006.01) HO1L	27/08 3 2 1 D
HO1L 27/092	(2006.01) HOIL	27/08 321F
		請求項の数 10 (全 26 頁) 最終頁に続く
(21) 出願番号	特願2010-517237(P2010-517237)	(73)特許権者 591060898
(86) (22) 出願日	平成19年7月20日 (2007.7.20)	アイメック
(65) 公表番号	特表2010-533987 (P2010-533987A)	IMEC
(43)公表日	平成22年10月28日 (2010.10.28)	ベルギー、ベー-3001ルーヴァン、カ
(86) 国際出願番号	PCT/BE2007/000084	ペルドリーフ75番
(87) 国際公開番号	W02009/012536	(74)代理人 100101454
(87) 国際公開日	平成21年1月29日 (2009.1.29)	↑ 弁理士 山田 卓二
審査請求日	平成22年5月31日 (2010.5.31)	(74)代理人 100081422
		☆ 弁理士 田中 光雄
		(74)代理人 100100479
		弁理士 竹内 三喜夫
		(72)発明者 マルレーン・ファン・ホーフェ
		ベルギー、ベー-3052ブランデン、ボ
		ーフェンボスストラート19番
		最終頁に続く

(54) 【発明の名称】 | | | - V族MESFETでのダマシンコンタクト製造方法

(57)【特許請求の範囲】

【請求項1】

- III V 族 M E S F E T 上にコンタクトを製造する方法であって、
- 第1および第2メインコンタクト(7)を設けることと、
- その後、制御コンタクト(10a,22)を設けることとを含み、
- 第1および第2メインコンタクト(7)を設けることは、ダマシンプロセスを用いてオ
- ーミックコンタクトを形成するように行われ、
 - 制御コンタクト(10a,22)を設けることは、
 - ・絶縁体スタック(11)を堆積すること、

・絶縁体スタック(11)に少なくとも1つの孔(8<u>)を設けること、</u>

・少なくとも1つの孔(8)に導電材料を充填すること、および

・ダマシンプロセスを用いてT字状の形状を有するショットキーコンタクトを形成する

こと、によって行われ、

少なくとも1つの孔(8)に導電材料を充填することは、

- ・孔(8)のクリーニングを行うこと、
- ・孔(8)に導電材料層(10)を堆積すること、および

・少なくとも1つの孔(8)の外側にある余分な導電材料を除去すること、によって行

われ、

- 孔(8)のクリーニング工程は、
- <u>・300~500の温度で脱ガスを行うこと、および</u>

50

・H 。/ Heリアクティブ・プレクリーンを用いて孔(8)をクリーニングすること、	
【請求項2】	
T字状の制御コンタクト(22)は、デュアルダマシンプロセスを用いて設けられる請	
求項1記載の方法。	
【請求項3】	
余分な導電材料を除去することは、化学機械研磨によって行われる請求項1記載の方法	
。 【請求項 4 】	
導電材料層(10)を堆積する前に、下地層内の導電材料の拡散を防止したり、絶縁体	10
スタックトでの導電材料の接着性を改善したり、及び/又は、少なくとも1つの孔(8)	
への導電材料の充填を改善するためのバリア層(9)を堆積することをさらに含む詰求項	
【請求項5】	
「リア層(9)は、TiおよびTiNを含むグループから選ばれた1つ又はそれ以上の	
材料を含み、前記導電材料は、A1を含む請求項4記載の方法。	
【請求項6】	
「リア層(9)は、TaおよびTaNを含むグループから選ばれた1つ又はそれ以上の	
材料を含み、導電材料は、Cuを含む請求項4記載の方法。	
【請求項7】	20
少なくとも1つの孔(8)を設ける前に、絶縁体スタック(11)を平坦化することを	
さらに含む請求項1~6のいずれかに記載の方法。	
【請求項8】	
絶縁体スタック(11)を平坦化することは、化学機械研磨によって行われる請求項7	
記載の方法。	
【請求項9】	
絶縁体スタック(11)は、SiN.SiO。およびSiCからなるグループから選ば	
れた少なくとも1つの材料を含む請求項1~8のいずれかに記載の方法。	
【請求項10】	
請求項1~9のいずれかに記載の方法用いて、制御コンタクト(10a,22)をゲー	30
トコンタクトとして形成することによって、高電子移動度トランジスタを製造する方法。	
【発明の詳細な説明】	
【技術分野】	
[0001]	
本発明は、III-V族CMOSデバイス、例えば、高電子移動度トランジスタ(HE	
MT)などの電界効果トランジスタ(FET)にコンタクトを製造する方法に関する。	
【背景技術】	
$\begin{bmatrix} 0 & 0 & 2 \end{bmatrix}$	
半導体デバイスでは、通信、エネルギー及び/又は移動性(mobility)の意味でのニーズ	
および要求が増加しているが、これらのデバイスに高い効率および性能を提供するのに必	40
要となるパワーを管理したり供給できる技術は、開発途上にある。ハイパワー / 高効率の	
要求に関して、例えば、半導体デバイス製造用の新しい材料の使用によって性能改善が図	
られる。	
[0 0 0 3]	
これらの材料のうち、GaNなどのITT族窒化物材料に関心が寄せられている これ	

これらの材料のうち、GaNなどのIII族窒化物材料に関心が寄せられている。これ らの材料は、直接ワイドバンドギャップ半導体材料であり、当初は、青色および白色の光 を放出する能力に関して市場に投入されていた。これに加えて、Siよりも10倍以上高 い電気絶縁破壊電界(breakdown field)のため、IIII族窒化物材料は、例えば、軽ドー プドレイン金属酸化物半導体(LDMOS:Lightly-Doped Drain Metal-Oxide Semicondu ctor)などのSiの置換材料として、ハイパワー/高効率の分野で動作するデバイスに使

(2)

10

20

30

用できる。GaNは、最も一般的なIII族窒化物材料の1つであり、例えば、高効率電 力変換などの応用での使用を可能にするハイパワー/高温の性能を示す。 【0004】

G a N 系のシステムは、システム性能をSi固有の限界を超越できる。G a N 半導体材料は、Si 半導体材料に対して改善された電子および輸送特性によって特徴付けられる。 2000 c m² / V・sより大きい正孔移動度および、1.2×10¹³ c m⁻² より 大きいキャリア濃度が、Al G a N / G a N ヘテロ構造において再現可能に得られている 。さらに、G a N 半導体材料の高いバンドギャップに起因して、1600 V の絶縁破壊電 界を持つデバイスが報告されている。しかしながら、この技術のコストが障害であろう。 G a N - o n - S i 技術を用いてコスト低減が達成できる。150 mm S i 基板上のA 1 G a N / G a N 高電子移動度トランジスタ(H E M T)が実証されており(文献: M. Ley s et al., 13th Intl. Conf. on Metal Organic Vapor Phase Epitaxy, Miyazaki, Japan , 22 - 26 May 2006; IMEC Scientific Report 2006)、これにより同じ基板上でIII - V 族および S i のプロセスの組合せの可能性を示した。

[0005]

これによってIII - V族HEMTでのソース、ドレインおよびゲートのコンタクトが、リフトオフによってパターン化された金属スタックによって形成される。ソース、ドレインのオーミックコンタクトは、金属スタックを高温で合金化することによって形成される。金属スタックでしばしば用いられる金属は、Auであろう。 【0006】

合金プロセスにおいて、低いバリア高さの金属化合物、即ち、下地材料に対して低いバ リア高さを持つコンタクトを形成する金属化合物は、典型的には界面近傍に形成され、キ ャリアトンネル現象を増強するために、しばしば高ドープ領域と組み合わされる。一方、 ゲートコンタクトは、下部においてAu系材料と組み合わせてゲート抵抗を下げるショッ トキー (Schottky)金属で形成される。リフトオフプロセスの低いパターン歩留まりと半導 体中の高速なAu拡散のため、現在のIII-V技術は、最新のCMOS Si技術と匹 敵するものではない。

[0007]

半導体デバイス、例えば、CMOSデバイスにおいて高い相互コンダクタンスおよび高 い飽和電流を達成するには、1 ・mm未満のコンタクト抵抗を持つ高品質のオーミック コンタクトが好都合である。低い漏れ電流、即ち、10⁻⁸mA/mm未満、低い抵抗率 および良好な接着性を持つゲートは、デバイスの性能および信頼性を向上させる。パワー HEMTの場合、大きなバリア高さを持つショットキーゲートコンタクトは、低いゲート 漏れ電流、高い絶縁破壊電圧および高いターンオン電圧を達成するのに役立つ。ゲート抵 抗は、デバイスの出力パワー利得および最高発振周波数を制限することがある。高周波(HF)性能は、より小さなゲート抵抗でより良好になる。ゲート抵抗は、ゲート構造およ びゲート材料の抵抗を変化させることによって変化する。ゲート抵抗の典型的な値は、1 ~2μmのゲート長で50~100 /mmである。

[0008]

半導体デバイスのサイズ縮小は、結果としてゲートのサイズ縮小となる。同じ材料を使 40 用した場合、より小さなゲートは、より大きなゲート抵抗をもたらす。従って、小型デバ イスの高い性能は、形成する金属コンタクトの品質および抵抗にも依存している。さらに 、これらの小さなゲートのパターニングおよび信頼性がより困難である。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明の実施形態の目的は、III-V族CMOSデバイスを製造するための良好な方 法を提供することである。

【0010】

本発明の実施形態に係る方法の利点は、良好な特性を備えたIII-V族CMOSデバ 50

イスが、Auなどの高価な材料の使用またはリフトオフ技術などの技術の使用の必要なし で得られることである。本発明の実施形態の利点は、III-V族半導体プロセスがSi プロセスと互換性があることである。

(4)

[0011]

本発明の実施形態に係る方法を用いることによって、狭い特徴物を有するコンタクトを 備えたIII - V族CMOSデバイスが得られる。例えば、20nm~5µm、好ましく は、50nm~2µmの長さを持つ制御コンタクトが得られる。

【課題を解決するための手段】

[0012]

上記目的は、本発明に係る方法およびデバイスによって達成される。

【0013】

本発明の第1の態様において、III - V族CMOSデバイス上にコンタクトを製造す る方法が提供される。該方法は、制御コンタクトを設けることを少なくとも含み、制御コ ンタクトを設けることは、ダマシン(damascene)プロセスを用いて行われる。

(0014**)**

本発明は、小さい長さ、低い漏れ、低い抵抗、良好な接着性および充分に高温安定性を 備えた制御コンタクト、例えば、ゲートコンタクトの製作を可能にする。

【0015】

本発明の実施形態によれば、制御コンタクトを設けることは、ショットキーコンタクト を形成するように行ってもよい。制御コンタクトは、典型的には0.6 e V ~ 0.9 e V 20 の範囲である高いショットキーバリア高さを持つショットキーコンタクトを形成してもよい。

【0016】

本発明の実施形態によれば、該方法は、第1および第2メインコンタクトを設けること をさらに含む。第1および第2メインコンタクトを設けることは、オーミックコンタクト を形成するように行ってもよい。本発明の実施形態は、例えば、0.5 ・mm~1 ・ mmの範囲の低いコンタクト抵抗を備えた第1および第2メインコンタクト、例えば、ソ ースコンタクトおよびドレインコンタクトの製作を可能とし、良好なオーミックコンタク トを形成できる。

[0017]

30

10

第1および第2メインコンタクトを設けることは、ダマシンプロセスを用いて行ってもよい。

【0018】

制御コンタクトを設けることは、T字状の形状を有するように行ってもよい。

[0019]

本発明の実施形態によれば、T字状の制御コンタクトは、デュアルダマシン(dual dama scene)プロセスを用いて行ってもよい。

[0020]

本発明の他の実施形態によれば、T字状の制御コンタクトを設けることは、シングルダ マシンプロセスの処理ステップを繰り返すことによって行ってもよい。 40

【0021】

制御コンタクトを設けることは、下記ステップによって行ってもよい。

・絶縁体(dielectric)スタックを堆積すること。

・絶縁体スタックに少なくとも1つの孔を設けること。

・少なくとも1つの孔に導電材料を充填すること。

[0022]

少なくとも1つの孔に導電材料を充填することは、下記ステップを含んでもよい。

・導電材料層を堆積すること。

・少なくとも1つの孔の外側にある余分な導電材料を除去すること。

[0023]

[0024]本発明の実施形態によれば、該方法は、導電材料層を堆積する前に、バリア層を堆積す ることをさらに含んでもよい。バリア層は、下地層内の導電材料の拡散を防止したり、絶 縁体スタック上での導電材料の接着性を改善したり、及び/又は、少なくとも1つの孔へ の導電材料の充填を改善するためのものでもよい。 [0025]本発明の実施形態によれば、バリア層は、TiおよびTiNを含むグループから選ばれ た1つ又はそれ以上の材料を含んでもよく、導電材料はAlを含んでもよい。 [0026]本発明の他の実施形態によれば、バリア層は、TaおよびTaNを含むグループから選 ばれた1つ又はそれ以上の材料を含んでもよく、導電材料はCuを含んでもよい。 [0027]該方法は、少なくとも1つの孔を設ける前に、絶縁体スタックを平坦化することをさら に含んでもよい。 [0028]絶縁体スタックを平坦化することは、化学機械研磨によって行ってもよい。 [0029]絶縁体スタックは、SiN,SiO,およびSiCからなるグループから選ばれた少な 20 くとも1つの材料を含んでもよい。 [0030]該方法は、導電材料層を堆積する前に、クリーニング工程をさらに行ってもよい。 [0031]クリーニング工程は、下記ステップを含んでもよい。 ・300 ~ 500 の温度で脱ガス(degas)を行うこと。 ・ArプラズマまたはH 。/N 。リアクティブ・プレクリーン(reactive pre-clean)を 用いて少なくとも1つの孔をクリーニングすること。 本発明はまた、高電子移動度トランジスタを製造するための、本発明の実施形態に係る 30 方法の使用を提供するものであり、制御コンタクトはゲートコンタクトを形成する。 [0033]特定の好ましい本発明の態様は、添付の独立および従属の請求項に記述している。従属 請求項からの特徴は、請求項で明記されたものだけでなく、適切なものとして、独立請求 項の特徴および他の従属請求項の特徴と組み合わせてもよい。 [0034]この分野において絶え間ないデバイスの改善、変化および進化があっても、本概念は、 先の実践からの逸脱を含む、実体的で新しく新規な改善を表すものと考えられ、より効率 的で安定して信頼のあるこの種のデバイスの提供をもたらす。 [0035]本発明の上記および他の特性、特徴および利点は、本発明の原理を例として示した添付 40 図面と関連して、下記の詳細な説明から明らかになるであろう。この説明は、例示目的の ためであり、本発明の範囲を限定するものでない。下記記載した参照図面は、添付図面を 参照している。

【図面の簡単な説明】

[0036]

【図1a】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製 造を含む、A1GaN-GaN HEMTデバイス上のダマシン・オーミック・ソースお よびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成のた めの後続の処理ステップを示す。

【図1b】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製 50

余分な導電材料を除去することは、化学機械研磨によって行ってもよい。

造を含む、AlGaN-GaN HEMTデバイス上のダマシン・オーミック・ソースお よびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成のた めの後続の処理ステップを示す。

【図1 c】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のダマシン・オーミック・ソースおよびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成のための後続の処理ステップを示す。

【図1d】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AIGaN-GaN HEMTデバイス上のダマシン・オーミック・ソースおよびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成のための後続の処理ステップを示す。

【図1e】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のダマシン・オーミック・ソースおよびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成のための後続の処理ステップを示す。

【図1 f】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のダマシン・オーミック・ソースおよびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成のための後続の処理ステップを示す。

【図1g】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製 ²⁰ 造を含む、AIGaN-GaN HEMTデバイス上のダマシン・オーミック・ソースお よびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成のた めの後続の処理ステップを示す。

【図1h】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のダマシン・オーミック・ソースおよびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成のための後続の処理ステップを示す。

【図1 i】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のダマシン・オーミック・ソースおよびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成のための後続の処理ステップを示す。

30

40

10

【図1j】本発明の実施形態に係るデュアルダマシンプロセスによって形成された、T字 状ゲートを有するデバイスを示す。

【図2a】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2b】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AIGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2 c】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2d】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2e】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製 50

10

造を含む、 A I G a N - G a N H E M T デバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2 f】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2g】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AIGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2h】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2i】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2j】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製 ²⁰ 造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図2k】本発明の実施形態に係るデュアルダマシンプロセスによって形成された、 T字 状ゲートを有するデバイスを示す。

【図3a】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図3b】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製 30 造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図3c】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図3d】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ⁴⁰ ための後続の処理ステップを示す。

【図3e】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図3f】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図3g】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製 50

造を含む、 A 1 G a N - G a N H E M T デバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図3h】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AlGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図3i】本発明の実施形態に係るシングルダマシンプロセスを用いたT字状ゲートの製造を含む、AIGaN-GaN HEMTデバイス上のエッチングしたオーミックソース およびドレインコンタクトならびにダマシン・ショットキー・ゲートコンタクトの形成の ための後続の処理ステップを示す。

【図3j】本発明の実施形態に係るデュアルダマシンプロセスによって形成された、 T字 状ゲートを有するデバイスを示す。

【図4】AlGaN/GaN-on-Si HEMT上のショットキー・ゲートコンタク トとして適用された、TaN Cu拡散バリアについての順方向および逆方向の電流 - 電 圧(I-V)特性を示す。

【図5】A1GaN/GaN-on-Si HEMT上のオーミックソースおよびドレイ ンコンタクトとして適用された、TaN Cu拡散バリアについての順方向および逆方向 の電流 - 電圧(I-V)特性を示す。

[0037]

異なる図面において、同じ参照符号は、同じまたは類似の要素を参照している。

【発明を実施するための形態】

【0038】

本発明について特定の実施形態に関して、一定の図面を参照しつつ説明する。しかし、 本発明はこれによって限定されず、請求項によってのみ限定される。記載した図面は、概 略的で非限定的なものである。図面において、幾つかの要素のサイズは、説明目的のため に誇張したり、縮尺どおり描写していない。寸法および相対寸法は、本発明の実際の実施 態様に対応していない。

【 0 0 3 9 】

さらに、説明および請求項での用語「第1」「第2」「第3」などは、類似の要素を区 30 別するために使用しており、必ずしも連続的または空間的な順番を記述するためではない 。これらの用語は、適切な状況下で交換可能であり、ここで本発明の実施形態は、ここで 説明したり図示したものとは別の順番で動作可能である。

【0040】

さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能である。 【0041】

用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと 40 解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ス テップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、 1つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグルー プの存在または追加を除外していない。そして「手段A,Bを備えるデバイス」という表 現の範囲は、構成要素A,Bだけからなるデバイスに限定すべきでない。好ましい実施形 態に関して、デバイスの関連した構成要素だけがAとBであることを意味する。 【0042】

本明細書中での「一実施形態」または「実施形態」とは、該実施形態に関連して説明された特定の特徴、構造または特性が、本発明の少なくとも1つの実施形態に含まれること を意味する。本明細書中の各所で「一実施形態では」または「実施形態では」の文言は、

50

必ずしも全て同じ実施形態を参照していないが、その場合もあり得る。さらに、特定の特 徴、構造または特性は、本開示から当業者に明らかなように、 1 つ又はそれ以上の実施形 態において任意の適切な方法で組み合わせてもよい。

【0043】

同様に、本発明の例示の実施形態の説明において、開示を合理化し、1つ又はそれ以上 の種々の発明態様の理解を助ける目的で、本発明の種々の特徴が時には1つの実施形態ま たはその説明においてグループ化されていると理解すべきである。しかしながら、この開 示方法は、請求項の発明は、各請求項で明記されたものより多くの特徴を要求する意図を 反映したものと解釈すべきでない。むしろ下記請求項が反映するように、発明態様が、1 つの前述の開示した実施形態の全ての特徴より少ないところにある。こうして詳細な説明 に続く請求項は、この詳細な説明に明示的に組み込まれており、各請求項は、本発明の別 個の実施形態として自立している。

10

【0044】

さらに、ここで説明した幾つかの実施形態は、他の実施形態に含まれる幾つかの他の特 徴を含むとともに、異なる実施形態の特徴の組合せは、当業者によって理解されるように 、本発明の範囲内にあって、異なる実施形態を形成することを意味する。例えば、下記請 求項において、請求された実施形態の何れかが任意の組合せで使用できる。

【0045】

ここで提供した説明では、多くの特定の詳細が記述されている。しかしながら、本発明 の実施形態は、これらの特定の詳細なしで実施してもよいと理解される。例えば、この説 ²⁰ 明の理解を不明瞭にしないように、周知の方法、構造および手法は、詳細には示していな い。

[0046]

本発明について、本発明の幾つかの実施形態の詳細な説明によって説明する。本発明の 他の実施形態は、本発明の真の精神または技術的教示から逸脱することなく、当業者の知 識に従って構成できることは明らかである。本発明は、添付した請求項の用語によっての み限定される。

【0047】

[0048]

本発明は、III-V族CMOSデバイス上にコンタクトを製造するための方法を提供 する。該方法は、制御コンタクトを設けることを少なくとも含み、制御コンタクトを設け ることは、ダマシン(damascene)プロセスを用いて行われる。

30

40

本発明の実施形態によれば、該方法は、第1および第2メインコンタクトを設けること をさらに含む。第1および第2メインコンタクトは、本発明の実施形態によれば、ダマシ ンプロセスによって形成しててもよい。

[0049]

本発明の実施形態は、例えば、0.5 ・mm~1 ・mmの範囲の低いコンタクト抵 抗を備えた第1および第2メインコンタクト、例えば、ソースコンタクトおよびドレイン コンタクトの製作を可能とし、良好なオーミックコンタクトを形成でき、そして、小さい 長さ、低い漏れ、低い抵抗、良好な接着性および充分に高温安定性を備えた制御コンタク ト、例えば、ゲートコンタクトの製作を可能にする。制御コンタクトは、典型的には0. 6 e V ~ 0.9 e V の範囲である高いショットキーバリア高さを持つショットキーコンタ クトを形成する。

[0050]

本発明の実施形態に係る方法は、少なくとも制御コンタクト、例えば、ゲートコンタクトを製作するために、ダマシン技術を使用する。本発明の実施形態によれば、第1メインコンタクト、例えば、ソースコンタクト、および第2メインコンタクト、例えば、ドレインコンタクトも、ダマシン技術を用いて形成可能である。第1および第2メインコンタクトは、オーミックコンタクトでもよい。

[0051]

ダマシン技術において、溝または孔は、絶縁体内にエッチングされ、続いて、導電材料 、例えば、金属で充填される。次に、溝または孔を囲む領域にある導電材料が、好ましく は化学機械研磨(CMP)によって除去される。ダマシンプロセスの詳細は、文献("Mak ing the move to dual damascene processing" by P. Singer in Semiconductor Interna tional 20, 79-82, 1997)に説明されている。ダマシン技術、例えば、シングルダマシン またはデュアルダマシン技術を使用する利点は、小さな溝のパターニング、小さな溝の充 填および歩留まりの最適化を伴う多くの経験が存在している点である。Siサブミクロン ステッパリソグラフプロセスと互換性があるために、IIII-Vプロセスで典型的に用い られる低速で高価な電子ビームリソグラフの必要性を回避して、基板は、各リソグラフス テップの前に、CMP(化学機械研磨)によって平坦化する必要がある。A1およびCu ダマシンプロセスが開発され、Siロードマップの小さい配線幅に匹敵するものである。

さらに、制御コンタクト、例えば、ゲートコンタクトを形成するために、溝をエッチン グした後、制御コンタクトを形成する材料をエッチングするための第2のリソグラフプロ セスの使用は、こうしたダマシンプロセスの使用によって回避できる。

【0053】

さらに、制御コンタクトを形成するためにダマシンプロセスを用いることによって、狭い特徴物を備えたコンタクトが得られる。例えば、20nm~5µm、好ましくは、50 nm~2µmの長さを持つ制御コンタクトが得られる。

[0054]

R F 応用では、低いコンタクト抵抗を有する制御コンタクト、例えば、ゲートコンタクトは、有利になるであろう。先行技術のIII-Vプロセスでは、A u 系のリフトオフゲートプロセスが用いられている。これらのプロセスはSi技術と互換性がない。一方、C u ダマシンプロセスは、Si技術と互換性がある。

【0055】

さらに、Cuの抵抗値は、Auより~30%低く、例えば、AlGaN/GaN高電子 移動度トランジスタ(HEMT)上にゲートコンタクトを形成するために用いられる最も 普通の金属組合せであるNi/Auより60%低い。従って、本発明の実施形態に係る方 法の利点は、上述したような良好な特性を備えたIII-V族CMOSデバイスが、Au などの材料の使用またはリフトオフ技術などの技術の使用の必要なしで得られることであ る。これによりIII-Vプロセスは、Siプロセスと互換性があるようになる。 【0056】

30

10

20

デュアルダマシンプロセスの使用またはシングルダマシンプロセスの繰り返しによって 、「T字状ゲート」が形成できる。こうした「T字状ゲート」は、制御コンタクトのエッ ジにピーク電界を下げるために、制御コンタクトの上部にフィールドプレート(トッププ レートとも称される)を設けることによって、制御コンタクトの抵抗をさらに低減できる

[0057]

当業者に知られているようなダマシンプロセスが、Si技術でのプラグ及び/又は溝の 充填について最適化されているため、このダマシンプロセスを用いて使用するのに適した ⁴⁰ 材料は、制御コンタクト、例えば、ゲートコンタクトの導電材料、例えば、金属と、下地 のIII-V材料、例えば、HEMT構造との間でショットキーコンタクトを実現できな いであろう。

【 0 0 5 8 】

金属ダマシンバリアと成長したIII - V材料との間の接着性の問題も生ずるかもしれ ず、さらにIII - V材料へのゲート金属の拡散を回避する必要がある。使用するリソグ ラフプロセスの最適化、そしてエッチング、剥離およびクリーニングプラズマの微調整が 必要であろう。

【 0 0 5 9 】

本発明の実施形態に係る方法は、ソースおよびドレインコンタクトおよびゲートコンタ 50

クトを有するIII-V族高電子移動度トランジスタ(HEMT)を製造するための方法 によって説明する。これは説明容易のためだけであり、本発明を多少なりとも限定するこ とは意図していないと理解すべきである。本発明の実施形態に係る方法は、何れか他のI II-V族CMOSデバイス、例えば、III-V族金属 - 半導体電界効果トランジスタ (MESFET)または何れか他のFETなどを形成するために使用できる。本発明の実 施形態に係る方法は、Si系III-V族CMOSデバイスを形成するためにも使用して もよい。

[0060]

HEMTを形成するために使用される材料層(HEMT層とも称される)が、分子線エ ピタキシー(MBE)または有機金属化学気相成長法(MOCVD)によって製造可能で あり、デバイス層は真空中で分子の堆積によって構築される。従来のHEMT、例えば、 AIGaAs/GaAs HEMTは、チャネル用にアンドープの比較的低いバンドギャ ップ材料(例えば、GaAs)を使用しており、これにチャネルとゲートコンタクトの間 にある比較的高いバンドギャップ(例えば、AlGaAs)ドーピング層によって電子が 供給される。異なるバンドギャップを持つ材料、即ち、高いバンドギャップを持つ材料と 低いバンドギャップを持つ材料を組み合わせることによって、組み合わせた材料間の界面 に量子井戸が形成される。

[0061]

電子散乱が大きいチャネルドーパント層のチャネル自体からの分離は、チャネル内の電 子移動度を著しく増加させる。高周波動作において従来のMESFETデバイスと比べて 20 H E M T 技術の基本的な利点を提供するのは、キャリアの高い移動度である。 A 1 G a N /GaN HEMTのより特定の場合、より高いバンドギャップ材料、例えば、A1Ga Nはアンドープであり、量子チャネル内の高いシートキャリア濃度は、圧電性および自発 分極で誘導された効果によって得られる。HEMT成長は、高品質デバイスを達成するた めに、典型的にはバッファ層を用いて開始する。基板材料が活性材料と異なる場合、この バッファ層は格子定数の差を調整する。関連するデバイスも本発明に含まれる。

[0062]

本発明の異なる実施形態に従って、III-V族HEMTデバイスを製作するための後 続の処理ステップは、図1~図3に示している。図1は、III-V族HEMTデバイス の全てのコンタクト、即ち、ソースコンタクト、ドレインコンタクトおよびゲートコンタ クトが、ダマシン技術を用いて形成される場合を示す。図2と図3は、III-V族HE MTデバイスのゲートコンタクトがダマシン技術を用いて形成され、IIII-V族HEM Tデバイスのソースコンタクトおよびドレインコンタクトが従来のエッチング技術を用い て形成される場合を示している。

[0063]

第1実施形態に従って、第1および第2メインコンタクトならびにゲートコンタクトに 関して、ダマシンプロセスを用いてIII-V族HEMTデバイスを形成するための方法 の後続ステップを、図1(a)~図1(i)を用いて説明する。

[0064]

40 第1ステップにおいて、異なるHEMT III-V層が基板1の上に設けられる(図 1 (a)を参照)。本発明の実施形態において、用語「基板」は、使用可能な任意の下地 材料を含んでもよく、その上にデバイス、回路またはエピタキシャル層が形成される。他 の代替の実施形態において、この「基板」は、ガリウム砒素(GaAs)、ガリウム砒素 リン(GaAsP)、インジウムリン(InP)、ゲルマニウム(Ge)、またはシリコ ンゲルマニウム(SiGe)の基板などの半導体基板を含んでもよい。「基板」は、半導 体基板の部分に追加して、例えば、SiOっ層またはSi₃N₄層などの絶縁層を含んで もよい。こうして用語「基板」は、シリコン・オン・ガラス基板、シリコン・オン・サフ ァイア基板を含んでもよい。用語「基板」は、対象となる層または部分の下地となる層の ための要素を一般に定義するための用いられる。また、「基板」は、ある層、例えば、ガ ラス層または金属層が形成された何れか他のベースであってもよい。 50



【0065】

HEMT III-V層の設置は、当業者に知られているようなエピタキシャル技術に よって実施できる。基板1の上には、例えば、A1N核生成およびA1GaN中間層(不 図示)などの特別なバッファ層を成長させてもよい。次に、第1活性層2(バッファ層と も称される)および、第1活性層2より高いバンドギャップを持つ第2活性層3が堆積さ れる。III-V族デバイスがHEMTである本例の場合、2次元電子ガス相(2DEG 層)4が、第1活性層2と第2活性層3の間の界面20近傍に生成される。これは、第1 活性層2と第2活性層3の間の界面20におけるバンドギャップの不連続に起因する。I II-V族CMOSデバイスがMESFETである場合、活性領域は単一ドープ層で形成 してもよいことに留意する。

(12)

【0066】

第1活性層2は、例えば、GaN,GaAsまたはInGaAsを含んでもよい。第1 活性層2の厚さは、例えば、500nm~5µmでもよく、好ましくは700nm~3µ m、より好ましくは1µm~2µmである。第2活性層3は、例えば、A1GaN,A1 GaAsまたはInAlAsを含んでもよい。第2活性層3の厚さは、例えば、5~10 0nmでもよく、好ましくは10nm~50nm、より好ましくは20~30nmである 。図1(a)に示すような構造の例は、Si(1111)基板1の上に成長したA1GaN /GaNへテロ構造でもよい。必要ならば、上述したように、基板とヘテロ構造の第1活 性層2との間の熱膨張および格子不整合を克服するために、特別なバッファ層、例えば、 核生成層、及び/又は、A1GaN,A1NまたはGaN中間層などの中間層を設けても よい。

【0067】

本発明の実施形態によれば、AlGaNは、15~40%、好ましくは20~30%の Al濃度を有する。HEMT層は、有機金属化学気相成長法(MOCVD)、分子線エピ タキシー(MBE)、または当業者に知られた他の適切な方法によって堆積できる。図1 (a)に示すようなヘテロ構造を製作するために使用可能な他の材料は、例えば、GaA s基板上のAlGaAs/GaAs、GaAs基板上のAlGaAs/InGaAs、I nP基板上のInAlAs/InGaAs…でもよい。

【0068】

次のステップにおいて、第1パッシベーション層5(第1絶縁体層5とも称される)を 第2活性層3の上に堆積してもよい(図1(b)を参照)。この第1パッシベーション層 5は、ドライエッチング、ダマシン研磨工程などの後続の処理ステップの際に、第2活性 層3を保護する。第1パッシベーション層5は、2DEG層4及び/又は、第2活性層3 の表面に存在する表面状態に影響を及ぼすことがあり、特に、第1パッシベーション層5 が、例えば1~20nmの厚さを持つ、薄いその場(in-situ)パッシベーション層で形成 される場合である。これは、文献("Systematic study of insulator deposition effect on electrical properties in AlGaN/GaN heterostructures" by N. Maeda et al. in J ap. Journal of Appl. Phys. 46, nr. 2, 547-554, 2007)に記載されている。

【 0 0 6 9 】

本発明の実施形態によれば、このパッシベーション層5は、省略してもよい。この場合 40 の処理は、図3に示している。もし存在する場合、第1パッシベーション層5は、例えば 、SiN,SiO₂,AlN,Al₂O₃,SiC,SiCN,SiOC,Ta₂O₅, HfO₂,ZrO₂...を含んでもよい。実際、低誘電率(low-k)または高誘電率(high-k) の材料あるいはこれらの組合せの何れも、パッシベーション層5を形成するために使用可 能である。第1パッシベーション層5は、HEMT層と同じ設備内で、その場(in-situ) で堆積してもよく、あるいは、少なくとも1つのその場(in-situ)で堆積した層および少 なくとも1つの外部(ex-situ)で堆積した層の組合せでもよい。その場(in-situ)および外 部(ex-situ)で堆積したパッシベーション層5は、同じ組成を有してもよく、異なる組成 を有してもよい。

【0070】

20

このパッシベーション層 5 の厚さは、例えば、1 n m ~ 5 0 0 n m、1 0 n m ~ 3 0 0 n m、2 n m ~ 1 0 n m、または3 n m ~ 5 n mでもよい。第 1 パッシベーション層 5 は 、1 n m ~ 5 0 n m、好ましくは2 ~ 2 0 n mの厚さを持つ少なくとも1 つのその場(insitu)層と、5 0 n m ~ 5 0 0 n mの厚さを持つ少なくとも1 つの外部(ex-situ)層の組合 せでもよい。

(13)

【0071】

次のステップにおいて、ソースコンタクトおよびドレインコンタクトがHEMT構造の 上に形成される。ソースコンタクトおよびドレインコンタクトを形成するのに使用可能な 適切な金属スタックの例は、Ti/A1/Mo/Au,Ti/A1/Pt/Au,Ti/ A1/Ni/Au,Ti/A1,Ti/Ta/A1,Ti/A1/TiW,Ti/A1/ TiN,Ti/A1/Wsiである。他の例は、Ta/A1/M,TaN/A1/M,T a/Si/M,TaN/Si/Mでもよく、ここで、Mは他の金属スタックでもよい。金 属スタックMの機能は、下地材料の酸化を防止したり、及び/又は、ソースおよびドレイ ンコンタクトのコンタクト抵抗を下げることである。Mは、例えば、Pt/Au,NiA u,Mb/Au,TaN/Cuでもよい。しかしながら、Auは、Siプロセスと互換性 がないという不具合がある。

【0072】

本発明によれば、ソースおよびドレインコンタクトは、ダマシンプロセスを用いて形成 してもよい。

【0073】

本例において、ソースおよびドレインコンタクトは、パッシベーション層5内に形成さ れた孔または溝6を通って、第2活性層3の上に形成できる(図1(c)を参照)。溝6 は、最初に、例えば、リソグラフによってパッシベーション層5内で規定してもよい。そ して、溝6は、パッシベーション層5をエッチングすることによって形成される。本発明 の実施形態によれば、エッチングは、パッシベーション層5内で停止してもよく、換言す ると、基板1に向かってパッシベーション層5の深さの一部だけをエッチング除去しても よい。この場合、パッシベーション層5の一部が溝6の底に残留する。本発明の他の実施 形態によれば、図1(c)に示すように、溝6は、パッシベーション層5を通って完全に エッチングしてもよく、これにより第2活性層3の上で停止する。本発明のさらに他の実 施形態によれば、溝6は、パッシベーション層5を通り、第2活性層3を部分的に通るよ うにエッチングしてもよい。

【0074】

次のステップにおいて、第1活性層2内にドープ領域21を形成するために、ドーパント元素、例えば、Siの注入を行ってもよい(図1(c)を参照)。このステップでは、 パッシベーション層5の残部を、注入すべき領域の外側でヘテロ構造の下地部分がドーパ ント元素に露出しないように保護するためのマスクとして使用してもよい。ここでの例で は、ドーパント元素の注入は、第2活性層3を通じて行ってもよい。ドーパント元素の注 入ステップは任意であるが、より良好なオーミック・ソースおよびドレインコンタクトを 実現するのに役立つであろう。注入の活性化は、高温アニール工程によって、例えば、6 00 より高い温度で行ってもよい。

【0075】

次に、ソースおよびドレインコンタクト7が、例えば、Ti/Al,Ti/Ta/Al ,Ta/Ti/Alを含む金属スタックを、得られた地形上および孔6の中に堆積するこ とによって形成される。堆積後、金属スタックは、例えば、CMPによって平坦化しても よい。続いて、金属スタックは、ソースおよびドレインコンタクト7と第2活性層3との 間で反応が生ずる800~900 の温度で合金化してもよい。こうしてソースおよびド レインコンタクト7は、図1(d)から判るように、第1活性層2に到達するように延長 される。

[0076]

次のステップにおいて、ゲートコンタクトを形成してもよい。本発明によれば、これは ⁵⁰

20

30

ダマシン技術によって行ってもよい。上述したように、本発明の実施形態に係る方法は、 Si技術と互換性がある。従って、このステップは、例えば、Si CMOSプロセスラ インにおいて行うことができる。

(14)

【0077】

次のステップにおいて、パッシベーション層 5 内で、ゲートコンタクトが形成される場 所に溝 8 が形成され、例えば、エッチングされる(図 1 (e)を参照)。これらの溝 8 は 、ゲート溝(trench) 8 とも称される。ゲート溝 8 は、例えば、リソグラフによって規定し てもよい。これは、溝 8 のエッチングと、溝 8 を規定するためにリソグラフを用いた場合 にはリソグラフ工程で使用したレジストの除去とである。エッチングは、ドライ及び / 又 はウェットエッチングで行うことができる。本発明の実施形態によれば、図 1 (e)に示 すように、ゲート溝 8 は、第 1 パッシベーション層 5 を通って下方に完全にエッチングし てもよく、下地の第 2 活性層 3 の上で停止する。しかしながら、本発明の実施形態によれ ば、ゲート溝 8 は、第 1 パッシベーション層 5 を通って部分的にのみエッチングしてもよ く、これにより第 2 活性層 3 に到達する前に、パッシベーション層 5 内の所定高さで停止 する。

【0078】

ゲート溝 8 は、2 0 nm ~ 5 µm、好ましくは 5 0 nm ~ 2 µmの長さを有してもよい 。その結果、後で形成されるゲートコンタクトの長さは、2 0 nm ~ 5 µm、好ましくは 5 0 nm ~ 2 µmでもよい。溝 8 の幅は、1 µm ~ 5 mm、2 µm ~ 1 0 0 0 µm、5 µ m ~ 5 0 0 µm、または 1 0 µm ~ 2 0 0 µmでもよい。溝 8 の深さは、1 0 nm ~ 5 0 0 nmの範囲で変化できる。本発明の実施形態によれば、幾つかの接続されたゲート部分 を備えた指形状(fingered)ゲートも、ゲートコンタクトを形成するために使用できる。ゲ ート溝 8 のアスペクト比は、溝 8 の深さを溝 8 の長さで除算したものとして定義できる。 アスペクト比は、1 / 5 0 0 ~ 2 5 の範囲で変化でき、好ましくは 2 より大きい。 【0 0 7 9】

溝 8 を導電材料で充填してゲートコンタクトを形成する前に、必要ならば溝 8 のクリー ニングを行うことができる。これは、300 ~600 、好ましくは350 ~550 、より好ましくは350 ~400 の温度で脱ガス(degas)によって、及び / 又は、 A r ガス / プラズマを用いたプレクリーン(pre-clean)、または室温でのH₂/Heリア クティブ・プレクリーン(reactive pre-clean)によって行うことができる。 【0080】

そして、図1(f)に示した例のように、導電材料の層10を堆積してゲート溝8を充 填する前に、最初にバリア層9を堆積してもよい。パリア層9は、下地のHEMT構造へ 向かう導電材料10の拡散を防止し、これによりデバイスの信頼性を改善している。バリ ア層9は、ここの例では、第2活性層3の材料に対する導電材料10の接着性を改善でき る。さらに、バリア層9は、溝8を導電材料10で充填するのを容易にする。バリア層9 に用いられる適切な材料の例は、Ta,TaN,Ti,TiN,WN,WNC,WSiN ,Ru,Os,Mg...またはこれらの組合せでもよい。バリア層9を形成するために、2 つ又はそれ以上の異なる材料層を使用してもよい。適切な組合せの例は、Ti/TiN, TaN/Ta,Ta/TaN...でもよい。バリア層9の厚さは、5 nm~50 nm、10 nm~40 nm、20~30 nmでもよい。バリア層9が2つの異なる層からなる場合、 各層の厚さは、2 nm~48 nm、3 nm~40 nm、5 nm~20 nmまたは10 nm ~15 nmの範囲で変化できる。

[0081]

溝8の充填は、1つだけの導電材料10、または異なる導電材料の組合せ、または複数 の導電材料層を用いて行うことができる。ゲート溝8を充填する材料の選択は、形成され るショットキー(Schottky)ゲートコンタクトの品質、即ち、ゲートコンタクトのショット キーバリア高さを決定する。導電材料の選択はまた、溝8の充填、ゲート抵抗、信頼性、 HEMT構造に対する接着性および拡散性を決定する。ゲート抵抗は、HEMTデバイス の高周波およびスイッチング動作を決定する。材料の導電率、即ち、ゲート抵抗が低いほ 10

20

30

ど、HEMTデバイスのスイッチング周波数が高速になる。 [0082]

ゲート溝8のアスペクト比もゲート抵抗に影響を与え、即ち、アスペクト比が大きいほ ど、ゲート抵抗は低くなる。溝8を充填するのに使用できる導電材料は、例えば、Cu, Au, Al, Ptでもよい。これらの材料は、電気メッキ、 PVD(物理的気相成長法) 、ALD(原子層成長法)、またはこの分野で知られた何れか他の方法によって堆積でき る。これらの層の厚さは、充填が必要なゲート溝8のサイズ(即ち、幅および深さ)に依 存する。導電材料層10の厚さは、100nm~1500nm、好ましくは200nm~ 1000 nm、より好ましくは400 nm~800 nm、あるいは500 nm~700 n mの範囲で変化できる。内部拡散(in-diffusion)なしで、充分な接着性および良好な信頼 性で、導電材料10がショットキーバリアを形成する場合、バリア層を省略してもよい。 [0083]

本発明の実施形態によれば、バリア層9と導電材料10の間に、シード(seed)材料、例 えば、Cuなどの低い抵抗率のシード金属を堆積してもよい。導電材料10の堆積後、最 良の場合、ゲート溝8を完全に充填してもよい。ある材料が溝8から出てくることがある 。また、ある材料が溝8の外側の領域に堆積することがある。余分な導電材料10は、追 加の処理時に除去できる。本発明の実施形態に従って使用するのに適したバリア層9と導 電材料10の組合せの例は、Ti及び/又はTiNを含むバリア層9と、A1を含む導電 材料との組合せでもよく、あるいはTa及び/又はTaNを含むバリア層9と、Cuを含 む導電材料との組合せでもよい。

[0084]

本発明の実施形態によれば、バリア層9及び/又は導電材料層10の堆積前に、HEM T構造の下地材料に対する導電材料10の接着性及び/又はゲート溝8の充填を改善する ために特別な処理を行ってもよい。こうした処理の例は、脱ガス(degas)処理のための高 温処理、またはプラズマクリーニング処理でもよい。さらに、特別な層を、可能ならばバ リア層9の上部に、ゲート溝8を導電材料で充填するのを促進するために用いてもよい。 こうした特別な層の例は、溝8をCuの電気化学堆積で充填する前に、PVDで堆積した 低い抵抗率のCuシード層でもよい。

[0085]

更なるステップにおいて、構造上部にある導電材料10の余剰は、CMPによって除去 できる(図1(g)を参照)。また、ドライまたはウェットエッチングが、導電材料10 をパターン形成するために使用できる。こうして分離したゲートコンタクト10aが生成 できる。

[0086]

このように1µm~2µmのゲート長さについて100 ・mm未満の低いゲート抵抗 を持つIII-V族HEMTデバイスが得られる。

[0087]

ゲート抵抗をさらに下げるには、本発明の実施形態によれば、T字状ゲート22が、ゲ ートコンタクト10aの形成について上述したようなシングルダマシンプロセス工程を繰 り返すことによって形成できる。従って、第2絶縁体層12を堆積してもよい。この第2 絶縁体層12内には、孔または溝13がエッチングされる(図1(h)を参照)。これら の孔13は、導電材料15で充填できる。

 $\begin{bmatrix} 0 & 0 & 8 \end{bmatrix}$

本発明の実施形態によれば、導電材料15の堆積前に、バリア層14を設けてもよい。 バリア層14および導電材料15は、上述したようなゲートコンタクト10aを形成する ために用いたバリア層9および導電材料10と同じ材料を含み、同じ特性を有するもので もよい。導電材料15の余剰、および隣りの溝13との間にあるバリア層14の材料は、 CMPによって除去できる。部分15aは、ゲートコンタクト10aの上部プレートとも 称される。よって、ゲートコンタクト10aは、上部プレート15aとともにT字状ゲー トコンタクト22を形成する(図1(i)を参照)。

10

20

[0089]

導電材料10,15は、本発明の実施形態によれば、同じ材料を含んでもよく、あるい は異なる材料を含んでもよい。もし存在する場合、バリア層9,14は、異なる材料を含 んでもよく、あるい同じ材料を含んでもよい。上述したプロセスにおいて、シングルダマ シンプロセスの異なる処理ステップが繰り返される。

(16)

【0090】

本発明の実施形態によれば、シングルダマシンプロセスを繰り返す代わりに、デュアル ダマシンプロセス技術を用いてT字状ゲート22を製作することも可能である。これによ り、処理ステップ数を低減でき、その結果、処理コストを削減できる。得られたT字状ゲ ート22は、図1(j)に示す。デュアルダマシンプロセスにおいて、ゲート10aおよ び上部プレート15aは、2つの工程の代わりに1つの工程で製作される。デュアルダマ シンプロセスの場合、第1パッシベーション層5および絶縁体層12を堆積した後、T字 状ゲート22のための構造をエッチングする。従って、デュアルダマシンプロセスでは、 ソースコンタクトおよびドレインコンタクト7を形成した後、パッシベーション層5およ び絶縁体層12を堆積する。パッシベーション層5および絶縁体層12は、1つの材料で 製作してもよく、あるいは異なる材料の組合せでもよい。異なる層を、別の理由のために 、エッチング停止層として、またはリソグラフ工程を容易にするために導入してもよい。 【0091】

堆積した層の平坦化(planarization)は、例えば、リソグラフエ程を容易にするために 、CMPによって行うことができる。そして、T字状ゲート22を生成するための孔をパ ターン形成してもよい。従って、第1リソグラフエ程の後、ゲート溝8を生成するために 、ドライ及び/又はウェットエッチングと、レジスト剥離とが続く。

【0092】

そして、第2リソグラフ工程は、ゲートコンタクトの上部プレート15aを形成するた めのより大きいパターンを規定する。このプロセスを用いることによって、パッシベーシ ョン層5内の第1孔6を充填した後にシングルダマシンプロセスで必要であった平坦化工 程を回避することができる。これらの孔6は、絶縁体層12内の孔13の形成の後に充填 されるためである。こうしてT字状孔が形成される。これらの孔は導電材料で充填できる 。必要に応じて、孔を導電材料で充填する前にバリア層14を堆積できる。最後に、ゲー トコンタクト間にある余分な導電材料をCMPによって除去できる。 【0093】

ゲートコンタクト22は、下地のHEMT構造に対するショットキーコンタクトを形成 してもよい。材料は、良好なショットキーコンタクトを達成するために最適化できる。こ れは単純ではない。最初に、良好なショットキーコンタクトが得られるように、材料の材 料特性を選択すべきである。一方、溝8,13の良好な充填が得られるように、導電材料 の堆積を最適化する必要がある。これは、材料特性を変化させることがあり、形成するコ ンタクトのショットキー挙動を損なうことがある。溝の良好な充填とともに信頼のあるシ ョットキーコンタクトを達成するために、材料特性および堆積方法の両方を最適化する必 要がある。さらに、導電材料の堆積前に、溝8,13内に用いられる適切なバリア層は、 しばしば化学量論的ではなく、従って、化学量論的組成と異なる仕事関数を有するため、 これも考慮する必要がある。従って、本発明の実施形態に係る方法は、どのような材料ま たは材料の組合せが、良好な結果が得られるため、即ち、良好な特性を備えたHEMTデ バイスが得られるために使用する必要があるについての慎重な検討を必要とすることは明 らかである。

[0094]

上述したプロセスにおいて、ソースおよびドレインコンタクト7、そしてゲートコンタ クト22は、ダマシンプロセスにょって形成される。しかしながら、代替として、ソース およびドレインコンタクト7は、図2と図3に示すように、従来の手法によって形成する ことができる。図1に関して説明したステップと類似のステップは、頻繁に繰り返さない 。上記プロセスで説明したのと同じ手法および材料は、本実施形態に係るプロセスにおい 10

20

30

て使用してもよいことは理解する必要がある。

【 0 0 9 5 】

図2(a)と図2(b)は、図1(a)と図1(b)と同様であり、基板1、例えば、 Si(111)基板上での異なるHEMT III-V層の設置を示しており、即ち、第 1および第2活性層2,3、第1および第2活性層2,3の間にある界面20における2 DEG4、および第1絶縁体層5とも称される第1パッシベーション層5を示す。 【0096】

(17)

オーミック・ソースおよびドレインコンタクト7の形成は、図2(c)と図2(d)に 示す。トランジスタのオーミック・ソースドレイン領域7を規定するために、例えば、リ ソグラフおよびエッチングによって、溝6がパッシベーション層5内で規定される。次に 、第1活性層2内にドープ領域21を形成するために、ドーパント元素、例えば、Siの 注入を行ってもよい。これによりパターン化したパッシベーション層5は、上述したよう に、これらの領域21の外側領域を保護するマスクとして機能し得る。注入元素の活性化 は、高温アニール工程によって、例えば、600 を超える温度で行ってもよい。この注 入は任意であるが、より良好なオーミック・ソースおよびドレインコンタクトを実現する のに役立つ。

【0097】

次に、導電層が、リフトオフまたはドライ(またはウェット)エッチングによって堆積 されてパターン化され、パッシベーション層内で停止する。そして、高温アニール工程を 、即ち、800 ~900 の温度で行って、オーミック・ソースおよびドレインコンタ クト7を形成する。アニール工程の際、ソースおよびドレインコンタクト7の導電材料と 第2活性層2との間で反応が生じて、良好なオーミックコンタクトを形成できる。

【0098】

次のステップにおいて、第2パッシベーション層5bを堆積してもよく(図2(e)を 参照)、CMP、エッチングバックまたはスピン・オン・グラス材料を用いて平坦化され る。第2パッシベーション層5bは、例えば、窒化物または酸化物を含んでもよい。第1 および第2パッシベーション層5,5bはともに、絶縁体スタック11と称される。第1 および第2パッシベーション層5,5bは、同じ材料を含んでもよく、あるいは異なる材 料を含んでもよい。

【0099】

本発明の実施形態によれば、第1および第2パッシベーション層5,5bの少なくとも 1つは、異なる絶縁体層の組合せを含んでもよい。ゲート絶縁体スタック11において、 リソグラフの目的のために異なる層、例えば、エッチング停止層として導入することがで き、あるいは低誘電率(Iow-k)材料を用いて容量結合を低減できる。第1および第2パッ シベーション層5,5bを形成するために使用可能な誘電体または絶縁体材料の例は、S iN,SiO₂,AlN,Al₂O₃,SiC,SiCN,SiOC…でもよい。エッチ ング停止層として使用するのに適した材料の例は、SiN,SiC…でもよい。

そして、リソグラフおよび次のエッチングによって、絶縁体スタック内にゲート溝 8 を 規定してもよい。ゲート溝 8 のエッチングは、ゲート溝 8 の底で絶縁材料が残留するよう に、ゲート絶縁体スタック1 1 内で停止できる。図2 (f)の場合、ゲート溝 8 は、第2 パッシベーション層 5 bを通って、下地の第 1 パッシベーション層 5 に到達するように完 全にエッチングすることができ、これにより第 1 パッシベーション層 5 上で停止する。こ れは、第 1 パッシベーション層 5 が薄い場合、即ち、第 1 パッシベーション層 5 が1 ~ 1 0 nmの厚さを有する場合に行うことができる。ゲート溝 8 は、第 2 パッシベーション層 5 bを完全に通って、第 1 パッシベーション層 5 内で部分的にエッチングすることも可能 であり、第 2 活性層 3 に到達する前に第 1 パッシベーション層 5 内で停止する。ゲート溝 8 は、第 1 および第 2 パッシベーション層 5 , 5 bを完全に通って、換言すると、絶縁体 スタック1 1 を完全に通ってエッチングすることも可能であり、これにより第 1 活性層 2 上に停止する。形成すべきゲートの長さは、2 0 nm ~ 5 µm、好ましくは 5 0 nm ~ 2

30

20

µmでもよい。

【0101】

次のステップにおいて、Ta, TaN, Ti, TiN, WN, WNC, WSiN, Ru , Os, Mg...またはこれらの組合せを含むバリア層9を堆積してもよい(図2(g)を 参照)。バリア層9は、5nm~50nm、10nm~40nm、20~30nmの厚さ で堆積してもよい。バリア層9が2つの異なる層からなる場合、各層の厚さは、2nm~ 48nm、3nm~40nm、5nm~20nmまたは10nm~15nmの範囲で変化 できる。そして、導電材料10を堆積する。導電材料10は、好ましくは、例えば、Cu , A1, Au, Pt...などの低い抵抗率の金属でもよい。これは、例えば、電気メッキに よって行ってもよい。内部拡散(in-diffusion)なしで、充分な接着性および良好な信頼性 で、導電材料10がショットキーバリアを形成する場合、バリア層9を省略してもよい。 【0102】

(18)

本発明の実施形態によれば、バリア層9と導電材料10の間に、シード(seed)材料、例 えば、Cuなどの低い抵抗率のシード金属が必要であろう。そして、余分な導電材料10 は、例えば、CMPによって除去してもよい(図2(h)を参照)。本発明の実施形態に 従って使用するのに適したバリア層9と導電材料10の組合せの例は、Ti及び/又はT iNを含むバリア層9と、Alを含む導電材料との組合せでもよく、あるいはTa及び/ 又はTaNを含むバリア層9と、Cuを含む導電材料との組合せでもよい。

【 0 1 0 3 】

ゲート抵抗をさらに下げるために、第2のシングルダマシンプロセスを実施することに よってT字状ゲート22を形成できる。従って、形成すべきT字状ゲート22の上部プレ ート15aを規定するために、第2絶縁体層12を堆積し、パターン形成してもよい(図 2(i)を参照)。そして、バリア層14を堆積してもよい。そして、バリア層14の上 部に、導電材料15を堆積し平坦化してもよい。こうしてT字状ゲート22が、繰り返し たシングルダマシンプロセスを用いることによって形成される(図2(j)を参照)。 【0104】

また、本発明の実施形態によれば、先に説明したように、T字状ゲート22は、デュア ルダマシンプロセスによっても形成できる。デュアルダマシンプロセスによって形成され たT字状ゲート22を含むデバイスは、図2(k)に示している。

【0105】

オーミック・ソースおよびドレインコンタクト7を形成するための更なる代替法につい て第3実施形態に記載し、図3(a)~図3(i)に示している。図3(a)に示す第1 ステップは、図2(a)と図2(b)に示したステップと同様である。基板1の上部には 、第1および第2活性層2,3が設けられる。そして、2DEG4が、第1および第2活 性層2,3の間にある界面20に形成される。この第3実施形態によれば、第2活性層3 の上部にはパッシベーション層5を設けていない。従って、ソースおよびドレインコンタ クト7は、第2活性層3の上に直接形成できる(図3(b)と図3(c)を参照)。 【0106】

ドープ領域21を形成するために、例えば、パターン形成したレジスト材料で形成され たマスクを用いて、ドーパント元素、例えば、Siの注入を行ってもよい(図3(b)を 参照)。注入の活性化は、高温アニール工程によって、例えば、600 を超える温度で 行ってもよい。この注入は任意であるが、より良好なオーミック・ソースおよびドレイン コンタクトを実現するのに役立つ。

【0107】

そして、ソースおよびドレイン<u>コンタクト</u>7を形成するための導電材料スタックを堆積 し、リフトオフまたはドライもしくはウェットエッチングによってパターン形成してもよ く、第2活性層内、あるいはもし存在する場合、薄いパッシベーション層内で停止する。 導電材料スタックは、例えば、Ti/Al,Ta/Ti/Al,Ti/Al/Mo/Au …を含んでもよい。そして、高温アニール工程を、即ち、800 ~900 の温度で行 って、オーミック・ソースおよびドレインコンタクト7を形成する。この場合、ソースお

20

10

よびドレインコンタクト7の導電材料と第2活性層3との間で反応が生ずることができ、 これによりソースおよびドレインコンタクト7は第2活性層3を通って第1活性層2に延 びる(図3(c)を参照)。

(19)

[0108]

そして、ゲートコンタクト22の形成は、繰り返したシングルダマシンプロセスを用い ることによって、第1および第2実施形態で記載したものと同様に行ってもよい。最初に 、酸化物また窒化物でもよいパッシベーション層5を堆積し平坦化してもよい(図3(d))を参照)。このパッシベーション層5は、ゲート溝8を形成するためにパターン形成し てもよい(図3(e)を参照)。これは、例えば、エッチングによって行ってもよい。形 成すべきゲートの長さは、20nm~5µm、好ましくは50nm~2µmでもよい。ゲ ート溝8は、図3(e)に示すように、パッシベーション層5を完全に通ってエッチング してもよく、これにより第2活性層3上で停止する。他の実施形態によれば、ゲート溝8 は、パッシベーション層5を部分的に通ってエッチングしてもよく、溝8の底にはパッシ ベーション層5の絶縁材料が依然として存在することになる。

【0109】

そして、バリア層9を堆積してもよい。バリア層9に使用するのに適した材料の例は、 Ta, TaN, Ti, TiN, WN, WNC, WSiN, Ru, Os, Mg...またはこれ らの組合せでもよい。しばしば2つの異なる材料を用いてバリア層9を形成する。適切な 組合せの例は、Ti/TiN, TaN/Ta, Ta/TaN...でもよい。バリア層9の厚 さは、5 nm~50 nm、10 nm~40 nm、20~30 nmでもよい。バリア層9が 2つの異なる層からなる場合、各層の厚さは、2 nm~48 nm、3 nm~40 nm、5 nm~20 nmまたは10 nm~15 nmの範囲で変化できる。そして、導電材料10を 堆積してもよい(図3(f)を参照)。導電材料10は、好ましくは、例えば、Cu, A 1, Au, Pt...などの低い抵抗率の金属でもよい。。これは、例えば、電気メッキによ って行ってもよい。内部拡散(in-diffusion)なしで、充分な接着性および良好な信頼性で 、導電材料10がショットキーバリアを形成する場合、バリア層9を省略してもよい。

本発明の実施形態によれば、バリア層9と導電材料10の間に、シード(seed)材料、例 えば、Cuなどの低い抵抗率のシード金属が必要であろう。そして、余分な導電材料10 は、例えば、CMPによって除去してもよく(図3(g)を参照)、これによりゲート1 0 aを形成する。

[0111]

ゲート抵抗を下げるために、第2のシングルダマシンプロセスを実施することによって T字状ゲート22を形成できる。従って、形成すべきT字状ゲート22の上部プレート1 5を規定するために、第2絶縁体層12を堆積し、パターン形成してもよい(図3(h) を参照)。そして、バリア層14を堆積してもよい。そして、バリア層14の上部に、導 電材料15を堆積し平坦化してもよい。こうしてT字状ゲート22が、繰り返したシング ルダマシンプロセスを用いることによって形成される(図3(i)を参照)。

【0112】

また、本発明の実施形態によれば、先に説明したように、T字状ゲート22は、デュア ルダマシンプロセスによっても形成できる。デュアルダマシンプロセスによって形成され たT字状ゲート22を含むデバイスは、図3(j)に示している。

【0113】

以下、本発明を説明するために、幾つかの実験例について説明する。これは説明目的に 過ぎず、本発明を限定することは意図していない。

【0114】

(実験:ゲート用 T a N / C u ショットキーコンタクト)

上述のように、れらの材料の堆積がダマシン技術について最適化され、即ち、20nm ~100nmの幅を持つ小さな孔または溝を充填するのに最適化されている場合、ゲート

10

20

30

コンタクト10aと下地のHEMTの間にショットキーコンタクトを形成することは容易 ではない。

(20)

[0115]

以下の実験では、A1GaN/GaN HEMT構造の上に形成されたTaNバリア層 9を備えたCuゲートコンタクト10aが、大きいバリア高さに対してショットキーコン タクトを形成することを実証しており、この組合せが、本発明の実施形態に係る方法を用 いてゲートコンタクト10 aを形成するために使用できることを意味する。 T a N の仕事 関数は、4.4 e V ~ 5 e V の範囲であり、化合物の化学量論に依存する。 [0116]

Cuは、室温で17×10⁻⁹・mの低い抵抗率に起因して、ゲートコンタクト10 10 aを形成するのに適した材料であろう。 TaNは、バリア層9としてCuの下に用いられ 、下地層、即ち、この場合はAIGaN/GaN HEMT構造へのCuの拡散を制限す る。化学量論的なTaN、即ち、50%のTaと50%のNの場合、文献(J.R. Hayes e t al. in "Thermal stability of TaN Schottky contacts on n-GaN" in Acta Materiali a 51, p.653 - 663, 2003.) に記載されているように、ショットキーバリア高さは 8 0 0 まで安定している。

[0117]

本例に従って、HEMTデバイスの形成は下記のように行った。熱膨張および格子不整 合を克服するために、高抵抗(10⁶ /cmより高い抵抗率)のGaNバッファ層2を 備えた4インチSi(111)基板1の上に、A1GaN/GaNヘテロ構造を成長させ た。これは、低圧有機金属化学気相成長(MOCVD)プロセスを用いて行った。高抵抗 G a N バッファ層 2 の厚さは、約1.3μ m であった。そして、22nm厚のAl。 ₃ Ga₀ ₇ NをGaNバッファ層2の上に堆積した。トリメチルガリウム(TMG)、ト リメチルアルミニウム(TMA)およびアンモニア(NHュ)をGa,A1およびNの原 料としてそれぞれ用いた。その場(In-situ)で、3.5nm厚の窒化物パッシベーション 層5を堆積した。成長した層は、滑らかで(~0.2 nmの R M S 粗さ)で、クラック無 しであった。良好な電気特性が得られた。シート抵抗は250 / 、不均一性はSiウ エハに渡って1.5%未満であった。

[0118]

30 MOCVDプロセスの後、ウエハを標準の200mmSi CMOSプロセスラインに 移送した。成長したヘテロ構造の上部に、TaNおよびCuを堆積した。従って、その場 (in-situ) 3 分の脱ガスを 3 5 0 で行い、続いて 6 0 秒の H 。/H e リアクティブ・プ レクリーン(reactive pre-clean)を行い、最後に15nmのIMP(lonized Metal Plasm a)のTaNと100nmの電気メッキCuを堆積した。Cuを用いてゲート抵抗を下げて いる。ゲートのパターン形成をウェットエッチングによって行った。良好なショットキー 挙動特性が測定された。これは、図4に示しており、A1GaN/GaN-on-Si H E M T 上の T a N / C u ゲート 1 0 a の 順方向および逆方向の I - V 特性を示す。 [0119]

(実験:ソースおよびドレイン用TaN/Cuオーミックコンタクト)

ダマシンプロセスを用いてA1GaN/GaN HEMTの上にTaN/Cuオーミッ 40 クコンタクトをさらに形成する実現可能性を示すために、上記実験で説明したものと同様 な実験を行った。この場合、ソースおよびドレインコンタクト7を形成するために、80 %のTaと20%のNを持つ、非化学量論的でTaリッチのTaNで用いた。窒素雰囲気 、500、60秒のアニール工程の後、図5に示すようなオーミック挙動が観測された

[0120]

(実験:2回のシングルダマシンプロセスを用いたСМОSプロセスフロー) 熱膨張および格子不整合を克服するために、GaNバッファ層2を備えた8インチまた は200mmのSi(111)基板1の上に、低圧有機金属化学気相成長(MOCVD) プロセスを用いて、A1GaN/GaNヘテロ構造を成長させる。これは、第1の実験に

20

【0121】

MOCVDプロセスの後、ウエハを標準の200mmSi CMOSプロセスラインに 移送する。ヘテロ構造の上部に、Ti/Alオーミックソースおよびドレインコンタクト 7およびTaN/Cuショットキーゲートコンタクト10aをダマシン技術を用いて生成 する。

(21)

【0122】

最初に、50nmのSiCと200nmのSiNを含む絶縁体スタックを、3.5nm のその場(in-situ)成長窒化物の上部に堆積する。その後、オーミックコンタクト7を規 定するためにリソグラフ工程を行う。絶縁体スタック内での溝のエッチングを2工程のプ ロセスで行った。第1工程は、O₂/CHF₃/CF₄プラズマを使用し、続いて、50 nmのSiC層に向かって高いエッチング選択性を持つAr/O₂/C₄F₈中で第2エ ッチング工程を行う。その結果、SiC層が、3.5nm厚のその場(in-situ)成長窒化 物層に対して選択的であるAr/N₂/CHF₃/CF₄/O₂プラズマ中で開放される 。レジストは、CF₄/O₂プラズマ中で剥離する。

【0123】

文献 (D. Qiao et al, "Low resistance ohmic contacts on AlGaN/GaN structures an d the advancing Al/Ti metallization" in Applied Physics Letters 74, p.2652-2654, 1999)に記載されたように、オーミック領域の外側にあるパターン化したパッシベーシ

ョン層によってマスクした、オーミックエリアにおいて40keV、1×16cm⁻²の Si注入を行う。注入は、1150 、30秒、N₂雰囲気で活性化した。溝6内におい て、50nmのTa、50nmのTiおよび500nmのAlを含む金属スタックをPV Dで堆積した。余分なTiとAlを、Al₂O₃研磨粒子をベースとしたスラリー中でC MPによって除去した。続いて、オーミックコンタクト7を形成するため、650 4 0秒、850 40秒、950 4分でアニールを行った。こうして低いコンタクト 抵抗のオーミックコンタクト7が得られる。

[0124]

その後、ゲートコンタクト10aを200nm~2mmの範囲のゲート長サイズで形成 する。従って、ゲート溝8を2工程プロセスを用いてエッチングする。第1工程は、O₂ / CHF₃ / CF₄ プラズマを使用し、続いて、50nmのSiC層に向かって高いエッ チング選択性を持つAr / O₂ / C₄ F₈中で第2エッチング工程を行う。その結果、S iC層が、3.5nm厚のその場(in-situ)成長窒化物層に対して選択的であるAr / N 2 / CHF₃ / CF₄ / O₂ プラズマ中で開放される。レジストは、CF₄ / O₂ プラズ マ中で剥離する。

【 0 1 2 5 】

そして、TaN/Ta金属バリア層9およびCuシード層をPVDによってゲート溝8 内に堆積した。バリア層9は、下記のステップを用いて堆積した。その場(in-situ)3分 の脱ガスを350 で行い、続いて60秒のH₂/Heリアクティブ・プレクリーン(rea ctive pre-clean)を行い、15/10 nmのTaN/Ta IMP(lonized Metal Plasm a)を用いて金属スタックを堆積した。その後、電気メッキを用いてゲート溝8を600 n mのCuで充填した。余分なCuとTaNを2工程CMPプロセスによって除去した。最 初に、市販されているスラリー(Hitachi C430-A18)を用いてTaNに 対してCuを選択的に除去し、続いて別の市販されているスラリー(Arch Cu10 k)を用いてTaNの除去を行った。こうして200 nm~2mmの長さで100 ・m m未満の低い抵抗率を持つ小さなショットキーバリアのゲートコンタクト10 aが得られ た。

[0126]

ゲート抵抗をさらに下げるために、ゲートを形成するための上述したステップを繰り返 すことによってT字状ゲート22が生成でき、これにより小さなゲートコンタクト10a の上部に、より大きなCuプレート15aを製作する。従って、50nmのSiCNと2

10

20

00 n m の 酸化物を含む絶縁体スタック12が堆積される。

【0127】

SiCNは、Cuについての絶縁拡散バリアとして機能し、絶縁体スタックの接着性を 改善し、第2シングルダマシンプロセスのためのエッチング停止層として機能する。そし て、リソグラフを用いて溝13を形成する。これは、後でT字状ゲート22のプレート1 5 aを形成する。これらの溝13は、ゲート長さに依存して1µm~3µmの長さを有し てもよい。

【0128】

プレート15 a を形成するための溝13を2工程プロセスでエッチングする。第1工程 は、O₂/CHF₃/CF₄プラズマを使用し、続いて、50 nmのSiCN層に向かっ て高いエッチング選択性を持つAr/O₂/C₄F₈中で第2エッチング工程を行う。そ の結果、SiCN層は、Ar/N₂/CHF₃/CF₄/O₂プラズマ中で開放され、続 いてCF₄/O₂ドライ剥離を行う。これらの溝13は、TaN/Taバリア層14およ びCuで充填される。最初に、下記ステップを用いてバリア層14を堆積する。その場(i n-situ)3分の脱ガスを350 で行い、続いて60秒のArリアクティブ・プレクリー ン(reactive pre-clean)を行い、15/10 nmのTaN/Ta IMP(lonized Metal Plasma)を用いて金属スタックを堆積した。

【0129】

その後、ゲート溝13を電気メッキを用いて600nmのCuで充填する。余分なCu とTaNを2工程CMPプロセスによって除去した。最初に、市販されているスラリー(Hitachi C430-A18)を用いてTaNに対してCuを選択的に除去し、続 いて別の市販されているスラリー(Arch Cu10k)を用いてTaNの除去を行っ た。こうして小型で極めて低抵抗のショットキーバリアゲートが生成される。 【0130】

ここでは、好ましい実施形態、特定の構造および構成ならびに材料を本発明に係るデバ イスについて検討しているが、本発明の範囲から逸脱することなく、添付した請求項によ って規定されるものとして形態および詳細での種々の変化または変更が可能であると理解 すべきである。 10



【図1(b)】





【図1(c)】



FIG. 1(c)



FIG. 1(d)





FIG. 1(e)





FIG. 1(f)





【図1(h)】





【図1(i)】





















FIG. 2(c)







【図2(e)】















FIG. 2(g)





FIG. 2(h)





1

11

【図2(j)】







FIG. 2(k)



FIG. 3(a)







FIG. 3(c)

【 🛛 3 (d) 】





【図3(e)】







FIG. 3(f)





FIG. 3(g)









`^

【図3(j)】











フロントページの続き

(51)Int.CI.			FI				
H 0 1 L	21/28	(2006.01)	H 0 1 L	21/28	301B		
H 0 1 L	29/417	(2006.01)	H 0 1 L	21/28	L		
			H 0 1 L	29/50	J		

(72)発明者 ヨフ・デルライン

ベルギー、ベー-1000ブリュッセル、ハルモニーストラート26番、デー3

審査官 儀同 孝信

```
(56)参考文献 特開2003-124234(JP,A)
特開2002-110592(JP,A)
特開2002-110595(JP,A)
特開2005-116592(JP,A)
特開2005-116592(JP,A)
特開2005-347472(JP,A)
特開2005-347472(JP,A)
特開2002-319618(JP,A)
特開2002-319618(JP,A)
特開2002-151690(JP,A)
特開2006-080354(JP,A)
```

(58)調査した分野(Int.Cl., DB名)

НC) 1	L	2	1	/	3	3	8	
НC) 1	L	2	1	/	2	8		
НC) 1	L	2	1	/	8	2	3	8
НC) 1	L	2	7	/	0	9	2	
НC) 1	L	2	9	/	4	1	7	
НC) 1	L	2	9	/	7	7	8	
ΗС) 1	L	2	9	7	8	1	2	