




特許協力条約に基づいて公開された国際出願

(51) 国際特許分類 5 G06F 1/06, 1/08, 1/32 G06F 9/46	A1	(11) 国際公開番号 WO 93/06543
		(43) 国際公開日 1993年4月1日(01.04.1993)
(21) 国際出願番号 (22) 国際出願日 1992年9月25日(25.09.92)		(81) 指定国 DE, U.S.
(30) 優先権データ 特願平3/249140 1991年9月27日(27.09.91) JP 特願平3/251825 1991年9月30日(30.09.91) JP 特願平3/251826 1991年9月30日(30.09.91) JP 特願平3/278634 1991年9月30日(30.09.91) JP 特願平3/278635 1991年9月30日(30.09.91) JP		添付公開書類 国際調査報告書
(71) 出願人(米国を除くすべての指定国について) 株式会社 東芝(KABUSHIKI KAISHA TOSHIBA)[JP/JP] 〒210 神奈川県川崎市幸区堀川町72番地 Kanagawa, (JP)		
(72) 発明者; および (75) 発明者/出願人(米国についてのみ) 中村伸隆(NAKAMURA, Nobutaka)[JP/JP] 〒198 東京都青梅市木野下2-190-3 Tokyo, (JP) 二宮良次(NINOMIYA, Ryoji)[JP/JP] 〒197 東京都福生市福生2409 高笠アパート2F2号室 Tokyo, (JP)		
(74) 代理人 弁理士 鈴江武彦, 外(SUZUYE, Takehiko et al.) 〒100 東京都千代田区霞が関3丁目7番2号 鈴江内外国特許事務所内 Tokyo, (JP)		

(54) Title : PORTABLE COMPUTER HAVING FUNCTION OF SWITCHING OVER CPU CLOCK

(54) 発明の名称 CPUクロックの切り替え機能を有するポータブルコンピュータ

- 12 ... oscillator
- 13 ... clock control circuit
- 16 ... system timer
- 17 ... backup power supply
- 111 ... internal oscillator



(57) Abstract

A personal portable computer of a laptop or a notebook type, which can be driven by a battery and has a CPU (11), a clock oscillator (12) for feeding a clock to the CPU (11). To switch over the clock of the CPU (11) in the state the operation of the CPU (11) is ensured, the feed of a clock (CLK) is stopped in the state of the CPU (11) being reset, and thereby, the CPU (11) is set in a sleep mode. In the sleep mode, the consumption current of the CPU (11) is reduced largely because the clock (CLK) is stopped. When the CPU (11) is reset, the contents of the registers of the CPU (11) are saved. When the feed of the clock (CLK) is restarted and the reset signal is changed from an active state to an inactive one, the contents of the registers, which have been saved, are restored.

(57) 要約

コンピュータは、ラップトップタイプまたはノートブックタイプのバッテリ駆動可能なパーソナルポータブルコンピュータであり、CPU(11)と、このCPU(11)にクロックを供給するクロック発振器(12)とを有する。このポータブルコンピュータにおいては、CPU(11)の動作を保証した状態でそのCPU(11)のクロックを切り替えるために、CPU(11)をリセットした状態でクロック(CLK)の供給が停止され、これによってCPU11はスリープモードに設定される。このスリープモードにおいては、クロック(CLK)が停止されているのでCPU(11)の消費電流は大幅に低減される。CPU(11)をリセットする際にはそのCPU(11)のレジスタ内容が退避され、そしてこの退避されたレジスタ内容はクロック(CLK)の供給が再開され、リセット信号がアクティブからインアクティブに遷移された際に復帰される。

情報としての用途のみ

PCTに基づいて公開される国際出願のハンドレット第1頁にPCT加盟国を同定するために使用されるコード

AT オーストリア	FI フィンランド	MR モーリタニア
AU オーストラリア	FR フランス	MW マラウイ
BB バルバドス	GA ガボン	NL オランダ
BE ベルギー	GB イギリス	NO ノルウェー
BF ブルキナ・ファソ	GN ギニア	NZ ニュージーランド
BG ブルガリア	GR ギリシャ	PL ポーランド
BJ バナン	HU ハンガリー	PT ポルトガル
BR ブラジル	IE アイルランド	RO ルーマニア
CA カナダ	IT イタリー	RU ロシア連邦
CF 中央アフリカ共和国	JP 日本	SD スーダン
CG コンゴー	KP 朝鮮民主主義人民共和国	SE スウェーデン
CH スイス	KR 大韓民国	SK スロヴェニア共和国
CI コートジボアール	LI リヒテンシュタイン	SN セネガル
CM カメルーン	LK スリランカ	SU ソヴィエト連邦
CS チェコスロバキア	LU ルクセンブルグ	TD チャード
CZ チェコ共和国	MC モナコ	TG トーゴ
DE ドイツ	MG マダガスカル	UA ウクライナ
DK デンマーク	ML マリ	US 米国
ES スペイン	MN モンゴル	

明細書

C P U クロックの切り替え機能を有する
ポータブルコンピュータ

技術分野

この発明はラップトップタイプまたはノートブックタイプのパーソナルポータブルコンピュータに関し、特にC P U クロック切り替え機能を有するポータブルコンピュータに関する。

背景技術

近年、携行が容易でバッテリにより動作可能なラップトップタイプまたはノートブックタイプのパーソナルポータブルコンピュータが種々開発されている。この種のポータブルコンピュータに於いては、無駄な消費電力を低減するために、所定の条件下においてはC P U の動作速度を自動的に低下させるスリープモード機能が設けられている。

このスリープモード機能は、例えば、一定時間の間オペレータによるキーボード操作が実行されなかった場合に、C P U を低周波数の動作クロックによって駆動させるものである。

このようなスリープモード機能は、特にバッテリ駆動タイプのポータブルコンピュータに有效地に利用されている。

しかしながら、このようにC P U の動作クロックを切り替

える従来のスリープモード機能は、すべての種類のC P Uに
対して適用できるものではない。なぜなら、C P Uを構成す
るマイクロプロセッサのシステム構成によっては、クロック
の周波数の切替えにより、C P U内での誤動作が引き起こさ
れる場合があるからである。

特に、インテル社により開発され製造販売されているマイ
クロプロセッサ“i 80486”や、インモス社により開発
され製造販売されているマイクロプロセッサ“トランスピュ
ータ”的ように、外部から供給される外部クロックよりも速
いクロックで動作するマイクロプロセッサをC P Uとして使
用する場合については、クロックの切り替えによって誤動作
が引き起こされる危険が高い。これは、次のような理由によ
るものである。

すなわち、このようなプロセッサは、P L L回路を含む内
部発振器を持ち、外部から供給されるクロックに同期した高
速クロックをそのP L L回路により発生させ、それを利用し
て高速動作を実現している。このため、このようなマイクロ
プロセッサが正常に動作するためには、外部から供給される
クロックの位相が安定していることが必要とされる。さもな
いと、P L L回路の同期動作に異常が来たされるからである。

したがって、もし、このようにP L L回路を含む内部発振
器を持つC P Uに対して従来のスリープモード機能をそのま
ま適用すると、クロック周波数の切り替え時におけるクロック
位相の不連続によって、C P Uの動作が保証されなくなる
という不具合が生じる。

また、クロック周波数の切り替えはこのようなスリープモードによる省電力化の目的のみならず、コンピュータシステムの互換性確保の目的でも利用されている。

すなわち、遅いクロックで動作するように構成されたアプリケーションソフトウェアやハードウェアオプション類は、高速クロックで動作するC P Uの下では利用できない事がある。この場合、通常時はC P Uを高速クロックで動作させ、これら特定のアプリケーションソフトやハードウェアオプション類を使用する場合だけ、C P Uを低速クロックで動作させるといった利用形態が必要となる。

しかしながら、このように互換性確保を目的としたクロック切替えについても、前述したスリープモードの場合のクロック周波数の切替えと同様に、P L L回路を含む内部発振器を持つC P Uに適用した場合にはそのC P Uの動作が保証されなくなるという不具合が生じる。

したがって、この発明は、C P Uの動作を保証した状態でそのC P Uに供給されるクロックの周波数を切り替えられるようにし、消費電力の低減および低速システムとの互換性確保の実現に適したポータブルコンピュータを提供することを目的とする。

発明の開示

この発明の第1の見地によれば、C P Uと、このC P Uにクロックを供給するクロック発生回路と、システムバスを通して前記C P Uに接続される各種周辺回路を有するポータブル

ルコンピュータであって、前記C P Uをスリープモードに設定するための所定のモード設定条件の成立の有無を判別し、条件成立に応答して前記C P Uのレジスタのデータをメモリに退避する手段と、前記データの退避に応答して、前記C P Uに供給されるリセット信号をアクティブステートに設定することによって前記C P Uをリセットすると共に、前記クロックの供給を停止するクロック停止手段と、前記周辺回路から前記C P Uへの割り込み要求に応答して、前記クロックの供給を再開すると共に、前記C P Uを再スタートするために前記リセット信号をインアクティブステートに設定する手段と、前記リセット信号のインアクティブステートの設定に応答して、前記メモリから前記C P Uにデータを復帰する手段とを具備するポータブルコンピュータが提供される。

このポータブルコンピュータにおいては、C P Uをリセットした状態でクロックの供給が停止されるので、消費電力低減のためにそのクロックを停止しても、C P Uはそのクロック停止に何等影響されることはない。また、C P Uをリセットする際にはそのC P Uのデータが退避される。この退避されたデータは、クロック供給が再開されてリセットが解除された際にC P Uに復帰される。このため、クロック停止前の状態からC P U動作を開始することができる。したがって、C P Uの動作を保証した状態で、そのC P Uの動作を停止させるという新たなスリープモード機能を実現できるようになり、ポータブルコンピュータの消費電力を充分に低減することが可能となる。

この発明の第2の見地によれば、C P Uと、このC P Uにクロックを供給するクロック発生回路と、システムバスを介して前記C P Uに接続される各種周辺回路を有するポータブルコンピュータであって、前記C P Uをスリープモードに設定するための所定のモード設定条件の成立の有無を判別し、条件成立に応答して前記C P Uのレジスタのデータをメモリに退避する手段と、前記データの退避に応答して、前記C P Uに供給されるリセット信号をアクティブステートに設定することによって前記C P Uをリセットすると共に、前記C P Uへの電源供給を停止する電源停止手段と、前記周辺回路から前記C P Uへの割り込み要求に応答して、前記C P Uへの電源供給を再開すると共に、前記リセット信号をインアクティブステートに設定することによって前記C P Uを再スタートさせる手段と、前記リセット信号のインアクティブステートの設定に応答して、前記メモリから前記C P Uにデータを復帰する手段とを具備するポータブルコンピュータが提供される。

このポータブルコンピュータにおいては、C P Uをリセットした状態でそのC P Uの電源がオフされるので、C P Uの動作に影響を及ぼすこと無く、C P Uの消費電力を充分に低減することができる。また、C P Uをリセットする際にはそのC P Uのレジスタのデータが退避される。この退避されたデータは、電源がオン状態に再設定されてリセットが解除された際にC P Uに復帰される。このため、電源をオフする前の状態からC P U動作を開始することができる。したがって、

CPUの動作を保証した状態で、そのCPUへの電源供給を停止させるという新たなスリープモード機能を実現できるようになり、データ処理装置の消費電力を著しく低減することが可能となる。

この発明の第3の見地によれば、CPUと、システムバスを介して前記CPUに接続される各種周辺回路と、第1クロックおよびそれよりも低周波数の第2のクロックを発生するクロック発生回路とを有するポータブルコンピュータであって、前記CPUをスリープモードに設定するための所定のモード設定条件の成立の有無を判別し、条件成立に応答して前記CPUのレジスタのデータをメモリに退避する手段と、第1のタイミング信号に応答して、前記CPUに供給されるリセット信号をアクティブに設定することによって前記CPUをリセットするリセット手段と、第2のタイミング信号に応答して、前記CPUに供給するクロックを前記第1クロックから前記第2クロックに切り替える第1のクロック切替え手段と、前記データの退避に応答して前記第1のタイミング信号を発生し、前記第1のタイミング信号を所定時間遅延させることによって前記第2のタイミング信号を発生する第1の遅延回路と、第3のタイミング信号に応答して、前記CPUに供給するクロックを前記第2クロックから前記第1クロックに切り替える第2のクロック切替え手段と、第4のタイミング信号に応答して、前記リセット信号をインアクティブステートに設定することによって前記CPUを再スタートさせるリセット解除手段と、前記周辺回路から前記CPUへの割り

り込み要求に応答して前記第3のタイミング信号を発生し、前記第3のタイミング信号を所定時間遅延させることによって前記第4のタイミング信号を発生する第2の遅延回路と、前記リセット信号のインアクティブステートの設定に応答して、前記メモリから前記CPUにデータを復帰する手段とを具備するポータブルコンピュータが提供される。

このポータブルコンピュータにおいては、高周波数の第1クロックと低周波数の第2クロックがCPUのクロックとして選択的に使用され、クロックの切替えはCPUがリセットされた状態で行なわれる。この場合、CPUがリセットされてからクロックが第1クロックから第2クロックに切り替えられるまでの時間は、第1の遅延回路の遅延時間によって規定される。また、クロックが第2クロックから第1クロックに切り替えられてからリセット信号がインアクティブに設定されるまでの時間は、第2の遅延回路の遅延時間によって規定される。このため、これら遅延回路の遅延時間の設定によって、CPUの仕様にあった適切なタイミング制御が可能となる。したがって、CPUの動作を保証した状態で、そのCPUの動作速度を切り替えることが可能となり、互換性および省電力化に優れたポータブルコンピュータを実現できる。

この発明の第4の見地によれば、外部から供給されるクロックに応じた動作速度で駆動されるCPUを有するポータブルコンピュータであって、制御電圧に応じて発振周波数が可変設定される電圧制御発振器と、前記CPUからのクロックの切替え要求に応じて、前記電圧制御発振器に供給される前

記制御電圧の値を上昇または下降させる電圧制御手段とを具備し、前記電圧制御発振器の発振出力が前記C P Uに前記クロックとして供給されるポータブルコンピュータが提供される。

このポータブルコンピュータにおいては、電圧制御発振器の発振出力がC P Uの動作クロックとして使用されており、その動作クロックは電圧制御発振器の発振周波数を可変設定することによって例えば高速クロックから低速クロックに切替えられる。この場合、電圧制御発振器の発振出力の周波数は連続的に徐々に変化するので、C P Uの動作クロックは高速クロックから低速クロックに瞬時に切り替わることはない。このため、クロックが高速クロックから低速クロックに切り替わる時における位相の不連続等の問題が解消され、C P Uの動作を保証することができる。したがって、C P Uの動作を保証した状態でそのC P Uのクロックを切り替えられるようになり、ポータブルコンピュータの消費電力の低減および互換性の確保を実現できる。

この発明の第5の見地によれば、通常動作モードと低消費電流モードとが切替え可能なC P Uを備えたポータブルコンピュータであって、第1の周期で定期的に割り込み要求を発生する第1のタイマ手段と、前記第1の周期よりも長い第2周期で定期的に割り込み要求を発生する第2のタイマ手段と、前記第1または第2のタイマ手段からの割り込み要求に応答して、前記C P Uを前記低消費電流モードから前記通常モードに切り替えるためのタイマ割り込み信号を発生する手段と、

前記 C P U が前記低消費電流モードにある時は前記第 1 のタイマ手段の割込み要求が禁止され、前記第 2 のタイマ手段の割込み要求が許可されるように、前記 C P U が前記低消費電流モードか前記通常動作モードかに応じて前記第 1 のタイマ手段の割込み要求を選択的にマスクする割り込みマスク手段とを具備するポータブルコンピュータ。

図面の簡単な説明

第 1 図はこの発明の第 1 実施例に係るポータブルコンピュータのシステム構成を示すブロック図。

第 2 図は同第 1 実施例のシステムの設けられているクロック制御回路の具体的構成の一例を示すブロック図。

第 3 図は同第 1 実施例のシステムにおけるスリープモードへの移行動作を説明するフローチャート。

第 4 図は同第 1 実施例のシステムにおけるスリープモードからの復帰動作を説明するフローチャート。

第 5 図は同第 1 実施例のシステムの動作タイミングを示すタイミングチャート。

第 6 図は同第 1 実施例のシステムの設けられているクロック制御回路の具体的構成の他の例を示すブロック図。

第 7 図は同第 1 実施例のシステムにおけるスリープモードへの移行動作の他の例を説明するフローチャート。

第 8 図は同第 1 実施例のシステムにおけるスリープモードからの復帰動作の他の例を説明するフローチャート。

第 9 図はこの発明の第 2 実施例に係るポータブルコンピュ

ータのシステム構成を示すブロック図。

第10図は同第2実施例のシステムに設けられているバスコントローラの具体的構成の一例を示すブロック図。

第11図は同第2実施例のシステムにおけるスリープモードへの移行動作を説明するフローチャート。

第12図は同第2実施例のシステムにおけるスリープモードからの復帰動作を説明するフローチャート。

第13図は同第2実施例のシステムの動作タイミングを示すタイミングチャート。

第14図は同第2実施例のシステムの設けられているバスコントローラの他の具体的構成例を示すブロック図。

第15図は同第2実施例のシステムにおけるスリープモードへの移行動作の他の例を説明するフローチャート。

第16図は同第2実施例のシステムにおけるスリープモードからの復帰動作の他の例を説明するフローチャート。

第17図はこの発明の第3実施例に係るポータブルコンピュータのシステム構成を示すブロック図。

第18図は同第3実施例のシステムに設けられたタイミング制御回路の動作を説明するタイミングチャート。

第19図は同第3実施例のシステムにおけるスリープモードへの移行動作を説明するフローチャート。

第20図は同第3実施例のシステムにおけるスリープモードからの復帰動作を説明するフローチャート。

第21図は同第3実施例のシステムにおけるクロック切替え時の全体の動作の流れを説明するフローチャート。

第22図は同第3実施例のシステムに設けられたタイミング制御回路の変形例を説明するブロック図。

第23図は第22図に示したタイミング制御回路によって実行される高速クロックから低速クロックへのクロック切替え動作を説明するタイミングチャート。

第24図は第22図に示したタイミング制御回路によって実行される低速クロックから高速クロックへのクロック切替え動作を説明するタイミングチャート。

第25図は同第3実施例のシステムにおけるスリープモードへの移行動作の他の例を説明するフローチャート。

第26図は同第3実施例のシステムにおけるスリープモードからの復帰動作の他の例を説明するフローチャート。

第27図はこの発明の第4実施例に係るシステム構成を示すブロック図。

第28図は同第4実施例のシステムにおける高速クロックから低速クロックへのクロック切替え動作を説明するタイミングチャート。

第29図は同第4実施例のシステムにおける低速クロックから高速クロックへのクロック切替え動作を説明するタイミングチャート。

第30図は同第4実施例のシステムに設けられた電圧切り替え回路の第1の構成例を示すブロック図。

第31図は同第4実施例のシステムに設けられた電圧切り替え回路の第2の構成例を示すブロック図。

第32図は同第4実施例のシステムに設けられた電圧切り

替え回路の第3の構成例を示すブロック図。

第33図は同第4実施例のシステムにおけるクロック切り替え動作の一例を示すタイミングチャート。

第34図は同第4実施例のシステムにおけるクロック切り替え動作の他の一例を示すタイミングチャート。

第35図はこの発明の第5実施例に係わるシステム構成を示すブロック図。

第36図は同第5実施例に於けるCPUスリープモードへの移行動作およびそのCPUスリープモードからの復帰動作を説明するフローチャート。

第37図は同第5実施例のシステムに設けられた第1のRTCレジスタの構成の一例を示す図。

第38図は同第5実施例のシステムに設けられた第2のRTCレジスタの構成の一例を示す図。

第39図は同第5実施例のシステムに設けられた第1の割り込みマスクレジスタの構成の一例を示す図。

第40図は同第5実施例のシステムに設けられた第2の割り込みマスクジスタの構成の一例を示す図。

第41図は同第5実施例に設けられた割り込みコントローラの具体的構成の一例を示す図。

発明を実施するための最良の形態

この発明を、添付図面を参照して詳細に説明する。

第1図には、この発明の第1実施例に係わるポータブルコンピュータのシステム構成が示されている。このポータブル

コンピュータは、A C 商用電源またはコンピュータ本体に着脱自在に装着されるバッテリによって駆動されるコンピュータであり、C P U (中央処理装置) 1 1 、クロック発振器 1 2 、クロック制御回路 1 3 、ダナミックR A M (D R A M) 1 4 、リアルタイムクロック (R T C) 1 5 、システムタイマ 1 6 、バックアップ用電源 1 7 、キーボードコントローラ (K B C) 1 8 、およびプログラマブル割り込みコントローラ (P I C) 1 9 、を備えている。

C P U 1 1 はこのシステム全体の制御を司るものであり、システムバス 1 0 を介して各コンポーネント、すなわち、クロック制御回路 1 3 、ダナミックR A M (D R A M) 1 4 、リアルタイムクロック (R T C) 1 5 、およびシステムタイマ 1 6 、キーボードコントローラ (K B C) 1 8 、およびプログラマブル割り込みコントローラ (P I C) 1 9 に接続されている。このC P U 1 1 は、例えば前述のマイクロプロセッサ 8 0 4 8 6 から構成されるものであり、内部的に高速クロックを生成するために、P L L 回路を含む内部発振器 1 1 1 を備えている。すなわち、このC P U 1 1 は、クロック制御回路 1 3 を介して供給されるクロックC L K の数倍のクロックを内部発振器 1 1 1 によって内部的に生成し、それを利用して高速動作する構成である。

また、C P U 1 1 は、実行中のアプリケーションプログラムによってコールされるB I O S (Basic Input Output System) プログラムの実行により、スリープモード設定条件の設定の有無を判断し、条件成立時には、C P U

11内のレジスタ内容の退避処理、スリープモードへ移行することを示すスリープモード識別情報（クロック停止フラグ）の設定処理、およびHalt命令の実行を順次行う。スリープモードの設定条件は、例えば、一定期間以上オペレータによるキー入力操作が行なわれなかった場合等に成立する。

CPU11の各レジスタのデータは、ダイナミックRAM（DRAM）14に退避される。また、スリープモード識別情報（クロック停止フラグ）は、リアルタイムクロック（RTC）15内のメモリに格納される。

CPU11がプログラムの実行を停止するためのHalt命令を実行すると、CPU11が停止状態に設定されたことを通知するために、CPU11は、信号M/I/Oを“L”レベル、信号D/Cを“L”レベル、信号W/Rを“H”レベルに設定する。ここで、信号M/I/Oはメモリと入出力装置のどちらをアクセスするかを示すステータス信号であり、コントロール信号D/Cはデータとコマンドのどちらを出力するかを示すステータス信号であり、信号W/Rは書き込みと読み出しのどちらかを行うかを示すステータス信号である。

クロック発振器12は、クロックCLKを発生する。このクロックCLKの周波数は、例えば32MHzまたは16MHzである。このクロック発振器12からのクロックCLKは、クロック制御回路13の制御の下にCPU11に供給される。

クロック制御回路13は、クロックCLK、リセット信号RESET、および割り込み信号INTをCPU11に供給

する。このクロック制御回路13は、通常はCPU11を動作させるためにクロックCLKをCPU11に対して供給しているが、CPU11がスリープモードの期間中はそのクロックCLKの供給を停止する。また、クロック制御回路13は、そのクロックCLKの停止に先立って、リセット信号RESETをアクティブにし、これによってCPU11をリセット状態に設定する。リセット信号RESETがアクティブの期間中（すなわち、CPU11がリセット状態の期間）はずっと、CPU11による命令の実行やCPU11によるシステムバス10の付勢は生じない。

このようにCPU11をリセット状態にしてからクロックCLKの供給を停止する理由は、クロックCLKの供給停止によるクロック位相のずれ等に起因して、CPU11が誤動作するのを防止するためである。

CPU11がスリープモードに移行可能な状態になったことは、CPU11からの信号M/I/O、D/C、W/Rが、“L”，“L”，“H”に設定されることによって認識される。

すなわち、スリープモードに移行可能な状態になると、前述したようにCPU11はHal t命令を実行し、信号M/I/Oを“L”レベル、信号D/Cを“L”レベル、信号W/Rを“H”レベルにする。このため、クロック制御回路13は、これら信号のレベルを検出することによって、CPU11がスリープモードに移行可能な状態になったことを認識できる。

また、クロック制御回路13は、割り込みコントローラ19からハードウェア割り込み要求IRQを受け取った時、CPU11をスリープモードから通常の動作モードに戻すために、次の処理を行う。すなわち、クロック制御回路13は、最初に、クロックCLKの供給を再開し、次いで、CPU11の動作が再開されるようにリセット信号RESETをインアクティブにする。また、この後、クロック制御回路13は、CPU11に対して割り込み信号INTを供給する。

ダイナミックRAM(DRAM)14はCPU11によって実行されるアプリケーションプログラム等を格納するためのものであり、スリープモードへの移行時には、このダイナミックRAM(DRAM)14にCPU11の各レジスタのデータが退避される。

リアルタイムクロック(RTC)15は、時計機能やカレンダ機能を実現するためのモジュールであり、その内部メモリには電源遮断時にもその記憶内容が消失されないように、バックアップ用電源17が常時供給されている。また、このリアルタイムクロック(RTC)15のメモリには、前述したスリープモード識別情報(クロック停止フラグ)が格納される。

スリープモード識別情報(クロック停止フラグ)は、CPU11がスリープモードから通常モードに復帰したのか、あるいはシステムがパワーオンされたのかを識別するために使用される。すなわち、リセット信号RESETのアクティブステートからインアクティブステートの遷移は、CPU

11がスリープモードから通常モードに復帰する時だけではなく、システムの電源が投入された時にも発生される。電源投入時には通常のブートストラップ処理を行うだけで退避されているデータをCPU11のレジスタに復帰する必要はないが、スリープモードから復帰した際にはレジスタ内容をCPU11に復帰する必要がある。このため、CPU11は、リセット信号RESETがアクティブステートからインアクティブステートに遷移した時、リアルタイムクロック(RTC)15のスリープモード識別情報(クロック停止フラグ)をチェックし、これによってスリープモードからの復帰であるか否かを判別する。

また、リアルタイムクロック(RTC)15は、例えば500msの周期で定期的にタイマ割り込み要求IRQ8を発生する。このタイマ割り込み要求IRQ8は、割り込みコントローラ19に供給される。

システムタイマ16は、例えば55msの周期で定期的にタイマ割り込み要求IRQ0を発生するタイマである。このタイマ割り込み要求IRQ0は、割り込みコントローラ19に供給される。

キーボードコントローラ(KBC)18は、このポータブルコンピュータ本体に組み込まれたキーボードを制御する樽のものであり、キーボードのキーマトリクスをスキャンして押下キーに対応するキーデータ(スキャンコード)を生成する。また、この時、キーボードコントローラ(KBC)18はキー入力をCPU11に通知するために、キー入力割り

込み要求 I R Q 1 を発生する。このキー入力割り込み要求 I R Q 1 は、割り込みコントローラ 1 9 に供給される。

割り込みコントローラ 1 9 は、ハードウェア割り込み要求 I R Q をクロック制御回路 1 3 を C P U 1 1 に供給する。すなわち、割り込みコントローラ 1 9 は、タイマ割り込み要求 I R Q 0 、キー入力割り込み要求 I R Q 1 、タイマ割り込み要求 I R Q 8 のいずれかを受信した時、ハードウェア割り込み要求 I R Q を発生する。この場合、タイマ割り込み要求 I R Q 0 とタイマ割り込み要求 I R Q 8 の一方は、割り込みコントローラ 1 9 内の割り込みマスクレジスタによって選択的にマスク可能である。

図 2 には、クロック制御回路 1 3 の具体的構成の一例が示されている。このクロック制御回路 1 3 は、図示のように、クロック切替え回路 1 3 1 、リセット信号発生回路 1 3 2 、割り込み信号発生回路 1 3 3 、および R - S フリップフロップ 1 3 5 によって構成されている。

クロック切替え回路 1 3 1 は、クロック C L K または G N D レベルの出力のいずれかを選択して出力するものであり、フリップフロップ 1 3 5 がリセットされた時には、G N D レベル出力することによって C P U 1 1 へのクロック C L K の供給を停止する。一方、フリップフロップ 1 3 5 がセットされた時には、クロック切替え回路 1 3 1 は、クロック C L K を選択してそれを C P U 1 1 に供給する。

ゲート回路 1 3 4 は、信号 M / I O 、 D / C 、 W / R がそれぞれ "L" レベル、 "L" レベル、 "H" レベルに設定さ

れたこと、つまり C P U 1 1 が H a l t 命令を実行しことを認識した時、フリップフロップ 1 3 5 をリセットする。また、フリップフロップ 1 3 5 のセットは、割り込みコントローラ 1 9 からのハードウェア割り込み要求 I R Q によって行なわれる。

リセット信号発生回路 1 3 2 は、フリップフロップ 1 3 5 をリセットするためのゲート回路 1 3 4 の出力に応答し、リセット信号 R E S E T をアクティブにする。また、リセット信号発生回路 1 3 2 は、割り込み要求 I R Q に応答してリセット信号 R E S E T をインアクティブに設定する。割り込み信号発生回路 1 3 3 は、割り込み要求 I R Q に応答して割り込み信号 I N T を発生する。

このクロック制御回路 1 3 においては、信号 M / I O 、 D / C 、 W / R がそれぞれ “L” レベル、 “L” レベル、 “H” レベルに設定された事が検出されると、ゲート回路 1 3 4 の出力によってリセット信号 R E S E T がアクティブ状態に設定され、またフリップフロップ 1 3 5 がリセットされることによってクロック切替え回路 1 3 1 の出力がクロック C L K から G N D に切り替えられる。この状態で、割り込み要求 I R Q が入力されると、フリップフロップ 1 3 5 がセットされてクロック切替え回路 1 3 1 の出力が G N D からクロック C L K に切り替えられると共に、そのクロック切り替えから一定時間（例えば 1 m s ）経過後にリセット信号 R E S E T がインアクティブに設定される。そして、割り込み信号発生回路 1 3 3 から、割り込み信号 I N T が発生される。

次に、図3乃至図5を参照して、図1のポータブルコンピュータにおけるスリープモードへの移行動作とそのスリープモードからの復帰動作について説明する。

まず、図3のフローチャートを参照して、スリープモードにおいてC P U 1 1のクロックC L Kを停止する場合の動作について説明する。

C P U 1 1がアプリケーションプログラムの実行中に例えばキー入力待ち状態になると、通常、図3に示すような割り込み待ちファンクションのルーチンがアプリケーションプログラムによってコールされる。この割り込み待ちファンクションは、B I O S プログラムによって提供されるものである。

割り込み待ちファンクションルーチンでは、まず、C P U 1 1は、キー入力割り込みの発生の有無を判断する（ステップS 1 1）。この判断処理は、C P U 1 1に割り込み信号I N Tが供給された時に、C P U 1 1がその割り込みの要因を調べることによって実行される。割り込みの要因がキー入力割り込み要求I R Q 1によるものか否かは、例えば、割り込みコントローラ19のステータスレジスタをリードすることによって決定される。キー入力割り込みが発生した時には、C P U 1 1はキーボードコントローラ（K B C）18からキーコードを読み取り（ステップS 1 2）、その後、アプリケーションプログラムの実行に戻る。

一方、キー入力割り込みが発生しなかった場合には、C P U 1 1は、スリープモード設定条件が成立されたことを認識し、スリープモード設定のためのサブルーチンを実

行する。ここでは、C P U 1 1は、まず、その時のレジスタ内容をダイナミックR A M (D R A M) 1 4にセーブする(ステップS 1 3)。次いで、C P U 1 1は、“1”のスリープモード識別情報(クロック停止フラグ)をリアルタイムクロック(R T C)のメモリ1 5に格納する(ステップS 1 4)。この後、C P U 1 1は動作停止のためのH a l t命令(H L T)を実行する(ステップS 1 5)。このH a l t命令は、C P U 1 1がシステムバス1 0を使用をすることを防止する。

C P U 1 1は、H a l t命令を実行すると、C P U 1 1が停止状態になったことを通知するために、信号M／I Oを“L”、信号D／Cを“L”、信号W／Rを“H”にする。そして、リスタートされない限り、H a l tの状態を維持する。

クロック制御回路1 3は、これら信号(M／I O、D／C、W／R)を監視しており、C P U 1 1がHALT命令を実行したことが分かると、リセットR E S E T信号をアクティブにしてC P U 1 1をリセットする。リセットR E S E T信号がアクティブになると、C P U 1 1の全ての動作が終結される。この後、クロック制御回路1 3は、C P U 1 1へのクロックC L Kの供給を停止する。これによって、C P U 1 1はクロックC L Kの供給が停止されたスリープモード状態となる。

この後、クロック制御回路1 3は、割り込みコントローラ1 9からのハードウェア割り込み要求I R Qに応答して、ク

ロック CLK の供給を再開し、その後、約 1 ms 経過後にリセット信号 RESET をアクティブからインアクティブに遷移させる。この結果、クロック CLK の供給が再開されてから約 1 ms 経過するまで、リセット信号 RESET はアクティブに維持される。このように、クロック CLK の供給再開から一定期間リセット信号 RESET をアクティブに維持するのは、CPU11 の適切な動作を確実にするためである。

リセット信号 RESET がインアクティブに遷移すると、CPU11 は、動作を開始して、内部のレジスタを初期化して特定番地から命令をフェッチする。これにより、第4図のルーチンが実行される。この第4図のルーチンは、CPU11 を初期状態に強制設定するためのリセットスイッチが投入された時や、電源投入時に実行されるものと同一のルーチンである。

この第4図のルーチンでは、まず、CPU11 は、リアルタイムクロック (RTC) 15 のメモリに格納されているスリープモード識別情報 (クロック停止フラグ) の内容をチェックする (ステップ S21)。もしスリープモード識別情報 (クロック停止フラグ) が “0” ならば、スリープモードからの復帰ではなく、電源投入またはリセットスイッチ投入による通常のシステム起動であるので、CPU11 はブートストラップ処理を実行する (ステップ S22)。このブートストラップ処理では、周辺回路の初期設定、およびオペレーティングシステムの起動等が実行される。

一方、スリープモード識別情報 (クロック停止フラグ)

が“1”ならば、スリープモードからの復帰であるので、C P U 1 1は、リアルタイムクロック（R T C）15のスリープモード識別情報（クロック停止フラグ）を“0”に書き替え（ステップS 2 3）、その後、退避したレジスタ内容をダイナミックR A M（D R A M）14から内部レジスタにロードしてそのレジスタ内容を元に戻す（ステップS 2 4）。そして、C P U 1 1は、図3で説明したキー入力割り込みチェック処理（ステップS 1 1）に移行し、これによってスリープモード設定前の状態に戻る。

このように、この実施例のスリープモード機能は、C P U 1 1をリセットした状態でクロックC L Kを停止し、そのクロックC L Kの停止によってC P U 1 1の消費電流を低減している。

図5には、以上説明したスリープモード動作の動作タイミングが示されている。図示のように、通常モードからスリープモードに移行する場合には、まず、C P U 1 1によってH a l t命令が実行され、これに応答してリセット信号R E S E T信号がアクティブ“H I G H”にされ、これによってC P U 1 1がリセットされる。そして、この後、C P U 1 1がリセットされている状態で、クロックC L Kの供給が停止される。

また、スリープモードから通常モードに復帰する場合には、ハードウェア割り込み要求I R Qに応答して、まず、クロックC L Kの供給が再開される。その後、リセットR E S E T信号がインアクティブにされ、これによって

C P U 1 1 の動作が再開される。

次に、図6を参照して、クロック制御回路13の他の具体的構成の一例を説明する。

図2のクロック制御回路13は、H a l t 命令の実行によって出力される信号（M/I O、D/C、W/R）によりC P U 1 1 がクロック停止可能な状態になったこと、つまりレジスタの退避が終了したこと、を認識したが、この図6のクロック制御回路13'は、C P U 1 1 から発行される通知データに基づいて、C P U 1 1 がクロック停止可能な状態になったことを認識する構成である。

すなわち、クロック制御回路13'は、ゲート回路134の代わりに、デコーダ201とレジスタ202を備えている。デコーダ201は、C P U 1 1 からのアドレスをデコードし、そのアドレスが所定の値の時にレジスタ202にバス10上の所定の1ビットの通知データをセットする。レジスタ202に通知データがセットされると、リセット信号発生回路132によってリセットR E S E T 信号がアクティブにされ、またフリップフロップ135がリセットされることによりクロックC L Kの供給が停止される。

このような構成のクロック制御回路13'を使用すれば、C P U 1 1 がたとえH a l t 命令を実行しなくても、C P U 1 1 がレジスタ退避を終了してクロック停止可能状態になったこと、を認識することが可能となる。

以上説明したように、この第1実施例のポータブルコンピュータにおいては、C P U 1 1 をリセットした状態でクロッ

クロック CLK の供給を停止しているので、CPU11 がそのクロック CLK の停止によって誤動作するといった事態を防止できる。また、通常のスリープモードのようにクロック CLK の周波数を低下させるのではなく、クロック CLK を停止しているので、消費電力を大幅に低減できるようになる。

さらに、CPU11 をリセットする際にはその CPU11 のレジスタ内容が退避され、この退避されたレジスタ内容はクロック CLK の供給が再開され、リセットがインアクティブに設定された際に復帰される。このため、クロック CLK 停止前の状態から CPU11 を動作開始させることができ、CPU11 の正常動作を確実に保証することができる。

なお、このようなクロック切替えシステムは、内部発振器を持つ CPU のスリープモード機能の実現に特に適しているが、PLL 回路を含む内部発振器をもたず外部クロックに同期して動作する CPU に適用しても同様して誤動作を招くこと無く消費電力を低減できることはもちろんである。

また、この第 1 実施例では、CPU11 がスリープモードから復帰したのかあるいはシステムの電源が投入されたのかを識別するためにスリープモード識別情報を CPU11 によってソフトウェア的に設定したが、例えば、クロック制御回路 13 内にフリップフロップ等を用意し、このフリップフロップにスリープモード識別情報をハードウェア的に設定することも可能である。

さらに、スリープモードの期間を長く維持するために、スリープモードの期間中のシステムタイマ割り込み要求 IRQ

0は、割り込みコントローラ19によってマスクする事が好ましい。このようにすれば、55ms単位で発生されるシステムタイマ割り込み要求IRQ0が禁止される。このため、スリープモードの期間を55ms以上に設定可能となり、電力消費をより低減できる。

この場合、通常モードからスリープモードに移行する場合のCPU11の処理は、第7図のように行われる。

すなわち、この場合には、第3図に示したスリープモード移行のためのサブルーチンのステップS13～S15に、ステップS100、およびステップS101が加えられる。ステップS100においては、CPU11は、リアルタイムクロック(RTC)15のタイマ割り込み周期を500msにセットする。これは、500msを示すデータをリアルタイムクロック(RTC)15内の所定のレジスタに書き込むことによって実現される。ステップS101においては、CPU11は、システムタイマ16のタイマ割り込みをディセーブル、リアルタイムクロック(RTC)15のタイマ割り込みをイネーブルにする。これは、割り込みコントローラ(PIC)19の割り込みマスクレジスタに所定のマスクデータをライトすることによって実現される。

この結果、スリープモードにおいては、55ms単位で発生されるシステムタイマ割り込み要求IRQ0が禁止され、500ms単位で発生されるリアルタイマクロック(RTC)15のタイマ割り込み要求IRQ8が許可される。このため、スリープモードの設定期間を55ms以上に設定可能となり、

電力消費をより低減することができる。

ここで、リアルタイムクロック（R T C）15のタイマ割り込み周期を500m sにセットした理由は、アプリケーションプログラムの時計機能をサポートするためである。すなわち、表示画面上に時刻をデジタル表示する機能を持つアプリケーションプログラムを実行している場合には、少なくとも1 s以内にタイマカウントを更新することが必要とされる。このため、ここでは、500m s単位のタイマ割り込みを利用することによって、スリープモードの最大設定期間を500m sに制限している。

また、このようにシステムタイマ割り込み要求I R Q 0を禁止してスリープモードに移行した場合においては、通常モードからスリープモードに移行するためのC P U 1 1の処理は、第8図のように行われる。

すなわち、この場合には、第4図に示したステップS 2 3, S 2 4に加え、ステップS 1 0 2が実行される。ステップS 1 0 2においては、C P U 1 1は、システムタイマ16のタイマ割り込みをイネーブル、リアルタイムクロック（R T C）15のタイマ割り込みをディセーブルにする。これは、割り込みコントローラ（P I C）19の割り込みマスクレジスタに所定のマスクデータをライトすることによって実現される。これによって、通常モードにおいては、55m s単位でのタイマ割り込みが有効になる。

以下、この発明の第2実施例を説明する。

図9には、この発明の第2実施例に係わるポータブルコン

ピュータのシステム構成が示されている。この第2実施例のポータブルコンピュータは、スリープモードにおいてC P Uへの電源供給を停止するように構成されている。

すなわち、このポータブルコンピュータは、A C商用電源またはコンピュータ本体に着脱自在に装着されるバッテリによって駆動されるコンピュータであり、図示のように、C P U 1 1 A、スイッチ回路 1 2 A、バスコントローラ 1 3 A、R O M 1 4 A、ダイナミックR A M (D R A M) 1 5 A、リアルタイムクロック (R T C) 1 6 A、キーボードコントローラ (K B C) 1 7 A、電源回路 1 8 A、A C電源アダプタ 1 9 A、バッテリ 2 0 A、バックアップ用電源 2 1 A、クロック切替え回路 2 2 A、クロック発振器 2 3 A、プログラマブル割り込みコントローラ (P I C) 2 4 A、およびシステムタイマ 2 5 Aを備えている。

C P U 1 1 Aはこのシステム全体の制御を司るものであり、システムバス 1 0 bを介して周辺回路を成す各コンポネント、すなわち、R O M 1 4 A、ダイナミックR A M (D R A M) 1 5 A、リアルタイムクロック (R T C) 1 6 A、キーボードコントローラ (K B C) 1 7 A、割り込みコントローラ (P I C) 2 4 A、およびシステムタイマ 2 5 Aに接続されている。このC P U 1 1 Aは、例えばマイクロプロセッサ (8 0 4 8 6) から構成されるものであり、高速クロックを内部で生成して動作するために、P L L回路を含む内部発振器 1 1 1 Aを備えている。すなわち、このC P U 1 1 Aは、クロック切替え回路 2 2 Aを介してクロック

ク発振器 23A から供給されるクロック CLK の数倍の高速クロックを内部発振器 111A によって内部的に生成し、それを利用して高速動作する構成である。

また、CPU11A は、実行中のアプリケーションプログラムによってコールされる BIOS (Basic Input Output System) プログラムの実行により、スリープモード設定条件の設立の有無を判断し、条件成立時には、CPU 11A 内の各レジスタのデータの退避、スリープモードへ移行することを示すスリープモード識別フラグの設定、および Halt 命令の実行を順次行う。スリープモード設定条件は、例えば、一定期間以上オペレータによるキー入力操作が行なわれなかった場合等に成立する。

CPU11A のレジスタのデータは、ダイナミック RAM (DRAM) 15A に退避される。また、スリープモード識別フラグは、リアルタイムクロック (RTC) 16A 内部のメモリに格納される。

CPU11A がプログラムの実行やバスアクセスを停止するための Halt 命令を実行すると、CPU11A が停止状態に設定されたことを通知するために、CPU11A は、信号 M/I/O を "L" レベル、信号 D/C を "L" レベル、信号 W/R を "H" レベルに設定する。ここで、前述したように、信号 M/I/O はメモリと入出力装置のどちらをアクセスするかを示すものであり、信号 D/C はデータとコマンドのどちらを出力するかを示すものであり、信号 W/R は書き込みと読み出しのどちらを行うかを示すものである。

クロック発振器22Aは、CPU11Aに供給するクロックCLKとして例えば32MHzまたは16MHzのクロックを発生する。このクロック発振器22AからのクロックCLKは、クロック切替え回路22Aに送られる。クロック切替え回路22Aは、CPU11Aに対してクロックCLKまたはGNDレベル出力をそのCPU11Aの動作クロックとして供給する。

バスコントローラ13Aは、CPUバス(ローカルバス)10aとシステムバス10bとの接続/分離を制御すると共に、CPU11Aに対するリセット信号RESETと割り込み信号INTの供給、およびクロックCLKの供給、並びにCPU11Aへの電源供給を制御する。

このバスコントローラ13Aは、通常はCPU11Aを動作させるためにスイッチ回路12AをオンにしてCPU11Aに電源電圧Vccを供給すると共に、クロック切替え回路22Aを制御してCPU11AにクロックCLKを供給する。しかし、CPU11Aをスリープモードに設定する時には、バスコントローラ13Aは、そのクロックCLKの供給を停止すると共に、電源電圧Vccの供給も停止する。また、このようにクロックCLKおよび電源電圧Vccの供給を停止する際には、バスコントローラ13Aは、その停止に先立ってリセット信号RESETをアクティブにし、これによってCPU11Aをリセットする。このようにCPU11Aをリセット状態にしてからクロックCLKおよび電源電圧Vccの供給を停止する理由は、クロックCLKの供給

停止によるクロック位相のずれや電源遮断によって、C P U 1 1 Aが誤動作するのを防止するためである。

さらに、このようにクロック C L K および電源電圧 V c c の供給を停止する際には、バスコントローラ 1 3 Aは、C P U バス 1 0 a とシステムバス 1 0 b とを切り離し、これによって、システムバス 1 0 b に接続されている各種周辺回路からC P U 1 1 Aへの無駄な電流の流れ込みを防止することができる。

バスコントローラ 1 3 Aは、C P U 1 1 Aがスリープモードに移行可能な状態になったことを、C P U 1 1 Aからのバスステータス信号 M / I O 、 D / C 、 W / R によって認識する。

すなわち、スリープモードに移行可能な状態になると、前述したようにC P U 1 1 Aは H a l t 命令を実行し、信号 M / I O を "L" レベル、信号 D / C を "L" レベル、信号 W / R を "H" レベルにする。このため、バスコントローラ 1 3 Aは、これら信号のレベルを検出することによって、C P U 1 1 Aがスリープモードに移行可能な状態になったことを認識できる。

また、バスコントローラ 1 3 Aは、スリープモード期間中（クロック C L K および電源電圧 V c c の供給が停止されている）に割り込みコントローラ（P I C）2 4 Aからハードウェア割り込みの要求 I R Q を受け取ると、C P U 1 1 Aをスリープモードから通常の動作モードに復帰させるために、電源電圧 V c c およびクロック C L K の供給を再開すると共

に、リセット信号RESETをアクティブからインアクティブに遷移させる。また、この後、バスコントローラ13Aは、CPU11Aに対して割り込み信号INTを供給する。

ROM14Aには、キー入力待ちファンクションサブルーチン等のBIOS (Basic Input Output System) プログラムが格納されている。ダイナミックRAM (DRAM) 15AはCPU11Aによって実行されるアプリケーションプログラム等を格納するためのものであり、スリープモードへの移行時には、このダイナミックRAM (DRAM) 15AにはCPU11Aのレジスタ内容が退避される。

リアルタイムクロック (RTC) 16Aは、時計機能やカレンダ機能を実現するためのモジュールであり、そのメモリには電源遮断時にもその記憶内容が消失されないように、バックアップ用電源17Aが常時供給されている。このリアルタイムクロック (RTC) 16Aのメモリには、前述したスリープモード識別フラグが格納される。

このスリープモード識別フラグは、スリープモードから復帰か否かを識別するために使用される。すなわち、リセット信号RESETがアクティブステートからインアクティブステートに遷移したとき、CPU11Aは内部状態の初期化を実行する。この場合、通常の電源投入時にはブートストラップ処理を行うだけで退避されているレジスタ内容を復帰する必要はないが、スリープモードから復帰した際にはレジスタ内容をCPU11Aに復帰する必要がある。このため、CPU11Aは、リセット信号RESETがアクティブステ

ートからインアクティブステートに遷移することによって動作を再開した時、まず、リアルタイムクロック（R T C）16 Aのスリープモード識別フラグをチェックし、これによってスリープモードからの復帰であるか否かを判別する。

また、リアルタイムクロック（R T C）16 Aは、例えば500 msの周期で定期的にタイマ割り込み要求I R Q 8を発生する。このタイマ割り込み要求I R Q 8は、割り込みコントローラ（P I C）24 Aに供給される。

キーボードコントローラ（K B C）17 Aは、図示しないキーボードからのキー入力があると、C P U 11 Aにキー入力割り込み要求I R Q 1をアクティブにする。このキー入力割り込み要求I R Q 1は、割り込みコントローラ（P I C）24 Aに供給される。

システムタイマ25 Aは、例えば55 msの周期で定期的にタイマ割り込み要求I R Q 0を発生するタイマである。このタイマ割り込み要求I R Q 0は、割り込みコントローラ（P I C）24 Aに供給される。

割り込みコントローラ（P I C）24 Aは、ハードウェア割り込み要求I R Qをバスコントローラ13 Aに供給する。すなわち、割り込みコントローラ（P I C）24 Aは、タイマ割り込み要求I R Q 0、キー入力割り込み要求I R Q 1、タイマ割り込み要求I R Q 8のいずれかを受信した時、ハードウェア割り込み要求I R Qを発生し、それをバスコントローラ13 Aに供給する。この場合、タイマ割り込み要求I R Q 0とタイマ割り込み要求I R Q 8の一方は、割り込み

コントローラ（P I C）24 A内の割り込みマスクレジスタによって選択的にマスク可能である。

電源回路18 Aは、DC - DCコンバータを含んでいる。このDC - DCコンバータは、AC商用電源をDC電源に変換するAC電源アダプタ19 AからのDC電源電圧またはバッテリ20からのDC電源電圧を受け、それを所望のDC電源電圧Vccに変換する。

第10図には、バスコントローラ13 Aの具体的構成の一例が示されている。このバスコントローラ13 Aは、図示のように、電源切替え回路131 A、リセット信号発生回路132 A、割り込み信号発生回路133 A、R-Sフリップフロップ135 A、バス接続／分離回路136 Aによって構成されている。

電源切替え回路131 Aは、スイッチ回路12 Aをオン／オフ制御してCPU11 Aへの電源Vccの供給を制御するためのものであり、フリップフロップ135 Aがリセットされた時には、スイッチ信号SW1を“H”レベルにしてスイッチ回路12 Aをオフさせる。一方、フリップフロップ135 Aがセットされた時には、電源切替え回路131 Aは、スイッチ信号SW1を“L”レベルにしてスイッチ回路12 Aをオンさせる。

また、フリップフロップ135 Aの出力は、制御信号SW2としてクロック切替え回路22 Aに供給される。クロック切替え回路22 Aは、フリップフロップ135 Aがリセットされた時にはCPU11 AへのクロックCLKの供給を停止

し、フリップフロップ135Aがセットされた時にはクロックCLKの供給を再開する。

ゲート回路134Aは、信号M/I O、D/C、W/Rがそれぞれ“L”レベル、“L”レベル、“H”レベルに設定されたこと、つまりCPU11AがHalt命令を実行したことを見識した時、フリップフロップ135Aをリセットする。また、フリップフロップ135Aのセットは、割り込みコントローラ(PIC)24Aからの割り込み要求IRQによって行なわれる。

リセット信号発生回路132Aは、フリップフロップ135Aをリセットするためのゲート回路134Aの出力“1”に応答し、リセット信号RESETをアクティブにする。また、リセット信号発生回路132Aは、割り込み要求IRQに応答してリセット信号RESETをインアクティブに設定する。割り込み信号発生回路133Aは、割り込み要求IRQに応答して割り込み信号INTを発生する。

バス接続／分離回路136AはCPUバス10aとシステムバス10b間の接続／分離を行うためのものであり、CPU11Aの電源遮断時に周辺回路からCPU11Aに電流が流れ込まないように、フリップフロップ135Aがリセットされた時にCPUバス10aとシステムバス10b間を分離する。この分離状態では、CPUバス10aがシステムバス10bから分離されると共に、CPU11Aに繋がっているCPUバス10aがGNDレベルに固定される。この様なCPU11への無駄な電流の流れ込み防止は、CPU

11Aの消費電流を大幅に低減する。また、実際には、C P Uバス10aのみならず、C P U11Aに繋がるすべての信号線についてG N Dレベルに固定することが好ましい。

このように構成されバスコントローラ13Aにおいては、信号M/I O、D/C、W/Rがそれぞれ“L”レベル、“L”レベル、“H”レベルに設定された事が検出されると、ゲート回路134の出力“1”に応答してリセット信号R E S E Tがアクティブ状態に設定される。またフリップフロップ135AがリセットされることによってクロックC L Kを停止するための制御信号S W 2が発生されると共に、電源切替え回路131Aによって電源スイッチ回路12Aをオフするための制御信号S W 1が発生される。

この状態で、割り込み要求(I R Q)が入力されると、フリップフロップ135AがセットされてクロックC L Kの供給を再開するための制御信号S W 2が発生され、また電源スイッチ回路12Aをオンするための制御信号S W 1が電源切替え回路131Aから発生される。また、電源スイッチ回路12Aをオンしてから一定時間(例えば1m s)経過後に、リセット信号R E S E Tがインアクティブに設定される。そして、割り込み信号発生回路133Aから、割り込み信号I N Tが発生される。

次に、第11図乃至第13図を参照して、図9のポータブルコンピュータにおけるスリープモードへの移行動作とそのスリープモードからの復帰動作について説明する。

まず、第11図のフローチャートを参照して、C P U

11Aの消費電流を低減するために、スリープモードに移行する場合の動作について説明する。

CPU11Aがアプリケーションプログラムの実行中に例えばキー入力待ち状態になると、通常、第11図に示すようなBIOSによる割り込み待ちファンクションのルーチンがアプリケーションプログラムによってコールされる。この割り込み待ちファンクションは、BIOSプログラムによって提供されるものである。

割り込み待ちファンクションルーチンでは、まず、CPU11Aは、キー入力割り込みの発生の有無を判断する（ステップS11-1）。この判断処理は、CPU11Aに割り込み信号INTが供給された時に、CPU11Aがその割り込みの要因を調べることによって実行される。割り込みの要因がキー入力割り込み要求IRQ1によるものか否かは、例えば、割り込みコントローラ24Aのステータスレジスタをリードすることによって決定される。キー入力割り込みが発生した時には、CPU11Aはキーボードコントローラ（KBC）117Aからキーコードを読み取り（ステップS12-1）、その後、アプリケーションプログラムの実行に戻る。

一方、キー入力割り込みが一定時間発生しなかった場合には、CPU11Aは、スリープモード設定条件が成立されることを認識し、スリープモード設定のためのサブルーチンを実行する。ここでは、CPU11Aは、まず、その時のレジスタのデータをダイナミックRAM（DRAM）15Aにセ

ープする（ステップS13-1）。次いで、CPU11Aは、“1”のスリープモード識別情報をリアルタイムクロック（RTC）16Aに格納する（ステップS14-1）。この後、CPU11Aは動作停止のためのHalt命令を実行する（ステップS15-1）。このHalt命令は、CPU11Aがシステムバス10を使用することを防止する。

CPU11Aは、Halt命令を実行すると、CPU11Aが停止状態になったことを通知するために、信号M/I0を“L”、信号D/Cを“L”、信号W/Rを“H”にする。そして、リスタートされない限り、Haltの状態を維持する。

バスコントローラ13Aは、これら信号（M/I0、D/C、W/R）を監視しており、CPU11AがHalt命令を実行したことが分かると、リセットRESET信号をアクティブにしてCPU11Aをリセットする。次に、クロックCLKの供給を停止し、そして電源電圧Vccの供給を停止する。さらに、バスコントローラ13Aは、CPUバス10aをシステムバス10bから切り離すと共にそれをGNDレベルに固定し、周辺回路からCPU11Aへの電流の流れ込みを防止する。このようにして、CPU11Aは電源電圧Vcc供給が停止されたスリープモード状態となる。

この後、バスコントローラ13Aは、割り込みコントローラ19からのハードウェア割り込み要求IRQに応答して、CPU11Aへの電源電圧Vccの供給を再開し、次いでクロックCLKの供給を再開し、この後、CPUバス10aを

システムバス 10 b に接続する。

以上の処理が終了してから、約 1 ms ウエイト後、バスコントローラ 13 A は、リセット信号 R E S E T をアクティブステートからインアクティブステートに遷移させる。

リセット信号 R E S E T がインアクティブに遷移すると、C P U 1 1 A は、動作を開始して、内部レジスタを初期化して特定番地から命令をフェッチする。これにより、第 12 図のルーチンが実行される。この第 12 図のルーチンは、C P U 1 1 A を初期状態に強制設定するためのリセットスイッチが投入された時や、電源投入時に実行されるものと同一のルーチンである。

この第 12 図のルーチンでは、まず、C P U 1 1 A は、リアルタイムクロック (R T C) 16 A に格納されているスリープモード識別フラグの内容をチェックする（ステップ S 2 1 - 1）。スリープモード識別フラグが “0” の場合には、スリープモードからの復帰ではなく、システムの電源投入またはリセットスイッチの投入による通常のシステム起動であるので、C P U 1 1 A はブートストラップ処理を実行する（ステップ S 2 2 - 1）。

一方、スリープモード識別フラグが “1” の場合にはスリープモードからの復帰であるので、C P U 1 1 A は、リアルタイムクロック (R T C) 16 A のスリープモード識別フラグを “0” に書き替え（ステップ S 2 3 - 1）、その後、退避したレジスタ内容をダイナミック R A M (D R A M) 15 A からロードしてレジスタ内容を元に戻す（ステップ

S 24-1)。そして、C P U 1 1 Aは、スリープモード設定前の状態に戻り、割り込み信号I N Tに対応する所定の割り込み処理を実行する。

このように、この実施例のスリープモード機能は、C P U 1 1 Aをリセットした状態でそのC P U 1 1 Aへの電源電圧V_{c c}の供給を停止し、その電源V_{c c}の供給停止によってC P U 1 1 Aの消費電流を低減している。

第13図には、以上説明したスリープモード動作の動作タイミングが示されている。図示のように、通常モードからスリープモードに移行する際には、C P U 1 1 AによってH a l t命令が実行された後、リセットR E S E T信号がアクティブにされ、これによってC P U 1 1 Aをリセットした状態でクロックC L Kが停止され、そしてC P U 1 1 Aへの電源V_{c c}の供給も停止される。

また、スリープモードから通常モードに復帰する際には、ハードウェア割り込み要求(I R Q)が発生された後、まず、C P U 1 1 Aへの電源電圧V_{c c}がオンされて、クロックC L Kの供給が再開され、その後リセット信号R E S E Tがインアクティブにされ、これによってC P U 1 1 Aの動作が再開される。

なお、C P U 1 1 Aへの電源電圧V_{c c}の供給停止期間においては、点線で図示されているようにリセット信号R E S E Tを一時的にインアクティブに設定してもよい。これは、例えば、バスコントローラ13Aが、C P U 1 1 AによるH a l t命令の実行に応答して、一定期間アクティブス

テートを維持するリセットパルスを出力し、またハードウェア割り込み要求 I R Q に応答して、一定期間アクティブステートを維持するリセットパルスを出力することによって実現できる。

次に、第 14 図を参照して、バスコントローラ 13A の他の具体的構成の一例を説明する。

第 10 図のバスコントローラ 13A は、H a l t 命令の実行によって出力される信号 (M / I O, D / C, W / R) により C P U 11A が電源停止可能な状態になったこと、つまりレジスタの退避が終了したこと、を認識したが、この第 14 図のバスコントローラ 13A' は、C P U 11A から発行される通知データに基づいて、C P U 11A が電源停止可能な状態になったことを認識する構成である。

すなわち、バスコントローラ 13A' は、ゲート回路 134A の代わりに、デコーダ 201A とレジスタ 202A を備えている。デコーダ 201A は、C P U 11A からのアドレスをデコードし、そのアドレスが所定の値の時にレジスタ 202A にバス 10b 上の所定の 1 ビットの通知データをセットする。レジスタ 202A に通知データがセットされると、リセット信号発生回路 132A によってリセット信号 R E S E T がアクティブにされ、その後、フリップフロップ 135A がリセットされることにより電源電圧 V c c の供給を停止するための制御信号 S W 1 、およびクロック C L K を停止するための制御信号 S W 2 が発生される。

このような構成のバスコントローラ 13A' を使用すれ

は、C P U 1 1 AがたとえH a l t命令を実行しなくとも、C P U 1 1 Aが電源停止可能状態になったことを認識するこ
とが可能となる。

以上説明したように、この第2実施例のポータブルコンピュータにおいては、C P U 1 1 Aをリセットした状態でそのC P U 1 1 Aへの電源電圧V c cの供給をオフしているので、C P U 1 1 Aがその電源供給の停止によって誤動作するとい
った事態を防止できる。また、通常のスリープモードのよう
にクロックC L Kの周波数を低下させるのではなく、C P U
1 1 Aの電源電圧V c cをオフしているので、消費電力を大
幅に低減できるようになる。

さらに、C P U 1 1 Aをリセットする際にはそのC P U
1 1 Aのレジスタ内容が退避され、この退避されたレジス
タ内容は、電源V c cの供給が再開され、リセット信号
R E S E Tがインアクイブに設定された際に復帰される。こ
のため、クロックC L Kの停止前の状態からC P U 1 1 Aを
動作開始させることができ、C P U 1 1 Aの正常動作を確実
に保証することができる。

なお、このようなC P Uの電源制御システムは、内部発振
器を持つC P Uのスリープモード機能の実現に特に適してい
るが、P L L回路を含む内部発振器をもたずに外部クロック
に同期して動作するC P Uに適用しても同様にして誤動作を
招くこと無く、消費電力を低減できることはもちろんである。

また、この第2実施例では、C P U 1 1 Aがスリープモー
ドから復帰したのか、あるいはシステムの電源が投入された

のかを識別するためにスリープモード識別フラグをC P U 1 1 Aによってソフトウェア的に設定したが、例えば、バスコントローラ13A内にフリッフルップ等を用意し、このフリッフルップにスリープモード識別フラグをハードウェア的に設定することも可能である。

さらに、この第2実施例では、C P U 1 1 Aの電源電圧Vccをオフするだけでなく、クロックC L Kの供給も停止するスリープモードについて説明したが、電源Vccだけをオフしてもよい。

また、スリープモードの期間を長く維持するために、スリープモードの期間中のシステムタイマ割り込み要求I R Q 0は、割り込みコントローラ24Aによってマスクする事が好ましい。このようにすれば、55m s単位で発生されるシステムタイマ割り込み要求I R Q 0が禁止される。このため、スリープモードの期間を55m s以上に設定可能となり、電力消費をより低減できる。

この場合、通常モードからスリープモードに移行する場合のC P U 1 1 Aの処理は、第15図のように行われる。

すなわち、この場合には、第11図に示したスリープモード移行のためのサブルーチンのステップS13-1～S15-1に、ステップS100-1、およびステップS101-1が加えられる。ステップS100-1においては、C P U 1 1 Aは、リアルタイムクロック(R T C)16Aのタイマ割り込み周期を500m sにセットする。これは、500m sを示すデータをリアルタイムクロック(R T C)16A

内の所定のレジスタに書き込むことによって実現される。ステップ S 1 0 1 - 1においては、C P U 1 1 Aは、システムタイマ 2 5 Aのタイマ割り込みをディセーブル、リアルタイムクロック (R T C) 1 5 Aのタイマ割り込みをイネーブルにする。これは、割り込みコントローラ (P I C) 2 4 Aの割り込みマスクレジスタに所定のマスクデータをライトすることによって実現される。

この結果、スリープモードにおいては、5 5 m s 単位で発生されるシステムタイマ割り込み要求 I R Q 0が禁止され、5 0 0 m s 単位で発生されるリアルタイマクロック (R T C) 1 6 Aのタイマ割り込み要求 I R Q 8が許可される。このため、スリープモードの設定期間を5 5 m s 以上に設定可能となり、電力消費をより低減することができる。

ここで、リアルタイムクロック (R T C) 1 6 Aのタイマ割り込み周期を5 0 0 m s にセットした理由は、アプリケーションプログラムの時計機能をサポートするためである。すなわち、表示画面上に時刻をデジタル表示する機能を持つアプリケーションプログラムを実行している場合には、少なくとも1 s 以内にタイマカウントを更新することが必要とされる。このため、ここでは、5 0 0 m s 単位のタイマ割り込みを利用することによって、スリープモードの最大設定期間を5 0 0 m s に制限している。

また、このようにシステムタイマ割り込み要求 I R Q 0を禁止してスリープモードに移行した場合においては、通常モードからスリープモードに移行するためのC P U 1 1 Aの処

理は、第16図のように行われる。

すなわち、この場合には、第16図に示したステップ S23-1, S24-1に加え、ステップS102-1が実行される。ステップS102-1においては、C P U 1 1 A は、システムタイマ25Aのタイマ割り込みをイネーブル、リアルタイムクロック(R T C)16Aのタイマ割り込みをディセーブルにする。これは、割り込みコントローラ(P I C)24Aの割り込みマスクレジスタに所定のマスクデータをライトすることによって実現される。これによって、通常モードにおいては、55m s単位でのタイマ割り込みが有効になる。

以下、第3実施例を説明する。

第17図には、この発明の第3実施例に係わるポータブルコンピュータのシステム構成が示されている。このポータブルコンピュータは、2個の遅延回路を利用して、リセット信号のアクティブからインアクティブへの遷移タイミング、およびリセット信号をアクティブに設定してからクロックC L Kの周波数を切り替えるタイミングを最適に制御できるように構成されている。

このポータブルコンピュータは、A C商用電源またはコンピュータ本体に着脱自在に装着されるバッテリによって駆動されるコンピュータであり、C P U 1 1 B、リセット発生回路12B、クロック切替え回路13B、タイミング制御回路14B、クロック発振器15B、分周回路16B、トリガ回路17B、ラッチ回路18B、ダイナミックR A M

(D R A M) 1 9 B、プログラマブル割り込みコントローラ (P I C) 2 0 B、キーボードコントローラ (K B C) 2 1 B、システムタイマ 2 2 B、およびリアルタイムクロック (R T C) 2 3 Bを備えている。

C P U 1 1 Bはこのシステム全体の制御を司るものであり、システムバス 1 0 Bを介して各コンポーネント、すなわち、タイミング制御回路 1 4 B、D R A M 1 9 B、割り込みコントローラ 2 0 B、キーボードコントローラ (K B C) 2 1 B、システムタイマ 2 2 B、リアルタイムクロック (R T C) 2 3 Bに接続されている。このC P U 1 1 Bは、例えば前述のマイクロプロセッサ 8 0 4 8 6から構成されるものであり、P L L回路を含む内部発振器 1 1 1 Bを備えている。すなわち、このC P U 1 1 Bは、クロック切替え回路 1 3 Bを介して供給されるクロック C L Kの数倍のクロックを内部発振器 1 1 1 Bによって内部的に生成し、それを利用して高速動作する構成である。

また、C P U 1 1 Bは、実行中のアプリケーションプログラムによってコールされるB I O S (Basic Input Output System) プログラムの実行により、スリープモード設定条件の設立の有無を判断し、条件成立時には、C P U 1 1 B内の各レジスタのデータの退避、およびH a l t 命令の実行を順次行う。スリープモード設定条件は、例えば、一定期間以上オペレータによるキー入力操作が行なわれなかった場合等に成立する。C P U 1 1 Bのレジスタ内容は、D R A M 1 9 Bに退避される。

CPU11Bがプログラムの実行およびバスアクセスを停止するためのHalt命令を実行すると、CPU11Bは、CPU11Bが停止状態に設定されたことをタイミング制御回路14Bに通知する。

リセット発生回路12Bは、CPU11Bに対してリセット信号RESETを供給するためのものであり、タイミング制御回路14Bの制御にしたがってリセット信号RESETをアクティブまたはインアクティブに設定する。リセット信号RESETがアクティブになるとCPU11Bはリセット状態になり、CPU11Bの全ての動作が停止される。またリセット信号RESETがアクティブからインアクティブに遷移すると、CPU11Bは動作を再開する。

クロック切替え回路13Bは、周波数の高い高速クロックCLK1とそれよりも周波数の低い低速クロックCLK2のいずれか一方を選択してそれをクロックCLKとしてCPU11Bに供給する。このクロック切替え回路13Bは、通常はCPU11Bを高速動作させるために高速クロックCLK1を選択しているが、CPU11Bをスリープモードに設定する時には、タイミング制御回路14Bの制御にしたがってクロックCLKを高速クロックCLK1から低速クロックCLK2に切替える。低速クロックCLK2の周波数は、高速クロックCLK1の例えれば1/2である。

高速クロックCLK1はクロック発振器15Bによって生成されるものであり、また、低速クロックCLK2は、高速クロックCLK1を分周回路16Bによって分周することに

よって得られるものである。

タイミング制御回路14Bは、リセット発生回路12Bおよびクロック切替え回路13Bの動作タイミングを制御する。すなわち、CPU11Bをスリープモードに設定する時には、タイミング制御回路14Bは、リセット信号RESETがアクティブになることによってCPU11Bがリセットされた後にクロックCLKが高速クロックCLK1から低速クロックCLK2に切り替わるように、リセット発生回路12Bおよびクロック切替え回路13Bを制御する。また、CPU11Bをスリープモードから復帰させる時には、タイミング制御回路14Bは、クロックCLKが低速クロックCLK2から高速クロックCLK1に切り替えられた後に、リセット信号RESETがアクティブからインアクティブに遷移することによってCPU11Bが再動作されるように、クロック切替え回路13Bおよびリセット発生回路12Bの制御を行う。

このタイミング制御回路14Bは、図示のように、レジスタ141Bと、2個の遅延回路142B, 143Bを備えている。レジスタ141Bには、CPU11Bから発行される停止状態を示す通知データがセットされる。この通知データがセットされると、リセット信号RESETをアクティブにするためのリセットON信号がリセット発生回路12Bに送られ、この後、遅延回路143Bによって一定時間遅らされたタイミングで、クロックCLKを低速クロックCLK2に切替えるためのスイッチ信号SW1がクロック切替え回路

13Bに送られる。また、トリガ回路17Bからトリガ信号が入力されると、クロックCLKを低速クロックCLK2から高速クロックCLK1に戻すためのスイッチ信号SW2がクロック切替え回路13Bに送られ、この後、遅延回路142Bによって一定時間遅らされたタイミングで、リセットRESET信号をインアクティブにするためのリセットOFF信号がリセット発生回路12Bに送られる。

トリガ回路17Bは、割り込みコントローラ(PIT)20Bからハードウェア割り込み信号INTが発行された際、その割り込み信号INTに応答してトリガ信号を出力する。割り込みコントローラ(PIT)20Bからの割り込み信号INTは、ラッチ回路18Bにも送られる。ラッチ回路18Bは、トランスペアレント型のラッチ回路であり、割り込みコントローラ(PIT)20Bから出力された割り込み信号をそのまま出力し、その後、一定期間その割り込み信号INTを保持する。

DRAM19Bは、CPU11Bによって実行されるアプリケーションプログラム等を格納するためのものであり、スリープモードへの移行時には、このDRAM19BにはCPU11Bのレジスタ内容が退避される。

割り込みコントローラ(PIT)20Bは、キーボードコントローラ(KBC)21Bからのキー入力割り込み要求IRQ1、システムタイマ22Bからのタイマ割り込み要求IRQ0、リアルタイムクロック(RTC)23Bからのタイマ割り込み要求IRQ8のいずれかを受信した時、ハード

ウェア割り込み信号INTを出力する。

キーボードコントローラ(KBC)21Bは、図示しないキーボードからのキー入力があると、CPU11Bにキー入力割り込みを通知するためにキー入力割り込み要求IRQ1を発生する。キー入力割り込み要求IRQ1は、割り込みコントローラ(PIT)20Bに供給される。

システムタイマ22Bは、例えば55msの周期で定期的にタイマ割り込み要求IRQ0を発生するタイマである。このタイマ割り込み要求IRQ0は、割り込みコントローラ20Bに供給される。

リアルタイムクロック(RTC)23Bは、時計機能やカレンダ機能を実現するためのモジュールであり、その内部メモリには電源遮断時にもその記憶内容が消失されないように、バックアップ用電源VBKが常時供給されている。また、このリアルタイムクロック(RTC)23Bのメモリには、スリープモード識別フラグが格納される。このスリープモード識別フラグは、CPU11Bがスリープモードから通常モードに復帰したのか、あるいはシステムがパワーオンされたのかを識別するために使用される。すなわち、リセット信号RESETのアクティブステートからインアクティブステートの遷移は、CPU11Bがスリープモードから通常モードに復帰する時だけでなく、システムの電源が投入された時にも発生される。電源投入時には通常のブートストラップ処理を行うだけで退避されているレジスタ内容を復帰する必要はないが、スリープモードから復帰した際にはレジスタ内

容を C P U 1 1 B に復帰する必要がある。このため、 C P U 1 1 B は、リセット信号 R E S E T がアクティブステートからインアクティブステートに遷移した時、リアルタイムクロック (R T C) 2 3 B のスリープモード識別フラグをチェックし、これによってスリープモードからの復帰であるか否かを判別する。

また、リアルタイムクロック (R T C) 2 3 B は、例えば 5 0 0 m s の周期で定期的にタイマ割り込み要求 I R Q 8 を発生する。このタイマ割り込み要求 I R Q 8 は、割り込みコントローラ 2 0 B に供給される。

図 18 には、 C P U 1 1 B をスリープモードに設定する場合におけるタイミング制御回路 1 4 B の動作タイミングが示されている。

図示のように、 C P U 1 1 B を通常モードからスリープモードに移行する際には、まず、リセット ON 信号が発生され、これによってリセット信号 R E S E T はアクティブになる。この結果、 C P U 1 1 B はリセット状態に設定される。この時は、クロック C L K は、まだ高速クロック C L K 1 のままである。 C P U 1 1 B は、リセット信号 R E S E T がアクティブの期間中、全ての動作を停止している。次いで、遅延回路 1 4 3 B による遅延時間だけ経過した後、スイッチ信号 S W 1 が発生され、これによって C P U 1 1 B のクロック C L K は高速クロック C L K 1 から低速クロック C L K 2 に切替えられる。低速クロック C L K 2 が C P U 1 1 B に送られている期間中は、 C P U 1 1 B の消費電流は極小に抑えら

れている。

この後、ハードウェア割り込みの発生によりトリガ信号が入力されると、スイッチ信号 SW2 が出力され、これによつて、C P U 1 1 B のクロック C L K は低速クロック C L K 2 から高速クロック C L K 1 に切替えられる。

次いで、遅延回路 1 4 2 B による遅延時間だけ経過した後、リセット O F F 信号が発生され、これによってリセット信号 R E S E T はインアクティブになる。この結果、C P U 1 1 B は、動作を再開する。なお、クロック C L K を低速クロック C L K 2 から高速クロック C L K 2 に切り替えてからリセット信号 R E S E T をアクティブからインアクティブに遷移されるまでの時間は、C P U 1 1 B の仕様にしたがつて正確に規定する必要がある。もし、その時間が短すぎると C P U 1 1 B の誤動作を招き、逆に長すぎると、C P U 1 1 B の動作開始タイミングが遅れることによってシステムの動作性能が低下されてしまう。

この第 3 実施例では、クロック C L K を低速クロック C L K 2 から高速クロック C L K 2 に切り替えてからリセット信号 R E S E T をアクティブからインアクティブに遷移するまでの時間は、遅延回路 1 4 2 B によってハードウェア的に適格に制御される。したがつて、C P U 1 1 B の誤動作を招かない範囲で、C P U 1 1 B の動作開始タイミングを早めることができる。

次に、第 19 図乃至第 21 図のフローチャートを参照して、第 3 実施例のポータブルコンピュータにおけるスリープモー

ドへの移行動作とそのスリープモードからの復帰動作について説明する。

第19図のフローチャートはスリープモードへの移行する際のCPU11Bの動作を示しており、第20図のフローチャートはスリープモードから復帰する際のCPU11Bの動作を示している。また、第21図のフローチャートは、タイミング制御回路14Bの動作を含む全体の処理の流れを示している。

まず、第19図のフローチャートを参照して、スリープモードに移行する際のCPU11Bの動作を説明する。

CPU11Bがアプリケーションプログラムの実行中に例えばキー入力待ち状態になると、通常、第19図に示すような割り込み待ちファンクションのルーチンがアプリケーションプログラムによってコールされる。この割り込み待ちファンクションは、BIOSプログラムによって提供されるものである。

割り込み待ちファンクションルーチンでは、まず、CPU11Bは、キー入力割り込みの発生の有無を判断する（ステップS11-2）。この判断処理は、CPU11Bに割り込み信号INTが供給された時に、CPU11Bがその割り込みの要因を調べることによって実行される。割り込みの要因がキー入力割り込み要求IRQ1によるものか否かは、例えば、割り込みコントローラ20Bのステータスレジスタをリードすることによって決定される。キー入力割り込みが発生した時には、CPU11Bはキーボードコントロー

ラ (KBC) 21B からキーコードを読み取り（ステップ S12-2）、その後、アプリケーションプログラムの実行に戻る。

一方、キー入力割り込みが発生しなかった場合には、CPU11B は、スリープモード設定条件が成立されたことを認識し、スリープモード設定のためのサブルーチンを実行する。ここでは、CPU11B は、まず、その時のレジスタ内容をダイナミックRAM (DRAM) 19B にセーブする（ステップ S13-2）。次いで、CPU11B は、“1”のスリープモード識別フラグをリアルタイムクロック (RTC) 23B のメモリに格納する（ステップ S14-2）。この後、CPU11B は動作停止のための Halt 命令 (HLT) を実行する（ステップ S15-2）。この Halt 命令は、CPU11B がシステムバス 10B を使用することを防止する。

CPU11B は、Halt 命令を実行すると、CPU11B が停止状態になったことを通知するために、タイミング制御回路 14B のレジスタ 141B に通知データをライトする。。

タイミング制御回路 14B は、第 21 図に示されているように、レジスタ 141B への通知データのセットに応答して、リセット発生回路 12B を制御し、リセット信号 RESET をアクティブにする（ステップ S21-2）。これによって、CPU11B はリセット状態に設定され、CPU11B の全ての動作が停止される。

次に、タイミング制御回路 14B は、遅延回路 143B の遅延時間だけ経過した時、クロック切替え回路 13B を制御してクロック CLK を高速クロック CLK1 から低速クロック CLK2 に切替える（ステップ S22-2）。これによつて、CPU11B は低速クロック CLK2 で駆動されるスリープモード状態となる。

この後、割り込みコントローラ 20B からハードウェア割り込み信号 INT が発生されると（ステップ S23-2）、トリガ信号がタイミング制御回路 14B に入力される。トリガ信号を受け取ると、タイミング制御回路 14B は、クロック切替え回路 13B を制御してクロック CLK を低速クロック CLK2 から高速クロック CLK1 に切替える（ステップ S24-2）。この後、遅延回路 142B による遅延時間（例えば 1ms）経過した時、タイミング制御回路 14B は、CPU11B を再動作させるために、リセット信号 RESET をインアクティブにする。

リセット信号 RESET がインアクティブになると、CPU11B は、動作を開始し、内部レジスタを初期化して特定番地から命令をフェッチする。これにより、第 20 図のルーチンが実行される。この第 20 図のルーチンは、CPU11B を初期状態に強制設定するためのリセットスイッチが投入された時や、電源投入時に実行されるものと同一のルーチンである。

この第 20 図のルーチンでは、まず、CPU11B は、リアルタイムクロック（RTC）23B のメモリに格納されて

いるスリープモード識別フラグの内容をチェックする（ステップS31-2）。もしスリープモード識別フラグが“0”ならば、スリープモードからの復帰ではなく、電源投入またはリセットスイッチ投入による通常のシステム起動であるので、CPU11Bはブートストラップ処理を実行する（ステップS32-2）。このブートストラップ処理では、周辺回路の初期設定、およびオペレーティングシステムの起動等が実行される。

一方、スリープモード識別フラグが“1”ならば、スリープモードからの復帰であるので、CPU11Bは、リアルタイムクロック（RTC）23Bのスリープモード識別フラグを“0”に書き替え（ステップS33-2）、その後、退避したレジスタ内容をダイナミックRAM（DRAM）19Bから内部レジスタにロードしてそのレジスタ内容を元に戻す（ステップS34-2）。そして、CPU11Bは、ラッチ回路18Bから出力されている割り込み信号INTを受取り、所定の割り込み処理を実行する。

このように、この第3実施例のスリープモード機能は、CPU11Bをリセットした状態で高速クロックCLK1から低速クロックCLK2に切替え、この低速クロックCLK2をクロックCLKとしてCPU11Bに供給することによってCPU11Bの消費電流を低減している。

次に、第22図を参照して、タイミング制御回路14Bの他の具体的構成の一例を説明する。

この第22図のタイミング制御回路14Bは、リセット

発生回路 12B およびクロック切替え回路 13B を動作制御するための 3 つの動作モードを持つ。第 1 モードは、前述したように CPU11B を自動的にスリープモードに設定するためのモードである。第 2 モードは、オペレータから切替え要求があった時に CPU11B を高速動作から低速動作に切替えて使用するためのモードである。第 3 モードは、同じくオペレータから切替え要求があった時に、CPU11B を低速動作から高速動作に復帰させるモードである。オペレータからの切替え要求は、例えばセットアップ処理やポップアップ処理におけるオペレータによる所定のキーボード操作、またはコンピュータ本体のディップスイッチの操作によって、CPU11B に通知される。

このタイミング制御回路 14B¹ は、レジスタ 201B、レジスタ 202B、第 1 のタイミング制御回路 203B、第 2 のタイミング制御回路 204B と、第 3 のタイミング制御回路 205B と、およびリセットタイマ 206 を備えている。レジスタ 201B には、CPU11B が停止状態に設定されたことを示す通知データがセットされる。レジスタ 202B には、タイミング制御回路 14B¹ の動作モードの 1 つを指定するためのデータがセットされる。第 1 のタイミング制御回路 203B は、第 1 モードでタイミング制御を行うためのものであり、スリープモードへの移行およびそのスリープモードからの復帰のために使用される。第 2 のタイミング制御回路 204B は、第 2 モードでタイミング制御を行うためのものであり、CPU11B を高速動作から低速動作に切り

替える時に使用される。第3のタイミング制御回路205Bは、CPU11Bを低速動作から高速動作に切り替える時に使用される。リセットタイマ206は、第2または第3モードにおいてリセット信号RESETがアクティブに維持される期間を規定する。

第1モード(スリープモード)を指定する場合、CPU11Bはレジスタ202BにデータD1をセットする。また、第2モード(高速から低速への切替え)を指定する場合には、CPU11Bは、レジスタ202BにデータD2をセットする。さらに、第3モード(低速から高速への切替え)を指定する場合には、CPU11Bは、レジスタ202BにデータD3をセットする。データD1がセットされた場合には第1のタイミング制御回路203Bが動作可能状態に設定され、同様に、データD2がセットされた場合には第2のタイミング制御回路204Bが動作可能状態に設定され、データD3がセットされた場合には第3のタイミング制御回路205Bが動作可能状態に設定される。

これら3個のタイミング制御回路203B、204B、および205Bのうち、動作可能状態に設定されたタイミング制御回路は、CPU11Bによってレジスタ201BにCPU11Bの動作停止を示すデータがセットされた時に動作を開始する。

第1のタイミング制御回路203Bは、第17図で説明したタイミング制御回路14Bと同様に第1および第2の2つの遅延回路を含む構成であり、その動作タイミングもタイミ

ング制御回路 14B と同様である。すなわち、第 1 のタイミング制御回路 203B は、レジスタ 201B に C P U 11B の動作停止を示すデータがセットされた時、まず、信号 S1 によってリセット発生回路 12B を制御し、リセット信号 R E S E T をアクティブにする。次に、第 1 のタイミング制御回路 203B は、リセット信号 R E S E T がアクティブになってから第 1 の遅延回路の遅延時間だけ経過した時、信号 T1 によってクロック切替え回路 13B を制御してクロック C L K を高速クロック C L K 1 から低速クロック C L K 2 に切替える。

そして、トリガ信号を受け取ると、第 1 のタイミング制御回路 203B は、信号 T1 によってクロック切替え回路 13B を制御し、クロック C L K を低速クロック C L K 2 から高速クロック C L K 1 に切替える。次に、第 1 のタイミング制御回路 203B は、クロックを切り替えてから第 2 の遅延回路の遅延時間だけ経過した時、信号 S1 によってリセット信号 R E S E T をインアクティブにする。

次に、第 23 図を参照して、第 2 のタイミング制御回路 204B の動作を説明する。

ディップスイッチの操作や、セットアップ処理やポップアップ処理におけるキーボード操作によってオペレータが第 2 モードを指定すると、C P U 11B は、データ D2 をレジスタ 202 に設定すると共に、レジスタ退避、H a l t 命令の実行を行い、その後、レジスタ 201B に停止状態を示すデータをセットする。これによって、第 2 のタイミング制御回

路 204B が起動される。

この第 2 のタイミング制御回路 204B は、第 23 図のタイミングチャートに示されているように、まず、信号 S2 によりリセット発生回路 12B を制御してリセット信号 RESET をアクティブにし、次に信号 T2 によりクロック切替え回路 13B を制御してクロック CLK を高速クロック CLK1 から低速クロック CLK2 に切替える。そして、リセットタイマ 206B によって規定される一定期間経過後、リセット信号 RESET をインアクティブにする。

リセット信号 RESET がインアクティブに遷移すると、CPU11B は、退避したレジスタを復帰して元の動作状態に戻り、そしてクロック CLK2 によって低速で動作する。

次に、第 24 図を参照して、第 2 のタイミング制御回路 204B の動作を説明する。

ディップスイッチの操作や、セットアップ処理やポップアップ処理におけるキーボード操作によってオペレータが第 3 モードを指定すると、CPU11B は、データ D3 をレジスタ 202B に設定すると共に、CPU11B 内のレジスタ退避、halt 命令の実行を行い、その後、レジスタ 201B に停止状態を示すデータをセットする。これによって、第 3 のタイミング制御回路 205B が起動される。

この第 3 のタイミング制御回路 205B は、第 24 図のタイミングチャートに示されているように、まず、信号 S2 によりリセット発生回路 12B を制御してリセット信号 RESET をアクティブにし、次に信号 T2 によりクロック

切替え回路 13B を制御してクロック CLK を低速クロック CLK 2 から高速クロック CLK 1 に切替える。そして、リセットタイマ 206B によって規定される一定期間経過後、リセット信号 RESET をインアクティブにする。

リセット信号 RESET がインアクティブに遷移すると、CPU 11B は、退避したレジスタを復帰して元の動作状態に戻り、そしてクロック CLK 1 によって高速で動作する。

以上説明したように、この第 3 実施例のポータブルコンピュータにおいては、高速クロック CLK 1 と低速クロック CLK 2 の 2 つのクロックが CPU 11B のクロック CLK として選択的に使用される。

この場合、クロック CLK の切替えは CPU 11B がリセットされた状態で行なわれる所以、CPU 11B の動作はクロック切替え時におけるクロックの位相の不連続には何等影響されない。また、CPU 11B をリセットする際にはその CPU 11 のレジスタ内容が退避される。この退避されたレジスタ内容は、クロックの切替えが終了し、リセット信号がインアクティブに設定された際に復帰される。この場合、クロックが切替えられてからリセット信号がアクティブからインアクティブに遷移するまでの期間は、遅延回路の手段によって適切に規定される。したがって、クロックが切替えられてからリセット信号がアクティブに維持される期間が短すぎることに起因する CPU 11B の誤動作を防止できると共に、その期間が長過ぎることに起因する動作性能の低下を防止することができる。

なお、このようなクロック切替えシステムは、内部発振器を持つC P Uのスリープモード機能の実現に特に適しているが、内部発振器をもたず外部クロックに同期して動作するC P Uに適用しても同様して誤動作を招くこと無く消費電力を低減できることはもちろんである。

また、ここでは、高速クロックC L K 1と低速クロックC L K 2の2つのクロック間での切替えを説明したが、動作速度の異なる3種類以上のクロックを使用し、それらクロック間で動作クロックを切替えることもできる。この場合、消費電力はクロックの周波数が低いほど低減できるで、スリープモード時には最も遅いクロックを使用することが好ましい。また、スリープモード時には、第1実施例のように、C P U 1 1 BにG N Dレベルの直流信号を供給することによってC P U 1 1 Bへのクロックの供給を停止してもよい。このようにすれば、さらに消費電流を低減することができる。

さらに、スリープモードの期間を長く維持するために、スリープモードの期間中のシステムタイマ割り込み要求I R Q 0は、割り込みコントローラ2 0 Bによってマスクする事が好ましい。このようにすれば、55m s単位で発生されるシステムタイマ割り込み要求I R Q 0が禁止される。このため、スリープモードの期間を55m s以上に設定可能となり、電力消費をより低減できる。

この場合、通常モードからスリープモードに移行する場合のC P U 1 1 Bの処理は、第25図のように行われる。

すなわち、この場合には、第19図に示したスリープモー

ド移行のためのサブルーチンのステップ S 1 3 - 2 ~ S 1 5 - 2 に、ステップ S 1 0 0 - 2 、およびステップ S 1 0 1 - 2 が加えられる。ステップ S 1 0 0 - 2 においては、 C P U 1 1 B は、リアルタイムクロック (R T C) 2 3 B のタイマ割り込み周期を 5 0 0 m s にセットする。これは、 5 0 0 m s を示すデータをリアルタイムクロック (R T C) 2 3 B 内の所定のレジスタに書き込むことによって実現される。ステップ S 1 0 1 - 2 においては、 C P U 1 1 B は、システムタイマ 2 2 B のタイマ割り込みをディセーブル、リアルタイムクロック (R T C) 2 3 B のタイマ割り込みをイネーブルにする。これは、割り込みコントローラ (P I C) 2 0 B の割り込みマスクレジスタに所定のマスクデータをライトすることによって実現される。

この結果、スリープモードにおいては、 5 5 m s 単位で発生されるシステムタイマ割り込み要求 I R Q 0 が禁止され、 5 0 0 m s 単位で発生されるリアルタイククロック (R T C) 2 3 B のタイマ割り込み要求 I R Q 8 が許可される。このため、スリープモードの設定期間を 5 5 m s 以上に設定可能となり、電力消費をより低減することができる。

ここで、リアルタイムクロック (R T C) 2 3 B のタイマ割り込み周期を 5 0 0 m s にセットした理由は、アプリケーションプログラムの時計機能をサポートするためである。すなわち、表示画面上に時刻をデジタル表示する機能を持つアプリケーションプログラムを実行している場合には、少なくとも 1 s 以内にタイマカウントを更新することが必要とされる。

このため、ここでは、500 ms 単位のタイマ割り込みを利用することによって、スリープモードの最大設定期間を500 ms に制限している。

また、このようにシステムタイマ割り込み要求IRQ0を禁止してスリープモードに移行した場合においては、通常モードからスリープモードに移行するためのCPU11Bの処理は、第26図のように行われる。

すなわち、この場合には、第20図に示したステップS23-2, S24-2に加え、ステップS102-2が実行される。ステップS102-2においては、CPU11Bは、システムタイマ22Bのタイマ割り込みをイネーブル、リアルタイムクロック(RTC)23Bのタイマ割り込みをディセーブルにする。これは、割り込みコントローラ(PIC)20Bの割り込みマスクレジスタに所定のマスクデータをライトすることによって実現される。これによって、通常モードにおいては、55 ms 単位でのタイマ割り込みが有効になる。

以下、この発明の第4実施例を説明する。

第27図には、この発明の第4実施例に係わるポータブルコンピュータのシステム構成が示されている。このポータブルコンピュータは、電圧制御発振機(VCO)を利用するこことによって、CPUのクロック周期数を滑らかに変化できるように構成されている。すなわち、このポータブルコンピュータは、システムバス10C、CPU11C、電圧切替え回路12C、電圧制御発振機(VCO)13C、リアルタ

イムクロック (R T C) 14°C、キーボードコントローラ (K B C) 15°C、システムタイマ 16°C、プログラマブル割り込みコントローラ (P I C) 17°C、およびダイナミック R A M (D R A M) 18°Cを備えている。

C P U 1 1 Cは、このポータブルコンピュータのこのシステム全体の制御を司るものであり、システムバス 10°Cを介して、電圧切り替え回路 12°C、リアルタイムクロック (R T C) 14°C、キーボードコントローラ (K B C) 15°C、システムタイマ 16°C、割り込みコントローラ (P I C) 17°C、およびダイナミック R A M (D R A M) 18°Cに接続されている。

C P U 1 1 Cは、例えばマイクロプロセッサ 80486から構成されており、内部的に高速クロックを生成して動作するために、P L L回路を含む内部発振器 111°Cを備えている。すなわち、このC P U 1 1 Cは、電圧制御発振器 (V C O) 13°Cから供給されるクロック C L Kの数倍のクロックを内部発振器 111°Cによって内部的に生成し、それを利用して高速動作する構成である。

C P U 1 1 Cは、電圧切替え回路 12°Cに対してクロック C L Kの切替え要求を発行する。このクロック切替え要求は、例えば、C P U 1 1 Cが高速クロックで動作する通常モードから低速クロックで動作するスリープモードに移行する時や、そのスリープモードから通常モードに復帰する時に発行される。

すなわち、C P U 1 1 Cは、実行中のアプリケーションプ

ログラムによってコールされるB I O S (Basic Input Output System)プログラムの実行により、スリープモード設定条件の設立の有無を判断し、条件成立時には、高速クロックから低速クロックへのクロック切替えを電圧切り替え回路12Cに指示する。スリープモード設定条件は、例えば、一定期間以上オペレータによるキー入力操作が行なわれなかった場合等、CPU11Cが待ち状態にある時に成立する。

また、低速クロックで動作しているスリープモード期間中に、割り込みコントローラ17Cからハードウェア割り込み信号INTが入力されると、CPU11Cは、スリープモードから復帰するために低速クロックから高速クロックへのクロック切替えを電圧切り替え回路12Cに指示する。

クロック切替えの指示は、この様にスリープモード機能を実行場合だけでなく、例えば、低速動作するように構成されたアプリケーションソフトやハードウェアオプション類を使用する場合にも行われる。この場合は、オペレータのキー入力操作等によってクロック切り替え要求がCPU11Cに通知され、それに応じてCPU11Cから電圧切替え回路12Cにクロック切替え指示が発行される。

電圧切替え回路12Cは、CPU11Cからのクロック切替え指示に応じて、電圧制御発振器(VCO)13Cに供給する制御電圧を変化させる。この場合、電圧切替え回路12Cは、電圧制御発振器(VCO)13Cの発振周波数が連続的に変化するように制御電圧を徐々に上昇または下降させる。この電圧切替え回路12Cの具体的構成については、

第30図乃至第32図を参照して後述する。

電圧制御発振器（VCO）13Cは、電圧切替え回路12Cからの制御電圧の値に応じて発振周波数が可変設定される構成のものであり、その発振出力はCPU11CにクロックCLKとして供給される。

第28図には、電圧切替え回路12Cから発生される制御電圧に対するクロックCLKの周期の変化特性が示されている。この例では、制御電圧が高くなるほど発振周波数が低くなるように電圧制御発振器（VCO）13Cが構成されている場合を想定している。

CPU11CのクロックCLKを高速クロックから低速クロックマに切替える場合、制御電圧は、初めは、ある一定の低い電圧値V1で安定している（期間A）。この期間Aにおいては、電圧制御発振器（VCO）13Cは、高速のクロックCLKを発生している。

この状態で、制御電圧が徐々に上昇されると、これに伴ってクロックCLKの周波数は徐々に低下され、クロックCLKの周期が徐々に長くなるように変化していく（期間B）。そして、最後に、制御電圧がある一定の高い電圧V2で安定されると、以降、電圧制御発振器（VCO）13Cから出力されるクロックCLKも低周波数に安定され、CPU11Cには低速クロックが供給される（期間C）。

ここで、重要なことは、期間（B）においては、クロックCLKの周波数および位相が連続的に変化していることである。つまり、クロックCLKの周波数は急速に切り替わるの

ではなく、高周波数から例えばその $1/2$ の低周波数に滑らかに連続して変化される。

また、C P U 1 1 CのクロックC L Kを低速クロックから高速クロックに切替える場合も、クロックC L Kの周波数および位相は、第29図に示されているように滑らかに連続して変化される。

第30図には、電圧切り替え回路12Cの第1の具体的が示されている。

この電圧切り替え回路12C-1は、D/A変換器を利用して制御電圧を変化させる構成のものであり、図示のように、レジスタ121Cと、D/A変換器122Cとから構成されている。レジスタ121Cには、C P U 1 1 Cから発行されるクロック周波数指示データが格納される。D/A変換器122Cは、レジスタ121Cに格納された指示データの値をデジタル値からアナログ値に変換する。例えば、指示データが高速クロックを指示するデータD1の場合には、D/A変換器122Cは、そのデータD1に対応するアナログ電圧V1を発生する。また、指示データが低速クロックを指示するデータD2（ここで、D1 > D2）の場合には、D/A変換器122Cは、そのデータD2に対応するアナログ電圧V2を発生する。

レジスタ121CのデータがC P U 1 1 CによってD1からD2に更新された時、D/A変換器122Cから出力されるアナログ電圧は、電圧V1から電圧V2に徐々に変化される。また、レジスタ121CのデータがD2からD1に更新

された時には、D/A変換器122Cから出力されるアナログ電圧は、電圧V2から電圧V1に徐々に変化される。

第31図には、電圧切り替え回路12の第2の具体的が示されている。

この電圧切り替え回路12C-2は、比較的大きな時定数を有する積分回路を用いて制御電圧を変化させる構成のものであり、図示のように、デコーダ123C、Dフリップフロップ124C、および積分回路125Cによって構成されている。

この電圧切り替え回路12C-2においては、デコーダ123Cによってバス10C上のアドレスがデコードされ、そのアドレスが所定の値の時にバス10C上の所定の1ビットデータがDフリップフロップ124Cにラッチされる。この1ビットデータはクロックCLKの周波数を指定するものであり、データ“0”は高速クロックを示し、データ“1”は低速クロックを示す。Dフリップフロップ124Cのラッチデータがデータ“0”からデータ“1”に変化された時、Dフリップフロップ124Cは“H”レベルのQ出力を発生する。この場合、電圧制御発振器(VCO)13Cの制御電圧は、積分回路125Cの時定数によって、電圧V1から電圧V2に徐々に上昇される。また、Dフリップフロップ124Cのラッチデータがデータ“1”からデータ“0”に変化された時には、電圧制御発振器(VCO)13Cの制御電圧は、積分回路125Cの時定数によって、電圧V2から電圧V1に徐々に低下される。

第32図には、電圧切り替え回路12Cの第3の具体的が示されている。

この電圧切り替え回路12C-3は、電圧制御発振器(VCO)13Cの発振出力を負帰還入力することにより、時定数の大きいPLL回路を構成している。

すなわち、電圧切り替え回路12C-3は、レジスタ126C、D/A変換器127C、電圧制御発振器(VCO)128C、およびコンパレータ129Cを備えている。レジスタ126Cには、CPU11Cから発行されるクロック周波数指示データが格納される。D/A変換器127Cは、レジスタ126に格納された指示データの値をデジタル値からアナログ値に変換する。

このアナログ出力は、電圧制御発振器(VCO)128Cにその制御電圧として入力される。電圧制御発振器(VCO)128Cの発振出力周波数は、アナログ出力電圧の上昇に伴って低下される。電圧制御発振器(VCO)128Cの発振出力の周波数は、コンパレータ129Cによって電圧制御発振器(VCO)13Cから帰還されるクロックCLKの周波数と比較される。コンパレータ129Cは、電圧制御発振器(VCO)128Cの発振出力と電圧制御発振器(VCO)13から帰還入力されるクロックCLKの位相が一致するよう、電圧制御発振器(VCO)13Cへの制御電圧を変化させる。この位相同期ループ(PLL)制御により、電圧制御発振器(VCO)13Cから出力されるクロックCLKは、周波数および位相が連続した状態で高速クロックから低速ク

ロックに変化される。

次に、第33図のフローチャートを参照して、第4実施例のポータブルコンピュータにおけるスリープモードへの移行動作とそのスリープモードからの復帰動作について説明する。

CPU11Cがアプリケーションプログラムの実行中に例えばキー入力待ち状態になると、通常、割り込み待ちファンクションのルーチンがアプリケーションプログラムによってコールされる。この割り込み待ちファンクションは、BIOSプログラムによって提供されるものである。

割り込み待ちファンクションルーチンでは、まず、CPU11Cは、キー入力割り込みの発生の有無を判断する（ステップS11-3）。この判断処理は、CPU11Cに割り込み信号INTが供給された時に、CPU11Cがその割り込みの要因を調べることによって実行される。割り込みの要因がキー入力割り込み要求IRQ1によるものか否かは、例えば、割り込みコントローラ17Cのステータスレジスタをリードすることによって決定される。キー入力割り込みが発生した時には、CPU11Cはキーボードコントローラ（KBC）15Cからキーコードを読み取り（ステップS12-3）、その後、アプリケーションプログラムの実行に戻る。

一方、キー入力割り込みが発生しなかった場合には、CPU11Cは、スリープモード設定条件が成立されたことを認識し、スリープモード設定のためのサブルーチンを実行する。ここでは、CPU11Cは、クロックCLKを高速ク

ロックから低速クロックに切り替えるために、電圧切り替え回路 12C に対して低速クロックを指定するデータを送信する（ステップ S13-3）。これにより、電圧切り替え回路 12C から出力される制御電圧は、高速クロックに対応する電圧 V1 から低速クロックに対応する電圧 V2 に徐々に上昇され、これに伴って電圧制御発信機（VCO）13C から出力されるクロック CLK の周波数は徐々に低下される。この結果、CPU11C は、低速のクロック CLK によって動作されるスリープモードに設定される。

この後、割り込みコントローラ 17C からのハードウェア割り込み信号 INT が CPU11C に入力されると（ステップ S14-3）、CPU11C は、低速クロックから高速クロックに切り替えるために、電圧切り替え回路 12C に対して、高速クロックを指定するデータを送信する（ステップ S15-3）。これにより、電圧切り替え回路 12C から出力される制御電圧は低速クロックに対応する電圧 V2 から高速クロックに対応する電圧 V1 に徐々に低下され、これに伴って電圧制御発振機（VCO）13C から出力されるクロック CLK の周波数は徐々に上昇される。この結果、クロック CLK は高速クロックになり、CPU11C はスリープモードから通常モードに復帰する。そして、CPU11C は、ハードウェア割り込み信号 INT に対応する割り込み処理を実行する（ステップ S16-3）。

以上説明したように、この第4実施例のポータブルコンピュータにおいては、電圧制御発振器（VCO）13C の発振

出力が C P U 1 1 C のクロック C L K として使用されており、そのクロック C L K は電圧制御発振器 (V C O) 1 3 C の発振周波数を可変設定することによって、例えば高速クロックから低速クロックに切替えられる。この場合、電圧制御発振器 (V C O) 1 3 C の発振出力の周波数は、電圧切り替え回路 1 2 C の制御により徐々に変化される。このため、クロック C L K が高速クロックから低速クロックに切り替わる時における位相の不連続等の問題が解消され、C P U 1 1 C の動作を保証することができる。したがって、C P U 1 1 C の動作を保証した状態でそのC P U 1 1 C のクロックを切り替えられるようになり、ポータブルコンピュータの消費電力の低減および互換性の確保を実現できる。

なお、このようなクロック切替えシステムは、P L L を含む内部発振器を持つC P U のスリープモード機能の実現に特に適しているが、内部発振器をもたず外部クロックに同期して動作するC P U に適用しても同様して誤動作を招くことなく消費電力を低減できることはもちろんである。

また、ここでは、高速クロックと低速クロックの2つのクロック間での切替えを説明したが、使用する電圧制御発振器の発振周波数の変化幅の範囲であれば、動作速度の異なる3種類以上のクロック間での動作クロックの切替えを行うこともできる。この場合、消費電力はクロックの周波数が低いほど低減できるで、スリープモード時には最も遅いクロックを使用することが好ましい。

さらに、スリープモードの期間を長く維持するために、ス

リープモードの期間中のシステムタイマ割り込み要求 I R Q 0は、割り込みコントローラ 17Cによってマスクする事が好ましい。このようにすれば、55m s 単位で発生されるシステムタイマ割り込み要求 I R Q 0が禁止される。このため、スリープモードの期間を55m s 以上に設定可能となり、電力消費をより低減できる。

この場合、CPU11Cのスリープモードへの移行動作とそのスリープモードからの復帰動作は、第34図のように行なわれる。

すなわち、この場合には、第33図に示したスリープモード移行のためのステップ S 13-3 の前に、ステップ S 100-3、およびステップ S 101-3 が実行される。ステップ S 100-3においては、CPU11Cは、リアルタイムクロック (RTC) 14C のタイマ割り込み周期を 500m s にセットする。これは、500m s を示すデータをリアルタイムクロック (RTC) 14C 内の所定のレジスタに書き込むことによって実現される。ステップ S 101-3においては、CPU11Cは、システムタイマ 16C のタイマ割り込みをディセーブル、リアルタイムクロック (RTC) 14C のタイマ割り込みをイネーブルにする。これは、割り込みコントローラ (PIC) 17C の割り込みマスクレジスタに所定のマスクデータをライトすることによって実現される。

この結果、スリープモードにおいては、55m s 単位で発生されるシステムタイマ割り込み要求 I R Q 0が禁止され、

500 ms 単位で発生されるリアルタイムクロック (RTC) 14C のタイマ割り込み要求 IRQ8 が許可される。このため、スリープモードの設定期間を 55 ms 以上に設定可能となり、電力消費をより低減することができる。

ここで、リアルタイムクロック (RTC) 14C のタイマ割り込み周期を 500 ms にセットした理由は、アプリケーションプログラムの時計機能をサポートするためである。すなわち、表示画面上に時刻をデジタル表示する機能を持つアプリケーションプログラムを実行している場合には、少なくとも 1 s 以内にタイマカウントを更新することが必要とされる。このため、ここでは、500 ms 単位のタイマ割り込みを利用することによって、スリープモードの最大設定期間を 500 ms に制限している。

また、通常モードからスリープモードに移行する時には、ステップ S15-3 と S16-3 の間に、ステップ S102-3 が実行される。ステップ S102-3においては、CPU11C は、システムタイマ 16C のタイマ割り込みをイネーブル、リアルタイムクロック (RTC) 14C のタイマ割り込みをディセーブルにする。これは、割り込みコントローラ (PIC) 17C の割り込みマスクレジスタに所定のマスクデータをライトすることによって実現される。これによって、通常モードにおいては、55 ms 単位でのタイマ割り込みが有効になる。

次に、この発明の第 5 実施例を説明する。

この第 5 実施例のポータブルコンピュータの CPU スリー

プモードにおいては、クロック CLK の切り替えは行なわれず、CPU は Halt 状態を維持する。Halt 状態においては CPU によるバスアクセスが実行されないので、クロック CLK の周波数を低下させなくても消費電力の低減を図ることができる。

第35図には、第5実施例のポータブルコンピュータの構成が示されている。このポータブルコンピュータは、AC 商用電源またはコンピュータ本体に着脱自在に装着されるバッテリによって駆動されるコンピュータであり、CPU 11D、BIOS-ROM 12D、システムタイマ 13D、リアルタイムクロック (RTC) 14D、キーボードコントローラ (KBC) 15D、プログラマブル割り込みコントローラ (PIC) 16D、ダイナミックRAM (DRAM) 17D を備えている。

CPU 11D はこのシステム全体の制御を司るものであり、システムバス 10D を介して各コンポーネント、すなわち、 BIOS-ROM 12D、システムタイマ 13D、リアルタイムクロック (RTC) 14D、キーボードコントローラ (KBC) 15D、プログラマブル割り込みコントローラ (PIC) 16D、ダイナミックRAM (DRAM) 17D に接続されている。この CPU 11D は、例えば前述のマイクロプロセッサ 80486 から構成されるものであり、内部的に高速クロックを生成するために、PLL 回路を含む内部発振器 111D を備えている。すなわち、この CPU 11D は、クロック CLK の数倍のクロックを内部発振器 111D

によって内部的に生成し、それを利用して高速動作する構成である。

また、C P U 1 1 Dは、実行中のアプリケーションプログラムによってコールされるB I O S (Basic Input Output System)プログラムの実行により、スリープモード設定条件の設定の有無を判断し、条件成立時には、動作停止のためのH a l t命令の実行を行う。スリープモードの設定条件は、例えば、一定期間以上オペレータによるキー入力操作が行なわれなかった場合等に成立する。

システムタイマ13Dは、例えば55m sの周期で定期的にタイマ割り込み要求I R Q 0を発生するタイマである。このタイマ割り込み要求I R Q 0は、割り込みコントローラ16Dに供給される。リアルタイムクロック(R T C)14Dは、時計機能やカレンダ機能を実現するためのモジュールであり、その内部メモリには電源遮断時にもその記憶内容が消失されないように、バックアップ用電源が常時供給されている。また、リアルタイムクロック(R T C)14Dは、例えば500m sの周期で定期的にタイマ割り込み要求I R Q 8を発生する。このタイマ割り込み要求I R Q 8は、割り込みコントローラ16Dに供給される。キーボードコントローラ(K B C)15Dは、このポータブルコンピュータ本体に組み込まれたキーボードを制御するためのものであり、キーボードのキーマトリクスをスキャンして押下キーに対応するキーデータ(スキャンコード)を生成する。また、この時、キーボードコントローラ(K B C)15Dはキー入力

を C P U 1 1 D に通知するために、キー入力割り込み要求 I R Q 1 を発生する。このキー入力割り込み要求 I R Q 1 は、割り込みコントローラ 1 6 D に供給される。

割り込みコントローラ 1 6 D は、ハードウェア割り込み信号 I N T を C P U 1 1 D に供給する。すなわち、割り込みコントローラ 1 6 D は、タイマ割り込み要求 I R Q 0 、キー入力割り込み要求 I R Q 1 、タイマ割り込み要求 I R Q 8 のいずれかを受信した時、ハードウェア割り込み信号 I N T を発生する。この場合、タイマ割り込み要求 I R Q 0 とタイマ割り込み要求 I R Q 8 の一方は、割り込みコントローラ 1 6 D 内の割り込みマスクレジスタ 6 1 D によって選択的にマスク可能である。ダイナミック R A M (D R A M) 1 7 D は C P U 1 1 D によって実行されるアプリケーションプログラム等を格納するためのものである。

次に、第 36 図のフローチャートを参照して、このポータブルコンピュータにおけるスリープモードへの移行動作とそのスリープモードからの復帰動作について説明する。

C P U 1 1 D がアプリケーションプログラムの実行中に例えばキー入力待ち状態になると、割り込み待ちファンクションのルーチンがアプリケーションプログラムによってコールされる。この割り込み待ちファンクションは、B I O S プログラムによって提供されるものである。

割り込み待ちファンクションルーチンでは、まず、C P U 1 1 D は、キー入力割り込みの発生の有無を判断する（ステップ S 1 1 - 4）。この判断処理は、C P U 1 1 D に割り込

み信号INTが供給された時に、CPU11Dがその割り込みの要因を調べることによって実行される。割り込みの要因がキー入力割り込み要求IRQ1によるものか否かは、例えば、割り込みコントローラ16Dのステータスレジスタをリードすることによって決定される。キー入力割り込みが発生した時には、CPU11Dはキーボードコントローラ(KBC)15Dからキーコードを読み取り(ステップS12-4)、その後、アプリケーションプログラムの実行に戻る。

一方、キー入力割り込みが発生しなかった場合には、CPU11Dは、スリープモード設定条件が成立されたことを認識し、スリープモード設定のための処理を実行する。ここでは、CPU11Dは、まず、リアルタイムクロック(RTC)14Dのタイマ割り込み周期を500msにセットする(ステップS13-4)。これは、500msを示すデータをリアルタイムクロック(RTC)14D内のRTCレジスタ41Dに書き込むことによって実現される。次いで、CPU11Dは、システムタイマ13Dのタイマ割り込みをディセーブル、リアルタイムクロック(RTC)14Dのタイマ割り込みをイネーブルにする(ステップS14-4)。これは、割り込みコントローラ(PIC)16Dの割り込みマスクレジスタ61Dに所定のマスクデータをライトすることによって実現される。

この後、CPU11Dは動作停止のためのHalt命令(HLT)を実行する(ステップS15-4)。この

Halt 命令は、CPU11Dがシステムバス10Dを使用をすることを防止する。CPU11DのHalt状態は、割り込みコントローラ16Dからハードウェア割り込み信号INTが入力されるまで維持される。

CPU11DがHalt状態の期間においては、55ms単位で発生されるシステムタイマ割り込み要求IRQ0が禁止され、500ms単位で発生されるリアルタイムクロック(RTC)16Dのタイマ割り込み要求IRQ8が許可されている。このため、CPU11DのHalt状態は、55ms以上の期間維持することができる。

ここで、リアルタイムクロック(RTC)14Dのタイマ割り込み周期を500msにセットした理由は、アプリケーションプログラムの時計機能をサポートするためである。すなわち、表示画面上に時刻をデジタル表示する機能を持つアプリケーションプログラムを実行している場合には、少なくとも1s以内にタイマカウントを更新することが必要とされる。このため、ここでは、500ms単位のタイマ割り込みを利用することによって、スリープモードの最大設定期間を500msに制限している。

この後、割り込みコントローラ16Dからのハードウェア割り込み信号INTがCPU11Dに入力されると(ステップS16-4)、CPU11Dは、システムタイマ13Dのタイマ割り込みをイネーブル、リアルタイムクロック RTC)14Dのタイマ割り込みをディセーブルにする(ステップS17-4)。そして、CPU11Dは、割り込

み信号 INT に対応する所定の割り込み処理を実行する（ステップ S 18-4）。

次に、リアルタイムクロック（RTC）14DのRTCレジスタ41Dの構成の一例を説明する。RTCレジスタ41Dは、第37図および第38図にそれぞれ示されている2個の8ビットレジスタ411, 412から構成されている。

レジスタ411に於いて、MSBのデータUIPは、タイマのアップデートが行なわれているか否かを示すものであり、“1”はタイマのアップデートが行なわれているか又は開始直前にあることを示し、“0”はアップデートが行なわれていないことを示す。3ビット目から0ビット目までのデータRS3～RS0は、リアルタイムクロック（RTC）14Dのタイマ割込みの周期を示す設定情報であり、RS3, RS2, RS1, RS0 = “1111”的とき、割込み周期は500msとなる。

レジスタ412に於いて、ビット7のデータSETは、アップデートサイクルであるか否かを示すビット情報であり、“1”的とき、アップデートサイクルを中断して、データ設定を可能とする。6ビット目のデータPIEは、周期的タイマ割込み要求を許可／禁止するビット情報であり、“1”的とき、周期的割込み要求を許可し、“0”的とき、周期的割込み要求を禁止する。5ビット目のデータAIEは、アラーム割込み要求を許可／禁止するビット情報である。4ビット目のデータUIEは、アップデート割込み要求を許可／禁止するビット情報である。その他のビット情報の詳細はここで

は省略する。

次に、割り込みコントローラ 16D の割り込みマスクレジスタ 61D の構成の一例を説明する。割り込みマスクレジスタ 61D は、第 39 図および第 40 図にそれぞれ示されている 2 個の 8 ビットレジスタ 611, 612 から構成されている。

レジスタ 611 に於いて、1 ビット目のデータ KB は、キーボードコントローラ 15D からの割込み要求 IRQ1 を許可／禁止するビット情報である。データ KB = “1” の時、割込み要求 IRQ1 は許可され、データ KB = “0” の時、割込み要求 IRQ1 は禁止される。0 ビット目のデータ STM R は、システムタイマ 13D からの割込み要求 IRQ0 を許可／禁止するビット情報であり、データ STM R = “1” の時、割込み要求 IRQ0 は許可され、データ STM R = “0” の時、割込み要求 IRQ0 は禁止される。

レジスタ 612 に於いて、0 ビット目のデータ RTC は、リアルタイムクロック (RTC) 14D からのタイマ割込み要求 IRQ8 を許可／禁止するビット情報であり、データ RTC = “1” のとき、タイマ割込み要求 IRQ8 が許可され、データ RTC = “0” のとき、タイマ割込み要求 IRQ8 が禁止される。

第 41 図には、割り込みコントローラ 16D の構成の一例が示されている。ここでは、2 つのタイマ割込み要求 IRQ0, IRQ8 の一方をマスクするための構成についてのみ示

されている。

割り込みコントローラ 16D には、AND ゲート G1, G2, OR ゲート G3 が設けられている。AND ゲート G1 の第 1 入力には、システムタイマ 13D からのタイマ割込み要求 IRQ0 が入力される。AND ゲート G1 の第 2 入力は、割り込みマスクレジスタ 61D の所定ビット（第 39 図のレジスタ 611 の 0 ビット目）に接続されている。この AND ゲート G1 の出力は、OR ゲート G3 の第 1 入力に供給される。AND ゲート G2 の第 1 入力には、リアルタイムクロック 14D からのタイマ割込み要求 IRQ8 が入力される。AND ゲート G2 の第 2 入力は、割り込みマスクレジスタ 61D の所定ビット（第 40 図のレジスタ 612 の 0 ビット目）に接続されている。この AND ゲート G2 の出力は、OR ゲート G3 の第 2 入力に供給される。

以上のように、この第 5 実施例においては、CPU 11D の Hold 状態を延ばす構成としたことにより、クロックの切り替えを行なうことなく、CPU 11D の電力消費を簡単な構成で効果的に低減することができる。

また、第 37 図、第 38 図の RTC レジスタの構成、第 39 図、第 40 図の割り込みマスクレジスタ、および第 41 図の割り込みコントローラの構成は、前述の第 1 乃至第 4 実施例のシステムについても同様に適用することができる。

以上、この発明の実施例を図面を参照して説明したが、この発明の技術的範囲はこれら実施例に制限されるものではなく、種々変形可能であることは持ち論である。

産業上の利用可能性

以上のように、この発明によれば、C P Uの誤動作を招くことなく効率良くその消費電力を低減することができるので、特にバッテリ駆動型のポータブルコンピュータに好適である。

請求の範囲

1. C P Uと、このC P Uにクロックを供給するクロック発生回路と、システムバスを介して前記C P Uに接続される各種周辺回路を有するポータブルコンピュータであって、

前記C P Uをスリープモードに設定するための所定のモード設定条件の成立の有無を判別し、条件成立に応答して前記C P Uのレジスタのデータをメモリに退避する手段と、

前記データの退避に応答して、前記C P Uに供給されるリセット信号をアクティブステートに設定することによって前記C P Uをリセットすると共に、前記クロックの供給を停止するクロック停止手段と、

前記周辺回路から前記C P Uへの割り込み要求に応答して、前記クロックの供給を再開すると共に、前記リセット信号をインアクティブステートに設定することによって前記C P Uを再スタートさせる手段と、

前記リセット信号のインアクティブステートの設定に応答して、前記メモリから前記C P Uにデータを復帰する手段とを具備するポータブルコンピュータ。

2. 前記周辺回路は、前記C P Uに第1周期で定期的に割り込み要求を発行するタイマを含む請求の範囲第1項記載のポータブルコンピュータ。

3. 前記データの退避に応答して、前記タイマからの発行される割り込み要求の周期を前記第1周期からそれよりも長い第2周期に変更する手段とをさらに具備する請求の範囲第

2項記載のポータブルコンピュータ。

4. C P Uと、このC P Uにクロックを供給するクロック発生回路と、システムバスを介して前記C P Uに接続される各種周辺回路を有するポータブルコンピュータであって、

前記C P Uをスリープモードに設定するための所定のモード設定条件の成立の有無を判別し、条件成立に応答して前記C P Uのレジスタのデータをメモリに退避する手段と、

前記データの退避に応答して、前記C P Uに供給されるリセット信号をアクティブステートに設定することによって前記C P Uをリセットすると共に、前記C P Uへの電源供給を停止する電源停止手段と、

前記周辺回路から前記C P Uへの割り込み要求に応答して、前記C P Uへの電源供給を再開すると共に、前記リセット信号をインアクティブステートに設定することによって前記C P Uを再スタートさせる手段と、

前記リセット信号のインアクティブステートの設定に応答して、前記メモリから前記C P Uにデータを復帰する手段とを具備するポータブルコンピュータ。

5. 前記C P Uへの電源供給の停止に応答して、前記システムバスを介して前記周辺回路から前記C P Uに流れ込む電流を遮断するために前記C P Uを前記システムバスから電気的に分離する手段をさらに具備する請求の範囲第4項記載のポータブルコンピュータ。

6. 前記周辺回路は、前記C P Uに第1周期で定期的に割り込み要求を発行するタイマを含む請求の範囲第4項記載の

ポータブルコンピュータ。

7. 前記スリープモードの条件成立に応答して、前記タイマからの発行される割り込み要求の周期を前記第1周期からそれよりも長い第2周期に変更する手段とをさらに具備する請求の範囲第6項記載のポータブルコンピュータ。

8. C P Uと、システムバスを介して前記C P Uに接続される各種周辺回路と、第1クロックおよびそれよりも低周波数の第2のクロックを発生するクロック発生回路とを有するポータブルコンピュータであって、

前記C P Uをスリープモードに設定するための所定のモード設定条件の成立の有無を判別し、条件成立に応答して前記C P Uのレジスタのデータをメモリに退避する手段と、

第1のタイミング信号に応答して、前記C P Uに供給されるリセット信号をアクティブに設定することによって前記C P Uをリセットするリセット手段と、

第2のタイミング信号に応答して、前記C P Uに供給するクロックを前記第1クロックから前記第2クロックに切り替える第1のクロック切替え手段と、

前記データの退避に応答して前記第1のタイミング信号を発生し、前記第1のタイミング信号を所定時間遅延させることによって前記第2のタイミング信号を発生する第1の遅延回路と、

第3のタイミング信号に応答して、前記C P Uに供給するクロックを前記第2クロックから前記第1クロックに切り替える第2のクロック切替え手段と、

第4のタイミング信号に応答して、前記リセット信号をインアクティブステートに設定することによって前記C P Uを再スタートさせるリセット解除手段と、

前記周辺回路から前記C P Uへの割り込み要求に応答して前記第3のタイミング信号を発生し、前記第3のタイミング信号を所定時間遅延させることによって前記第4のタイミング信号を発生する第2の遅延回路と、

前記リセット信号のインアクティブステートの設定に応答して、前記メモリから前記C P Uにデータを復帰する手段とを具備するポータブルコンピュータ。

9. 前記周辺回路は、前記C P Uに第1周期で定期的に割り込み要求を発行するタイマを含む請求の範囲第8項記載のポータブルコンピュータ。

10. 前記データの退避に応答して、前記タイマから発行される割り込み要求の周期を前記第1周期からそれよりも長い第2周期に変更する手段とをさらに具備する請求の範囲第9項記載のポータブルコンピュータ。

11. 外部から供給されるクロックに応じた速度で動作するC P Uを有するポータブルコンピュータであって、

制御電圧に応じて発振周波数が可変設定される電圧制御発振器と、

前記C P Uからのクロックの切替え要求に応じて、前記電圧制御発振器に供給される前記制御電圧の値を上昇または下降させる電圧制御手段とを具備し、

前記電圧制御発振器の発振出力が前記C P Uに前記クロック

クとして供給されるポータブルコンピュータ。

12. 前記電圧制御発振器と前記電圧制御手段によって位相同期ループが構成されるように、前記電圧制御発振器の発振出力は前記電圧制御手段に帰還入力されている請求の範囲第11項記載のポータブルコンピュータ。

13. 通常動作モードと低消費電流モードとが切替え可能なC P Uを備えたポータブルコンピュータであって、


第1の周期で定期的に割り込み要求を発生する第1のタイマ手段と、

前記第1の周期よりも長い第2周期で定期的に割り込み要求を発生する第2のタイマ手段と、

前記第1または第2のタイマ手段からの割り込み要求に応答して、前記C P Uを前記低消費電流モードから前記通常モードに切り替えるためのタイマ割り込み信号を発生する手段と、

前記C P Uが前記低消費電流モードにある時は前記第1のタイマ手段の割込み要求が禁止され、前記第2のタイマ手段の割込み要求が許可されるように、前記C P Uが前記低消費電流モードか前記通常動作モードかに応じて前記第1のタイマ手段の割込み要求を選択的にマスクする割り込みマスク手段とを具備するポータブルコンピュータ。

1 / 36



F I G. 1

2 / 36






FIG. 2

3 / 36



F | G. 3

4 / 36



F | G. 4

5 / 36






FIG. 5




F I G. 6




スリープモードへ移行するためのサブルーチン

F | G. 7



F | G. 8

9 / 36



6




FIG. 10




FIG. 11

12/36




FIG. 12

13/36




FIG. 13





FIG. 14



スリープモードへ移行するためのサブルーチン

F I G. 15




FIG. 16




FIG. 17

18/36




FIG. 18




FIG. 19

20/36




FIG. 20

21/36




FIG. 21




FIG. 22

23/36




FIG. 23

24/36





FIG. 24



スリープモードへ移行するためのサブルーチン

F I G. 25




FIG. 26

27/36




FIG. 27

28/36




FIG. 28




FIG. 29

29/36




FIG. 30




FIG. 31

30/36





FIG. 32



32/36




FIG. 34





FIG. 35



35/36




FIG. 37




FIG. 38




FIG. 39




FIG. 40

36/36




FIG. 41

INTERNATIONAL SEARCH REPORT

International Application No PCT/JP92/01219

I. CLASSIFICATION OF SUBJECT MATTER (if several classification symbols apply, indicate all) ⁶

According to International Patent Classification (IPC) or to both National Classification and IPC

Int. Cl⁵ G06F1/06, 1/08, 1/32, 9/46

II. FIELDS SEARCHED

Minimum Documentation Searched ⁷

Classification System	Classification Symbols
IPC	G06F1/06, 1/08, 1/32, 9/46

Documentation Searched other than Minimum Documentation
to the Extent that such Documents are Included in the Fields Searched ⁸

Jitsuyo Shinan Koho 1980 - 1992
Kokai Jitsuyo Shinan Koho 1980 - 1992

III. DOCUMENTS CONSIDERED TO BE RELEVANT ⁹

Category *	Citation of Document, ¹¹ with indication, where appropriate, of the relevant passages ¹²	Relevant to Claim No. ¹³
Y	JP, A, 61-182123 (NEC Corp.), August 14, 1986 (14. 08. 86), (Family: none)	1, 4, 8
Y	JP, A, 61-147323 (Toshiba Corp.), July 5, 1986 (05. 07. 86), Lower right column, page 3 (Family: none)	1
Y	JP, A, 56-147216 (NEC Corp.), November 16, 1981 (16. 11. 81), (Family: none)	1
Y	JP, A, 61-220016 (Fujitsu Ltd.), September 30, 1986 (30. 09. 86), P. 1 (Family: none)	2, 3, 6, 7, 9, 10, 13
Y	JP, A, 59-11422 (Citizen Watch Co., Ltd.), January 21, 1984 (21. 01. 84), Lower left column, page 2 (Family: none)	3, 7, 10, 13

- * Special categories of cited documents: ¹⁰
 - "A" document defining the general state of the art which is not considered to be of particular relevance
 - "E" earlier document but published on or after the international filing date
 - "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 - "O" document referring to an oral disclosure, use, exhibition or other means
 - "P" document published prior to the international filing date but later than the priority date claimed
- "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step
- "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
- "&" document member of the same patent family

IV. CERTIFICATION

Date of the Actual Completion of the International Search	Date of Mailing of this International Search Report
November 6, 1992 (06. 11. 92)	December 1, 1992 (01. 12. 92)
International Searching Authority Japanese Patent Office	Signature of Authorized Officer

FURTHER INFORMATION CONTINUED FROM THE SECOND SHEET

Y	JP, A, 60-256826 (Mitsubishi Electric Corp.), December 18, 1985 (18. 12. 85), (Family: none)	4
Y	JP, A, 57-25059 (Toshiba Corp.), February 9, 1982 (09. 02. 82), P. 1 (Family: none)	5
Y	JP, A, 3-98188 (Toppan Printing Co., Ltd.), April 23, 1991 (23. 04. 91), Lower left column, page 3 (Family: none)	8
Y	JP, A, 60-81627 (Matsushita Electric	11

V. OBSERVATIONS WHERE CERTAIN CLAIMS WERE FOUND UNSEARCHABLE¹

This international search report has not been established in respect of certain claims under Article 17(2) (a) for the following reasons:

1. Claim numbers , because they relate to subject matter not required to be searched by this Authority, namely:

2. Claim numbers , because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:

3. Claim numbers , because they are dependent claims and are not drafted in accordance with the second and third sentences of PCT Rule 6.4(a).

VI. OBSERVATIONS WHERE UNITY OF INVENTION IS LACKING²

This International Searching Authority found multiple inventions in this international application as follows:

1. As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims of the international application.

2. As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims of the international application for which fees were paid, specifically claims:

3. No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claim numbers:

4. As all searchable claims could be searched without effort justifying an additional fee, the International Searching Authority did not invite payment of any additional fee.

Remark on Protest

- The additional search fees were accompanied by applicant's protest.
- No protest accompanied the payment of additional search fees.

FURTHER INFORMATION CONTINUED FROM THE SECOND SHEET

Ind. Co., Ltd.),
 May 9, 1985 (09. 05. 85),
 (Family: none)

V. OBSERVATIONS WHERE CERTAIN CLAIMS WERE FOUND UNSEARCHABLE¹

This international search report has not been established in respect of certain claims under Article 17(2) (a) for the following reasons:

1. Claim numbers, because they relate to subject matter not required to be searched by this Authority, namely:

2. Claim numbers, because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:

3. Claim numbers, because they are dependent claims and are not drafted in accordance with the second and third sentences of PCT Rule 6.4(a).

VI. OBSERVATIONS WHERE UNITY OF INVENTION IS LACKING²

This International Searching Authority found multiple inventions in this international application as follows:

1. As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims of the international application.

2. As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims of the international application for which fees were paid, specifically claims:

3. No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claim numbers:

4. As all searchable claims could be searched without effort justifying an additional fee, the International Searching Authority did not invite payment of any additional fee.

Remark on Protest

- The additional search fees were accompanied by applicant's protest.
- No protest accompanied the payment of additional search fees.

国際調査報告

国際出願番号PCT/JP 92/01219

I. 発明の属する分野の分類

国際特許分類 (IPC) Int. CL⁵
 G 06 F 1/06, 1/08, 1/32, 9/46

II. 国際調査を行った分野

調査を行った最小限資料

分類体系	分類記号
IPC	G 06 F 1/06, 1/08, 1/32, 9/46

最小限資料以外の資料で調査を行ったもの

日本国実用新案公報 1980-1992年
 日本国公開実用新案公報 1980-1992年

III. 関連する技術に関する文献

引用文献の カテゴリー [*]	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
Y	JP, A, 61-182123 (日本電気株式会社), 14. 8月. 1986 (14. 08. 86), (ファミリーなし)	1, 4, 8
Y	JP, A, 61-147323 (株式会社 東芝), 5. 7月. 1986 (05. 07. 86), P. 3, 右下欄, (ファミリーなし)	1
Y	JP, A, 56-147216 (日本電気株式会社), 16. 11月. 1981 (16. 11. 81), (ファミリーなし)	1
Y	JP, A, 61-220016 (富士通株式会社), 30. 9月. 1986 (30. 09. 86), P. 1, (ファミリーなし)	2, 3, 6, 7, 9, 10, 13
Y	JP, A, 59-11422 (シチズン時計株式会社), 21. 1月. 1984 (21. 01. 84),	3, 7, 10, 13

※引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」先行文献ではあるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日
 若しくは他の特別な理由を確立するために引用する文献
 (理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願の
 日の後に公表された文献

「T」国際出願日又は優先日の後に公表された文献であって出
 願と矛盾するものではなく、発明の原理又は理論の理解
 のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新
 規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の
 文献との、当業者にとって自明である組合せによって進
 步性がないと考えられるもの

「&」同一パテントファミリーの文献

IV. 認証

国際調査を完了した日 06.11.92	国際調査報告の発送日 01.12.92
国際調査機関 日本国特許庁 (ISA/JP)	権限のある職員 特許庁審査官 林 純樹

第2ページから続く情報

(III欄の続き)

P. 2, 左下欄, (ファミリーなし)

Y	JP, A. 60-256826 (三菱電機株式会社), 18.12月. 1985 (18.12.85), (ファミリーなし)	4
Y	JP, A. 57-25059 (株式会社 東芝), 9.2月. 1982 (09.02.82), P. 1, (ファミリーなし)	5
Y	JP, A. 3-98188 (凸版印刷株式会社),	8

V. 一部の請求の範囲について国際調査を行わないときの意見

次の請求の範囲については特許協力条約に基づく国際出願等に関する法律第8条第3項の規定によりこの国際調査報告を作成しない。その理由は、次のとおりである。

1. 請求の範囲 _____ は、国際調査をすることを要しない事項を内容とするものである。

2. 請求の範囲 _____ は、有効な国際調査をすることができる程度にまで所定の要件を満たしていない国際出願の部分に係るものである。

3. 請求の範囲 _____ は、従属請求の範囲でありかつPCT規則6.4(a)第2文の規定に従って起草されていない。

VI. 発明の単一性の要件を満たしていないときの意見

次に述べるようにこの国際出願には二以上の発明が含まれている。

1. 追加して納付すべき手数料が指定した期間内に納付されたので、この国際調査報告は、国際出願のすべての調査可能な請求の範囲について作成した。

2. 追加して納付すべき手数料が指定した期間内に一部分しか納付されなかつたので、この国際調査報告は、手数料の納付があった発明に係る次の請求の範囲について作成した。
請求の範囲 _____

3. 追加して納付すべき手数料が指定した期間内に納付されなかつたので、この国際調査報告は、請求の範囲に最初に記載された発明に係る次の請求の範囲について作成した。
請求の範囲 _____

4. 追加して納付すべき手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加して納付すべき手数料の納付を命じなかつた。

追加手数料異議の申立てに関する注意

追加して納付すべき手数料の納付と同時に、追加手数料異議の申立てがされた。

追加して納付すべき手数料の納付に際し、追加手数料異議の申立てがされなかつた。

III. 関連する技術に関する文献（第2ページからの続き）		
引用文献の カテゴリ	引用文献名及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
Y	<p>23. 4月. 1991 (23. 04. 91), P. 3, 左下欄, (ファミリーなし)</p> <p>JP, A, 60-81627 (松下電器産業株式会社), 9. 5月. 1985 (09. 05. 85), (ファミリーなし)</p>	11