



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2012년04월25일
(11) 등록번호 10-1138944
(24) 등록일자 2012년04월16일

(51) 국제특허분류(Int. Cl.)

H01L 33/08 (2010.01)

(21) 출원번호 10-2005-0007310

(22) 출원일자 2005년01월26일

심사청구일자 2009년11월17일

(65) 공개번호 10-2006-0086534

(43) 공개일자 2006년08월01일

(56) 선행기술조사문헌

US06410942 B1*

US6547249 B2

US4775645 A

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

서울옵토디바이스주식회사

경기도 안산시 단원구 산단로163번길 65-16, 1동
36호 (원시동)

(72) 발명자

이정훈

경기 광명시 소하동 28-2

(74) 대리인

특허법인에이아이피

전체 청구항 수 : 총 10 항


심사관 : 김갑병

(54) 발명의 명칭 직렬 연결된 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법

(57) 요약

직렬 연결된 복수개의 발광셀들을 갖는 발광소자 및 그것을 제조하는 방법이 개시된다. 이 발광소자는 기판 상에 형성된 버퍼층을 포함한다. 복수개의 막대형상의 발광셀들이 버퍼층 상에 서로 이격되어 위치한다. 발광셀들은 각각 N층, 활성층 및 P층을 구비한다. 한편, 전선들이 이격된 발광셀들을 직렬 또는 병렬 연결한다. 이에 따라, 직렬 연결된 발광셀들의 어레이들을 서로 반대방향으로 흐르는 전류에 의해 구동되도록 연결하므로써, 교류전원을 사용하여 직접 구동시킬 수 있는 발광소자를 제공할 수 있다.

대표도 - 도5



특허청구의 범위

청구항 1

기관 상에 형성된 버퍼층;

상기 버퍼층 상에 막대형상으로 상호 이격되게 형성되고, 각각이 N층, 활성층 및 P층을 구비하는 복수개의 발광 셀들;

상기 이격된 발광셀들을 직렬 연결하여 발광셀들의 제1 직렬 어레이를 형성하는 전선들; 및
절연막을 포함하고,

상기 버퍼층의 상부면은 제1 영역들 및 상기 제1 영역들을 둘러싸는 제2 영역을 포함하고, 상기 발광셀들은 각각 상기 제1 영역들에서 직접 상기 버퍼층의 상부면 상에 위치하고, 상기 절연막은 상기 제2 영역에서 직접 상기 버퍼층의 상부면 상에 위치하는 것을 특징으로 하는 발광소자.

청구항 2

청구항 1에 있어서,

상기 버퍼층은 III-N계 물질인 것을 특징으로 하는 발광소자.

청구항 3

청구항 1에 있어서,

상기 막대형상의 발광셀들은 질화갈륨계 화합물로 형성된 것을 특징으로 하는 발광소자.

청구항 4

청구항 1에 있어서,

상기 절연막은 상기 발광셀들 사이의 빈공간을 채우는 발광소자.

청구항 5

청구항 1에 있어서, 상기 P층의 상부면은 상기 절연막의 상부면과 동일 평면을 이루는 발광소자.

청구항 6

청구항 1 내지 5 중 어느 한 항에 있어서, 상기 활성층 및 상기 P층 각각은 상기 버퍼층으로부터 멀어지는 방향으로 연장하는 측면을 포함하되, 상기 활성층의 측면 및 상기 P층의 측면은 식각된 표면을 포함하고,

상기 버퍼층으로부터 멀어지는 방향으로 연장하는 상기 N층의 측면 중 적어도 일부는 비식각 표면인 것을 특징으로 하는 발광소자.

청구항 7

청구항 6에 있어서, 상기 N층은 막대 형상인 발광소자.

청구항 8

청구항 7에 있어서, 상기 N층은 원통형 막대 형상인 발광소자.

청구항 9

청구항 6에 있어서,

상기 버퍼층 상에 막대형상으로 상호 이격되게 형성되고, 각각이 N층, 활성층 및 P층을 구비하는 복수개의 제2 발광셀들; 및

상기 이격된 발광셀들을 직렬 연결하여 상기 제2 발광셀들의 제2 직렬 어레이를 형성하는 전선들을 포함하고,

상기 발광셀들의 제1 직렬 어레이는 교류 전원의 양의 위상에 의해 구동되고, 상기 제2 발광셀들의 제2 직렬 어

레이는 상기 교류 전원의 음의 위상에 의해 구동되도록 배치된 것을 특징으로 하는 발광소자.

청구항 10

청구항 1에 있어서,

상기 버퍼층 상에 막대형상으로 상호 이격되게 형성되고, 각각이 N층, 활성층 및 P층을 구비하는 복수개의 제2 발광셀들; 및

상기 이격된 발광셀들을 직렬 연결하여 상기 제2 발광셀들의 제2 직렬 어레이를 형성하는 전선들을 포함하고,

상기 발광셀들의 제1 직렬 어레이는 교류 전원의 양의 위상에 의해 구동되고, 상기 제2 발광셀들의 제2 직렬 어레이는 상기 교류 전원의 음의 위상에 의해 구동되도록 배치된 것을 특징으로 하는 발광소자.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

[0010] 본 발명은 발광 소자에 관한 것으로, 더욱 상세하게는 하나의 기관 상에 직렬 어레이들을 형성하는 복수개의 발광셀들을 구비함으로써 교류전원을 사용하여 직접 구동시킬 수 있는 복수개의 발광셀들을 갖는 발광 소자에 관한 것이다.

[0011] 발광 다이오드는 다수 캐리어가 전자인 N형 반도체와 다수 캐리어가 정공인 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 이들 전자와 정공의 재결합에 의하여 소정의 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 이용되고 있으며, 기존의 백열전구 및 형광등을 대체하여 일반 조명용도로 그 사용 영역을 넓히고 있다.

[0012] 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길다. 기존의 조명 장치에 비해, 발광 다이오드의 소모 전력은 수 내지 수 십분의 1에 불과하고, 수명은 수 내지 수 십배 길어, 소모 전력의 절감과 내구성 측면에서 매우 우수하다.

[0013] 그러나, 발광 다이오드는 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광 다이오드를 교류전원에 직접 연결하여 사용할 경우, 쉽게 파손되는 문제점이 있다. 따라서, 이러한 발광 소자를 가정용 교류전원에 직접 연결하여 일반 조명용으로 사용하는 것이 어렵다.

발명이 이루고자 하는 기술적 과제

[0014] 본 발명이 이루고자 하는 기술적 과제는, 발광 다이오드들로 이루어지되, 교류전원에 직접 연결하여 구동시킬 수 있는 발광 소자를 제공하는 데 있다.

[0015] 본 발명이 이루고자 하는 다른 기술적 과제는, 교류전원에 직접 연결하여 구동시킬 수 있는 발광 소자를 제조하는 방법을 제공하는 데 있다.

발명의 구성 및 작용

[0016] 상기 기술적 과제를 이루기 위하여, 본 발명의 일태양은 직렬연결된 복수개의 발광셀들을 갖는 발광소자를 제공한다. 본 발명의 일 태양에 따른 상기 발광소자는 기관 상에 형성된 버퍼층을 포함한다. 복수개의 막대형상의 발광셀들이 상기 버퍼층 상에 서로 이격되어 위치한다. 상기 복수개의 발광셀들은 각각 N층, 활성층 및 P층을 구비한다. 한편, 전선들이 상기 이격된 발광셀들을 직렬 또는 병렬 연결한다. 이에 따라, 직렬 연결된 발광셀들의 어레이들을 서로 반대방향으로 흐르는 전류에 의해 구동되도록 연결함으로써, 교류전원을 사용하여 직접 구동시킬 수 있는 발광소자를 제공할 수 있다.

[0017] 본 발명의 발광 소자는 하나의 기관 상에 복수개의 발광 다이오드들을 갖는다. 따라서, 상기 "발광셀"은 하나의 기관 상에 형성된 복수개의 발광 다이오드들 각각을 의미한다. 또한, "직렬 발광셀 어레이"는 다수의 발광셀들이 직렬로 연결된 구조를 의미한다.

- [0018] 한편, 상기 전선과 상기 P층 사이에 전극이 개재될 수 있다. 상기 전극은 P층과 오믹 콘택을 형성하여 접합저항을 낮춘다.
- [0019] 상기 다른 기술적 과제를 이루기 위하여, 본 발명의 다른 태양은 직렬연결된 복수개의 발광셀들을 갖는 발광소자를 제조하는 방법을 제공한다. 본 발명의 다른 태양에 따른 상기 제조방법은 기판 상에 버퍼층을 형성하는 것을 포함한다. 상기 버퍼층 상에 각각 N층, 활성층 및 P층이 순차적으로 형성된 복수개의 적층막대 발광셀들을 형성한다. 그 후, 상기 N층들의 일부가 노출될 때 까지 상기 P층 및 상기 활성층들의 일부를 차례로 식각한다. 그 결과, 복수개의 발광셀들이 형성된다. 이에 더하여, 상기 노출된 N층들과 상기 식각된 P층을 연결하는 전선들이 형성되어 상기 복수개의 발광셀들이 직렬 또는 병렬로 연결된다. 본 발명의 다른 태양에 따르면, 교류전원에 직접 연결하여 구동될 수 있는 직렬연결된 복수개의 발광셀들을 갖는 발광소자를 제공할 수 있다. 또한, 상기 버퍼층 상에 서로 이격된 적층막대들을 형성할 수 있어, 발광셀들을 분리시키기 위한 식각공정이 생략될 수 있다.
- [0020] 한편, 상기 절연막을 형성한 후, 상기 P층 상에 전극이 형성될 수 있다. 상기 전극은 P층과 오믹 콘택을 형성하여 접합저항을 감소시킨다.
- [0021] 이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.
- [0022] 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
- [0023] 도 1은 본 발명의 일 실시예에 따른 복수개의 발광셀들을 갖는 발광 소자의 동작원리를 설명하기 위한 회로도이다.
- [0024] 도 1을 참조하면, 발광셀들(51a, 51b, 51c)이 직렬 연결되어 제1 직렬 어레이(51)를 형성하고, 또 다른 발광셀들(53a, 53b, 53c)이 직렬 연결되어 제2 직렬 어레이(53)를 형성한다.
- [0025] 상기 제1 및 제2 직렬 어레이들(51, 53)의 양 단부들은 각각 교류전원(55) 및 접지에 연결된다. 상기 제1 및 제2 직렬 어레이들은 교류전원(55)과 접지 사이에서 병렬로 연결된다. 즉, 상기 제1 및 제2 직렬 어레이들의 양 단부들은 서로 전기적으로 연결된다.
- [0026] 한편, 상기 제1 및 제2 직렬 어레이들(51, 53)은 서로 반대 방향으로 흐르는 전류에 의해 발광셀들이 구동되도록 배치된다. 즉, 도시한 바와 같이, 제1 직렬 어레이(51)에 포함된 발광셀들의 양극(anode) 및 음극(cathode)과 제2 직렬 어레이(53)에 포함된 발광셀들의 양극 및 음극은 서로 반대 방향으로 배치된다.
- [0027] 따라서, 교류전원(55)이 양의 위상일 경우, 상기 제1 직렬 어레이(51)에 포함된 발광셀들이 턴온되어 발광하며, 제2 직렬 어레이(53)에 포함된 발광셀들은 턴오프된다. 이와 반대로, 교류전원(55)이 음의 위상일 경우, 상기 제1 직렬 어레이(51)에 포함된 발광셀들이 턴오프되고, 제2 직렬 어레이(53)에 포함된 발광셀들이 턴온된다.
- [0028] 결과적으로, 상기 제1 및 제2 직렬 어레이들(51, 53)이 교류전원에 의해 턴온 및 턴오프를 교대로 반복함으로써, 상기 제1 및 제2 직렬 어레이들을 포함하는 발광 소자는 연속적으로 빛을 방출한다.
- [0029] 하나의 발광 다이오드로 구성된 발광칩들을 도 1의 회로와 같이 연결하여 교류전원을 사용하여 구동시킬 수 있으나, 발광칩들이 점유하는 공간이 증가한다. 그러나, 본 발명의 발광 소자는 하나의 칩에 교류전원을 연결하여 구동시킬 수 있으므로, 발광 소자가 점유하는 공간이 증가하지 않는다.
- [0030] 한편, 도 1의 회로는 상기 제1 및 제2 직렬 어레이들의 양단부들이 교류전원(55) 및 접지에 각각 연결되도록 구성하였으나, 상기 양단부들이 교류전원의 양 단자에 연결되도록 구성할 수도 있다. 또한, 상기 제1 및 제2 직렬 어레이들은 각각 세 개의 발광셀들로 구성되어 있으나, 이는 설명을 돕기 위한 예시이고, 발광셀들의 수는 필요에 따라 더 증가될 수 있다. 그리고, 상기 직렬 어레이들의 수도 더 증가될 수 있다.
- [0031] 도 2는 본 발명의 일 실시예에 따른 직렬연결된 복수개의 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 순서도이고, 도 3a 내지 도 5는 상기 순서도에 따라 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다. 한편, 도 3b는 도 3a의 사시도이다.
- [0032] 도 2 및 도 3a를 참조하면, 발광셀들을 형성할 기관(21)을 준비한다(단계 1). 상기 기관(21)은 사파이어

(Al₂O₃), 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 산화 리튬-알루미늄(LiAl₂O₃), 질화붕산(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있다. 상기 기판(21)은 그 위에 형성될 반도체층의 격자상수를 고려하여 선택된다. 예컨대, 상기 기판(21) 상에 GaN 계열의 반도체층이 형성될 경우, 상기 기판(21)은 사파이어 기판인 것이 바람직하다.

[0033] 상기 기판(21) 상에 버퍼층(23)을 형성한다(단계 3). 상기 버퍼층(23)은 그 위에 형성될 반도체층과 기판(21)의 격자 상수 차이에 따른 스트레스를 완화하기 위해 사용된다. 상기 버퍼층으로는 III-N계열 즉, AlN, GaN 또는 InN 등의 반도체층이 사용될 수 있다. 여기서, 상기 버퍼층(23)을 통해 과도한 전류가 흐르는 것을 방지하기 위해 불순물을 별도로 도핑하지 않는다. 상기 버퍼층(23)은 수소화물 기상 성장법(hydride vapor phase epitaxy; HVPE), 화학기상증착법(CVD) 또는 금속 유기화학 기상 증착법(MOCVD)을 사용하여 형성될 수 있다. 따라서, 상기 버퍼층(23)을 얇게 형성하는 것이 가능하다.

[0034] 상기 버퍼층(23) 상에 N형 반도체 막대(25), 활성층(27) 및 P형 반도체 막대(29)가 차례로 적층된 적층막대들(26)을 형성한다(단계 5). 상기 적층 막대들(26)은 HVPE, CVD 및 MOCVD를 사용하여 형성할 수 있다. 이때, 도 3b에 도시된 바와 같이, 상기 적층막대들(26)은 버퍼층(23) 상에 서로 이격되어 형성된다. 따라서, 상기 적층막대들(26)의 측면은 비직각 표면을 갖는다.

[0035] 상기 N형 반도체 막대는 불순물, 예컨대 실리콘(Si)이 도핑된 GaN일 수 있으며, P형 반도체 막대는 불순물, 예컨대 마그네슘(Mg)이 도핑된 GaN일 수 있다. 한편, 상기 활성층(27)은 일반적으로 양자우물층과 장벽층이 반복적으로 형성된 다층막 구조를 갖는다. 상기 양자우물층과 장벽층은 Al_xIn_yGa_{1-x-y}N(0 ≤ x, y ≤ 1, 0 ≤ x+y ≤ 1) 화합물을 사용하여 형성할 수 있으며, N형 또는 P형의 불순물이 주입될 수 있다.

[0036] 상기 적층막대들(26)을 갖는 기판 상에 절연막(31)을 형성하여 적층막대들(26) 사이의 빈 공간을 채운다(단계 7). 상기 절연막(31)은 화학기상증착법(CVD)을 사용하여 실리콘 산화막(SiO₂)으로 형성될 수 있다. 화학기상증착법을 사용하여 충분한 두께의 실리콘 산화막을 형성한 후, 상기 적층막대들(26)의 상부면이 노출될 때 까지 상기 절연막을 평탄화시킨다. 그 결과, 빈 공간을 채우는 절연막(31)이 형성되고, 상기 절연막의 상부면에 상기 적층막대들(26)이 노출된다. 또한, 상기 적층막대들(26)의 상부면, 즉 P형 반도체 막대(29)의 상부면은 상기 절연막의 상부면과 동일 평면을 이룰 수 있다(도 4 참조).

[0037] 도 2 및 도 4를 참조하면, 상기 노출된 적층막대들(26) 상에 전극(33)을 형성할 수 있다. 전극(33)은 절연막(31)이 형성된 기판 상에 전극층을 형성하고, 이를 패터닝하여 형성할 수 있다. 상기 전극(33)은 P형 반도체 막대(29) 상에 형성되어, P형 반도체 막대(29)와 오믹 콘택을 형성한다.

[0038] 도 2 및 도 5를 참조하면, 상기 P형 반도체 막대(29) 및 활성층을 식각하여 N형 반도체 막대들(25)을 노출시킨다. 그 결과, N형 반도체 막대(25), 식각된 활성층(27a) 및 식각된 P형 반도체 막대(29a)를 포함하는 발광셀들(26a)이 형성된다(단계 11).

[0039] 상기 P형 반도체 막대(29) 및 활성층(27)을 식각하는 동안, 인접한 절연막(31)이 식각될 수 있다. 또한, 상기 전극(33)이 본 식각공정 동안 형성될 수 있다. 즉, 상기 전극층을 형성한 후, 전극층과 함께 상기 P형 반도체 막대 및 상기 활성층을 차례로 식각하므로써 전극(33)이 형성될 수 있다. 이 경우, 상기 전극(33)을 형성하기 위한 별도의 패터닝 공정은 생략될 수 있다.

[0040] 그 후, 상기 N형 반도체 막대(25)와 식각된 P형 반도체 막대를 전기적으로 연결하는 금속배선들(35)을 형성한다(단계 13). 상기 금속배선들은 이웃하는 발광셀들(26a)을 직렬 연결하며, 이에 따라 직렬 발광셀 어레이가 형성된다. 상기 금속배선들은 N형 반도체 막대(25)와 전극(33)을 연결한다. 또한, 금속배선들(35)을 형성하기 전, 상기 노출된 N형 반도체 막대 상에 오믹콘택을 형성하기 위한 전극을 추가적으로 형성할 수도 있다.

[0041] 한편, 상기 금속배선들이 P형 반도체 막대(29a)와 오믹 콘택을 형성하는 경우, 상기 전극(33)은 생략될 수 있다.

[0042] 상기 금속배선들(35)은 에어 브리지(air bridge) 또는 층덮힘(step-coverage) 방식에 의해 형성될 수 있다. 한편, 동일한 발광셀(26a) 내의 N형 반도체 막대(25)와 P형 반도체 막대(29a), 그리고 N형 반도체 막대(25)와 활성층(27a)이 상기 금속배선(35)에 의해 직접 전기적으로 연결되는 것을 방지하기 위해 상기 P형 반도체 막대(29a) 및 활성층(27a)의 측면에 스페이서(도시하지 않음)가 형성될 수 있다.

[0043] 상기 금속배선들(35)에 의해 상기 기판(21) 상에 적어도 두개의 직렬 발광셀 어레이들이 형성될 수 있으며, 어

레이들은 서로 반대방향으로 흐르는 전류에 의해 구동되도록 전원에 연결된다. 이에 따라, 교류전원에 직접 연결하여 구동시킬 수 있는 발광소자가 제조될 수 있다. 또한, 본 발명의 실시예에 따르면, 서로 이격된 적층막대들(26)을 형성하므로, 발광셀들을 전기적으로 분리하기 위한 식각공정을 생략할 수 있다.

- [0044] 이하, 본 발명의 일 태양에 따른 발광소자의 구조를 상세히 설명한다.
- [0045] 다시 도 5를 참조하면, 상기 발광소자는 기관(21)을 포함한다. 상기 기관(21)은 사파이어 기관일 수 있다. 상기 기관 상에 버퍼층(23)이 위치한다. 상기 버퍼층(23)은 MOCVD를 사용하여 형성된 GaN일 수 있다.
- [0046] 상기 버퍼층(21) 상에 서로 이격된 복수개의 발광셀들(26a)이 위치한다. 도 5에 도시된 바와 같이, 상기 버퍼층(21)은 상기 발광셀들이 위치하는 제1 영역들과 상기 제1 영역들을 둘러싸는 제2 영역을 포함하며, 상기 발광셀들(26a)은 직접 상기 버퍼층(21)의 상부면 상에 위치할 수 있다. 상기 발광셀들은 각각 N형 반도체 막대(25), 식각된 P형 반도체 막대(29a) 및 상기 N형 반도체 막대와 P형 반도체 막대 사이에 개재된 식각된 활성층(27a)을 포함한다. 상기 N형 반도체 막대(25)는 도시한 바와 같이 원통형 막대일 수 있다.
- [0047] 상기 N형 반도체 막대들은 N형 불순물, 예컨대 Si이 도핑된 GaN일 수 있으며, 상기 P형 반도체 막대(29a)는 P형 불순물, 예컨대 Mg가 도핑된 GaN일 수 있다. 또한, 상기 식각된 활성층(27a)은 양자우물층과 장벽층이 반복적으로 형성된 다층막 구조를 가질 수 있다. 상기 양자우물층과 장벽층은 $Al_xIn_yGa_{1-x-y}N$ ($0 \leq x, y \leq 1, 0 \leq x+y \leq 1$) 화합물을 사용하여 형성할 수 있으며, N형 또는 P형의 불순물이 주입될 수 있다.
- [0048] 상기 활성층(27a) 및 P형 반도체 막대(29a)는 상기 N형 반도체 막대(25)에 비해 작은 면적을 갖는다. 따라서, 상기 N형 반도체 막대(25)의 일부가 노출된다. 금속배선들(35)이 상기 노출된 N형 반도체 막대들(25)과 P형 반도체 막대들(29a)을 각각 연결하여 직렬 연결된 발광셀 어레이들을 형성한다.
- [0049] 도시한 바와 같이, 상기 발광셀들(26a)은 일직선 상에서 직렬 연결될 수 있으나, 이에 한정되는 것은 아니며, 상기 기관(21) 상에서 지그재그로 연결될 수 있다.
- [0050] 한편, 상기 금속배선들(35)과 P형 반도체 막대(29a) 사이에 전극(33)이 개재될 수 있다. 상기 전극(33)은 P형 반도체 막대(29a)와 오픈 콘택을 형성하여 접합저항을 감소시킨다.
- [0051] 또한, 상기 발광셀들(26a)과 금속배선들(35) 사이에 절연막(31)이 개재될 수 있다. 상기 절연막(31)은 실리콘 산화막일 수 있다. 도시한 바와 같이, 상기 절연막(31)은 직접 상기 버퍼층의 제2 영역 상에 위치할 수 있다. 이에 더하여, 상기 금속배선들(35)과 상기 식각된 P형 반도체 막대(29a) 및 식각된 활성층(27a) 사이에 스페이서(도시하지 않음)가 개재될 수 있다. 상기 스페이서는 금속배선과 P형 반도체 막대(29a) 및 활성층(27a)을 이격시키기 위해 채택될 수 있다.

발명의 효과

- [0052] 본 발명의 실시예들에 따르면, 발광 다이오드들로 이루어지면서도, 교류전원에 직접 연결하여 구동시킬 수 있는 발광소자를 제공할 수 있다. 따라서, 가정용 교류전원을 사용하여 상기 발광소자를 일반조명용으로 사용할 수 있다. 또한, 교류전원에 직접 연결하여 구동시킬 수 있는 발광 소자를 제조하는 방법을 제공할 수 있다. 이 방법에 따르면, 발광셀들을 분리하기 위한 식각공정을 생략할 수 있다.

도면의 간단한 설명


- [0001] 도 1은 본 발명의 일 실시예에 따른 직렬 연결된 복수개의 발광셀들을 갖는 발광 소자의 동작원리를 설명하기 위한 회로도이다.
- [0002] 도 2는 본 발명의 일 실시예에 따른 직렬 연결된 복수개의 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 순서도이다.
- [0003] 도 3a 내지 도 5는 본 발명의 일 실시예에 따른 직렬 연결된 복수개의 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다. 한편, 도 3b는 도 3a의 사시도이다.
- [0004] <도면의 주요부호에 대한 간략한 설명>
- [0005] 21: 기관, 23: 버퍼층,
- [0006] 25: N형 반도체 막대, 26a: 발광셀,

[0007] 27a: 식각된 활성층,
 [0008] 31: 절연막,
 [0009] 35: 금속배선


29a: 식각된 P형 반도체 막대,
 33: 전극,

도면


도면1




도면2




도면3a



도면3b



도면4



도면5

