

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第6209537号  
(P6209537)

(45) 発行日 平成29年10月4日(2017.10.4)

(24) 登録日 平成29年9月15日(2017.9.15)

(51) Int.Cl.

F 1

H04R 19/00 (2006.01)  
H04R 31/00 (2006.01)H04R 19/00 330  
H04R 31/00 330

請求項の数 14 (全 21 頁)

(21) 出願番号 特願2014-553833 (P2014-553833)  
 (86) (22) 出願日 平成25年1月18日 (2013.1.18)  
 (65) 公表番号 特表2015-508625 (P2015-508625A)  
 (43) 公表日 平成27年3月19日 (2015.3.19)  
 (86) 國際出願番号 PCT/IB2013/050481  
 (87) 國際公開番号 WO2013/111040  
 (87) 國際公開日 平成25年8月1日 (2013.8.1)  
 審査請求日 平成28年1月15日 (2016.1.15)  
 (31) 優先権主張番号 61/591,344  
 (32) 優先日 平成24年1月27日 (2012.1.27)  
 (33) 優先権主張国 米国(US)

(73) 特許権者 590000248  
 コーニンクレッカ フィリップス エヌ  
 ヴェ  
 KONINKLIJKE PHILIPS  
 N. V.  
 オランダ国 5656 アーネー アイン  
 ドーフェン ハイテック キャンパス 5  
 High Tech Campus 5,  
 NL-5656 AE Eindhoven  
 (74) 代理人 100122769  
 弁理士 笛田 秀仙  
 (74) 代理人 100163809  
 弁理士 五十嵐 貴裕

最終頁に続く

(54) 【発明の名称】容量性マイクロマシン・トランステューサ及びこれを製造する方法

## (57) 【特許請求の範囲】

## 【請求項 1】

容量性マイクロマシン・トランステューサを製造する方法において、  
 基板上に第1の電極層を堆積させるステップと、  
 第1の電極層上に第1の誘電体膜を堆積させるステップと、  
 第1の誘電体膜上に犠牲層を堆積させるステップであって、前記犠牲層が、トランステューサのキャビティを形成するため除去可能である、ステップと、  
 前記犠牲層上に第2の誘電体膜を堆積させるステップと、  
 前記第2の誘電体膜上に第2の電極層を堆積させるステップとを有し、

前記第1の誘電体膜及び/又は前記第2の誘電体膜が、酸化物を含む第1の層と、8以上の誘電率を有する高k物質を含む第2の層と、酸化物を含む第3の層とを有し、

前記第2の層が前記第1の層と前記第3の層との間にはされ、これらの前記堆積させるステップの各々が、原子層堆積により実行される、方法。

## 【請求項 2】

前記高k物質が、酸化アルミニウム及び/又は酸化ハフニウムである、請求項1に記載の方法。

## 【請求項 3】

前記第2の層が、酸化アルミニウムを含む第1の副層と、酸化ハフニウムを含む第2の副層と、酸化アルミニウムを含む第3の副層とを有する、請求項1に記載の方法。

## 【請求項 4】

10

堆積層及び膜の少なくとも 1 つをパターン化するステップを更に有する、請求項 1 に記載の方法。

【請求項 5】

堆積層及び膜を覆う誘電体層を堆積させるステップを更に有する、請求項 1 に記載の方法。

【請求項 6】

エッチング穴を提供し、前記キャビティを形成するため前記犠牲層をエッチングすることにより、前記犠牲層を除去するステップを更に有する、請求項 1 に記載の方法。

【請求項 7】

請求項 1 の方法により製造される容量性マイクロマシン・トランスデューサ。 10

【請求項 8】

容量性マイクロマシン・トランスデューサであって、

基板上の第 1 の電極層と、

前記第 1 の電極層上の第 1 の誘電体膜と、

前記第 1 の誘電体膜上に形成されるキャビティと、

前記キャビティを覆う第 2 の誘電体膜と、

前記第 2 の誘電体膜上の第 2 の電極層とを有し、

前記第 1 の誘電体膜及び / 又は前記第 2 の誘電体膜が、酸化物を含む第 1 の層と、8 以上の誘電率を有する高 k 物質を含む第 2 の層と、酸化物を含む第 3 の層とを有し、前記第 2 の層が前記第 1 の層と前記第 3 の層との間にはされ、前記第 1 の誘電体膜及び / 又は前記第 2 の誘電体膜が、原子層堆積処理残留物を有する、容量性マイクロマシン・トランスデューサ。 20

【請求項 9】

前記高 k 物質が、酸化アルミニウム及び / 又は酸化ハフニウムである、請求項 8 に記載のトランスデューサ。

【請求項 10】

容量性マイクロマシン・トランスデューサであって、

基板上の第 1 の電極層と、

前記第 1 の電極層上の第 1 の誘電体膜と、

前記第 1 の誘電体膜上に形成されるキャビティと、

前記キャビティを覆う第 2 の誘電体膜と、

前記第 2 の誘電体膜上の第 2 の電極層とを有し、

前記第 1 の誘電体膜及び / 又は前記第 2 の誘電体膜が、酸化物を含む第 1 の層と、8 以上の誘電率を有する高 k 物質を含む第 2 の層と、酸化物を含む第 3 の層とを有し、前記第 2 の層が前記第 1 の層と前記第 3 の層との間にはされ、

前記高 k 物質が、酸化アルミニウム及び / 又は酸化ハフニウムであり、

前記第 2 の層が、酸化アルミニウムを含む第 1 の副層と、酸化ハフニウムを含む第 2 の副層と、酸化アルミニウムを含む第 3 の副層とを有する、容量性マイクロマシン・トランスデューサ。

【請求項 11】

前記第 2 の層が、100 nm 以下の厚みを持つ、請求項 8 に記載のトランスデューサ。 40

【請求項 12】

前記第 1 の電極層及び / 又は前記第 2 の電極層が、非金属導電材料を有する、請求項 8 に記載のトランスデューサ。

【請求項 13】

前記非金属導電材料が、TiN、TaN、TaCN、IrO<sub>2</sub>、ITO、LaNiO<sub>3</sub> 及び SrRuO<sub>3</sub> を有するグループから選択される少なくとも 1 つの物質である、請求項 12 に記載のトランスデューサ。

【請求項 14】

堆積層及び膜を覆う誘電体層を更に有し、前記誘電体層が、前記堆積層及び膜の上部表 50

面及び側面表面を基本的に同じ被覆で覆う、請求項 8 に記載のトランスデューサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、容量性マイクロマシン・トランスデューサ、特に超音波を送信及び／又は受信する容量性マイクロマシン超音波トランスデューサ（C M U T）を製造する方法に関する。本発明は更に、容量性マイクロマシン・トランスデューサ、特に超音波を送信及び／又は受信する容量性マイクロマシン超音波トランスデューサ（C M U T）に関する。

【背景技術】

【0002】

任意の超音波（撮像）システムの心臓は、電気エネルギーを音響エネルギーに、及びこの逆に変換するトランスデューサである。伝統的に、これらのトランスデューサは、線形（1D）トランスデューサアレイにおいて配置される圧電結晶から製造され、10MHzまでの周波数で作動する。しかしながら、マトリクス（2D）トランスデューサアレイへのトレンド、並びにカテーテル及びガイドワイヤへと超音波（撮像）機能を一体化する小型化への傾向は、いわゆる容量性マイクロマシン超音波トランスデューサ（C M U T）の発展をもたらした。C M U Tは、メンブレン（又は、隔膜）、メンブレンの下のキャビティ、及びコンデンサを形成する電極を有する。超音波を受信するとき、超音波は、メンブレンが移動する又は振動することをもたらし、電極間の静電容量における変動が検出されることができる。これにより、超音波は、対応する電気信号へと変換される。逆に、電極に適用される電気信号は、メンブレンが移動する又は振動することをもたらし、これにより、超音波が送信される。

10

【発明の概要】

【発明が解決しようとする課題】

【0003】

しかしながら、充電は、容量性マイクロマシン超音波トランスデューサの既知の不利な点である。WO 2010 / 032156 A 2号は、充電問題を解決する特定の層構造を持つ容量性マイクロマシン超音波トランスデューサを表す。誘電体を有する第1の絶縁層が、第1の電極及び第2の電極の間に配置される。更に、誘電体を有する第2の絶縁層が、第2の電極及びキャビティの間に配置されることができる。特に、いわゆるONO（酸化物 - 窒化物 - 酸化物）誘電体層は、充電へのソリューションを提供する。

20

【0004】

WO 2010 / 032156 A 2号において、第1の絶縁層分離層及び第2の絶縁層分離層は、第1の電極及び第2の電極を電気的に絶縁する。斯かる絶縁層分離層は、C M U Tデバイスの全体の性能をかなりの程度まで決定する。理想の場合、絶縁層分離層は、非常に薄いか、又は高い誘電率及び高いブレイクダウン電圧を持つ。しかしながら、ONO誘電体層は、その限界を持ち、比較的厚い層（例えばPECVDを用いて約250nm）及び低い誘電率でのみ堆積ができる。なぜなら、窒化物の誘電率は、約5~7だからである。従って、C M U Tの性能は、ONO誘電体層の最小厚、ブレイクダウン電圧及びその誘電率により制限される。斯かるC M U Tデバイスに伴う特定の問題は、作動電圧が、かなり高く、出力圧が比較的低いことである。従って、斯かるC M U Tを更に改良する必要性が存在する。

30

【0005】

本発明の目的は、改良された容量性マイクロマシン・トランスデューサ（特にC M U T）を提供することである。特に、このトランスデューサは、改良された性能を持ち（例えば、作動電圧が低い、及び／又は出力圧が高い）、及び／又は製造が容易である。本発明の更なる目的は、斯かる容量性マイクロマシン・トランスデューサ（特にC M U T）を製造する改良された方法を提供することである。

40

【課題を解決するための手段】

【0006】

50

本発明の第1の側面において、容量性マイクロマシン・トランステューサ、特にC M U Tを製造する方法が与えられ、この方法は、基板上に第1の電極層を堆積させるステップと、第1の電極層上に第1の誘電体膜を堆積させるステップと、第1の誘電体膜上に犠牲層を堆積させるステップであって、上記犠牲層が、トランステューサのキャビティを形成するため除去可能である、ステップと、上記犠牲層上に第2の誘電体膜を堆積させるステップと、上記第2の誘電体膜上に第2の電極層を堆積させるステップとを有し、上記第1の誘電体膜及び／又は上記第2の誘電体膜が、酸化物を含む第1の層と、高k物質を含む第2の層と、酸化物を含む第3の層とを有し、上記堆積させるステップが、原子層堆積により実行される。

## 【0007】

10

本発明の更なる側面において、本発明の方法により製造される容量性マイクロマシン・トランステューサ、特にC M U Tが与えられる。

## 【0008】

本発明の更なる側面において、容量性マイクロマシン・トランステューサ、特にC M U Tが与えられ、これは、基板上の第1の電極層と、上記第1の電極層上の第1の誘電体膜と、上記第1の誘電体膜上に形成されるキャビティと、上記キャビティを覆う第2の誘電体膜と、上記第2の誘電体膜上の第2の電極層とを有し、上記第1の誘電体膜及び／又は上記第2の誘電体膜が、酸化物を含む第1の層と、高k物質を含む第2の層と、酸化物を含む第3の層とを有する。

## 【0009】

20

本発明の基本的なアイデアは、酸化物層(O)、高k層及び別の酸化物層(O)を有する絶縁層分離層の使用を提供することである。言い換えると、高k層は、2つの酸化物層(特にシリコン酸化物)の間にはさまれる。これは、いわゆる積層体である。高kは、高い誘電率(例えば8以上)を指す。誘電率は一般に、文字k(又は、 $\epsilon_r$ )で略記される。ONO絶縁層分離層と比較すると、この方法で、トランステューサ性能は、大幅に向かうことができる(例えばより低い作動電圧でのより大きな出力圧)。こうして、原子層堆積(ALD)により堆積される高k物質によりONO絶縁層分離層を置換することにより、作動電圧及び出力圧の点で、C M U T性能におけるかなりの増加が得られる。更に、ONO絶縁層分離層と比較して、デバイスの安定性(特に、時間に対する安定した出力)に関する類似する性能が、実現することができる。言い換えると、積層体は、超音波出力がドリフトすることをもたらす電気電荷を格納しない。

## 【0010】

30

本発明は、製造方法に関して原子層堆積(ALD)を用いる。ALD技術は、現在の処理に関する限界、及び従って、C M U T性能の限界を克服する利点及びオプションを提供する。特に一般に従来技術処理の間であれば必要な、周囲の環境に基板を露出させることなしに、制御された環境の下で、すべてのC M U T機能層(AL - ALD C M U T)が、1つの単一のプロセスシーケンスにおいて堆積される製造方法が、提供される。C M U T機能層は、特に、第1の電極層(第1の電極を提供する)、第1の誘電体膜(電気絶縁を提供する)、犠牲層(キャビティを形成する)、第2の誘電体膜(電気絶縁を提供する)及び第2の電極フィルム(第2の電極を提供する)である。この処理は、A 1 1 L a y e r A L D (AL - ALD) C M U T処理とも呼ばれる。こうして、堆積される層(又は膜)のスタックを持つウェーハが実現される。層のスタックを成長させると、ウェーハがALDマシンを出ないので、非常にクリーンな物質インターフェイスが実現されることができる。更に、例えば個別の層及びインターフェイスの応力及び充電特性を制御及び微調整することにより、性能改善が得られることができる。

## 【0011】

40

原子層堆積は、気相式化学プロセスの経時的な使用に基づかれる薄膜堆積技術である。ALD反応の大多数は、通常「前駆体」と呼ばれる2つの化学薬品を用いる。これらの前駆体は、経時的な態様で一度に1つずつ表面と反応する。成長表面に対して前駆体を反復的に露出させることにより、薄い膜が堆積される。ALDは、変化する構成の基板上へ物

50

質の共形薄膜を堆積させる、自己制御的で（即ち、各反応サイクルにおいて堆積される薄い物質の量が一定である）、経時的な表面化学である。ALD堆積層は一般に、アモルファスである。ALD堆積層は一般に、高品質を持ち、ピンホールフリーであり、低い温度で堆積することができる。低い処理温度が原因で、ALDは、CMOS互換である。特に、ALD（例えばALDツール）を用いることにより、非常に薄い層が堆積することができ（例えば100nmを十分下回る）、ピンホールフリーとすることができる。より薄い絶縁層分離層は、より低い作動電圧でのより多くの出力圧及び改良された受信感度を生じさせる。これは、キャビティの底部に向かう方向における電極間の電気力により、メンブレンが引きつけられるためである。高い誘電率を持つ薄い誘電体膜又は物質（高い物質又は高k物質とも呼ばれる）は、この電気力を明らかに増加させる。これは、（クロンの逆二乗法則に基づき）より多くの出力パワーを生成するか、又は受信感度を増加させる。これは特に、圧壊モード（即ち、例えば電極間にバイアス電圧を印加することにより、メンブレンが、処理の間、キャビティの底部に部分的に触れるモード）で作動されるCMUTにあてはまるが、一般に、非圧壊モードにあるCMUTにもあてはまる。

#### 【0012】

本発明の好ましい実施形態は、従属項において規定される。請求項に記載のCMUTが、請求項に記載の方法及び従属項に記載される方法と類似する及び／又は同一の好ましい実施形態を持つ点を理解されたい。同様に、請求項に記載の方法が、請求項に記載のデバイス及び従属項に記載されるデバイスと類似する及び／又は同一の好ましい実施形態を持つ点を理解されたい。

#### 【0013】

ある実施形態において、高k物質は、酸化アルミニウム( $\text{Al}_2\text{O}_3$ )及び／又は酸化ハフニウム( $\text{HfO}_2$ )である。酸化アルミニウム(k又はrが、7から9の間であり、特に約8又は9)又は酸化ハフニウム(k又はrが、12から27の間であり、特に約14又は20)は、高い誘電率を持つ。1つの例において、酸化物-酸化アルミニウム-酸化物(OAOにより略記される)の積層体(交互層)が、こうして提供されることができる。別の例において、酸化物-酸化ハフニウム-酸化物(OHOにより略記される)の積層体(交互層)が、こうして提供されることができる。

#### 【0014】

別の実施形態では、第2の層は、酸化アルミニウムを含む第1の副層、酸化ハフニウムを含む第2の副層、及び酸化アルミニウムを含む第3の副層を有する。こうして、酸化物-酸化アルミニウム-酸化ハフニウム-酸化アルミニウム-酸化物(OAHAOにより略記される)の積層体(交互層)が、提供されることができる。酸化アルミニウム(アルミナとも呼ばれる)は、高いブレイクダウン電圧と結合される高い誘電率を持つ。酸化ハフニウムは、より高い誘電率を持つが、ブレイクダウン電圧は低い。従って、OAHAO絶縁層分離層は、低い応力、高い誘電率及び高いブレイクダウン電圧を結合する。

#### 【0015】

別の実施形態では、第2の層は、100nm以下の厚みを持つ。こうして、非常に薄い高k層が、特にALDを用いて提供されることがある。

#### 【0016】

更なる実施形態において、この方法は更に、堆積層及び膜の少なくとも1つをパターン化するステップを有する。特に、堆積層及び膜のほとんど又は全てが、パターン化されることが可能である。こうして、この製造方法は、「トップトゥボトム」パターン化を用いることができる。トップトゥボトムパターン化は、特徴的な角錐構造、特にステップ角錐構造を持つCMUTを提供する。この典型的な断面は、例えば、FIB又はSEM(スキャン電子顕微鏡)断面を用いる解析方法を介して特定されることがある。パターン化は、構造(例えば、堆積層のスタック)があるパターンにすることを意味する。これは、例えば光に敏感な部分が露出される(光)リソグラフィを用いて、実行されることがある。露出ツールは、ステッパーと呼ばれる。レジストと呼ばれる光敏感層が、開発される。パターンは、層へとエッチングされることがある。エッチング処理は、「ウェット」又は「

10

20

30

40

50

ドライ」処理とすることができます。

#### 【0017】

この実施形態の変形例において、パターン化は、第2の電極層をパターン化するステップを有する。こうして、第2の電極の横方向の寸法が、規定されることがある。例えば、第2の電極層は、第1の電極層より小さくパターン化されることがある。こうして、「トップトゥボトム」パターン化が、（例えば、第1のエッチングマスクを用いて）実行される。こうして特徴的な角錐構造、特にステップ角錐構造が、提供される。

#### 【0018】

この実施形態の別の変形例において、パターン化は、犠牲層及び／又は第1の電極層をパターン化するステップを有する。犠牲層をパターン化することにより、キャビティの横方向の寸法が、規定されることがある。こうして、「トップトゥボトム」パターン化が、（例えば、第2のエッティングマスクを用いて）更に実行される。犠牲層のパターン化は、第2の電極層をパターン化するステップとは別のステップにおいて実行されることがある。代替的に、犠牲層のパターン化及び第2の電極層のパターン化が、共通のステップにおいて実行されることがある。第1の電極層をパターン化することにより、第1の電極の横方向の寸法が、規定されることがある。こうして、「トップトゥボトム」パターン化が、（例えば、第3のエッティングマスクを用いて）更に実行される。第1の電極層のパターン化は、第2の電極層をパターン化するステップ及び／又は犠牲層をパターン化するステップとは別のステップにおいて実行されることがある。代替的に、第1の電極層のパターン化及び犠牲層のパターン化が、共通のステップにおいて実行されることがある。これは、第2の電極層のパターン化と共にステップにおいて実行されることもできる。

10

#### 【0019】

別の実施形態又は変形例において、堆積層及び膜のほとんど又はすべてが、パターン化される。特に、ALDにより堆積される層及び膜のほとんど又は全てが、ALD堆積後にパターン化される。特に、CMUT機能層の全てが、パターン化される。より詳細には、第1の電極層、第1の誘電体膜、犠牲層、第2の誘電体膜及び第2の電極層が、パターン化される。このパターン化は、複数のステップを有することができる。例えば、最上部層をパターン化する第1のステップ及び最底部層をパターン化する第2のステップを含む。各ステップにおいて、層は、（層の上部表面に平行な方向において）異なる横方向寸法を持つようパターン化されることがある。こうして、（ステップ）角錐構造が、作成されることがある。代替的に、パターン化は、層が同じ横方向寸法を持つようパターン化される单一のステップにおいて実行されることがある。

20

#### 【0020】

別の実施形態では、この方法は更に、堆積層及び膜を覆う誘電体層を堆積させるステップを有する。この堆積ステップは特に、原子層堆積を用いて実行されることがある。誘電体層は特に、堆積層及び膜の上部表面及び側面表面を基本的に同じ被覆で覆うことができる。これは、特に原子層堆積によって、非常に良好なステップ被覆を提供する。

30

#### 【0021】

別の実施形態では、この方法は更に、エッティング穴を提供し、キャビティを形成するため犠牲層にエッティングすることにより、犠牲層を除去するステップを有する。こうして、CMUTのキャビティが、（例えば、第4のエッティングマスクを用いて）簡単な態様で提供される。

40

#### 【0022】

別の実施形態では、第1の誘電体膜及び／又は第2の誘電体膜は、例えば炭素又は塩素残留物といった処理残留物を有する。これらの残留物は、ALD処理において使用される前駆体の残りとすることができる。これは、CMUTが原子層堆積を用いて製造されたことを示す。残留物は、例えばXPS（X線光電子分光法）又は例えばSIMS（2次イオン質量分光学）といった他の特徴化方法を用いて検出されることがある。

#### 【0023】

50

別の実施形態では、第1の電極層及び/又は第2の電極層は、非金属導電材料を有する。こうして、原子層堆積技術は、1つの単一の処理シーケンスの間、CMUTのすべての機能層を堆積させるための、ユニークなオプションを提供することができる。非金属導電材料は例えば、半導体とすることができます。

#### 【0024】

この実施形態の変形例において、非金属導電材料は、TiN(窒化チタン)、TaN(窒化タンタル)、TaCN、IrO<sub>2</sub>(酸化イリジウム)、ITO(酸化インジウムスズ)、LaNiO<sub>3</sub>及びSrRuO<sub>3</sub>(ストロンチウム・ルテニウム酸塩)を有するグループから選択される少なくとも1つの物質である。これらの物質は、原子層堆積に適している。この変形例の変形例において、非金属導電材料は、TiN(窒化チタン)である。10 特に原子層堆積に関して、窒化チタンは、特に適している。例えば、窒化チタンは、(例えばポリシリコンと比較して)低い電気抵抗を持ち、及び/又は(例えばポリシリコンと比較して)非常に薄い層として堆積することができます。

#### 【0025】

代替的な実施形態において、第1の電極層及び/又は第2の電極層は、金属導電材料を有する。特に、金属導電材料は、Ni(ニッケル)、銅(Cu)、W(タンゲステン)、Pt(プラチナ)、Ir(イリジウム)及びAl(アルミニウム)を含むグループから選択される少なくとも1つの物質を有することができます。例えば、金属は、これらの合金とすることができます。

#### 【0026】

別の実施形態では、少なくとも1つのパターン化された層及び/又は膜は、その側面で、急に又は非連続的に終わる。言い換えると、層の上部表面及び側面表面は、互いに対し実質的に直交する。これは、CMUTがパターン化を用いて製造されたことを示す。理想的には、層の上部表面及び側面表面は、直交する(90°)、又は互いに対して直角である。しかしながら、現実には、パターン化(特に、エッチング)処理が完全でないことが原因で、層は何らかの勾配を持つか、又は故意に、勾配が適用されることができる。様々な物質のエッチングレートも等しい訳ではない。従って、異なる特性を持つ層のスタックをパターン化する(特に、エッチングする)とき、層の上部表面及び側面表面は、その端部で完全な直角でないことがある。例えば突出構造が、作成されることができる。従つて、実質的に直交するとは、70°から110°の間(90°±20°)、又は80°から100°の間(90°±10°)、又は85°から95°の間(90°±5°)の角度であると理解されたい。20

#### 【0027】

別の実施形態では、CMUTは更に、堆積層及び膜を覆う誘電体層を有する。特に、誘電体層は、基本的に同じ被覆で堆積層及び膜の上部表面及び側面表面を覆う。これは、特に原子層堆積を用いて、CMUTが非常に良好なステップ被覆を提供することを示す。特に、誘電体層の垂直部分は、堆積層及び/又は膜に対して実質的に直交して延在することができる。前述したように、実質的に直交するとは、70°から110°の間(90°±20°)、又は80°から100°の間(90°±10°)、又は85°から95°の間(90°±5°)の角度であると理解されたい。30

#### 【0028】

別の実施形態では、第2の電極層は、第1の電極層より小さくパターン化される。これは、CMUTが「トップトゥボトム」パターン化を用いて製造されたことを示す。こうして、特徴的な角錐構造、特にステップ角錐構造が、提供される。

#### 【0029】

別の実施形態では、CMUTは更に、層の上部表面に対して直交する方向において第1の電極層及び/又は第2の電極層から延在する少なくとも1つの導電性ピアを有する。従つて、導電性ピアは、堆積層に直交する又はこれに対して直角である。こうして、第1の電極、第2の電極又はこの両方が、電気接続を具備することができる。例えば、導電性ピアは、CMUTの下でASICに電気的に接続することができます。40

10

20

30

40

50

## 【図面の簡単な説明】

## 【0030】

【図1a】第1の実施形態によるC M U Tを製造する方法を示す図である。

【図1b】第1の実施形態によるC M U Tを製造する方法を示す図である。

【図1c】第1の実施形態によるC M U Tを製造する方法を示す図である。

【図1d】第1の実施形態によるC M U Tを製造する方法を示す図である。

【図1e】第1の実施形態によるC M U Tを製造する方法を示す図である。

【図1f】第1の実施形態によるC M U Tを製造する方法を示す図である。

【図1g】第1の実施形態によるC M U Tを製造する方法を示す図である。

【図1h】第1の実施形態によるC M U Tを製造する方法を示す図である。

【図1i】第1の実施形態によるC M U Tを製造する方法を示す図である。

【図1j】第1の実施形態によるC M U Tを製造する方法を示し、第1の実施形態によるC M U Tの概略的な断面を示す図である。

【図2a】第2の実施形態によるC M U Tの製造方法を示す図である。

【図2b】第2の実施形態によるC M U Tの製造方法を示す図である。

【図2c】第2の実施形態によるC M U Tの製造方法を示す図である。

【図2d】第2の実施形態によるC M U Tの製造方法を示す図である。

【図2e】第2の実施形態によるC M U Tの製造方法を示す図である。

【図2f】第2の実施形態によるC M U Tの製造方法を示す図である。

【図2g】第2の実施形態によるC M U Tの製造方法を示す図である。

【図2h】第2の実施形態によるC M U Tの製造方法を示す図である。

【図2i】第2の実施形態によるC M U Tの製造方法を示す図である。

【図2j】第2の実施形態によるC M U Tの製造方法を示し、第2の実施形態によるC M U Tの断面を示す図である。

【図3a】第3の実施形態によるC M U Tを製造する方法を示す図である。

【図3b】第3の実施形態によるC M U Tを製造する方法を示す図である。

【図3c】第3の実施形態によるC M U Tを製造する方法を示す図である。

【図3d】第3の実施形態によるC M U Tを製造する方法を示す図である。

【図3e】第3の実施形態によるC M U Tを製造する方法を示す図である。

【図3f】第3の実施形態によるC M U Tを製造する方法を示す図である。

【図3g】第3の実施形態によるC M U Tを製造する方法を示す図である。

【図3h】第3の実施形態によるC M U Tを製造する方法を示し、第3の実施形態によるC M U Tの概略的な断面を示す図である。

【図4】C M U Tの誘電率( )対相対的な音響出力圧のダイアグラムを示す図である。

【図5】誘電体にわたる電場対誘電体を通る電流の例示的なグラフを示す図である。

## 【発明を実施するための形態】

## 【0031】

本発明のこれらの及び他の態様が、以下に説明される実施形態より明らとなり、これらの実施形態を参照して説明されることになる。

## 【0032】

図1a～jは、第1の実施形態によるC M U T 100を製造する方法を示す。特に、図1b～jは、原子層堆積(A L D)を用いることによりすべての機能C M U T層が1つの処理シーケンス(図1aを参照)において堆積されたあと、概略的なトップトゥボトム処理フローを示す。

## 【0033】

この方法は、A L Dを用いる処理シーケンスで始まる(図1aを参照)。第1に、第1の電極層10が、基板(図示省略)又は誘電体層11上に堆積される。図1aに示される実施形態では、誘電体層11は、基板及び第1の電極層10の間に提供される又は堆積される。誘電体層11は、この場合基板における第1の層である。この場合、誘電体層は、特にA S I C上の処理のとき、例えば(シリコン)酸化物又は(シリコン)窒化物で作ら

10

20

30

40

50

れることができる。この場合、しばしば平坦化ステップが、滑らかな表面を作成するために用いられる。しかしながら、誘電体層 11 は、省略されることもできる。その後、第 1 の誘電体膜 20 は、第 1 の電極層 10 上に堆積され、犠牲層 30 は、第 1 の誘電体膜 30 上に堆積される。犠牲層 30 は、後ほどトランスデューサのキャビティを形成するため除去可能である。続いて、第 2 の誘電体膜 40 が、犠牲層 30 上に堆積される。すると、第 2 の電極層 50 が、第 2 の誘電体膜 40 上に堆積される。図 1 a の実施形態において、追加的な誘電体層 51 が、第 2 の電極層 50 上に堆積される。誘電体層 51 は、特に犠牲層 30 を除去する犠牲エッティングが実行されるとき、第 2 の電極層 40 を覆う又は保護する。しかしながら、誘電体層 51 は、省略されることもできる。上述されるこれらの堆積ステップの各々は、原子層堆積 (ALD) により実行される。こうして、誘電物質及び導電性物質の交互の層のスタックが、提供される(図 1 a を参照)。従って、すべての CMUT 機能層 (AL - ALD CMUT) が、1つの単一の処理シーケンス、即ち ALD マシンにおける単一の実行において堆積される。ここで、ウェーハはこのマシンを出ないが、複数の(処理又は堆積)ステップが行われることができる。従って、様々な物質が、1つの処理シーケンスにおいて互いの上でスタックされることができる。しかし、1つの物質の後に別の物質が、この処理シーケンスに含まれる様々な(処理又は堆積)ステップにおいて堆積される。この処理又は処理シーケンスは、All Layer ALD (AL - ALD) CMUT 処理とも呼ばれる。

#### 【0034】

この方法は更に、堆積層及び膜 10、20、30、40、50、51 の少なくとも 1 つをパターン化するステップを有する。斯かるパターン化の例は、図 1 b ~ d を参照して説明される。この製造方法は、「トップトゥボトム」パターン化を用いる。トップトゥボトムパターン化は、特徴的な角錐構造、特にステップ角錐構造を持つ CMUT を提供する(この構造の典型的な断面は、例えば、FIB 又は SEM 断面を利用する解析方法を介して特定されることがある)。少なくとも 1 つのパターン化された層及び/又は膜は、その側面で、急に又は非連続的に終わる。言い換えると、層の上部表面及び側面表面は、互いに対し直交する。これは、CMUT がパターン化を用いて製造されたことを示す。理想的には、層の上部表面及び側面表面は、互いに対し直交する(90°)。しかしながら、現実には、パターン化(特に、エッティング)処理が完全でないことが原因で、層は何らかの勾配を持つか、又は故意に、勾配が適用されることができる。様々な物質のエッティングレートも等しい訳ではない。従って、異なる特性を持つ層のスタックをパターン化する(特に、エッティングする)とき、層の上部表面及び側面表面は、その端部で完全な直角でないことがある。例えば突出構造が、作成されることがある。従って、実質的に直交するとは、70°から 110° の間(90° ± 20°)、又は 80° から 100° の間(90° ± 10°)、又は 85° から 95° の間(90° ± 5°)の角度であると理解されたい。

#### 【0035】

この第 1 の実施形態において、図 1 b から分かるように、パターン化は、第 2 の電極層 50 をパターン化する第 1 のステップを有する。これは、第 1 のエッティングマスク(「マスク 1」でラベル付けされる)を用いて実行される。こうして、(層の上部表面に対して又は基板の上部表面に対して平行な方向における)横方向寸法又は第 2 の電極 50 の長さが、規定される。この例では、パターン化の第 1 のステップにおいて、(第 2 の電極層 50 における追加的な誘電体層 51 だけでなく)第 2 の誘電体膜 40 も、パターン化される。見て分かるように、第 2 の電極層 50 は、第 1 の電極層 10 より小さくなるようパターン化される。例えば、第 2 の電極層 50 は、環状電極の形式でパターン化されることがある。これは、音響性能に関して有益である。図 1 c に示されるように、パターン化は更に、犠牲層 30 をパターン化する第 2 の(分離した)ステップを有する。これは、第 2 のエッティングマスク(「マスク 2」でラベル付けされる)を用いて実行される。こうして、(層の上部表面に対して又は基板の上部表面に対して平行な方向における)横方向寸法又は CMUT のキャビティの長さが、規定されることができる。更に、図 1 d に示されるよ

うに、パターン化は、第1の電極層10をパターン化する第3の（分離した）ステップを有する。これは、第3のエッティングマスク（「マスク3」でラベル付けされる）を用いて実行される。こうして、（層の上部表面に対して又は基板の上部表面に対して平行な方向における）横方向寸法又は第1の電極30の長さが、規定される。この例では、パターン化の第3のステップにおいて、第1の誘電体膜20も、パターン化される。基板上の誘電体層11だけが、この例ではパターン化されない。従って、堆積層及び膜（誘電体層11を除く）のほとんどが、パターン化される。ここで、ALD堆積の後のパターン化ステップが終了される。すべての堆積された機能CMUT層及び膜10、20、30、40、50、51が、パターン化される。

## 【0036】

10

後続のステップにおいて、図1eを以下照会して、この方法は、堆積層及び膜10、20、30、40、50、51を覆う誘電体層60を堆積させるステップを有する。この堆積ステップは再度、原子層堆積(ALD)を用いて、実行されることができる。代替的に、例えばPECVDといった別の技術が、用いられることができる。誘電体層60は、堆積層及び膜10、20、30、40、50、51の上部表面及び側面表面を基本的に同じ被覆で覆うことができる（例えば、誘電体層60の水平部分の厚み及び誘電体層60の垂直部分の厚みは、基本的に同じである）。こうして、非常に良好なステップ被覆が提供される。言い換えると、誘電体層60の垂直部分及び誘電体層60の水平部分は、ほぼ同じ被覆又は厚みを持つ（図1eを参照）。（層の上部表面に対して又は基板の上部表面に対して直交する方向における）誘電体層60の垂直部分は、堆積層及び膜10、20、30、40、50、51に対して実質的に直交して延在する。理想的には、誘電体層60の垂直部分は、直交する（90°）、又は堆積層及び/又は膜に対して直角である。しかしながら、現実には、誘電体層60は、何らかの勾配を持つ。従って、誘電体層60の垂直部分は、完全な直角にはないことがある。従って、実質的に直交するとは、70°から110°の間（90°±20°）、又は80°から100°の間（90°±10°）、又は85°から95°の間（90°±5°）の角度であると理解されたい。

20

## 【0037】

続いて、この方法は、エッティング穴32（図1fを参照）、特に複数のエッティング穴（例えば3以上）を提供し、キャビティ35（図1gを参照）を形成するため犠牲層30をエッティングすることにより、犠牲層30を除去するステップを有する。エッティング穴32を提供することは、第4のエッティングマスク（「マスク4」でラベル付けされる）を用いて実行される。エッティング穴32が、誘電体層60において提供される。（層の上部表面に対して又は基板の上部表面に対して直交する方向における）キャビティの高さは、除去される犠牲層30の厚さにより規定される。次に、図1hを参照して、誘電体層60を覆う追加的な層70、特に追加的な誘電体層が、提供されることができる。追加的な層70は、エッティング穴32を閉じる又は封止する。

30

## 【0038】

40

更に、この方法は、層の上部表面（又は、基板の上部表面）に対して直交する方向において第1の電極層10及び第2の電極層50からそれぞれ延在する少なくとも1つの導電性ピア15、55を提供するステップを有する。従って、導電性ピア15、55は、直交する、又は堆積層に対して直角である。この例において、これは、エッティング穴62を提供し、導電性ピア15、55を形成するため導電性物質でエッティング穴62を充填することにより実行される。ここで、（追加的な層70、誘電体層60及び第1の誘電体膜20を通り）第1の電極層10へ導く第1のエッティング穴62が提供される。（誘電体層60及び追加的な層70を通り）第2の電極層50へ導く第2のエッティング穴62が提供される。第1のエッティング穴62は、第1の電極層10からピア15を形成するため、導電性物質で充填される。第2のエッティング穴62は、第2の電極層50からピア55を形成するため、導電性物質で充填される。更に、それぞれ、ピア15、55から外部電気接続（例えば、ASIC及び/又は電源への、例えばバイアス電圧への接続、又はケーブル若しくはワイヤ結合への接続）を提供するため、導電性部分16、56が提供される。こうし

50

て、第1の電極10及び第2の電極50は、(例えばCMUTの下のASICへの)電気接続を具備する。第1のエッティング穴又は第2のエッティング穴だけが提供されることも理解されたい。例えば、第1の電極10からの導電性ビア15が、基板において形成されることもできる。

#### 【0039】

図1jは、第1の実施形態によるCMUT100の概略的な断面を示す。図1jのCMUT100は、特に、図1を参照して上述した方法を用いて製造された。CMUT100は、基板(図示省略)上に第1の(底部)電極層10、第1の電極層10上に第1の誘電体膜20、第1の誘電体膜20の上に形成されるキャビティ35、キャビティ35を覆う第2の誘電体膜40、及び第2の誘電体膜40上に第2の(上部)電極層50を有する。  
オプションで、CMUT100は、誘電体層11及び誘電体層51を有することができる。堆積層及び膜のほとんどは、パターン化される。この実施形態において、すべての堆積されるCMUT機能層及び膜10、20、30、40、50は、パターン化される。従って、堆積されるCMUT機能層及び膜10、20、30、40、50の各々が、パターン化される。第2の電極層50は、(例えば、環状電極の形式においてパターン化される)第1の電極層10より小さいようパターン化される。これは、音響性能に関して有益である。第2の電極層50は、キャビティ35より小さいようパターン化される。キャビティ35は、第1の電極層10より小さいようパターン化される。こうして、特徴的な(ステップ)角錐構造が提供される。CMUT100は、堆積層及び膜10、20、30、40、50を覆う誘電体層60を更に有する。前述したように、誘電体層60は、堆積層及び膜10、20、30、40、50の上部表面及び側面表面を基本的に同じ被覆又は厚みで覆う。誘電体層60の垂直部分は、堆積層10、20、30、40、50に対して実質的に直交して延在する。CMUT100は更に、誘電体層60を覆う追加的な層70を有する。特に、追加的な層70は、他の層又は膜と比較してかなり厚く、例えば、2倍以上であり、又は5倍以上である(例えば、約200nmの層40の厚みに対し、層70の厚みは、約1μm)。更に、CMUTは、層の上部表面に対して直交する方向(図1jにおいて垂直方向)において第1の電極層10から延在する導電性ビア15を有する。また、CMUT100は、層の上部表面に対して直交する方向(図1jにおいて垂直方向)において第2の電極層50から延在する導電性ビア55を有する。CMUT100は更に、それぞれ、ビア15、55から外部電気接続(例えば、ASIC及び/又は電源への、例えばバイアス電圧への接続、又はケーブル若しくはワイヤ結合への接続)を提供するため、導電性部分16、56を有する。ビア15、55は、(層又は基板の上部表面に対して直交する)垂直方向において延在し、導電性部分56は、(層又は基板の上部表面に対して平行な)水平方向において延在する。

#### 【0040】

図2a~jは、第2の実施形態によるCMUTの製造方法を示す。この実施形態において、基板1は、そこに一体化されるASIC2及び基板における導電性ビア15を有する。代替的に、ASIC2は、基板1に取り付けられることもできる。この方法は、基板1上に第1の電極層10を堆積させるステップで始まる。その後、第1の誘電体膜20は、第1の電極層10上に堆積され、犠牲層30は、第1の誘電体膜20上に堆積される。犠牲層30は、後ほどトランスデューサのキャビティを形成するため除去可能である。続いて、第2の誘電体膜40が、犠牲層30上に堆積される。すると、第2の電極層50が、第2の誘電体膜40上に堆積される。これらの堆積ステップの各々は、原子層堆積(ALD)により実行される。こうして、誘電物質及び導電性物質の交互の層のスタックが、提供される(図2bを参照)。従って、すべてのCMUT機能層(AL-ALD CMUT)が、1つの単一の処理シーケンスにおいて堆積される。

#### 【0041】

この方法は更に、堆積層及び膜10、20、30、40、50、特に堆積されたCMUT機能層10、20、30、40、50の全てをパターン化するステップを有する。この実施形態において、パターン化は、第2の電極層50(図2cを参照)をパターン化する

10

20

30

40

50

第1のステップと、第1の誘電体膜20及び第2の誘電体膜40(図2dを参照)だけではなく、犠牲層30及び第1の電極層10をパターン化する第2の(分離した)ステップとを有する。従って、本実施形態において、犠牲層30及び第1の電極層10は、共通のステップにおいてパターン化される。第2の電極層50をパターン化する第1のステップは、第1のエッティングマスク(マスク1)を用いて実行される。第2のパターン化ステップは、第2のエッティングマスク(マスク2)を用いて実行されることができる。見て分かるように、第2の電極層50は、(例えば環状電極の形式にある)第1の電極層10より小さいようパターン化される。ここで、パターン化のステップが終了される。

#### 【0042】

後続のステップにおいて、図2eを以下参照して、この方法は、堆積層及び膜10、20、30、40、50を覆う誘電体層60を堆積させるステップを有する。この堆積ステップは再度、原子層堆積(ALD)を用いて実行される。前述したように、誘電体層60は、堆積層及び膜10、20、30、40、50の上部表面及び側面表面を基本的に同じ被覆又は厚みで覆う。こうして、非常に良好なステップ被覆が提供される。言い換えると、誘電体層60の垂直部分及び誘電体層60の水平部分は、ほぼ同じ被覆又は厚みを持つ(図2eを参照)。誘電体層60の垂直部分は、堆積層10、20、30、40、50に対して実質的に直交して延在する。

#### 【0043】

続いて、この方法は、エッティング穴32(図2fを参照)を提供し、キャビティ35(図2gを参照)を形成するため犠牲層30をエッティングすることにより、犠牲層30を除去するステップを有する。エッティング穴32は、誘電体層60及び第2の誘電絶縁膜40において提供される。エッティング穴32は、第3のエッティングマスク(マスク3)を用いて提供されることができる。次に、図2hを参照して、誘電体層60を覆う追加的な層70、特に追加的な誘電体層が、提供されることができる。追加的な層70は、エッティング穴32を閉じる又は封止する。

#### 【0044】

更に、この方法は、層の上部表面に対して直交する方向において第2の電極層50から延在する導電性ピア55を提供するステップを有する。従って、導電性ピア55は、直交する、又は堆積層に対して直角である。この例において、これは、エッティング穴62(図2iを参照)を提供し、導電性ピア55(図2jを参照)を形成するため導電性物質でエッティング穴62を充填することにより実行される。エッティング穴62を提供することは、第4のエッティングマスク(マスク4)を用いて実行されることがある。第1の電極10に対する導電性ピア15は、基板1において形成される。更に、ピア55から外部電気接続を提供するため、導電性部分56が提供される。これは、追加的な層70上に導電層を堆積させ、その後導電層をパターン化することにより実行されることがある。これは、第5のエッティングマスク(マスク5)を用いて実行されることがある。

#### 【0045】

図2jは、第2の実施形態によるCMUT100の断面を示す。図2jのCMUT100は特に、図2を参照して上述した方法を用いて製造された。CMUT100は、基板1上に第1の電極層10、第1の電極層10上に第1の誘電体膜20、第1の誘電体膜20の上に形成されるキャビティ35、キャビティ35を覆う第2の誘電体膜30、及び第2の誘電体膜40上に第2の電極層50を有する。オプションで、第1の実施形態を参照して説明されるように、CMUT100は、基板上に誘電体層11及び第2の電極層50上に誘電体層51を有することができる。図2jに示される実施形態では、堆積されるCMUT機能層及び膜10、20、30、40、50の全てが、パターン化される。第2の電極層50は、第1の電極層10及びキャビティ35より、(層又は基板の上部表面に対して平行な方向において)小さい又は小さな横方向寸法を持つようパターン化される。例えば、円形形状の場合であれば、より小さな直径を持つ。こうして、特徴的な(ステップ)角錐構造が提供される。CMUT100は更に、堆積層及び膜10、20、30、40、50を覆う誘電体層60を有する。前述したように、誘電体層60は、堆積層及び膜10

10

20

30

40

50

、20、30、40、50の上部表面及び側面表面を基本的に同じ被覆で覆う。誘電体層60の垂直部分は、堆積層10、20、30、40、50に対して実質的に直交して延在する。CMUT100は更に、誘電体層60を覆う追加的な層70を有する。特に、追加的な層70は、他の層又は膜と比較してかなり厚く、例えば、2倍以上であり、又は5倍以上である（例えば、約200nmの層40の厚みに対し、層70の厚みは、約1μm）。図2jにおいて、追加的な層70は、概略的にのみ示される点、及び図1jに対して示される追加的な層70同様、層60の形状に追従することができる点に留意されたい。更に、CMUTは、層の上部表面に対して直交する方向（図2jにおいて垂直方向）において第2の電極層50から延在する導電性ピア55を有する。CMUT100は更に、ピア55から外部電気接続（例えば、ASIC及び/又は電源への、例えばバイアス電圧への接続、又はケーブル若しくはワイヤ結合への接続）を提供するため、導電性部分56を有する。また、CMUT100は、第1の電極10からの導電性ピア15を有する。導電性ピア15は、基板1において形成される。ピア15、55は、（層又は基板の上部表面に対して直交する）垂直方向において延在し、導電性部分56は、（層又は基板の上部表面に対して平行な）水平方向において延在する。

#### 【0046】

図3a～hは、第3の実施形態によるCMUTを製造する方法を示す。図3a～hの第3の実施形態の方法は、図2a～jの第2の実施形態の方法に類似する。しかしながら、第2の実施形態と比較して、図2cの第2の電極層50を別々にパターン化するステップが、省略される。従って、第3の実施形態において、エッチングマスクがより用いられない。

#### 【0047】

また、この第3の実施形態において、基板1は、そこに一体化されるASIC2及び基板1における導電性ピア15を有する。この方法は、基板1上に第1の電極層10を堆積させるステップで始まる。その後、第1の誘電体膜20は、第1の電極層10上に堆積され、犠牲層30は、第1の誘電体膜20上に堆積される。犠牲層30は、後ほどトランジデューサのキャビティを形成するため除去可能である。続いて、第2の誘電体膜40が、犠牲層30上に堆積される。すると、第2の電極層50が、第2の誘電体膜40上に堆積される。これらの堆積ステップの各々は、原子層堆積(ALD)により実行される。こうして、誘電物質及び導電性物質の交互の層のスタックが、提供される（図3aを参照）。従って、すべてのCMUT機能層(AL-ALD-CMUT)が、1つの単一の処理シーケンスにおいて堆積される。

#### 【0048】

この方法は更に、堆積層及び膜10、20、30、40、50、特に堆積されたCMUT機能層10、20、30、40、50の全てをパターン化するステップを有する。この実施形態において、パターン化は、第2の電極層50、犠牲層30及び第1の電極層10（図3bを参照）をパターン化する共通のステップを有する。従って、本実施形態において、堆積層（第2の電極層50、第2の絶縁層分離層40、犠牲層30、第1の絶縁層分離層20及び第1の電極層10）の全てが、共通のステップにおいてパターン化される。見て分かるように、すべての堆積層及び膜10、20、30、40、50は、（層又は基板の上部表面に対して平行な方向において）同じ横方向寸法を持つ。例えば、円形形状の場合であれば、同じ直径を持つ。共通のパターン化ステップは、第1のエッチングマスク（マスク1）を用いて実行されることができる。ここで、パターン化のステップが終了される。

#### 【0049】

後続のステップにおいて、図3cを以下参照して、この方法は、堆積層及び膜10、20、30、40、50を覆う誘電体層60を堆積させるステップを有する。この堆積ステップは再度、原子層堆積(ALD)を用いて実行される。誘電体層60は、堆積層及び膜10、20、30、40、50の上部表面及び側面表面を基本的に同じ被覆で覆う。こうして、非常に良好なステップ被覆が提供される。言い換えると、誘電体層60の垂直部分

10

20

30

40

50

及び誘電体層 6 0 の水平部分は、ほぼ同じ被覆又は厚みを持つ（図 3 c を参照）。

#### 【 0 0 5 0 】

続いて、この方法は、エッティング穴 3 2（図 3 d を参照）を提供し、キャビティ 3 5（図 3 e を参照）を形成するため犠牲層 3 0 をエッティングすることにより、犠牲層 3 0 を除去するステップを有する。エッティング穴 3 2 は、誘電体層 6 0 及び第 2 の誘電絶縁膜 4 0 において提供される。図 3 d 及び図 3 e に示されるように、エッティング穴 3 2 は好ましくは、第 2 の電極層 5 0 には提供されず、その隣のどこかに提供される。図 3 d 及び図 3 e において点線により示されるように、エッティング穴 3 2 は、第 2 の電極層 5 0 を過ぎて、誘電体層 6 0 から第 2 の誘電体膜 4 0 まで延在する。エッティング穴 3 2 は、第 2 のエッティングマスク（マスク 2）を用いて提供されることができる。次に、図 3 f を参照して、誘電体層 6 0 を覆う追加的な層 7 0、特に追加的な誘電体層が、提供されることがある。  
10 追加的な層 7 0 は、エッティング穴 3 2 を閉じる又は封止する。

#### 【 0 0 5 1 】

更に、この方法は、層の上部表面に対して直交する方向において第 2 の電極層 5 0 から延在する導電性ビア 5 5 を提供するステップを有する。従って、導電性ビア 5 5 は、直交する、又は堆積層に対して直角である。この例において、これは、エッティング穴 6 2（図 3 g を参照）を提供し、導電性ビア 5 5（図 3 h を参照）を形成するため導電性物質でエッティング穴 6 2 を充填することにより実行される。エッティング穴 6 2 を提供することは、第 3 のエッティングマスク（マスク 3）を用いて実行されることができる。第 1 の電極 1 0 に対する導電性ビア 1 5 は、基板 1 において形成される。更に、ビア 5 5 から外部電気接続を提供するため、導電性部分 5 6 が提供される。これは、追加的な層 7 0 上に導電層を堆積させ、その後導電層をパターン化することにより実行されることがある。これは、第 4 のエッティングマスク（マスク 4）を用いて実行されることができる。  
20

#### 【 0 0 5 2 】

図 3 h は、第 3 の実施形態による C M U T 1 0 0 の概略的な断面を示す。図 3 h の C M U T 1 0 0 は特に、図 3 を参照して上述した方法を用いて製造された。C M U T 1 0 0 は、基板 1 上に第 1 の電極層 1 0、第 1 の電極層 1 0 上に第 1 の誘電体膜 2 0、第 1 の誘電体膜 2 0 の上に形成されるキャビティ 3 5、キャビティ 3 5 を覆う第 2 の誘電体膜 3 0、及び第 2 の誘電体膜 4 0 上に第 2 の電極層 5 0 を有する。オプションで、第 1 の実施形態を参照して説明されるように、C M U T 1 0 0 は、基板上に誘電体層 1 1 及び第 2 の電極層 5 0 上に誘電体層 5 1 を有することができる。図 3 h に示される実施形態では、堆積される C M U T 機能層及び膜 1 0、2 0、3 0、4 0、5 0 の全てが、共通のステップにおいてパターン化される。こうして、すべての堆積層及び膜 1 0、2 0、3 0、4 0、5 0 は、（層又は基板の上部表面に対して平行な方向において）同じ横方向寸法を持つようパターン化される。例えば、円形形状の場合であれば、同じ直径を持つ。従って、本実施形態において、特徴的な（ステップ）角錐構造は、提供されない。C M U T 1 0 0 は更に、堆積層及び膜 1 0、2 0、3 0、4 0、5 0 を覆う誘電体層 6 0 を有する。前述したように、誘電体層 6 0 は、堆積層及び膜 1 0、2 0、3 0、4 0、5 0 の上部表面及び側面表面を基本的に同じ被覆で覆う。誘電体層 6 0 の垂直部分は、堆積層 1 0、2 0、3 0、4 0、5 0 に対して実質的に直交して延在する。C M U T 1 0 0 は更に、誘電体層 6 0 を覆う追加的な層 7 0 を有する。特に、追加的な層 7 0 は、他の層又は膜と比較してかなり薄く、例えば、2 倍以上であり、又は 5 倍以上である（例えば、約 2 0 0 n m の層 4 0 の厚みに対し、層 7 0 の厚みは、約 1 μ m）。図 3 h において、追加的な層 7 0 は、概略的にのみ示される点、及び図 1 j に対して示される追加的な層 7 0 同様、層 6 0 の形状に追従することができる点に留意されたい。更に、C M U T は、層の上部表面に対して直交する方向（図 3 h において垂直方向）において第 2 の電極層 5 0 から延在する導電性ビア 5 5 を有する。C M U T 1 0 0 は更に、ビア 5 5 から外部電気接続（例えば、A S I C 及び／又は電源への、例えばバイアス電圧への接続、又はケーブル若しくはワイヤ結合への接続）を提供するため、導電性部分 5 6 を有する。また、C M U T 1 0 0 は、第 1 の電極 1 0 からの導電性ビア 1 5 を有する。導電性ビア 1 5 は、基板 1 において形成される。ビア 1  
30 40 50

5、55は、(層又は基板の上部表面に対して直交する)垂直方向において延在し、導電性部分は、(層又は基板の上部表面に対して平行な)水平方向において延在する。

#### 【0053】

示された実施形態のいずれにおいても、第1の誘電体膜20及び第2の誘電体膜40の各々は、酸化物を含む第1の層、高k物質を含む第2の層及び酸化物を含む第3の層を有する。従って、絶縁層分離層20、40は、酸化物層(O)、高k層及び別の酸化物層(O)を有する。言い換えると、高k層は、2つの酸化物層(特にシリコン酸化物)の間にはさまれる。特に、高k物質は、酸化( $Al_2O_3$ )アルミニウム及び/又は酸化(HfO<sub>2</sub>)ハフニウムとすることができます。例えば、酸化物-アルミニウム酸化物-酸化物(OAOにより略記される)の積層体(交互層)が提供されることができる。別の例では、第2の層は、酸化アルミニウムを含む第1の副層、酸化ハフニウムを含む第2の副層、及び酸化アルミニウムを含む第3の副層を有する。こうして、酸化物-酸化アルミニウム-酸化ハフニウム-酸化アルミニウム-酸化物(OAHAOにより略記される)の積層体(交互層)が、提供されることができる。10

#### 【0054】

堆積層の誘電率は一般に、物質の密度に依存し、及び従って、例えば処理温度(層が形成される温度)といった堆積又は処理設定に依存する。酸化アルミニウムは、堆積又は処理設定に依存して、7から9の間の誘電率(k又は $\epsilon_r$ )を持つ。例えば、酸化アルミニウムの誘電率は、7.5(例えば、約265の低い温度で堆積される場合)、又は8(例えば、約350の高い温度で堆積される場合)、又は9とすることができる。酸化ハフニウムは、堆積又は処理設定に依存して、12から27の間の誘電率(k又は $\epsilon_r$ )を持つ。例えば、酸化ハフニウムの誘電率は、14、又は20、又は25とすることができる。アルミニウム酸化物-ハフニウム酸化物-アルミニウム酸化物の積層体の誘電率は、例えば10とすることができる。20

#### 【0055】

好ましくは、示された実施形態の各々において、第1の電極層10及び第2の電極層50の各々は、非金属導電材料(例えば半導体)を有する。例えば、非金属導電材料は、TiN(窒化チタン)、TaN(窒化タンタル)、TaCN、IrO<sub>2</sub>(酸化イリジウム)、ITO(酸化インジウムスズ)、LaNiO<sub>3</sub>、及びSrRuO<sub>3</sub>(ストロンチウム・ルテニウム酸塩)を含むグループから選択される少なくとも1つの(又は、正確に1つの)物質とすることができます。これらの物質は、原子層堆積に適している。特に、非金属導電材料は、窒化チタン(TiN)とすることができます。窒化チタン(TiN)は約30~70μcmの伝導性を持つ。これは、良好な導体であると考えられる。また、(500μcmのオーダーの伝導性を持つ)ポリシリコンが用いられることもできる。電極層の物質は、他の任意の導電性物質とすることができます点も理解されたい。例えば、Ni(ニッケル)、銅(Cu)、W(タンゲステン)、Pt(プラチナ)、Ir(イリジウム)及びAl(アルミニウム)を含むグループから選択される少なくとも1つの(又は、正確に1つの)物質を有する金属とすることができます。例えば、金属は、これらの合金とすることができます。例えば、アルミニウムは、3μcmのオーダーの伝導性を持つ。いずれの場合でも、電極の導電性物質、金属及び非金属は、(例えばALDマシンにおいて)ALDにより堆積されるのに適していなければならない。3040

#### 【0056】

誘電体層60及び/又は追加的な層70は例えば、酸化物(特にシリコン酸化物)、窒化物(特にシリコン窒化物)若しくは両方の組合せとすることができますか、又はこれらを有することができます。例えば、誘電体層60は、(シリコン)酸化物及び(シリコン)窒化物の組合せとすることができますか、又はこの組合せを有することができます。例えば、追加的な層70は、(シリコン)窒化物とすることができますか、又はこれを有することができます。しかしながら、他の任意の適切な誘電物質が用いられることができます点を理解されたい。誘電体層60は例えば、ALDにより又はPECVDにより堆積されることがあります。そのより大きな厚みが原因で、追加的な層70は特に、PECVDにより堆積される50

ことができる。特に、犠牲層 30 は、絶縁層分離層 20、40 と、(異なるエッチング特性を持つ)異なる物質で作られる。こうして、犠牲層は、選択的に除去されることができる。

#### 【0057】

図4は、CMUTの誘電率( )対相対的な音響出力圧の図を示す。図4は、シミュレーションに基づかれる。すべての寸法(ギャップ厚、誘電厚等)は、一定であると設定される。クローズ型の円は、ALDにより堆積される酸化ハフニウム(HfO<sub>2</sub>)を示す(ここでは、が14である)。オープンな円は、ONOを示す。ダイヤモンドは、ALDにより堆積される酸化アルミニウム(Al<sub>2</sub>O<sub>3</sub>)を示す(ここでは、が8である)。見て分かるように、バイアス電圧が印加することができる場合、高k物質は、出力圧をほとんど2倍にする(例えばAl<sub>2</sub>O<sub>3</sub>に関して約70%)。

10

#### 【0058】

図5は、誘電体にわたる電場対誘電体を通る電流の例示的なグラフを示す。電場対電流のグラフは、高い温度でのONO及びアルミニウム酸化物Al<sub>2</sub>O<sub>3</sub>の各々に関して示される。図8で分かるように、同じ電場値に関して、アルミニウム酸化物Al<sub>2</sub>O<sub>3</sub>は、ONOと比較して、(高い温度で)より少ない漏れ電流を持つ。また、(高い温度にある)アルミニウム酸化物Al<sub>2</sub>O<sub>3</sub>に関して、ONOと比較して、同じバイアス電圧が印加されることができる。

#### 【0059】

原子層堆積(ALD)技術を用いて製造される高k誘電体層及び層スタックを提供することは、(例えば、作動電圧を下げて及び/又は(音響)出力圧を増加させることにより)CMUTの性能を明らかに高めることができた。特に、非金属電極(例えばTiN)を提供することにより、金属電極の代わりに、ALD技術は、1つの単一の処理ステップの間にすべてのCMUT機能層を堆積させる、ユニークなオプションを提供する。従って、より高い有効な誘電率を持つ誘電スタックが、性能改善を提供する。この改善は、誘電体層における電荷トラップが原因による、CMUTの類似する又はより低いドリフトと結びつけられる。All Layer ALD(AL-ALD) CMUT処理は非常に有益である。なぜなら、それは、個別の層及びそれらのインターフェイスの特性をチューニングすることにより、CMUT性能を更に高めるオプションを提供するからである。トップトゥボトムパターン化を持つAL-ALD技術は、様々な誘電体の高品質インターフェイスを確実にし、より少ないオペレータ介入を必要とする。

20

#### 【0060】

CMUTにおいて、1つの例において、層がALDにより堆積されたかが検出されることができる。例えば、ALDにより堆積される場合、第1の誘電体膜20及び/又は第2の誘電体膜40は、炭素又は塩素残留物といった処理残留物を有する。この残留物は例えば、XPS(X線光電子分光法)又は例えばSIMS(2次イオン質量分光法)といった他の特徴化方法を用いて、検出されることがある。別の例において、絶縁層分離層20、40の第2の層は、100nm以下の厚みを持つ。斯かる非常に薄い高k層は、ALDを用いて提供されることができる。

30

#### 【0061】

本書に表される(AL-ALD)方法において、最初に、層のほとんど全体のスタックが、まず堆積され、次にパターン化される(及び最終的に、キャビティを封止する誘電体層が堆積される)。こうして、この方法により生成されるCMUTに関して、メンブレンの隣の領域におけるCMUTの断面において、全て又はほとんどの誘電体層が、除去され、又は存在しない。しかしながら、別の方針(ALDでない)により生成されるCMUTに関して、例えばスパッタリングを用いて、メンブレンの隣の領域においてCMUTの断面において、CMUTを占める全て又はほとんどの誘電体層が存在する。

40

#### 【0062】

ALDにより堆積される層(特にAl<sub>2</sub>O<sub>3</sub>及び/又はHfO<sub>2</sub>の層)は、以下の特徴の1つ又は複数を呈することができます。

50

**【 0 0 6 3 】**

( 1 ) 例えばスパッタされた  $\text{Al}_2\text{O}_3$  とは対照的に、ALD 堆積された  $\text{Al}_2\text{O}_3$  のステップ被覆は、非常に良好で非常に共形である。これは、例えば(断面)SEMにおいて検出可能である。

**【 0 0 6 4 】**

( 2 ) ALD 酸化物は、充電効果のより好適な制御を可能にし、漏れ電流はかなり低い(なぜなら、それらがピンホールフリーだからである)。これは、容量性・電圧・測定(CV 曲線)において現れる。

**【 0 0 6 5 】**

( 3 )  $\text{Al}_2\text{O}_3$  の構成は、(例えばスパッタされた  $\text{Al}_2\text{O}_3$  と比較して)異なり、  
RBS 及び / 又は XPS により検出されることができる。

10

**【 0 0 6 6 】**

( 4 ) 炭素といった典型的な処理残留物(これは、例えばスパッタされた  $\text{Al}_2\text{O}_3$  において見つけ出されることができない)が、XPS 又は SIMS により検出される。

11

**【 0 0 6 7 】**

例えば、スパッタされた酸化アルミニウムと ALD により堆積される酸化アルミニウムとの間の差を検出するのに、SIMS(2次イオン質量分光法)が用いられることができる。例えば、スパッタリング処理において、アルゴンが用いられ、何らかの残留物が、スパッタされた層において見つけ出される(例えば数パーセント)。これは、SIMS(2次イオン質量分光法)により、容易に検出されることがある。

20

**【 0 0 6 8 】**

$\text{ON}\text{O}$  絶縁層分離層における酸化物層(O)と比較して、 $\text{OA}\text{O}$  絶縁層分離層における酸化物層(O)の機能は、非常に異なる。 $\text{ON}\text{O}$  絶縁層分離層における酸化物層(O)は、電気的な理由で存在する。酸化物層(O)がなければ、深刻に性能を劣化させる CMUT デバイスのかなりの電気充電があるであろう。実際、(PECVD により堆積される) 単一の O 層の最小厚は、約 50 nm である。 $\text{ON}\text{O}$  絶縁層分離層における酸化物層(O)は、処理に関する理由で存在する。酸化物層(即ちアルミナ層)がなければ、層が非常に大きな機械的な応力を受けることになり、結果として、極端なメンブレン変形がもたらされ、CMUT デバイスは動作可能でない。しかしながら、 $\text{OA}\text{O}$  絶縁層分離層を用いることは、低い応力レベルを提供する。酸化物層は、薄くなることができる。更に、 $\text{OA}\text{O}$  絶縁層分離層は、アルミナ層だけの場合と比較して、さらに好適な電気挙動を示す。

30

**【 0 0 6 9 】**

容量性マイクロマシン・トランスデューサが、超音波に関する CMUT として説明されてきた。しかしながら、容量性マイクロマシン・トランスデューサが、他の用途に関して、例えば圧力センサ又は圧力トランスデューサとして用いられることもできる点を理解されたい。

**【 0 0 7 0 】**

容量性マイクロマシン・トランスデューサ、特に CMUT セルは、単一のセル、特に CMUT セルを有するか、又はこのセルとすることができる。しかしながら、容量性マイクロマシン・トランスデューサ、特に CMUT が、複数のセル又はセルのアレイ、特に CMUT セルを有することができる点も理解されたい。容量性マイクロマシン・トランスデューサ、特に CMUT、及び / 又はその層は、円形形状を持つことができる。しかしながら、他の形状も用いられることができる。例えば、そして、四角又は六角形の形状である。

40

**【 0 0 7 1 】**

本発明が図面及び前述の説明において詳細に図示され及び説明されたが、斯かる図示及び説明は、説明的又は例示的であると考えられ、本発明を限定するものではない。本発明は、開示された実施形態に限定されるものではない。図面、開示及び添付された請求項の研究から、開示された実施形態に対する他の変形が、請求項に記載の本発明を実施する当業者により理解され、実行されることができる。

**【 0 0 7 2 】**

50


請求項において、単語「有する」は他の要素又はステップを除外するものではなく、不定冠詞「a」又は「a n」は複数性を除外するものではない。单一の要素又は他のユニットが、請求項に記載される複数のアイテムの機能を満たすことができる。特定の手段が相互に異なる従属項に記載されるという单なる事実は、これらの手段の組み合わせが有利に使用されることができないことを意味するものではない。

## 【0073】

請求項における任意の参照符号は、発明の範囲を限定するものとして解釈されるべきではない。


【図 1 a】

FIG. 1a




【図 1 b】

FIG. 1b



【図 1 c】

FIG. 1c




【図 1 d】

FIG. 1d




【図 1 e】

FIG. 1e




【図 1 f】

FIG. 1f




【図 1 g】

FIG. 1g




【図 1 h】

FIG. 1h




【図 1 i】

FIG. 1i




【図 1 j】

FIG. 1j




【図 2 a】

FIG. 2a




【図 2 b】

FIG. 2b




【図 2 c】

FIG. 2c




【図 2 d】

FIG. 2d




【図 2 e】

FIG. 2e




【図 2 f】

FIG. 2f




【図 2 g】

FIG. 2g




【図 2 h】

FIG. 2h




【図 2 i】

FIG. 2i




【図 2 j】

FIG. 2j




【図 3 a】

FIG. 3a




【図 3 b】

FIG. 3b




【図 3 c】

FIG. 3c




【図 3 d】

FIG. 3d




【図 3 e】

FIG. 3e




【図 3 f】

FIG. 3f




【図 3 g】

FIG. 3g





【図 3 h】

FIG. 3h



【図 4】

【図 5】



---

フロントページの続き

(72)発明者 ディルクセン ペーター  
オランダ国 5 6 5 6 アーエー アインドーフェン ハイ テック キャンパス ビルディング  
4 4

(72)発明者 マオクゾク ルエディゲル  
オランダ国 5 6 5 6 アーエー アインドーフェン ハイ テック キャンパス ビルディング  
4 4

(72)発明者 カラカヤ コライ  
オランダ国 5 6 5 6 アーエー アインドーフェン ハイ テック キャンパス ビルディング  
4 4

(72)発明者 クロートウェイク ヨハン ヘンドリク  
オランダ国 5 6 5 6 アーエー アインドーフェン ハイ テック キャンパス ビルディング  
4 4

(72)発明者 マーセリス バウト  
オランダ国 5 6 5 6 アーエー アインドーフェン ハイ テック キャンパス ビルディング  
4 4

(72)発明者 ミュルデル マルセル  
オランダ国 5 6 5 6 アーエー アインドーフェン ハイ テック キャンパス ビルディング  
4 4

審査官 大石 剛

(56)参考文献 特開2008-288813(JP,A)  
特開2006-271183(JP,A)  
国際公開第2010/032156(WO,A2)  
特表2010-505281(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 04 R 19 / 00  
H 04 R 31 / 00