

(19)日本国特許庁(JP)

(12)公表特許公報(A)

(11)公表番号

特表2022-534068

(P2022-534068A)

(43)公表日 令和4年7月27日(2022.7.27)

(51)国際特許分類	F I	テーマコード(参考)
G 0 6 F 30/34 (2020.01)	G 0 6 F 30/34	5 B 0 4 5
G 0 6 F 15/78 (2006.01)	G 0 6 F 15/78 5 3 0	5 B 0 6 2
G 0 6 F 15/80 (2006.01)	G 0 6 F 15/78 5 6 0	5 B 1 4 6
G 0 6 F 15/173(2006.01)	G 0 6 F 15/80	
G 0 6 F 30/347(2020.01)	G 0 6 F 15/173 6 8 1	

審査請求 未請求 予備審査請求 未請求 (全39頁) 最終頁に続く

(21)出願番号 特願2021-569551(P2021-569551)
 (86)(22)出願日 令和2年5月7日(2020.5.7)
 (85)翻訳文提出日 令和3年12月22日(2021.12.22)
 (86)国際出願番号 PCT/US2020/031951
 (87)国際公開番号 WO2020/236436
 (87)国際公開日 令和2年11月26日(2020.11.26)
 (31)優先権主張番号 16/420,881
 (32)優先日 令和1年5月23日(2019.5.23)
 (33)優先権主張国・地域又は機関
 米国(US)
 (81)指定国・地域 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA
 ,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(
 AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,A
 T,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR
 ,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,
 最終頁に続く

(71)出願人 591025439
 ザイリンクス インコーポレイテッド
 X I L I N X I N C O R P O R A T E D
 アメリカ合衆国 カリフォルニア州 9 5
 1 2 4 - 3 4 0 0 サン ホセ ロジック
 ドライブ 2 1 0 0
 (74)代理人 110001195弁理士法人深見特許事務所
 (72)発明者 シバラマン, ムクンド
 アメリカ合衆国、9 5 1 2 4 カリフォ
 ルニア州、サン・ノゼ、ロジック・ドラ
 イブ、2 1 0 0
 (72)発明者 グブタ, シャイル・アディティア
 アメリカ合衆国、9 5 1 2 4 カリフォ
 ルニア州、サン・ノゼ、ロジック・ドラ
 イブ、2 1 0 0
 最終頁に続く

(54)【発明の名称】 異種マルチコアアーキテクチャのコンパイルフロー

(57)【要約】

データ処理エンジン(DPE)アレイを有するシステムオンチップ(SOC)のアプリケーションを実装する例示的な方法は、アプリケーションのグラフ表現を決定するステップであって、グラフ表現は、アプリケーションのカーネルを表すノード、および、カーネル間の通信を表すエッジを含む、ステップと、グラフに基づいて、カーネルをDPEアレイのDPEにマッピングし、カーネルのデータ構造をDPEアレイ内のメモリにマッピングするステップと、DPEとSOCのプログラマブルロジック内に構成されたアプリケーションの回路との間の通信チャンネルをルーティングするステップと、マッピングおよびルーティングの結果に基づいてアプリケーションを実装するためにSOCをプログラミングするための実装データを生成するステップとを含む。




FIG. 11

【特許請求の範囲】**【請求項 1】**

データ処理エンジン（DPE）アレイを有するシステムオンチップ（SOC）のアプリケーションを実装する方法であって、

前記アプリケーションのグラフ表現を決定するステップであって、前記グラフ表現は、前記アプリケーションのカーネルを表すノード、および、前記カーネル間の通信を表すエッジを含む、グラフ表現を決定するステップと、

前記グラフに基づいて、前記カーネルを前記DPEアレイのDPEにマッピングし、前記カーネルのデータ構造を前記DPEアレイ内のメモリにマッピングするステップと、

DPEと前記SOCのプログラマブルロジック内に構成された前記アプリケーションの回路との間の通信チャネルをルーティングするステップと、

前記マッピングおよび前記ルーティングの結果に基づいて前記アプリケーションを実装するために前記SOCをプログラミングするための実装データを生成するステップとを含む、方法。

【請求項 2】

前記マッピングするステップの前に、グラフ表現を処理してカーネルをグループにクラスタ化するステップをさらに含み、

前記マッピングするステップは、カーネルの少なくとも1つのクラスタを前記DPEアレイ内の1つのDPEにマッピングするステップを含む、請求項1に記載の方法。

【請求項 3】

前記マッピングするステップの前に、前記カーネルのうちの1つまたは複数のコードを最適化するステップと、

前記DPEアレイにおけるDPE - DPE間通信のためにロックを配分するステップとを含む、請求項1に記載の方法。

【請求項 4】

前記マッピングするステップは、

前記データ構造を、前記DPE内のメモリバンクおよびDPE間のダイレクトメモリアクセス（DMA）ストリームのうちの少なくとも1つにマッピングするステップを含む、請求項1に記載の方法。

【請求項 5】

プロセッサによって実行されると、データ処理エンジン（DPE）アレイを有するシステムオンチップ（SOC）のアプリケーションを実装する方法を前記プロセッサに実行させる命令を格納している非一時的コンピュータ可読媒体であって、前記方法は、

前記アプリケーションのグラフ表現を決定するステップであって、前記グラフ表現は、前記アプリケーションのカーネルを表すノード、および、前記カーネル間の通信を表すエッジを含む、ステップと、

前記グラフに基づいて、前記カーネルを前記DPEアレイのDPEにマッピングし、前記カーネルのデータ構造を前記DPEアレイ内のメモリにマッピングするステップと、

DPEと前記SOCのプログラマブルロジック内に構成された前記アプリケーションの回路との間の通信チャネルをルーティングするステップと、

前記マッピングおよび前記ルーティングの結果に基づいて前記アプリケーションを実装するために前記SOCをプログラミングするための実装データを生成するステップとを含む、非一時的コンピュータ可読媒体。

【請求項 6】

前記マッピングするステップの前に、グラフ表現を処理してカーネルをグループにクラスタ化するステップをさらに含み、

前記マッピングするステップは、カーネルの少なくとも1つのクラスタを前記DPEアレイ内の1つのDPEにマッピングするステップを含む、請求項5に記載の非一時的コンピュータ可読媒体。

【請求項 7】

10

20

30

40

50

前記マッピングするステップの前に、前記カーネルのうちの1つまたは複数のコードを最適化するステップをさらに含む、請求項5に記載の非一時的コンピュータ可読媒体。

【請求項8】

前記マッピングするステップは、前記データ構造を、前記DPE内のメモリバンクおよびDPE間のダイレクトメモリアクセス(DMA)ストリームのうちの少なくとも1つにマッピングするステップを含む、請求項5に記載の非一時的コンピュータ可読媒体。

【請求項9】

前記DPEアレイにおけるDPE-DPE間通信のためにロックを配分するステップをさらに含む、請求項5に記載の非一時的コンピュータ可読媒体。

10

【請求項10】

前記実装データを生成する前記ステップは、前記カーネルのうちの1つまたは複数を実装するための各DPEのためのコードを生成するステップを含む、請求項5に記載の非一時的コンピュータ可読媒体。

【請求項11】

前記実装データを生成する前記ステップは、前記DPEアレイ内のダイレクトメモリアクセス(DMA)およびスイッチ回路を構成するための制御コードを生成するステップを含む、請求項5に記載の非一時的コンピュータ可読媒体。

【請求項12】

コンピュータシステムであって、プログラムコードを格納するように構成されたメモリと、データ処理エンジン(DPE)アレイを有するシステムオンチップ(SOC)のアプリケーションを実装するために、前記プログラムコードを実行するように構成されたプロセッサとを備え、前記プロセッサは、前記アプリケーションのグラフ表現を決定するステップであって、前記グラフ表現は、前記アプリケーションのカーネルを表すノード、および、前記カーネル間の通信を表すエッジを含む、ステップと、前記グラフに基づいて、前記カーネルを前記DPEアレイのDPEにマッピングし、前記カーネルのデータ構造を前記DPEアレイ内のメモリにマッピングするステップと、DPEと前記SOCのプログラマブルロジック内に構成された前記アプリケーションの回路との間の通信チャネルをルーティングするステップと、前記マッピングおよび前記ルーティングの結果に基づいて前記アプリケーションを実装するために前記SOCをプログラミングするための実装データを生成するステップと、を実行する、コンピュータシステム。

20

【請求項13】

前記マッピングするステップの前に、グラフ表現を処理してカーネルをグループにクラスタ化するステップをさらに含む、前記マッピングするステップは、カーネルの少なくとも1つのクラスタを前記DPEアレイ内の1つのDPEにマッピングするステップ、または、前記データ構造を前記DPE内のメモリバンクおよびDPE間のダイレクトメモリアクセス(DMA)ストリームのうちの少なくとも1つにマッピングするステップのうちの少なくとも1つを含む、請求項12に記載のコンピュータシステム。

30

40

【請求項14】

前記マッピングするステップの前に、前記カーネルのうちの1つまたは複数のコードを最適化するステップをさらに含む、請求項12に記載のコンピュータシステム。

【請求項15】

前記データを生成する前記ステップは、各DPEが前記カーネルのうちの1つまたは複数を実装するためのコードを生成するステップと、

50

前記 D P E アレイ内のダイレクトメモリアクセス (D M A) およびスイッチ回路を構成するための制御コードを生成するステップと

を含む、請求項 1 2 に記載のコンピュータシステム。

【発明の詳細な説明】

【技術分野】

【 0 0 0 1 】

技術分野

本開示の例は、一般に、電子回路設計に関し、特に、異種マルチコアアーキテクチャのコンパイルフローに関する。

【背景技術】

【 0 0 0 2 】

背景

プロセッサ、システムオンチップ (S o C)、および特定用途向け集積回路 (A S I C) は、デジタル信号の処理、暗号化の実行、ソフトウェアアプリケーションの実行、グラフィックスのレンダリングなどの計算作業を実行するための複数のコアを含むことができる。多くのマルチコアアーキテクチャがあるが、これらのアーキテクチャのコンパイラはいずれも、異種アーキテクチャ、特に再構成可能 / プログラマブルロジックに結合されたマルチコアプロセッサ (フィールドプログラマブルゲートアレイ (F P G A) ファブリックなど) に直接対応していない。さらに、既存のコンパイラは、計算カーネルのプロセッサコアへのマッピング、データ構造のメモリバンクへのマッピング、ならびに、プロセッサコア間、および、プロセッサコアとプログラマブルロジックとの間のストリームデータおよびダイレクトメモリアクセス (D M A) データのルーティングを解決しない。

【発明の概要】

【課題を解決するための手段】

【 0 0 0 3 】

概要

異種マルチコアアーキテクチャのコンパイルフローに関連する技法について説明する。一例では、データ処理エンジン (D P E) アレイを有するシステムオンチップ (S O C) のアプリケーションを実装する方法は、アプリケーションのグラフ表現を決定することであって、グラフ表現は、アプリケーションのカーネルを表すノード、および、カーネル間の通信を表すエッジを含む、グラフ表現を決定することと、グラフに基づいて、カーネルを D P E アレイの D P E にマッピングし、カーネルのデータ構造を D P E アレイ内のメモリにマッピングすることと、 D P E と S O C のプログラマブルロジック内に構成されたアプリケーションの回路との間の通信チャンネルをルーティングすることと、マッピングおよびルーティングの結果に基づいてアプリケーションを実装するために S O C をプログラミングするための実装データを生成することを含む。

【 0 0 0 4 】

別の例では、プロセッサによって実行されると、データ処理エンジン (D P E) アレイを有するシステムオンチップ (S O C) のアプリケーションを実装する方法をプロセッサに実行させる命令を格納されている非一時的コンピュータ可読媒体であって、方法は、アプリケーションのグラフ表現を決定することであって、グラフ表現は、アプリケーションのカーネルを表すノード、および、カーネル間の通信を表すエッジを含む、グラフ表現を決定することと、グラフに基づいて、カーネルを D P E アレイの D P E にマッピングし、カーネルのデータ構造を D P E アレイ内のメモリにマッピングすることと、 D P E と S O C のプログラマブルロジック内に構成されたアプリケーションの回路との間の通信チャンネルをルーティングすることと、マッピングおよびルーティングの結果に基づいてアプリケーションを実装するために S O C をプログラミングするための実装データを生成することを含む。

【 0 0 0 5 】

別の例では、コンピュータシステムは、プログラムコードを格納するように構成されたメ

10

20

30

40

50

モリと、プログラムコードを実行するように構成されたプロセッサであって、プログラムコードは、アプリケーションのグラフ表現を決定することであって、グラフ表現は、アプリケーションのカーネルを表すノード、および、カーネル間の通信を表すエッジを含む、グラフ表現を決定することと、グラフに基づいて、カーネルをDPEアレイのDPEにマッピングし、カーネルのデータ構造をDPEアレイ内のメモリにマッピングすることと、DPEとSOCのプログラマブルロジック内に構成されたアプリケーションの回路との間の通信チャンネルをルーティングすることと、マッピングおよびルーティングの結果に基づいてアプリケーションを実装するためにSOCをプログラミングするための実装データを生成することとによって、データ処理エンジン(DPE)アレイを有するシステムオンチップ(SOC)のアプリケーションを実装するためのものである、プロセッサとを備える。

【0006】

これらおよび他の態様は、以下の詳細な説明を参照して理解することができる。

図面の簡単な説明

上に列挙された特徴を詳細に理解することができるように、上で簡単に要約されたより詳細な説明は、例示的な実施態様を参照することによって得ることができ、そのいくつかは添付の図面に示されている。ただし、添付の図面は典型的な実施態様例のみを示しており、そのため、その範囲を限定するものとは考えられないことに留意されたい。

【図面の簡単な説明】

【0007】

【図1】一例によるシステムオンチップ(SoC)のブロック図である。

【図2】一例によるタイル回路を示すブロック図である。

【図3】一例による図2のタイル回路をより詳細に示すブロック図である。

【図4】一例による相互接続回路を示すブロック図である。

【図5】一例による回路設計システムの一例を示すブロック図である。

【図6】一例によるターゲットプラットフォームのアプリケーションの実装を示すブロック図である。

【図7】一例によるアプリケーションを示すブロック図である。

【図8】一例によるデータ処理エンジン(DPE)アレイコンパイラを示すブロック図である。

【図9A】一例による、DPEアレイを標的とするアプリケーションの一部分の例示的な有向グラフ表現を示すブロック図である。

【図9B】一例による、DPEアレイを標的とするアプリケーションの一部分の例示的な有向グラフ表現を示すブロック図である。

【図9C】一例による、DPEアレイを標的とするアプリケーションの一部分の例示的な有向グラフ表現を示すブロック図である。

【図9D】一例による、DPEアレイを標的とするアプリケーションの一部分の例示的な有向グラフ表現を示すブロック図である。

【図10】一例による、DPEアレイ内の有向グラフの配置およびルーティングを示すブロック図である。

【図11】一例による、SOCのデータ処理エンジンアレイのコードおよび構成データを生成する方法を示す流れ図である。

【図12】一例による、データ処理エンジン間でアプリケーション内のカーネルをパーティショニングする方法を示す流れ図である。

【図13】一例による、カーネルをパーティションに割り当てる方法を示す流れ図である。

【図14】一例による、カーネルおよびカーネルクラスタをDPEにマッピングする方法を示す流れ図である。

【図15】異種マルチコアアーキテクチャのアプリケーションを実装する際のFIFO挿入の方法を示す流れ図である。

【図 16】一例による処理システムを示すブロック図である。

【図 17 A】一例による図 16 の処理システムの実施態様を示すブロック図である。

【図 17 B】別の例による図 16 の処理システムの実施態様を示すブロック図である。

【図 18】一例による、FIFOを配置する方法を示す流れ図である。

【図 19】一例による、DPEアレイにマッピングされたアプリケーションをルーティングする方法を示す流れ図である。

【図 20】図 1 に示されるSOCの一実施態様として使用することができる、一例によるプログラム可能なICを示すブロック図である。

【図 21】一例による、図 20 のプログラマブルICのフィールドプログラマブルゲートアレイ(FPGA)実施態様を示す図である。

10

【発明を実施するための形態】

【0008】

理解を容易にするために、可能な場合は、図に共通する同一の要素を示すために同一の参照符号が使用されている。一例の要素は、他の例に有益に組み込まれ得ることが企図される。

【0009】

詳細な説明

以下、図を参照して様々な特徴を説明する。図は原寸に比例して描かれている場合と描かれていない場合があり、同様の構造または機能の要素は、図全体を通して同様の参照符号によって表されていることに留意すべきである。これらの図は、機能の説明を容易にすることのみを目的としていることに留意すべきである。これらの図は、クレームされた発明の網羅的な説明として、または特許請求されている発明の範囲の限定として意図されたものではない。さらに、図示された例は、示されたすべての態様または利点を有する必要はない。特定の例に関連して説明される態様または利点は、必ずしもその例に限定されるものではなく、そのように図示されていないか、またはそのように明示的に説明されていない場合でも、他の任意の例において実施することができる。

20

【0010】

本明細書において記載されている技法は、システムオンチップ(SOC)のマルチコアアーキテクチャのアプリケーションのグラフベースのプログラム記述を取得し、アプリケーションをマルチコアアーキテクチャにコンパイルして、各コアの実行バイナリおよびプログラム可能な構成要素の構成コードを生成するプロセスを提供する。コンパイルステップは、入力グラフ記述を内部表現に変換することと、コード分析および最適化を実行することと、グループ化すべき計算カーネルを識別すること(クラスタリングなど)と、これらのグループを特定のデータ処理エンジン(コアなど)にマッピングし、カーネルによって使用されるデータ構造をローカルメモリにマッピングすることとを含む。コンパイルステップは、ストリームスイッチを介してデータ処理エンジン間で、ならびに、プログラマブルロジックへと、および、プログラマブルロジックから、ストリームおよびダイレクトメモリアクセス(DMA)データをルーティングすることをさらに含む。コンパイルステップは、各データ処理エンジンの実行を調整するラッパーコードを生成することと、DMAおよびストリームスイッチの構成コードを生成することと、アプリケーションを制御するために処理システムによって実行するためのプログラムを生成することとをさらに含む。これらおよびさらなる態様は、図面に関して下記に説明される。

30

40

【0011】

図 1 は、一例によるデータ処理エンジン(DPE)アレイ105を含むデバイス100のブロック図である。例では、デバイス100は、システムオンチップ(SOC)タイプのデバイスである。一般に、SOCとは、互いに相互作用することが可能な2つ以上のサブシステムを含むICを指す。一例として、SOCは、プログラムコードを実行するプロセッサと、1つまたは複数の他の回路とを含み得る。他の回路は、ハードワイヤード回路、プログラム可能な回路、他のサブシステム、および/またはそれらの任意の組み合わせとして実装され得る。回路は、互いに、および/またはプロセッサと協調して動作すること

50

ができる。D P E アレイ 1 0 5 は、デバイス 1 0 0 内の格子、クラスタ、または格子縞パターンに配置構成され得る複数のデータ処理エンジン (D P E) 1 1 0 を含む。図 1 は、行および列を有する 2 D アレイに D P E 1 1 0 を配置構成することを示しているが、例は、この配置構成に限定されない。さらに、アレイ 1 0 5 は、任意のサイズであり得、D P E 1 1 0 によって形成された任意の数の行および列を有することができる。

【 0 0 1 2 】

一実施形態では、D P E 1 1 0 は同一である。すなわち、各 D P E 1 1 0 (タイルまたはブロックとも呼ばれる) は、同じハードウェア構成要素または回路を有し得る。さらに、本明細書の例は、D P E 1 1 0 に限定されない。代わりに、デバイス 1 0 0 は、任意の種類の処理要素またはデータ処理エンジンのアレイを含むことができる。さらに、D P E 1 1 0 は、1 つまたは複数の特殊なタスクを実行するための暗号化エンジンまたは他の特殊なハードウェアであり得る。したがって、D P E 1 1 0 は、一般に、データ処理エンジンと呼ぶことができる。

10

【 0 0 1 3 】

図 1 では、アレイ 1 0 5 は、すべて同じタイプである D P E 1 1 0 を含む (例えば、同種アレイ) 。しかしながら、別の実施形態では、アレイ 1 0 5 は、異なるタイプのエンジンを含み得る。例えば、アレイ 1 0 5 は、D P E 1 1 0 、暗号化エンジン、前進型誤り訂正 (F E C) エンジンなどを含み得る。アレイ 1 0 5 が同種であるかまたは異種であるかに関係なく、D P E 1 1 0 は、下記により詳細に説明するように、D P E 1 1 0 がメモリモジュールを共有することを可能にする、隣接 D P E 1 1 0 内のメモリモジュールへの接続を含むことができる。

20

【 0 0 1 4 】

一実施形態では、D P E 1 1 0 は、非プログラマブルロジックから形成されている、すなわち、ハード化されている。そうすることの 1 つの利点は、D P E 1 1 0 内にハードウェア要素を形成するためにプログラマブルロジックを使用することと比較して、D P E 1 1 0 がデバイス 1 0 0 内で占めるスペースをより少なくすることができることである。すなわち、ハード化または非プログラマブルロジックを使用して、プログラムメモリ、命令フェッチ / 復号ユニット、固定小数点ベクトルユニット、浮動小数点ベクトルユニット、算術論理演算ユニット (A L U) 、乗加算器 (M A C) などの D P E 1 1 0 内のハードウェア要素を形成することによって、デバイス 1 0 0 内のアレイ 1 0 5 のフットプリントを大幅に削減することができる。D P E 1 1 0 はハード化され得るが、これは、D P E 1 1 0 がプログラム可能でないことを意味するものではない。すなわち、D P E 1 1 0 は、デバイス 1 0 0 の電源がオンにされたとき、または再起動されたときに、異なる機能またはタスクを実行するように構成することができる。

30

【 0 0 1 5 】

D P E アレイ 1 0 5 はまた、D P E 1 1 0 とデバイス 1 0 0 内の他のハードウェア構成要素との間の通信インターフェースとして機能する S O C インターフェースブロック 1 1 5 を含む。この例では、デバイス 1 0 0 は、S o C インターフェースブロック 1 1 5 に通信可能に結合されたネットワークオンチップ (N o C) 1 2 0 を含む。図示されていないが、N o C 1 2 0 は、デバイス 1 0 0 内の様々な構成要素が互いに通信することを可能にするために、デバイス 1 0 0 全体を通じて延在することができる。例えば、物理的な実装では、D P E アレイ 1 0 5 は、デバイス 1 0 0 を形成する集積回路の右上部分に配置され得る。しかしながら、それにもかかわらず、N o C 1 2 0 を使用して、アレイ 1 0 5 は、デバイス 1 0 0 全体を通じた異なるロケーションに配置され得る、例えば、プログラマブルロジック (P L) 1 2 0 、プロセッササブシステム (P S) 1 3 0 、または入力 / 出力 (I / O) 1 3 5 などの様々なサブシステムと通信することができる。

40

【 0 0 1 6 】

D P E 1 1 0 と N o C 1 2 0 との間のインターフェースを提供することに加えて、S o C インターフェースブロック 1 1 5 はまた、P L 1 2 2 内の通信ファブリックへの直接接続を提供することができる。一実施形態では、S o C インターフェースブロック 1 1 5 は、

50

D P E 1 1 0 を N o C 1 2 0 およびデバイス 1 0 0 内のアレイ 1 0 5 の近くに配置された P L 1 2 2 に通信可能に結合するための別個のハードウェア構成要素を含む。

【 0 0 1 7 】

図 1 は、P L 1 2 2 の 1 つのブロックを示しているが、デバイス 1 0 0 は、デバイス 1 0 0 内の異なるロケーションに配置することができる P L 1 2 2 の複数のブロック（構成論理ブロックとも呼ばれる）を含み得る。例えば、デバイス 1 0 0 は、フィールドプログラマブルゲートアレイ（F P G A）を形成するハードウェア要素を含み得る。しかしながら、他の実施形態では、デバイス 1 0 0 は、P L 1 2 2 を一切含まなくてもよく、例えば、デバイス 1 0 0 は、A S I C である。

【 0 0 1 8 】

図 2 は、一例による D P E 1 1 0 を示すブロック図である。D P E 1 1 0 は、上で説明され、図 1 に示されているように、D P E アレイ内の D P E を実装するために使用することができる。D P E 1 1 0 は、コア 2 0 2、メモリ 2 0 4、D P E 相互接続 2 0 9、およびサポート回路 2 1 4 を含む。D P E 相互接続 2 0 9 は、ストリーミング相互接続 2 1 0 およびメモリマップ（M M）相互接続 2 1 2 を含む。一例では、サポート回路 2 1 4 は、デバッグ/トレース/プロファイル回路 2 1 6、ハードウェア（H W）同期回路（「H W ロック 2 1 8」）、およびダイレクトメモリアクセス（D M A）回路（「D M A 2 2 0」）を含む。メモリ 2 0 4 は、プログラムメモリ（「P M 2 0 6」）およびデータメモリ（「D M 2 0 8」）を含む。

【 0 0 1 9 】

コア 2 0 2 は、P M 2 0 6 に格納された命令（複数可）に従ってデータを処理するための 1 つまたは複数の計算ユニットを含む。一例では、コア 2 0 2 は、超長命令語（V L I W）プロセッサ、単一命令複数データ（S I M D）もしくはベクトルプロセッサ、または V L I W S I M D / ベクトルプロセッサを含む。一例では、P M 2 0 6 はコア 2 0 2 にプライベートである（例えば、P M 2 0 6 は、D P E 2 0 0 内のコア 2 0 2 によって使用するためにのみ命令（複数可）を格納する）。一例では、P M 2 0 6 は、シングルポートランダムアクセスメモリ（R A M）を含む。P M 2 0 6 は、命令の構成およびロードのために、M M 相互接続 2 1 2 に結合することができる。一例では、P M 2 0 6 は、パリティ、誤り訂正符号（E C C）保護および報告、またはパリティと E C C の両方をサポートする。例えば、P M 2 0 6 は、9 ビット E C C をサポートすることができ、プログラム命令（例えば、1 2 8 ビット）における 1 ビットエラーまたは 2 ビットエラーを訂正することができる。

【 0 0 2 0 】

コア 2 0 2 は、ストリーミング相互接続 2 1 0 に直接結合されて、入力ストリーム（複数可）を受信し、および/または出力ストリーム（複数可）を提供することができる。さらに、コア 2 0 2 は、D P E 2 0 0 内の D M 2 0 8 に対してデータを読み書きすることができる。下記にさらに説明するように、D P E 2 0 0 のコア 2 0 2 は、1 つまたは複数の隣接するタイル回路（例えば、北側、南側、東側、および西側の隣接するタイル回路）の D M にアクセスすることもできる。一例では、下記にさらに説明するように、コア 2 0 2 はまた、アキュムレータ出力を転送するための、1 つまたは複数の隣接タイル内のデータ処理エンジンとの直接接続部（例えば、入力および出力カスケード接続部（複数可））を含むことができる。一例では、コア 2 0 2 は、D P E 2 0 0 内の D M 2 0 8 および隣接するタイル（複数可）内の他の D M（複数可）を、メモリの 1 つの連続したブロックとして見る。コア 2 0 2 はまた、H W ロック 2 1 8 へのインターフェースおよびデバッグ/トレース/プロファイル回路 2 1 6 へのインターフェースを含むことができる。デバッグ/トレース/プロファイル回路 2 1 6 は、トレース、デバッグ、および/またはプロファイル回路を含むことができる。

【 0 0 2 1 】

M M 相互接続 2 1 2 は、構成要素間のアドレストラッキングを使用してデータを送信するように構成された A X I メモリマップ相互接続などであり得る。一例では、M M 相互

10

20

30

40

50

接続 212 は、DPE 200 の構成、制御、およびデバッグ機能のために使用される。MM 相互接続 212 は、アドレスに基づいてトランザクションをルーティングする 1 つまたは複数のスイッチを含む。回路は、MM 相互接続 212 を使用して、メモリ 204、コア 202、DMA 220、および DPE 200 内の構成レジスタにアクセスすることができる。

【0022】

ストリーミング相互接続 210 は、構成要素間でストリーミングデータを送信するように構成された高度拡張可能相互接続 (Advanced extensible interconnect: AXI) ストリーミング相互接続などであり得る。ストリーミング相互接続 210 は、DPE 200 と外部回路との間でデータを転送するために使用される。ストリーミング相互接続 210 は、データおよび制御の両方のための回路交換メカニズムおよびパケット交換メカニズムの両方をサポートすることができる。

10

【0023】

一例では、下記にさらに説明するように、DM 208 は、1 つまたは複数のメモリバンク (例えば、ランダムアクセスメモリ (RAM) バンク) を含み得る。DMA 220 は、ストリーミング相互接続 210 と DM 208 との間に結合される。DMA 220 は、データをストリーミング相互接続 210 から DM 208 に移動させ、データを DM 208 からストリーミング相互接続 210 に移動させるように構成される。このようにして、外部回路 (例えば、プログラマブル論理内に構成された回路または IC の埋め込み処理システム内の回路) は、DMA を使用してストリーミング相互接続 210 を介して DM 208 に対してデータを読み書きすることができる。DMA 220 は、MM 相互接続 212 および / またはストリーミング相互接続 210 を介して制御され得る。一例では、DM 208 は、パリティ、誤り訂正符号 (ECC) 保護および報告、またはパリティと ECC の両方をサポートする。例えば、DM 208 は、9 ビット ECC (例えば、128 ビットデータ) をサポートすることができる。

20

【0024】

HW ロック 218 は、コア 202、別のタイル内の別のデータ処理エンジン、または DMA 220 によるアクセスのために DM 208 の特定のメモリバンクをロックするために使用されてもよい。HW ロック 218 は、隣接し合うタイル内の隣接し合うデータ処理エンジン間、コア 202 と DMA 220 との間、およびコア 202 と外部回路 (例えば、外部プロセッサ) との間に同期をもたらす。HW ロック 218 はまた、1 つまたは複数のメモリバンクに格納され得るかまたは単一のメモリバンクの一部に格納され得る、DM 208 内の特定のバッファをロックするために使用することもできる。デバッグ / トレース / プロファイル回路 216 は、デバッグ機能、トレース機能およびプロファイル機能を提供するように構成される。デバッグ / トレース / プロファイル回路 216 は、DPE 200 内の回路によって生成されるイベントをトレースすることができる。デバッグ / トレース / プロファイル回路 216 は、プロファイル機能、例えば、構成可能な実施カウンタを提供することができる。

30

【0025】

図 3 は、一例による DPE 200 をより詳細に示すブロック図である。この例では、DPE 200 は、コア 202、メモリモジュール 351、および DPE 相互接続 209 を含む。コア 202 は、計算回路 203 および PM 206 を含む。メモリモジュール 351 は、メモリインターフェース 302N、302S、302E および 302W (総称してメモリインターフェースまたは個々に「メモリ IF」)、RAM バンク 318、HW ロック 218、レジスタ (「レジスタ 304」)、DMA インターフェース 204A、および DMA インターフェース 220B を含む。計算回路 203 は、レジスタ (「レジスタ 306」) を含む。DPE 相互接続 209 は、MM 相互接続 212 およびストリーミング相互接続 210 (図 2 に示す) を含む。MM 相互接続 212 およびストリーミング相互接続 210 はともに、RAM バンク 318 にアクセスすることができる。RAM バンク 318 は、バンクごとにアービトレーション論理 319 を含む。アービトレーション論理 319 は、どの

40

50

インターフェース（N，S，E，W，DMA，外部PSなど）がどのバンクにアクセスするかを制御するように構成される。DPE相互接続209のさらなる詳細は、図4の例に関して下記に議論される。

【0026】

DPE相互接続209は、西側タイルへのストリーミング接続314Wと、東側タイルへのストリーミング接続314Eと、北側タイルへのストリーミング接続314Nと、南側タイルへのストリーミング接続314Sとを含む。各ストリーミング接続314は、1つまたは複数の独立したストリーミングインターフェース（例えばバス）を含んでおり、これらストリーミングインターフェースの各々は特定のビット幅を有する。DPE相互接続209はまた、南側タイルからのメモリマップ接続312Sと、北側タイルへのメモリマップ接続312Nとを含む。北側および南側のMM接続のみが図示されているが、DPE相互接続209が、MM相互接続のための他の構成（例えば、東側から西側、西側から東側、北側から南側など）を含み得ることは理解されたい。DPE相互接続209が、図3の例に示される以外のストリーミング接続およびメモリマップ接続の他の配置構成を含み得ることは理解されたい。概して、DPE相互接続209は、少なくとも1つのストリーミング接続314と、少なくとも1つのメモリマップ接続312とを含む。

10

【0027】

計算回路203は、西側タイル内のメモリ回路への接続308Wと、南側タイル内のメモリ回路への接続308Sと、北側タイル内のメモリ回路への接続308Nと、メモリモジュール351への接続308Eとを含む。計算回路203は、DPE相互接続209へのストリーミングインターフェースを含む。計算回路203はまた、西側タイル内のコアからの接続310Aと、東側タイル内のコアへの接続310B（例えば、カスケード接続）とを含む。DPEが、図3の例に示されるメモリおよびカスケード接続の他の配置構成を含み得ることは理解されたい。概して、計算回路203は、少なくとも1つのメモリ接続を含み、少なくとも1つのカスケード接続を含み得る。

20

【0028】

メモリIF302Wは、計算回路203のメモリ接続308Eに結合される。メモリIF302Nは、北側タイル内のデータ処理エンジンのメモリ接続に結合される。メモリIF302Eは、東側タイル内のデータ処理エンジンのメモリ接続に結合される。メモリIF302Sは、南側タイル内のデータ処理エンジンのメモリ接続に結合される。メモリIF302W、302N、302E、および302SはRAMバンク318に結合される。DMA220Aは、相互接続ストリームへのメモリを処理するためにDPE相互接続209に結合された出力を含む。DMA220Bは、メモリストリームへの相互接続を処理するためにDPE相互接続209に結合された入力を含む。レジスタ304およびレジスタ306は、DPE相互接続209に結合されて、（例えば、メモリマップ相互接続を使用して）そこから構成データを受信する。

30

【0029】

図4は、一例によるDPE相互接続209を示すブロック図である。DPE相互接続209は、ストリームスイッチ402およびMMスイッチ404を含む。ストリームスイッチ402は、西側ストリームインターフェース406W、北側ストリームインターフェース406N、東側ストリームインターフェース406E、および南側ストリームインターフェース406Sに結合される。西側ストリームインターフェース406Wは、ストリームを受信して西側タイルのDPE相互接続に供給する。北側ストリームインターフェース406Nは、ストリームを受信して北側タイルのDPE相互接続に供給する。西側ストリームインターフェース406Wは、ストリームを受信して西側タイルのDPE相互接続に供給する。南側ストリームインターフェース406Sは、ストリームを受信して南側タイルのDPE相互接続に供給する。MMスイッチ404は、北側MMインターフェース408Nおよび南側MMインターフェース408Sに結合される。北側MMインターフェース408Nは、北側タイル内のDPE相互接続に結合される。南側MMインターフェース408Sは、南側タイル内のDPE相互接続に結合される。

40

50

【 0 0 3 0 】

ストリームスイッチ 4 0 2 は、先入れ先出し (F I F O) 回路 (F I F O 4 1 2) およびレジスタ (レジスタ 4 1 0) を含む。 F I F O 4 1 2 は、ストリームスイッチ 4 0 2 を通過するストリームをバッファするように構成される。レジスタ 4 1 0 は、ストリームスイッチを通るストリームのルーティングを制御するストリームスイッチ 4 0 2 のための構成データを格納する。レジスタ 4 1 0 は、 M M スwitch 4 0 4 から構成データを受信し得る。ストリームスイッチ 4 0 2 は、計算回路 2 0 3 への付加的インターフェースと、 D M A 回路 2 2 0 への付加的インターフェースとを含み得る。ストリームスイッチ 4 0 2 は、制御ストリームを送受信し、 (例えば、デバッグ / トレース / プロファイル回路 2 1 6 から) トレースストリームを受信することができる。

10

【 0 0 3 1 】

図 5 は、一例による回路設計システム 5 0 0 の一例を示すブロック図である。回路設計システム 5 0 0 は、入出力 (I O) デバイス 5 1 2、ディスプレイ 5 1 4、および S O C 1 0 0 に結合されたコンピュータ 5 0 1 を含む。コンピュータ 5 0 1 は、中央処理装置 (C P U) 5 0 2、システムメモリ 5 0 8、様々なサポート回路 5 0 4、ストレージ 5 2 0、および I O インターフェース 5 0 6 などのコンピューティングデバイスの従来の構成要素を含むことができるハードウェアプラットフォーム 5 1 8 を含む。 C P U 5 0 2 は、1つまたは複数のマイクロプロセッサを含むことができる。 C P U 5 0 2 は、本明細書で説明される1つまたは複数の動作を実行する命令を実行するように構成される。命令は、システムメモリ 5 0 8、ストレージ 5 2 0、またはハードウェアプラットフォーム 5 1 8 内の他の任意のメモリ (例えば、キャッシュメモリ) に格納することができる。システムメモリ 5 0 8 は、情報を記憶するデバイスを含み、例えば、ランダムアクセスメモリ (R A M)、読み出し専用メモリ (R O M)、またはそれらの組み合わせを含むことができる。ストレージ 5 2 0 は、ハードディスク、フラッシュメモリモジュール、ソリッドステートディスク、光ディスクなどのようなローカルストレージデバイスを含む。ストレージ 5 2 0 はまた、1つまたは複数のネットワークデータストレージシステムとの通信するように構成されたインターフェースを含むことができる。サポート回路 5 0 4 は、従来のキャッシュ、電源、クロック回路、データレジスタ、 I O インターフェースなどを含むことができる。 I O インターフェース 5 0 6 は、当該技術分野で知られているコンピュータ 5 0 1 への従来のインターフェースを含む。 I O インターフェース 5 0 6 は、従来のキーボード、マウスなどを含むことができる I O デバイス 5 1 2 に結合することができる。 I O インターフェース 5 0 6 はまた、 G U I 5 1 6 をユーザに提示することができるディスプレイ 5 1 4 に結合することができる。

20

30

【 0 0 3 2 】

コンピュータ 5 0 1 は、オペレーティングシステム (O S) 5 2 2 および設計ツール 5 1 0 を含むソフトウェアプラットフォームをさらに含む。 O S 5 2 2 および設計ツール 5 1 0 は、 C P U 5 0 2 によって実行される命令を含む。 O S 5 2 2 は、 L i n u x (登録商標)、 M i c r o s o f t W i n d o w s (登録商標)、 M a c O S (登録商標) などの既知のオペレーティングシステムを含んでもよい。設計ツール 5 1 0 は、ハードウェアプラットフォーム 5 1 8 へのインターフェースを提供する O S 5 2 2 内で実行されるアプリケーションである。設計ツール 5 1 0 の動作は、下記に説明される。本明細書に記載の技術を含むように適合させることができる例示的な設計ツールは、カリフォルニア州サンノゼ所在の X i l i n x , I n c . から入手可能な V i v a d o (登録商標) 設計スイートであるが、他の回路設計ツールも同様に適合させることができる。

40

【 0 0 3 3 】

異種マルチコアアーキテクチャのコンパイラフロー

図 6 は、一例によるターゲットプラットフォームのアプリケーションの実装を示すブロック図である。設計ツール 5 1 0 は、ソフトウェアコンパイラ (「 S W コンパイラ 6 0 2 」)、 D P E アレイコンパイラ 6 0 4、およびハードウェア設計ツール (「 H W 設計ツール 6 0 6 」) を含む。設計ツール 5 1 0 は、アプリケーション 6 0 8、ユーザ制約 6 1 0、

50

およびハードウェアベースプラットフォーム（「HWベースプラットフォーム612」）を受信する。ユーザは、SOC100向けに実装されるアプリケーション608を定義する。アプリケーション608は、PL122、PS130、およびDPEアレイ105にマッピングされる部分を含む。SWコンパイラ602は、任意のプログラミング言語（例えば、C、C++など）を使用して定義されたソースコードを含むことができる、PS130にマッピングされるアプリケーション608の部分をコンパイルするように構成される。HW設計ツール606は、任意のハードウェア記述言語（HDL）、レジスタ転送言語（RTL）、高位合成（HLS）モデル、並列プログラミング言語（例えば、SystemC）などを使用して定義された回路記述を含むことができる、PL122にマッピングされるアプリケーション608の部分を実装するように構成される。DPEアレイコンパイラ604は、下記にさらに定義されるDPEアレイ105を標的とするアプリケーション608の部分をコンパイルするように構成される。

10

【0034】

図7は、一例によるアプリケーション608を示すブロック図である。ユーザは、設計ツール510と相互作用して、SOC100を標的とするアプリケーション608を定義する。この例では、アプリケーション608は、入力回路702、カーネル704、カーネル706、出力回路708、および制御ソフトウェア710を含む。入力回路702は、カーネル704に結合され、カーネル704にデータを提供する。カーネル704は、カーネル706に結合され、カーネル706にデータを提供する。カーネル706は、出力回路708に結合され、出力回路708にデータを提供する。制御ソフトウェア710は、カーネル704およびカーネル706を制御し、それらにデータを提供する。一般に、アプリケーション608は、設計に応じて特定の互いに接続された1つまたは複数の回路、1つまたは複数のカーネル、および制御ソフトウェアを含む。

20

【0035】

この例では、入力回路702は、外部システム/回路と通信し、かつ処理のためにカーネル704にデータを提供する構成されたデジタルロジック（および任意選択的にアナログロジック）を含む。入力回路702は、PL122にマッピングされる。同様に、出力回路708は、外部システム/回路と通信し、かつ処理されたカーネル706からのデータを受信するように構成されたデジタルロジック（および任意選択的にアナログロジック）を含む。出力回路708は、PL122にマッピングされる。一例では、カーネル704および706は、データプロセッサのプログラム記述を含む。カーネル704および706は、DPEアレイ105にマッピングされる。制御ソフトウェア710は、カーネル704および706のためのコントローラのプログラム記述である。一例では、制御ソフトウェア710は、PS130にマッピングされる。

30

【0036】

図6に戻ると、実装データ614は、ストリームスイッチ構成コード616、DMAエンジン構成コード618、PSバイナリ624、DPEバイナリ620、およびPLビットストリーム622を含む。SWコンパイラ602は、PS130（例えば、制御ソフトウェア710）を標的とするアプリケーション608のソースコードからPSバイナリ624を生成する。PSバイナリ624は、特定のマイクロプロセッサアーキテクチャ（例えば、x86、ARM（登録商標）など）を標的とするように構成される。HW設計ツール606は、PL122（例えば、入力回路702および出力回路708）を標的とするアプリケーション608の部分からPLビットストリーム622を生成する。PLビットストリーム622は、特定のSOCデバイスを標的とする。DPEアレイコンパイラ604は、DPEアレイ105（例えば、カーネル704および706）を標的とするアプリケーション608の部分に基づいて、ストリームスイッチ構成コード616、DMAエンジン構成コード618、およびDPEバイナリ620を生成する。ストリームスイッチ構成コード616は、DPE相互接続209においてストリームスイッチ402をプログラミングするためのデータを含む。DMAエンジン構成コード618は、DPE110のメモリモジュール351においてDMA回路220をプログラミングするためのデータを含む

40

50

。D P E バイナリ 6 2 0 は、D P E 1 1 0 のコア 2 0 2 内の計算回路 2 0 3 によって実行するためのコードを含む。

【 0 0 3 7 】

実装出力 6 1 4 は、ターゲットプラットフォーム 6 2 6 上での実装のために構成されている。ターゲットプラットフォーム 6 2 6 は、シミュレーションプラットフォーム（「シミュレーション 6 2 8」）、エミュレーションプラットフォーム（「エミュレーション 6 3 0」）、およびハードウェアプラットフォーム（「ハードウェア 6 3 2」）を含む。ハードウェア 6 3 2 は、S O C 1 0 0 を含む。シミュレーションプラットフォーム 6 2 8 およびエミュレーションプラットフォーム 6 3 0 は、ハードウェア 6 3 2 をシミュレート / エミュレートする。

10

【 0 0 3 8 】

図 8 は、一例による D P E アレイコンパイラ 6 0 4 を示すブロック図である。D P E アレイコンパイラ 6 0 4 は、フロントエンド 8 0 6、マップ 8 0 8、バックエンド 8 1 0、およびシングルコアコンパイラ 8 1 2 を含む。D P E アレイコンパイラ 6 0 4 は、個別の構成要素を有するものとして説明されているが、これらの構成要素の機能は、図 8 に示される例とは異なる構造においてより多いまたは少ない構成要素を使用して実装することができることを理解されたい。D P E アレイ 1 0 5 を標的とするアプリケーション 6 0 8 の部分は、ユーザ定義のグラフ記述 8 0 2 およびカーネルソースコード 8 0 4 を含む。ユーザ定義のグラフ記述 8 0 2 は、構成要素およびそれらの接続性（例えば、入力回路 7 0 2、カーネル 7 0 4 および 7 0 6、出力回路 7 0 8、ならびに制御ソフトウェア 7 1 0）を記述する。カーネルソースコード 8 0 4 は、D P E アレイ 1 0 5 の D P E 1 1 0 において実装される機能のプログラム記述を提供する。

20

【 0 0 3 9 】

ユーザ定義のグラフ記述 8 0 2 は、様々なプログラミング言語（例えば、C、C++ など）またはデータ構造言語（例えば、XML、JSON など）を使用して指定することができる。C++ で指定されたユーザ定義のグラフ記述 8 0 2 の一例を下記に示す。

【 0 0 4 0 】

30

40

50

【表 1】

```

using namespace cardano;

class radio :
    cardano::graph {
public:
    cardano::kernel a,b,c,d,e,f;
radio() {
    a = kernel::create(polarclip);
    b = kernel::create(feedback);
    c = kernel::create(equalizer);
    d = kernel::create(fir_tap11);
    e = kernel::create(fir_tap7);
    f = kernel::create(scale);
    fabric<fpga>(a);
    fabric<fpga>(f);
    connect<stream, window<64,8> >      ( a.out[0], b.in[0] );
    connect<window<32> >                ( b.out[0], c.in[0] );
    connect<window<32, 24> >           ( c.out[0], d.in[0] );
    connect<window<32, 16> >           ( d.out[1], e.in[0] );
    connect<window<32, 8> >            ( e.out[0], b.in[1] );
    connect<window<16>, stream >       ( d.out[0], f.in[0] );
}
}

```

【 0 0 4 1 】

上記の例では、無線クラスはグラフ作成プリミティブを有するクラスライブラリ (c a r d a n o) から導出される。これらのプリミティブを使用して、ユーザ定義のグラフ記述 802 は、計算ノード a、b、c、d、e、および f を定義する。計算ノード a および f は、P L 1 2 2 にマッピングされた回路である。計算ノード b、c、d、および e は、D P E アレイ 1 0 5 にマッピングされたカーネルである。回路 a は、D M A ストリーミング接続を使用してカーネル b に接続される。カーネル b はカーネル c に接続されており、カーネル c はカーネル d に接続されており、カーネル d はカーネル e に接続されており、カーネル e はカーネル b に接続されており、そのような各接続は D P E 1 0 5 内のメモリブロックを介して行われる。カーネル d は、D M A ストリーミング接続を介して回路 F に接続されている。

【 0 0 4 2 】

ユーザ定義のグラフ記述 8 0 2 はまた、プラットフォームのトップレベルの記述を含むことができる。例えば、記述は以下のとおりである。

【 0 0 4 3 】

【 表 2 】

```
radio mygraph;

simulation::platform<1,1> platform("in.txt", "out.txt");

connect<> net0(platform.src[0], mygraph.in);

connect<> net1(platform.sink[0], mygraph.out);
```

10

【 0 0 4 4 】

上記の例では、ユーザは無線クラス (m y g r a p h) をインスタンス化し、シミュレーションターゲットを設定する。ユーザは、P S 1 3 0 上で実行される制御プログラムを次のように指定することもできる。

【 0 0 4 5 】

【 表 3 】

```
int main(void) {

    mygraph.init();

    mygraph.run();

    mygraph.end();

    return 0;

}
```

20

【 0 0 4 6 】

上記の例では、ユーザはシミュレーションプラットフォームでのシミュレーションのために、m y g r a p h を初期化し、m y g r a p h を実行し、m y g r a p h を終了する。

【 0 0 4 7 】

カーネルソースコード 8 0 4 は、D P E 1 1 0 を標的とする各計算ノード (例えば、上記の例の計算ノード b、c、d、および e) のソースコード記述を提供する。カーネルソースコード 8 0 4 は、任意のプログラミング言語 (例えば、C、C++ など) を使用して定義することができる。計算ノード c (イコライザ) を定義するための C++ ソースコードの例を下記に示す。

【 0 0 4 8 】

30

40

【表 4】

```

void equalizer (input_window_cint16 * inputw, output_window_cint16 * outputw) {
    ...
    v32cint16 sbuff = null_v32cint16();
    for ( unsigned i=0; i<LSIZE; i++)
        chess_loop_range(2,)
            chess_prepare_for_pipelining
                {
                    v4cacc48 acc;
                    v8cint16 coe, vdata;
                    coe = *coeff++; // LD coefficients 0:7
                    window_readincr(inputw, vdata);
                    sbuff = upd_w0(sbuff, vdata); // LDw0 data 0:7 - 0:7|X|X|X
                    acc = mul4_nc( sbuff, 1, 0x3210, 1, coe, 0, 0x0000, 1); // d01:d05 | c0:c1
                    acc = mac4_nc(acc, sbuff, 3, 0x3210, 1, coe, 2, 0x0000, 1); // d03:d07 |
c2:c3
                    window_readincr(inputw, vdata);
                    sbuff = upd_w1(sbuff, vdata);
                    acc = mac4_nc(acc, sbuff, 5, 0x3210, 1, coe, 4, 0x0000, 1); // d05:d09 |
c4:c5
                    acc = mac4_nc(acc, sbuff, 7, 0x3210, 1, coe, 6, 0x0000, 1); // d07:d11 |
c6:c7
                    coe = *coeff++; // LD coefficients 8:15
                    window_readincr(inputw, vdata);
                    sbuff = upd_w2(sbuff, vdata); // LDw2 data 16:23 - 0:7|8:15|16:23|X
                    ...
                    window_writeincr(outputw, fsrs(acc, shift));
                    ...
                }
    }
}

```

【 0 0 4 9 】

この例では、計算ノード c (イコライザ) は、計算ノードの入力を定義する入力パラメータを有する C / C++ 関数を使用して実装されている。コードは、実施のスケジューリングを支援するプラグマを含む。コードは、ベクトル化された計算を実行するための組み込み関数と、データにアクセスするためのアプリケーションプログラミングインターフェース (API) とを含む。

【 0 0 5 0 】

フロントエンド 8 0 6 は、ユーザ定義のグラフ記述 8 0 2 を処理し、内部表現として有向グラフを生成するように構成される。有向グラフでは、ノードは計算ノードを表し、エッ

10

20

30

40

50

ジは計算ノード間の接続を表す。マップ 808 は、デバイス記述 814 に基づいて、ターゲットデバイス内の DPE アレイ 105 の有向グラフを実装するように構成される。マップ 808 は、計算ノードをグループにパーティショニングし、パーティショニングされた計算ノードを DPE 110 にマッピングする。バックエンド 810 は、DPE 110 と PL 122 内の回路との間の接続をルーティングし、次にシングルコアコンパイラ 812 を呼び出して DPE バイナリを生成し、また、マップ 808 の出力に基づいてストリームスイッチおよび DMA 構成コードを生成するように構成される。

【0051】

図 9A ~ 図 9D は、一例による、DPE アレイ 105 を標的とするアプリケーション 608 の一部分の例示的な有向グラフ表現を示すブロック図である。図 10 は、DPE アレイ 105 内の有向グラフの配置およびルーティングを示すブロック図である。図 9A ~ 図 9D の有向グラフは、計算ノード a、b、c、d、e、および f を有するユーザ定義のグラフ記述 802 について上で説明した例を表し、ここで、計算ノード a および f は、PL 122 にマッピングされ、計算ノード b、c、d、および e は、DPE アレイ 105 にマッピングされる。図 9A に示されるように、有向グラフは、ノード A 902、B 904、C 906、D 908、E 910、および F 912 を含む。ノード A はノード B に接続されており、ノード B はノード C に接続されており、ノード C はノード D に接続されており、ノード D はノード F およびノード E に接続されている。図 9B ~ 図 9D は、下記にさらに説明するように、マップ 808 が様々なステップを通じて有向グラフを処理する方法を示している。

10

20

【0052】

図 11 は、一例による、SOC 100 の DPE アレイ 105 のコードおよび構成を生成する方法 1100 を示す流れ図である。方法 1100 は、コンピュータシステム 501 上で実行される設計ツール 510 によって実行される。上記のように、設計ツール 510 は、アプリケーション 608 を処理して、SOC 100 のコードおよび構成データを生成するように構成される。方法 1100 は、DPE アレイコンパイラ 604 によって実行される。

【0053】

方法 1100 は、ステップ 1102 において始まり、ここで、DPE アレイコンパイラ 604 は、アプリケーション 608 を解析し、設計のユーザ定義のグラフ記述に基づいて有向グラフを生成する。一例では、DPE アレイコンパイラ 604 は、計算ノード 902 ~ 912 およびそれらの間の接続を識別する。次に、DPE アレイコンパイラ 604 は、図 9A に示されるように、ノードがカーネルであり、エッジが接続であるグラフを形成する。

30

【0054】

ステップ 1104 において、DPE アレイコンパイラ 604 は、有向グラフを処理して、データ処理エンジンのコア上で実行することができるグループにカーネルをクラスタ化する。この例では、カーネルは、計算ノード B 904、C 906、D 908、および E 910 から選択される。すなわち、各 DPE 110 は、1 つまたは複数のカーネルを実行することができる。DPE アレイコンパイラ 604 は、どのカーネルを組み合わせるグループとして実行することができるかを決定する。図 9B に示すように、DPE アレイコンパイラ 604 は、ノード B 904 およびノード C 906 を組み合わせるグループ 905 にし、ノード D 908 およびノード E 910 を組み合わせるグループ 907 にすることができる。

40

【0055】

ステップ 1106 において、DPE アレイコンパイラ 604 は、パフォーマンスを改善し、カーネルクラスタのメモリフットプリントを削減するために、最適化のために各カーネルを定義するコードを処理する。ステップ 1108 において、DPE アレイコンパイラ 604 は、カーネル（または存在する場合はカーネルクラスタ）を DPE アレイ 105 内の DPE 110 にマッピングする。図 10 に示されるように、ノード B 904 および C 90

50

6によって表されるカーネルは、1つのDPEのコア202-1にマッピングされ、ノードD908およびE910によって表されるカーネルは、別のDPEのコア202-3にマッピングされる。

【0056】

ステップ1110において、DPEアレイコンパイラ604は、カーネルコードにおいて定義されているデータ構造を、対応するDPE110内のローカルメモリバンクに、または非ローカル通信のためのDMAにマッピングする。上記のように、互いに近接しているDPEはメモリバンクを共有することができる。共有メモリを介した通信は、本明細書でさらに説明するように、単一バッファまたは二重バッファにすることができる。ただし、場合によっては、DPEが別のDPEから十分に離れており、結果、DPE上で実行されているカーネルがDMA通信を必要とすることがある。図9Cに示されるように、ノードA902とB904との間の通信は、二重バッファ914を介して行われる。ノードB904とノードC906との間の通信は、単一バッファ916を介して行われる。ノードC906とノードD908との間の通信は、二重バッファ918を介して行われる。ノードD908とノードE910との間の通信は、単一バッファ920を介して行われる。ノードE910とノードB904との間の通信は、二重バッファ922を介して行われる。そして、ノードD908とノードF912との間の通信は、二重バッファ924を介して行われる。図10に示されるように、バッファ914は、メモリモジュール351-1内のRAMバンク318にマッピングされる。バッファ918は、メモリモジュール351-2内のRAMバンク318にマッピングされる。バッファ924は、メモリモジュール351-4のRAMバンク318にマッピングされる。メモリバッファ916、920、および922は、メモリモジュール351-3のRAMバンク318にマッピングされる。

【0057】

ステップ1112において、DPEアレイコンパイラ604は、DPEアレイ105とPL122との間で通信チャネルを配分することができる。これは例えば、PL122（例えば、計算ノードaおよびf）内で構成された入出力回路への通信チャネルである。例えば、図10に示されるように、ノードA902は、メモリモジュール351-1内のDMA220とのDMA通信向けに構成されている。ノードF912は、メモリモジュール351-4内のDMA220とのDMA通信向けに構成されている。

【0058】

ステップ1114において、DPEアレイコンパイラ604は、カーネル間でコア対コアおよびコア対DMA（必要な場合）同期のためにロックを配分する。図9Dに示されるように、DPEアレイコンパイラ604は、ノードA902とB904との間でロック924を配分し、ノードC906とD908との間でロック928を配分し、ノードE910とB904との間でロック926を配分し、ノードD908とF912との間でロック930を配分する。ロック924、926、928、および930は、ノード間の二重バッファの同期を提供する。

【0059】

ステップ1116において、DPEアレイコンパイラ604は、コア間で、およびストリームスイッチ（例えば、回線および/またはパケット交換）を介してPL122から/へのストリームデータ通信をルーティングする。ステップ1118において、DPEアレイコンパイラ604は、各DPE110のラッパーコードを生成し、ラッパーコードをコンパイルして、DPEバイナリを生成する。ステップ1120において、DPEアレイコンパイラ604は、DMAストリームスイッチを構成するための制御コードを生成する。ステップ1122において、DPEアレイコンパイラ604は、データ処理エンジンアレイ内で実行されているカーネルにアクセスして制御するために処理システム上で実行されている制御ソフトウェアのためのアプリケーションプログラミングインターフェース（API）を生成する。

【0060】

ヒューリスティックパーティショナ

上記の方法 1100 において、DPE アレイコンパイラ 604 は、カーネルを、DPE 110 上で実行できるグループにクラスタ化する(ステップ 1104)。計算上、パーティショニング問題は非多項式(NP)ハードである。これは、競合を伴うビンパッキングの古典的な問題がパーティショニング問題に還元されることに起因する。本明細書における例では、扱いやすさのために、貪欲なヒューリスティックがパーティショニングアルゴリズムにおいて使用される。グラフベースのプログラミングモデルでは、各カーネルは関連する実行時間比を有し、これは、サイクルバジェットと比較した実行時間の上限を示す。ともにクラスタ化されたカーネルの実行時間比の合計は、1を超えてはならない。さらに、ユーザは、カーネル間のコロケーション制約、またはカーネルの絶対ロケーション制約を指定することもできる。これは、パーティションへのカーネルの配分、および、データ処理エンジンへのカーネル/パーティションのマッピングに影響を与える。以前の取り組みと比較して、本明細書において説明するパーティショニングスキームは、絶対制約、相対制約、および派生制約を含む様々な制約を処理するという点で独特である。また、これらの技法は、パーティションの作成中にいくつかの制約を動的に推測し、結果、実行可能なパーティションからコアへのマッピングを見つけることができる。さらに、これらの技法は、ユーザが、各々が多基準の目的関数を有する種々のパーティショニングヒューリスティックから選択することを可能にする。

10

【0061】

図 12 は、一例による、DPE 間でアプリケーション内のカーネルをパーティショニングする方法 1200 を示す流れ図である。方法 1200 は、上記のステップ 1104 の一部として実行することができる。方法 1200 は、ステップ 1202 において始まり、ここで、DPE アレイコンパイラ 604 は、有向グラフ(例えば、上記のステップ 1102 で形成された)を受信する。有向グラフでは、ノードはカーネルであり、エッジはカーネル間のデータフローを表す。ユーザは、特定のカーネルを特定のデータ処理エンジンに配置する必要があるなど、絶対制約を定義することができる。ユーザはまた、特定のカーネルセットを同じデータ処理エンジンに配置する必要があるなど、相対制約を定義することもできる。ステップ 1204 において、DPE アレイコンパイラ 604 は、ユーザ定義の制約(「ユーザ制約」)に基づいて、いくつかのカーネルを「マクロノード」にグループ化する。この時点で、グラフはノードおよびマクロノードを含み、ノードは単一のカーネルを含み、マクロノードは 2 つ以上のカーネルを含む。以降、この説明ではノードとマクロノードとを区別せず、ノードおよびカーネルを交換可能に使用する。

20

30

【0062】

ステップ 1206 において、DPE アレイコンパイラ 604 は、それらの実行時間比および重要度に基づいてグラフ内のノードをソートする。これは 2 つのステップにおいて行われる。まず、DPE アレイコンパイラ 604 は、静的レベルに基づいてノードをソートして、リスト L1 を作成する。ノード n の静的レベルは、n からグラフ内の任意のシンクへの最大累積実行時間比として計算される。次に、DPE アレイコンパイラ 604 は、L1 をスキャンして、未探索のノード m を見つける。m をルートとして、深さ優先の探索を優先しながら、逆後行順(RPO)トラバーサルを実行する。この説明では、このトラバーサルを深さ優先 RPO と呼ぶ。RPO トラバーサルにおいて探索されたすべてのノードは、新しいリスト L2 に追加される。次に、新しい未探索ノードが L1 から選択され、L1 内のすべてのノードが探索されるまでステップ 1206 が繰り返される。RPO トラバーサルは局所性を活用し、プロデューサ-コンシューマカーネルを同じパーティションに配置する可能性を高め、クリティカルパスが悪化しない可能性を高める。

40

【0063】

ステップ 1208 において、DPE アレイコンパイラ 604 は、ソートされたノードを一度に 1 つずつ処理し、それらを最終的なパーティションに配置する。各ノードは、既存のパーティションまたは新しいパーティションに配置することができる。割り当ては、選択したカーネルと各パーティションの既存のカーネルとの間の制約を決定することによって実行される。例えば、DPE アレイコンパイラ 604 は、各パーティションの実行時間比

50

を 1 以下に維持する（例えば、所与のデータ処理エンジンがオーバーコミットにならないようにする）（ステップ 1 2 1 0）。したがって、 b_a 内のカーネルの実行時間比とカーネル k_a の実行時間比との合計が 1 を超える場合、カーネル k_a をパーティション b_a に割り当てることはできない。

【 0 0 6 4 】

別の例では、絶対制約のあるカーネルを有するパーティションは絶対制約を継承する（ステップ 1 2 1 2）。したがって、カーネル k_a が、カーネルを特定のデータ処理エンジンに固定する絶対制約を有し、パーティショニングアルゴリズムが k_a をパーティション b_a にマッピングする場合、 k_a の絶対制約はパーティション b_a に拡張される。その後、DPE アレイコンパイラ 6 0 4 は、異なるカーネル k_b をパーティション b_a に追加しない。ここで、 k_b は、それを k_a とは異なるデータ処理エンジンにマッピングする絶対制約を有する。

10

【 0 0 6 5 】

別の例では、DPE アレイコンパイラ 6 0 4 は、パーティションがデータ処理エンジンアレイの物理的制約を満たすことを保証する（ステップ 1 2 1 4）。例えば、パーティションには、所与のアーキテクチャに対して定義された数を超える入出力ストリームポートを含めることはできない。同じパーティション内の 2 つのカーネルは、それらの間にストリーム接続、カスケード接続、非同期接続など、特定のタイプの接続を有することはできない。

【 0 0 6 6 】

別の例では、DPE アレイコンパイラ 6 0 4 は、パーティショニングプロセス（ステップ 1 2 1 6）から生じる任意の動的なロケーション制約をすべて満たす。パーティショニングが進むにつれて、いくつかのロケーション制約が、交差する二重バッファデータエッジを有する 2 つのパーティション間で動的に発生する可能性がある。このようなパーティションは、アレイ内の隣接するデータ処理エンジンにマッピングされる必要がある場合がある。

20

【 0 0 6 7 】

ステップ 1 2 0 8 において、パーティショニングアルゴリズムは、すべての制約を追跡し、カーネルをパーティションに割り当てる間、それらを尊重する。制約の競合のためにカーネルを任意の既存のパーティションに追加することができない場合、DPE アレイコンパイラ 6 0 4 は新しいパーティションを作成する。ただし、カーネルを追加することができるパーティションが複数ある場合は、次の 2 つの可能性がある。（1）DPE アレイコンパイラ 6 0 4 は、既存のパーティションの 1 つにカーネルを追加することができる、または（2）DPE アレイコンパイラ 6 0 4 は、カーネルを新しいパーティションに追加することができる。第 1 のオプションは、開かれるパーティションの数を最小限に抑え、これは、消費電力に直接影響する。第 2 のオプションは、全体的な実行待ち時間を短縮するのに役立つ。ユーザは、異なるアプリケーションに対して異なる目的を有する可能性がある（例えば、電力使用量の削減対実行時間の削減）ため、DPE アレイコンパイラ 6 0 4 は、ユーザに 2 つの実施態様を提供することができる。（1）可能な場合はいつでも、パーティションの数を最小限に抑える、すなわち、競合のない既存のパーティションの 1 つにカーネルを追加する。（2）クリティカルパス長を悪化させない場合にのみカーネルを競合のないパーティションに追加する、それ以外の場合は、新しいパーティションが作成される。どちらの場合も、カーネルを複数のパーティションに追加できるとアルゴリズムが判断した場合、パーティションにまたがる二重バッファエッジの数を最小限に抑えるパーティションが優先される。

30

40

【 0 0 6 8 】

ステップ 1 2 1 8 において、設計ツールは、重要度に基づいて、各パーティション内のカーネルの実行順序を決定する。パーティショニング後、各パーティション内のカーネルは順番に実行される。実行待ち時間の増加を回避するために、所与のパーティション内のカーネルは、その重要度に基づいて実行される。

50

【 0 0 6 9 】

パーティショニング問題のいくつかの制約は、整数線形計画（ILP）問題として定式化することもできる。これは、ILPソルバを使用して解決することができる。ただし、すべての制約/目的関数をILPで効果的に表すことができるわけではなく、解は経時的に指数関数的になる可能性がある。ここで説明するヒューリスティックベースのパーティショナは貪欲であり、したがって、経時的に線形である。パーティショニングは、マッピングと並行して行われる。代替的に、パーティショニングとマッピングとを同時に実行することもできる。

【 0 0 7 0 】

図 1 3 は、一例による、カーネルをパーティションに割り当てる方法 1 3 0 0 を示す流れ図である。方法 1 3 0 0 は、上記の方法 1 2 0 0 のステップ 1 2 0 8 の一部として実行することができる。方法 1 3 0 0 は、ステップ 1 3 0 2 において開始し、ここで、DPEアレイコンパイラ 6 0 4 は、（例えば、ステップ 1 2 0 6 から）深さ優先の逆後行順でソートされたノードのセット P を取得する。ステップ 1 3 0 4 において、DPEアレイコンパイラ 6 0 4 は、セット P が空であるか否か（例えば、すべてのカーネルがパーティションに割り当てられているか否か）を決定する。そうである場合、方法 1 3 0 0 は、ステップ 1 3 0 6 に進み、通信最小化のためにパーティショニング後の最適化を実行する。そうでなければ、方法 1 3 0 0 はステップ 1 3 0 8 に進む。ステップ 1 3 0 8 において、DPEアレイコンパイラ 6 0 4 は、ノード n をセット P から削除する。ステップ 1 3 1 0 において、DPEアレイコンパイラ 6 0 4 は、ノード n を既存のまたは新しいパーティションに割り当てる。

10

20

【 0 0 7 1 】

特に、DPEアレイコンパイラ 6 0 4 は、n を追加することができる既存のパーティションのセット R を決定する。ステップ 1 3 1 2 において、DPEアレイコンパイラ 6 0 4 は、n と共有されるバッファの降順でパーティション R をソートする。上記のように、一部のカーネルは他のカーネルとメモリバッファを共有することができる。ステップ 1 3 1 4 において、DPEアレイコンパイラ 6 0 4 は、n と r のマージが（1）クリティカルパスの悪化、または（2）実行不可能なトポロジ配置をもたらさないように、ソートされた R の最初のパーティション r を選択する。

【 0 0 7 2 】

ステップ 1 3 1 6 において、DPEアレイコンパイラ 6 0 4 は、r が空であるかどうか（すなわち、n のための既存のパーティションがないか）を決定する。そうでない場合、方法 1 3 0 0 は、ステップ 1 3 1 8 に進み、ここで、DPEアレイコンパイラ 6 0 4 は、ノード n をパーティション r とマージし、ノード n に基づいてパーティション r のロケーション制約（例えば、n に対して定義された任意の絶対制約および/または相対制約）を更新する。r が空の場合、方法 1 3 0 0 は、代わりにステップ 1 3 2 0 に進み、そこで、DPEアレイコンパイラ 6 0 4 は、新しいパーティションを作成し、n を新しいパーティションに追加し、n に基づいて新しいパーティションのロケーション制約を更新する。方法 1 3 0 0 は、ステップ 1 3 1 8 またはステップ 1 3 2 0 のいずれかからステップ 1 3 0 4 に進み、すべてのノードが処理されるまで繰り返される。

30

40

【 0 0 7 3 】

マッピング

上記のステップ 1 1 0 8 で説明したように、DPEアレイコンパイラ 6 0 4 は、カーネルおよびカーネルクラスタをDPE 1 1 0 にマッピングする。マッピングアルゴリズムへの入力は、静的有向グラフ（図 9 B など）およびデバイス記述である。マッピングアルゴリズムは、出力として、各カーネルが配置され、カーネル間のバッファが配置され、IOノードがマッピングされるDPEアレイ 1 0 5 内の物理的位置を提供する。

【 0 0 7 4 】

図 1 4 は、一例による、カーネルおよびカーネルクラスタをDPE 1 1 0 にマッピングする方法 1 4 0 0 を示す流れ図である。方法 1 4 0 0 は、上記の方法 1 1 0 0 のステップ 1

50

108の一部として実行することができる。方法1400は、ステップ1402において開始し、ここで、DPEアレイコンパイラ604は、カーネル間のブロックベースのデータ移動（例えば、DPEアレイ105内のデータ移動）のためのDMA通信を導入することなく、カーネル、バッファ、およびIOノードをマッピングする第1のパスを実行する。ステップ1404において、DPEアレイコンパイラ604は、任意のDMAが必要か否かを決定する。必要でない場合、方法1400は、ステップ1410に進み、終了する。必要である場合、方法1400はステップ1406に進む。

【0075】

ステップ1406において、DPEアレイコンパイラ604は、DPEアレイ105内のカーネル間のDMA通信を提供するために、有向グラフに追加のバッファを挿入する。ステップ1408において、DPEアレイコンパイラ604は、DMA通信リンクを有するマッピングの第2のパスを実行する。マッピングの第2のパスは、第1のマッピングパスからの解を開始点として使用することができるため、第1のパスよりも高速に実行することができる。したがって、DPEアレイコンパイラ604は、DMA通信のために新しく挿入されたバッファを配置するだけでよい。次いで、方法1400は、ステップ1410において終了する。

10

【0076】

両方のマッピングパス（1402および1408）は、ヒューリスティックな費用目標を使用してILPベースの最適化問題を解決する。最適化問題の目標は、（1）データ移動の数を最小限に抑えること、2）メモリの競合を最小限に抑えること、および、3）待ち時間を最小限に抑えることである。

20

【0077】

データ移動の最適化：DPE 110の各コア202は、図3に示すように、すべての基本方位側（北、南、東、西）のメモリモジュール351にアクセスすることができる。カーネルをコア202にマッピングするとき、DPEアレイコンパイラ604は、カーネルによってアクセスされるすべてのバッファが、特定のコア202から直接アクセスされ得るメモリモジュール351の1つに配置されることを保証する。異なるコア202にマッピングされた2つのカーネルは、2つの異なる方法、すなわち、非DMAおよびDMAでメモリを介して通信することができる。非DMAの場合、カーネルはデータをメモリに書き込んでおり、これは別のカーネルによって読み出される。2つのカーネルが、同じメモリモジュール351にアクセスすることができるコア202にマッピングされる場合、コア202間のDMA通信は必要とされない。DMAの場合、2つのカーネルは、同じメモリモジュール351にアクセスすることができないコア202にマッピングされる。そのような場合、カーネル間のバッファは、2つの異なるメモリモジュール351に複製され、そのうちの1つは、第1のコア202によってアクセスされ得、他方は、第2のコア202によってアクセスされ得る。第1のメモリモジュール351からのデータは、DMAを使用してDPE相互接続209を介して第2のメモリモジュール351に転送される。非DMAと比較して、DMAは、DPE相互接続209内のルーティングリソースに加えて、2倍のメモリフットプリント、2倍の数のロック、および2つのDMAチャネルを必要とする。

30

40

【0078】

DPEアレイコンパイラ604は、各コアの隣接するメモリモジュールのアクセスコストがゼロであり、残りのメモリモジュールのコストがより高いコストモデルを使用して、DPEアレイ105を格子縞アーキテクチャとしてモデル化する。このとき、最適化問題は、最小限のコストでカーネルをコアに、バッファをメモリモジュールにマッピングすることである。この問題は、二次最適化問題として自然に表現可能である。DPEアレイコンパイラ604は、二次問題をILP問題に縮小するように機能する。

【0079】

メモリ競合最適化：各メモリモジュール351は、RAMバンク318（例えば、RAMの8つのバンク）を含む。同じサイクルで同じRAMバンクに複数のアクセスがある場合

50

、メモリアクセス競合が発生する。メモリアクセス競合は、以下の種々のタイプ、すなわち、(1)コア内メモリアクセス競合、(2)コア間メモリアクセス競合、(3)コア-DMAメモリアクセス競合、(4)DMA-DMAメモリアクセス競合に分類することができる。コア内メモリアクセス競合の場合、コアは超長命令語(VLIW)命令を実行する。各VLIW命令は、複数のメモリアクセス命令を有することができる(例えば、最大2つのロードおよび1つのストア)。単一の命令における2つ以上のメモリ動作が同じメモリバンクにアクセスすると、メモリストールが発生し、次にコアストールが発生する。同じサイクルで同じメモリバンクにアクセスする2つ以上の異なるコアは、コア間メモリアクセス競合を引き起こす。コアおよびDMAチャンネルが同じサイクルで同じメモリバンクにアクセスすると、コア-DMAメモリアクセス競合が発生する。複数のDMAチャンネルが同じサイクルで同じメモリバンクにアクセスすると、DMA-DMAメモリアクセス競合が発生する。

10

【0080】

競合を完全に回避することはすべてのアプリケーションで可能であるとは限らないため、DPEアレイコンパイラ604は、ユーザが競合回避および競合最小化設定のセットから選択することを可能にする。DPEアレイコンパイラ604は、ローカルバッファ(例えば、単一のカーネルによってアクセスされるバッファ)と共有バッファ(例えば、複数のカーネルによってアクセスされるバッファ)とを区別し、異なる最適化を実行する。DPEアレイコンパイラ604は、メモリ競合に対処するために二面アプローチ、すなわち、1)競合回避および2)競合最小化をとる。競合回避の場合、データブロックのプロデューサとコンシューマとの間のアクセス競合を回避するために、DPEアレイコンパイラ604は、二重バッファ(例えば、pingバッファおよびpongバッファ)が異なるRAMバンクにマッピングされることを保証する。同様に、DPEアレイコンパイラ604は、異なるカーネルからのローカルバッファのアクセス間に競合がないことを、それらを異なるバンクに配置することによって保証する。コア内メモリ競合は、単一のカーネルによってアクセスされるすべてのバッファを異なるRAMバンク318に配置することによって回避される。

20

【0081】

競合最小化の場合、問題は、所与のメモリバンクにアクセスしている独立したアクタ(コア、DMAチャンネル)の数を最小化するという問題に還元される。これをILP問題としてモデル化すると、コアおよびDMAチャンネルの数は $c \times r$ に比例するため、大規模なデバイスではコストがかかる可能性がある。ここで、 c はデバイスのDPEアレイ105の列の数であり、 r は行の数である。DPEアレイコンパイラ604は、すべてのDMAチャンネルを、 $c \times r \times 4$ の異なるエンティティではなく、2つの個別のアクタ(リーダーおよびライター)としてモデル化することによって、ILP変数の数を低減する技法を採用する。

30

【0082】

待ち時間最小化：FPGA配置アルゴリズムと同様に、DPEアレイコンパイラ604は、ソースとシンクとの間の距離を最小化することによって、ストリームベースの通信の待ち時間を最小化する。

40

【0083】

異種マルチコアアーキテクチャにおけるストリームFIFO挿入

デッドロック回避およびパフォーマンスのためのFIFOの決定および挿入は過去に研究されてきたが、主に計算の理論モデル(同期データフロー、カーンプロセスネットワークなど)および高位合成のコンテキストにおいてであった。この問題はマルチプロセッサシステムでは解決されていない。これは主に、弾性ハンドシェイクストリームを使用して互いに通信するようなシステムがほとんどないためである(例えば、ほとんどのマルチプロセッサシステムは、データ通信に共有メモリを使用するか、またはロックステップにおいて作動するシストリックアレイである)。

【0084】

50

図 15 は、異種マルチコアアーキテクチャのアプリケーションを実装する際の F I F O 挿入の方法 1500 を示す流れ図である。方法 1500 は、上記の方法 1100 のステップ 1108、1110、1112、1114、および 1116 のいずれかの最中に実行することができる。方法 1500 は、ステップ 1502 において開始し、ここで、D P E アレイコンパイラ 604 は、再収束計算および通信パスに沿ったストリームデータ待ち時間の不一致に起因して、アプリケーションがデッドロックであるかまたはパフォーマンス基準を満たさないかを決定する。障害が発生した場合（ステップ 1504）、方法 1500 はステップ 1506 に進む。障害が発生しなかった場合、方法 1500 はステップ 1516 において終了する。ステップ 1506 において、D P E アレイコンパイラ 604 は、計算および通信パスで識別されたデッドロックおよび / またはパフォーマンス障害を回避するための最小 F I F O サイズを決定する。一例では、1 つまたは複数の最小 F I F O サイズを事前定義する（例えば、ユーザによって指定する）ことができる。

10

【0085】

一般的なケースでこれを理論的に分析することは難しく、保守的であり、これによって、F I F O が非常に大きくなる可能性がある。したがって、一例では、D P E アレイコンパイラ 604 は、シミュレーションベースのアプローチを実施する。D P E アレイコンパイラ 604 は、デッドロック / パフォーマンス障害が回避されるまで、選択された F I F O サイズでシステムをシミュレートする（ステップ 1508）。シミュレーションは、様々な抽象化レベルで行うことができる、すなわち、計算カーネルコードは非時限であり得るが、カーネルは同時に実行され（「カーネルの非時限および同時実行」）、または、カーネルはサイクルが正確にモデル化され得る（「カーネルのサイクルが正確な同時実行」）。

20

【0086】

ステップ 1506 において F I F O サイズが決定されると、F I F O は、プロデューサ計算カーネルとコンシューマ計算カーネルとの間のストリームルートに沿って挿入される必要がある（ステップ 1510）。D P E アレイ 105 には、2 つのオプションがある、すなわち、各ストリームスイッチが、制限されたサイズ（例えば、各々 16 語）の 2 つの F I F O を有するか、または、ローカルデータメモリがタイル DMA エンジンを介して F I F O として使用され得る。F I F O サイズが非常に大きい場合は、後者のオプションが必要である。前者のオプションには、プロデューサからコンシューマへのルートに沿ったストリームスイッチの数によって、使用することができるサイズ制限付きの F I F O の総数が制限されるという 1 つの問題がある。したがって、指定または決定された F I F O サイズの合計を満たすために、ルート自体を人為的に長くする必要のある場合がある。もう 1 つの問題は、複数のルートがストリームスイッチを共有する可能性があることである。したがって、ルートのストリームスイッチに沿って指定または決定された F I F O の長さを分散するヒューリスティックは、そのような共有を考慮する。したがって、ステップ 1512 において、D P E アレイコンパイラ 604 は、D P E 相互接続内の F I F O を選択することができる。加えて、または代替的に、ステップ 1514 において、D P E アレイコンパイラ 604 は、ローカルメモリにおいて F I F O を j 実装することができる。次いで、方法 1500 は、ステップ 1516 において終了する。

30

40

【0087】

図 16 は、一例による処理システム 1600 を示すブロック図である。処理システム 1600 は、上述のステップ 1506 の結果とすることができる。この例では、処理システム 1600 は、データソース 1602 と、複数の D P E (1604 A ~ 1604 D) とを含む。データソース 1602 は、各 D P E 1604 によって処理されるデータを提供する。D P E 1604 は直列に結合される（例えば、D P E 1604 A、D P E 1604 B、D P E 1604 C、D P E 1604 D によってこの順で形成されたパイプライン）。ステップ 1506 において、D P E アレイコンパイラ 604 は、データソース 1602 と D P E 1604 A との間のパスが F I F O を必要としないこと、データソース 1602 と D P E 1604 B との間のパスが深さ 10 の F I F O を必要とすること、デー

50

タソース 1602 と D P E 1604 C との間のパスが深さ 20 の F I F O を必要とすること、および、データソース 1602 と D P E 1604 D との間のパスが深さ 30 の F I F O を必要とすることを決定することができる。

【0088】

図 17 A は、一例による処理システム 1600 の実施態様 1700 を示すブロック図である。この例では、実施態様 1700 は、ノード 1702、1704、および 1706 を含み、それらの各々が D P E 相互接続 209 内のスイッチを表す。実施態様 1700 は、最も多い F I F O リソース（例えば、深さ 10、20、および 30、合計 60 の深さの F I F O）を必要とするため、処理システム 1600 の最悪の場合の実施態様である。したがって、ステップ 1510 において、D P E アレイコンパイラ 604 は、下記のアルゴリズムにおいて説明するように、F I F O のより効率的な配置を実行することができる。 10

【0089】

図 17 B は、別の例による処理システム 1600 の実施態様 1701 を示すブロック図である。図 17 B の例では、実施態様 1701 は、深さ 10、10、および 20、合計深さ 40 の F I F O を含む。実施態様 1701 は、実施態様 1700 よりも少ないリソースを使用して処理システム 1600 の必要な F I F O を達成する。

【0090】

図 18 は、一例による、F I F O を配置する方法 1800 を示す流れ図である。方法 1800 は、方法 1500 のステップ 1510 において D P E アレイコンパイラ 604 によって実行することができる。方法 1800 は、ステップ 1802 において開始し、D P E アレイコンパイラ 604 がパス順序を決定する。パスは、データソース 1602 と D P E 1604 との間の 1 つまたは複数のノードの集合である。一例では、D P E アレイコンパイラ 604 は、任意の順序において（例えば、左から右へ）パスを処理する。別の例を下記にさらに説明する。ステップ 1804 において、D P E アレイコンパイラ 604 は、各パスに沿ったノード順序を決定する。一例では、D P E アレイコンパイラ 604 は、ノード順序を D P E 1604 からデータソース 1602 に向かうように決定する。別の例を下記にさらに説明する。 20

【0091】

ステップ 1810 において、D P E アレイコンパイラ 604 は、処理すべきパスを選択する。ステップ 1812 において、D P E アレイコンパイラ 604 は、実行可能な F I F O 配置に達するまで、ノード順序に沿って F I F O 要件でエッジに注釈を付ける。場合によっては、D P E アレイコンパイラ 604 は、F I F O 要件を依然として満たしながら実現可能性に達するために可能な限り多くの共通 F I F O を「リタイム」する（ステップ 1814）。例えば、データソース 1602 と D P E 1604 C との間のパスを考える。このパスを処理するとき、D P E アレイコンパイラ 604 は、ノード 1704 と 1706 との間に深さ 10 の F I F O を割り当て、ノード 1706 と D P E 1604 C との間に深さ 10 の F I F O を割り当てることができる。これは、D P E 1604 B および 1604 C の両方の F I F O 要件を満たす。しかしながら、データソース 1602 と D P E 1604 D との間のパスを処理するとき、D P E アレイコンパイラ 604 は、データソース 1602 とノード 1704 との間の F I F O を 0 の深さから 10 の深さまでリタイムし、ノード 1704 と 1706 との間の F I F O を 10 の深さから 0 の深さまでリタイムすることができる。結果を図 17 B に示す。D P E アレイコンパイラ 604 は、F I F O 要件を満たすようにノード 1704 と D P E 1704 D との間の深さ 20 の F I F O を決定する。 30 40

【0092】

一例では、ステップ 1802 において、D P E アレイコンパイラ 604 は、処理されるパスの順序を決定するために全グラフ解析を実行する。F I F O を割り当てるために一度に 1 つのパスを調べる代わりに、D P E アレイコンパイラ 604 は、F I F O 挿入を必要とするすべてのパスを調べることができる。次に、D P E アレイコンパイラ 604 は、パスに沿ったノードの数に関して、パスのサイズの昇順でパスをソートすることができる（ス 50

ステップ1804)。パスが等しい数のノードを有する場合、DPEアレイコンパイラ604は、パスのFIFO深度に基づいて、最小深度から最大深度の順にソートすることができる。

【0093】

一例では、ステップ1806において、DPEアレイコンパイラ604は、ステップ1804において識別された各パスに沿ってノードを並べ替える。ノードの次数は、ノードがすべてのパスにわたって使用された合計回数として定義される。DPEアレイコンパイラ604は、ノードを次数の昇順にソートすることができる。FIFO判定の前に全グラフ解析およびノード順序付けを実行することによって、方法1800は、DPEの近くの深さを更新することが可能であると同時に、共通FIFO深さをデータソースに向かって移動させることができる。さらに、方法1800は、FIFOポートからのブロードキャストを処理することができる。

10

【0094】

図17Aの例では、FIFOを必要とする最短パスは、データソース1602とDPE1604Dとの間である。データソース1602とDPE1604Bとの間のパスおよびデータソース1602と1604Cとの間のパスは、同じ長さ(例えば、3つのノード)である。しかしながら、データソース1602とDPE1604Bとの間のパスは、データソース1602とDPE1604Cとの間のパス(例えば、20)に対してより浅いFIFO深さ(例えば、10)を有する。したがって、DPEアレイコンパイラ604は、データソース1602とDPE1604Dとの間のパスを処理し、続いてまずデータソース1602とDPE1604Bとの間のパスを処理し、最後にデータソース1602とDPE1604Cとの間のパスを処理することができる。

20

【0095】

図17Aの例では、ノード1702は3つのパスの一部であり、ノード1704は3つのパスの一部であり、ノード1706は2つのパスの一部である。したがって、データソースとDPE1604Bおよび1604Cとの間のパスについて、ノード順序は1706、1704、および1702である。データソース1602とDPE1604Dとの間のパスについて、ノード順序は1704および1702である。

【0096】

次に、DPEアレイコンパイラ604は、決定された順序で、各パスについて決定されたノード順序でパスを処理することによってステップ1810~1816を実行する。結果は図17Bに示されており、これはこの例における前の例(パスソートおよびノード並べ替えなし)からの結果と同じである。しかしながら、実際の例では、得られる解は異なり得る。

30

【0097】

DPEアレイ内のコア間の接続のルーティング

DPEアレイ内のコア間のルーティングは、PL122との通信を必要とするルートにチャンネルを貪欲に配分することによって達成することができる。貪欲型ヒューリスティックであるため、この手法は、より大きなグラフをルーティングするとき、または特別な制約を処理する必要があるときに制限を明らかにする。従来手法は、プログラミングモデルにおける明示的なパケット交換のためのアップサイズ/ダウンサイズ変換およびルーティングを必要とするアーキテクチャ上の制約、パケット交換、およびチャンネルの処理をサポートしていない。本明細書では、これらの要件を処理するルーティングのための技法について説明する。

40

【0098】

以下の用語は、DPEアレイ105にマッピングされたアプリケーションをルーティングするための本明細書に記載のルーティング技法を説明する際に使用するために導入される。ルーティングノード：データのソースもしくは宛先または中間スイッチを表すルーティンググラフ内のノード。ノード容量：ノードを通る最大許容データフローを表す整数。ルーティングエッジ：ルーティングエッジは、ソースから宛先への可能なデータの流れを表

50

す。ルーティンググラフ：ルーティンググラフは、すべての可能なルーティング選択肢を表す。これらの選択肢は、アーキテクチャ切り替え制約、ユーザ定義のシム制約によって課されるルーティング制約、チャンネルのアップサイジング/ダウンサイジングの制約、ならびに、明示的なパケット分割およびマージ動作によるプログラマ定義の制約をモデル化する。ネット：ネットは、ルーティンググラフ内のソースノードおよびルーティンググラフ内の複数の宛先を用いた所望のルーティングを表す。ネット利用率：ネットによって必要とされる帯域幅をモデル化する整数。低帯域幅のネットは、スイッチングリソースを共有することによってともにルーティングされ得る。

【0099】

図19は、一例による、DPEアレイ105にマッピングされたアプリケーションをルーティングする方法1900を示す流れ図である。方法1900は、上述の方法1100のステップ1116中に実行することができる。方法1900は、ステップ1902において開始し、DPEアレイコンパイラ604がルーティンググラフを構築する。DPEアレイコンパイラ604は、DPEアレイ105アーキテクチャの記述に基づいてルーティンググラフを構築する。各ストリームスイッチポートは、単一のルーティングノードとしてモデル化される。各DMA、制御ポート、およびコアストリームポートは、ルーティングノードとしてモデル化される。スイッチングのための可能な選択は、ノード間のエッジとして表される。アーキテクチャにおいて許容されるすべての可能なスイッチングオプションが、ルーティンググラフにおいてモデル化される。ルーティンググラフを構築するには、DPEアレイ105のアーキテクチャの記述のみが必要である。

【0100】

ステップ1904において、DPEアレイコンパイラ604は、PL接続をモデル化する。PLノードの出力はいずれのシムポートにも接続することができるため、DPEアレイコンパイラ604は、各PL接続をPLソースからシム内のすべてのチャンネルへのクロスバー接続としてモデル化する。ユーザがシムチャンネルに対して特定の制約を指定する場合、クロスバー接続は、所与のシム制約のセットに特化することができる。

【0101】

ステップ1906において、DPEアレイコンパイラ604は、アップサイザ/ダウンサイザ接続をモデル化する。シムアーキテクチャは、より低い周波数で実行されるより高いビット幅のチャンネルが、より高い周波数で実行されるより低いビット幅のチャンネルに接続されることを可能にする。シムチャンネルは固定ビット幅を有し、そのため、いくつかのより高いビット幅のチャンネルを実装するには、複数の隣接するシムチャンネルを使用する必要がある。このアーキテクチャは、シムチャンネルのグループを偶数境界に配分しなければならないという制限をさらに課す。これらの制約は、新しいノードおよびエッジでルーティンググラフを修正することによって組み込まれる。制約は、クロスバー接続を、接続性が制限されたすべてのシムチャンネルに置き換えることによって表される。

【0102】

ステップ1908において、DPEアレイコンパイラ604は、他の制約をモデル化する。いくつかの制約は、ルーティンググラフにおける接続として容易に表現可能でない。これらは、ネットおよびリソースルートに対する追加のグローバル制約として表される。例えば、アーキテクチャ制約は、4つのパケットスイッチネットがすべてのスイッチポートを通過することを可能にすることであり得る。別の例は、帯域幅利用率が低い場合でも、1つのネットのみがシムチャンネルを通過できるようにすることである。早期または後期の明示的なパケット交換ノードのマージは、制約メカニズムを使用して処理される。

【0103】

ステップ1910において、DPEアレイコンパイラ604は、充足可能性ソルバ(SATソルバ)を呼び出して、アプリケーションをDPEアレイ105内でルーティングする。入力仕様グラフが、ルーティングを必要とするネットについて検査される。ネットのソースおよび宛先が識別される。ソースまたは宛先ネットは、ルーティンググラフ内のノードでなければならない。パケット交換を可能にするために、ネット利用率がユーザによ

10

20

30

40

50

て提供される。入力仕様内のすべてのネットが、制約に沿ってSATソルバに共に渡される。SATソルバによって提供される解は、DPEアレイ105のストリームスイッチ（例えば、ストリームスイッチ構成コード616）をプログラムするために使用される。

【0104】

図20は、図1に示されるデバイス100の一実施態様として使用することができる、一例によるプログラム可能なIC1を示すブロック図である。プログラマブルIC1は、プログラマブルロジック3と、構成ロジック25と、構成メモリ26とを含む。プログラマブルIC1は、不揮発性メモリ27、DRAM28、および他の回路29などの外部回路に結合され得る。プログラマブルロジック3は、論理セル30と、サポート回路31と、プログラマブル相互接続32とを含む。論理セル30は、複数の入力の一般的な論理機能を実装するように構成することができる回路を含む。サポート回路31は、トランシーバ、入出力ブロック、デジタル信号プロセッサ、メモリなどの専用回路を含む。論理セルおよびサポート回路31は、プログラマブル相互接続32を使用して相互接続することができる。論理セル30をプログラムし、サポート回路31のパラメータを設定し、プログラマブル相互接続32をプログラムするための情報は、構成ロジック25によって構成メモリ26に記憶される。構成ロジック25は、不揮発性メモリ27または任意の他のソース（例えば、DRAM28、または他の回路29から）から構成データを取得することができる。いくつかの例では、プログラマブルIC1は処理システム2を含む。処理システム2は、マイクロプロセッサ（複数可）、メモリ、サポート回路、IO回路などを含むことができる。

【0105】

図21は、トランシーバ37、構成可能論理ブロック（「CLB」）33、ランダムアクセスメモリブロック（「BRAM」）34、入出力ブロック（「IOB」）36、構成・クロッキングロジック（「CONFIG/CLOCKS」）42、デジタル信号処理ブロック（「DSP」）35、特殊入出力ブロック（「I/O」）41（例えば、構成ポートおよびクロックポート）、および、デジタルクロックマネージャ、アナログ/デジタル変換器、システム監視ロジックなどの他のプログラマブルロジック39を含む、多数の異なるプログラマブルタイルを含むプログラマブルIC1のフィールドプログラマブルゲートアレイ（FPGA）実施態様を示す。FPGAはまた、PCIeインターフェース40、アナログ-デジタル変換器（ADC）38などを含むことができる。

【0106】

いくつかのFPGAでは、各プログラマブルタイルは、図21の上部に含まれる例によって示されるように、同じタイル内のプログラマブル論理要素の入力および出力端子48への接続を有する少なくとも1つのプログラマブル相互接続要素（「INT」）43を含むことができる。各プログラマブル相互接続要素43はまた、同じタイルまたは他のタイル（複数可）内の隣接するプログラマブル相互接続要素（複数可）の相互接続セグメント49への接続を含むことができる。各プログラマブル相互接続要素43はまた、論理ブロック（図示せず）間の一般的なルーティングリソースの相互接続セグメント50への接続を含むことができる。一般的なルーティングリソースは、相互接続セグメント（例えば、相互接続セグメント50）のトラックを備える論理ブロック（図示せず）と、相互接続セグメントを接続するためのスイッチブロック（図示せず）との間のルーティングチャネルを含むことができる。一般的なルーティングリソースの相互接続セグメント（例えば、相互接続セグメント50）は、1つまたは複数の論理ブロックにまたがることができる。プログラマブル相互接続要素43は、一般的なルーティングリソースと共に、図示のFPGAのプログラマブル相互接続構造（「プログラマブル相互接続」）を実装する。

【0107】

例示的な実施態様において、CLB33は、ユーザ論理と単一のプログラマブル相互接続要素（「INT」）43とを実装するようにプログラムすることができる構成可能論理要素（「CLE」）44を含むことができる。BRAM34は、1つまたは複数のプログラム可能な相互接続要素に加えて、BRAM論理要素（「BRL」）45を含むことができ

10

20

30

40

50

る。典型的には、タイルに含まれる相互接続要素の数は、タイルの高さに依存する。図示の例は、B R A Mタイルは5つのC L Bと同じ高さを有するが、他の数（例えば4つ）も使用することができる。D S Pタイル3 5は、適切な数のプログラマブル相互接続要素に加えて、D S P論理要素（「D S P L」）4 6を含むことができる。I O B 3 6は、例えば、プログラマブル相互接続要素4 3の1つのインスタンスに加えて、入出力論理素子（「I O L」）4 7の2つのインスタンスを含むことができる。当業者には明らかなように、例えばI / O論理素子4 7に接続される実際のI / Oパッドは、典型的には、入出力論理素子4 7の領域に限定されない。

【0108】

図示された例では、ダイの中心付近の水平領域（図12に示す）が、構成、クロック、および他の制御ロジックに使用される。この水平領域または列から延伸する垂直列5 1は、F P G Aの幅全体にわたってクロックおよび構成信号を分配するために使用される。

10

【0109】

図21に示されるアーキテクチャを利用するいくつかのF P G Aは、F P G Aの大部分を構成する規則的な柱状構造を乱す付加的な論理ブロックを含む。追加の論理ブロックは、プログラマブルブロックおよび/または専用ロジックとすることができる。

【0110】

図21は、例示的なF P G Aアーキテクチャのみを示すことを意図していることに留意されたい。例えば、図21の上部に含まれる行内の論理ブロックの数、行の相対幅、行の数および順序、行に含まれる論理ブロックのタイプ、論理ブロックの相対サイズ、ならびに、相互接続/論理実施態様は純粹に例示的なものである。例えば、実際のF P G Aでは、ユーザ論理の効率的な実装を容易にするために、C L Bが現れる場所にはどこでも、C L Bの隣接する2つ以上の行が一般に含まれているが、隣接するC L B行の数はF P G Aの全体サイズによって異なる。

20

【0111】

上記は特定の例を対象としているが、その基本的な範囲から逸脱することなく他のおよびさらなる例を考案することができ、その範囲は添付の特許請求の範囲によって決定される。


30

40


50

【 図 面 】

【 図 1 】




【 図 2 】




10

20

【 図 3 】



【 図 4 】




30


40

50

【 図 5 】




【 図 6 】




10

20

【 図 7 】



【 図 8 】



30

40

50

【 図 9 A 】




FIG. 9A

【 図 9 B 】




FIG. 9B

10

【 図 9 C 】




FIG. 9C

【 図 9 D 】




FIG. 9D


20

30


40

50

【図10】




【図11】




10

20

【図12】



【図13】




30


40

50

【 図 1 4 】




【 図 1 5 】




10

20

【 図 1 6 】




【 図 1 7 A 】




30

40

【 図 1 7 B 】




【 図 1 8 】




10

20

【 図 1 9 】



【 図 2 0 】




30

40

50

【 図 2 1 】



10

20

30

40

50

【 国際調査報告 】

INTERNATIONAL SEARCH REPORT

International application No
PCT/US2020/031951

A. CLASSIFICATION OF SUBJECT MATTER INV. G06F30/34 G06F30/30 ADD. G06F115/02		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) G06F		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) EPO-Internal, COMPENDEX, INSPEC, IBM-TDB		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	ROMAIN BRILLU ET AL: "FlexTiles", RAPID SIMULATION AND PERFORMANCE EVALUATION, ACM, 2 PENN PLAZA, SUITE 701 NEW YORK NY 10121-0701 USA, 22 January 2014 (2014-01-22), pages 1-8, XP058035363, DOI: 10.1145/2555486.2555489 ISBN: 978-1-4503-2471-7 the whole document page 4, column 1, paragraph 3 page 2, column 2, last paragraph page 3, column 2, paragraphs 3,4; figure 5 page 4, column 1, last paragraph - column 2, paragraph 1 page 4, column 2, paragraphs 2, 3 page 2, column 2, paragraph 4 ----- -/--	1-15
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents :		
A document defining the general state of the art which is not considered to be of particular relevance *E* earlier application or patent but published on or after the international filing date *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) *O* document referring to an oral disclosure, use, exhibition or other means *P* document published prior to the international filing date but later than the priority date claimed		*T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art *&* document member of the same patent family
Date of the actual completion of the international search 20 July 2020		Date of mailing of the international search report 31/07/2020
Name and mailing address of the ISA/ European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016		Authorized officer Wellisch, J

10

20

30

40

1

50

INTERNATIONAL SEARCH REPORT

International application No
PCT/US2020/031951

C(Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	<p>JAUME BOSCH ET AL: "Exploiting Parallelism on GPUs and FPGAs with OmpSs", PROCEEDINGS OF THE 1ST WORKSHOP ON AUTOTUNING AND ADAPTIVITY APPROACHES FOR ENERGY EFFICIENT HPC SYSTEMS , ANDARE '17, 1 January 2017 (2017-01-01), pages 1-5, XP055716069, New York, New York, USA DOI: 10.1145/3152821.3152880 ISBN: 978-1-4503-5363-2 the whole document abstract page 1, column 2, paragraph 1 page 2, column 1, paragraph 4 - page 3, column 2, paragraph 3 -----</p>	1-15
X	<p>INGRID VERBAUWHEDE ET AL: "Architectures and Design techniques for energy efficient embedded DSP and multimedia processing", ACM, 2 PENN PLAZA, SUITE 701 - NEW YORK USA, 1 January 2004 (2004-01-01), pages 1-6, XP040174347, DATE 2004 the whole document page 4, column 2, paragraph 2 - paragraph 4 -----</p>	1-15

10

20

30

40

1

50

フロントページの続き

(51)国際特許分類

G 0 6 F 115/02 (2020.01)

F I

G 0 6 F 15/173 6 6 5 D
 G 0 6 F 30/347
 G 0 6 F 115:02

テーマコード (参考)

MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,N
 E,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,
 CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,K
 G,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,N
 I,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,ST,SV,SY,TH,TJ,TM,TN,
 TR,TT,TZ,UA,UG,US,UZ,VC,VN,WS,ZA,ZM,ZW

(72)発明者

サストリー, アケッラ

アメリカ合衆国、9 5 1 2 4 カリフォルニア州、サン・ノゼ、ロジック・ドライブ、2 1 0 0

(72)発明者

スレンジラン, リシ

アメリカ合衆国、9 5 1 2 4 カリフォルニア州、サン・ノゼ、ロジック・ドライブ、2 1 0 0

(72)発明者

ジェームズ・ロックスピー, フィリップ・ビー

アメリカ合衆国、9 5 1 2 4 カリフォルニア州、サン・ノゼ、ロジック・ドライブ、2 1 0 0

(72)発明者

ベイリス, サミュエル・アール

アメリカ合衆国、9 5 1 2 4 カリフォルニア州、サン・ノゼ、ロジック・ドライブ、2 1 0 0

(72)発明者

カタイル, ビノッド・ケイ

アメリカ合衆国、9 5 1 2 4 カリフォルニア州、サン・ノゼ、ロジック・ドライブ、2 1 0 0

(72)発明者

アグラワル, アジト・ケイ

アメリカ合衆国、9 5 1 2 4 カリフォルニア州、サン・ノゼ、ロジック・ドライブ、2 1 0 0

(72)発明者

ウィッティヒ, ラルフ・デー

アメリカ合衆国、9 5 1 2 4 カリフォルニア州、サン・ノゼ、ロジック・ドライブ、2 1 0 0

F ターム (参考)

5B045 BB15 BB37 BB54 GG00 GG18 HH06

5B062 CC04 DD09 JJ01

5B146 AA22 GA01 GC01 GC11