

# 公告本

申請日期：88.6.8

案號：88109501


類別：

(以上各欄由本局填註)

## 發明專利說明書

448709

一、 發明名稱	中文	低熱膨脹電路板及多層電路板
	英文	LOW-THERMAL EXPANSION CIRCUIT BOARD AND MULTILAYER CIRCUIT BOARD
二、 發明人	姓 名 (中文)	1. 長沢徳 2. 杉本正和 3. 井上泰史 4. 中村圭
	姓 名 (英文)	1. Megumu NAGASAWA 2. Masakazu SUGIMOTO 3. Yasushi INOUE 4. Kei NAKAMURA
	國 籍	1. 日本 2. 日本 3. 日本 4. 日本
	住、居所	1. 日本國大阪府茨木市下穂積1丁目1番2號日東電工株式會社內 2. 同1 3. 同1 4. 同1
三、 申請人	姓 名 (名稱) (中文)	1. 日東電工股份有限公司
	姓 名 (名稱) (英文)	1. 日東電工株式會社
	國 籍	1. 日本
	住、居所 (事務所)	1. 日本國大阪府茨木市下穂積1丁目1番2號
代表人 姓 名 (中文)	1. 山本英樹	
代表人 姓 名 (英文)	1.	



本案已向

國(地區)申請專利

日本 JP

申請日期

1998/06/09 10-161108

案號

主張優先權

有

有關微生物已寄存於

寄存日期

寄存號碼

無



## 五、發明說明 (1)

發明之領域



本發明係關於一種低熱膨脹電路板，及一種供裸晶片安裝之低熱膨脹多層電路板，其具有小熱膨脹係數，並因此為高度可靠。

發明之背景

隨電子設備具有較小尺寸及較高性能之最近趨勢，人們要求構成電子設備之半導體裝置及供安裝裝置之印刷電路板具有縮小之尺寸及厚度，較高之性能及較高之可靠性。為滿足此等要求，接腳插入框架被表面框架所代替，並且在最近幾年，一種稱為裸晶片框架之表面框架技術已在研究中，其中非封裝(裸)半導體元件予以直接安裝在印刷電路板。

然而，在裸晶片安裝，因為具有熱膨脹係數3至4 ppm/ °C 之矽晶片予以直接安裝在具有熱膨脹係數10至20 ppm/ °C 之印刷電路板，由於熱膨脹上之差異產生應力，而損害可靠性。應力在例如倒裝晶片黏結導致接合處斷裂，其將會導致有缺點之電連接。

為了減輕熱應力，人們曾實施以一種名為底層填料之黏合劑，填滿在安裝之半導體元件與印刷電路板間之間隙，藉以分散加至接合處之應力。為了由印刷電路板本身吸收應力，人們曾建議一有剪應力吸收層之多層印刷電路板在電路層之間，以在其厚度方向提供熱膨脹係數之逐步漸變(請見JP-A-7-297560號)。然而，藉此等技術所達成之可靠性仍然不足。獲得進一步改進之可靠性，以減低印刷電路板





## 五、發明說明 (2)

本身之熱膨脹係數，為必不可少。在此一方面JP-A-61-212096號闡示一種多層電路板，包含一有絕緣層及配線導體交替形成在其上，並且如果希望，有焊料墊片藉光蝕刻形成在其頂層之Fe-Ni合金基材，基材，絕緣層及配線導體在熱下，藉壓力黏結予以結合成為一整體疊片。所揭示之技術具有下列缺點。在使用銅作為配線導體之情形，難以減低整個電路板之熱膨脹係數至矽之水準，因為銅之彈性模數遠大於使用作為絕緣層之聚醯亞胺樹脂者。配線導體係藉薄金屬膜形成技術，諸如真空積著及濺射所形成，其具有低生產力，並招致增加之成本。藉積著後隨光蝕刻形成焊料墊片，需要複雜之步驟。

在另一方面，增加予以安裝之半導體之I/O接腳計數，曾增加層壓許多電路板之必要性。藉集聚方法，包含在基材之一或兩面，交替集聚光敏樹脂之絕緣層及藉鍍敷或積著所形成之導體層，可產生多層電路板。集聚方法具有缺點，因為生產方法複雜，並包括很多步驟，生產量低，並需要很多時間。

JP-A-8-288649號建議一種供產生多層電路板之方法，包含藉一分配器等，在單面銅包覆環氧/玻璃疊片之銅側面形成導電膏之凸起部，將一黏合劑片及銅箔對其壓緊，並重複此等步驟。此技術在電連接之可靠性，連接電阻率等不令人滿意，並且很幾乎不應用於細微電路。而且，其為一種耗費時間方法，壓緊之步驟必須予以重複與層數一樣多次。



## 五、發明說明 (3)

本發明之發明人等發現，與習知技術關聯之上述問題，主要由板，更特別是構成絕緣層之有機材料，諸如環氧樹脂及聚醯亞胺樹脂，以及作為配線材料之銅之熱膨脹，極端大於半導體元件者所導致。常使用作為配線導體之銅，不僅具有大熱膨脹係數，而且具有大彈性模數，而增加熱膨脹之應力。雖然，銅為一種優良導電材料，並且已變為配線材料所必不可少。



發明之概述

本發明之目的為提供一種低熱膨脹電路板及一種低熱膨脹多層電路板，其具有小熱膨脹係數，及優異之可靠性。以上目的係藉一低熱膨脹電路板，包含一以一種有機聚合物作成，在其上有配線導體供裸晶片安裝之絕緣層所達成，其中配線導體包含一鐵-鎳-基合金層，在至少其一側有銅層。

該目的也係藉一多層電路板，有許多上述低熱膨脹電路板整體層壓所達成。

在本發明之實施，多層電路板有許多雙面電路板與一插置在所有相鄰電路板間之黏合劑層整體層壓，黏合劑層有通孔在連接相鄰上及下雙面電路板之配線導體之位置，並且通孔內含一以焊料作成之導體，相鄰雙面電路板之配線導體藉其予以電連接。

由於廣泛之研究，發明人等使用一種以一鐵-鎳-基合金層所構成之複合配線材料，有低熱膨脹係數，及一銅層提供在至少合金層之一側，藉以發展成功一種高度可靠低熱膨



## 五、發明說明 (4)

脹電路板。為電路板之大熱膨脹之主要原因之銅配線，予以直接形成在一有低熱膨脹係數之鐵-鎳-基合金層，可減低對配線導體之熱膨脹之應力。因此，可抑制電路板整體之熱膨脹，藉以在裸晶片安裝後導致黏結之改進可靠性。

為電路板之大熱膨脹之另一原因之絕緣層之熱膨脹係數，可藉使用一種自苯均四酸雙酐 (pyromellitic acid dianhydride，在下文略作 PHDA)，*m*-聯甲苯胺 (*m*-tolidine，在下文略作 *m*-TLD)，及有小熱膨脹係數之二氨基聯苯醚(diaminodiphenyl ether，在下文略作 DDE)所製備之聚醯亞胺樹脂予以減低。因此可更增強電路板之可靠性。在以一種有機聚合物作成之絕緣層含有一以一種鐵-鎳-基合金或一種陶瓷材料作成之心層情形，可進一步減低絕緣層之熱膨脹係數。

層壓本發明之低熱膨脹電路板，提供一種具有上述諸多優點之多層電路板。

附圖之簡單說明

圖1至6各提供剖面圖，示根據本發明之低熱膨脪電路板之製備。



圖7為根據本發明之低熱膨脪多層電路板，其一實例之剖面圖。

圖8為一三層片之剖面圖。

圖9為圖8之三層片之剖面圖，有一通孔作成在其上。

圖10為圖9之三層片之剖面圖，通孔予以鍍敷銅。

圖11為圖10之三層片之剖面圖，有一電路圖案形成在其



## 五、發明說明 (5)

兩面，亦即一雙面電路板。

圖12為圖11之雙面電路板之剖面圖，有一黏合劑片暫時對其黏附。

圖13為圖12之雙面電路板之剖面圖，有一焊塊形成在黏合劑片之通孔。



發明之詳細說明

在本發明預計之低熱膨脹電路板，意為一有熱膨脹係數低於熱膨脹係數10至20 ppm/ °C 之電路板。

可使用於本發明之鐵-鎳-基合金，不僅包括一種鐵-鎳二元合金，只要保持低熱膨脹係數，而且包括含有其他元素，諸如鈷之鐵-鎳合金。在Fe-Ni二元合金之較佳Ni含量，以重量計，範圍自31至50%。超出此範圍，合金便有增加之熱膨脹係數，會具有減低之黏結可靠性。Fe-Ni-Co合金包括具有Ni/Co/Fe重量比29/16/55，32/8/60及36/4/60者，其係由Sumitomo Special Metals Co., Ltd. 分別以商名KV-2, KV-25及Superinvar所供銷。

(諸)鐵-鎳-基合金層之總厚度，在電路板之總厚度宜為10%或更多，並為大於(諸)銅層之總厚度。藉較薄鐵-鎳-基合金層，電路板將會具有增加之熱膨脹係數及減低之可靠性。電路板之厚度較佳為200微米或較小/配線導體，以供達成高密度安裝。

可使用作為絕緣層之有機聚合物，係適當選自此項技藝上所熟知者，諸如苯酚樹脂，環氧樹脂，聚酯樹脂，聚砜類樹脂，聚醚-亞胺樹脂，聚醚甲酮樹脂，及聚醯亞胺樹脂。



## 五、發明說明 (6)


如果希望，有機聚合物材料可配合紙，玻璃布，玻璃墊，玻璃非織造織物，Kevlar 纖維，及類似者使用，以形成一複合絕緣層。

以一種自PHDA, m-TLD, 及DDE製備之聚醯亞胺樹脂所作成之絕緣層，因為其小熱膨脹係數而為較佳。雖然以m-TLD及DDE對PHDA之克分子比範圍自0至100克分子%，可獲得具有小熱膨脹係數之聚醯亞胺，但熱膨脹係數隨m-TLD之比例之增加而減少。特別是，在m-TLD之比例為50至100克分子%時，聚醯亞胺樹脂具有 $10\text{ ppm}/^{\circ}\text{C}$ 或更小之熱膨脹係數，並這適合完成一種具有熱膨脹係數 $10$ 至 $20\text{ ppm}/^{\circ}\text{C}$ 或更小之電路板。

可使用作為絕緣層之心層之陶瓷材料，係適當選自具有低熱膨脹係數者，諸如氧化鋁，富鋁紅柱石，堇青石，碳化矽，氮化矽，氮化鋁，及氧化鋯。

產生根據本發明之低熱膨脹(多層)電路板之方法，將參照附圖予以例示。

如下製備一有銅層在其一側面之電路板先質，亦即一單面銅包覆疊片。在圖1中所示之第一方法，包含藉積著，無電鍍敷，電鍍等之適當組合，使一有機聚合物層(絕緣層)1金屬化，以形成一鐵-鎳-基合金層2及一銅層3。在圖2及3中所示之第二方法，包含藉積著，鍍敷，包覆等，在一鐵-鎳-基合金箔5之兩面形成一銅層6，以預先形成一多層金屬箔7作為配線導體，及藉例如鑄製，在多層金屬箔7之表面形成一有機聚合物層1。在圖4中所示之第三方法，包含藉例如




## 五、發明說明 (7)

鑄製以及熱及壓力黏結圖2中所示之多層金屬箔7至黏合劑層8，而在有機聚合物層1形成一黏合劑層8。在圖5中所示之第四方法，包含藉例如鑄製以及熱及壓力黏結一有機聚合物層1至黏合劑層8，對圖2中所示之多層金屬箔7提供一黏合劑層8。在圖6中所示之第五方法，包含製備一有機聚合物層1，圖2中所示之多層金屬箔7，及一黏合劑片9，以及經由黏合劑片9熱及壓力黏結有機聚合物層1及多層金屬箔7。使用於第三至第五方法，作為黏合劑層8或黏合劑片9之黏合劑，包括熱固性樹脂及熱塑性樹脂，諸如環氧樹脂，苯酚樹脂，聚醯亞胺樹脂，及聚醯胺樹脂。

可根據製備單面銅包覆疊片之上述方法，製備一有銅層在其兩側之電路板先質，亦即雙面銅包覆疊片。亦即以一在其間之鑄製黏合劑層或黏合劑片，將一對單面銅包覆疊片彼此接合。經由黏合劑層或黏合劑片，層壓圖2中所示之多層金屬箔7在單面銅包覆疊片之有機聚合物層側面，也可藉以製備雙面銅包覆疊片。在使用第三至第五方法所獲得之單面銅包覆疊片製備雙面銅包覆疊片之情形，可同時進行熱及壓力黏結二步驟。作為第一方法之一種修改，有機聚合物層1可在其兩面予以金屬化，以製備雙面銅包覆疊片。

除了以熱及壓力，經由鑄製黏合劑層或黏合劑片，黏結一有機聚合物層至心層之每一側所製備之複合絕緣層，代替有機聚合物層1外，可以如以上所說明之相同方式，製備一有一心層在其絕緣層之銅包覆疊片。所包括之壓力黏結步





## 五、發明說明 (8)

驟，可予以同時完成。一有心層在其絕緣層之銅包覆疊片，可藉熱及壓力黏結，鑄製，以及金屬化之任何其他組合予以製備。

藉一種習知減法過程，在單面或雙面銅包覆疊片形成一電路圖案。可作成通孔通過雙面銅包覆疊片。在作成通孔通過一有導電材料(例如金屬)作為心層之雙面銅包覆疊片之情形，必須避免在通孔與金屬心層間之電連接。亦即，預先作成通孔通過一金屬心層，並在有金屬心層之複合絕緣層之兩面提供配線導體，作成小於金屬心層者之通孔，與金屬心層之通孔同心通過銅包覆疊片。而且，在形成通孔後，電路板之兩表面及通孔之內壁可予以鍍敷銅。

現將解釋產生本發明之多層電路板之方法。如以上所述，以已知多層電路板結構及已知方法，難以產生滿足方法簡單及經濟，在電路層當中之連接之可靠性，及縮小間距之所有要求。本發明正針對此點。不同於習知之集聚方法，在本發明，層壓步驟之簡化及經濟性之改進，係藉在熱及壓力下，同時一起黏結許多雙面電路板所達成。在電路層當中之電連接，係藉一以焊料作成之導體，以獲得可靠性高於藉導電膏之習知連接所達成。層壓可藉暫時將一有通孔之黏合劑片在正確位置黏附至雙面電路板，形成在黏合劑片之通孔焊塊，暫時將另一雙面電路板在正確位置黏附至黏合劑片，及最後在熱及壓力下，將疊片黏結成為一整體所實施。



適合使用於製備多層電路板之黏合劑片，包括一片熱固



## 五、發明說明 (9)

性或熱塑性樹脂，諸如環氧樹脂，苯酚樹脂，聚醯亞胺樹脂，及聚醯胺樹脂。聚醯亞胺樹脂因為其可靠性而為較佳。在黏合劑片含有一種熱固性組份之情形，其應該予以在控制之狀況下，暫時黏附至雙面電路板，以便在隨後壓力黏結至多層電路板時，固化可不進行至致使喪失重新黏合性之程度。黏合劑片之厚度較佳為10微米或較大，以供獲得可工作性及供調平電路之不均勻性，並且較佳為200微米或較小，以供減低多層電路板之總厚度。通孔可藉已知技術，諸如鑽孔及衝孔作成。焊塊可藉電鍍或印刷以焊膏形成。焊膏印刷因為其簡單性而為較佳。焊膏中之焊球之尺寸為100微米或較小，較佳為50微米或較小，更較佳為20微米或較小。根據絕緣層之種類及在安裝上之必要性，焊料成份予以設計為具有適當熔點。只要黏合劑片可表明足夠黏合性(500克/厘米或較大)，壓力黏結溫度可高於或低於焊料之熔點。在溫度高於焊料之熔點，形成一金屬接合處。甚至在溫度低於焊料之熔點，在電路層之間也獲得令人滿意之電連接。

圖7示本發明之多層電路板之實施例。圖號11為以一絕緣層12所構成之雙面電路板，該層係以一種聚醯亞胺樹脂有一雙金屬箔(配線導體)13形成在其兩面所作成，雙金屬箔13係以一鐵-鎳-基合金箔14及銅箔15作為外層所構成。在此特定實施例，二雙面電路板予以層壓，以提供一有4電路層之多層電路板。每一雙面電路板11有一通孔11a鍍敷銅，以提供一鍍敷通孔16，在兩面之雙金屬箔13藉其予以電




## 五、發明說明 (10)

連接。二雙面電路板11經由一聚醯亞胺黏合劑層17予以接合，並藉一以焊料作成之導體18彼此電連接。

如下產生圖7之多層電路板予以。將一種聚醯亞胺先質清漆施加至一鐵-鎳-基合金箔14，乾燥，並轉至一聚醯亞胺層12，以製備一二層片。將二二層片在熱下，經由一黏合劑片與聚醯亞胺層12壓力黏結彼此面對，以獲得圖8所示之三層片20。在三層片20在預定位置鑽一通孔11a，並且通孔11a及合金箔14在兩面藉無電鍍敷及電鍍予以鍍敷銅。以獲得圖10中所示之雙面銅包覆疊片21，其中圖號15指示藉銅鍍敷所形成之銅箔。在雙金屬箔13(以合金箔14及銅箔15所構成)在每一側作成一電路圖案，以製備圖11中所示之雙面電路板11。一先前有一通孔17a作成在預定位置之黏合劑片17，予以在熱下壓力黏結至雙面電路板11之一側，而通孔17a如在圖12中所示，予以準確定位。圖12中之黏合劑片17對應於圖7中之黏合劑層17。如圖13中所示，通孔17a藉網板印刷，通過一以焊塊18形成之金屬掩模，予以填滿焊膏。一單獨製備，有一通孔在預定位置之雙面電路板11然後在定位時，予以熱及壓力黏結至另一有焊塊18之雙面電路板11，藉以獲得圖7中所示之整體4層電路板，其中二雙面電路板11經由接焊塊18予以電連。

根據上述實施例，配線導體，亦即以鐵-鎳-基合金箔14及銅箔15組成之雙金屬箔13，具有小熱膨脹係數，致使多層電路板具有優異可靠性。而且，生產方法簡單並且經濟。

本發明現將參照實例更詳細予以例示，但請予瞭解，本發



## 五、發明說明 (11)

明不視為限於此等實例。

實例1

將一種聚醯亞胺先質清漆(使p-苯二胺及3,31,4,41-聯苯聯苯四羧酸雙酐在N-甲基甲基吡咯烷酮反應所製備之polyamic酸清漆)施加至一以一種鎳-鐵(以重量計,42/58%)合金(熱膨脹係數:5ppm/°C)作成之10微米厚金屬箔,乾燥,並在400°C,在一種氮大氣處置1小時,以形成聚醯亞胺10微米厚。所產生之二層片予以在200°C黏結至另一同樣以聚醯亞胺層彼此面對,經由一35微米厚聚醯亞胺黏合劑片(Nippon Steel Chemical Co., Ltd.生產之SPB-035A)所製備之二層片,同時施加40公斤/平方厘米之壓力1小時,以製備一三層片。然後藉無電鍍敷及電鍍將銅在合金箔積著在三層片之每一側,以一積著9微米之厚度,以製備一雙面銅包覆疊片。

實例2


除了改變金屬箔之合金成份至以重量計鎳/鐵=36/64%(熱膨脹係數:1.5ppm/°C)外,雙面銅包覆疊片係以與在實例1之相同方式所製備。

實例3

除了改變金屬箔之合金成份至以重量計為鎳/鈷/鐵=32/8/60%(熱膨脹係數:1.0ppm/°C)外,雙面銅包覆疊片係以與在實例1之相同方式所製備。

實例4

除了使用一聚醯亞胺黏合劑片,包含PMDA, m-TLD及DDE



**五、發明說明 (12)**

在克分子比 50/40/10 外，雙面銅包覆疊片係以與在實例 1 之相同方式所製備。

**實例 5**

除了以 -30 微米厚鎳/鐵(以重量計 42/58%)合金層，在其兩側有一 35 微米厚聚醯亞胺黏合劑片(SPB-035A)，代替聚醯亞胺黏合劑片外，雙面銅包覆疊片係以與在實例 1 之相同方式所製備。

**實例 6**


除了以 -50 微米厚鎳/鐵(36/64% 以重量計)合金層，在其兩側有一 35 微米厚聚醯亞胺厚聚醯亞胺黏合劑片(SPB-035A)，代替聚醯亞胺黏合劑片外，雙面銅包覆疊片係以與在實例 2 之相同方式所製備。

**實例 7**

除了以 -200 微米厚氮化鋁片(熱膨脹係數: 4.3 ppm/°C)，在其兩側有一 35 微米厚聚醯亞胺黏合劑片(SPB-035A)，代替聚醯亞胺黏合劑片外，雙面銅包覆疊片係以與在實例 1 之相同方式所製備。

**實例 8**

除了通孔在預定位置(請見圖 9)有一直徑 0.2 毫米予以鑽孔通過三層片(在銅鍍敷前)外，圖 10 中所示，有通孔之雙面銅包覆疊片係以與在實例 1 之相同方式所製備。在銅箔在每一側形成一電路圖案，以製備圖 11 中所示之雙面電路板。將一先前在預定位置作成，有 0.2 毫米直徑通孔之聚醯亞胺黏合劑片(SPB-035A)，在 180 °C 在 30 公斤/平方厘米下，



## 五、發明說明 (13)

壓緊至雙面電路板之一側 30 分鐘，同時如圖12 中所示準確定位。將焊膏(Nippon Sperior K. K. 所生產之SnBRA-3AMQ；熔點：260 °C)通過一金屬掩模網板印刷在黏合劑片，而以焊膏填滿通孔。在290 °C 軟熔後，將助焊劑洗掉，以形成如圖13 所示之焊塊。所產生之有焊塊之板與另一單獨製備之有通孔雙面電路板予以壓力黏結，同時在200 °C 及30 公斤/平方厘米定位1 小時，以獲得一4 層電路板，二雙面電路板在其經由焊塊予以電連接。

比較性實例1


將一種聚醯亞胺先質清漆(使p-苯二胺及3, 31, 4, 41-聯苯聯苯四羧酸雙酐在N-甲基甲基吡咯烷酮反應所製備之polyamic 酸清漆)施加至18 微米厚軋製銅箔，乾燥，並在400 °C，在一種氮大氣處置1 小時，以形成一有10 微米厚度之聚醯亞胺層。所產生之二層片予以在200 °C，在40 公斤/平方厘米之壓力下黏結至另一同樣以聚醯亞胺層彼此面對，經由一35 微米厚聚醯亞胺黏合劑片(SPБ-035A)所製備之二層片1 小時，以製備一雙面銅包覆疊片。

比較性實例2

除了環氧-銀焊膏予以網板印刷代替焊膏，並予以熱固化外，4 層電路板係以與在實例8 之相同方式所製備。

在實例1 至7 及比較性實例1 所製備之雙面銅包覆疊片之熱膨脹係數，在溫度範圍自室溫(25 °C)直到200 = °C 予以測量。所獲得之結果示於以下之表1。

表1



## 五、發明說明 (14)


	熱膨脹 係數 (ppm / °C)
實例1	7.0
實例2	4.2
實例3	3.5
實例4	5.8
實例5	5.5
實例6	3.0
實例7	5.0
比較性	
實例1	17.0

如自表1明白，根據本發明之電路板具有極小熱膨脹係數，證明適合裸晶片安裝。

在實例8及比較性實例1所獲得之多層電路板予以經歷熱循環測試，以評量塊連接之可靠性。因此，在二樣本100%之塊接合處，緊接在熱及壓力黏結後，均示令人滿意之導電。在給定125 °C x 30分鐘至-50 °C x 30分鐘之500次熱循環後，實例8中100%之塊接合處達成導電，而比較性實例2中10%之塊接合處示有缺點之電連接。本發明之多層電路板現在業經證明在可靠性優異。

雖然在實例8，藉網板印刷實施以焊膏填滿黏合劑片17之通孔17a，但其可藉分配器施加或轉移施加予以完成。

雖然本發明業經詳細並參照其特定實例予以說明，但精於此項技藝者將會明白，其中可作成各種變化及修改，而不



## 五、發明說明 (15)

偏離其精神及範圍。

元件編號說明

90年4月9日 修正  
 補充

- 1 有機聚合物層
- 2 鐵-鎳-基合金層
- 3 銅層
- 5 鐵-鎳-基合金箔
- 6 銅層
- 7 多層金屬箔
- 8 黏合劑層
- 9 黲合劑片
- 11 雙面電路板
- 11a 通孔
- 12 絝緣層
- 13 雙金屬箔
- 14 鐵-鎳-基合金箔
- 15 銅箔
- 16 鍍敷通孔
- 17 黲合劑片
- 17a 通孔
- 18 焊塊
- 20 三層片
- 21 雙面銅包覆疊片



## 四、中文發明摘要 (發明之名稱：低熱膨脹電路板及多層電路板)

一種低熱膨脹電路板，包含一以有機聚合物作成，在其上有一配線導體供裸晶片安裝之絕緣層，其中配線導體為一有銅層在至少其一側之鐵-鎳-基合金層；及一有許多低熱膨脹電路板經由一黏合劑層之低熱膨脹多層電路板，黏合劑層有通孔填滿連接電路層之焊料。

## 英文發明摘要 (發明之名稱：LOW-THERMAL EXPANSION CIRCUIT BOARD AND MULTILAYER CIRCUIT BOARD)

A low-thermal expansion circuit board comprising an insulating layer made of an organic polymer having thereon a wiring conductor for bare chip mounting, wherein the wiring conductor is an iron-nickel-based alloy layer having a copper layer on at least one side thereof; and a low-thermal expansion multilayer circuit board having a plurality of the low-thermal expansion circuit boards via an adhesive layer, the adhesive layer having through-holes filled with solder to connect



四、中文發明摘要 (發明之名稱：低熱膨脹電路板及多層電路板)


英文發明摘要 (發明之名稱：LOW-THERMAL EXPANSION CIRCUIT BOARD AND MULTILAYER CIRCUIT BOARD)

the circuits layers.



## 六、申請專利範圍

1. 一種低熱膨脹電路板，包含，一以一種有機聚合物作成之絕緣層，在其上有一配線導體供裸晶片安裝，其中該配線導體為一種具有一銅層在其至少一側之鐵-鎳-基合金層。
2. 如申請專利範圍第1項之低熱膨脹電路板，其中該絕緣層係以一種自苯均四酸雙酐，m-聯甲苯胺，及二氨基聯苯醚製備之聚醯亞胺樹脂所作成。
3. 如申請專利範圍第1項之低熱膨脹電路板，其中該絕緣層有一以一種鐵-鎳-基合金或一種陶瓷材料作成之心層。
4. 一種多層電路板，有許多低熱膨脹電路板，各包含一以一種有機聚合物作成之絕緣層，在其上有一配線導體供裸晶片安裝，其中該配線導體為一種具有一銅層在其至少一側之鐵-鎳-基合金層。
5. 如申請專利範圍第4項之多層電路板，其中許多雙面電路板予以與一插置在所有相鄰電路板間之黏合劑層整體層壓，黏合劑層有通孔在連接相鄰上及下雙面電路板之配線導體之位置，並且通孔內含一以焊料作成之導體，相鄰雙面電路板之配線導體藉其予以電連接。



448709

88109501

圖 1




圖 2






圖 3




圖

4



圖

5



448709

圖 6




圖 7




圖 8




圖 9




圖 10




圖 11




圖 12





圖 13



## 五、發明說明 (15)

偏離其精神及範圍。

元件編號說明

90年4月9日 修正  
 補充

- 1 有機聚合物層
- 2 鐵-鎳-基合金層
- 3 銅層
- 5 鐵-鎳-基合金箔
- 6 銅層
- 7 多層金屬箔
- 8 黏合劑層
- 9 黲合劑片
- 11 雙面電路板
- 11a 通孔
- 12 絝緣層
- 13 雙金屬箔
- 14 鐵-鎳-基合金箔
- 15 銅箔
- 16 鍍敷通孔
- 17 黲合劑片
- 17a 通孔
- 18 焊塊
- 20 三層片
- 21 雙面銅包覆疊片

