(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5490401号

(P5490401)

(45) 発行日 平成26年5月14日(2014.5.14)

(24) 登録日 平成26年3月7日 (2014.3.7)

B Q

(51) Int.Cl.			FΙ	
H01L	27/12	(2006.01)	HO1L	27/12
H01L	21/02	(2006.01)	HO1L	21/265
HO1L	21/265	(2006.01)		

請求項の数 1 (全 66 頁)

(21) 出願番号	特願2008-326652 (P2008-326652)	(73)特許権者	f 000153878
(22) 出願日	平成20年12月23日 (2008.12.23)		株式会社半導体エネルギー研究所
(65) 公開番号	特開2009-177154 (P2009-177154A)		神奈川県厚木市長谷398番地
(43) 公開日	平成21年8月6日 (2009.8.6)	(72)発明者	塚本 直樹
審査請求日	平成23年11月14日 (2011.11.14)		神奈川県厚木市長谷398番地 株式会社
(31) 優先権主張番号	特願2007-336454 (P2007-336454)		半導体エネルギー研究所内
(32) 優先日	平成19年12月27日 (2007.12.27)	(72)発明者	下村 明久
(33) 優先権主張国	日本国(JP)		神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		審査官	綿引隆
			最終頁に続く

(54) 【発明の名称】半導体基板の作製方法

(57)【特許請求の範囲】

【請求項1】

表面にバッファ層が形成され、かつ表面から所定の深さの領域に損傷領域が形成された 複数の単結晶半導体基板を用意し、

前記損傷領域は、イオンを加速して前記単結晶半導体基板に照射することで形成された 領域であり、

前記単結晶半導体基板の周囲を除去して切り欠き部を形成し、

前記切り欠き部は前記損傷領域よりも深く形成され、

ベース基板を用意し、

前記バッファ層の表面と前記ベース基板の表面を接合して、前記ベース基板<u>に前記複数</u>の単結晶半導体基板の一部を固定する第1の基板固定処理を行い、

10

前記<u>第1の</u>基板固定処理によって前記ベース基板に固定された前記複数の単結晶半導体 基板に対して、周波数が300MHz以上300GHz以下の電磁波を照射して、<u>当該複数の</u>単結晶半導体基板を前記損傷領域で分割する<u>第1の</u>電磁波照射処理を<u>行うことにより</u>、前記ベース基板に複数の第1の単結晶半導体層を形成し、

<u>前記バッファ層の表面と前記ベース基板の表面を接合して、前記ベース基板に前記複数</u>の単結晶半導体基板の他の一部を固定する第2の基板固定処理を行い、

前記第2の基板固定処理では、前記単結晶半導体基板は、前記複数の第1の単結晶半導体層の間に、前記単結晶半導体基板の前記切り欠き部が前記第1の単結晶半導体層と重な るように配置され、 前記第2の基板固定処理によって前記ベース基板に固定された前記複数の単結晶半導体 基板に対して、周波数が300MHz以上300GHz以下の電磁波を照射して、当該複 数の単結晶半導体基板を前記損傷領域で分割する第2の電磁波照射処理を行うことにより 、前記ベース基板に複数の第2の単結晶半導体層を形成することを特徴とする半導体基板

の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、単結晶半導体層を有する半導体基板を作製する方法に関する。また、本発明 は、単結晶半導体層を有する半導体基板から半導体装置を作製する方法に関する。

10

【背景技術】

【0002】

近年、バルク状のシリコンウエハに代わり、SOI(Silicon On Insu lator)基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶 シリコン層の特長を生かすことで、集積回路中のトランジスタの半導体層を完全に絶縁分 離して形成することができ、またトランジスタを完全空乏型とすることができるため、高 集積、高速駆動、低消費電力等の付加価値の高い半導体集積回路が実現できる。 【0003】

SOI基板の作製技術として、SIMOX(Separation by Impla nted Oxygen)技術と、貼り合わせ技術がよく知られている。SIMOX技術 20 とは、単結晶シリコンウエハの所定の深さ高濃度に酸素イオンを注入し、1300 以上 で熱処理することで、シリコン酸化物でなる埋め込み酸化物(Buried Oxide)層(以下、「BOX層」と呼ぶ。)を形成するという技術である。この技術では、BO X層をバルク状の単結晶シリコンウエハに形成することで、単結晶シリコン層が形成され るが、酸素イオンを注入するため、単結晶シリコン層の結晶構造の損傷が大きくなるとい う欠点がある。

[0004]

貼り合わせ技術とは、絶縁膜を介して2枚の単結晶シリコンウエハを貼り合わせ、一方 の単結晶シリコン基板を分割することで、他方の単結晶シリコンウエハ上に絶縁膜を介し て薄い単結晶シリコン層を形成するという技術である(例えば、特許文献1参照)。 【0005】

30

特許文献1では、単結晶シリコンウエハを劈開するために、まず、単結晶シリコンウエ ハにH⁺イオン(プロトン)を注入することによって、その内部に微小気泡層を形成する 。次に、酸化物で被覆されたシリコンウエハと微小気泡層が形成された単結晶シリコンウ エハとを密着させて、熱処理または静電処理を施すことで、2枚の単結晶シリコンウエハ を結合させる。次に、加熱処理によって、微小気泡層で単結晶シリコンウエハを劈開させ ることで、薄い単結晶シリコン層を形成している。水素イオン等、イオンが高濃度に注入 された微小気泡層を半導体基板内部に形成し、この層において基板を分割する技術は、ス マートカット法(登録商標)、水素イオン注入法等と呼ばれている。

[0006]

このような水素イオン注入法を用いることで、ガラス基板等の異種材料の基板に単結晶 シリコン層を形成して、SOI構造の半導体基板を作製する方法が知られている(特許文 献2~5参照)。特許文献2には、水素イオン注入法を利用して透光性基板に単結晶シリ コンウエハから分割された単結晶シリコン層を形成し、この単結晶シリコン層を用いた半 導体装置の作製方法が開示されている。

【 0 0 0 7 】

特許文献3には、800 を越える高温の熱処理を必要としないSOI基板の作製方法 が記載されている。半導体ウエハをガラス基板に貼り合わせた後、600 を越えない温 度で加熱処理することで、微小気泡層で半導体ウエハを劈開して、半導体ウエハから半導 体薄膜を剥離し、ガラス基板上に半導体薄膜層を形成している。この剥離工程後、レーザ

光を照射して、半導体薄膜層の結晶品質を改善するとともに、半導体薄膜層とガラス基板 を強固に結合させている。

[0008]

特許文献4には、シリコンウエハとガラス基板を貼り合わせること、マイクロ波を照射 することによりイオンが注入されたシリコンウエハを分割すること、シリコンウエハを異 種材料でなる基板に貼り合わせた場合、その基板との熱膨張率の違いにより、シリコンウ エハを分割するときの温度上昇で2枚の基板の結合構造が破壊されることを防止するため に、マイクロ波照射時に2枚の基板を400 以下に冷却することが記載されている。 【0009】

特許文献 5 には、 1 枚のガラス基板上にタイル状に複数の単結晶シリコン層を結合させ 10 ることが記載されている。特許文献 5 では、半導体基板(ドナー基板)の分割は、加熱処 理で行うのではなく、窒素ガス流のような機械的手段によって、半導体基板を分離破壊す ることで行っている(12頁40行~44行参照)。

【特許文献1】特開平5 - 2 1 1 1 2 8 号公報 【特許文献2】特開2 0 0 - 1 5 0 9 0 5 号公報 【特許文献3】特開2 0 0 5 - 2 5 2 2 4 4 号公報 【特許文献4】特開2 0 0 1 - 2 4 4 4 4 号公報 【特許文献5】特表2 0 0 5 - 5 3 9 2 5 9 号公報

【発明の開示】

【発明が解決しようとする課題】

[0010]

ガラス基板はシリコンウエハよりも大面積であり、安価であることから、特許文献5の ように、ガラス基板に複数の単結晶シリコン層を設けることで、大面積で安価なSOI基 板を作製することが可能になる。また、ガラス基板は透光性であるため、ベース基板にガ ラス基板を用いることで、表示装置の製造に適したSOI基板を作製することができる。 【0011】

しかしながら、ガラス基板は、加熱によりシュリンクする、歪み点が700 以下である、シリコンウエハよりも撓みやすい、表面にうねりがある等の欠点がある。このような 欠点により、ベース基板に半導体基板が用いられるSOI基板の作製方法よりも、ガラス 基板を用いるSOI基板の作製方法は制約が多くなる。

【0012】

上述した水素イオン注入法における半導体基板を薄膜状に分割する処理では、半導体基 板中で水素ガスを膨張させるために、半導体基板を400 以上の温度で加熱することが 望ましいが、この加熱処理で、半導体基板と共にガラス基板も温度上昇させると、ガラス 基板がシュリンクするおそれがある。

【0013】

ところで、複数の半導体層をガラス基板に貼り付ける方法には、ガラス基板への半導体 基板の貼り付け工程と加熱処理による半導体基板の分割工程とを繰り返して行う方法があ る。しかし、加熱処理を行う度にガラス基板がシュリンクしてしまうと、2回目以降の貼 り合わせ工程で、半導体基板の貼り付ける位置を制御できなくなる。

【0014】

このような問題点を解消するための方法の1つとして、本出願人は、半導体基板を貼り 付ける前に、加熱炉でガラス基板を600 ~700 程度の高温で加熱処理し、ガラス 基板を予めシュリンクさせる方法を開発した。600 以上の高温の加熱処理を予めガラ ス基板に施すことで、SOI基板作製時にガラス基板のシュリンク量を抑えることができ る。しかしながら、この高温加熱処理でガラス基板を十分にシュリンクさせるためには、 処理時間が16時間程度必要となるので、シュリンクの問題を解消するには、この高温熱 処理は生産性、コスト面での弊害がある。

【0015】

また、水素イオン注入法により半導体基板から分割された半導体層の分割面は、平坦性 50

20

が損なわれている。その一方で、高性能なトランジスタを作製するには、分割面表面の凹 凸を抑えて、ゲート絶縁層の絶縁耐圧を高めることが求められている。シリコンウエハに 貼り付けられた半導体層の分割面の平坦化処理は機械研磨で行われているが、ガラス基板 はシリコンウエハよりも撓みやすく、表面にうねりがあるため、ガラス基板上に貼り付け られた複数の半導体層の平坦化処理には、加工精度や、歩留まり等の観点から、機械研磨 処理は推奨されない。つまり、ガラス基板のような基板がベース基板に用いられると、ベ ース基板上に固定された半導体層の表面凹凸を改善することが困難であるいという問題が 顕在化する。

[0016]

また、水素イオン注入法では、イオンの添加、半導体基板の分割等により、半導体層の ¹⁰ 結晶構造が損傷してしまう。その一方で、高性能のトランジスタ作製するためには、半導 体層の結晶性を回復することが求められている。シリコンウエハに貼り付けられた半導体 層の結晶欠陥の除去は、1000 以上の温度で加熱することで実現できるが、歪み点が 700 以下のガラス基板に貼り付けられた半導体層の結晶欠陥の除去には、このような 高温プロセスは用いることができない。

【0017】

上述した問題点に鑑み、本発明は、シュリンクしやすいガラス基板がベース基板に用い られても、位置決めを精度よく行って、複数の単結晶半導体層をベース基板に固定するこ とが可能な半導体基板の作製方法、および半導体装置の作製方法を提供することを課題の 1つとする。

[0018]

また、本発明は、シュリンクしやすいガラス基板のようなベース基板に複数の単結晶半 導体層が固定された半導体基板を、生産性良く作製することを可能にする半導体基板の作 製方法、および半導体装置の作製方法を提供することを課題の1つとする。

【0019】

また、本発明は、ガラス基板のような耐熱性が低く、かつ撓みやすい基板をベース基板 に用いても、ベース基板に固定された単結晶半導体層の平坦性の向上、および結晶性の回 復を可能とする半導体基板および半導体装置の作製方法を提供することを課題の1つとす る。

[0020]

なお、本発明は列記した課題の少なくとも1つを解消するものであることを付記する。 【課題を解決するための手段】

【0021】

本発明の半導体基板の作製方法の1つは、表面にバッファ層と、表面から所定の深さの 領域に、イオンを加速して照射することで形成された損傷領域とを有する複数の単結晶半 導体基板、およびベース基板を用意すること、バッファ層の表面とベース基板の表面を接 合して、ベース基板に1枚または複数の単結晶半導体基板を固定する基板固定処理を行う こと、基板固定処理によってベース基板に固定された1枚または複数の単結晶半導体基板 に対して、周波数が300MHz以上300GHz以下の電磁波を照射して、当該1枚ま たは複数の単結晶半導体基板を、損傷領域で分割する電磁波照射処理を行うことを含み、 さらに、基板固定処理および電磁波照射処理を2回以上行って、複数の単結晶半導体層が ベース基板に固定された半導体基板を形成することを含む。さらに、本発明の作製方法で は、上記方法で作製された半導体基板に対してレーザ照射処理を行うことが好ましい。こ のレーザ照射処理は、複数の単結晶半導体層のそれぞれに、レーザ光を照射して、複数の 単結晶半導体層を溶融する処理である。

【0022】

本発明の半導体基板の作製方法の1つは、表面にバッファ層と、表面から所定の深さの 領域に、水素イオンを加速して照射することで形成された損傷領域とが形成された複数の 単結晶半導体基板、およびベース基板を用意すること、バッファ層の表面とベース基板の 表面を接合して、ベース基板に1枚または複数の単結晶半導体基板を固定する基板固定処

30

20

理を行うこと、基板固定処理によってベース基板に固定された1枚または複数の単結晶半 導体基板に対して、周波数が300MHz以上300GHz以下の電磁波を照射して、当 該1枚または複数の単結晶半導体基板を、損傷領域で分割する電磁波照射処理を行うこと を含み、さらに、基板固定処理および電磁波照射処理を2回以上行って、複数の単結晶半 導体層がベース基板に固定された半導体基板を形成することと、410 以上かつ溶融さ せない温度で、半導体基板の複数の単結晶半導体層を加熱する加熱処理を行うこと、加熱 処理の後、複数の単結晶半導体層のそれぞれに、レーザ光を照射して、複数の単結晶半導 体層を溶融するレーザ照射処理を行うこととを含む。

(5)

【0023】

レーザ照射処理前の加熱処理の温度は500 以上が好ましい。また、この加熱処理に¹⁰ よって、複数の単結晶半導体層の水素濃度を1×10²¹atoms/cm³以下にする ことが好ましい。なお、単結晶半導体層の水素濃度は、二次イオン質量分析法(SIMS 、Secondary Ion Mass Spectrometry)で分析した水素 濃度の最小値で定義される。

本発明において、バッファ層は単結晶半導体基板の表面だけでなく、ベース基板の表面 にも形成することができる。また、バッファ層は、ベース基板の表面のみに形成すること ができる。また、バッファ層は、ベース基板側から単結晶半導体層中にナトリウムが拡散 することを防止できるバリア層を含むことが好ましい。バリア層として窒化酸化シリコン 膜、窒化シリコン膜を用いることができる。

[0025]

なお、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分に おいても同じ方向を向いている結晶のことをいい、かつ結晶粒界が存在しない結晶である 。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶 軸の方向が揃っており、粒界が存在していない結晶は単結晶とする。

【0026】

また、結晶構造を有する層の再結晶化とは、その結晶構造と異なる状態(例えば、液相 状態)を経て、再び結晶構造を有する層になることをいう。また、単結晶半導体を再結晶 化して、単結晶半導体になることを、本明細書では、再単結晶化ということとする。

【0027】

本発明の半導体基板および半導体装置の作製方法において、レーザ光の照射により、単 結晶半導体層のレーザ光が照射されている領域の表面から深さ方向の一部を溶融する。例 えば、レーザ光の照射で、単結晶半導体層の表面およびその表面近傍を溶融する。または 、レーザ光の照射により、単結晶半導体層のレーザ光が照射されている領域の深さ方向の 全てを溶融する。

【発明の効果】

【 0 0 2 8 】

本発明において、基板固定処理、電磁波照射処理およびレーザ照射処理をプロセス温度 700 以下で行うことができるため、ベース基板に歪み温度が700 以下のガラス基 板を用いることが可能である。

【0029】

また、単結晶半導体基板を分割するための処理を、周波数が300MHz以上300G Hz以下の電磁波を照射することで行うため、ベース基板の温度上昇を400 以下に抑 えることができる。したがって、ベース基板にガラス基板を用いて、複数回、単結晶半導 体基板の分割処理を行っても、ベース基板をほとんどシュリンクさせないので、複数回の 基板固定処理を行って、ガラス基板上に複数の単結晶半導体層を固定することが可能にな る。さらに、基板固定処理において、単結晶半導体基板の固定位置を精度良く決めること ができる。

[0030]

また、本発明では、レーザ照射処理により複数の単結晶半導体層を溶融させているため 50

30

、ガラス基板のような耐熱性が低く、かつ撓みやすい基板をベース基板に用いても、ベー ス基板に固定されている単結晶半導体層の平坦性の向上、および結晶性の回復が可能にな る。

(6)

【0031】

なお、本発明は、列記した効果の少なくとも1つを有するものであることを付記する。 【発明を実施するための最良の形態】

以下に、本発明を説明する。本発明は多くの異なる態様で実施することが可能であり、 本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し 得ることは当業者であれば容易に理解される。したがって、本発明は実施形態および実施 例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が 付されている要素は同じ要素を表しており、材料、形状、作製方法等について繰り返しに なる説明は省略している。

[0033]

(実施形態1)

本実施形態では、バッファ層を介して単結晶半導体層がベース基板に固定されている半 導体基板およびその作製方法について説明する。さらに、本実施形態では、ベース基板に 固定された単結晶半導体層の平坦化処理、および結晶性回復処理について説明する。 【0034】

本実施形態では、半導体基板の構成について説明する。図1A~図1Cは、半導体基板 20 の構成例を示す斜視図である。図1A~図1Cに示す半導体基板11~13は、それぞれ 、絶縁層を介して1枚のベース基板20に複数の単結晶半導体層21が貼り付けられてい る基板である。単結晶半導体層21は、単結晶半導体基板を分割することで形成される層 である。半導体基板11~13はいわゆるSOI構造の基板であり、絶縁層上に単結晶半 導体層が形成されている基板である。

[0035]

図1Aに示すように、半導体基板11は、バッファ層22を介して複数の単結晶半導体 層21がベース基板20に固定されている基板である。バッファ層22は、単結晶半導体 基板に形成される層である。バッファ層22の表面とベース基板20の表面が接合するこ とで、単結晶半導体層21がベース基板20に固定されている。

【0036】

図1 B に示すように、半導体基板12は、半導体基板11にバッファ層23を追加した 半導体基板であり、バッファ層22、23を介して複数の単結晶半導体層21がベース基 板20上に設けられている。バッファ層23はベース基板20に形成される層である。バ ッファ層22とバッファ層23が接合することで、単結晶半導体層21がベース基板20 に固定されている。

【0037】

図1Cに示すように、半導体基板13は、バッファ層23を介して複数の単結晶半導体 層21がベース基板20に固定されている基板である。バッファ層23と単結晶半導体層 21の表面が接合することで、単結晶半導体層21がベース基板20に固定されている。 【0038】

ベース基板20には、絶縁表面を有する基板を用いることができる。また、ベース基板 は、単結晶半導体基板と同程度の熱膨張係数を有するものが好ましい。例えば、ベース基 板20の熱膨張係数は25×10⁻⁷/以上50×10⁻⁷/以下が好ましい。また 、ベース基板20は、歪み点が580以上700以下であるものが好ましく、その歪 み点は、600以上700以下がより好ましい。

【 0 0 3 9 】

例えば、ベース基板20にはガラス基板を用いることができる。ガラス基板としては、 アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのよ うな無アルカリガラス基板を用いることが好ましい。なお、ベース基板20はガラス基板

10

40

に限定されるものではなく、セラミック基板、石英基板やサファイア基板等の絶縁体でな る絶縁性基板、シリコンやガリウムヒ素等半導体でなる半導体基板等を用いることも可能 である。

[0040]

ベース基板20には、300mm×300mm以上の大面積基板を用いることができる。このような大面積基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第3世代(550mm×650mm)、第3.5世代(600mm×720mm)、第4世代(680mm×880mm、または730mm×920mm)、第5世代(1100mm×1300mm)、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)等のサイズの基板が知られている。大面積のマザーガラス基板をベース基板20に用いて半導体基板11~13を製造することで、半導体基板11~13の大面積化が実現できる。

[0041**]**

単結晶半導体層21は、単結晶半導体基板を分割することで形成される層である。単結 晶半導体基板には、市販の半導体基板を用いることができる、例えば、単結晶シリコン基 板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板等の第14族元素でなる 単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合 物半導体基板も用いることができる。

[0042]

バッファ層22、23は、単層構造または積層構造の絶縁層でなる。バッファ層22、 23を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸 化シリコン膜、酸化ゲルマニウム、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化 酸化ゲルマニウム膜等のシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることが できる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウム等の金属の酸化物でな る絶縁膜、窒化アルミニウム等の金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜等 の金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜等の金属の窒化酸化物でなる 絶縁膜を用いることもできる。

【0043】

これらの絶縁膜は、化学気相法(CVD法)、スパッタ法、原子層エピタキシ法(AL 3 E法)、単結晶半導体基板を酸化するまたは窒化する等の方法により形成することができ る。CVD法には、減圧CVD法、熱CVD法、プラズマ励起CVD法(以下、PECV D法という)等がある。PECVD法は、350 以下の低温処理であり、また他のCV D法よりも成膜速度が速いので、好ましい。

[0044]

なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子 の数が多い物質とし、また、窒化酸化物とは、その組成として、酸素原子より窒素原子の 数が多い物質とする。酸化窒化シリコンとは、例えば、窒素よりも酸素を多く含み、かつ 、酸素を55原子%乃至65原子%含み、窒素を1原子%乃至20原子%含み、Siを2 5原子%乃至35原子%含む物質が挙げられる。酸化窒化シリコンは、水素を0.1原子 %乃至10原子%の濃度で含んでもよい。また、窒化酸化シリコンとは、例えば、酸素よ りも窒素を多く含み、かつ、酸素を15原子%乃至30原子%含み、窒素を20原子%乃 至35原子%含み、Siを25原子%乃至35原子%含む物質が挙げられる。なお、窒化 酸化シリコン膜は、水素を15原子%乃至25原子%の濃度で含んでもよい。

【0045】

バッファ層22、23には、バリア層として機能する絶縁膜を少なくとも1層含ませる ことが好ましい。なお、半導体基板12においては、バッファ層22またはバッファ層2 3の少なくとも一方にバリア層を設ければよい。

【0046】

バリア層は半導体基板の作製時、半導体基板を用いた半導体装置の作製時、および、半 50

20



導体装置の使用時等に、アルカリ金属、アルカリ土類金属等の、半導体装置の信頼性を低下させる不純物(代表的には、ナトリウム)が、ベース基板20から単結晶半導体層21 に侵入することを防ぐための膜である。バリア層を形成することで、半導体基板および半 導体装置が不純物で汚染されることを防止できるため、その信頼性を向上させることがで きる。

【0047】

バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜等がある。これらの絶縁膜は、厚さ5nm以上200nm以下に形成することができる。

[0048]

なお、バッファ層22、23を積層構造とする場合は、バッファ層22、23は金属、 合金または金属化合物等でなる導電層、シリコン等でなる半導体層を含んでもよい。ただ し、バッファ層22、23において、単結晶半導体層21と接する層、接合面を形成する 層は絶縁膜で形成されることが望ましい。

【0049】

本実施形態の半導体基板11、12および13を用いて半導体装置を作製することがで きる。半導体基板11、12および13において、ベース基板20に固定されている複数 の単結晶半導体層21の少なくとも1つを用いて、トランジスタ、ダイオード、容量素子 、抵抗素子、メモリトランジスタ等の各種の半導体素子が作製される。また、これらの半 導体素子を組み合わせて各種の集積回路が作製される。

20

30

10

【0050】 (実施形態2)

本実施形態では半導体基板の作製方法を説明する。図2は、本発明の半導体基板の作製 方法のフローチャートである。図2のフローを用いて、図1A、図1Bおよび図1Cに示 す半導体基板11~13を作製することができる。

【0051】

ベース基板の準備を行い(ステップS1)、ベース基板に固定する複数の単結晶半導体 基板の準備を行う(ステップS2)。ステップS1では、必要に応じてベース基板表面に バッファ層が形成される。例えば、図1Bの半導体基板12、または図1Cの半導体基板 13を作製する場合は、ステップS1で、バッファ層が形成されたベース基板を用意する

【0052】

ステップS2では、単結晶半導体基板を分割するため、イオン(例えば、水素イオン) が単結晶半導体基板に添加され、単結晶半導体基板の所定の深さに損傷領域が形成される 。また、必要に応じて、単結晶半導体基板の表面にバッファ層が形成される。図1Aの半 導体基板11、または図1Bの半導体基板12を作製する場合は、ステップS2で、バッ ファ層が形成された単結晶半導体基板を用意する。ステップS2では、損傷領域が形成さ れた、または損傷領域およびバッファ層双方が形成された単結晶半導体基板を複数枚準備 する。

[0053]

40

次に、ステップS1で準備したベース基板とステップS2で準備した単結晶半導体基板 を貼り合わせる基板固定処理を行う(ステップS3)。基板固定処理では、1枚のベース 基板に、1枚または2枚以上の単結晶半導体基板を貼り付ける。

【0054】

次に、基板固定処理で、ベース基板に貼り付けられた1枚または複数の単結晶半導体基 板に、周波数が300MHz以上300GHz以下の電磁波を照射し、当該単結晶半導体 基板を損傷領域で分割させる(ステップS4)。この電磁波照射処理により、ベース基板 に、1または複数の単結晶半導体層が固定される。

【0055】

所定の数の単結晶半導体層がベース基板に固定されるまで、ステップS3とステップS 50

4を繰り返す(ステップS5)。ステップS5を完了することで、本発明の半導体基板が 作製される。

【0056】

本発明では、周波数が300MHz以上300GHz以下の電磁波の照射で単結晶半導体基板を分割しているため、単結晶半導体基板の温度上昇を400 以下に抑えることができ、かつ電磁波の照射は、5分以下と短時間で完了することができる。また、ガラス基板はこの周波数帯域の電磁波はほとんど吸収しない。したがって、冷却する等、ガラス基板の意図的な温度制御をしなくとも、電磁波照射処理でシュリンクが生ずる温度にガラス基板が加熱されることがないので、ガラス基板のシュリンクを抑えることが可能である。したがって、単結晶半導体基板の貼り付け工程(基板固定処理)、および単結晶半導体基板の分割工程(電磁波照射処理)を繰り返しても、精度良く、ガラス基板に複数の単結晶半導体層を貼り付けることが可能である。

【0057】

電磁波照射処理で用いられる電磁波は波長が1m以下1mm以上であり、UHF(U1 tra High Frequency)、SHF(Super High Frequ ency)、およびEHF(Extremely High Frequency)のう ちのいずれかの帯域の電磁波である。各帯域の周波数は以下の通りである。

・UHF 300MHz以上3GHz以下

SHF 3GHZ以上以下30GHZ以下

·EHF 30GHz以上以下300GHz以下

【0058】

必要な数の単結晶半導体層がベース基板に固定されることで、本発明に係る半導体基板 が作製される。さらに、本実施形態では、半導体基板の複数の単結晶半導体層にレーザ光 を照射するレーザ照射処理を行う(ステップS6)。レーザ照射処理は、ベース基板に貼 り付けられた単結晶半導体層の結晶性の回復のための処理である。レーザ光を照射するこ とで単結晶半導体層を溶融させて、単結晶半導体層を再結晶化させる。また、レーザ照射 処理は、単結晶半導体層を溶融させて、その表面を平坦化する処理でもある。

【0059】

本実施形態において、単結晶半導体層の平坦化処理として、機械研磨、化学機械研磨な どの研磨処理を行うこともできる。また、単結晶半導体層の結晶性の回復処理として、輻 射や熱伝導により単結晶半導体層を加熱する加熱処理を行うこともできる。この加熱処理 には、拡散炉、抵抗加熱炉等の加熱炉、RTA(瞬間熱アニール、Rapid Ther mal Anneal)装置等を用いることができる。

[0060]

ステップS1~ステップS6により、結晶性および平坦性が良好な複数の単結晶半導体 層がベース基板に固定された半導体基板を作製することができる。以下、図2の各工程を 具体的に説明する。本実施形態では、半導体基板の作製方法の一例として、図1Aの半導 体基板11と同様の積層構造を有する半導体基板の作製方法について説明する。

[0061]

図 3 A は、本実施形態の方法で作製される半導体基板 5 1 の断面図であり、図 3 B はそ 40 の平面図である。図 3 B の切断線 a 1 - a 2 による断面図が図 3 A である。

【0062】

半導体基板11と同様、半導体基板51は、ベース基板100上にバッファ層102を 介して複数の単結晶半導体層101が設けられている。半導体基板51では、ベース基板 100とバッファ層102が接合することで各単結晶半導体層101がベース基板100 に固定されている。バッファ層102は、絶縁層111~113でなる3層構造の絶縁層 である。単結晶半導体層101は5行5列の行列状に配置されている。 【0063】

以下、図4~図11を参照して、半導体基板51の作製方法を説明する。 【0064】

50

10

20

所望の大きさ、形状に加工された単結晶半導体基板110を用意する。図4は、単結晶 半導体基板110の構成の一例を説明するための斜視図である。単結晶半導体基板110 を矩形状のベース基板100に貼り合わせること、縮小投影型露光装置等の露光装置の露 光領域が矩形であること等を考慮すると、図4に示すように単結晶半導体基板110の形 状は矩形であることが好ましい。なお、本明細書において、特段の断りがない場合、矩形 には正方形および長方形を含む。また、本実施形態では、矩形状の単結晶半導体基板11 0の角部110aを面取りしている。これは隣接する2つの単結晶半導体層101の間隔 をできるだけ短くして、ベース基板100に貼り付けるためである。

【 0 0 6 5 】

もちろん、単結晶半導体基板110は、図4の形状の基板に限定されるものではなく、 様々な形状の単結晶半導体基板110を用いることができる。例えば、その形状は、四角 形、五角形、六角形等の多角形、円形、または不定形でもよい。もちろん、市販の円形状 の単結晶半導体ウエハを単結晶半導体基板110に用いることも可能である。なお、円形 状のウエハには、オリエンテーションフラットが形成されているものを含む。

【0066】

円形状の単結晶半導体ウエハには、シリコンやゲルマニウム等の半導体ウエハ、ガリウムヒ素やインジウムリン等の化合物半導体ウエハ等がある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径5インチ(125mm)、直径6インチ(150mm)、直径8インチ(200mm)、直径12インチ(300mm)、直径400mm、直径450mmの円形のウエハが知られている。

[0067]

矩形の単結晶半導体基板110は、円形状の単結晶半導体ウエハを切断することで形成 することができる。ウエハの切断には、ダイサー或いはワイヤソー等の切断装置を用いれ ばよい。また、レーザ光、プラズマ、電子ビーム等の高エネルギービームを照射すること で、単結晶半導体ウエハを切断することができる。また、基板として薄片化する前の半導 体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方 体状のインゴットを薄片化することでも、矩形状の単結晶半導体基板110を作製するこ とができる。

【0068】

基板固定処理では、複数の単結晶半導体基板110が貼り付けられるが、その面方位は 3 、同じでも異なっていてもよい。例えば、単結晶半導体基板110に、単結晶シリコン基 板のような結晶構造がダイヤモンド構造の単結晶半導体基板を用いる場合は、その主表面 の面方位は、(100)であってもよいし、(110)面であってもよいし、(111) であってもよい。また、1枚のベース基板100に貼り付けられる複数の単結晶半導体基 板110は、導電型(n型、i型またはp型)、抵抗値等の電気的特性が同じでも、異な っていてもよい。

【0069】

次に、図5A~図5Eを参照して、単結晶半導体基板110に、バッファ層102および損傷領域を作製する方法を説明する。

[0070]

まず、単結晶半導体基板110を洗浄し、清浄にする。次に、単結晶半導体基板110 に絶縁層111と絶縁層112の積層膜を形成する(図5A参照)。ここでは、絶縁層1 12をバリア層として形成する。絶縁層111と絶縁層112の組み合わせには、酸化シ リコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒 化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜等がある。

【 0 0 7 1 】

酸化窒化シリコン膜は、プロセスガスにSiH4 およびN2Oを用いてPECVD法により形成することができる。酸化シリコン膜は、プロセスガスに有機シランガスと酸素を用いて、PECVD法により形成することができる。また、単結晶半導体基板110が単結晶シリコン基板の場合は、単結晶半導体基板を酸化することで、酸化シリコン膜を形成

20

10

することができる。窒化酸化シリコン膜は、プロセスガスにSiH₄、N₂О、NH₃お よびH₂を用いてPECVD法で形成することができる。また、PECVD法でプロセス ガスにSiH₄、N₂、NH₃およびH₂を用いることでも、窒化シリコン膜を形成する ことができる。

【0072】

なお、有機シランとは、テトラエトキシシラン(TEOS:化学式Si(OC₂H₅) ₄)、テトラメチルシラン(TMS:化学式Si(CH₃)₄)、テトラメチルシクロテ トラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、 ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC₂H₅)₃) 、またはトリスジメチルアミノシラン(SiH(N(CH₃)₂)₃)等の化合物である

[0073]

例えば、PECVD法で、酸化窒化シリコンでなる絶縁層111、および、窒化酸化シ リコンでなる絶縁層112を形成するには、まず、単結晶半導体基板110をPECVD 装置のチャンバーに搬入する。そして、絶縁層111形成用のプロセスガスとしてSiH ₄およびN₂ Oをチャンバーに供給し、このプロセスガスのプラズマを生成し、酸化窒化 シリコン膜を単結晶半導体基板110上に形成する。次に、チャンバーに導入するガスを 絶縁層112形成用のプロセスガスに変更する。ここでは、SiH₄、N₂ O、NH₃、 およびH₂を用いる。これらの混合ガスのプラズマを生成して、酸化窒化シリコン膜上に 窒化酸化シリコン膜を連続して形成する。また、複数のチャンバーを有するPECVD装 置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜とを異なるチャンバーで形 成することもできる。もちろん、チャンバーに導入するガスを変更することで、絶縁層1 11として酸化シリコン膜を形成することもできるし、絶縁層112として窒化シリコン 膜を形成することもできる。

【0074】

このように、絶縁層111および絶縁層112を連続して成膜することで、スループットが向上する。また、大気に触れさせることなく絶縁層111、絶縁層112を形成できるので、絶縁層111と絶縁層112の界面が大気によって汚染されることを防止することができる。

【0075】

また、絶縁層111として、単結晶半導体基板110を酸化処理して酸化膜を形成する ことができる。この酸化処理には、熱酸化処理、酸素ラジカル(Oラジカル)または水酸 化ラジカル(OHラジカル)を含んだプラズマによるプラズマ処理、オゾン添加水(O₃ 水)による酸化処理等がある。

【0076】

熱酸化処理は、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加する ことが好ましい。ハロゲンを含んだ雰囲気中で、単結晶半導体基板110を酸化すること で、ハロゲンを含んだ酸化膜を絶縁層111として形成することができる。ハロゲンを含 むガスとして、HC1、HF、NF₃、HBr、C1₂、C1F₃、BC1₃、F₂、B r₂等から選ばれた一種類又は複数種類のガスを用いることができる。例えば、酸素に対 しHC1を0.5~10体積%(例えば、3体積%)の割合で含む雰囲気中で、900 以上1100 以下の加熱温度で熱酸化を行うとよい。処理時間は0.1~6時間とすれ ばよく、0.5~1時間とすることが好ましい。形成される酸化膜の膜厚は、10nm~ 1000nm(好ましくは50nm~200nm)にすることができる。 見えば、熱酸化処 理で、絶縁層111として厚さ100nmの酸化膜を形成することができる。

【0077】

次に、イオン114を単結晶半導体基板110に照射することで、単結晶半導体基板1 10の所定の深さに、結晶構造が損傷された損傷領域115を形成する(図5B参照)。 【0078】

イオン114は、ソースガスを励起して、プラズマ化することで生成される。ソースガ 50

(11)

30

40

10

スのプラズマから電界の作用によりプラズマに含まれるイオン114を引き出し、加速し て、単結晶半導体基板110に照射する。ソースガスには水素ガス、ハロゲンガス、ヘリ ウムガス等を用いることができる。

(12)

[0079]

イオンを単結晶半導体基板110に導入するには、イオン注入装置またはイオンドーピ ング装置を用いることができる。イオン注入装置は、プラズマから特定の質量を有するイ オンを引き出すための質量分離装置を備えており、特定の質量を有するイオン114だけ を単結晶半導体基板110に添加することができる。イオンドーピング装置は、質量分離 装置を備えているものと、備えていないものがある。質量分離装置を備えていないイオン ドーピング装置では、プラズマ中の全てのイオン種が加速されて、処理物に照射される。 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオン を発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン 源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガス を励起して、ソースガスを放電させる電極等である。ソースガスを放電させる電極として 、フィラメント型の電極や高周波放電用の電極等が用いられる。加速機構は、引出電極、 加速電極、減速電極、接地電極等の電極、およびこれらの電極に電力を供給するための電 源等で構成される。加速機構を構成する電極には多数の開口やスリットが設けられており 、イオン源で生成されたイオンは、加速機構の電極に設けられた開口やスリットを通過す ることで、加速される。なお、イオンドーピング装置の構成は上述したものに限定されず 、必要に応じた機構が設けられる。

[0081]

単結晶半導体基板110において、損傷領域115が形成される領域の深さは、イオン 114の加速エネルギーとイオン114の入射角度によって調節することができる。加速 エネルギーは加速電圧、ドーズ量等により調節できる。イオン114の平均侵入深さとほ ぼ同じ深さの領域に損傷領域115が形成される。そのため、イオン114を単結晶半導 体基板100に侵入させる深さを調節することで、単結晶半導体基板110から分離され る単結晶半導体層117(図6B参照)の厚さを制御することができる。

[0082]

本実施形態では、イオンドーピング装置で、イオン114を単結晶半導体基板110に 添加する。また、イオン114を生成するためのソースガスに水素ガス(H 。 ガス)を用 いることとする。イオンドーピング装置では、水素ガスを励起してプラズマを生成し、質 量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオン114を単結晶 半導体基板110に照射する。よって、イオン114として、H^、H₂^、およびH₃ *が照射される。

[0083]

イオンドーピング装置において、水素ガスから生成されるイオン種(H^、H 。^、H ⁺)の総量に対してH₃⁺の割合を50%以上とすることが好ましい。より好ましくは 、 日 。[↑] の割合を80%以上とする。質量分離機能を備えないイオンドーピング装置を用 いる場合、プラズマ中に生成される複数のイオン種のうち、1つのイオン種の割合を50 %以上とすることが好ましく、80%以上とすることが好ましい。それは、同じ質量のイ オンを照射することで、単結晶半導体基板110の同じ深さに集中させてイオンを添加す ることができるからである。

[0084]

損傷領域115を浅い領域に形成するためには、イオン114の加速電圧を低くする必 要があるが、プラズマ中のH 。⁺ イオンの割合を高くすることで、原子状水素(H)を効 率よく、単結晶半導体基板110の浅い領域に添加することができる。 H ₃ ⁺ イオンは H * イオンの3倍の質量を持つことから、同じ深さに水素原子を1つ添加する場合、H 。 イオンの加速電圧は、H⁺イオンの加速電圧の3倍にすることが可能である。イオンの加 速電圧を大きくできれば、イオンの照射処理のタクトタイムを短縮することが可能となり 10

20

、生産性やスループットの向上を図ることができる。

【0085】

また、イオン114を単結晶半導体基板110に添加する工程は、イオン注入装置で行うこともできる。イオン注入装置を用いる場合は、水素ガスを励起して生成されたH⁺イオンおよびH₂⁺イオンを質量分離して、H⁺イオンまたはH₂⁺イオンの一方のイオンを加速して、単結晶半導体基板110に照射する。

【0086】

水素イオンを添加する場合は、損傷領域115には、1×10²¹ a t o m s / c m ³ よりも多く水素(H)を含ませることが好ましい。これは、単結晶半導体基板110に局 所的に高濃度の水素を添加することで、結晶格子を破壊して、損傷領域115を脆い、多 孔質構造にするためである。損傷領域115の水素濃度は、イオン114のドーズ量や加 速電圧等で制御することができる。

【0087】

損傷領域115を形成した後、図5Cに示すように、絶縁層112の上面に絶縁層11 3を形成する。この工程で、絶縁層111、112および113でなる3層構造のバッフ ァ層102が形成される。ここでは、バッファ層102および損傷領域115が形成され た単結晶半導体基板110を「ドナー基板150」と呼ぶこととする。

【0088】

絶縁層113はベース基板100と接合する接合層である。絶縁層113により、平滑 で親水性の接合面を単結晶半導体基板110の表面に形成するため、絶縁層113の平均 粗さRaは、0.7nm以下が好ましく、0.4nm以下がより好ましい。また、絶縁層 113の厚さは10nm以上200nm以下とすることができる。好ましい厚さは5nm 以上500nm以下であり、より好ましくは10nm以上200nm以下である。 【0089】

例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜 等を、絶縁層113として形成することとができる。CVD法で形成されるこれらの絶縁 膜は、絶縁層111、112を構成する絶縁膜と同様に形成することができる。なお、絶 縁層113を形成する工程では、単結晶半導体基板110の加熱温度は350以下とす る。これは、損傷領域115を形成するために添加したイオンが気体となって、損傷領域 115から抜けないようにするためである。

【0090】

例えば、ソースガスにTEOSとO2を用いて、PECVD法により、酸化シリコン膜 でなる絶縁層113を形成するためには、チャンバーに、流量15sccmでTEOSを 導入し、流量750sccmでO2を導入する。そして、成膜圧力100Pa、成膜温度 300、RF出力300W、電源周波数13.56MHzでの条件下で、プロセスガス を放電させることで、酸化シリコン膜を形成する。

【0091】

次に、ドナー基板150の周辺部を部分的に除去し、切り欠き部116を形成する。切 り欠き部116が形成されたドナー基板150を「ドナー基板151」と呼ぶこととする 。図5Dはドナー基板151の断面図であり、図5Eはその平面図である。図5Eの切断 線b1-b2による断面図が図5Dである。

【0092】

切り欠き部116は、半導体基板51において、隣接する単結晶半導体層101の間隔 をできるだけ狭くするために形成される。切り欠き部116の幅W₁₁₆は例えば1mm 以上30mm以下とすることができる。また、損傷領域115で単結晶半導体基板110 を分割することによって、単結晶半導体基板110から分割された層がベース基板100 に残るようにするため、切り欠き部116は、損傷領域115よりも深く形成される。切 り欠き部116の形成には、エッチング処理、およびレーザ光を照射し被処理物を昇華さ せるレーザ加工処理等を用いることができる。 【0093】

20

10

30

以下、図6A~図6E、図8~図11を参照して、基板固定処理および電磁波照射処理 工程を説明する。本実施形態では、基板固定処理および電磁波照射処理工程をそれぞれ2 回行うことにより、ベース基板100に、25の単結晶半導体層を5行5列の行列状に固 定する。

【0094】

図6Aは、1回目の基板固定処理を説明する断面図である。図8はその平面図である。 図8の切断線a1-a2による断面図が図6Aである。なお、説明の都合、1回目の基板 固定処理で、ベース基板100に固定されるドナー基板151に参照符号「151-1」 を付し、2回目で固定されるドナー基板151に参照符号「151-2」を付している。 【0095】

図6Aに示すように、ドナー基板151-1表面(バッファ層102表面)とベース基 板100表面を密着させる。ベース基板100表面とバッファ層102表面との接合の結 合力は、接合が形成される初期段階においてファン・デル・ワールス力が作用し、バッフ ァ層102表面とベース基板100表面に圧力を加えると、互いの表面の密接部分に共有 結合が形成され、より強固な結合力をもつ接合が形成される。 【0096】

例えば、単結晶半導体基板110側から、ドナー基板151-1の一部に圧力を加える と、圧力をかけた部分からバッファ層102とベース基板100が接合しはじめ、接合部 分がバッファ層102の全面におよぶ。その結果、ベース基板100にドナー基板151 -1が固定される。この基板固定処理工程は、加熱処理を伴わず、常温(室温)で行うこ とができるため、ベース基板100に、ガラス基板のように耐熱温度が700 以下の低 耐熱性の基板を用いることが可能である。

【0097】

1回目の基板固定処理では、図8に示すように、13枚のドナー基板151-1を同じ 行および同じ列で隣り合わないように配置する。これは、ドナー基板151-1の隣に2 回目以降の基板固定処理でドナー基板151-2を固定できる空間を残すためである。点 線で示す領域121は、2回目の基板固定処理でドナー基板151-2が固定される領域 である。本実施形態では、2回の基板固定処理および電磁波照射処理で、25の単結晶半 導体層をベース基板100に固定するため、図8に示すように、ドナー基板151-1は 、1行ごとに、互い違いに並べている。

【0098】

単結晶半導体基板110の角部を面取りしているため(図4参照)、2枚のドナー基板 151-1の角部が隣り合う部分122(点線で囲まれた部分122)において、2枚の ドナー基板151-1の角部を近接することができる。このようにすることで、半導体基 板51において隣り合う単結晶半導体層101の間隔を小さくすることができる。 【0099】

次に、1回目の電磁波照射処理を行う。この処理は、ドナー基板151-1を損傷領域 115で分割するため処理である。図6Bは1回目の電磁波照射処理を説明する断面図で あり、図9はその平面図である。図9の切断線b1-b2による断面図が図6Bである。 【0100】

図6Bに示すように、周波数が300MHz以上300GHz以下の電磁波123をド ナー基板151-1に照射すると、電磁波123の電場の作用により半導体基板110が 発熱する。半導体基板110の温度上昇により、損傷領域115に形成されている微小な 孔には、損傷領域115の形成で添加した元素または分子が凝集し、内部の圧力が上昇す る。圧力の上昇により、損傷領域115の微小な孔に体積変化が起こり、損傷領域115 に亀裂が生じ、損傷領域115沿って単結晶半導体基板110が劈開される。バッファ層 102はベース基板100に接合しているので、ベース基板100上には、ドナー基板1 51-1(単結晶半導体基板110)から分離された単結晶半導体層117が固定される 。なお、単結晶半導体基板124は、単結晶半導体層117が分離された単結晶半導体基 板110に対応する。 10

20



30

[0101]

この電磁波照射処理は、マイクロ波加熱装置、およびミリ波加熱装置を用いて行うこと ができる。マイクロ波加熱装置は、マイクロ波の輻射によって処理物を加熱する装置であ り、ミリ波加熱装置は、ミリ波の輻射によって処理物を加熱する装置である。また電磁波 123の照射時間は5分以下と短時間であり、1分以上3分以下とすることができる。 【0102】

1回目の電磁波照射処理が完了したら、2回目の基板固定処理を行う。図6Cは、2回 目の基板固定処理を説明する断面図である。図10はその平面図である。図10の切断線 c1-c2による断面図が図6Cである。2回目の基板固定処理では、ベース基板100 の領域121に、ドナー基板151-2を固定する。2回目の基板固定処理も1回目と同 様に行い、ドナー基板151-2の表面(バッファ層102の表面)とベース基板100 の表面を接合させる。

【0103】

1 点鎖線で囲んだ部分125 に示すように、ドナー基板151-2 に切り欠き部116 が形成されていることにより、ドナー基板151-2の周囲が単結晶半導体層117 に重 なるように、ドナー基板151-2をベース基板100 に固定することができる。その結 果として、ドナー基板151-1から分割された単結晶半導体層117 に対して、ドナー 基板151-2から分割される単結晶半導体層117を近接させることができる。 【0104】

なお、最初の基板固定処理に用いるドナー基板151-1には、切り欠き部116を形 20 成していないドナー基板150でもよい。2回目以降の基板固定処理では、切り欠き部1 16が形成されたドナー基板151を用いることが好ましい。それは、2回目以降の基板 固定処理では、単結晶半導体層117に隣り合うようにドナー基板151を固定する場合 があるため、切り欠き部116を形成したドナー基板151を用いることで、2つの単結 晶半導体層117の間隔をより狭めることができるからである。

【0105】

2回目の基板固定処理が完了したら、2回目の電磁波照射処理を行う。図6Dは、2回 目の電磁波照射処理を説明する断面図である。2回目の電磁波照射処理も、1回目と同様 に行い、ドナー基板151-2に電磁波123を照射し、単結晶半導体基板110を損傷 領域115で分割する。

【0106】

基板固定処理と電磁波照射処理を2回繰り返すことで、図6Eおよび図11に示すよう に、バッファ層102を介して、5行5列の行列状に25の単結晶半導体層117がベー ス基板100に固定された半導体基板153が形成される。図11は半導体基板153の 平面図である。図11の切断線 e1 - e2による断面図が図6Eである。 【0107】

本実施形態では、次に、半導体基板153の単結晶半導体層117に対して、レーザ光 を照射するレーザ照射処理を行う。図7はレーザ照射処理を説明する断面図である。 【0108】

損傷領域115の形成、ドナー基板151の分割等の処理によって、単結晶半導体層1 40 17は、元々の単結晶半導体基板110よりも結晶性が損なわれてしまう。例えば、加工 前の単結晶半導体基板110には無かった転位等の結晶欠陥や、ダングリングボンドのよ うなミクロな結晶欠陥が単結晶半導体層117に形成される。また、単結晶半導体層11 7の表面は単結晶半導体基板110からの分離面であるので、その平坦性も損なわれてい る。そこで、本実施形態では、単結晶半導体層117の結晶性を回復させるために、単結 晶半導体層117を溶融させ、再結晶化させる。この再結晶化のために単結晶半導体層1 17にレーザ光を照射する。また、単結晶半導体層117の表面を平坦化するために、レ

【0109】

図7に示すように、レーザ光119を単結晶半導体層117に対して走査しながら、レ ⁵⁰

ーザ光119を単結晶半導体層117の分離面の全面に照射する。レーザ光119の走査は、例えば、レーザ光119を移動せずに、単結晶半導体層117が固定されたベース基板100を移動する。矢印126は、ベース基板100の移動方向を示す。 【0110】

レーザ光119を照射すると、単結晶半導体層117がレーザ光119を吸収し、レー ザ光119が照射された部分が温度上昇する。その部分の温度が融点以上の温度になると 、溶融する。レーザ光119が照射されなくなると、単結晶半導体層117の溶融部分の 温度は下がり、やがて、溶融部分は凝固し、再結晶化する。レーザ光119を走査するこ とで単結晶半導体層117全面にレーザ光119を照射して、再単結晶化された単結晶半 導体層101を形成することができる。

[0 1 1 1 **]**

レーザ光119の照射によって、単結晶半導体層101は、単結晶半導体層117より も結晶性が向上される。これは単結晶半導体層117を溶融させることで、単結晶半導体 層中のダングリングボンドや、単結晶半導体層とバッファ層界面に存在する欠陥のような ミクロの欠陥等を修復することができるからである。なお、単結晶半導体層101、11 7の結晶性は、電子後方散乱回折像(EBSP;Electron Back Scat ter Diffraction Pattern)の測定、X線回折像の測定、光学顕 微鏡および電子顕微鏡による観察、ならびにラマン分光スペクトルの測定等により評価す ることができる。

【0112】

レーザ光119の照射によって、単結晶半導体層117のレーザ光119が照射されて いる領域を、部分溶融または完全溶融させる。なお、単結晶半導体層117が完全溶融状 態であるとは、表面から下面までの層全体が溶融されていることをいう。半導体基板15 3では、完全溶融状態とは、単結晶半導体層117の上面からバッファ層102との界面 まで溶融され、液体状態になっていることをいう。他方、単結晶半導体層117を部分溶 融させるとは、溶融されている深さがバッファ層102との界面(単結晶半導体層117 の厚さ)よりも浅くなるように、単結晶半導体層117を溶融させることである。つまり 、単結晶半導体層117が部分溶融状態であるとは、上層は溶融して液相となり、下層は 溶けずに、固相の単結晶半導体のままである状態をいう。

【0113】

単結晶半導体層117において、レーザ光119の照射により溶融された部分は、凝固 することで再結晶化するが、この部分は、固相のまま残った単結晶半導体と結晶方位が揃 った単結晶半導体が形成される。よって、主表面の面方位が(100)の単結晶シリコン ウエハを単結晶半導体基板110に用いた場合、単結晶半導体層117の主表面の面方位 は、(100)であり、レーザ照射処理によって溶融し、再結晶化された単結晶半導体層 101の主表面の面方位は(100)になる。

【0114】

レーザ光119の照射よって、単結晶半導体層117を部分溶融または完全溶融させる ことで、表面が平坦な単結晶半導体層101を形成することができる。これは、単結晶半 導体層117の溶融された部分は液体であるため、表面張力の作用によって、その表面積 が最小になるように変形するからである。つまり、液体部分は凹部、および凸部が無くな るように変形し、この液体部分が凝固し、再結晶化するため、表面が平坦化された単結晶 半導体層101を形成することができる。単結晶半導体層101の表面を平坦化すること で、単結晶半導体層101上に形成されるゲート絶縁膜の膜厚を5nm乃至50nm程度 まで薄くすることが可能である。よって、ゲート電圧を抑え、なおかつ、高いオン電流の トランジスタを形成することができる。

[0115**]**

レーザ光119を照射するときに、単結晶半導体層117を加熱せずに、その温度を室 温のままとしてもよいし、単結晶半導体層117を加熱してもよい。加熱温度は、ベース 基板100の歪み点以下の温度であり、200 以上650 以下とすることができる。 10



レーザ光119の照射時に単結晶半導体層117を加熱することで、単結晶半導体層11 7の溶融に必要なレーザ光119のエネルギーを低下することができる。エネルギーが低 くなると、レーザ光119のビーム形状の幅(走査方向の長さ)を長くできるため、走査 速度を速くすることができ、1枚の半導体基板153を処理するタクトタイムを短くする ことができる。

(17)

[0116]

レーザ発振器には、発振の仕方により、パルス発振、連続発振レーザ、疑似連続発振レ ーザパルスに分けることができる。単結晶半導体層117を溶融し、再単結晶化させるに は、パルス発振レーザを用いることが推奨される。パルス発振レーザを用いる場合は、レ ーザ光が1パルス(1ショット)照射されると、次のパルスが照射されるまでに、パルス が照射された領域は、溶融し、凝固して再結晶化する。つまり、1つのパルスが照射され て溶融された領域は、次のパルスを照射が照射される時には再結晶化し、固相状態に戻っ ている。したがって、パルス発振レーザから発振されたレーザ光によって溶融された領域 が凝固するときは、溶融されていない単結晶から結晶成長し、単結晶構造となることが、 最も安定な状態となる。

[0117**]**

他方、連続発振レーザはレーザ光を常時照射するので、レーザ光の走査によって、溶融 領域(液相領域)と固相領域の界面がその方向に移動する。そのため、溶融された部分が 凝固するときに、結晶成長が均一になりにくく、結晶軸の方向が揃わず、粒界ができやす くなる。このことは、疑似連続発振レーザ発振器も同様である。

[0118]

パルス発振レーザには、繰り返し周波数が10MHz未満、好ましくは10kHz以下 のレーザを用いることができる。繰り返し周波数を10MHz未満とすることで、レーザ 光の1ショット毎に、次のショットが照射される前に照射領域を溶融、凝固させることが できる。また、パルス発振レーザから照射されるレーザ光のパルス幅は10n秒以上50 0n秒以下とすることができる。

【0119】

レーザ照射処理に用いるパルス発振レーザには、例えば、XeC1レーザ、KrFレー ザ等のエキシマレーザ、Arレーザ、Krレーザ等の気体レーザがある。また、固体レー ザも用いることができ、例えば、YAGレーザ、YVO₄レーザ、YLFレーザ、YA1 O₃レーザ、GdVO₄レーザ、KGWレーザ、KYWレーザ、Y₂O₃レーザ等がある 。レーザ光としては、これらレーザ発振器の基本波、高調波(第2高調波、第3高調波、 第4高調波等)を用いることができる。これらの固体レーザには、同じレーザ媒質を用い ても、発振の仕方が連続発振、または疑似連続となる発振器もある。

30

【0120】

また、レーザ光119を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視 光域にあるものが選択される。レーザ光119の波長は、単結晶半導体層117に吸収さ れる波長とする。その波長は、レーザ光119の表皮深さ(skin depth)等を 考慮して決定することができる。例えば、波長は250nm以上1µm以下とすることが でき、300nm以上700nm以下が好ましい。

【0121】

レーザ光119のエネルギーは、レーザ光119の波長、レーザ光119の表皮深さ、 単結晶半導体層117厚さ等を考慮して決定することができる。例えば、波長300nm 以上400nm以下のパルス発振レーザを用いた場合、レーザ光119のエネルギー密度 は、300mJ/cm²以上800mJ/cm²以下の範囲とすることができる。 【0122】

レーザ光119の照射の雰囲気は、雰囲気を制御しない大気雰囲気でも、不活性気体雰 囲気のいずれでもよい。大気雰囲気および不活性気体雰囲気共に、単結晶半導体層117 の結晶性の回復および平坦化の効果を得ることができる。また、大気雰囲気よりも不活性 気体雰囲気が好ましい。それは、窒素等の不活性気体雰囲気のほうが、大気雰囲気よりも 10

単結晶半導体層117の平坦性を向上させる効果が高いからである。また、不活性気体雰 囲気のほうが大気雰囲気よりも、裂け目のような変形や層の変質が発生することが抑えら れ、結晶欠陥の減少および平坦化を実現するためのレーザ光119の使用可能なエネルギ ー範囲が広くなるという利点もある。

【0123】

不活性気体雰囲気中でレーザ光119を照射するには、気密性のあるチャンバー内でレ ーザ光119を照射すればよい。このチャンバー内に不活性気体を供給することで、不活 性気体雰囲気中で、レーザ光119を照射することができる。チャンバーを用いない場合 は、単結晶半導体層117におけるレーザ光119の照射面に不活性気体を吹き付けなが ら、その照射面にレーザ光119を照射することで、不活性気体雰囲気でのレーザ光11 9の照射を実現することができる。

【0124】

不活性気体とは、レーザ光の照射によって、単結晶半導体層の表面と反応して酸化膜を 形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス(N₂ガス)、アルゴンやキセノン等の希ガス等がある。また、不活性気体の酸素濃度は30ppm 以下であることが好ましく、10ppm以下がより好ましい。

【0125】

また、レーザ照射処理を気密性のあるチャンバー内でおこなう場合は、チャンバー内を 減圧し、真空状態とすることで、不活性気体雰囲気でレーザ照射処理を行うのと同様の効 果を得ることができる。チャンバー内の圧力は12Pa以下が好ましく、4Pa以下がよ り好ましい。

20

30

40

10

【0126】 また、レーザ光119を光学系を通過させて、照射面でのレーザ光119のビーム形状 を線状または矩形状にする。このことにより、スループット良くレーザ光119の照射を

行うことができる。

【0127】

レーザ光119を単結晶半導体層117に照射する前に、単結晶半導体層117の表面 に形成されている自然酸化膜等の酸化膜を除去する処理を行ってもよい。それは、単結晶 半導体層117表面に酸化膜が存在する状態で、レーザ光119を照射しても、平坦化の 効果が十分に得られない場合があるからである。酸化膜の除去処理は、フッ酸で単結晶半 導体層117を処理することで行うことができる。フッ酸による処理は、単結晶半導体層 117の表面が撥水性を示すまで行うことが望ましい。撥水性があることで、単結晶半導 体層117から酸化膜が除去されたことが確認できる。

【0128】

図7のレーザ光119の照射処理は、次のように行うことができる。まず、単結晶半導体層117を1/100に希釈されたフッ酸で110秒間処理して、表面の酸化膜を除去する。次に、単結晶半導体層117が貼り付けられたベース基板100(半導体基板153)をレーザ照射装置のステージ上に配置する。単結晶半導体層117を加熱する場合は、ステージに設けられた抵抗加熱装置等の加熱手段により、単結晶半導体層117を200以上650以下の温度に加熱する。例えば、加熱温度を500とする。 【0129】

レーザ光119のレーザ発振器として、XeClエキシマレーザ(波長:308nm、 パルス幅:25n秒、繰り返し周波数60Hz)を用いる。光学系により、レーザ光11 9の断面を線状に整形する。レーザ光119を単結晶半導体層117に対して走査しなが ら、レーザ光119を単結晶半導体層117に照射する。レーザ光119の走査は、レー ザ照射装置のステージを移動することで行うことができ、ステージの移動速度がレーザ光 の走査速度に対応する。レーザ光119の走査速度を調節して、単結晶半導体層117の 同じ領域にレーザ光119が1以上20ショット以下照射されるようにする。レーザ光1 19のショット数は1以上11以下が好ましい。ショット数が小さいほど、レーザ照射処 理のタクトタイムを短縮できる。

[0130]

単結晶半導体層117にレーザ光119を照射する前に、単結晶半導体層117をエッ チングしてもよい。このエッチングにより、単結晶半導体層117の分離面に残っている 損傷領域115を除去することができる。損傷領域115を除去することで、レーザ光1 19の照射による表面の平坦および結晶性の回復の効果を高めることができる。

(19)

【0131】

このエッチングには、ドライエッチング法、またはウエットエッチング法を用いること ができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化シリコンおよび 四塩化炭素等の塩化物ガス、塩素ガス、弗化硫黄および弗化窒素等の弗化物ガス、ならび に酸素ガス等を用いることができる。ウエットエッチング法では、エッチング液に水酸化 テトラメチルアンモニウム(tetramethylammonium hydroxi de、略称;TMAH)溶液を用いることができる。 【0132】

10

このエッチングを行う場合も、単結晶半導体層117にレーザ光119を照射する前に 、エッチング処理された単結晶半導体層117表面に形成されている自然酸化膜等の酸化 膜を除去する処理を行うとよい。酸化膜の除去処理は、フッ酸で単結晶半導体層117を 処理することで行うことができる。

[0133]

半導体基板153に対してレーザ照射処理を行うことで、半導体基板51が完成する(図3Aおよび図3B参照)。

[0134]

なお、レーザ光119を照射した後、単結晶半導体層101を溶融させない温度で加熱 する加熱処理を行うこともできる。この加熱処理には、拡散炉、抵抗加熱炉等の加熱炉、 RTA装置等を用いることができる。単結晶半導体層101の欠陥を修復するため、単結 晶半導体層101の加熱温度は400 以上とするが、単結晶半導体層101を溶融させ ない温度であり、かつベース基板100の歪み点以下の温度とする。この加熱温度は50 0 以上が好ましく、例えば、加熱温度は500 以上700 以下とすることができ、 550 以上に単結晶半導体層101を加熱することがより好ましい。

【0135】

加熱処理の雰囲気は不活性気体雰囲気とすることができる。不活性気体とは、この加熱 30 処理において単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体 である。例えば、不活性気体には、窒素ガス(N₂ガス)、アルゴンやキセノン等の希ガ ス等がある。また、不活性気体雰囲気中の酸素濃度は30ppm以下であることが好まし く、10ppm以下がより好ましい。また、加熱処理の雰囲気を減圧状態(真空状態)に することで、単結晶半導体層表面の酸化を防止することができる。圧力は1×10⁻³P a以上5×10⁻³Pa以下が好ましい。

【0136】

この加熱処理を加熱炉によって行う場合、例えば、雰囲気を窒素ガス雰囲気とする。そ して、単結晶半導体層101を処理温度500 で1時間加熱した後、加熱温度を550 以上650 以下に上昇させ、この温度で4時間加熱する。あるいは、処理温度500 で単結晶半導体層101を1時間加熱した後、加熱温度を600 に上昇させ、600 の温度で4時間加熱する。RTA装置で行う場合は、雰囲気を窒素ガス雰囲気とし、処 理温度600 以上700 以下、処理時間0.5分以上30分以下の加熱処理を行う。 【0137】

レーザ照射処理後の加熱処理の効果の1つは、単結晶半導体層101のライフタイムの 向上である。ライフタイムが長いほど、半導体中の欠陥、不純物が少ない。よってライフ タイムが長い単結晶半導体層101により、優れた電気特性を有し、かつ高信頼性のトラ ンジスタを作製することができる。

【0138】

レーザ光119を照射した後、単結晶半導体層101をエッチングして、薄膜化しても 50

20

よい。単結晶半導体層101の厚さは、単結晶半導体層101から形成される素子の特性 に合わせて決めることができ、例えば、その厚さは70nm以下5nm以上とすればよい 。この薄膜化工程は、加熱処理の前に行うことが好ましい。それは、薄膜化工程のエッチ ングによる単結晶半導体層101の損傷を加熱処理によって、回復することができるから である。

【0139】

単結晶半導体層101を薄膜化するためのエッチングには、ドライエッチング法、また はウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガ スに、塩化硼素、塩化シリコンおよび四塩化炭素等の塩化物ガス、塩素ガス、弗化硫黄お よび弗化窒素等の弗化物ガス、ならびに酸素ガス等を用いることができる。ウエットエッ チング法では、エッチング液にTMAH溶液を用いることができる。

【0140】

本発明の作製方法では、基板固定処理、電磁波照射処理およびレーザ照射処理(図6A ~図6E、図7参照)をプロセス温度700 以下で行うことができるため、ベース基板 100に歪み温度が700 以下のガラス基板を用いることが可能である。 【0141】

また、単結晶半導体基板110を分割するための処理を、周波数が300MHz以上3 00GHz以下の電磁波123を照射することで行うので、ベース基板100の温度上昇 を400 以下に抑えることができる。したがって、単結晶半導体基板110を分割する 処理で、ガラス基板のシュリンクを抑えることが可能になる。このことにより、複数回の 単結晶半導体基板の固定処理および分割処理を行って、ベース基板100にガラス基板の ようなシュリンクしやすい基板に、複数の単結晶半導体層101を固定することが可能に なる。さらに、シュリンクしやすい基板に複数の単結晶半導体層を位置精度よく固定する ことが可能になる。

[0142]

また、本発明では、電磁波照射処理で、ベース基板100および単結晶半導体基板11 0の温度上昇を400 以下に抑えることができるため、単結晶半導体基板1100分割 処理で、ベース基板100との熱膨張の差で単結晶半導体基板110が割れてしまうこと を防ぐことができる。よって、単結晶半導体基板110(具体的には、単結晶シリコン基 板)と熱膨張係数が大きく異なる(5倍以上の差異)石英基板のような異種材料の基板を ベース基板100に用いることができる。

30

40

10

20

なお、本実施形態の半導体基板の作製方法は、他の実施形態の半導体基板の作製方法、 および他の実施形態の半導体装置の作製方法と組み合わせることができる。

【0144】

【0143】

(実施形態3)

本実施形態では、半導体基板の作製方法について説明する。図12は、本実施形態の半 導体基板の作製方法のフローチャートである。図12のフローを用いて、図1A~図1C に示す半導体基板11~13を製造することができる。

【0145】

図12において、ステップS11~ステップS15は、図2のステップS1~S5と同様である。ベース基板の準備を行い(ステップS11)、ベース基板に固定する複数の単結晶半導体基板の準備を行う(ステップS12)。本実施形態のステップS12では、単結晶半導体基板に水素イオンを添加することで損傷領域を形成する。次に、ステップS1 1で準備したベース基板とステップS12で準備した1枚または2枚以上の単結晶半導体 基板とを貼り合わせる基板固定処理を行う(ステップS13)。

【0146】

次に、基板固定処理で、ベース基板に貼り付けられた1枚または複数の単結晶半導体基 板に、周波数が300MHz以上300GHz以下の電磁波を照射し、当該単結晶半導体 基板を損傷領域で分割させる(ステップS14)。この電磁波照射処理により、ベース基

30

板に、1または複数の単結晶半導体層が固定される。所定の数の単結晶半導体層がベース 基板に固定されるまで、ステップS13とステップS14を繰り返す(ステップS15)

(21)

【0147】

必要な数の単結晶半導体層がベース基板固定されたら、レーザ照射処理を行う前に、加熱処理を行う(ステップS16)。この加熱処理では、410 以上、かつ溶融させない 温度で、単結晶半導体層を加熱する。

【0148】

ステップS12では、損傷領域の形成のため単結晶半導体基板に水素を添加しているの で、ベース基板に固定された複数の単結晶半導体層は水素を含む。そこで、ステップS1 6の目的の1つは、410 以上で加熱することで、単結晶半導体層から水素ガスを放出 させて、その水素濃度を減少させることである。また、この加熱処理によって、基板固定 処理で形成された接合部の結合力を増加させることができる。加熱処理の温度は、500 以上が好ましく、550 以上がより好ましい。

[0 1 4 9 **]**

次に、ベース基板に貼り付けられた複数の単結晶半導体層にレーザ光を照射する(ステップS17)。このレーザ照射処理は、ベース基板に貼り付けられた単結晶半導体層の結 晶性の回復、およびその表面の平坦化のための処理である。

【 0 1 5 0 】

水素を単結晶半導体基板に添加して損傷領域を形成すると、単結晶半導体基板から分離 20 された単結晶半導体層も水素を多く含むことになる。レーザ光を単結晶半導体層に照射す ることで、単結晶半導体層から水素が噴出すると、結晶性の回復、平坦化を実現できなく なる。水素濃度が1×10²¹ atomic/cm³よりも高いと、結晶性の回復、平坦 化を実現できるように、レーザ光のエネルギー密度を制御することが困難になる。 【0151】

そこで、レーザ照射処理の前に、410 以上の加熱処理を行い、単結晶半導体層の水 素濃度を低下させておくことで、レーザ光の照射によって単結晶半導体層から水素ガスが 噴出することが防止できる。このことにより、結晶性の回復および平坦化に必要なレーザ 光の照射エネルギーの制御が容易になる。つまり、予め加熱処理を行うことで、レーザ照 射処理で使用可能な照射エネルギーの範囲が広くなり、結晶性の回復および平坦化をレー ザ光の照射で再現性良く行うことが可能になる。レーザ照射処理の効果の再現性を確保す るため、ステップS16の加熱処理によって、単結晶半導体層の水素濃度を1×10²¹ atomic/cm³以下とすることが好ましく、7×10²⁰ atomic/cm³以 下とすることがより好ましい。

【0152】

ステップS11~ステップS17を行うことで、結晶性および平坦性が良好な複数の単 結晶半導体層がベース基板に固定された半導体基板を作製することができる。

【0153】

次に、図13A~図13Cを参照して、図12の各処理を具体的に説明する。本実施形 態では、半導体基板の作製方法の一例として、図3Aおよび図3Bに図示する半導体基板 ⁴⁰ 51の作製方法を説明する。

【0154】

まず、実施形態2で説明した半導体基板51の作製方法に従って、ステップS11~ス テップS15を行い、半導体基板153を形成する(図5A~図6E、図8~図11参照)。図13Aに半導体基板153の断面図を示す。

【 0 1 5 5 】

次に、加熱処理を行い、単結晶半導体層117の水素濃度を減らす。図13Bは加熱処 理を説明する断面図である。図13Bにおいて、矢印は単結晶半導体層117から水素ガ ス128が気相中に放出されることを概念的に示している。加熱処理により水素濃度が低 下した単結晶半導体層117を「単結晶半導体層118」と呼び、加熱処理後の半導体基

板153を「半導体基板154」と呼ぶこととする。

【0156】

この加熱処理には、拡散炉、抵抗加熱炉等の加熱炉、RTA装置等を用いることができ る。単結晶半導体層117を410 以上に加熱する。加熱処理の温度は、500 以上 が好ましく、550 以上がより好ましい。また、加熱処理後の単結晶半導体層118の 水素濃度を1×10²¹atomic/cm³以下にすることが好ましい。この加熱処理 を加熱炉によって行う場合、例えば、半導体基板153を処理温度500 で1時間加熱 した後、加熱温度を550 に上昇させ、550 で4時間加熱すればよい。また、この 加熱処理は、単結晶半導体層117の水素濃度を減少させるという目的ではなく、基板固 定処理で形成された接合部分の結合力を向上させる目的で行うことができる。

【0157】

次に、半導体基板154の単結晶半導体層118にレーザ光119を照射する。図13 Cはレーザ照射処理を説明する断面図である。本実施形態のレーザ照射処理は、図7のレ ーザ照射処理と同様に行うことができる。レーザ光119を単結晶半導体層118に照射 し、溶融させることで、再単結晶化された単結晶半導体層101が形成される。以上で、 半導体基板51が完成する(図3Aおよび図3B参照)。

【0158】

なお、本実施形態の半導体基板の作製方法は、他の実施形態の半導体基板の作製方法、 および他の実施形態の半導体装置の作製方法と組み合わせることができる。

【0159】

(実施形態4)

本実施形態では、半導体基板の作製方法の一例として、図1Bの半導体基板12と同様 の積層構造を有する半導体基板の作製方法について説明する。

【 0 1 6 0 】

図14Aは、本実施形態の方法で作製される半導体基板52の断面図であり、図14B はその平面図である。図14Bの切断線a1-a2による断面図が図14Aである。 【0161】

半導体基板12と同様、半導体基板52は、ベース基板100上にバッファ層102お よびバッファ層103を介して複数の単結晶半導体層101が設けられている。25の単 結晶半導体層101は5行5列の行列状に配置されている。半導体基板52では、バッフ ァ層102とバッファ層103が接合することで各単結晶半導体層101がベース基板1 00に固定されている。バッファ層102は単結晶半導体基板(単結晶半導体層101) に形成される層である。本実施形態では、バッファ層102を絶縁層131でなる単層構 造とする。他方、バッファ層103はベース基板100表面に形成される層である。本実 施形態では、バッファ層103を、絶縁層132および絶縁層133でなる2層構造とす る。

[0162]

以下、図15および図16A~図16Eを参照して、半導体基板52の作製方法を説明 する。

【0163】

バッファ層103が表面に形成されたベース基板100を用意する。図15は、バッフ ァ層103付きベース基板100の断面図である。本実施形態では、絶縁層132および 絶縁層133でなる積層膜をバッファ層103として形成する。絶縁層132と絶縁層1 33との組み合わせには、窒化シリコン膜と酸化シリコン膜、窒化シリコン膜と酸化窒化 シリコン膜、窒化酸化シリコン膜と酸化シリコン膜、窒化酸化シリコン膜と酸化窒化シリ コン膜等がある。これらの膜の形成は、実施形態2のバッファ層102の形成と同様に行 うことができる。

【0164】

例えば、PECVD法で、窒化酸化シリコンでなる絶縁層132、酸化窒化シリコンでなる絶縁層133を形成する場合、ベース基板100をPECVD装置のチャンバーに搬 50

10

20



入する。そして、絶縁層132形成用のプロセスガスとしてSiH₄、N₂O、NH₃、 およびH₂をチャンバーに供給し、このプロセスガスのプラズマを生成し、窒化酸化シリ コン膜をベース基板100上に形成する。次に、チャンバーに導入するガスを絶縁層13 3形成用のプロセスガスに変更する。ここでは、SiH₄およびN₂Oを用いる。これら の混合ガスのプラズマを生成して、窒化酸化シリコン膜上に酸化窒化シリコン膜を連続し て形成する。また、複数のチャンバーを有するPECVD装置を用いる場合は、窒化酸化 シリコン膜と酸化窒化シリコン膜と異なるチャンバーで形成することもできる。もちろん 、チャンバーに導入するガスを変更することで、絶縁層132として窒化シリコン膜を形 成することもできるし、絶縁層133として酸化シリコン膜を形成することもできる。

10

20

30

40

上記のように絶縁層132と絶縁層133を連続して形成することで、スループット良 く、ベース基板100表面にバッファ層103を形成することができる。また、大気に触 れさせることなく絶縁層132と絶縁層133を形成できるので、絶縁層132と絶縁層 133の界面が大気によって汚染されることを防止することができる。

[0166]

次に、図16A~図16Eを参照して、バッファ層102および損傷領域115が形成 された単結晶半導体基板110を準備する方法を説明する。

【0167】

まず、単結晶半導体基板110を洗浄し、清浄にする。そして、図16Aに示すように 、単結晶半導体基板110表面に保護膜135を形成する。イオン照射処理で、単結晶半 導体基板110が金属等の不純物に汚染されることを防止する、照射されるイオンの衝撃 で単結晶半導体基板110の表面が損傷することを防止する等の目的のために、保護膜1 35を形成する。この保護膜135は、CVD法等により、酸化シリコン、窒化シリコン 、窒化酸化シリコン、酸化窒化シリコン等の絶縁材料を堆積することで形成できる。また 、単結晶半導体基板110を酸化するまたは窒化することで、保護膜135を形成するこ とができる。例えば、単結晶半導体基板110を酸化して、酸化膜でなる保護膜135を 形成するには、熱酸化処理(ドライ酸化処理、水蒸気酸化処理)や、オゾン添加水による 酸化処理で形成することができる。ドライ酸化処理の場合、酸化雰囲気中にハロゲンを含 むガスを添加することが好ましい。ハロゲンを含むガスとして、HC1、HF、NF3、 HBr、C12、C1F3、BC13、F2、Br2等から選ばれた一種類又は複数種類 のガスを用いることができる。

【0168】

次に、図16Bに示すように、保護膜135を介して、イオン114を単結晶半導体基 板110に照射して、単結晶半導体基板110の表面から所定の深さの領域に、損傷領域 115を形成する。この工程は、実施形態2の損傷領域115の形成工程(図5B参照) と同様に行うことができる。

【0169】

損傷領域115を形成した後、保護膜135を除去する。次に、図16Cに示すように、単結晶半導体基板110上面にバッファ層102を構成する絶縁層131を形成する。 バッファ層102および損傷領域115が形成された単結晶半導体基板110を「ドナー 基板160」と呼ぶこととする。

【 0 1 7 0 】

絶縁層131は、実施形態2の絶縁層113と同様に形成することができる。また、絶 縁層131は、実施形態2の絶縁層111のように、単結晶半導体基板110を酸化処理 して形成することもできる。なお、酸化処理のプロセス温度は、損傷領域115の形成の ために添加した元素または分子が単結晶半導体基板110から離脱しない温度とし、その 加熱温度は350 以下が好ましい。このような低温の酸化処理には、オゾン添加水によ る酸化処理、プラズマ処理または高密度プラズマ処理による酸化処理等を用いることがで きる。

[0171**]**

次に、ドナー基板160の周辺部を部分的に除去し、切り欠き部116を形成する。切り欠き部116が形成されたドナー基板160を「ドナー基板161」と呼ぶこととする。切り欠き部116の形成は実施形態2と同様に行うことができる。図16Dはドナー基板161の断面図であり、図16Eはその平面図である。図16Eの切断線b1-b2による断面図が図16Dである。

【0172】

以上で、バッファ層103付きベース基板100、およびドナー基板161が準備され る。以降の工程は、実施形態2または実施形態3と同様に行うことで半導体基板52が完 成する(図14Aおよび図14B参照)。

【0173】

なお、本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方法、および半導体装置の作製方法と組み合わせることができる。例えば、実施形態2のド ナー基板151の代わりにドナー基板161を用いることで、単層構造のバッファ層10 2を有する半導体基板51を作製することができる。逆に、本実施形態において、ドナー 基板161の代わりにドナー基板151を用いることで、3層構造のバッファ層102を 有する半導体基板52を作製することができる。

[0174]

(実施形態5)

本実施形態では、半導体基板の作製方法の一例として、図1Cの半導体基板13と同様 の積層構造を有する半導体基板の作製方法について説明する。

【0175】

図17Aは、本実施形態の方法で作製される半導体基板53の断面図であり、図17B は平面図である。図17Bの切断線a1-a2による断面図が図17Aである。半導体基 板13と同様、半導体基板53は、ベース基板100上にバッファ層103を介して複数 の単結晶半導体層101が設けられている。半導体基板53では、単結晶半導体層101 とバッファ層103が接合することで各単結晶半導体層101がベース基板100に固定 されている。バッファ層103はベース基板100に形成される層である。本実施形態で は、バッファ層103は絶縁層132および絶縁層133でなる2層構造である。25の 単結晶半導体層101は5行5列の行列状に配置されている。以下、半導体基板53の作 製方法を説明する。

【0176】

まず、バッファ層103が形成されたベース基板100と、損傷領域115が形成された複数の単結晶半導体基板110を準備する。実施形態3と同様に、ベース基板100に バッファ層103を形成し、バッファ層103付きのベース基板100を準備する(図1 5参照)。

【 0 1 7 7 】

次に、図18A~図18Eを参照して、損傷領域115が形成された単結晶半導体基板 110を準備する方法を説明する。この準備工程は、実施形態4のドナー基板161の作 製工程を準用する。まず、単結晶半導体基板110を洗浄し、清浄にする。そして、図1 8Aに示すように、単結晶半導体基板110表面に保護膜135を形成する。 【0178】

次に、図18Bに示すように、保護膜135を介して、イオン114を単結晶半導体基 板110に照射して、単結晶半導体基板110の表面から所定の深さの領域に、損傷領域 115を形成する。

[0179]

損傷領域115を形成した後、保護膜135を除去する(図18C参照)。損傷領域1 15が形成された半導体基板110を「ドナー基板170」と呼ぶこととする。 【0180】

次に、ドナー基板170の周辺部を部分的に除去し、切り欠き部116を形成する。切り欠き部116が形成されたドナー基板170を「ドナー基板171」と呼ぶこととする 50

10



。

図

1

8

日

8

日

8

4

8

6

8<br の切断線b1-b2による断面図が図18Dである。 [0181]

以上で、バッファ層103付きベース基板100、およびドナー基板171が準備され る。以降の工程は、実施形態2または実施形態3と同様に行うことで半導体基板53が完 成する(図17Aおよび図17B参照)。

なお、本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方 法、および半導体装置の作製方法と組み合わせることができる。

[0 1 8 3 **]**

(実施形態6)

実施形態2~5では、1枚のドナー基板から1つの単結晶半導体層を分割し、ベース基 板に固定することで、半導体基板を作製する方法を説明している。本実施形態では、1枚 の単結晶半導体基板から、複数の単結晶半導体層を分割し、それらをベース基板に固定す ることで半導体基板を作製する方法を説明する。

[0184]

図19Aは、本実施形態の方法で作製される半導体基板54の断面図であり、図19B はその平面図である。図19Bの切断線a1-a2による断面図が図19Aである。半導 体基板11と同様、半導体基板54は、ベース基板100上にバッファ層102を介して 複数の単結晶半導体層105が設けられている。半導体基板54では、ベース基板100 とバッファ層102が接合することで各単結晶半導体層105がベース基板100に固定 されている。バッファ層102は、絶縁層141、142でなる2層構造である。図19 Bの一点鎖線で囲まれた領域144内に、3行3列の行列状に配置されている9つの単結 晶半導体層105は、1枚の単結晶半導体基板110から分割された層である。

[0185]

以下、図20A~図20Eを参照して、損傷領域115が形成された単結晶半導体基板 110を準備する方法を説明する。本実施形態では、この準備工程は、実施形態2のドナ –基板151の作製工程を準用する。

[0186]

まず、単結晶半導体基板110を洗浄し、単結晶半導体基板110の表面に絶縁層14 1を形成する(図20A参照)。絶縁層141は、絶縁層111と同様に形成することが できる。絶縁層141として、酸化シリコン膜、酸化窒化シリコン膜が好ましい。 [0187]

次に、絶縁層141を介して、イオン114を単結晶半導体基板110に照射して、単 結晶半導体基板110の表面から所定の深さの領域に損傷領域115を形成する。 [0188]

次に、絶縁層141上に絶縁層142を形成する(図20C参照)。絶縁層142は、 ベース基板100と貼り合わされる層(接合層)として機能する。

[0189]

40 絶縁層142は絶縁層113と同様に形成することができる。例えば、CVD法で窒化 シリコン膜、窒化酸化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を形成す ることができる。絶縁層142として、窒化シリコン膜又は窒化酸化シリコン膜を形成す ることで、バリア層として絶縁層142を機能させることができるため、好ましい。PE CVD法により、少なくともシランガス、アンモニアガスおよび水素ガスを含む原料ガス を用いて、窒化シリコン膜又は窒化酸化シリコン膜の成膜を行うことができる。窒化酸化 シリコン膜を形成する場合は、原料ガスに窒素酸化物ガスを添加すればよい。

[0190]

以上により、2層構造のバッファ層102および損傷領域115が形成された単結晶半 導体基板110が準備される。この単結晶半導体基板110を「ドナー基板180」と呼 ぶこととする。

10

20

[0191]

次に、ドナー基板180を部分的に除去し、切り欠き部146を形成する。切り欠き部 146が形成されたドナー基板180を「ドナー基板181」と呼ぶこととする。図20 Dは、切り欠き部146が形成されたドナー基板181の断面図であり、図20Eはその 平面図である。図20Eの切断線b1-b2による断面図が図20Dである。切り欠き部 146を形成することで、ドナー基板181の上部には、複数の凸部181a(本実施形 態では9つの凸部181a)が形成される。

【0192】

切り欠き部146の形成は次のように行われる。半導体基板54において、隣接する単結晶半導体層105の間隔をできるだけ狭くするため、ドナー基板180の周辺が除去される。さらに、ドナー基板180の上部を複数の領域に分割するために、ドナー基板18 0を部分的に除去し、ドナー基板180に溝を形成する。本実施形態では、格子状の溝が ドナー基板181に形成される。つまり、図20Dおよび図20Eに示すように、切り欠 き部146によって、ドナー基板181の上層は、3行3列の行列状に分割される。この ように切り欠き部146を形成することにより、1枚のドナー基板181から行列状に配 列された9つの単結晶半導体層105をベース基板100に固定することができる。

【0193】

また、ドナー基板181を損傷領域115で分割したとき、損傷領域115よりも上部 にある部分がベース基板100に残るようにするため、切り欠き部146は損傷領域11 5よりも深く形成される。このことにより、ドナー基板181を分割することで、複数の 凸部181aをベース基板100に固定することができる。

【0194】

切り欠き部146はエッチング処理、レーザ光加工処理等によって形成することができ る。もちろん、ドナー基板180の上部を分割するための切り欠き部146の形状は、本 実施形態に限定されるものではない。ベース基板100に固定される単結晶半導体層10 5の面積が、半導体素子を形成するために必要な半導体層と同じかそれ以上となるように 、ドナー基板180に切り欠き部146を形成すればよい。

【0195】

以降の工程は、実施形態2または実施形態3と同様に行うことで、半導体基板54が完成する(図19Aおよび図19B参照)。なお、本実施形態では、半導体基板54を作製するのに、切り欠き部146が形成されたドナー基板181のみを用いたが、一部のドナー基板181には、図5Dの切り欠き部116を形成し、1枚のドナー基板181から1枚の単結晶半導体層105を形成するようにしてもよい。

[0196]

本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方法、および半導体装置の作製方法と組み合わせることができる。例えば、実施形態4のバッファ 層103付きベース基板100にドナー基板181を固定して半導体基板を作製すること ができる。また、実施形態5のように、単結晶半導体層105がバッファ層103のみを 介してベース基板100に固定されている半導体基板を作製することができる。また、本 実施形態のドナー基板181を用いて半導体基板51および半導体基板52を作製すること とができる。

【0197】

(実施形態7)

本実施形態では、本発明に係る半導体基板を用いた半導体装置、およびその作製方法に ついて説明する。本実施形態では、本発明に係る半導体基板を用いた半導体装置の一例と して、トランジスタについて説明する。複数のトランジスタを組み合わせることで、各種 の半導体装置が形成される。以下、図21A~図21E、図22A~図22C、および図 23の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施形態では、 n チャネル型のトランジスタとpチャネル型のトランジスタを同時に作製する方法を説明す る。 10

20

[0198]

単結晶半導体層が貼り付けられた半導体基板を用意する。本実施形態では、図3の半導体基板51と同様な積層構造を有する半導体基板を用いて、トランジスタを作製する。図21Aは半導体基板の部分的な断面図であり、ベース基板600に単結晶半導体層601が3層の絶縁層602-1、602-2および602-3を介して固定されている。絶縁層602-1、602-2および602-3はバッファ層を構成する層である。また、図21Aでは、1枚の単結晶半導体層601のみ図示しているが、ベース基板600上には、絶縁層602-3に接合して複数の単結晶半導体層601が設けられている。トランジスタを作製する半導体基板は、半導体基板51に限定されるものではなく、本発明に係る半導体基板を用いることができる。

(27)

【0199】

次に、図21Bに示すように、ベース基板600上の単結晶半導体層601をエッチン グにより所望の形状に加工する(パターニングする)ことで、単結晶半導体層604と単 結晶半導体層605とを形成する。単結晶半導体層604からp型チャネル型トランジス タが形成され、単結晶半導体層605からn型チャネル型トランジスタが形成される。な お、トランジスタの作製には、ベース基板600上の全ての単結晶半導体層601を用い なくともよく、少なくとも1つの単結晶半導体層601を用いればよい。また、1つの単 結晶半導体層601から、少なくとも1つのトランジスタが作製される。

【0200】

単結晶半導体層604と単結晶半導体層605には、閾値電圧を制御するために、ドナ 20 ーまたはアクセプタとなる不純物元素を添加してもよい。アクセプタとなる不純物元素は p型不純物元素であり、硼素、アルミニウム、ガリウム等がある。また、ドナーとなる不 純物元素はn型不純物元素であり、リン、砒素等がある。例えば、アクセプタ元素として ボロンを添加する場合、5×10¹⁶ cm⁻³以上1×10¹⁷ cm⁻³以下の濃度で添 加すればよい。閾値電圧を制御するための不純物元素の添加は、エッチングにより加工す る前の単結晶半導体層601に対して行ってもよいし、単結晶半導体層604および単結 晶半導体層605に対して行ってもよい。

 $\begin{bmatrix} 0 & 2 & 0 & 1 \end{bmatrix}$

単結晶半導体層601の形成に弱いp型の単結晶シリコン基板を用いた場合を例に、この不純物元素の添加方法の一例を説明する。まず、単結晶半導体層601をエッチングする前に、単結晶半導体層601全体にボロンを添加する。このボロンの添加は、p型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにB2H。を用い、1×10¹⁶~1×10¹⁷/cm³の濃度でボロンを添加する。ボロンの濃度は、活性化率等を考慮して決定される。例えば、ボロンの濃度は6×10¹⁶/cm³とすることができる。次に、半導体基板の単結晶半導体層601をエッチングして、単結晶半導体層604、605を形成する。そして、単結晶半導体層605のみにボロンを添加する。この2回目のボロンの添加は、n型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにB2H。を用い、単結晶半導体層605に1×10¹⁶~1×10¹⁷/cm³の濃度でボロンを添加する。例えば、ボロンの濃度は6×10¹⁶/cm³とすることができる。

[0202]

次に、図21Cに示すように、単結晶半導体層604と単結晶半導体層605を覆うよ うに、絶縁層606を形成する。絶縁層606は、プロセス温度を350 以下で、PE CVD法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化 シリコン膜等を1層、または2層以上積層して形成することができる。また、絶縁層60 6を構成する膜は、高密度プラズマ処理を行うことにより単結晶半導体層604と単結晶 半導体層605の表面を酸化または窒化することで形成することができる。高密度プラズ マ処理は、例えばHe、Ar、Kr、Xe等の希ガスと酸素、酸化窒素、アンモニア、窒 素等から選ればれたガスとの混合ガスとを用いて行う。この混合ガスに水素を添加するこ ともできる。プラズマの励起をマイクロ波により行うことで、低電子温度で高密度のプラ 10

30

ズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によ って、単結晶半導体層604、605の表面を酸化または窒化することにより、厚さ1~ 20nm、好ましくは5~10nmの絶縁膜が単結晶半導体層604、605表面に形成 される。

【 0 2 0 3 】

次に、図21Dに示すように、絶縁層606上に、単層構造または積層構造の導電膜を 形成する。この導電膜を所定の形状に加工(パターニング)することで、絶縁層606を 介して、単結晶半導体層604および単結晶半導体層605上に電極607を形成する。 導電膜の形成にはCVD法、スパッタリング法等を用いることができる。導電膜を構成す る膜には、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(A1)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等でなる金属 膜、上記金属を主成分とする合金膜、および上記金属の化合物膜を用いることができる。 また、導電性を付与するリン等の不純物元素をドーピングした、シリコン等の半導体膜を 用いることもできる。

【0204】

電極607を2層構造の導電膜で形成する場合、その2層構造の導電膜の組み合わせに は、窒化タンタル膜とタングステン膜、タンタル膜とタングステン膜、窒化タングステン 腹とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、 アルミニウム膜とチタン膜等が挙げられる。なお、先に記載された膜が1層目の導電膜で ある。タングステン膜や窒化タンタル膜は、耐熱性が高いため1層目の導電膜に用いるこ とが好ましい。また、電極607を3層構造の導電膜で形成する場合は、モリブデン膜、 アルミニウム膜およびモリブデン膜の積層膜を形成すればよい。

【0205】

また電極607を構成する導電膜のエッチング処理には、ICP(Inductive 1y Coupled Plasma:誘導結合型プラズマ)エッチング処理を用いるこ とができる。エッチング用ガスとしては、塩素、塩化硼素、塩化シリコンもしくは四塩化 炭素等の塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素等のフッ素系ガス又は酸素 を適宜用いることができる。エッチング条件(コイル型の電極に印加される電力量、基板 側の電極に印加される電力量、基板側の電極温度等)を適宜調節すること、またはエッチ ング処理に使用するマスクの形状を調節することによって、端部がテーパー形状の電極6 07を形成することができる。

[0206]

次に、図21Eに示すように、電極607をマスクとして一導電型を付与する不純物元 素を単結晶半導体層604および単結晶半導体層605に添加する。本実施形態では、単 結晶半導体層604にアクセプタとなる不純物元素(例えばボロン)を添加し、単結晶半 導体層605にドナーとなる不純物元素(例えばリンまたはヒ素)を添加する。この工程 は、単結晶半導体層604にソース領域、またはドレイン領域となる不純物領域を形成し 、単結晶半導体層605に高抵抗領域として機能する不純物領域を形成するための工程で ある。単結晶半導体層604にp型高濃度不純物領域608が形成され、単結晶半導体層 605にn型低濃度不純物領域609が形成される。n型低濃度不純物領域609は、n 型の高抵抗不純物領域として機能する。また、単結晶半導体層604、605において、 それぞれ、電極607と重なる領域はチャネル形成領域610、611となる。 【0207】

p型を付与する不純物元素を単結晶半導体層604に添加するときには、p型を付与す る不純物元素が添加されないように、単結晶半導体層605はマスク等で覆う。他方、n 型を付与する不純物元素を単結晶半導体層605に添加するときには、n型を付与する不 純物元素が添加されないように、単結晶半導体層604はマスク等で覆う。或いは、先に 単結晶半導体層604および単結晶半導体層605にp型もしくはn型のいずれか一方を 付与する不純物元素を添加した後、一方の単結晶半導体層のみに、所望の導電型を付与す 10

20



る不純物元素を添加するようにしてもよい。例えば、単結晶半導体層604、605双方 にn型の不純物元素を添加した後、単結晶半導体層604のみにp型の不純物元素を添加 すればよい。

(29)

[0208]

次に、図22Aに示すように、電極607の側面にサイドウォール612を形成する。 サイドウォール612は、絶縁層606および電極607を覆うように絶縁膜を形成し、 垂直方向を主体とした異方性エッチングにより、この絶縁膜を部分的に除去することで形 成することができる。また、サイドウォール612を形成するための異方性エッチングに より、絶縁層606もエッチングされ、電極607およびサイドウォール612と重なる 部分が、ベース基板600上に残る。サイドウォール612を構成する絶縁膜は、PEC VD法やスパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シ リコン膜等の無機材料でなる膜や、有機樹脂等の有機材料を含む膜を、1層または2層以 上積層して形成することができる。本実施形態では、膜厚100nmの酸化シリコン膜を PECVD法によって形成する。酸化シリコン膜を異方性エッチング処理するためのエッ チング用ガスには、CHF₃とヘリウムの混合ガスを用いることができる。 [0209]

次に図22Bに示すように、電極607およびサイドウォール612をマスクとして単 結晶半導体層605にn導電型を付与する不純物元素を添加する。この工程は、単結晶半 導体層605にソース領域またはドレイン領域として機能する不純物領域を形成するため の工程である。この工程では、単結晶半導体層604はマスク等で覆い、単結晶半導体層 605のみにn型を付与する不純物元素を添加する。電極607およびサイドウォール6 12がマスクとなり、単結晶半導体層605に一対のn型高濃度不純物領域614が自己 整合的に形成される。

[0210]

次に、単結晶半導体層604を覆うマスクを除去した後、加熱処理を行い、単結晶半導 体層604に添加したp型を付与する不純物元素、および単結晶半導体層605に添加し たn型を付与する不純物元素を活性化する。図21A~図22Bに示す一連の工程により 、ベース基板600上にpチャネル型トランジスタ617、およびnチャネル型トランジ スタ618が形成される。

 $\begin{bmatrix} 0 & 2 & 1 & 1 \end{bmatrix}$

なお、ソース領域およびドレイン領域の抵抗を下げるために、単結晶半導体層604の p型高濃度不純物領域608、単結晶半導体層605のn型高濃度不純物領域614をシ リサイド化して、シリサイド層を形成してもよい。シリサイド化は、単結晶半導体層60 4、605に金属を接触させ、加熱処理によって、半導体層中のシリコンと金属とを反応 させてシリサイド化合物を生成することで行うことができる。この金属にはコバルトまた はニッケルが好ましく、チタン(Ti)、タングステン(W)、モリブデン(Mo)、ジ ルコニウム(Zr)、Hf(ハフニウム)、タンタル(Ta)、バナジウム(V)、ネオ ジム(Nd)、クロム(Cr)、白金(Pt)、パラジウム(Pd)等を用いることがで きる。単結晶半導体層604、605の厚さが薄い場合には、この領域の単結晶半導体層 604、単結晶半導体層605の底部までシリサイド化させてもよい。シリサイド化のた めの加熱処理には、加熱炉、RTA装置、およびレーザ照射装置を用いることができる。

次に図22Cに示すように、pチャネル型トランジスタ617およびnチャネル型トラ ンジスタ618を覆うように絶縁膜619を形成する。絶縁膜619として、水素を含む 絶縁膜を形成する。本実施形態では、モノシラン、アンモニア、N,Oを含むソースガス を用いて、PECVD法により、膜厚600nm程度の水素を含む窒化酸化シリコン膜を 形成する。水素を絶縁膜619に含ませるのは、絶縁膜619から水素を拡散させて、単 結晶半導体層604、単結晶半導体層605の未結合手を終端させることができるからで ある。また、窒化酸化シリコンでなる絶縁膜619を形成することで、アルカリ金属やア ルカリ土類金属等の不純物(代表的には、ナトリウム)がpチャネル型トランジスタ61

10

20

30

7 および n チャネル型トランジスタ618へ侵入するのを防ぐバリア層が形成される。 【0213】

(30)

次に、 p チャネル型トランジスタ617 および n チャネル型トランジスタ618 を覆う ように、絶縁膜619上に、単層構造または積層構造の絶縁膜620を形成する。絶縁膜 620を構成する膜には、ポリイミド、アクリル、ベンゾシクロプテン、ポリアミド、エ ポキシ等の、耐熱性を有する有機材料でなる膜を用いることができる。また上記有機材料 膜の他に、低誘電率材料(10w-k材料)、シロキサン系樹脂、酸化シリコン、窒化シ リコン、窒化酸化シリコン、 P S G (リンガラス)、 B P S G (リンボロンガラス)、 ア ルミナ等でなる膜を用いることができる。なお、シロキサン系樹脂とは、シロキサン系材 料を出発材料として形成されたSi-0-Si結合を含む樹脂に相当する。シロキサン系 樹脂は、置換基に水素の他、フッ素、アルキル基、およびアリール基のうち、少なくとも 1種を有していてもよい。また、絶縁膜620の形成方法には、その材料に応じて、 C V D法、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(イ ンクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコータ ー、カーテンコーター、ナイフコーター等を用いることができる。

【0214】

次に、窒素雰囲気中で、400 ~450 程度(例えば、410)の温度での加熱 処理を1時間程度行い、絶縁膜619から水素を拡散させ、単結晶半導体層604および 単結晶半導体層605の未結合手を水素で終端する。

【0215】

次にp型高濃度不純物領域608およびn型高濃度不純物領域614を露出するように、絶縁膜619および絶縁膜620にコンタクトホールを形成する。コンタクトホールの 形成は、CHF₃とHeの混合ガスを用いたドライエッチング法で行うことができるが、 これに限定されるものではない。次に、絶縁膜620上に、単層構造または積層構造の導 電膜を形成する。この導電膜をエッチング処理して、図23に示すように、該コンタクト ホールを介してp型高濃度不純物領域608に接続される導電膜621、およびn型高濃 度不純物領域614に接続される導電膜622を形成する。

[0216]

図23には、pチャネル型トランジスタ617およびnチャネル型トランジスタ618 の平面図と、この平面図の切断線D1-D2に沿った断面図を共に示している。なお、図 23の平面図では、導電膜621、622、絶縁膜619、絶縁膜620が省略されてい る。

[0217]

導電膜621、622を構成する導電膜は、CVD法やスパッタリング法等により形成 することができる。この導電膜として、アルミニウム(A1)、タングステン(W)、チ タン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジム(Nd)等でな る金属膜、上記金属を主成分とする合金膜、上記金属の化合物膜を用いることができる。 アルミニウムを主成分とする膜は抵抗値が低いので、導電膜621、622を構成する導 電膜として好ましい。また、低抵抗な膜として、炭素、シリコン、ニッケル、銅等を添加 したアルミニウム膜は、純アルミニウム膜と比較してヒロックが発生しにくいため、好ま しい。

[0218]

アルミニウムを主成分とする膜を導電膜621、622に用いる場合は、アルミニウム を主成分とする膜を導電材料でなるバリア膜で挟むように形成すると、アルミニウムのヒ ロックの発生を防止することができる。バリア膜を構成する導電膜には、チタン膜、窒化 チタン膜、モリブデン膜および窒化モリブデン膜等を用いることができる。例えば、導電 膜621、622を積層構造とする場合、チタン膜、窒化チタン膜、アルミニウムシリコ ン(A1-Si)膜、チタン膜および窒化チタン膜が積層された5層構造とすることがで きる。この構造の場合、アルミニウムシリコン膜の代わりに純アルミニウム膜を用いても 10

20

よい。

【0219】

本実施形態では、 p チャネル型トランジスタ617とn チャネル型トランジスタ618 が、それぞれゲートとして機能する電極607を1つずつ有する場合を例示しているが、 本発明はこの構成に限定されない。本発明で作製されるトランジスタは、ゲートとして機 能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構 造のトランジスタとすることができる。

[0220]

本発明の半導体基板が有する単結晶半導体層は、単結晶半導体基板を薄片化した層であ るため、配向のばらつきがない。そのため、本発明により、同じ半導体基板に作製される 複数のトランジスタの閾値電圧や、移動度等の電気的特性のばらつきを小さくすることが できる。また、単結晶半導体層には結晶粒界がないため、結晶粒界に起因するリーク電流 を抑えることができ、また、半導体装置の省電力化を実現することができる。したがって 、信頼性の高い半導体装置を作製することができる。

レーザ結晶化により得られる多結晶の半導体膜からトランジスタを作製する場合、高い 移動度を得るために、レーザ光の走査方向を考慮して、トランジスタの半導体層のレイア ウトを決める必要があったが、本発明の半導体基板はその必要がないため、半導体装置の 設計における制約が少ない。

[0222]

本発明に係る半導体基板を用いて、複数のトランジスタを組み合わせることで、各種の 半導体装置が形成される。例えば、 n チャネル型トランジスタと p チャネル型トランジス タを相補的に組み合わせることによって C M O S 構造の回路を構成することができる。

[0223]

CMOS構造の回路と配線や他の半導体素子等を組み合わせることでマイクロプロセッ サ等の半導体装置を作製することができる。

【0224】

マイクロプロセッサに、 C M O S 構造を含む集積回路を形成することで、マイクロプロ セッサの処理速度の高速化のみならず、低消費電力化を図ることができる。

【0225】

図24を用いて、マイクロプロセッサについて説明する。図24はマイクロプロセッサ 2000の構成例を示すブロック図である。

【0226】

マイクロプロセッサ2000は、演算回路2001(Arithmetic logi c unit。ALUともいう。)、演算回路制御部2002(ALU Control ler)、命令解析部2003(Instruction Decoder)、割り込み 制御部2004(Interrupt Controller)、タイミング制御部20 05(Timing Controller)、レジスタ2006(Register) 、レジスタ制御部2007(Register Controller)、バスインター フェース2008、読み出し専用メモリ2009(ROM2009)、およびメモリイン ターフェース2010を有している。

【0227】

バスインターフェース2008を介してマイクロプロセッサ2000に入力された命令 は、命令解析部2003に入力され、デコードされた後、演算回路制御部2002、割り 込み制御部2004、レジスタ制御部2007、およびタイミング制御部2005に入力 される。演算回路制御部2002、割り込み制御部2004、レジスタ制御部2007、 およびタイミング制御部2005は、デコードされた命令に基づき、様々な制御を行う。 【0228】

演算回路制御部2002は、演算回路2001の動作を制御するための信号を生成する。 。また、割り込み制御部2004は、マイクロプロセッサ2000のプログラム実行中に

10



、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御 部2004は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する 。レジスタ制御部2007は、レジスタ2006のアドレスを生成し、マイクロプロセッ サ2000の状態に応じてレジスタ2006の読み出しや書き込みを行う。タイミング制 御部2005は、演算回路2001、演算回路制御部2002、命令解析部2003、割 り込み制御部2004、およびレジスタ制御部2007の動作のタイミングを制御する信 号を生成する。例えば、タイミング制御部2005は、基準クロック信号CLK1を元に 、内部クロック信号CLK2を生成する内部クロック生成部を備えている。図24に示す ように、内部クロック信号CLK2は他の回路に入力される。

(32)

[0229]

また、本発明に係る半導体基板から、演算処理機能の他に、非接触でデータの送受信を 行う機能を備えた半導体装置を作製することができる。図25は、このような半導体装置 の構成例を示すブロック図である。図25に示す半導体装置2020は、無線通信により 外部装置と信号の送受信を行って動作する演算処理装置として機能する。

【 0 2 3 0 】

図25に示すように、半導体装置2020は、アナログ回路部2021、デジタル回路 部2022、アンテナ2023、および容量部2024を有している。アナログ回路部2 021は、共振容量を有する共振回路2031、定電圧回路2032、整流回路2033、 (復調回路2034、変調回路2035、リセット回路2036、発振回路2037および電源管理回路2038を有している。デジタル回路部2022は、RFインターフェー ス2041、制御レジスタ2042、クロックコントローラ2043、中央演算処理ユニ ット2044(CPU2044)、CPUインターフェース2045、ランダムアクセス メモリ2046(RAM2046)、読み出し専用メモリ2047(ROM2047)を 有している。

【0231】

半導体装置2020の動作の概要は以下の通りである。アンテナ2023が受信した信号は共振回路2031により誘導起電力を生じる。誘導起電力は、整流回路2033を経て容量部2024に充電される。この容量部2024はセラミックコンデンサーや電気二重層コンデンサー等のキャパシタで形成されていることが好ましい。容量部2024は、半導体装置2020を構成する基板に集積されている必要はなく、他の部品として半導体装置2020に組み込むこともできる。

[0232]

リセット回路2036は、デジタル回路部2022をリセットし初期化する信号を生成 する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する 。発振回路2037は、定電圧回路2032により生成される制御信号に応じて、クロッ ク信号の周波数とデューティー比を変更する。復調回路2034は、受信信号を復調する 回路であり、変調回路2035は、送信するデータを変調する回路である。

【0233】

例えば、復調回路2034はローパスフィルタで形成され、振幅変調方式の1種である ASK(Amplitude Shift Keying)方式の受信信号を、その振幅 ⁴⁰ の変動をもとに、二値化する。また、送信データをASK方式により振幅を変動させて送 信するため、変調回路2035は、共振回路2031の共振点を変化させることで通信信 号の振幅を変化させている。

【0234】

クロックコントローラ2043は、電源電圧またはCPU2044における消費電流に 応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している 。電源電圧の監視は電源管理回路2038が行っている。

[0235]

アンテナ2023から半導体装置2020に入力された信号は復調回路2034で復調 された後、RFインターフェース2041で制御コマンドやデータ等に分解される。制御 ⁵⁰

10

コマンドは制御レジスタ2042に格納される。制御コマンドには、読み出し専用メモリ 2047に記憶されているデータの読み出し、ランダムアクセスメモリ2046へのデー タの書き込み、CPU2044への演算命令等が含まれている。

【0236】

CPU2044は、CPUインターフェース2045を介して読み出し専用メモリ20 47、ランダムアクセスメモリ2046、制御レジスタ2042にアクセスする。CPU インターフェース2045は、CPU2044が要求するアドレスより、読み出し専用メ モリ2047、ランダムアクセスメモリ2046、制御レジスタ2042のいずれかに対 するアクセス信号を生成する機能を有している。

CPU2044の演算方式は、読み出し専用メモリ2047にOS(オペレーティング システム)を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用す ることができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処 理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、 専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算をCPU20 44が処理する方式を適用できる。

【0238】

次に、本発実施形態の半導体装置2020の用途について説明する。図25に示す半導体装置2020は、非接触で無線通信を行う機能を有しており、無線ICチップとして用いることができる。無線ICチップは様々な物品に固定されて使用される。

【0239】

図26A~図26Fを参照して、半導体装置2020を固定された物品を説明する。半 導体装置2020は、プリント基板に実装する、物品の表面に貼り付ける、埋め込むこと により、物品に固定される。また、半導体装置2020を紙にすき込み、この紙を用いて 、紙幣、有価証券類、無記名債券類、証書を作製することで、これらの紙片に認証機能を 付与することができるため、偽造を防止することができる。また、この半導体装置202 0は、この状態で、紙にすき込む、あるいは2枚のプラスチック基板の間に挟むことでI Cカードを作製することが可能である。

【0240】

また、包装用容器類(包装紙やボトル等、図26C参照)、記録媒体(DVDソフトや ビデオテープ等、図26B参照)、乗り物類(自転車等、図26D参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や 荷物の荷札(図26E、図26F参照)等の物品に設けて使用することができる。包装用 容器類、記録媒体、身の回り品、食品類、衣類、生活用品類および電子機器等に半導体装 置2020を取り付けることにより、検品システムやレンタル店の管理システム等の効率 化ができる。

 $\begin{bmatrix} 0 & 2 & 4 & 1 \end{bmatrix}$

また、半導体装置2020を、動物、魚類、人体等の生物に用いることができる。以上のように、半導体装置2020の用途は多岐にわたり、あらゆる物品に用いることが可能である。

【0242】

例えば、半導体装置2020を物の管理や流通のシステムに応用することで、システム の高機能化を図ることができる。例えば、荷札に半導体装置2020を取り付け、この半 導体装置2020に記録された情報を、ベルトコンベアの脇に設けられたリーダライタで 読み取ることで、製造過程、流通過程および納入先等の情報が読み出され、商品の検品や 荷物の分配を効率良く行うことができる。また、半導体装置2020を表示装置と一体に 設けることで、半導体装置2020に記憶されている情報、または受信した情報等を表示 装置に表示するようにしてもよい。このような構成により、使用者が視覚により、半導体 装置2020の通信結果を確認することができる。 10

20

本実施形態の半導体装置およびその作製方法は、他の実施形態と適宜組み合わせることができる。

(34)

[0244]

(実施形態8)

本実施形態では、実施形態7とは異なる方法で、トランジスタを作製する方法を説明す る。さらに、本実施形態では、半導体装置の構成例として、アクティブマトリクス型表示 装置について説明する。まず、図27A~図27Cを用いて、本実施形態の表示装置の構 成について説明する。本実施形態では、表示装置として、アクティブマトリクス型表示装 置について説明する。

【0245】

図27Aは、本実施形態のアクティブマトリクス表示装置の構成例を示すブロック図で ある。本発明のアクティブマトリクス型表示装置は、表示部400、信号線駆動回路40 1、走査線駆動回路402、信号線駆動回路401に接続された複数の信号線403、お よび走査線駆動回路402に接続された複数の走査線404を有する。

【0246】

複数の信号線403は列方向に配列され、複数の走査線404は信号線403と交差し て行方向に配列されている。表示部400には、信号線403および走査線404がつく る行列に対応して、複数の画素405が行列状に配列されている。画素405は、走査線 404および信号線403に接続されている。画素405はスイッチング素子および表示 素子を含む。スイッチング素子は、走査線404に入力される信号に従って、画素が選択 か非選択かを制御する。表示素子は信号線403から入力されるビデオ信号によって階調 が制御される。

【0247】

図27Bおよび図27Cを用いて、画素405の構成例を説明する。本発明をアクティ ブマトリクス型液晶表示装置に適用した場合の、画素405の構成例を図27Bに示す。 画素405は、スイッチング素子としてスイッチングトランジスタ411を有し、表示素 子として液晶素子412を有する。スイッチングトランジスタ411はゲートが走査線4 04に接続され、ソースまたはドレインの一方が信号線403に接続され、他方が液晶素 子412に接続されている。

[0248]

液晶素子412は画素電極と対向電極と液晶を含む、画素電極と対向電極がつくる電界 により、液晶の配向が制御される。液晶は、2枚の基板の間に封入されている。保持容量 413は、液晶素子412の画素電極の電位を保持するための素子であり、液晶素子41 2の画素電極に接続されている。

【0249】

本発明をアクティブマトリクス型のエレクトロルミネッセンス表示装置(以下、「EL 表示装置」と呼ぶ)に適用した場合の、画素405の構成例を図27Cに示す。画素40 5は、スイッチング素子として選択用トランジスタ421を有し、表示素子として発光素 子423を有する。さらに、画素405は、選択用トランジスタ421にゲートが接続さ れた表示制御用トランジスタ422を有する。発光素子423は、一対の電極と、一対の 電極に挟まれた発光材料を有する。

【0250】

次に、本発明の単結晶半導体層を有する半導体基板から、図27Bの画素回路を有する アクティブマトリクス型液晶表示装置の作製方法について説明する。本実施形態では、表 示部400、ならびに表示部400を駆動する信号線駆動回路401および走査線駆動回 路402を同一半導体基板上に形成する。図28は、本実施形態のアクティブマトリクス 型液晶表示装置の構成例を示す断面図である。図28はアクティブマトリクス型表示装置 の主要部を図示しており、表示部400として、スイッチングトランジスタ411、液晶 素子412および保持容量413が図示されている。さらに、信号線駆動回路401およ び走査線駆動回路402(ここでは、これらの回路を総称して「駆動回路406」と呼ぶ 10

20



こととする。)として、nチャネル型トランジスタ(以下、「n型トランジスタ」と呼ぶ 。)431、およびpチャネル型トランジスタ(以下、「p型トランジスタ」と呼ぶ。) 432でなるインバータ回路を図示している。

[0251]

以下、図29A~図31Cを用いて、液晶表示装置の作製方法を説明する。図29A~ 図31Cは、液晶表示装置の作製方法を説明するための断面図であり、図示の仕方は図2 8と同様である。

[0252]

まず、半導体基板を準備する。図29Aは半導体基板の部分的な断面図である。図29 10 A に示すように、本実施形態では、図14の半導体基板52と同じ積層構造を有する半導 体基板を用いる。また、ベース基板にガラス基板が用いられ、単結晶半導体層の形成に単 結晶シリコンウエハが用いられている。つまり、ガラス基板500はベース基板100に 対応し、絶縁層501は、バリア層として機能する絶縁層132に対応し、絶縁層502 は絶縁層133に対応する。単結晶シリコン層503は、単結晶半導体層101に対応す る。ガラス基板500には、複数の単結晶シリコン層503が形成されているが、図29 Aには1つの単結晶シリコン層503のみ図示している。1つの単結晶シリコン層503 から、1つまたは複数の表示装置を作製することができる。また、複数の単結晶シリコン 層503から1つの表示装置を作製することができる。

20 なお。単結晶シリコン層503には、液晶表示装置を構成するn型トランジスタおよび p 型トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウム等の p 型不純物 元素(アクセプタとなる不純物元素)、若しくはリン、砒素等のn型不純物元素(ドナー となる不純物元素)を添加することが好ましい。

[0254]

次に、図29Bに示すように、単結晶シリコン層503をエッチングして、半導体素子 の配置に合わせて島状に分離されている単結晶半導体層505~507を形成する。 [0255]

次に、図29Cに示すように、単結晶半導体層505~507を覆って、絶縁層510 を形成する。絶縁層510はトランジスタのゲート絶縁膜、容量の誘電体を構成する。次 いで、絶縁層510上に、電極、および配線を構成する導電膜を形成する。本実施形態で は、導電膜511および導電膜512でなる2層構造の導電膜を形成する。 [0256]

30

絶縁層510として、CVD法、スパッタリング法、又はALE法等により、酸化シリ コン層、酸化窒化シリコン層、窒化シリコン層、および窒化酸化シリコン層等の絶縁層を 用いて、単層構造又は積層構造の膜を形成する。

[0257]

なお、絶縁層510は単結晶半導体層505~507との界面を形成するので、絶縁層 510において、これら単結晶半導体層505~507に接する層は、酸化シリコン層、 または酸化窒化シリコン層で形成することが好ましい。これは、窒化シリコン層および窒 40 化酸化シリコン層のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ準位 が形成され界面特性が問題となるおそれがあるからである。

[0258]

電極、配線を形成する導電膜511、512は、金属膜、合金膜または金属化合物膜で 形成することができる。例えば、タンタル、窒化タンタル、タングステン、チタン、モリ ブデン、アルミニウム、銅、クロム、又はニオブ等でなる金属膜、これらの金属元素の合 金でなる膜、またはこれらの金属化合物膜等がある。これらの膜はCVD法やスパッタリ ング法により形成することができる。

[0259]

導電膜511と導電膜512の組み合わせには、例えば、窒化タンタル膜とタングステ ン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等がある

(35)

。なお、室化タンタル膜とタングステン膜との積層膜は、両者のエッチングの選択比が高 く、好ましい。ここでは、導電膜511として、厚さ20nm~100nmの窒化タンタ ル膜を形成し、導電膜512として、厚さ100nm~400nmのタングステン膜を形 成する。なお、電極、配線等を構成する導電膜は、1層でも3層以上の積層膜でもよい。 3層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用する とよい。

【0260】

次に、導電膜512上にレジストマスクを選択的に形成する。そして、2度のエッチン グ処理により、2層構造の導電膜515~517が形成される(図29D参照)。導電膜 515は容量線を構成する。また、導電膜516は走査線404である。また、導電膜5 17は、CMOSインバータ回路の出力配線である。

【0261】

最初のエッチング処理では、導電膜511および導電膜512をエッチングして、単結 晶半導体層505~507上に、断面がテーパー状であり、かつ導電膜511と導電膜5 12との積層膜を形成する。このエッチングにより、導電膜515~517の下層の導電 膜515a~517aが形成される。次に、レジストマスクを導電膜512の上に残した まま2回目のエッチング処理を行う。このエッチング処理では、導電膜512のみをエッ チングして、導電膜511よりもその幅を細くし、導電膜515b~517bを形成する 。上層の導電膜515~517を形成した後、レジストマスクを除去する。

【0262】

導電膜515~517を形成するエッチング処理は適宜選択することができる。エッチング速度を向上するには、ECR(Electron Cyclotron Resonance)方式やICP(Inductively Coupled Plasma:誘導結合プラズマ)方式等の高密度プラズマ源を用いたドライエッチング装置を用いるとよい。

[0263]

次に、単結晶半導体層505および506にn型低濃度不純物領域521を形成するため、イオンドーピング法、またはイオン注入法により、リン、砒素等のドナー不純物元素を添加する(図30A参照)。このとき、単結晶半導体層507にドナー不純物元素が添加されないようにするため、レジストマスク520を形成しておく。n型低濃度不純物領域521は高抵抗不純物領域として機能する。

【0264】

このドナー不純物元素の添加は、導電膜515~517の上層の導電膜515b~51 7 bをマスクにして行われる。つまり、ドナー不純物元素が下層の導電膜515a~51 7 aを通過するように、ドナー不純物元素を添加する。各単結晶半導体層505、506 には、自己整合的にn型低濃度不純物領域521が形成される。例えば、リンを添加する 場合には、n型トランジスタ(411、431)の高抵抗領域を形成するために、このn 型低濃度不純物領域521に、1×10¹⁷atoms/cm³乃至5×10¹⁸ato ms/cm³程度の濃度でリンが含まれるようにする。ドナー不純物元素の添加工程の終 了後、レジストマスク520を除去する。

[0265]

次に、 n 型トランジスタ(411、431)のソース領域、およびドレイン領域を形成 する(図30B参照)。このため、単結晶半導体層505および506の一部、および単 結晶半導体層507を覆うレジストマスク522を形成する。そして、レジストマスク5 22をマスクとして、イオンドーピング法又はイオン注入法により、単結晶半導体層50 5および506にドナー不純物元素を添加して、 n 型高濃度不純物領域523を形成する 。ここでは、リンを単結晶半導体層505および506に添加し、 n 型高濃度不純物領域 523に、5×10¹⁹ a t o m s / c m³乃至5×10²⁰ a t o m s / c m³の濃度 でリンが含まれるようにする。 n 型高濃度不純物領域523は n 型トランジスタ(411 、431)のソース領域又はドレイン領域として機能する。 20

10

30

[0266]

また、単結晶半導体層505、506において、ドナー不純物元素が添加されなかった 領域が、それぞれ、チャネル形成領域524~526となる。2つのチャネル形成領域5 24はスイッチングトランジスタ411のチャネル形成領域であり、チャネル形成領域5 26はn型トランジスタ431のチャネル形成領域である。保持容量413において、絶 縁層510が誘電体であり、導電膜515およびチャネル形成領域525が一対の電極を 構成する。また、単結晶半導体層505に形成されたn型高濃度不純物領域523の1つ により、スイッチングトランジスタ411と保持容量413が電気的に接続される。 [0267]

(37)

10 次に、レジストマスク522を除去した後、p型トランジスタ432のソース領域およ びドレイン領域を形成する(図30C参照)。このため、単結晶半導体層507の一部、 ならびに単結晶半導体層505および506を覆うレジストマスク530を形成する。そ して、レジストマスク530をマスクとして、イオンドーピング法又はイオン注入法によ り、単結晶半導体層507にアクセプタ不純物元素を添加して、p型高濃度不純物領域5 3.1を形成する。アクセプタ不純物元素として、硼素、アルミニウム、ガリウム等が用い られる。ここでは、硼素添加し、p型高濃度不純物領域531の硼素濃度が1×10²⁰ atoms/cm³乃至5×10²¹ atoms/cm³程度になるようにする。単結晶 半導体層507において、ドナー不純物元素およびアクセプタ不純物元素が添加されてい ない領域はチャネル形成領域532となる。

[0268]

レジストマスク530を除去した後、500 以上ガラス基板500の歪み点以下の熱 処理を行って、単結晶半導体層505~507に添加したドナー不純物元素およびアクセ プタ不純物元素を活性化する。

[0269]

次に、ガラス基板500全面に絶縁膜535を形成する(図31A参照)。絶縁膜53 5 は、無機材料または有機材料でなる単層構造の膜でも、積層構造の膜でもよい。例えば 、絶縁膜535を構成する膜として、CVD法やスパッタリング法により、酸化シリコン 膜、酸化窒化シリコン膜、窒化シリコン膜、又は窒化酸化シリコン膜等を形成することが できる。また、ポリイミド膜、ポリアミド膜、ポリビニルフェノール膜、ベンゾシクロブ テン膜、アクリル膜、エポキシ膜、シロキサン樹脂等のシロキサン材料でなる膜、および オキサゾール樹脂膜等の膜を、スピンコート法等の塗布法により形成することができる。 例えば、絶縁膜535を2層構造にする場合、1層目に厚さ100nmの窒化酸化シリコ ン膜を形成し、2層目に厚さ900nmの酸化窒化シリコン層を形成する。 [0270]

絶縁膜535にコンタクトホールを形成した後、単層構造または積層構造の導電膜を形 成する。この導電膜を構成する膜には、アルミニウム、タングステン、チタン、タンタル 、モリブデン、ニッケル、ネオジム等の金属膜、これら金属元素を含む合金膜、これらの 金属化合物膜を用いることができる。例えば、チタンを含有したアルミニウム合金膜、ネ オジムを含有したアルミニウム合金膜等である。導電膜を3層構造とする場合、例えば、 アルミニウム膜若しくは上述したようなアルミニウム合金膜を、チタン膜で挟んだ積層膜 を形成することができる。

形成された導電膜をエッチング処理して、導電膜536~540を形成する(図31A 参照)。導電膜536は信号線403であり、導電膜537は、スイッチングトランジス タ411および保持容量413を液晶素子412に電気的に接続するための電極である。 導電膜538はn型トランジスタ431のソース電極であり、導電膜539はp型トラン ジスタ432のソース電極であり、導電膜540はСМОSインバータの出力配線である

[0272]

次に、ガラス基板500全面にパッシベーション膜542、および絶縁膜543を形成 50

30

する。ここでは、パッシベーション膜542として厚さ50nm~100nmの窒化シリ コン膜をPECVD法で形成する。絶縁膜543は、絶縁膜535と同様に形成すること ができる(図31B参照)。

(38)

[0273]

次に、パッシベーション膜542および絶縁膜543に導電膜537に達するコンタク トホールを形成した後、絶縁膜543上に、透光性の導電膜を形成する。この導電膜をエ ッチングして、画素電極544を形成する(図31B参照)。

[0274]

画素電極544はバックライト装置からの光が通過する透光性の電極である。そのため 、画素電極544を構成する導電膜には、酸化インジウムに酸化スズを混ぜたインジウム スズ酸化物膜、インジウムスズ酸化物に酸化シリコンを混ぜたインジウムスズシリコン酸 化物膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物膜、酸化亜鉛膜、また は酸化スズ膜等を用いることができる。

[0275]

そして、表示部400内に、柱状のスペーサ545を形成する。次に、ガラス基板50 0全面に配向膜546を形成する。スペーサ545は感光性樹脂膜を用いて形成すること ができる。配向膜546は必要に応じて形成する。また、配向膜546は必要に応じてラ ビング処理が行われる。

[0276]

20 次に、図31Cを用いて、対向基板の作製方法を説明する。ガラス基板560上に、カ ラーフィルタ561、およびBM(ブラックマトリクス)562が形成される。表示部4 00においては、BM562によりスイッチングトランジスタ411および保持容量41 3 が遮光される。また、駆動回路406もBM562で遮光される。

カラーフィルタ561および B M 562上に透光性導電膜でなる対向電極563を形成 する。対向電極563を構成する導電膜は画素電極544と同様に形成することができる 。次に、ガラス基板560全面に配向膜564を形成する。配向膜564は必要に応じて 形成する。また、配向膜564は必要に応じてラビング処理が行われる。 [0278]

次に、図31Bのガラス基板500と、図31Cのガラス基板560の間に液晶層56 6を形成することで、液晶表示装置(液晶モジュール)が完成する(図28参照)。液晶 素子412は、画素電極544、対向電極563および液晶層566で構成される。 [0279]

液晶層566を形成するには、大別して2つの方法がある。1つは、注入口を残して、 ガラス基板500またはガラス基板560の一方の表面に未硬化のシール材を形成し、2 枚のガラス基板500とガラス基板560を貼り合わせ、シール材を硬化させる。次に。 注入口から液晶材料を注入し、しかる後、注入口を封止する方法である。もう1つは、ガ ラス基板500またはガラス基板560の一方の表面に未硬化のシール材を形成する。そ して、シール材を形成した基板の表面に液晶材料を滴下し、他方の基板を貼り合わせて、 シール材を硬化させる方法である。以上の工程により、アクティブマトリクス型液晶表示 装置が作製される。なお、本実施形態では、ガラス基板500上に駆動回路部406のみ を表示部400と一体的に作製したが、単結晶シリコン層503から駆動回路406以外 の回路を形成することができる。単結晶シリコン層503から素子を形成することができ るため、例えば演算回路を構成するCPU、ディスプレイ制御回路を構成する画像処理回 路等をガラス基板500上に形成することができる。

[0280]

次に、図27Cの画素回路を備えたアクティブマトリクス型EL表示装置の作製方法に ついて説明する。図32は、本実施形態のアクティブマトリクス型EL表示装置の構成例 を示す断面図である。図32はアクティブマトリクス型EL表示装置の主要部を図示して おり、表示部400として、表示制御用トランジスタ422および発光素子423が図示 10

されている。さらに、駆動回路406として、 n 型トランジスタ431、および p 型トラ ンジスタ432でなるインバータ回路を図示している。 【0281】

以下、図33を用いて、EL表示装置の作製方法を説明する。図33は、EL表示装置の作製方法を説明するための断面図であり、図示の仕方は図32と同様である。 【0282】

まず、図29A~図31Aに示した工程に従って、表示部400のトランジスタおよび 容量素子、ならびに駆動回路406のトランジスタ、容量素子等を作製する。その状態を 図33Aに示す。なお、表示制御用トランジスタ422において、絶縁膜535上に形成 された導電膜571は発光素子用電源線であり、導電膜572は発光素子423を構成す る画素電極であり、反射電極として機能する。

【0283】

次に、パッシベーション膜542に導電膜572の表面を露出する開口部を形成する。 パッシベーション膜542上に、導電膜572の端部を覆う絶縁膜573を形成する(図 33B参照)。

【0284】

絶縁膜573は感光性樹脂で形成することが好ましい。感光性樹脂としては、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等がある。絶縁膜573は、発光素子423のEL層を素子ごとに分割するための隔壁膜として機能する。次に、導電膜572上に、EL層574および対向電極575を形成する。EL層574としては、少なくとも発光層を形成し、該発光層の他に正孔注入層、正孔輸送層、電子輸送層又は電子注入層を適宜形成することができる。EL層574はインクジェット法等の塗布法や蒸着法により形成することができる。 【0285】

対向電極575は透光性の電極である。対向電極575を構成する導電膜には、酸化イ ンジウムに酸化スズを混ぜたインジウムスズ酸化物膜、インジウムスズ酸化物に酸化シリ コンを混ぜたインジウムスズシリコン酸化物膜、酸化インジウムに酸化亜鉛を混ぜたイン ジウム亜鉛酸化物膜、酸化亜鉛膜、または酸化スズ膜等を用いることができる。

【0286】

以上で、導電膜 5 7 2 と対向電極 5 7 5 との間に、少なくとも発光層を有する E L 層 5 30 7 4 が挟持された発光素子 4 2 3 が形成される(図 3 3 B 参照)。

【0287】

次に、ガラス基板500の上面にガラス基板581を固定する(図32参照)。本実施 形態では、ガラス基板500とガラス基板581の間には、固体である樹脂582を設け ている。樹脂582の代わりに、シール材により不活性ガスをガラス基板500とガラス 基板581の中に封入してもよい。また、なお、対向電極575を覆うように窒化シリコ ン膜等でなる保護膜を形成してもよい。

【0288】

以上の工程によりEL表示装置が作製される。なお、本実施形態では、発光素子423 の光は、導電膜572で反射され、対向電極575を通過し、ガラス基板581から外部 ⁴⁰ に取り出されるが、光の取り出す方向はガラス基板500側でも良い。この場合は、導電 膜572を透光性の導電膜で形成し、対向電極575を反射電極として形成すればよい。 【0289】

本実施形態の表示装置を用いて様々な電気機器を作製することができる。電気機器としては、ビデオカメラおよびデジタルカメラ等のカメラ、ナビゲーションシステム、音響再 生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報 端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体 を備えた画像再生装置(具体的にはDVD(digital versatile di sc)やハードディスク等の記憶媒体に記憶されている画像データを表示する表示装置を 備えた装置)等が含まれる。図34A~図34Hおよび図35A~図35Cを用いて、電 10

50

気機器の具体的な態様を説明する。

[0290]

図34Aはテレビ受像器1900の外観図である。テレビ受像器1900は、筐体19 01、支持台1902を有する。筐体1901には、表示部1903、スピーカー部19 04、ビデオ入力端子1905等が設けられている。表示部1903には、本発明の半導 体装置が用いられている。本発明により、高精細な画像を表示できるテレビ受像器190 0を提供することができる。

(40)

【0291】

図34Bは、デジタルカメラ1910の外観図である。本体1911の正面部分には受像部1913が設けられており、本体1911の上面部分にはシャッターボタン1916 が設けられている。また、本体1911の背面部分には、表示部1912、操作ボタン1 914、および外部接続ポート1915が設けられている。表示部1912には、本発明 の半導体装置が用いられている。本発明により、高精細な画像を表示することが可能な表 示部を備えたデジタルカメラを提供することができる。

[0292]

図34Cはノート型パーソナルコンピュータ1920の外観図である。パーソナルコン ピュータ1920は、筐体1921および筐体1922を有する。筐体1921には、キ ーボード1924、外部接続ポート1925、ポインティングデバイス1926が設けら れている。また、筐体1922には表示部1923が設けられている。表示部1923に は、本発明の半導体装置が用いられている。本発明により、高性能なノート型パーソナル コンピュータを安価に提供することができる。

【0293】

図34Dは携帯型情報端末1930の外観図である。筐体1931には、表示部193 2、スイッチ1933、操作ボタン1934、および赤外線ポート1935等が設けられ ている。表示部1932には、本発明の半導体装置が用いられている。本発明により高精 細な表示部を有する携帯型情報端末を提供することができる。

【0294】

図34Eには画像再生装置の一例として、DVD再生装置1940の外観図を示す。D VD再生装置1940は筐体1941および筐体1942を有する。筐体1941には、 表示部1944、記録媒体読込部1945および操作ボタン1946等が設けられている 。また、筐体1942には、スピーカー部1947および表示部1943等が設けられて いる。表示部1943および表示部1944には、それぞれ、本発明の半導体装置が用い られている。本発明により、高精細な表示部を有するDVD再生装置を提供することがで きる。

【0295】

図34Fは電子書籍1950の外観図である。筐体1951には操作ボタン1953、 および複数の表示部1952が設けられている。表示部1952には、本発明の半導体装 置が用いられている。本発明により、高精細な表示部を有する電子書籍を提供することが できる。

【0296】

図34Gはビデオカメラ1960の外観図である。筐体1961には外部接続ポート1 964、リモコン受信部1965、受像部1966、バッテリー1967、音声入力部1 968、および操作キー1969等が設けられている、また、筐体1961には、表示部 1962を有する筐体1963が取り付けられている。表示部1962には、本発明の半 導体装置が用いられている。本発明により、高性能なビデオカメラを安価に提供すること ができる。

【0297】

図34Hは携帯電話1970の外観図である。筐体1972には、表示部1973、音声入力部1974、音声出力部1975、操作ボタン1976、および外部接続ポート1 977等が設けられている。筐体1972にはアンテナ等が内蔵されている。表示部19 10

20

73には、本発明の半導体装置が用いられている。本発明により、高精細な表示部を有す る携帯電話を安価に提供することができる。よって、携帯電話1970にハイビジョンテ レビ放送の受像器を内蔵させることで、その高精細な映像を携帯電話で視聴することがで きる。

【0298】

図35A~図35Cに、本発明を適用した携帯電話1800の構成の一例を示す。図3 5Aが正面図であり、図35Bが背面図であり、図35Cが展開図である。携帯電話18 00は、電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通 話以外にも様々なデータ処理が可能な所謂スマートフォンである。携帯電話1800は、 カメラを内蔵しており、静止画、動画の撮影が可能となっている。

【0299】

携帯電話1800は、筐体1801および筐体1802二つの筐体で構成されている。 筐体1801には、表示部1805、スピーカー1806、マイクロフォン1807、操 作キー1808、ポインティングデバイス1809、カメラ用レンズ1810、外部接続 端子1811、およびイヤホン端子1812等が設けられている。表示部1805には、 本発明の半導体装置が用いられており、高画質の表示を行うことができる。筐体1802 には、キーボード1815、外部メモリスロット1816、カメラ用レンズ1817、ラ イト1818等を備えている。また、アンテナは筐体1801内部に内蔵されている。ま た、上記構成に加えて、非接触型ICチップ、小型記録装置等が内蔵されていてもよい。 また、携帯電話1800は、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備 えたものであってもよい。

【 0 3 0 0 】

表示部1805は、使用形態に応じて表示の方向が適宜変化する。表示部1805と同 一面上にカメラ用レンズ1810を備えているため、テレビ電話が可能である。また、表 示部1805をファインダーにしてカメラ用レンズ1817およびライト1818で静止 画および動画の撮影が可能である。スピーカー1806およびマイクロフォン1807の 機能は音声通話に限らず、テレビ電話、録音、再生等の動作に適用される。操作キー18 08の操作により、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、 カーソル移動等が可能である。また、重なり合った筐体1801と筐体1802はスライ ドし、図35Cのように展開する。展開させた状態では、携帯電話1800を携帯情報端 末として使用できる。この状態では、キーボード1815、ポインティングデバイス18 09を用いて、円滑な操作が可能である。外部接続端子1811はACアダプタおよびU SBケーブル等の各種ケーブルと接続可能であり、充電およびパーソナルコンピュータ等 とのデータ通信が可能である。また、外部メモリスロット1816に記録媒体を挿入する ことで、より大容量のデータの保存および移動に対応できる。

30

40

10

20

【実施例1】 【0301】

以下、電磁波照射処理により単結晶シリコンウエハを分割することで、ガラス基板のシ ュリンクが抑えられること、ならびに、レーザ照射処理による単結晶シリコン層の結晶性 の向上および平坦化について説明する。さらに、レーザ照射処理の前に加熱処理を行って 、単結晶シリコン層の水素濃度を低下させることで、レーザ照射処理の再現性が向上する ことを説明する。

[0302]

以上のことを説明するため、本実施例では、ガラス基板と単結晶シリコンウエハを貼り 合わせて、単結晶シリコン層がガラス基板に固定された半導体基板を作製する方法を説明 する。なお、本実施例では、基板固定処理と電磁波照射処理を1回行い、1枚のガラス基 板に1枚の単結晶シリコンウエハを固定している。以下、図36を参照して、本実施例の 半導体基板の製造方法について説明する。

【0303】

まず、ベース基板および単結晶半導体基板を準備する。図36Aはベース基板の準備工 50

(42)

程を説明する断面図である。ベース基板として、ガラス基板200を用いた。ガラス基板 200は、厚さ0.7mmの無アルカリガラス基板(商品名 AN100)である。 【0304】

図36B-1、図36B-2および図36B-3は、単結晶半導体基板の準備工程を説 明する断面図である。単結晶半導体基板として、単結晶シリコンウエハ210を用いた。 単結晶シリコンウエハ210は5インチ角の四角い基板である。その導電型はp型で、抵 抗率は10 ・cm程度である。また、結晶方位は、主表面が(100)であり、側面が <110>である。

【0305】

本実施例では、バッファ層として、単結晶シリコンウエハ210に形成されるバッファ ¹⁰ 層を3層の絶縁膜で形成した。バッファ層として単結晶シリコンウエハ210の表面に、 酸化窒化シリコン膜201、窒化酸化シリコン膜202、および酸化シリコン膜203を 形成した。各膜の厚さは、以下の通りである。

・酸化窒化シリコン膜201 100nm

・窒化酸化シリコン膜202 50nm

・酸化シリコン膜203 50 nm

[0306]

単結晶シリコンウエハ210を洗浄した後、その表面にPECVD法により、厚さ10 0nmの酸化窒化シリコン膜201と、厚さ50nmの窒化酸化シリコン膜202とを形 成した(図36B-1参照)。酸化窒化シリコン膜201の成膜条件は次の通りであり、 プロセスガスは、SiH₄、およびN₂Oであり、その流量比はSiH₄ \ N₂O = 4 \ 800であり、成膜工程の基板温度は400 である。窒化酸化シリコン膜202の成膜 条件は次の通りであり、プロセスガスは、SiH₄、NH₃、N₂O、およびH₂であり 、その流量比は、SiH₄ \ NH₃ \ N₂O \ H₂ = 10 \ 100 \ 20 \ 400 あり、 成膜工程の基板温度は300 である。

【0307】

次に、水素イオン204を単結晶シリコンウエハ210に照射し、損傷領域205を形 成する(図36B-2参照)。この工程では、イオンドーピング装置を用い、水素イオン 204のソースガスに100%水素ガス(H₂ガス)を用いた。水素ガスを励起して生成 されたプラズマ中のイオンを質量分離せずに、電界で加速して単結晶シリコンウエハ21 0に照射して、損傷領域205を形成した。イオンドーピング装置において、水素ガスを 励起することで、H⁺、H₂⁺、H₃⁺という3種類のイオン種が生成された。これらの イオン種が単結晶シリコンウエハ210に照射された。

【0308】

次に、窒化酸化シリコン膜202上に、PECVD法により、厚さ50nmの酸化シリ コン膜203を形成した(図36B-3参照)。酸化シリコン膜203の成膜用プロセス ガスには、TEOSおよびO2を用い、成膜工程の温度は300 とした。ここでは、膜 201~203および損傷領域205が形成された単結晶シリコンウエハ210を「ドナ ー基板211」と呼ぶ。

[0309]

図36Cは基板固定処理を説明する断面図である。ガラス基板200、および膜201 ~203が形成された単結晶シリコンウエハ210を純水中で超音波洗浄し、さらに、オ ゾンを含む純水で洗浄した後、ガラス基板200表面と単結晶シリコンウエハ210表面 に形成された酸化シリコン膜203を密着させて、接合させた(図36C参照)。 【0310】

次に、損傷領域205で、単結晶シリコンウエハ210(ドナー基板211)を劈開さ せるため、電磁波206を単結晶シリコンウエハ210(ドナー基板211)に照射した 。図36Dは電磁波照射処理を説明する断面図である。図36D中の参照符号207が付 された層は、単結晶シリコンウエハ210から分離された単結晶シリコン層207である 。ここでは、電磁波照射処理までを行って作製した半導体基板を「半導体基板×」と呼ぶ

20

(43)

[0311]

本実施例では、2種類の電磁波206を照射した。1つは周波数が2.45GHz(波 長約12cm)の電磁波であり、もう1つは周波数が28GHz(波長約1mm)の電磁 波である。電磁波206の照射で、単結晶シリコンウエハ210の温度が300 以上3 50 以下の温度に上昇すると、損傷領域205で単結晶シリコンウエハ210の劈開が 起こる。また、電磁波206の照射時には、ガラス基板200およびドナー基板211を 加熱する、または冷却する等の意図的な温度制御を行っていない。

【0312】

以下、特段の断りが無い限り、電磁波照射処理で照射した電磁波206について、周波 ¹⁰ 数が2.45GHzの電磁波を「マイクロ波」と呼び、周波数が28GHzの電磁波を「 ミリ波」と呼ぶこととする。

【0313】

次に、半導体基板 × をレーザ照射処理した。または、半導体基板 × を加熱処理して、単結晶シリコン層 2 0 7 に含まれる水素を低下させた後、レーザ照射処理を行った。 【 0 3 1 4 】

図36Eは半導体基板×の加熱処理を説明する断面図である。加熱処理は加熱炉で行った。まず、加熱炉で半導体基板×を500 で1時間の加熱した後、引き続き、550 で4時間加熱した。図36Eには、単結晶シリコン層207が加熱されることによって、 単結晶シリコン層207から水素ガス209が気相中に放出されることを図示している。 ここでは、加熱処理後の半導体基板×を「半導体基板y」と呼び、加熱処理後の単結晶シ リコン層207を「単結晶シリコン層208」と呼ぶこととする。

20

30

[0315]

半導体基板×および半導体基板 y のレーザ照射処理は同様に行った。図36F、図36 Gは、それぞれ、半導体基板×および半導体基板 y のレーザ照射処理工程を説明する断面 図である。

【0316】

単結晶シリコン層207または単結晶シリコン層208にレーザ光212を照射し、溶融させ、再結晶化させた。レーザ発振器には、波長308nmのビームを発振するXeC 1エキシマレーザを用いた。レーザ光212のパルス幅は25nsecであり、繰り返し 周波数は30Hzである。レーザ光212は光学系により、照射面でのビーム形状を線状 に集光して、レーザ光212を幅方向(ビーム形状の短軸方向)に走査した。また、レー ザ照射時には半導体基板×および半導体基板yは加熱せず、これらの温度を室温にした。 つまり、半導体基板×および半導体基板yの意図的な温度制御は行っていない。

【0317】

なお、レーザ照射処理を行う前に、半導体基板×、および半導体基板yを純水で洗浄し、1/100に希釈されたフッ酸で単結晶シリコン層207、208を処理して、その表面に形成された自然酸化膜を除去した。

【0318】

ここでは、レーザ照射処理後の半導体基板×を「半導体基板A」と呼び(図36H参照 40)、レーザ照射処理後の半導体基板yを「半導体基板B」と呼ぶことにする(図36I参照)。また、レーザ照射処理後の単結晶シリコン層207を「単結晶シリコン層215」と呼び、レーザ照射処理後の単結晶シリコン層208を「単結晶シリコン層216」と呼ぶことにする。

【0319】

本実施例の方法で作製した半導体基板の単結晶シリコン層について、ラマンスペクトル の測定、光学顕微鏡による観察、および、水素濃度の測定を行った。以下の実施例で測定 結果について説明する。

【実施例2】

【0320】

本実施例では、電磁波照射処理により単結晶シリコンウエハを分割することで、ガラス 基板のシュリンクが抑えられることを説明する。本実施例では、電磁波照射処理後の半導体基板 × - 1のガラス基板 200のシュリンク量を測定した。

(44)

【 0 3 2 1 】

なお、実施例2~5の説明において、同じ条件で作製された半導体基板(×、y、AおよびB)を区別するため、各半導体基板を分類するルファベットの後に番号「-1」等を付けて、「半導体基板×-1」等と呼ぶこととする。

【0322】

基板固定処理によるシュリンク量を測定するため、ガラス基板200と接合する前に、 ドナー基板211にアライメントマークを形成した。アライメントマークを形成したドナ ー基板211をガラス基板200に貼り合わせ、しかる後、電磁波照射処理を行い、半導 体基板×-1を作製した。この半導体基板×-1のアライメントマーカのズレから、シュ リンク量を算出した。また、比較例として、加熱炉による600 の熱処理によって単結 晶シリコンウエハ210を分割した半導体基板z-1を作製し、半導体基板z-1のガラ ス基板200のシュリンク量も算出した。

図37Aは半導体基板×-1の光学顕微鏡観察写真であり、図37Bは比較例の半導体 基板z-1の光学顕微鏡観察写真である。また、図38Aは、半導体基板×-1およびz -1に形成したアライメントマーク230の平面図であり、図38Bはアライメントマー ク230の形成位置を説明するための平面図である。

 $\begin{bmatrix} 0 & 3 & 2 & 4 \end{bmatrix}$

半導体基板 × - 1 の損傷領域 2 0 5 を形成するための水素イオンドーピングの条件は、 加速電圧 5 0 k V、ドーズ量 3 . 5 × 1 0 ^{1 6} i o n s / c m ³ とした。イオンドーピン グ装置には、プラズマ放電用電極にフィラメントが用いられている装置を使用した。電磁 波照射処理では、周波数が 2 . 4 5 G H z のマイクロ波を 3 分間照射した。マイクロ波の パワーは 9 0 0 W とした。半導体基板 × - 1 の単結晶シリコン層 2 0 7 の厚さは約 1 0 0 n mであった。

【 0 3 2 5 】

比較例の半導体基板 z - 1の作製工程では、半導体基板 x - 1と同じ条件でドナー基板 2 1 1を作製し、ガラス基板 2 0 0 に固定したが、単結晶シリコンウエハ 2 1 0 を分割す るため、電磁波照射処理の代わりに、減圧 C V D 装置(以下、「LPC V D 装置」と呼ぶ 。)で600 の加熱処理を行った。LPC V D 装置のチャンバーの雰囲気を窒素雰囲気 にし、チャンバー内に、ドナー基板 2 1 1 が接合されたガラス基板 2 0 0 を設置した。ま ず、温度を 2 0 0 に上昇し、2 0 0 で 2 時間ドナー基板 2 1 1 を加熱した。しかる後 、加熱温度を 6 0 0 まで上昇させ、6 0 0 で 2 時間、ドナー基板 2 1 1 を加熱した。 その後、加熱温度を下げ、温度が 4 0 0 まで下がった時点で、分割された単結晶シリコ ンウエハ 2 1 0 と、単結晶シリコン層が固定されたガラス基板 2 0 0 (つまり、半導体基 板 z - 1)とを、チャンバーから取り出した。

[0326]

半導体基板×-1および半導体基板z-1には、単結晶シリコンウエハ210を分割す 40 る前に、アライメントマーク230を作製した。アライメントマーク230は、ガラス基 板200上面に形成された、マーク231~237でなる(図38A参照)。マーク23 1、232および233はレジストで形成され、マーク234、235、236および2 37は、酸化窒化シリコン膜201、窒化酸化シリコン膜202、酸化シリコン膜203 でなる積層膜で形成される。また、図38Bに示すように、アライメントマーク230は ガラス基板200の片側に3つ、その反対側に3つ形成される。図38Bの領域240-1~240-6は、アライメントマーク230が形成される領域を示している。 【0327】

アライメントマーク230の形成は次のように行った。ドナー基板211を形成した後 、単結晶シリコンウエハ210をエッチングして、アライメントマーク230を形成する 50

10

20

領域から、単結晶シリコンウエハ210を除去した。そして、単結晶シリコンウエハ21 0を部分的に除去したドナー基板211とガラス基板200を接合した(図36C参照) 。この状態では、ガラス基板200の領域240-1~240-6には、単結晶シリコン ウエハ210が存在していなく、酸化窒化シリコン膜201、窒化酸化シリコン膜202 および酸化シリコン膜203でなる積層膜が存在していた。この積層膜をエッチングして 、図38Aに示すマーク234、235、236および237を、それぞれ、領域240 -1~240-6に形成した。さらに、フォトリソグラフィー工程により、これらの領域 240-1~240-6に、それぞれ、レジストでなるマーク231、232および23 3を形成した。以上で、領域240-1~240-6に、それぞれ、アライメントマーク 230が形成された。

【0328】

図37Aと図37Bを対比すると明らかなように、電磁波照射処理で単結晶シリコンウ エハ210を分割した半導体基板×-1では、アライメントマーク230はほとんどずれ てない。他方、600 の加熱処理をした半導体基板z-1では、アライメントマーク2 30が、縦方向、横方向にずれている。なお、半導体基板×-1、z-1共に、使用した ガラス基板200に対して、600 以上の高温の熱処理により基板を予めシュリンクさ せる処理は行っていない。

【0329】

ガラス基板200のシュリンク量は、アライメントマーク230の2つのマーク間の距離(d-1、d-2、d-3およびd-4)から算出される(図38A参照)。本実施例 ²⁰ では、ガラス基板200の4隅(領域240-1、領域240-3、領域240-4および領域240-6)に形成されているアライメントマーク230について、距離d-1および距離d-2から横方向のシュリンク量を算出し、距離d-3および距離d-4から縦方向のシュリンク量を算出した。

【0330】

半導体基板×-1では、シュリンク量は縦横共に16ppm程度であった。これに対して、半導体基板z-1では、シュリンク量は縦横共に160ppm以上であった。つまり、600 以上の加熱処理の代わりに、電磁波照射処理を行って、単結晶シリコンウエハ210を分割することで、ガラス基板200のシュリンク量を1/10以下と、格段に小さくすることができた。

【0331】

したがって、基板固定処理と電磁波照射処理を繰り返し行っても、電磁波照射処理でガ ラス基板がほとんどシュリンクしないので、本発明の半導体基板の作製方法により、2度 目以降の基板固定処理でも、位置決めを精度良く行って、単結晶シリコンウエハをガラス 基板に固定することが可能になる。

【0332】

電磁波照射処理でガラス基板200のシュリンクが抑えられるのは、ガラス基板200 が400 以上に加熱されないからである。図39Aは、周波数2.45GHzのマイク ロ波を照射したときの単結晶シリコンウエハの温度変化を示すグラフであり、図39Bは 、周波数が28GHzのミリ波を照射したときのドナー基板211の温度変化を示すグラ フである。

【 0 3 3 3 】

図39Aの温度の計測は次のように行った。マイクロ波照射装置で、3分~10分間、 マイクロ波を単結晶シリコンウエハに照射した。マイクロ波の照射後、直ちに装置の扉を 開け、放射温度計により、装置内におかれている単結晶シリコンウエハの温度を測定した 。マイクロ波の照射時間は、180秒(3分)、300秒(5分)、600秒(10分) 、および900秒(15分)である。また、マイクロ波のパワーは300W、450Wお よび900Wとした。

【0334】

図39Aに示すように、マイクロ波を単結晶シリコンウエハに10分間以上照射しても 50

10

30

、単結晶シリコンウエハの温度は350 以上に上昇しないことが分かる。よって、マイ クロ波はガラス基板200にほとんど吸収されないことからも、電磁波照射処理において 、ドナー基板211(単結晶シリコンウエハ)が接合したガラス基板200も、マイクロ 波の照射によってその温度は350 を越えることがない。

【0335】

また、図39Bの温度の計測は次のように行った。ミリ波加熱装置(富士電波工業製 FMW-10-28)を用い、ドナー基板211が接合したガラス基板200に対して、 周波数28GHz(波長約1mm)のミリ波を照射した。ミリ波を照射しながら装置内の 熱電対により単結晶シリコンウエハ210の温度変化を測定した。図39Bにはミリ波の パワーの時間変化も示している。この温度測定では、単結晶シリコンウエハ210の最大 到達温度を350 に設定し、かつ最大到達温度(350)が2分間保持されるように 、装置のプログラムによりミリ波のパワーを調節した。この条件によりミリ波を照射する ことで、単結晶シリコンウエハ210が分割した。ミリ波はガラス基板200にほとんど 吸収されないことから、ミリ波の照射によって、ガラス基板200を400 以上に加熱 することなく、単結晶シリコンウエハ210を分割することが可能なことが分かった。な お、単結晶シリコンウエハ2100最大到達温度を300 に設定して、ミリ波照射を行 った場合は、単結晶シリコンウエハ210は分割しなかった。

【0336】

以上、述べたとおり、単結晶半導体基板の分割に、300MHz以上300GHzの電磁波を用いることで、従来の加熱炉、やRTA装置による加熱処理(輻射や熱伝導によって、被処理物を加熱する処理)よりもガラス基板のシュリンクを格段に抑えることが可能である。また、その処理時間は5分以下と非常に短い。したがって、電磁波照射処理は、1枚のベース基板に対して、単結晶半導体基板の分割処理を複数回行う半導体基板の作製方法において、非常に有用な分割処理である。

【実施例3】

[0337]

本実施例では、半導体基板 B-2の単結晶シリコン層216(図36I参照)の結晶性 を評価する。結晶性を評価するために、ラマン分光測定および光学顕微鏡観察を行った。 さらに、本実施例では、レーザ照射処理される単結晶シリコン層中の水素濃度がレーザ照 射処理の効果に影響することを説明する。

【0338】

まず、半導体基板 B - 2 の作製方法を説明する。損傷領域 2 0 5 を形成するための水素 イオンドーピングの条件は、加速電圧 4 5 k V、ドーズ量 3 . 5 × 1 0 ^{1 6} i o n s / c m³とした。イオンドーピング装置には、高周波によりプラズマ放電を発生させる装置を 使用した。電磁波照射処理では、マイクロ波(周波数 2 . 4 5 G H z)を照射した。使用 した装置は、図 3 9 A の温度測定を行ったマイクロ波加熱装置である。パワーを 9 0 0 W にして、 2 分間マイクロ波を単結晶シリコンウエハ 2 1 0 に照射して、単結晶シリコンウ エハ 2 1 0 を分割し、半導体基板 x - 2 を作製した(図 3 6 D参照)。半導体基板 x - 2 の単結晶シリコン層 2 0 7 の厚さは、約 9 0 n m 程度であった。

【0339】

加熱炉でこの半導体基板×-2を加熱処理し、半導体基板y-2を作製した(図36E 参照)。加熱炉において半導体基板を500 で1時間加熱し、さらに、550 で4時 間加熱した。この半導体基板y-2の単結晶シリコン層208にエキシマレーザ光を照射 し、半導体基板B-2を作製した。レーザ照射処理の条件は次の通りである。 【0340】

レーザ発振器には、波長308nmのビームを発振するXeClエキシマレーザを用いた。レーザ光のパルス幅は25ナノ秒であり、繰り返し周波数は30Hzであった。走査 速度は1.0mm/秒とした。この走査速度は、レーザビームのパルスのオーバーラップ 率が90%で、同じ領域にパルスが約10ショット照射される条件である。また、窒素気 体雰囲気とするため、レーザ光の被照射面に窒素ガスを吹き付けながらレーザ光を照射し 10

20



た。

【0341】

本実施例では、比較例として半導体基板 - 2を作製した。半導体基板 - 2は、レー ザ照射処理前の加熱処理を行わず、他は、半導体基板 B - 2と同じ条件で作製した基板で ある。つまり、半導体基板 x - 2をレーザ照射処理して作製した基板が半導体基板 - 2 である。

(47)

【0342】

レーザ照射処理において、レーザ光の照射エネルギー密度を変化させて、半導体基板 B - 2 および - 2 に対するレーザ照射処理の効果を確認した。レーザ光の照射エネルギー 密度は、以下の通りである。

10

4 9 7 m J / c m ²
5 2 1 m J / c m ²
5 4 4 m J / c m ²
5 6 8 m J / c m ²
5 9 2 m J / c m ²
6 1 6 m J / c m ²
6 3 9 m J / c m ²
6 6 1 m J / c m ²
6 8 3 m J / c m ²
6 8 3 m J / c m ²
7 0 4 m J / c m ²

20

【0343】

図40に、半導体基板B-2および - 2の単結晶シリコン層のラマン分光の測定結果 を示す。図40Aはラマンシフトのグラフであり、図40Bはラマンスペクトルの半値全 幅(FWHM;full width at half maximum)のグラフであ る。グラフの横軸はレーザ光の照射エネルギー密度であり、エネルギー密度が0mJ/c m²のデータは、レーザ照射処理前の単結晶シリコン層のデータである。ラマンスペクト ルは、同じ照射エネルギー密度でレーザ光が照射された単結晶シリコン層について5箇所 測定している。

【0344】

図41は、半導体基板B-2および -2の単結晶シリコン層の光学顕微鏡観察写真で ³⁰ あり、暗視野観察による写真である。観察倍率は100倍である。写真に付されている数 値はレーザ光の照射エネルギー密度である。

【0345】

図40Aに示すラマンシフトのピーク波数(ピーク値ともいう。)は、結晶格子の振動 モードで決定される値であり、結晶の種類によって固有の値となる。内部応力のない単結 晶シリコンのラマンシフトは520.6cm⁻¹である。シリコンのラマンシフトがこの 波数に近いほど、その結晶構造が単結晶に近く、結晶性が良いことを示しているので、ラ マンシフトを結晶性を評価するための指標とすることができる。

[0346]

また、図40Bに示すFWHMが小さいほど、結晶状態に揺らぎが少なく、均一である 40 ことを示している。使用した単結晶シリコンウエハのFWHMは、2.64cm⁻¹であ り、単結晶シリコン層のFWHMがこの値に近いほど、その結晶性が単結晶シリコンウエ ハのように均一な結晶構造を有していることを示しているので、FWHMを結晶性を評価 するための指標とすることができる。

【0347】

図40Aおよび図40Bのグラフ(ラマン分光測定の結果)から、レーザ照射処理によって、単結晶シリコン層の結晶性を向上させて、加工する前の単結晶シリコンウエハと同程度の結晶性に回復させることが可能なことが分かる。また、このラマン分光測定の結果からは、加熱処理をした半導体基板B-2の方が、半導体基板 - 2よりも小さいエネル ギー密度で単結晶シリコン層の結晶性が回復することが分かる。 [0348]

さらに、エネルギー密度が0mJ/cm²の場合の半導体基板B-2と半導体基板 - 2のデータを比較することで、加熱処理により単結晶シリコン層の結晶性が向上している ことが分かる。よって、レーザ照射処理前に500 以上の加熱処理を行い、単結晶シリ コン層の結晶性を向上することで、レーザ照射処理に必要なレーザ光の照射エネルギーを 小さくすることができるので、このような加熱処理を行うことは好ましい。 【0349】

図41の光学顕微鏡写真は、図40Aおよび図40Bのラマン分光測定を行った単結晶 シリコン層の暗視野観察写真である。暗視野観察は、試料に対して斜め方向から光を照明 して、試料の散乱光・回折光を観察する方法である。よって、試料の表面が平坦な場合は 、照明光の散乱、回折がないため、その観察像は黒い像となる。半導体基板B-2では照 射エネルギー密度が521mJ/cm²以上661mJ/cm²以下で、単結晶シリコン 層の暗視野観察像のカラー写真は黒い像である。このことは、レーザ光を照射することで 、単結晶シリコン層の平坦化できることを示している。なお、平坦化を実現するレーザ光 の照射エネルギー密度のしきい値があるが、これは、単結晶シリコン層を溶融させること が必要であるからである。

【 0 3 5 0 】

他方、半導体基板 - 2には、黒い暗視野観察像がない。これは、半導体基板 - 2で は、加熱処理を行っていないため、レーザ照射処理前の半導体基板 × - 2の単結晶シリコ ン層に多量の水素が存在していることが原因である。レーザ光の照射によって、水素が単 結晶シリコン層から噴出すると、その表面を平坦化できなくなる。つまり、レーザ照射処 理によって、結晶性の向上および平坦化を再現性良く行うためには、単結晶シリコン層の 水素濃度が影響する。

【0351】

レーザ照射処理前の半導体基板×-2およびy-2について、それぞれ、単結晶シリコン層(207、208)中の水素濃度を測定した。合わせて、レーザ照射処理後の半導体 基板B-2および -2についても、単結晶シリコン層の水素濃度を測定した。水素濃度 は、二次イオン質量分析法(SIMS、Secondary Ion Mass Spe ctrometry)で分析した。

【 0 3 5 2 】

図42は、半導体基板×-2、および半導体基板y-2の水素濃度の深さ方向プロファ イルである。図43は、半導体基板B-2、半導体基板 - 2の水素濃度の深さ方向プロ ファイルである。図43には、レーザ光の照射エネルギー密度が568mJ/cm²、お よび661mJ/cm²である半導体基板B-2と、568mJ/cm²である半導体基 板 - 2の測定結果を示している。ただし、図42および図43のグラフにおいて、水素 濃度の値は単結晶シリコン層内のみ有効である。

【0353】

半導体基板 × - 2 は加熱処理未処理の半導体基板であり、この半導体基板 × - 2 をレー ザ照射処理をしたものが半導体基板 - 2 である。また、半導体基板 y - 2 は加熱処理済 みの半導体基板であり、この半導体基板 y - 2 をレーザ照射処理したものが半導体基板 B - 2 である。図4 2 を参照すると、加熱処理前の半導体基板 x - 2 の単結晶シリコン層 2 0 7 の水素濃度(最小値)は約 4 × 1 0²¹ a t o m s / c m³であり、加熱処理を行う ことで、半導体基板 y - 2 の単結晶シリコン層 2 0 8 の水素濃度は、5 × 1 0²⁰ a t o m s / c m³程度に減少している。

[0354]

したがって、図41および図42は、単結晶シリコン層の水素濃度が4×10²¹ at oms/cm³以上であると、レーザ照射処理で単結晶シリコン層の平坦化が困難になる こと、また、その水素濃度が5×10²⁰ atoms/cm³程度であると、レーザ光の 照射で、単結晶シリコン層の結晶性の回復および平坦化が行えることを示している。 【0355】 30

20

10

また、図43は半導体基板×-2および半導体基板y-2をそれぞれレーザ照射処理す ることで、それぞれの単結晶シリコン層の水素が減少することを示している。また、照射 エネルギーが高いほど、水素濃度が低くなることも示している。加熱処理を行った半導体 基板B-2では、単結晶シリコン層216の水素濃度の最低値は検出下限である。他方、 半導体基板 -2の単結晶シリコン層の水素濃度の最低値は、約1×10¹⁹atoms / cm³である。

【0356】

図40および図41の結晶性の評価結果と、図42および図43の水素濃度の測定結果 から、レーザ照射処理を行うには、単結晶シリコン層は、水素濃度が1×10²¹ a t o m s / c m ³ 以下であることが好ましいことが分かる。よって、レーザ照射処理前に41 0以上の加熱処理を半導体基板に行って、その単結晶シリコン層中の水素濃度を低下さ せておくことで、レーザ照射処理による結晶性の向上および平坦化を再現性良く行うこと ができる。この加熱処理の温度は500以上が好ましく、550以上がより好ましい 。これは、温度が高いほど、処理時間を短縮できること、また、単結晶シリコン層の結晶 性がより向上するからである。

【実施例4】

【0357】

本実施例では、半導体基板A - 1の単結晶シリコン層215の結晶性を評価する。この 評価のために、光学顕微鏡観察を行った。まず、半導体基板A - 1の作製方法を説明する。

【0358】

損傷領域205を形成するための水素イオンドーピングの条件は、加速電圧50kV、 ドーズ量2.2×10¹⁶ions/cm³とした。イオンドーピング装置には、プラズ マ放電用電極にフィラメントが用いられている装置を使用した。電磁波照射処理では、ミ リ波(周波数28GHz)を照射した。ミリ波の照射は、図39Bの温度測定と同様に行 った。350の温度で2分間、単結晶シリコンウエハ210を加熱するように、ミリ波 のパワーを制御した。

【0359】

レーザ照射処理は、半導体基板 B-2と同じ条件で行ったが、本実施例の半導体基板 A-1は、レーザ照射処理前の加熱処理を行っていない(図36H参照)。レーザ光の照射 エネルギー密度は以下の通りである。

```
5 7 4 m J / c m<sup>2</sup>
5 9 1 m J / c m<sup>2</sup>
6 0 7 m J / c m<sup>2</sup>
6 2 3 m J / c m<sup>2</sup>
6 3 9 m J / c m<sup>2</sup>
6 5 6 m J / c m<sup>2</sup>
6 7 2 m J / c m<sup>2</sup>
6 8 8 m J / c m<sup>2</sup>
7 0 4 m J / c m<sup>2</sup>
```

[0360]

図44は、半導体基板A-1の単結晶シリコン層215の光学顕微鏡観察写真であり、 暗視野観察による写真である。観察倍率は100倍である。写真に付されている数値はレ ーザ光の照射エネルギー密度である。半導体基板A-1の単結晶シリコン層215の厚さ は、90nm程度である。照射エネルギー密度が623mJ/cm²以下では、レーザ照 射処理によって、平坦化および結晶性が回復されている。図44の写真は、本実施例の水 素ドーピングの条件では、レーザ照射処理前に加熱処理を行わなくとも、レーザ照射処理 で単結晶シリコン層の結晶性の向上および平坦化が可能なことを示している。 【0361】

図45は、レーザ照射処理前の半導体基板A-1の水素濃度の深さ方向プロファイルで ⁵⁰

30

40

10

ある。水素濃度はSIMSにより測定した。半導体基板A - 1の単結晶シリコン層 2 1 5 の水素濃度は、1 × 1 0²¹ a t o m s / c m ³以下であり、約 2 × 1 0²⁰ a t o m s / c m ³である。なお、図 4 5 において、水素濃度の値は単結晶シリコン層 2 1 5 内のみ 有効である。

【実施例5】

[0362]

本実施例では、半導体基板 B-3の結晶性を評価する。この評価のために、光学顕微鏡 観察を行った。まず、半導体基板 B-3の作製方法を説明する。

【0363】

損傷領域205を形成するための水素イオンドーピングの条件は、加速電圧40kV、 ドーズ量2.2×10¹⁶ions/cm³とした。イオンドーピング装置には、高周波 によりプラズマ放電を発生させる装置を使用した。電磁波照射処理では、半導体基板A-1と同じ条件でミリ波を照射した。加熱処理およびレーザ照射処理は、半導体基板B-2 と同じ条件で行った。レーザ光の照射エネルギー密度は以下の通りである。

- 5 6 5 m J / c m ²
- 5 7 9 m J / c m ²
- 5 9 4 m J / c m ²
- 6 0 9 m J / c m ²
- 6 2 3 m J / c m ²
- 【0364】

また、本実施例では、比較例として半導体基板 - 3を作製した。半導体基板 - 3は 、レーザ照射処理前の加熱処理を行わずに形成した基板であり、加熱処理工程を除いて半 導体基板 B - 3と同じ条件で作製した。なお、半導体基板 - 3のレーザ照射処理では、 レーザ光の照射エネルギー密度は半導体基板 B - 3と異なり、以下の通りである。

- 5 7 4 m J / c m ²
- 5 9 1 m J / c m ²
- $\cdot 607 \,\text{mJ/cm}^2$
- 6 2 3 m J / c m²
- 【0365】

図46は、半導体基板B-3および -3の単結晶シリコン層の光学顕微鏡観察写真で 30 あり、暗視野観察による写真である。観察倍率は100倍である。写真に付されている数 値はレーザ光の照射エネルギー密度である。なお、半導体基板B-3、および半導体基板 -3の単結晶シリコン層の厚さは共に85nm程度である。加熱処理を行った半導体基 板B-3では、照射エネルギー密度が565mJ/cm²以上594mJ/cm²以下の 範囲で、レーザ光の照射で単結晶シリコン層の平坦化および結晶性が回復されていること が分かる。加熱処理を行っていない半導体基板 -3では、レーザ光の照射で平坦化が十 分されていない。図46の写真は、本実施例の水素ドーピングの条件では、レーザ照射処 理前に加熱処理を行って単結晶シリコン層の水素濃度を低減させることが好ましいことを 示している。

【0366】

図47は、レーザ照射処理前の半導体基板B-3および -3の水素濃度の深さ方向プ ロファイルである。水素濃度はSIMSにより測定した。半導体基板 -3の単結晶シリ コン層の水素濃度は1×10²¹ atoms/cm³以上である。これに対して、半導体 基板B-3の単結晶シリコン層216の水素濃度は、約8×10²⁰ atoms/cm³ である。なお、図47において、水素濃度の値は単結晶シリコン層216内のみ有効であ る。

- 【図面の簡単な説明】
- 【0367】

【図1】A~C:半導体基板の斜視図。

【図2】半導体基板の作製方法のフローチャート。

10

20

【図3】A:半導体基板の断面図。B:同平面図。 【図4】単結晶半導体基板の斜視図。 【図5】A~D:単結晶半導体基板に、バッファ層および損傷領域を形成する方法の説明 する断面図。 E: 同平面図。 【図6】A~E:基板固定処理および電磁波照射処理を説明する断面図。A:図8の切断 線a1-a2による断面図。B:図9の切断線b1-b2による断面図。C:図10の切 断線c1-c2による断面図。E:図11の切断線e1-e2による断面図。 【図7】レーザ照射処理を説明する断面図。 【図8】1回目の基板固定処理を説明する平面図。 10 【図9】1回目の電磁波照射処理を説明する平面図。 【図10】2回目の基板固定処理を説明する平面図。 【図11】2回目の電磁波照射処理を説明する平面図。 【図12】半導体基板の作製方法のフローチャート。 【図13】A~C:半導体基板の作製方法を説明する断面図。 【図14】A半導体基板の断面図。B:同平面図。 【図15】バッファ層が形成されたベース基板の断面図。 【図16】A~D:単結晶半導体基板に、バッファ層および損傷領域を形成する方法を説 明する断面図。 E: 同平面図。 【図17】A:半導体基板の断面図。B:同平面図。 20 【図18】A~D:単結晶半導体基板に、バッファ層および損傷領域を形成する方法を説 明する断面図。E:同平面図。 【図19】A:半導体基板の断面図。B:同平面図。 【図20】A~D:単結晶半導体基板に、バッファ層および損傷領域を形成する方法を説 明する断面図。E:同平面図。 【図21】A~E:半導体装置の作製方法を説明する断面図。 【図22】A~C:半導体装置の作製方法を説明する断面図。 【図23】半導体装置の作製方法を説明する断面図および同平面図。 【図24】マイクロプロセッサの構成例を示すブロック図。 【図25】無線通信機能を有する半導体装置の構成例を示すブロック図。 30 【図26】無線通信機能を有する半導体装置が固定された物品の外観図。 【図27】A:アクティブマトリクス表示装置の構成例を示すブロック図。B:液晶表示 装置の画素の構成例を示す回路図。C:エレクトロルミネセンス装置の画素の構成例を示 す回路図。 【図28】アクティブマトリクス型液晶表示装置の構成例を示す断面図。 【図29】A~D:アクティブマトリクス型液晶表示装置の作製方法を示す断面図。 【図30】A~C:アクティブマトリクス型液晶表示装置の作製方法を示す断面図。 【図31】アクティブマトリクス型液晶表示装置の作製方法を示す断面図。 【図32】アクティブマトリクス型EL表示装置の構成例を示す断面図。 【図33】A、B:アクティブマトリクス型EL表示装置の作製方法を示す断面図。 40 【図34】電子機器の構成例を示す外観図。A:テレビ受像器、B:デジタルカメラ、C :ノート型パーソナルコンピュータ、D:携帯型情報端末、E:DVD再生装置、F電子 書籍、G:ビデオカメラ、H:携帯電話 【図35】携帯電話の構成例を示す外観図。A:正面図。B:背面図。C:展開図。 【図36】半導体基板の作製方法を説明する断面図。A:ベース基板の準備工程。B-1 ~B-3:単結晶半導体基板の準備工程。C:基板固定処理。D:電磁波照射処理。E: 半導体基板の加熱処理。F、G:レーザ照射処理。H、I:レーザ照射処理後の半導体基 板。 【図37】単結晶シリコン層の光学顕微鏡写真。A:電磁波照射処理後の半導体基板。B :600 の加熱処理後の半導体基板。

(51)

【図38】A、B:アライメントマーカを説明する図面。

(52)

【図39】電磁波照射処理による単結晶シリコンウエハの温度変化のグラフ。A:マイク 口波照射。B:ミリ波照射。 【図40】半導体基板の単結晶シリコン層のラマン分光測定結果。 【図41】半導体基板の単結晶シリコン層の光学顕微鏡写真(暗視野観察像)。 【図42】SIMSによる、レーザ照射処理前の半導体基板の水素濃度の深さ方向プロフ ァイル。 【図43】SIMSによる、レーザ照射処理後の半導体基板の水素濃度の深さ方向プロフ ァイル。 【図44】半導体基板の単結晶シリコン層の光学顕微鏡写真(暗視野観察像) 【図45】SIMSによる、レーザ照射処理後の半導体基板の水素濃度の深さ方向プロフ 10 ァイル。 【図46】半導体基板の単結晶シリコン層の光学顕微鏡写真(暗視野観察像)。 【図47】SIMSによる、レーザ照射処理後の半導体基板の水素濃度の深さ方向プロフ ァイル。 【符号の説明】 [0368] 11 半導体基板 12 半導体基板 13 半導体基板 20 20 ベース基板 21 単結晶半導体層 22 バッファ層 23 バッファ層 5 1 半導体基板 52 半導体基板 53 半導体基板 54 半導体基板 100 ベース基板 101 単結晶半導体層 30 102 バッファ層 103 バッファ層 105 単結晶半導体層 1 1 0 単結晶半導体基板 1 1 1 絶縁層 1 1 2 絶縁層 113 絶縁層 1 1 4 イオン 1 1 5 損傷領域 1 1 6 切り欠き部 40 1 1 7 単結晶半導体層 118 単結晶半導体層 1 1 9 レーザ光 123 電磁波 124 単結晶半導体基板 128 水素ガス 150 ドナー基板 151 ドナー基板



21

21

FI<u>G.1</u>B

FIG.1C

11

12

13



-22

22

20

20

【図2】





22



【図4】



【図5】





【図9】



【図10】





【図11】















~**S**11



【図18】























【図23】



2021 FIG.25 2020 2023 2022 復調回路 2034 RFインター フェース 共振回路 2031 2041 変調回路 CPUインター フェース 定電圧回路 2035 Т 制御レジスタ 2045 リセット回路 2036 2032 2042 整流回路 クロックコントロ --ラ2043 発振回路 2033 2037 電源管理回路 2038 -----ROM RAM CPU 2047 2046 2044 容量部 2024







2020

FIG.26C





FIG.26B /

 \odot

FIG.26E



【図27】





【図28】



【図29】

FIG.29A 駆動回路 406	表示部 400
	-203
1111111	
FIG.29B	502 501 (202
FIG.29C	510 511 512
///////////////////////////////////////	
FIG.29D	516 516 518
517a 517b 517a 517b	516a 516b 516a 516b 515a 515b
	And a start and a start a start as
	777777777777777777777











【図34】











【図38】





FIG.35B





【図43】

FIG.43



【図45】





【図37】

FIG.37A 半導体基板 x - 1 マイクロ波照射(2.45GHz)



FIG.37B

半導体基板 z - 1(比較例) 加熱処理(600℃)



592mJ/cm ²			704mJ/cm ²		
568mJ/cm ²			683mJ/cm ²		
544mJ/cm ²			661mJ/cm ²		
521mJ/cm ²			639mJ/cm ²		
497mJ/cm ²			616mJ/cm ²		
未照射					
	半導体基板 8-2	年 5−2 よ			
l	り 名更処燒砒	しな亜処焼血			
		地域地域、 地域、 市業B 業務 497mJ/cm ² 521mJ/cm ² 544mJ/cm ² 568mJ/cm ² 592mJ/cm ²	 *照準 497mJ/cm² 54mJ/cm² 54mJ/cm²	米照歩 497mJ/cm ² 521mJ/cm ² 544mJ/cm ² 568mJ/cm ² 592mJ/cm ² 米照歩 地振振振 生源标基标 592mJ/cm ² 592mJ/cm ² 592mJ/cm ² 地源処理なし 半導体基格 1 1 1 1 1 地源処理なし 1 1 1 1 1 1 1 加熱処理なし 1	未照转 497mJ/cm ² 54mJ/cm ² 58mJ/cm ² 592mJ/cm ² 未照转 497mJ/cm ² 51mJ/cm ² 58mJ/cm ² 592mJ/cm ² 半導体基振 単一 一 一 一 1 地域処理がJ 第 -2 1 1 1 1 中国 1 1 1 1 1 1 中国 1



【図44】

FIG.44

半導体基板A-1







FIG.46



594mJ/cm ²	609mJ/cm ²	623mJ/cm ²
2	0	
591mJ/cm ²	607mJ/cm ²	623mJ/cm ²

フロントページの続き

(56)参考文献 特表 2 0 0 6 - 5 1 8 1 1 6 (JP, A) 特開 2 0 0 2 - 1 7 0 9 4 2 (JP, A) 特開 2 0 0 1 - 2 4 4 4 4 4 (JP, A) 特開 2 0 0 5 - 2 5 2 2 4 4 (JP, A) 特開 2 0 0 0 - 0 7 7 2 8 7 (JP, A) 特開 2 0 0 5 - 2 0 3 5 9 6 (JP, A) 特開 2 1 1 - 0 4 5 8 6 2 (JP, A) 特表 2 0 0 5 - 5 1 3 7 8 1 (JP, A)

(58)調査した分野(Int.CI., DB名)

H 0 1 L 2 1 / 0 2 H 0 1 L 2 1 / 2 6 5 H 0 1 L 2 7 / 1 2