




СОЮЗ СОВЕТСКИХ  
СОЦИАЛИСТИЧЕСКИХ  
РЕСПУБЛИК

(19) SU (II) 1594687

A1

(51) 5 Н 03 М 1/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ  
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ  
ПРИ ГНТ ССР



# ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 4401411/24-24

(22) 01.04.88

(46) 23.09.90. Бюл. № 35

(71) Специальное конструкторско-технологоческое бюро "Модуль" Винницкого политехнического института и Винницкий политехнический институт

(72) А.П.Стахов, Н.А.Квитка, В.А.Лужецкий, Ю.А.Петросюк и Э.В.Козинцова  
(53) 681.325(088.8)


(56) Гитис Э.И. Аналогово-цифровые преобразователи. - М.: Энергоиздат, 1981, с.241. рис.6-10.

Аналоговые и цифровые интегральные схемы./Под ред.С.В.Якубовского.- М.: Радио и связь, 1984, с.366, рис.6.92.

(54) УСТРОЙСТВО ДЛЯ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ

(57) Изобретение относится к вычисли-

тельной технике и может быть использовано для преобразования аналоговых величин в цифровые, а также при цифровой обработке сигналов и, кроме того, для получения цифровой информации о расположении объекта в двумерной системе координат. Изобретение позволяет расширить функциональные возможности посредством преобразования аналогового сигнала в код с основанием  $\sqrt{2}$  и контроля правильности преобразования. Это достигается тем, что в устройство, содержащее источник 10 опорного напряжения, аналого-цифровой преобразователь 4, введены масштабирующие операционные усилители 1,2 и 3, аналого-цифровой преобразователь 5, коммутаторы 7,8, регистр 9, блок 6 сравнения кодов. 1 ил.



SU (II) 1594687 A1

Изобретение относится к вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые, а также для цифровой обработки сигналов, кроме того, для получения цифровой информации о расположении объекта в двухмерной системе координат.

Цель изобретения - расширение функциональных возможностей посредством преобразования аналогового сигнала в код с основанием 2 и контроля правильности преобразования.

На чертеже представлена структурная схема устройства.

Устройство содержит масштабирующие операционные усилители 1-3, аналого-цифровые преобразователи (АЦП) 4 и 5 параллельного преобразования, блок 6 сравнения кодов, коммутаторы 7 и 8, регистр 9, источник 10 опорного напряжения, входные шины 11-13, шину 14 тактовых импульсов, шины 15 и 16 управления, шину 17 контроля.

Масштабирующие усилители 1-3 имеют по два коэффициента передачи, в зависимости от режима работы устройства. Для преобразования входного сигнала  $U_{bx}$  в двоичный код каждый из трех масштабирующих операционных усилителей имеет коэффициент передачи единицу. В случае преобразования входного сигнала  $U_{bx}$  в цифровой сигнал

с основанием  $\sqrt{2}$  масштабирующий усилитель 1 имеет коэффициент передачи  $\frac{1}{1+\sqrt{2}}$ , второй -  $\frac{\sqrt{2}}{1+\sqrt{2}}$  и преобразовывает входное напряжение АЦП 4  $U_{bx} \frac{1}{1+\sqrt{2}}$ , а АЦП 5 -  $U_{bx} \frac{\sqrt{2}}{1+\sqrt{2}}$ . Масштабирующий усилитель 3 имеет коэффициент передачи 2 и преобразовывает опорное напряжение  $U_o$  для второго АЦП 5 в  $\sqrt{2} U_o$ .

Блок 6 осуществляет контроль правильности преобразования. Возникновение единичного сигнала на выходе блока 6 свидетельствует о возникновении ошибок в преобразовании.

Коммутаторы 7 и 8 позволяют в зависимости от режима преобразования сформировать цифровые сигналы в регистр 9. В случае преобразования входного сигнала в двоичный код коммутатор 7 обеспечивает подключение сформированного АЦП 4 кода к первым

от 1 до  $n$  входным разрядам регистра, а коммутатор 8 - сформированные АЦП 5 коды к вторым от  $n+1$  до  $2n$  разрядам регистра.

В режиме преобразования входного сигнала в код с основанием  $\sqrt{2}$  коммутатор 7 осуществляет подключение АЦП 4 к четным разрядам регистра 9, а коммутатор 8 - подключение АЦП 5 к нечетным его разрядам.

Устройство может работать в двух режимах: в режиме преобразования аналоговой величины в код с иррациональным основанием  $\sqrt{2}$  и в режиме одновременного преобразования двух независимых (в том числе и одной) аналоговых величин соответственно в два двоичных кода.

Устройство в первом режиме работает следующим образом.

Преобразованию предшествует установка в исходное состояние, при котором к первым входам масштабирующих усилителей 1 и 2 приложено входное напряжение  $U_{bx}$ , а вторые их входы подсоединенны к общей точке схемы устройства, коэффициент передачи масштабирующих усилителей имеют значения:

первый -  $\frac{1}{1+\sqrt{2}}$ , второй -  $\frac{\sqrt{2}}{1+\sqrt{2}}$ ,

а третий -  $\sqrt{2}$ , на управляемые шины 15 и 16 коммутаторов 7 и 8 подаются единичные сигналы, регистр 9 обнулен.

По первому импульсу, поступающему по шине 14 тактовых импульсов в АЦП 4, происходит сравнение напряжения  $U_{bx} \frac{1}{1+\sqrt{2}}$  с опорным напряжением  $U_o$  и одновременное с этим сравнения в АЦП 5 напряжения  $U_{bx} \frac{\sqrt{2}}{1+\sqrt{2}}$  с напряжением  $U_o \cdot \sqrt{2}$ .

По второму такту дешифраторы первого 4 и второго 5 АЦП преобразовывают полученные на выходах схем сравнения слова соответственно в четные и нечетные разряды кода с основанием  $\sqrt{2}$ , которые затем по третьему такту записываются в выходные регистры каждого из АЦП. Таким образом, на выходе первого АЦП 4 формируются четные разряды выходного кода, а на выходе АЦП 5 - нечетные разряды. Окончательное формирование цельного  $2n$ -разрядного кода с иррациональным основанием  $\sqrt{2}$  осуществляется подачей

нулевого сигнала в шину 15 коммутаторов 7 и 8, которые организовывают подключение четных и нечетных  $n$ -разрядов кода 2 с выходов АЦП на соответствующие входы регистра 9 с последующей записью.

Блок 6 осуществляет контроль правильности преобразования - единица на выходе схемы сигнализирует об ошибке в преобразовании.

Второй режим работы устройства для аналого-цифрового преобразования отличается тем, что в исходном состоянии первые входы первого 1 и второго 2 масштабирующих усилителей подсоединенны к общей точке схемы, а на вторые их входы поданы независимые входные напряжения соответственно  $U_{bx_1}$  и  $U_{bx_2}$ , коэффициенты передачи каждого из трех масштабирующих усилителей равны единице, на управляющую шину 15 подан нулевой сигнал,

По первому тактовому импульсу входные напряжения  $U_{bx_1}$  и  $U_{bx_2}$  сравниваются с напряжением  $U_n$  в схемах сравнения соответственно первого 4 и второго 5 АЦП.

Во время второго такта в каждом АЦП происходит дешифрация слова, полученного на выходах схем сравнения, а затем в третьем такте осуществляется запись в выходные регистры АЦП N1- и N2  $n$ -разрядных двоичных кодов: в первом АЦП 4-кода, соответствующего первому входному напряжению  $U_{bx_1}$ , во втором АЦП 5 - кода, соответствующего напряжению  $U_{bx_2}$ .

Вследствие приложения нулевого сигнала к шине 15 с помощью коммутаторов 7 и 8 осуществляется запись выходного кода N1 в младшие от единицы до  $n$  разрядов, а кода  $\sqrt{2}$  - в старшие от  $n+1$  до  $2n$  разрядов регистра 9 устройства для аналого-цифрового преобразования.

По сравнению с известным предлагаемое устройство обладает более широкими функциональными возможностями в связи с тем, что устройство способно преобразовывать напряжение в цифровую величину, представленную как двоичным  $n$ -разрядным кодом, так и  $2n$ -разрядным кодом с основанием  $\sqrt{2}$ , а также преобразовывать одновременно два независимых напряжения  $U_{bx_1}$  и  $U_{bx_2}$  в два N1- и N2  $n$ -разрядных двоичных кода, кроме того, обладает способностью обнаружения ошибки пре-

образования в процессе работы устройства, т.е. осуществляет контроль.

### 5 Ф о р м у л а и з о б р е т е н и я

Устройство для аналого-цифрового преобразования, содержащее первый аналого-цифровой преобразователь и источник опорного напряжения, выход которого соединен с первым входом первого аналого-цифрового преобразователя, второй вход которого является шиной тактовых импульсов, отличающееся тем, что, с целью расширения функциональных возможностей путем создания дополнительной возможности преобразования аналоговой величины в код с иррациональным основанием  $\sqrt{2}$  и контроля правильности преобразования, в него введены блок сравнения кодов, регистр, два коммутатора, второй аналого-цифровой преобразователь, первый, второй и третий масштабирующие операционные усилители, выходы которых подключены соответственно к третьему входу первого аналого-цифрового преобразователя, к первому и второму входам второго аналого-цифрового преобразователя, третий вход которого является шиной тактовых импульсов, выходы первого аналого-цифрового преобразователя соединены с соответствующими первыми информационными входами первого и второго коммутаторов и блока сравнения кодов, выходы второго аналого-цифрового преобразователя соединены с соответствующими вторыми информационными входами первого и второго коммутаторов, третий вход которого является шиной тактовых импульсов, выходы первого аналого-цифрового преобразователя соединены с соответствующими первыми информационными входами первого и второго коммутаторов и блока сравнения кодов, а первый и второй управляющие входы первого и второго коммутаторов соединены и являются соответственно первой и второй управляющими шинами, выходы первого и второго коммутаторов соединены соответственно с первым и вторым входами регистра, первые входы первого и второго масштабирующих операционных усилителей объединены и являются первой входной шиной, вторые входы являются соответственно второй и третьей входными шинами, вход третьего масштабирующего операционного усилителя подключен к выходу источника опорного напряжения, выходы блока сравнения кодов являются шиной контроля, выходы регистра являются выходной шиной.