

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3615622号
(P3615622)

(45) 発行日 平成17年2月2日(2005.2.2)

(24) 登録日 平成16年11月12日(2004.11.12)

(51) Int. Cl.⁷

G06F 7/552

F I

G06F 7/552

A

請求項の数 11 (全 22 頁)

<p>(21) 出願番号 特願平8-169322 (22) 出願日 平成8年6月28日(1996.6.28) (65) 公開番号 特開平10-21057 (43) 公開日 平成10年1月23日(1998.1.23) 審査請求日 平成15年2月28日(2003.2.28)</p>	<p>(73) 特許権者 503121103 株式会社ルネサステクノロジ 東京都千代田区丸の内二丁目4番1号 (74) 代理人 100089071 弁理士 玉村 静世 (72) 発明者 中田 邦彦 東京都小平市上水本町五丁目20番1号 株式会社日立製作所 半導体事業部内 審査官 山崎 慎一 (56) 参考文献 特開平09-274560(JP, A) (58) 調査した分野(Int. Cl.⁷, DB名) G06F 7/552</p>
---	--

(54) 【発明の名称】 マイクロコンピュータ

(57) 【特許請求の範囲】

【請求項1】

コプロセッサと、マイクロプロセッサと、ROMと、電氣的にデータを書換え可能に保持する不揮発性メモリとを1個の半導体基板に備えたマイクロコンピュータであって、

前記コプロセッサは、 n を演算値のビット数を表わす正の整数、 N を $0 < N < 2n$ となる n ビットの正の整数、 A_{in} を $0 < A_{in} < 2n$ となる n ビットの正の整数、 A_{out} を $0 < A_{out} < 2n$ となる n ビットの正の整数、 k を 0 又は正の整数とするとき、演算式が $A_{out} = f(A_{in}) \text{ mod } N + kN$ で与えられ、入力値 A_{in} と出力値 A_{out} の値の範囲を 0 以上、 $2n$ 未満の整数とする剰余演算を行う演算手段と、この演算手段による上記剰余演算を制御する制御手段とを有し、

前記 $A_{out} = f(A_{in}) \text{ mod } N + kN$ で与えられる剰余演算は、 $A_{out} = A_{in} \cdot B \cdot R - 1 \text{ mod } N + kN$ と $A_{out} = A_{in} \cdot B \text{ mod } N + kN$ の演算式で夫々与えられる剰余演算を含み、 R は $2n$ 、 $R - 1$ は $R \cdot R - 1 \text{ mod } N = 1$ を満たす $0 < R - 1 < N$ となる n ビットの正の整数、 B は $0 < B < 2n$ となる n ビットの正の整数であり、

前記マイクロプロセッサは、前記コプロセッサに前記演算 $A_{out} = A_{in} \cdot B \cdot R - 1 \text{ mod } N + kN$ に必要な入力値を設定して当該演算処理を指示し、その演算結果を利用するものであり、

前記ROMは、前記マイクロプロセッサにべき乗剰余演算を実行させるための動作プログラムを保有し、前記演算 $A_{out} = A_{in} \cdot B \cdot R - 1 \text{ mod } N + kN$ は前記べき乗剰余演算に含まれる演算であり、

10

20

前記不揮発性メモリは、前記べき乗剰余演算対象とされるデータを電氣的な書き換え可能に保持するものであることを特徴とするマイクロコンピュータ。

【請求項 2】

前記演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \pmod{N+kN}$ で与えられる剰余演算は、 $t = (A_{in} \cdot B + M \cdot N) / R$ で与えられる演算処理と、これに続いて $\text{if } t \geq R \text{ then return } t - N \text{ else return } t$ で与えられ、 $t - N$ 又は t を前記 A_{out} とする演算処理とを含み、前演算手段は、前記 $t \geq R$ を、 n ビットの t のオーバーフローによって検出することを特徴とする請求項 1 記載のデータ処理装置。

【請求項 3】

前記演算手段は、演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \pmod{N+kN}$ で与えられる剰余演算を実行するための、直列的に接続された積和演算器を備えて成るものであることを特徴とする請求項 1 記載のデータ処理装置。 10

【請求項 4】

前記演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \pmod{N+kN}$ で与えられる剰余演算は、 $t = (A_{in} \cdot B + M \cdot N) / R$ で与えられる演算処理と、これに続いて $\text{if } t \geq R \text{ then return } t - N \text{ else return } t$ で与えられ、 $t - N$ 又は t を前記 A_{out} とする演算処理とを含み、前記演算手段は、直列的に接続された積和演算器を備え、部分積の和として前記演算処理 $t = (A_{in} \cdot B + M \cdot N) / R$ を実行するものであることを特徴とする請求項 1 記載のデータ処理装置。

【請求項 5】

前記制御手段は前記直列的に接続された積和演算器を用いて乗数と被乗数が多倍長とされる多倍長乗算を選択的に実行するものであることを特徴とする請求項 4 記載のデータ処理装置。 20

【請求項 6】

前記演算手段は、前記演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \pmod{N+kN}$ における B の値を、 A_{in} 又は 1 に選択的に指定する手段を備えて成るものであることを特徴とする請求項 3 乃至 5 の何れか 1 項記載のデータ処理装置。

【請求項 7】

前記演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \pmod{N+kN}$ で与えられる剰余演算は、 $t = (A_{in} \cdot B + M \cdot N) / R$ で与えられる演算処理と、これに続いて $\text{if } t \geq R \text{ then return } t - N \text{ else return } t$ で与えられ $t - N$ 又は t を前記 A_{out} とする演算処理とを含み、前記演算手段は、前記 $t \geq R$ を、 n ビットの t のオーバーフローによって検出し、また、直列的に接続された積和演算器を備え部分積の和として前記演算処理 $t = (A_{in} \cdot B + M \cdot N) / R$ を実行し、また、前記演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \pmod{N+kN}$ における B の値を A_{in} 又は 1 に選択的に指定する手段を備えて成るものであることを特徴とする請求項 1 記載のデータ処理装置。 30

【請求項 8】

前記制御手段は前記直列的に接続された積和演算器を用いて乗数と被乗数が多倍長の多倍長乗算を選択的に実行するものであることを特徴とする請求項 7 記載のデータ処理装置。

【請求項 9】

コプロセッサと、マイクロプロセッサと、ROM と、電氣的にデータを書換え可能に保持する不揮発性メモリとを 1 個の半導体基板に備えたマイクロコンピュータであって、 40

前記コプロセッサは、演算結果 A_{out} を次の演算の入力値 A_{in} とし、演算式 $A_{out} = f(A_{in})$ で与えられる演算を実行し、 A_{in} と A_{out} の内容を各々記憶する記憶手段と、当該記憶手段に対する A_{in} と A_{out} の記憶場所の相互入れ替えを指示するフラグ手段と、前記演算式の演算実行終了後に前記フラグ手段の値を反転させることにより、 A_{in} と A_{out} の値の物理的な入れ替えに代えて、 A_{in} と A_{out} の記憶場所を論理的に入れ換える制御手段とを含み、

前記演算式 $A_{out} = f(A_{in})$ で与えられる演算は演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \pmod{N+kN}$ で与えられる剰余演算であり、

前記剰余演算は、 $t = (A_{in} \cdot B + M \cdot N) / R$ で与えられる演算処理と、これに続いて $\text{if } t \geq R$ 50

then return t-N else return tで与えられ t - N 又は t を前記 A o u t とする演算処理とを含み、前記演算手段は、直列的に接続された前記積和演算器により、部分積の和として前記演算処理 $t = (A i n \cdot B + M \cdot N) / R$ を実行するものであり、

前記マイクロプロセッサは、前記コプロセッサに前記演算 $A o u t = A i n \cdot B \cdot R - 1 \text{ mod } N + kN$ に必要な入力値を設定して当該演算処理を指示し、その演算結果を利用するものであり、

前記 R O M は、前記マイクロプロセッサにべき乗剰余演算を実行させるための動作プログラムを保有し、前記演算 $A o u t = A i n \cdot B \cdot R - 1 \text{ mod } N + kN$ は前記べき乗剰余演算に含まれる演算であり、

前記不揮発性メモリは、前記べき乗剰余演算対象とされるデータを電氣的な書き換え可能に保持するものであることを特徴とするマイクロコンピュータ。

10

【請求項 10】

コプロセッサと、マイクロプロセッサと、R O M と、電氣的にデータを書換え可能に保持する不揮発性メモリとを1個の半導体基板に備えたマイクロコンピュータであって、

前記コプロセッサは、n を演算値のビット数を表わす正の整数、N を $0 < N < 2n$ となる n ビットの正の整数、A i n を $0 < A i n < 2n$ となる n ビットの正の整数、A o u t を $0 < A o u t < 2n$ となる n ビットの正の整数、k を 0 又は正の整数とすると、演算式が $A o u t = f(A i n) \text{ mod } N + kN$ で与えられ、入力値 A i n と出力値 A o u t の値の範囲を N よりも大きな $2n$ 未満とする剰余演算を行う演算手段と、この演算手段による上記剰余演算を制御する制御手段とを備え、前記 $A o u t = f(A i n) \text{ mod } N + kN$ で与えられる剰余演算は、 $A o u t = A i n \cdot B \cdot R - 1 \text{ mod } N + kN$ の演算式で与えられる剰余演算を含み、R は $2n$ 、 $R - 1$ は $R \cdot R - 1 \text{ mod } N = 1$ を満たす $0 < R - 1 < N$ となる n ビットの正の整数、B は $0 < B < 2n$ となる n ビットの正の整数であり、前記演算手段は、演算式 $A o u t = A i n \cdot B \cdot R - 1 \text{ mod } N + kN$ 、で与えられる剰余演算を実行するための、直列的に接続された積和演算器を備え、

20

前記マイクロプロセッサは、前記コプロセッサに前記演算 $A o u t = A i n \cdot B \cdot R - 1 \text{ mod } N + kN$ に必要な入力値を設定して当該演算処理を指示し、その演算結果を利用するものであり、

前記 R O M は、前記マイクロプロセッサにべき乗剰余演算を実行させるための動作プログラムを保有し、前記演算 $A o u t = A i n \cdot B \cdot R - 1 \text{ mod } N + kN$ は前記べき乗剰余演算に含まれる演算であり、

30

前記不揮発性メモリは、前記べき乗剰余演算対象とされるデータを電氣的な書き換え可能に保持するものであることを特徴とするマイクロコンピュータ。

【請求項 11】

前記演算式 $A o u t = A i n \cdot B \cdot R - 1 \text{ mod } N + kN$ で与えられる剰余演算は、 $t = (A i n \cdot B + M \cdot N) / R$ で与えられる演算処理と、これに続いて if t > R then return t-N else return t で与えられ t - N 又は t を前記 A o u t とする演算処理とを含み、前記演算手段は、直列的に接続された前記積和演算器により、部分積の和として前記演算処理 $t = (A i n \cdot B + M \cdot N) / R$ を実行するものであることを特徴とする請求項 10 記載のマイクロコンピュータ。

40

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、剰余演算機能を備えたデータ処理装置に適用して有効なものに関し、特に、剰余乗算演算やべき乗剰余演算を用いた符号化及び復号化装置に適用して有効な技術に関するものである。

【0002】

【従来の技術】

暗号技術の一つとして公開鍵暗号技術が有る。例えば、図 14 に示されるように、送信者は、メッセージ M に対して「 $C = M^e \text{ mod } N$ 」による符号化で暗号文 C を形成し、受信

50

者は暗号文Cに対して、「 $M = C^d \bmod N$ 」による復号化でメッセージMを得る。上記符号化におけるパラメータe, Nは公開とされ、上記復号化におけるdは非公開とされる。前記符号化及び復号化のための演算式は、べき乗剰余演算であり、代表的に「 $X^Y \bmod N$ 」(X, Y, Nは正の整数)と記述する事ができる。「mod」は剰余演算を意味し、べき乗剰余演算「 $X^Y \bmod N$ 」は、 X^Y をNで除算した余りを解とするものである。

【0003】

符号化/復号化装置において、べき乗剰余演算「 $X^Y \bmod N$ 」(X, Y, Nは正の整数)を用いることにより、高度なセキュリティが得られることは、一般に知られており、例えば、池野、小山「現代暗号理論」、電子情報通信学会編(昭和61年)にその記載がある。

10

【0004】

ここで前記X, Y, Nは、通常100ビット~2000ビット程度の非常に大きな数を使用されるため、「 $X^Y \bmod N$ 」をいかにして高速に実行するかが、従来から数学、工学の分野で課題とされていた。

【0005】

その一つの解法として、次に示す〔アルゴリズム1〕が古典的に知られている。

【0006】

〔アルゴリズム1〕

```

input X, Y= $e_n e_{n-1} \dots e_1$ , N      ステップ1
A = X                                    ステップ2
B = X                                    ステップ3
for i = n-1 to 1 step -1 {              ステップ4
    A =  $A^2 \bmod N$                        ステップ5
    if  $e_i=1$  then A =  $A \cdot B \bmod N$      ステップ6
}                                         ステップ7
output A                                 ステップ8

```

20

30

このアルゴリズムにおいてnはYのビット数に対応され、 $e_n e_{n-1} \dots e_1$ はYの2進数表現である。このアルゴリズムは、概略的には、自乗の剰余乗算「 $A^2 \bmod N$ 」(ステップ5)及び剰余乗算「 $A \cdot B \bmod N$ 」(ステップ6)を組み合わせ実行され、 $e_n e_{n-1} \dots e_1$ における論理値1の個数をr(e)とすると、前記自乗の剰余乗算「 $A^2 \bmod N$ 」にn-1回、前記剰余乗算「 $A \cdot B \bmod N$ 」にr(e)-1回の演算が繰り返し行われることになる。

【0007】

このように〔アルゴリズム1〕では、べき乗剰余演算「 $X^Y \bmod N$ 」を剰余乗算「 $A \cdot B \bmod N$ 」などに分解して実行するため、「 $A \cdot B \bmod N$ 」の演算機能を実現する演算装置を用いればよい。

40

【0008】

しかしながら、A, Bも非常に大きな数であり、たとえばデータ長を各々512ビットとすると、中間結果ABが1024ビットの大きな数となる問題がある。さらに、A・BをNで割った余りを最終結果とするため、1024ビット÷512ビットという大きな値を扱う除算を実行しなければならない。ここで乗算は乗数と被乗数を分割することにより、マイクロプロセッサ等によって並列高速処理が可能であるが、除算は並列高速処理が困難であり、剰余乗算「 $A \cdot B \bmod N$ 」に分解して実行するとしても、やはりその除算処理が高速化を阻むという問題があった。

50

【0009】

特に、上記剰余乗算「 $A \cdot B \pmod{N}$ 」における除算の問題を解決するため、 N による除算を行わずに剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」を実行する以下の〔アルゴリズム2〕が知られている。ここで、 R は 2^n (n は例えば N のサイズ)であり、 $R > N$ を満たす正の整数である。

【0010】

この N による除算を行わずに剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」を実行する〔アルゴリズム2〕に至るまでの論証の詳細については、ここでは説明を詳細するが、例えば、Montgomery, P. L.: Modular Multiplication without Trial Division, Mathematics of 10
 Computation, Vol. 44, No. 170, pp. 519-521 (1985)、Duss, S.R. and Kaliski, B. S. Jr.: A Cryptographic Library for the Motorola DSP56000, Advances in Cryptology - EUROCRYPT '90, Lecture Notes in Computer Science 473, pp. 230-244, Springer-Verlag (1991)に記載がある。

【0011】

〔アルゴリズム2〕

$$N' = -N^{-1} \pmod{R}$$

ステップ1

$$M = A \cdot B \cdot N' \pmod{R}$$

ステップ2

$$t = (A \cdot B + M \cdot N) / R$$

ステップ3

if $t \geq N$ then return $t - N$ else return t ステップ4

【0012】

【発明が解決しようとする課題】

第1の問題点

上記〔アルゴリズム2〕では、そのステップ1、ステップ2で N' 、 M をあらかじめ計算しておくという前処理が必要になる。また M の値を一時的に保持する記憶装置も新たに必要になる。 30

【0013】

第2の問題点

さらに、上記〔アルゴリズム2〕において、そのステップ4で t と N との大小比較を行わなければならない、その比較のために、大きな値の t と N に対して実際に $t - N$ の減算処理を必要とするため、そのような減算処理を繰り返し行うことによって全体の演算時間が増大してしまう。

【0014】

第3の問題点

また、上記〔アルゴリズム2〕のステップ3においては、中間結果 $A \cdot B$ が A 、 B のデータ長の合計をデータ長とする大きな数となるため、これらを一時的に保持する記憶装置が新たに必要になる。さらに、〔アルゴリズム2〕では〔アルゴリズム1〕で必要であった N による除算が不要になったとは言え、ステップ3では A 、 B 、 M 、 N の大きな数どうしの乗算が必要であり、これをいかにして効率良く実現するかという課題のあることが本発明者によって見い出された。特にこれをハードウェアで実現する場合、 A 、 B 、 N の値を保持する記憶装置と、乗算を実行する演算器との間でのデータのやり取りを頻繁に行わなければならない、記憶装置やデータバスの論理回路規模を最小限に抑える必要のあることが本発明者によって見い出された。

【0015】

10

20

30

40

50

第4の問題点

さらに、〔アルゴリズム2〕で計算された剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」を用いて、べき乗剰余演算「 $X^Y \pmod{N}$ 」をいかに効率良く計算するかという課題がある。一例として、本発明者は〔アルゴリズム2〕を適用して〔アルゴリズム1〕を変形することにより、以下の〔アルゴリズム3〕を得た。

【0016】

〔アルゴリズム3〕

input $X, Y=e_n e_{n-1} \dots e_1, N, R$	ステップ1	
$B = R^2 \pmod{N}$	ステップ2	10
$A = X$	ステップ3	
$A = A \cdot B \cdot R^{-1} \pmod{N}$	ステップ4	
$B = A$	ステップ5	
for $i = n-1$ to 1 step -1 {	ステップ6	
$A = A^2 \cdot R^{-1} \pmod{N}$	ステップ7	
if $e_i=1$ then $A = A \cdot B \cdot R^{-1} \pmod{N}$	ステップ8	
}	ステップ9	20
$A = A \cdot R^{-1} \pmod{N}$	ステップ10	
output A	ステップ11	

この〔アルゴリズム3〕では、ステップ2で「 $R^2 \pmod{N}$ 」の計算が前処理として必要になる。これを例えば汎用マイクロプロセッサを用いてソフトウェアで計算した場合、計算時間がかかり、全体として〔アルゴリズム3〕の計算時間を増大させてしまうことが本発明者によって見い出された。この問題点は〔アルゴリズム1〕のステップ5、6でも同様に生じる。

【0017】

第5の問題点

前記〔アルゴリズム3〕のステップ7で「 $A^2 \cdot R^{-1} \pmod{N}$ 」を計算する際、剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」を用いて計算するためには、 B に A の値を転送するのに時間がかかることが本発明者によって明らかにされた。また、前記〔アルゴリズム3〕のステップ10では、 B の値を $B = 1$ にセットしなければならず、これによっても同様に時間がかかる。

【0018】

第6の問題点

さらに〔アルゴリズム3〕においてステップ4の「 $A = A \cdot B \cdot R^{-1} \pmod{N}$ 」、ステップ7の「 $A = A^2 \cdot R^{-1} \pmod{N}$ 」、ステップ8の「 $A = A \cdot B \cdot R^{-1} \pmod{N}$ 」では、演算結果を入力値と同じ記憶装置 A に保存しなければならない。このとき、剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」は通常瞬時には実行できず、多くのクロック数を費やして入力値 A, B, N を何度も参照しながら計算するため、途中結果および最終結果を入力値 A とは同じ記憶装置に保存できず、一時記憶値(Temp)として別の記憶装置(例えばテンポラリレジスタ)に保存する必要性が生じる。そのため、実質的な演算式は「Temp = $A \cdot B \cdot R^{-1} \pmod{N}$ 」となり、たとえばステップ8を実行するためには最後に「 $A = \text{Temp}$ 」を実行しなければならない。計算時間が増大してしまうという問題があった。この問題は〔アルゴリズム1〕のステップ5、ステップ6でも同様に生じる。

【0019】

10

20

30

40

50

本発明は上記事情に鑑みて成されたものであり、上記〔アルゴリズム1〕、〔アルゴリズム2〕、〔アルゴリズム3〕で代表されるような、上記種々の問題点を解決し、高速にべき乗剰余演算「 $X^Y \bmod N$ 」を実現することを目的とする。

【0020】

特に、上記課題を専用のハードウェアおよび汎用のマイクロプロセッサを用いて解決し、高速なべき乗剰余演算「 $X^Y \bmod N$ 」を実現することを目的とする。

【0021】

また本発明の別の目的は、上記の専用ハードウェアの実現において、その論理回路規模を最小限にすることにある。

【0022】

本発明のその他の目的は、上記専用ハードウェアをICカード用マイクロコンピュータと同一の半導体チップに搭載し、べき乗剰余演算「 $X^Y \bmod N$ 」を適用した符号化・復号化のためのマイクロコンピュータを低コストで使い易く実現することにある。

【0023】

この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

【0024】

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を説明すれば、下記の通りである。

【0025】

すなわち、べき乗剰余演算に利用されるデータ処理装置(6)は、 n を演算値のビット数を表わす正の整数、 N を $0 < N < 2^n$ となる n ビットの正の整数、 A_{i_n} を $0 \leq A_{i_n} < 2^n$ となる n ビットの正の整数、 $A_{o_u t}$ を $0 \leq A_{o_u t} < 2^n$ となる n ビットの正の整数、 k を0又は正の整数とすると、演算式が $A_{o_u t} = f(A_{i_n}) \bmod N + kN$ で与えられ、入力値 A_{i_n} と出力値 $A_{o_u t}$ の値の範囲を0以上、 2^n 未満の整数とする剰余演算を行う演算手段(32)と、この演算手段による上記剰余演算を制御する制御手段(31)とを1個の半導体基板に備えて構成される。

【0026】

一般式で与えられる前記 $A_{o_u t} = f(A_{i_n}) \bmod N + kN$ の剰余演算は、 $A_{o_u t} = A_{i_n} \cdot B \cdot R^{-1} \bmod N + kN$ と $A_{o_u t} = A_{i_n} \cdot B \bmod N + kN$ の演算式で夫々与えられる剰余演算とすることができ、このとき、 R は 2^n 、 R^{-1} は $R \cdot R^{-1} \bmod N = 1$ を満たす $0 < R^{-1} < N$ となる n ビットの正の整数、 B は $0 \leq B < 2^n$ となる n ビットの正の整数と表現できる。

【0027】

前記演算式 $A_{o_u t} = A_{i_n} \cdot B \cdot R^{-1} \bmod N + kN$ で与えられる剰余演算には、 $t = (A_{i_n} \cdot B + M \cdot N) / R$ で与えられる演算処理と、これに続いて `if t > R then return t - N else return t` で与えられ $t - N$ 又は t を前記 $A_{o_u t}$ とする演算処理とを含むことができる。図1に例示されるように、 t と R の比較においては、前記 $t > R$ を、 n ビットの t のオーバーフローによって検出する。オーバーフローの検出結果に応じて $t - N$ の演算を行えばよく、 t と N を直接の比較対象とする場合に比べて $t - N$ の減算処理の頻度を少なくでき、剰余演算速度の高速化に寄与する。

【0028】

図11及び図12に例示されるように、直列的に接続された積和演算器(33、34)を備え、部分積の和として前記演算処理 $t = (A_{i_n} \cdot B + M \cdot N) / R$ を実行することができる。これにより、部分積の一次記憶用メモリ手段を要さず、演算手段の回路規模の縮小を実現する。

【0029】

10

20

30

40

50

前記制御手段は前記直列的に接続された積和演算器を用いて乗数と被乗数が多倍長とされる多倍長乗算を選択的に実行することができる。これは、べき乗剰余演算のための「 $R^2 \bmod N$ 」の処理に必要な多倍長乗算処理に適用できる。

【0030】

前記演算手段は、図5に例示されるように、前記演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N + kN$ におけるBの値を、 A_{in} 又は1に選択的に指定する手段(16、17)を備えることができる。これにより、「 $A_{in} \cdot B \cdot R^{-1} \bmod N + kN$ 」、「 $A_{in}^2 \cdot R^{-1} \bmod N + kN$ 」又は「 $A_{in} \cdot R^{-1} \bmod N + kN$ 」を同じように演算することができ、値Bを保有するためのレジスタに値Aを転送したり、値Bを保有するためのレジスタに1を設定する処理を要さず、剰余演算処理の高速化に寄与する。

10

【0031】

マイクロコンピュータ(MCU)は、図3に例示されるように前記データ処理装置(6)と、このデータ処理装置をコプロセッサとして利用するマイクロプロセッサ(5)とを1個の半導体基板に含み、前記マイクロプロセッサは、前記データ処理装置に前記演算 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N + kN$ に必要な入力値を設定して当該演算処理を指示し、その演算結果を利用する。このマイクロコンピュータによれば、剰余乗算「 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N + kN$ 」、「 $A_{out} = A_{in}^2 \cdot R^{-1} \bmod N + kN$ 」、「 $A_{out} = A_{in} \cdot R^{-1} \bmod N + kN$ 」で与えられる演算を、積和演算器を内蔵したコプロセッサで実行し、さらにそのコプロセッサに前処理「 $R^2 \bmod N$ 」を高速に実行するための乗算機能を備え、これらのコプロセッサの演算機能を用いて、マイクロプロセッサでべき乗剰余演算「 $X^Y \bmod N$ 」を高速に実行することができる。

20

【0032】

前記マイクロプロセッサにべき乗剰余演算を実行させるための動作プログラムが格納されたROM(8)をマイクロコンピュータのチップに搭載することができる。このとき、前記演算 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N + kN$ は前記べき乗剰余演算に含まれる演算とされる。これにより、高度なセキュリティの達成に寄与するマイクロコンピュータを実現できる。

【0033】

前記べき乗剰余演算対象とされるデータを電気的な書き換え可能に保持する不揮発性メモリ(10)を更にマイクロコンピュータチップに搭載することができる。これにより、セキュリティを保つべきデータを取り扱うICカード用マイクロコンピュータとしての利用に最適化することができる。

30

【0034】

演算結果 A_{out} を次の演算の入力値 A_{in} とし、演算式 $A_{out} = f(A_{in})$ で与えられる演算を実行するデータ処理装置を、図7に例示されるように、 A_{in} と A_{out} の内容を各々記憶する記憶手段(23、24)と、当該記憶手段に対する A_{in} と A_{out} の記憶場所の相互入れ替えを指示するフラグ手段(27)と、前記演算式の演算実行終了後に前記フラグ手段の値を反転させることにより、 A_{in} と A_{out} の値の物理的な入れ替えに代えて、 A_{in} と A_{out} の記憶場所を論理的に入れ換える制御手段(28、31)とを含んで構成することができる。これにより、値 A_{in} と A_{out} の記憶場所の入れ替えを見かけ上瞬時に実行することができ、演算時間の短縮に寄与する。

40

【0035】

前記直列的に配置された積和演算器を利用した処理は以下のデータ処理装置にも適用できる。すなわち、 n を演算値のビット数を表わす正の整数、 N を $0 < N < 2^n$ となる n ビットの正の整数、 A_{in} を $0 < A_{in} < 2^n$ となる n ビットの正の整数、 A_{out} を $0 < A_{out} < 2^n$ となる n ビットの正の整数とすると、演算式が $A_{out} = f(A_{in}) \bmod N$ で与えられ、入力値 A_{in} と出力値 A_{out} の値の範囲

50

を0以上、 2^n 未満の整数とする剰余演算を行う演算手段と、この演算手段による上記剰余演算を制御する制御手段とを1個の半導体基板に備えて成るデータ処理装置である。前記 $A_{out} = f(A_{in}) \bmod N$ で与えられる剰余演算は、 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N$ の演算式で与えられる剰余演算を含み、 R は 2^n 、 R^{-1} は $R \cdot R^{-1} \bmod N = 1$ を満たす $0 < R^{-1} < N$ となる n ビットの正の整数、 B は $0 < B < 2^n$ となる n ビットの正の整数であり、前記演算手段は、演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N$ で与えられる剰余演算を実行するための、直列的に接続された積和演算器を備える。これに対する具体的な演算態様として、前記演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N$ で与えられる剰余演算は、 $t = (A_{in} \cdot B + M \cdot N) / R$ で与えられる演算処理と、これに続いて $\text{if } t \geq R$ then return $t - N$ else return t で与えられ $t - N$ 又は t を前記 A_{out} とする演算処理とを含み、前記演算手段は、直列的に接続された前記積和演算器により、部分積の和として前記演算処理 $t = (A_{in} \cdot B + M \cdot N) / R$ を実行する。これによっても同じく、部分積の一次記憶用メモリ手段などを必要とせず、演算手段の回路規模を縮小できる。

【0036】

【発明の実施の形態】

(1) 第1の実施の形態

上記〔アルゴリズム2〕では、ステップ4で t と N との大小比較を毎行なわなければならない、特に t と N の値が大きな値の時には実際に $t - N$ の減算を必要とするため、全体の計算時間が増大するという上記第2の問題点があった。第1の実施の形態においては、この問題点を解決するため、〔アルゴリズム2〕のステップ4を、 t と N との大小比較ではなく、 t と R との大小比較とするようにする。そのアルゴリズムを以下に示す。

【0037】

〔アルゴリズム4〕

$$N' = -N^{-1} \bmod R$$

ステップ1

$$M = A \cdot B \cdot N' \bmod R$$

ステップ2

$$t = (A \cdot B + M \cdot N) / R$$

ステップ3

if $t \geq R$ then return $t - N$ else return t ステップ4

上記〔アルゴリズム4〕において、 A 、 B 、 N のビット数は n ビットであり、 $R = 2^n$ (第 n ビットまでの全ビットが論理値0、第 $n + 1$ 番目のビットが論理値1とされる2進数)とされる。このアルゴリズム4は、後述する演算式「 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N + kN$ 」を実現するものであり、その処理はべき乗剰余演算のための一つのサブルーチンとして位置付けることができる。アルゴリズム4において、 $t \geq R$ ならば、 $t - N$ が A_{out} とされ、 $t < R$ ならば t が A_{out} とされる。

【0038】

上記〔アルゴリズム4〕のステップ4の大小比較と減算は、ステップ3における「 $t = (A \cdot B + M \cdot N) / R$ 」の演算結果 t が所定の値 $2^n (= R)$ 以上であるか否かを t のオーバーフローによって検出し、オーバーフローを検出したとき、ステップ3の t を $t - N$ に補正するという、「オーバーフロー補正」として特徴付けることができる。この特徴を実現する回路の一例が、図1に示されるオーバーフロー補正回路である。図2にはオーバーフロー補正回路の比較例として前記〔アルゴリズム2〕のステップ4を実現する回路のブロック図が示されている。

【0039】

先ず、図2では、 $t - N$ の減算が減算器3Aで実行され、その演算の結果、ボロー(Borrow)が発生したか否かで t と減算結果 $t - N$ のどちらかをセレクタ4Aで選択して

10

20

30

40

50

出力結果とする。従ってこの構成では $t - N$ の減算の実行は必ず必要となる。

【0040】

これに対して図1の構成では、 t の値が所定の数 n で与えられるビット数を越えているかどうかを、オーバーフロービットOVが0か1かで判断する。これが上記の t と R との大小比較に相当する。すなわち、上記の通り $R = 2^n$ であるから前記オーバーフロービットOVが1であれば $t > R$ とされ、オーバーフロービットOVが0であれば $t < R$ とされる。

【0041】

そこで $OV = 1$ でオーバーフローが発生している時だけ、減算器3で $t - N$ の減算を実行し、セクタ3で、その減算結果を選択して出力結果とする。 $OV = 0$ でオーバーフローが発生していない時には、減算器3による減算は行なわず、 t をそのままセクタ4で選択して出力結果とする。オーバーフロービットOVは、演算を制御する制御回路31にも供給されている。制御回路31は、 $OV = 1$ 又は $OV = 0$ に応じて、例えば減算器3で減算を行うか否かを制御する。減算を行う場合、その減算の完了後にセクタ4の出力を後段にラッチするように制御する。

10

【0042】

従って図1の構成では図2の構成に比べて減算を実行する頻度が低減でき、平均的な演算時間の短縮を図ることができる。

【0043】

ここで、前記〔アルゴリズム4〕で与えられる最終演算結果 t は N よりも大きくなることもある。即ち、 $R (= 2^n) > N$ であるから、ステップ3の処理を経て前記オーバーフロー補正で得られる t の値が R よりも小さく且つ N よりも大きければ、その t の値が、〔アルゴリズム4〕で与えられる演算結果 t とされる。前記〔アルゴリズム2〕の場合には直接 N と比較するため、最終的に得られる演算結果 t は必ず N よりも小さくされる。そのため、〔アルゴリズム4〕全体の演算式を「 $A \cdot B \cdot R^{-1} \bmod N + kN$ 」で表わし、補正項 kN によって前記誤差を解消することが必要になる。ここで k は0又は正の整数である。

20

【0044】

前記剰余演算式「 $A \cdot B \cdot R^{-1} \bmod N + kN$ 」は、その値 A の入力値(A_{in})と出力値(A_{out})を区別して記述すれば、演算式「 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N + kN$ 」となる。これを、一般式化すれば、「 $A_{out} = f(A_{in}) \bmod N + kN$ 」と記述することができ、入力値 A_{in} と出力値 A_{out} の値の範囲は N よりも大きな 2^n 未満とされ、 n は演算値のビット数を表わす正の整数、 N は $0 < N < 2^n$ となる n ビットの正の整数、 A_{in} は $0 < A_{in} < 2^n$ となる n ビットの正の整数、 A_{out} は $0 < A_{out} < 2^n$ となる n ビットの正の整数、 k は0又は正の整数とされる。前記 R は 2^n 、 R^{-1} は $R \cdot R^{-1} \bmod N = 1$ を満たす $0 < R^{-1} < N$ となる n ビットの正の整数、 B は $0 < B < 2^n$ となる n ビットの正の整数である。

30

【0045】

前記〔アルゴリズム4〕を使用した場合、その補正項に伴ってべき乗剰余演算「 $X^Y \bmod N$ 」を実行する〔アルゴリズム3〕を修正すると、以下に示す〔アルゴリズム5〕を得る。

40

【0046】

〔アルゴリズム5〕

input $X, Y=e_n e_{n-1} \cdots e_1, N, R$	ステップ1
$B = R^2 \bmod N$	ステップ2
$A = X$	ステップ3
$A = A \cdot B \cdot R^{-1} \bmod N + kN$	ステップ4
$B = A$	ステップ5
for $i = n-1$ to 1 step -1 {	ステップ6
$A = A^2 \cdot R^{-1} \bmod N + kN$	ステップ7
if $e_i=1$ then $A = A \cdot B \cdot R^{-1} \bmod N + kN$	ステップ8
}	ステップ9
$A = A \cdot R^{-1} \bmod N + kN$	ステップ10
$A = A \bmod N$	ステップ11
output A	ステップ12

10

前記〔アルゴリズム3〕から〔アルゴリズム5〕への変更点は、ステップ4, 7, 8, 10のそれぞれの剰余乗算の演算式を変更した他は、ステップ11を追加しただけである。ステップ11は演算結果をNよりも小さくするために追加されている。前記〔アルゴリズム5〕の演算は汎用マイクロプロセッサによって実行することも可能である。本実施例においては、専用ハードウェアとしてのコプロセッサを用いる。

【0047】

図3には、べき乗剰余演算「 $X^Y \bmod N$ 」を行うための〔アルゴリズム5〕を実行可能なマイクロコンピュータMCUの一例ブロック図が示されている。

【0048】

図3において、5はマイクロプロセッサ、6はコプロセッサ、7はクロック発生器、8はマイクロプロセッサ5が実行すべきプログラムや固定データが格納されたROM（読み出し専用メモリ又はリードオンリメモリ）、9はマイクロプロセッサ5の作業領域を提供するRAM（随時読み出し書き込み可能なメモリ又はランダムアクセスメモリ）、10は前記べき乗剰余演算「 $X^Y \bmod N$ 」を適用して符号化された情報等の保持に利用される電氣的に書き換え可能なEEPROMやフラッシュメモリなどの不揮発性メモリ（単にEEPROMと称する）、11は入出力ポート（単にI/Oポートと称する）である。マイクロプロセッサ5、コプロセッサ6、RAM8、ROM9、EEPROM10及びI/Oポート11は代表的に示されたバス12、13に共通接続されている。バス12はアドレスバスとコントロールバスを総称する。13はデータバスを意味する。クロック発生器7はクロック端子CLKから供給されるクロック信号に基づいて内部の動作基準クロック信号を生成してマイクロプロセッサ5及びコプロセッサ6に供給する。I/Oポート11はデータ入出力外部端子I/Oに結合される。Vcc, VssはマイクロコンピュータMCUの電源用外部端子、RESはマイクロコンピュータMCUのリセット用外部端子である。

【0049】

マイクロコンピュータMCUは、特に制限されないが、図3に示されている全ての機能ブロックが単結晶シリコン基板のような一つの半導体基板に形成されて成る。

【0050】

前記コプロセッサ6は、上記〔アルゴリズム5〕のステップ4、ステップ7、ステップ8、ステップ10で示された「 $A = A \cdot B \cdot R^{-1} \bmod N + kN$ 」等で記述される「剰余乗算」を実行するための専用ハードウェアとして位置付けられ、演算回路3

50

2と制御回路31を含んでいる。前記図1のオーバーフロー補正回路はコプロセッサ6に含まれる。剰余乗算の入力値A, B, R, N及び出力値Aはコプロセッサ6の中のレジスタ又はRAMなどの記憶装置に保持される。あるいは、前記RAM9に保持させるようにしてもよい。

【0051】

マイクロプロセッサ5は、公知演算命令や条件分岐命令等を実行できる汎用マイクロプロセッサであり、コプロセッサ6が実現する演算機能を使用しながら、〔アルゴリズム5〕による、べき乗剰余演算「 $X^Y \bmod N$ 」を実現する。

【0052】

図4には〔アルゴリズム5〕によってべき乗剰余演算「 $X^Y \bmod N$ 」を実行するときのマイクロプロセッサ5とコプロセッサ6による処理のフローチャートが概略的に示されている。図4においてT1及びT5は〔アルゴリズム5〕においてマイクロプロセッサ5が負担すべき演算処理とされ、C2は〔アルゴリズム5〕においてコプロセッサ6が負担すべき演算処理とされる。C2で行われる演算処理は、特に制限されないが、〔アルゴリズム5〕のステップ4, 7, 8, 10の処理とされる。マイクロプロセッサ5は、コプロセッサ6に演算を実行させるとき、それに必要な値(A, B, Nなど)を例えばコプロセッサ6内部のレジスタ等に設定する(T2)。その後マイクロプロセッサ5はコプロセッサ6に対して演算開始をコマンドなどによって指示する(T3)。コプロセッサ6はC1によって設定された入力値を用い、コマンドなどによって指示された演算処理を行う(C2)。その間、マイクロプロセッサ5はコプロセッサ6による演算の終了を待ち、或いはその他の処理を行うことができる(T4)。コプロセッサ6は、C2による演算を終了すると、それをマイクロプロセッサ5に通知する(C3)。マイクロプロセッサ5はコプロセッサ6によるC2の演算結果を用いてアルゴリズムの処理を行う(T5)。更にコプロセッサ6に負担させるべき処理が残っている場合にはT6を経て上記処理が繰り返される。

【0053】

(2)第2の実施の形態

上記〔アルゴリズム5〕において、ステップ7で示された剰余乗算「 $A^2 \cdot R^{-1} \bmod N + kN$ 」は、ステップ8で示された剰余乗算「 $A \cdot B \cdot R^{-1} \bmod N + kN$ 」においてB=Aとすることにより実現できる。しかしながら、実際に、Aに割り当てられたレジスタの値をBに割り当てられたレジスタへ転送していたのでは、演算の実行時間が増大してしまうという問題を生じる。またステップ8をfor文のループの中で繰り返し実行する場合、同一のBの値を繰り返し使用できるため、ステップ7でBの値をAの値で書き換えられない方がより効率的な演算の実行が可能となる。さらにステップ10で示された剰余乗算「 $A \cdot R^{-1} \bmod N + kN$ 」でも、同様にB=1とすることにより実現できるが、Bに1をセットするために演算の実行時間が増大してしまうという問題が生じる。これらは前記第5の問題点に対応される内容である。

【0054】

この問題点を解決するため、剰余乗算「 $A \cdot B \cdot R^{-1} \bmod N + kN$ 」を実現する回路には、Bの値の代わりにAの値又は"1"を選択できるようにする構成を採用するものである。

【0055】

図5にはその課題を解決するための演算手段のブロック図が示される。特に制限されないが、図5に示されている演算手段は、図3のコプロセッサ6が実現する一つの回路構成として位置付けることができ、単結晶シリコン基板のような一つの半導体チップに形成されたマイクロコンピュータMCUに含まれている。

【0056】

図5において15は演算器、16はセレクタ、17はコントロールレジスタ、18~20は演算用のレジスタである。セレクタ16はコントロールレジスタ17の制御ビットCB0, CB1の値に従ってレジスタ18, 19又は固定値"1"を選択して演算器13に与

10

20

30

40

50

える。コントロールレジスタ17の2ビットCB0, CB1はその論理値の組合せに応じて演算式を指定する。即ち、その設定値に応じて、剰余乗算「 $A \cdot B \cdot R^{-1} \bmod N + kN$ 」におけるBの値として、レジスタ18の値A, レジスタ19の値B、又は固定値"1"の何れかをセレクタ16を介して演算器15に供給するようになっている。コントロールレジスタ17のビットCB0, CB1に従ったセレクタの選択動作に従って、演算器15は、「 $A \cdot B \cdot R^{-1} \bmod N + kN$ 」、「 $A^2 \cdot R^{-1} \bmod N + kN$ 」又は「 $A \cdot R^{-1} \bmod N + kN$ 」を同じように演算することができる。したがって、値Bを保有するためのレジスタに値Aを転送したり、値Bを保有するためのレジスタに1を設定する処理を要しない。コントロールレジスタ15への値の設定は、例えば図3に示されるマイクロプロセッサ5によりバス12, 13を經由して行われる。

10

【0057】

図6には図5の比較例としての演算手段のブロック図が示されている。図6の場合には、剰余乗算「 $A^2 \cdot R^{-1} \bmod N + kN$ 」を実行する場合には、バスを經由してAの値をBへ転送したり、Bの値を1に設定する処理を行わなければならない。

【0058】

(3) 第3の実施の形態

上記〔アルゴリズム5〕において、ステップ8に代表される剰余乗算「 $A(A_{out}) = A(A_{in}) \cdot B \cdot R^{-1} \bmod N + kN$ 」では、演算結果(A_{out})を入力値A(A_{in})と同じ記憶装置もしくはレジスタに保存しなければならない。剰余乗算は通常瞬時には実行できず、多くのクロック数(演算ステップ数)を費やして入力値A, B, Nを何度も参照しながら計算を行うため、計算の途中結果および最終結果を入力値Aと同じ記憶装置に保存保存することはできず、一次記憶値(Temp)用の別の一次記憶装置に保存する必要が生じる。そのため、演算式「 $A = A \cdot B \cdot R^{-1} \bmod N + kN$ 」は、「Temp = $A \cdot B \cdot R^{-1} \bmod N + kN$ 」となり、ステップ8を実現するためには最後に「A = Temp」を実行しなければならない。計算時間が増大してしまうという問題が本発明者によって見い出されている。これは前記第6の問題点に対応される。この問題点は〔アルゴリズム5〕のステップ4, 7, 10でも同様に生じる。

20

【0059】

図7には上記問題点の解決に着目した演算手段のブロック図が示される。特に制限されないが、図7に示されている演算手段は図3のコプロセッサ6が実現する一つの回路構成として位置付けることができ、単結晶シリコン基板のような一つの半導体チップに形成されたマイクロコンピュータMCUに含まれる。

30

【0060】

図7において、22は演算器、23と24は前記値Aを格納するレジスタと一次記憶値Temp用のテンポラリレジスタに交互に切換え利用されるレジスタ、35は値Bを格納する為に利用されるレジスタ、26は値Nを格納するために利用されるレジスタである。レジスタ23~26と演算器22はコプロセッサ内部のバス40に共通接続されている。

【0061】

図7においてS1はレジスタ23の選択信号、S2はレジスタ24の選択信号である。Rtmpは一次記憶値Tempに対するアクセス信号、Raは値Aに対するアクセス信号である。アクセス信号Rtmp, Raは、マイクロプロセッサがコプロセッサに与えたコマンドに応じて制御回路31が出力する演算制御信号の一種とされる。

40

【0062】

29, 30はセレクタである。セレクタ29, 30は、フラグ27の値に従ってアクセス信号Ra又はRtmpを選択し、選択した信号をレジスタ選択信号S1, S2として出力する。フラグ27が"1"のとき、セレクタ29はアクセス信号Raをレジスタ選択信号S1として選択し、セレクタ30はアクセス信号Rtmpをレジスタ選択信号S2として選択する。フラグ27が"0"の時はセレクタ29, 30による選択状態はその逆にされ

50

る。

【0063】

前記フラグ27の設定はフラグ反転制御ロジック28によって行われる。このフラグ反転制御ロジック28は、例えば、前記制御回路31に含まれ、演算の手順を制御するシーケンサが剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」の終了タイミングを示したとき、それに同期してフラグ27の状態を反転制御する。

【0064】

このように、前記レジスタ23と24は剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」の度に交互に値A又は一次記憶値Tempの格納用に割り当てられる。例えば、レジスタ23が値Aの格納に使用されている時、レジスタ24は一次記憶値Tempの格納に使用され、剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」の実行終了時に、アクセス信号Ra, Rtmpに対する選択信号S1, S2の対応が切り換えられるように制御される。このレジスタ機能の交換は、図示されるように、1ビットのフラグ27を剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」の実行終了時に反転させることにより制御される。これにより、値A, Tempの内容の入れ換えを見かけ上瞬時に実行することができ、演算時間の短縮に寄与する。

【0065】

図8は図7の演算手段に対する比較例を示すものである。図8に示される演算手段において、剰余乗算「 $A \cdot B \cdot R^{-1} \pmod{N}$ 」の実行結果は、まず一時記憶値Tempのために固定的に割り当てているテンポラリレジスタに格納され、そのテンポラリレジスタの値Tempが、値A専用のレジスタに転送されて、値Aのレジスタが最終結果を保持する。そのようなデータ転送には少なからず時間を要する。

【0066】

図9には図7のレジスタ23~26をRAM32で実現する場合のコプロセッサの例が示される。

【0067】

特に制限されないが、図9に示されているコプロセッサは、図3のマイクロコンピュータMCUのコプロセッサ6に適用される一つの回路構成として位置付けることができ、前記同様に、単結晶シリコン基板のような一つの半導体チップに形成されたマイクロコンピュータMCUに含まれている。

【0068】

図9において50はRAMであり、同図には記憶領域23M~26Mが代表的に示されている。記憶領域23M, 24Mは交互に前記値Aを格納する領域と演算の途中結果である一次記憶値Tempを格納する領域に切換え利用される。記憶領域25Mは値Bを格納する為に利用され、記憶領域26Mは値Nを格納するために利用される。各記憶領域23M~26Mは演算回路内部のバス27を介して、代表的に示された演算器22に接続されている。RAM50に対するアクセス制御はバス52, 53を介して行われる。アドレス信号としてAmsb~A0の所定ビットのアドレス信号によってRAM50のアダレッシングが行われる。

【0069】

コントロールレジスタ51にはマイクロプロセッサ5から供給されたコマンドが設定され、制御回路31がそれを解釈して、演算器22などに対する制御信号を生成する。

【0070】

前記記憶領域23M~26Mに対する選択情報は、特に制限されないが、アドレス信号の最上位側の2ビットAmsb, Amsb-1とされる。ここで、Amsb=1のとき、フラグ27の論理値に応じてAmsb-1の論理値を強制的に反転させるためにアンドゲート54及び排他的論理和ゲート55が設けられ、そのゲート55の出力A'msa-1がAmsa-1に代えてRAM50に供給される。Amsb=1, A'msb-1=0で記憶領域23M、Amsb=1, A'msb-1=1で記憶領域24M、Amsb=0, A'msb-1=0で記憶領域25M、Amsb=0, A'msb-1=1で記憶領域26

10

20

30

40

50

Mを選択する。コプロセッサの動作プログラム上において、 $A_{msb} = 1$, $A_{msb-1} = 0$ は値 A の格納領域を指し、 $A_{msb} = 1$, $A_{msb-1} = 1$ は temp の格納領域を指す。

【0071】

前記フラグ 27 の設定はフラグ反転制御ロジック 28 によって行われる。このフラグ反転制御ロジック 28 は、例えば、演算の手順を制御する制御回路 31 内部のシーケンサが剰余乗算「 $A \cdot B \cdot R^{-1} \bmod N$ 」の終了タイミングを示したとき、それに同期してフラグ 27 の状態を反転制御する。

【0072】

これにより、前記記憶領域 23 M , 24 M はそれぞれ排他的に値 A の格納、又は一次記憶値 Temp の格納に使用される。例えば、フラグ 27 が 0 のとき、記憶領域 23 M が値 A の格納に、記憶領域 24 M が Temp の格納に使用される。剰余乗算の実行終了時にフラグ 27 の値が 1 に反転されると、次の演算では、記憶領域 23 M が値 temp の格納に、記憶領域 24 M が値 A の格納に使用される。これにより、レジスタに代えて RAM 50 を用いる場合にも、値 A , Temp の内容の入れ換えを見かけ上瞬時に実行することができる。

10

【0073】

(4) 第 4 の実施の形態

上記〔アルゴリズム 5〕において、ステップ 8 に代表される剰余乗算「 $A = A \cdot B \cdot R^{-1} \bmod N + kN$ 」を実行するためのアルゴリズムは、前記〔アルゴリズム 4

20

【0074】

前記〔アルゴリズム 5〕のステップ 1、ステップ 2 で N' , M を予め用意しなければならない。また大きな値を採る M は演算時点まで保持されなければならない。また、前記〔アルゴリズム 5〕のステップ 3 においては、中間結果 AB は、値 A , B のデータ長の合計をデータ長とする大きな数となるため、これらを一時的に保持するにはそれに応じた記憶装置が必要になる。これらは、前記第 1 の問題点に対応される。

【0075】

また、前記〔アルゴリズム 5〕のステップ 3 では A , B , M , N の大きな数どうしの乗算が必要であり、これをいかにして効率良く実現するかという課題があった。特にこれをハードウェアで実現する場合、A , B , N の値を保持する記憶装置と、乗算を実行する演算器との間でデータのやりとりを頻繁に行なわなければならない、記憶装置やデータパスの論理回路規模を最小限に抑えるための考慮が必要である。これは前記第 3 の問題点に対応される。

30

【0076】

ここでは、それらの問題点を解決するための手段として、先ず、前記 A , B , M , N の値の大きな数どうしの乗算を効率良く実現するための原理について説明する。

【0077】

図 10 には値 B , M のブロック分割の例が示されている。図 10 においては、n ビット長の B , M を各々 L ビット長のブロックに分割した状態が図示されている。これにより、B , M は各々 n/L 個のブロックに分割される。例えば n は 512 ビット、L は 32 ビットのような値とされる。

40

【0078】

このブロック分割を用いて、〔アルゴリズム 4〕のステップ 3 で記述された演算式「 $(A \cdot B + M \cdot N) / R$ 」に、部分積に分解する変形を施すと、以下ようになる。下記に示された式の変形結果は専ら部分積の項の形式が把握できる範囲で記載を省略してある。

【0079】

$$\begin{aligned}
 (A \cdot B + M \cdot N) / R &= (A \cdot (2^{n-L} \cdot B_{n/L-1} + \dots + 2^L \cdot B_1 + B_0) + (2^{n-L} \cdot M_{n/L-1} + \dots + 2^L \cdot M_1 + M_0) \cdot N) / R \\
 &= (\dots ((A \cdot B_0 + M_0 \cdot N) / 2^L + (A \cdot B_1 + M_1 \cdot N)) / 2^L + \dots + (A \cdot B_{n/L-1} + M_{n/L-1} \cdot N)) / 2^L
 \end{aligned}$$

この変形式より明らかなように、演算「 $(A \cdot B_i + M_i \cdot N) / 2^L$ 」を n / L 回繰り返して実行すれば、「 $(A \cdot B + M \cdot N) / R$ 」を実現できることになる。

【0080】

図11には前記部分積による演算「 $(A \cdot B_i + M_i \cdot N) / 2^L$ 」を実行する為の演算手段に着目したコプロセッサの更に別の例が示されている。特に制限されないが、図11に示されているコプロセッサは、図3のコプロセッサ6に適用される一つの回路構成として位置付けることができ、前記同様に、単結晶シリコン基板のような一つの半導体チップに形成されたマイクロコンピュータMCUに含まれる。

10

【0081】

図11において、33は第1の積和演算器、34は第2の積和演算器、35は一次記憶値Tempを保持するテンポラリレジスタ、36は値Aの格納に利用されるレジスタ、37は値Bの格納に利用されるレジスタ、38は値Nの格納に利用されるレジスタである。39はMi生成ロジック、40はMi生成ロジック39で生成された値Miを保持するラッチ、41は「 $\div 2^L$ 」を行うためのシフト回路である。

【0082】

図11に示される回路は図9に示される態様のブロック分割に基づいて演算「 $(A \cdot B_i + M_i \cdot N) / 2^L$ 」を実行する回路である。先ず、第1の積和演算器33は、レジスタ35の値Temp、レジスタ36の値A、レジスタ37の値Biを入力として、積和演算「 $Temp + A \cdot B_i$ 」を実行する。その演算結果は値Temp2として次段の第2の積和演算器34へ送られる。値Temp2は $n + L$ ビット長の整数である。一方、Mi生成ロジック39は、Lビット長の数A0, Bi, N0を入力としてLビットの整数Miを生成し、この正数Miはレジスタ40に一時的に保持される。第2の積和演算器34は、前記Temp2, N, Miを入力として、積和演算「 $Temp2 + M_i \cdot N$ 」を実行する。 $n + L$ ビット長の演算結果の下位Lビットは全て0であり、これをシフタ41によって消去して(すなわち 2^L で割って)、nビット長の結果が値Tempとしてレジスタ35に送られ保持される。

20

30

【0083】

以上の動作を n / L 回繰り返して実行すれば、演算「 $(A \cdot B + M \cdot N) / R$ 」が実現できる。これによれば、nビットの整数Mをあらかじめ計算して保持する必要はなく、Lビット長のMiのみを積和演算器33の計算中に求めてレジスタ40に保持すればよく、値Mの計算時間の削除、および値Mを保持する記憶手段の規模を縮小することができる。さらに、積和演算器33と積和演算器34を直列的に接続して連続的に動作させることにより、 $n + L$ ビット長の間接結果Temp2を一時的に保持する記憶手段を特別に設けることも必要なくなる。

【0084】

図12には前記部分積による演算「 $(A \cdot B_i + M_i \cdot N) / 2^L$ 」を実行する為の演算部に着目したコプロセッサの更に別の例が示される。特に制限されないが、図12に示されているコプロセッサは、図3のコプロセッサ6に適用される一つの回路構成として位置付けることができ、前記同様に、単結晶シリコン基板のような一つの半導体チップに形成されているマイクロコンピュータMCUに含まれる。

40

【0085】

図12の例は、図11のコプロセッサに対し、レジスタ35~38を積和演算器33、34にバス40で接続した点が相違される。したがって前記レジスタ35~38をRAM42で構成することができるようになる。これにより、半導体チップ上のレジスタ面積の低減が可能となる。また、この構成においては、特にバス40によるデータ転送量が多いた

50

め、バス幅が大きくなって半導体チップの面積が大きくなるようにする必要が生じるが、図11の例で示したように積和演算器33と積和演算器34を直列的に接続することにより、中間結果Temp2をバスを用いて転送することが不要になるため、バスによるデータ転送量の低減を図ることができる。

【0086】

(5) 第5の実施の形態

図11又は図12のコプロセッサの例において、第1の積和演算器33でTemp = 0、第2の積和演算器34で $M_i \cdot N = 0$ 、さらにセレクタ41による「 $\div 2^L$ 」の動作を行わないことにより、同図に示される演算手段を、「 $A \cdot B_i$ 」のような多倍長乗算（小さな数 B_i とその多倍長に相当する大きな数Aとの乗算）を実行する回路として使用することができる。これは、前記第4の問題点を解決するための一つ的手段とされる。「 $A \cdot B_i$ 」のような多倍長乗算演算は、例えば〔アルゴリズム5〕のステップ2の演算「 $R^2 \bmod N$ 」をマイクロプロセッサを用いて実行するとき適用されることにより、その演算の高速化を図ることができる。

10

【0087】

即ち、図13には「 $R^2 \bmod N$ 」の計算の概念図が示されている。図13において、 $R = 2^n$ 、 $n = 512$ とされ、Nは512ビット、 R^2 は最上位ビットだけが1で下位側1024ビット全てが0の値とされる。マイクロプロセッサで演算「 $R^2 \bmod N$ 」を行うとき、大きな数の R^2 を同様に大きな数のNで直接に除算するのは効率的でないから、被除数を最上位側から64ビット単位のブロックとして把握し、また、除数を最上位側から32ビット単位のブロックとして把握し、順次上位側のブロック同士を対象に除算を行い、それによって得られる値を商の概数として把握する。図13において例えば $Q (= Da \div Na)$ を商の概数として把握する。概略的には、 R^2 の上位側に対して「 $Q \cdot Na$ 」を減算し、その減算結果の上位側に対して「 $Q \cdot Nb$ 」を減算する。「 $Q \cdot Nb$ 」の減算結果に対して同様の処理を行い、更にその結果の対して同様の処理を繰り返すという手法によって、「 $R^2 \bmod N$ 」の結果を得ることができる。実際にはその途上で、余剰ビットを消去するための減算処理が介在される。このとき、図13の例に従えば、前記演算「 $Q \cdot Nb$ 」の処理は、第1回目では32ビットと480ビットという大きな数の乗算処理とされる。しかもそのような大きな数の乗算処理は何回も繰り返される。このとき、図11や図12に示されるコプロセッサによって演算可能な前記「 $A \cdot B_i$ 」のような多倍長乗算演算を利用することにより、換言すれば、そのような多倍長乗算演算をコプロセッサに負担させれば、〔アルゴリズム5〕におけるステップ2の演算「 $R^2 \bmod N$ 」をマイクロプロセッサを用いて実行するとき、その演算処理の高速化を図ることができる。

20

30

【0088】

以上本発明者によって成された発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。図1、5、7、9、11、12に基づいて説明した内容は、それぞれに対応される課題の解決手段を理解し易くするために、コプロセッサの別々の回路構成であるかのように説明してきたが、それらの構成は全てを又は選択的に複数種類の構成を一つのコプロセッサで実現できることは言うまでもない。

40

【0089】

また、値A、B、Nのビット数は512ビットに限定されず、それ以上のビット数を利用可能であることは言うまでもない。また、べき乗剰余演算を実現するためのハードウェア構成は上記の各種実施の形態に限定されず適宜変更可能である。

【0090】

また、上記説明した演算技術は、特に図示はしないが、前記アルゴリズム2を採用しないところのアルゴリズム1に従ったべき乗剰余演算を行うコプロセッサやマイクロコンピュータ等のデータ処理装置にも適用することができる。

【0091】

50

さらに、上記説明では補正項 kN を用いる場合を一例としたが、前記直列的に配置された積和演算器 33、34 を利用した処理は、前記アルゴリズム 3 に基づいてべき乗剰余演算を行う以下のデータ処理装置にも適用できる。すなわち、 n を演算値のビット数を表わす正の整数、 N を $0 < N < 2^n$ となる n ビットの正の整数、 A_{in} を $0 \leq A_{in} < 2^n$ となる n ビットの正の整数、 A_{out} を $0 \leq A_{out} < 2^n$ となる n ビットの正の整数とすると、演算式が $A_{out} = f(A_{in}) \bmod N$ で与えられ、入力値 A_{in} と出力値 A_{out} の値の範囲を N よりも大きな 2^n 未満とする剰余演算を行う演算手段と、この演算手段による上記剰余演算を制御する制御手段とを 1 個の半導体基板に備えて成るデータ処理装置である。前記 $A_{out} = f(A_{in}) \bmod N$ で与えられる剰余演算は、 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N$ の演算式で与えられる剰余演算を含み、 R は 2^n 、 R^{-1} は $R \cdot R^{-1} \bmod N = 1$ を満たす $0 < R^{-1} < N$ となる n ビットの正の整数、 B は $0 \leq B < 2^n$ となる n ビットの正の整数であり、前記演算手段は、演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N$ で与えられる剰余演算を実行するための、直列的に接続された積和演算器 33、34 を備える。これに対する具体的な演算態様として、前記演算式 $A_{out} = A_{in} \cdot B \cdot R^{-1} \bmod N$ で与えられる剰余演算は、 $t = (A_{in} \cdot B + M \cdot N) / R$ で与えられる演算処理と、これに続いて $\text{if } t \cdot R \text{ then return } t - N \text{ else return } t$ で与えられ $t - N$ 又は t を前記 A_{out} とする演算処理を含み、前記演算手段は、直列的に接続された前記積和演算器 33、34 により、部分積の和として、前記演算処理 $t = (A_{in} \cdot B + M \cdot N) / R$ を実行する。これによっても同じく、部分積の一次記憶用メモリ手段などを必要とせず、演算手段の回路規模を縮小できる。

【0092】

本発明はコプロセッサやマイクロコンピュータの他に、ICカード、符号化・復号化装置若しくは暗号化・復号化装置などに広く適用することができる。

【0093】

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

【0094】

すなわち、高速にべき乗剰余演算「 $X^Y \bmod N$ 」を実現することができる。

【0095】

また、べき乗剰余演算に為の上記の専用ハードウェアの実現において、その論理回路規模を最小限にすることができる。

【0096】

更に、上記専用ハードウェアを IC カード用マイクロコンピュータと同一の半導体チップに搭載し、べき乗剰余演算「 $X^Y \bmod N$ 」を適用した符号化・復号化のためのマイクロコンピュータを低コストで使い易く実現することができる。

【0097】

そして、マイクロプロセッサを搭載するマイクロコンピュータにおいて、剰余乗算 $A = A \cdot B \cdot R^{-1} \bmod N + kN$ 、 $A = A^2 \cdot R^{-1} \bmod N + kN$ 、 $A = A \cdot R^{-1} \bmod N + kN$ で与えられる演算を、積和演算器を内蔵したコプロセッサで実行し、さらに同一のコプロセッサに前処理 $R^2 \bmod N$ を高速に実行するための乗算機能を備え、これらのコプロセッサの演算機能を用いて、マイクロプロセッサでべき乗剰余演算 $X^Y \bmod N$ を高速に実行することができる。

【図面の簡単な説明】

【図 1】オーバフロー補正回路の一例を示すブロック図である。

【図 2】オーバフロー補正回路に対する比較例のブロック図である。

【図 3】べき乗剰余演算「 $X^Y \bmod N$ 」を行うためのアルゴリズム 5 を実行可能なマイクロコンピュータの一例ブロック図である。

10

20

30

40

50

【図4】3図のマイクロコンピュータにおいてアルゴリズム5に従ってべき乗剰余演算「 $X^Y \bmod N$ 」を行うときのマイクロプロセッサとコプロセッサの概略的な処理の流れを示すフローチャートである。

【図5】複数種類の剰余乗算「 $A \cdot B \cdot R^{-1} \bmod N + kN$ 」、「 $A^2 \cdot R^{-1} \bmod N + kN$ 」又は「 $A \cdot R^{-1} \bmod N + kN$ 」を選択的に実行できるコプロセッサの演算手段を示すブロック図である。

【図6】図5の演算手段に対する比較例を示すブロック図である。

【図7】 $A = A \cdot B \cdot R^{-1} \bmod N + kN$ などの演算において入力レジスタとテンポラリレジスタとのレジスタ機能交換を実現する演算手段の一例を示すブロック図である。

10

【図8】図7の演算手段に対する比較例を示すブロック図である。

【図9】図7のレジスタをRAMに置き換えてレジスタ機能交換を実現する演算手段の一例を示すブロック図である。

【図10】部分積のために値B, Mをブロック分割した例を示す説明図である。

【図11】部分積により $(A \cdot B_i + M_i \cdot N) / 2^L$ を実行するための演算手段を含むコプロセッサのブロック図である。

【図12】部分積により $(A \cdot B_i + M_i \cdot N) / 2^L$ を実行するための別の演算手段を含むコプロセッサのブロック図である。

【図13】 $R^2 \bmod N$ の計算の概念を示す説明図である。

【図14】べき乗剰余演算を適用する符号化、復号化装置の概略説明図である。

20

【符号の説明】

3 演算器

4 セレクタ

MCU マイクロコンピュータ

5 マイクロプロセッサ

6 コプロセッサ

15 演算器

16 セレクタ

17 コントロールレジスタ

CB, CB2 制御ビット

30

18 ~ 20 レジスタ

22 演算器

23 ~ 26 レジスタ

27 フラグ

28 フラグ反転制御ロジック

29, 30 セレクタ

Ra, Rtmp アクセス信号

S1, S2 レジスタ選択信号

31 制御回路

50 RAM

40

23M ~ 26M 記憶領域

51 コントロールレジスタ

33 第1の積和演算器

34 第2の積和演算器

35 ~ 38 レジスタ

39 Mi生成ロジック


40 レジスタ

41 シフタ

42 RAM


【図1】

【図1】




【図2】

【図2】




【図4】

【図4】




【図3】

【図3】




【図5】

【図5】




【図6】


【図6】




【図7】




【図8】




【図10】




【図9】



【図11】




【図12】



【 図 1 3 】

【 図 1 3 】



$R^2 \bmod N$ の計算概念図

【 図 1 4 】

【 図 1 4 】

