

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6059551号
(P6059551)

(45) 発行日 平成29年1月11日(2017.1.11)

(24) 登録日 平成28年12月16日(2016.12.16)

(51) Int.Cl. F I
H03H 11/20 (2006.01) H03H 11/20 A

請求項の数 5 (全 18 頁)

<p>(21) 出願番号 特願2013-28156 (P2013-28156) (22) 出願日 平成25年2月15日(2013.2.15) (65) 公開番号 特開2013-192218 (P2013-192218A) (43) 公開日 平成25年9月26日(2013.9.26) 審査請求日 平成28年1月18日(2016.1.18) (31) 優先権主張番号 特願2012-30366 (P2012-30366) (32) 優先日 平成24年2月15日(2012.2.15) (33) 優先権主張国 日本国(JP)</p>	<p>(73) 特許権者 591128453 株式会社メガチップス 大阪府大阪市淀川区宮原一丁目1番1号 (74) 代理人 100088672 弁理士 吉竹 英俊 (74) 代理人 100088845 弁理士 有田 貴弘 (72) 発明者 柳澤 暢大 千葉県千葉市美浜区中瀬一丁目三番地 川 崎マイクロエレクトロニクス株式会社 幕 張本社内 審査官 鬼塚 由佳</p>
---	--

最終頁に続く

(54) 【発明の名称】 位相補間器

(57) 【特許請求の範囲】

【請求項1】

第1のトランジスタと第2のトランジスタとのソースが共通に接続されたソースカップルノードに供給される動作電流を、ゲートに入力される入力信号に応じて分配する第1ないし第4の差動対と、

複数の電流源と、

前記第1ないし第4の差動対のソースカップルノードと前記複数の電流源との間の接続を切り替える複数のスイッチとを備え、

前記第1の差動対の第1および第2のトランジスタのゲートに、それぞれ、第1の入力信号および該第1の入力信号の逆相の第2の入力信号を入力し、前記第2の差動対の第1および第2のトランジスタのゲートに、それぞれ、前記第2および第1の入力信号を入力し、前記第3の差動対の第1および第2のトランジスタのゲートに、それぞれ、前記第1の入力信号の位相と前記第2の入力信号の位相との間の位相を有する第3の入力信号および該第3の入力信号の逆相の第4の入力信号を入力し、前記第4の差動対の第1および第2のトランジスタのゲートに、それぞれ、前記第4および第3の入力信号を入力し、

前記第1ないし第4の差動対の前記第1のトランジスタのドレインを共通に第1の負荷抵抗に接続して第1の出力ノードとし、前記第1ないし第4の差動対の前記第2のトランジスタのドレインを共通に第2の負荷抵抗に接続して第2の出力ノードとし、

前記複数のスイッチを制御コードの複数の値のそれぞれに応じてオンオフし、前記第1および第2の差動対から選択された第1の被選択差動対と前記第3および第4の差動対か

10

20

ら選択された第2の被選択差動対とのソースカップルノードに、前記動作電流として、前記複数の電流源から各々選択された電流源の電流を合成した電流を供給することにより、前記第1および第2の出力ノードから差動出力信号を出力する位相補間器であって、

前記第1ないし第4の差動対の各々のソースカップルノードと基準電圧との間に安定化容量を接続し、

前記各々のソースカップルノードに接続する安定化容量は、同一のソースカップルノードに接続される寄生容量の容量値の最大値以上の容量値を有することを特徴とする位相補間器。

【請求項2】

第1のトランジスタと第2のトランジスタとのソースが共通に接続されたソースカップルノードに供給される動作電流を、ゲートに入力される入力信号に応じて分配する第1ないし第4の差動対と、

複数の電流源と、

前記第1ないし第4の差動対のソースカップルノードと前記複数の電流源との間の接続を切り替える複数のスイッチとを備え、

前記第1の差動対の第1および第2のトランジスタのゲートに、それぞれ、第1の入力信号および該第1の入力信号の逆相の第2の入力信号を入力し、前記第2の差動対の第1および第2のトランジスタのゲートに、それぞれ、前記第2および第1の入力信号を入力し、前記第3の差動対の第1および第2のトランジスタのゲートに、それぞれ、前記第1の入力信号の位相と前記第2の入力信号の位相との間の位相を有する第3の入力信号および該第3の入力信号の逆相の第4の入力信号を入力し、前記第4の差動対の第1および第2のトランジスタのゲートに、それぞれ、前記第4および第3の入力信号を入力し、

前記第1ないし第4の差動対の前記第1のトランジスタのドレインを共通に第1の負荷抵抗に接続して第1の出力ノードとし、前記第1ないし第4の差動対の前記第2のトランジスタのドレインを共通に第2の負荷抵抗に接続して第2の出力ノードとし、

前記複数のスイッチを制御コードの複数の値のそれぞれに応じてオンオフし、前記第1および第2の差動対から選択された第1の被選択差動対と前記第3および第4の差動対から選択された第2の被選択差動対とのソースカップルノードに、前記動作電流として、前記複数の電流源から各々選択された電流源の電流を合成した電流を供給することにより、前記第1および第2の出力ノードから差動出力信号を出力する位相補間器であって、

前記第1ないし第4の差動対の各々のソースカップルノードと基準電圧との間に安定化容量を接続し、

前記各々のソースカップルノードに接続する安定化容量は、同一のソースカップルノードに接続される寄生容量の容量値が最大の場合の該同一のソースカップルノードの電位の揺れの振幅を、安定化容量が接続されないときに比較して1/2以下に抑える容量値を有することを特徴とする位相補間器。

【請求項3】

第1のトランジスタと第2のトランジスタとのソースが共通に接続されたソースカップルノードに供給される動作電流を、ゲートに入力される入力信号に応じて分配する第1ないし第4の差動対と、

複数の電流源と、

前記第1ないし第4の差動対のソースカップルノードと前記複数の電流源との間の接続を切り替える複数のスイッチとを備え、

前記第1の差動対の第1および第2のトランジスタのゲートに、それぞれ、第1の入力信号および該第1の入力信号の逆相の第2の入力信号を入力し、前記第2の差動対の第1および第2のトランジスタのゲートに、それぞれ、前記第2および第1の入力信号を入力し、前記第3の差動対の第1および第2のトランジスタのゲートに、それぞれ、前記第1の入力信号の位相と前記第2の入力信号の位相との間の位相を有する第3の入力信号および該第3の入力信号の逆相の第4の入力信号を入力し、前記第4の差動対の第1および第2のトランジスタのゲートに、それぞれ、前記第4および第3の入力信号を入力し、

10

20

30

40

50

前記第 1 ないし第 4 の差動対の前記第 1 のトランジスタのドレインを共通に第 1 の負荷抵抗に接続して第 1 の出力ノードとし、前記第 1 ないし第 4 の差動対の前記第 2 のトランジスタのドレインを共通に第 2 の負荷抵抗に接続して第 2 の出力ノードとし、

前記複数のスイッチを制御コードの複数の値のそれぞれに応じてオンオフし、前記第 1 および第 2 の差動対から選択された第 1 の被選択差動対と前記第 3 および第 4 の差動対から選択された第 2 の被選択差動対とのソースカップルノードに、前記動作電流として、前記複数の電流源から各々選択された電流源の電流を合成した電流を供給することにより、前記第 1 および第 2 の出力ノードから差動出力信号を出力する位相補間器であって、

前記第 1 ないし第 4 の差動対の各々のソースカップルノードと基準電圧との間に安定化容量を接続し、

10

前記各々のソースカップルノードに接続する安定化容量は、同一のソースカップルノードに供給される動作電流が最大の場合の該同一のソースカップルノードの電位の揺れの振幅を、安定化容量が接続されないときに比較して 1 / 2 以下に抑える容量値を有することを特徴とする位相補間器。

【請求項 4】

前記第 1 および第 2 の差動対のソースカップルノードに接続した前記安定化容量の容量値が互いに等しく、前記第 3 および第 4 の差動対のソースカップルノードに接続した前記安定化容量の容量値が互いに等しいことを特徴とする請求項 1 ないし 3 のいずれかに記載の位相補間器。

【請求項 5】

20

前記複数のスイッチは、前記第 1 および第 2 の被選択差動対を選択する第 1 のスイッチと、前記複数の電流源の各々が該第 1 および第 2 の被選択差動対の一方に電流を供給するように接続する第 2 のスイッチとを含むことを特徴とする請求項 1 ないし 4 のいずれかに記載の位相補間器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、位相の異なる複数の差動入力信号の間の位相を補間して所定の位相を持つ差動出力信号を生成する位相補間器（フェイズインタポレータ）に関するものである。

【背景技術】

30

【0002】

図 1 2 は、従来の位相補間器の構成を表す一例の回路図である。同図に示す位相補間器 3 2 は、図 1 3 に示すように、位相を 2 組の差動入力信号 I , I b および Q , Q b によって分割される第 1 ~ 第 4 象限に分け、各々の象限において直流電流源を共用しつつ、制御コード（制御信号）に従って、各々位相の異なる差動入力信号 I , I b および Q , Q b の間の位相を補間して、制御コードに対応する所定の位相を持つ差動出力信号 O U T P , O U T N を生成するものである。

【0003】

位相補間器 3 2 は、4 つの差動対 1 2 - 1 ~ 1 2 - 4 と、1 6 個の電流源 1 4 - 1 ~ 1 4 - 1 6 と、スイッチ群（複数のスイッチ）1 6 と、2 つの負荷抵抗 1 8 A , 1 8 B とによって構成されている。各々の差動対 1 2 - 1 ~ 1 2 - 4 は、2 つの N M O S （N 型 M O S トランジスタ）2 0 A , 2 0 B を備えている。スイッチ群 1 6 は、4 つの象限切替スイッチ 2 2 - 1 ~ 2 2 - 4 と、1 6 対の位相切替スイッチ 2 4 - 1 N , 1 P ~ 2 4 - 1 6 N , 1 6 P とを備えている。

40

【0004】

差動入力信号 I , I b および Q , Q b は、図 1 4 に示すように、差動入力信号 I , Q , I b , Q b の順序で、それぞれ 9 0 ° の位相差を持つサイン波、もしくは、サイン波に近い波形を持つ 4 相の信号であり、その振幅は同じものが想定されている。また、制御コードは、象限切替スイッチ 2 2 - 1 ~ 2 2 - 4 のオンオフを制御する象限切替信号と、位相切替スイッチ 2 4 - 1 N , 1 P ~ 2 4 - 1 6 N , 1 6 P のオンオフを制御する位相切替信

50

号とを含む。

【0005】

第1象限では、象限切替信号に従って、象限切替スイッチ22-1および22-3がオンとされ、差動対12-1, 12-3が選択される。また、位相切替信号に従って、位相切替スイッチ24-1N, 1P~24-16N, 16Pがオンまたはオフに切り替えられ、各々の差動対12-1, 12-3に接続される電流源の個数が決定される。つまり、位相切替スイッチ24-1N, 1Pは、位相切替信号に従って一方がオン、他方がオフとなるように制御される。他の位相切替スイッチ24-2N, 2P~24-16N, 16Pも同様である。

【0006】

例えば、位相切替スイッチ24-1Nがオン、位相切替スイッチ24-1Pがオフとされ、位相切替スイッチ24-2N~24-16Nがオフ、位相切替スイッチ24-2P~24-16Pがオンに切り替えられると、1個の電流源14-1が差動対12-1のソースカップルノード(NMOS20A, 20Bのソース同士の接続ノード)に接続され、15個の電流源14-2~14-16が差動対12-3のソースカップルノードに接続される。位相切替スイッチ24-1N, 1P~24-16N, 16Pの他のオンオフの組合せの場合も同様である。

【0007】

差動対12-1のNMOS20A, 20Bは、差動入力信号I, Ibの変化に応じて各々オンオフの状態が変化し、差動対12-3のNMOS20A, 20Bは、差動入力信号Q, Qbの変化に応じて各々オンオフの状態が変化する。

【0008】

差動対12-1, 12-3には、各々接続された電流源の個数に対応する電流が流れ、差動対12-1, 12-3のNMOS20A, 20Bのオンオフの状態の変化に応じた比率で分配され、差動出力信号OUTPUT, OUTNの出力ノードで合成(合計)される。つまり、差動入力信号I, Qが各々の差動対12-1, 12-3に接続された電流源の個数に対応する比率で合成される。合成電流は各々負荷抵抗18A, 18Bにより電圧に変換され、制御コードに対応する所定の位相を持つ差動出力信号OUTPUT, OUTNが出力される。

【0009】

また、制御コードに従って、位相切替スイッチ24-1N, 1P~24-16N, 16Pのオンオフを切り替えることにより、第1象限における差動出力信号OUTPUT, OUTNの位相を所定の間隔(位相ステップ)で切り替えることができる。第2~第4象限についても同様である。第1象限では、0°~90°、以下順に、第2象限では、90°~180°、第3象限では、180°~270°、第4象限では、270°~360°の位相を持つ差動出力信号OUTPUT, OUTNが生成される。

【0010】

位相補間器32は、図12に示すように、16個の電流源14-1~14-16を並列に用意し、上記のように、制御コードに従って、差動対と電流源との間の接続を切り替えることにより、差動入力信号I, Ib, Q, Qbの間の位相を補間する。図12に示す位相補間器32は、全体で必要とする位相の分解能に対応する電流源の個数が64個(360°を64分割する)の場合の例であり、第1~第4象限で電流源を共用することにより、電流源を、64個の4分の1の16個に削減している。

【0011】

これに対し、差動出力信号の出力位相の線形性を高める位相補間器の一例として、特許文献1のように、各差動対に対して電流源を用意して、その電流源のゲート電位を変化させることより位相を制御するものが存在する。

【0012】

特許文献1では、位相補間器の分解能以上の分解能を持つデコーダを用意し、かつ、位相補間器で消費する全ての電流量を流す能力を持つ大きなサイズの電流源が4つ必要とな

10

20

30

40

50

る。これに対し、図 1 2 に示す位相補間器 3 2 では、高い精度のデコーダを必要とせず、電流源の総合サイズは位相補間器 3 2 全体で消費する電流量を流す能力を持つ電流源 1 つ分、つまり、特許文献 1 の 4 分の 1 でよいという利点がある。

【先行技術文献】

【特許文献】

【0013】

【特許文献 1】特許第 3 8 8 0 3 0 2 号公報

【発明の概要】

【発明が解決しようとする課題】

【0014】

10

図 1 2 に示す位相補間器 3 2 では、図 2 に示すように、各々の差動対 1 2 - 1 ~ 1 2 - 4 のソースカップルノードに、差動対と電流源とを接続する配線経路に含まれる各配線、スイッチ、電流源のドレイン容量等の寄生容量 2 6 が付加される。その結果、差動対に接続される電流源の個数のみで決定されるべき差動出力信号 O U T P , O U T N の位相が、差動対のソースカップルノードに存在する寄生容量 2 6 の影響を受け、差動出力信号 O U T P , O U T N の位相誤差が大きくなるという問題がある。

【0015】

ここで、電流源 1 4 - 1 ~ 1 4 - 1 6 を介して流れる電流値と、寄生容量 2 6 を介して流れる電流値とを比較した場合に、電流源 1 4 - 1 ~ 1 4 - 1 6 を介して流れる電流値が、寄生容量 2 6 を介して流れる電流値を無視できる程度に大きければ何ら問題はない。しかし、コストの観点から面積を小さくしたいという目的で電流源 1 4 - 1 ~ 1 4 - 1 6 が極力小さいサイズで設計され、電流源 1 4 - 1 ~ 1 4 - 1 6 を介して流れる電流値は、寄生容量 2 6 を介して流れる電流値を無視できない程度に小さくなっている。

20

【0016】

さらに、各差動対 1 2 - 1 ~ 1 2 - 4 のソースカップルノードに影響する寄生容量の容量値は、スイッチ群 1 6 のオンオフの状態、すなわち、制御コードの関数であり、制御コードの値に応じて変化するため、位相誤差はさらに大きくなる。また、寄生容量に起因する位相誤差は、位相補間器 3 2 への差動入力信号の入力条件や P V T (プロセス、電源電圧、温度) 条件によって様々に変化するため、トランジスタのサイズ等を変更することにより相殺することは事実上不可能である。

30

【0017】

本発明の目的は、差動対のソースカップルノードに付加される寄生容量に係わらず、出力信号の位相誤差を低減することができる位相補間器を提供することにある。

【課題を解決するための手段】

【0018】

上記目的を達成するために、本発明は、第 1 のトランジスタと第 2 のトランジスタとのソースが共通に接続されたソースカップルノードに供給される動作電流を、ゲートに入力される入力信号に応じて分配する第 1 ないし第 4 の差動対と、

複数の電流源と、

前記第 1 ないし第 4 の差動対のソースカップルノードと前記複数の電流源との間の接続を切り替える複数のスイッチとを備え、

40

前記第 1 の差動対の第 1 および第 2 のトランジスタのゲートに、それぞれ、第 1 の入力信号および該第 1 の入力信号の逆相の第 2 の入力信号を入力し、前記第 2 の差動対の第 1 および第 2 のトランジスタのゲートに、それぞれ、前記第 2 および第 1 の入力信号を入力し、前記第 3 の差動対の第 1 および第 2 のトランジスタのゲートに、それぞれ、前記第 1 の入力信号の位相と前記第 2 の入力信号の位相との間の位相を有する第 3 の入力信号および該第 3 の入力信号の逆相の第 4 の入力信号を入力し、前記第 4 の差動対の第 1 および第 2 のトランジスタのゲートに、それぞれ、前記第 4 および第 3 の入力信号を入力し、

前記第 1 ないし第 4 の差動対の前記第 1 のトランジスタのドレインを共通に第 1 の負荷抵抗に接続して第 1 の出力ノードとし、前記第 1 ないし第 4 の差動対の前記第 2 のトラン

50

ジスタのドレインを共通に第2の負荷抵抗に接続して第2の出力ノードとし、

前記複数のスイッチを制御コードの複数の値のそれぞれに応じてオンオフし、前記第1および第2の差動対から選択された第1の被選択差動対と前記第3および第4の差動対から選択された第2の被選択差動対とのソースカップルノードに、前記動作電流として、前記複数の電流源から各々選択された電流源の電流を合成した電流を供給することにより、前記第1および第2の出力ノードから差動出力信号を出力する位相補間器であって、

前記第1ないし第4の差動対の各々のソースカップルノードと基準電圧との間に安定化容量を接続したことを特徴とする位相補間器を提供するものである。

【0019】

ここで、前記各々のソースカップルノードに接続する安定化容量は、同一のソースカップルノードに接続される寄生容量の容量値の最大値以上の容量値を有することが好ましい。

10

【0020】

また、前記各々のソースカップルノードに接続する安定化容量は、同一のソースカップルノードに接続される寄生容量の容量値が最大の場合の該同一のソースカップルノードの電位の揺れの振幅を、安定化容量が接続されないときに比較して1/2以下に抑える容量値を有することが好ましい。

【0021】

また、前記各々のソースカップルノードに接続する安定化容量は、同一のソースカップルノードに供給される動作電流が最大の場合の該同一のソースカップルノードの電位の揺れの振幅を、安定化容量が接続されないときに比較して1/2以下に抑える容量値を有することが好ましい。

20

【0022】

また、前記第1および第2の差動対のソースカップルノードに接続した前記安定化容量の容量値が互いに等しく、前記第3および第4の差動対のソースカップルノードに接続した前記安定化容量の容量値が互いに等しいことが好ましい。

【0023】

さらに、前記複数のスイッチは、前記第1および第2の被選択差動対を選択する第1のスイッチと、前記複数の電流源の各々が該第1および第2の被選択差動対の一方に電流を供給するように接続する第2のスイッチとを含むことが好ましい。

30

【発明の効果】

【0024】

本発明によれば、各々の差動対のソースカップルノードに安定化容量を接続することによりソースカップルノードの電位の揺らぎが抑制され、寄生容量を介して流れる電流が差動出力信号の位相に与える影響を低減することができるため、差動出力信号の位相誤差を低減することができる。

【図面の簡単な説明】

【0025】

【図1】本発明の位相補間器の構成を表す一実施形態の回路図である。

【図2】図1に示す従来の位相補間器の配線経路に付加される寄生容量を表す回路図である。

40

【図3】選択された差動対のみを含む位相補間器を概念的に表したものである。

【図4】寄生容量が付加されていない理想的な場合の電流 I_I 、 I_Q のベクトル和を表すグラフである。

【図5】図3に示す位相補間器において、寄生容量が付加された様子を表す概念図である。

【図6】寄生容量が付加された場合の電流 I_I 、 I_Q のベクトル和を表すグラフである。

【図7】本発明の位相補間器の構成を表す別の実施形態の回路図である。

【図8】図1に示す従来の位相補間器の出力特性を表すグラフである。

【図9】図1に示す本実施形態の位相補間器の出力特性を表すグラフである。

50

【図10】第1象限において、出力位相が変化する様子を表す概念図である。

【図11】位相ステップを均等にした位相補間器の出力特性を表すグラフである。

【図12】従来の位相補間器の構成を表す一例の回路図である。

【図13】位相を差動入力信号 I , I b および Q , Q b によって分割した第1～第4象限を表す概念図である。

【図14】差動入力信号 I , I b および Q , Q b の波形を表す概念図である。

【発明を実施するための形態】

【0026】

以下に、添付の図面に示す好適実施形態に基づいて、本発明の位相補間器を詳細に説明する。

10

【0027】

図1は、本発明の位相補間器の構成を表す一実施形態の回路図である。同図に示す位相補間器10は、図12に示す従来の位相補間器32において、さらに、安定化容量を備えるものであり、その基本的な動作は同じである。つまり、位相補間器10は、4つの差動対12-1～12-4と、16個の電流源14-1～14-16と、スイッチ群(複数のスイッチ)16と、2つの負荷抵抗18A, 18Bと、4つの安定化容量28-1～28-4とによって構成されている。

【0028】

差動対12-1が備えるNMOS20A, 20Bのソースは互いに接続され、ドレインは、それぞれ差動出力信号OUTN, OUTPの出力ノードに接続され、ゲートには、それぞれ差動入力信号I, I bが入力されている。

20

【0029】

差動対12-2～12-4は、ゲートに入力される差動入力信号が異なることを除いて差動対12-1と同じ構成のものである。差動対12-2のNMOS20A, 20Bのゲートには、それぞれ差動入力信号I b, I、差動対12-3のNMOS20A, 20Bのゲートには、それぞれ差動入力信号Q, Q b、差動対12-4のNMOS20A, 20Bのゲートには、それぞれ差動入力信号Q b, Qが入力されている。

【0030】

差動入力信号I, I b およびQ, Q b は、図12に示す従来の位相補間器32で使用されるものと同じであり、差動入力信号I, Q, I b, Q bの順序で、それぞれ90°の位相差を持つサイン波、もしくは、サイン波に近い波形を持つ、同等の振幅の4相の信号である。すなわち、入力信号IとI bは互いに反転した位相を有し、差動対12-1および12-2に差動入力信号として入力される。同様に、入力信号QとQ bは互いに反転した位相を有し、差動対12-3および12-4に差動入力信号として入力される。そして、入力信号Qは、入力信号Iの位相と入力信号I bの位相との間の位相を有する。

30

【0031】

差動対12-1～12-4は、ソースカップルノードに供給される動作電流を、それぞれ、ゲートに入力される各々位相が異なる差動入力信号I, I b、差動入力信号I b, I、差動入力信号Q, Q b、差動入力信号Q b, Qに応じて分配する。差動対12-1～12-4のそれぞれのNMOS20Aに分配された動作電流は、これらのNMOS20Aのドレインが共通に接続され出力ノードOUTNにおいて合流し、合成(合計)される。差動対12-1～12-4のそれぞれのNMOS20Bに分配された動作電流は、これらのNMOS20Bのドレインが共通に接続された出力ノードOUTPにおいて合流し、合成(合計)される。

40

【0032】

電流源14-1～14-16の一方の端子はグラウンドに接続されている。本実施形態の場合、全ての電流源14-1～14-16の出力電流(電流値)は同一である。

【0033】

スイッチ群16は、制御コードの複数の値のそれぞれに応じてオンオフし、各々の差動対12-1～12-4と各々の電流源14-1～14-16との間の接続を切り替えるも

50

のであり、差動出力信号 $OUTP$, $OUTN$ の位相が含まれる象限を切り替える象限切替信号によってオンオフが切り替わる4つの象限切替スイッチ(第1のスイッチ) 22 - 1 ~ 22 - 4 と、各象限内での差動出力信号 $OUTP$, $OUTN$ の位相を切り替える位相切替信号によってオンオフが切り替わる16対の位相切替スイッチ(第2のスイッチ) 24 - 1N , 1P ~ 24 - 16N , 16P とを備えている。

【0034】

制御コード(制御信号)も、図12に示す従来の位相補間器32で使用されるものと同じであり、象限切替信号と位相切替信号を含む。

【0035】

象限切替スイッチ 22 - 1 ~ 22 - 4 の一方の端子は、それぞれ差動対 12 - 1 ~ 12 - 4 のソースカップルノードに接続されている。

10

【0036】

位相切替スイッチ 24 - 1N ~ 24 - 16N の一方の端子は、それぞれ電流源 14 - 1 ~ 14 - 16 の他方の端子に接続され、位相切替スイッチ 24 - 1N ~ 24 - 16N の他方の端子は、象限切替スイッチ 21 - 1 および 21 - 2 の他方の端子に接続されている。位相切替スイッチ 24 - 1P ~ 24 - 16P の一方の端子は、それぞれ電流源 14 - 1 ~ 14 - 16 の他方の端子に接続され、位相切替スイッチ 24 - 1P ~ 24 - 16P の他方の端子は、象限切替スイッチ 21 - 3 および 21 - 4 の他方の端子に接続されている。

【0037】

負荷抵抗 18A , 18B は、それぞれ差動出力信号 $OUTN$, $OUTP$ の出力ノードにおいて合流された合成電流を電圧に変換するものであり、それぞれ電源と差動出力信号 $OUTN$, $OUTP$ の出力ノードとの間に接続されている。

20

【0038】

安定化容量 28 - 1 ~ 28 - 4 は、差動対 12 - 1 ~ 12 - 4 のソースカップルノードの電位を安定化するものであり、それぞれ差動対 12 - 1 ~ 12 - 4 のソースカップルノードと電源との間に接続されている。安定化容量 28 - 1 ~ 28 - 4 は、各々の差動対 12 - 1 ~ 12 - 4 のソースカップルノードの揺れを抑制する同一の容量値を有する。

【0039】

位相補間器10では、スイッチ群16を制御コードの複数の値のそれぞれに応じてオンオフする。これによって、差動対 12 - 1 と 12 - 2 の一方、および、差動対 12 - 3 と 12 - 4 の一方を選択し、これらの選択された2つの差動対のそれぞれに、電流源 14 - 1 ~ 14 - 16 からスイッチ群16によって選択されたものの電流を合成した電流を動作電流として供給する。そして、選択された2つの差動対の各々のNMOS 20A および NMOS 20B が分配した電流を合成して所望の位相を有する差動出力信号を生成する。

30

【0040】

まず、差動対と電流源とを接続する配線経路に付加される寄生容量に起因した出力信号 $OUTN$ の位相の変化の様子を、図2 ~ 図6を用いて第1象限に限定した位相補間(IQ補間)を例にとって説明する。

【0041】

図2は、図12に示す従来の位相補間器32の配線経路に付加される寄生容量を表す回路図である。同図に示すように、差動対 12 - 1 ~ 12 - 4 と電流源 14 - 1 ~ 14 - 16 との間を接続する各配線経路には寄生容量 26 が付加される。

40

【0042】

第1象限の位相補間では、象限切替信号に従って、象限切替スイッチ 22 - 1 , 22 - 3 がオンにされ、図3に示すように、差動対 12 - 1 , 12 - 3 が選択される。図3は、選択された差動対 12 - 1 , 12 - 3 のみを含む位相補間器を概念的に表したものである。

【0043】

理想的なIQ補間では、図4に示すように、負荷抵抗 18A に流れる電流 I_R の位相、つまり、差動対 12 - 1 のNMOS 20A に流れる電流 I_I と、差動対 12 - 3 のNMOS

50

S 2 0 A に流れる電流 I_Q との合成電流の位相は、両者の電流 I_I , I_Q のベクトル和 ($I_R = I_I + I_Q$) で決定される。図 4 の横軸は $I - I_b$ 軸、縦軸は $Q - Q_b$ 軸である。同図では、電流 I_R の位相を θ_1 としている。負荷抵抗 1 8 B に流れる電流の位相も、同様に決定される。

【 0 0 4 4 】

これらの電流が負荷抵抗 1 8 A , 1 8 B によって電圧に変換され、生成される差動出力信号 $OUTP$, $OUTN$ の位相も θ_1 となる。すなわち、この場合、差動出力信号 $OUTP$, $OUTN$ の位相 θ_1 は、差動対 1 2 - 1 のソースカップルノードに接続される電流源の電流値 i_1 と、差動対 1 2 - 3 のソースカップルノードに接続される電流源の電流値 i_2 の大きさの比率で決定される。

10

【 0 0 4 5 】

これに対し、図 5 に示すように、例えば、差動対 1 2 - 1 のソースカップルノードに寄生容量 2 6 が接続された場合、差動対 1 2 - 1 のソースカップルノードの電位の揺らぎにより、寄生容量 2 6 を介して流れる電流 i_{cap} が発生する。このため、図 6 に示すように、実際に負荷抵抗 1 8 A に流れる電流値 I_R が、電流源によって決定される電流値 I_I , I_Q から変動して、差動出力信号 $OUTP$, $OUTN$ の位相が理想的な状態 θ_1 から θ_2 ($\theta_1 > \theta_2$) へ変動する。なお、現実には、図 2 に示されるように、他の差動対のソースカップルノードにも寄生容量 2 6 が接続されるが、図 5 では、差動対 1 2 - 1 のソースカップルノードに接続された寄生容量 2 6 の影響のみを示した。

【 0 0 4 6 】

20

ここで、差動信号が入力される差動対のソースカップルノードには、寄生容量が接続されるか否かによらず、電位の揺らぎが発生する。例えば、差動信号 I , I_b が入力される差動対 1 2 - 1 では、入力信号 I および I_b の電位が互いに等しく、コモンモード電位 V_{common} である場合、NMOS 2 0 A および 2 0 B の両方がオン状態になる。このとき、NMOS 2 0 A および 2 0 B のしきい値電圧が V_{th} であるとする、ソースカップルノードの電位は $V_{common} - V_{th}$ となる。この状態から、入力信号 I および I_b の一方の電位が上昇して最大値 V_{max} となると、NMOS 2 0 A , 2 0 B の内の、最大値になった入力電圧が入力される方のみがオン状態となり、ソースカップルノードの電位は $V_{max} - V_{th}$ となる。このように、ソースカップルノードの電位には、入力信号の電位の変化に応じて、入力信号の周波数の 2 倍の周波数での揺れが発生する。

30

【 0 0 4 7 】

このように、差動対 1 2 - 1 のソースカップルノードの電位に揺れが発生するため、差動対と電流源との間を接続する配線経路に寄生容量 2 6 が付加されると、差動対 1 2 - 1 には、電流源から供給される電流 i_1 に加えて、寄生容量に電流が流れる電流 i_{cap} が供給される。このため、差動出力信号 $OUTP$, $OUTN$ の位相は、制御コードに対応する理想的な位相に対して位相誤差を含むことになる。

【 0 0 4 8 】

上記のように、従来の位相補間器 3 2 の問題点は、各々の差動対 1 2 - 1 ~ 1 2 - 4 のソースカップルノードに接続される配線経路の寄生容量 2 6 によって、差動出力信号 $OUTP$, $OUTN$ の位相が変動することである。

40

【 0 0 4 9 】

これに対し、本実施形態の位相補間器 1 0 では、各々の差動対 1 2 - 1 ~ 1 2 - 4 のソースカップルノードに安定化容量 2 8 - 1 ~ 2 8 - 4 が接続されている。これにより、各々の差動対 1 2 - 1 ~ 1 2 - 4 のソースカップルノードの電位の揺らぎ (振幅) が抑制され、寄生容量 2 6 を介して流れる電流が、位相補間器の特性に対して無視できるレベルにまで減少される。

【 0 0 5 0 】

その結果、スイッチ群 1 6 のオンオフの状態によって変化する寄生容量 2 6 の容量値に係わらず、差動出力信号 $OUTP$, $OUTN$ の位相誤差を大幅に低減することができる。つまり、差動出力信号 $OUTP$, $OUTN$ の位相を、差動対 1 2 - 1 ~ 1 2 - 4 に接続さ

50

れる電流源 14 - 1 ~ 14 - 16 の個数によって決定することが可能となる。

【0051】

安定化容量 28 - 1 ~ 28 - 4 の容量値は、それぞれの差動対と電流源とを接続する配線経路に付加され、ソースカップルノードに接続される寄生容量 26 の容量値以上とする。ここで、それぞれの差動対のソースカップルノードに接続される寄生容量 26 の容量値は、制御コードの値に応じて変化するスイッチ群 16 のオンオフ状態に応じて変化する。安定化容量 28 - 1 ~ 28 - 4 の容量値は、このように制御コードに応じて変化する寄生容量 26 の容量値の最大値以上とする。好ましくは、安定化容量 28 - 1 ~ 28 - 4 の容量値を、同一の差動対のソースカップルノードに接続される寄生容量 26 の容量値の最大値の 2 倍以上に、最も好ましくは、5 倍以上にする。

10

【0052】

図 1 に示された位相補間器 10 の場合には、各々の差動対 12 - 1 ~ 12 - 4 のソースカップルノードに接続される寄生容量 26 の容量値は、その差動対に供給する動作電流を最大とするために、最大数の電流源を接続したときに最大となる。すなわち、その差動対に接続される最大数の電流源を接続した場合に、その差動対とこの差動対に接続される全ての電流源との間の配線経路に付加される寄生容量の容量値の合計値となる。安定化容量 28 - 1 ~ 28 - 4 の容量値は、この、寄生容量 26 の最大値以上、好ましくは最大値の 2 倍以上、最も好ましくは最大値の 5 倍以上にする。

【0053】

また、各々の差動対 12 - 1 ~ 12 - 4 のソースカップルノードの電位の揺れの振幅を、安定化容量を接続しない場合に比較して、最低でも 1 / 2 以下、可能であれば 1 / 5 程度、理想的には 1 / 10 程度に抑えられるような容量値の安定化容量を付加するのが好ましい。ここで、ソースカップルノードに接続される寄生容量の容量値が大きくなると、寄生容量自体によってソースカップルノードの電位が平滑され、揺れの振幅が小さくなる。このため、安定化容量が接続されていない、すなわち、寄生容量のみが接続された状態に比較して、ソースカップルノードの電位の揺れを一定の比率だけ小さくするために必要な安定化容量の容量値が増大する。

20

【0054】

従って、各々の差動対 12 - 1 ~ 12 - 4 のソースカップルノードに最大の容量値の寄生容量 26 が接続されたときのソースカップルノードの電位の揺れの振幅を、安定化容量を接続しない場合に比較して、最低でも 1 / 2 以下、可能であれば 1 / 5 程度、理想的には 1 / 10 程度に抑えられるような容量値の安定化容量を接続することが好ましい。例えば、各々の差動対 12 - 1 ~ 12 - 4 のソースカップルノードに接続される寄生容量の容量値が、その差動対に供給する動作電流が最大の場合に最大になるのであれば、各々の差動対 12 - 1 ~ 12 - 4 に供給される動作電流が最大のときに、ソースカップルノードの電位の揺れの振幅を、安定化容量を接続しない場合に比較して、最低でも 1 / 2 以下、可能であれば 1 / 5 程度、理想的には 1 / 10 程度に抑えられる容量値の安定化容量を接続することが好ましい。

30

【0055】

差動対を PMOS (P 型 MOS トランジスタ) で構成してもよいし (この場合、電源とグランドを入れ替える必要がある。)、第 1 ~ 第 4 象限に分けることも、各々の象限で電流源を共用することも必須ではない。また、電流源の個数、つまり、全体で必要とする位相の分解能を適宜変更してもよい。全ての電流源を各々の差動対に接続可能とすることも必須ではなく、特定の差動対にだけ接続される、もしくは接続されない電流源を備えていてもよい。

40

【0056】

図 1 に示す安定化容量 28 - 1 ~ 28 - 4 は、各々の差動対 12 - 1 ~ 12 - 4 のソースカップルノードと電源との間に接続されている。図 1 に示す位相補間器 10 では、差動出力信号 O U T P , O U T N が、電源を基準 (電源リファレンス) として、電源の電圧から所定電圧だけ降下している信号であるため、安定化容量 28 - 1 ~ 28 - 4 は、ノイズ

50

等の影響を考慮してソースカップルノードと電源との間に接続する方が望ましい。

【 0 0 5 7 】

これに対し、差動出力信号 $O U T P$, $O U T N$ が、グランドを基準（グランドリファレンス）として、グランドの電圧から所定電圧だけ上昇している信号である場合には、安定化容量 28 - 1 ~ 28 - 4 は、図 7 に示すように、ソースカップルノードとグランドとの間に接続する方が望ましい。これにより、差動出力信号 $O U T P$, $O U T N$ がグランドリファレンスの信号である場合に、ノイズ耐性を向上させることができる。ただし、このように安定化容量を接続する基準電圧を差動出力信号の基準電圧と一致させることは必須ではない。各々の差動対のソースカップルノードと、差動出力信号の基準電圧とは異なる基準電圧との間に接続した場合にも、ソースカップルノードの電位の揺れを抑制し、安定化容量として機能させることが可能である。

10

なお、図 7 に示すグランド基準の位相補間器 11 では、図 1 に示す電源基準の位相補間器 10 と異なり、各々の差動対 12 - 1 ~ 12 - 4 が、2 つの $P M O S$ （ P 型 $M O S$ トランジスタ）21 A , 21 B によって構成される。また、電流源 14 - 1 ~ 14 - 16 の一方の端子が電源に接続され、負荷抵抗 18 A , 18 B は、それぞれグランドと差動出力信号 $O U T P$, $O U T N$ の出力ノードとの間に接続される。

【 0 0 5 8 】

次に、本実施形態の位相補間器 10 と従来 of 位相補間器 32 の出力特性について説明する。

【 0 0 5 9 】

図 8 は、図 12 に示す従来 of 位相補間器 32 の出力特性を表すグラフである。同図の縦軸は、差動出力信号 $O U T P$, $O U T N$ の実際の出力位相 [°]、横軸は期待する位相（設計値） [°] である。同図中の黒点は、出力位相が変化する間隔（位相ステップ）を表す。従来 of 位相補間器 32 は、差動出力信号 $O U T P$, $O U T N$ の位相が寄生容量 26 の影響を受けるため、このグラフに示すように、期待する位相と実際の出力位相との間に大きな誤差が含まれている。

20

【 0 0 6 0 】

これに対し、図 9 は、本実施形態 of 位相補間器 10 の出力特性を表すグラフである。本実施形態 of 位相補間器 10 は、各々の差動対 12 - 1 ~ 12 - 4 のソースカップルノードに安定化容量 28 - 1 ~ 28 - 4 を接続することにより、寄生容量 26 が差動出力信号 $O U T P$, $O U T N$ の位相に与える影響を無視できる程度に低減することができる。そのため、このグラフに示すように、期待する位相と出力位相とがほぼ一致する結果を得ることができる。

30

【 0 0 6 1 】

このように、各々の差動対のソースカップルノードに安定化容量を接続し、ソースカップルノードの電位の揺れを抑制することにより、寄生容量が差動出力信号 $O U T P$, $O U T N$ の位相に与える影響を抑制することが可能である。しかし、安定化容量の接続によってソースカップルノードの電位の揺れを抑制でき、寄生容量に流れる電流を抑制することができたとしても、安定化容量には電流が流れる。すなわち、安定化容量の接続によってソースカップルノードの電位の揺れが抑制されるのは、安定化容量に電流が流れた結果に他ならない。そして、寄生容量を流れる電流と同様に、安定化容量を流れる電流も電流源 14 - 1 ~ 14 - 16 から供給される電流ではないため、位相誤差発生の原因になりうる。

40

【 0 0 6 2 】

従って、安定化容量の追加によって位相誤差を抑制できることは、決して自明なことではない。実際、図 3 , 5 に示されたように、スイッチ群 16 によって選択された第 1 の差動対 12 - 1 と第 3 の差動対のみが存在する場合には、安定化容量によってソースカップルノードの電位の揺れを抑えても、安定化容量を流れる電流によって位相誤差が発生する。しかし、本実施形態 of 位相補間器 10 には、選択された差動対 12 - 1 , 12 - 3 に加えて、差動対 12 - 1 と同一の差動入力信号 I , $I b$ が入力される差動対 12 - 2、およ

50

び、差動対 12 - 3 と同一の差動入力信号 Q , Q b が入力される差動対 12 - 4 が存在する。これによって安定化容量を流れる電流の影響を打ち消すことができ、位相誤差を抑制することができる。

【 0063 】

例えば、差動対 12 - 1 と 12 - 2 との組には、同一の差動入力信号 I , I b が入力する。このため、差動対 12 - 1 と 12 - 2 のソースカップルノードには、寄生容量もしくは安定化容量が接続されていない場合には、同一の振幅の電位の揺れが発生する。実際には、スイッチ群 16 によって選択された差動対 12 - 1 のソースカップルノードには寄生容量 26 と安定化容量 28 - 1 の両方が接続され、両方の容量によってソースカップルノードの電位の揺れが抑制される。一方、スイッチ群 16 によって選択されていない差動対 12 - 2 のソースカップルノードには、安定化容量 28 - 2 のみが接続され、ソースカップルノードの電位の揺れが抑制される。

10

【 0064 】

ここで、差動対 12 - 1 および 12 - 2 のソースカップルノードに接続される安定化容量 28 - 1 および 28 - 2 の容量値は同一であり、かつ、差動対 12 - 1 のソースカップルノードに接続される寄生容量 26 の容量値は、安定化容量 28 - 1 および 28 - 2 の容量値に比較してはるかに小さいとする。この場合、差動対 12 - 1 と 12 - 2 のソースカップルノードの電位の揺れの振幅は同一となり、安定化容量 28 - 1 および 28 - 2 には同一の電流が流れる。

【 0065 】

しかし、差動対 12 - 1 と 12 - 2 には、差動入力信号 I および I b が、逆相で入力される。例えば、入力信号 I の電位が入力信号 I b の電位よりも高い期間には、差動対 12 - 1 の安定化容量 28 - 1 を流れる電流は、入力信号 I が供給される NMOS 20 A を通じて負荷抵抗 18 A を流れる。一方、差動対 12 - 2 の安定化容量 28 - 2 を流れる電流は、入力信号 I が供給される NMOS 20 B を通じて負荷抵抗 18 B を流れる。逆に、入力信号 I b の電位が入力信号 I の電位よりも高い期間には、差動対 12 - 1 の安定化容量 28 - 1 を流れる電流は負荷抵抗 18 B を流れ、差動対 12 - 2 の安定化容量 28 - 2 を流れる電流は負荷抵抗 18 A を流れる。

20

【 0066 】

従って、いずれの期間においても、安定化容量 28 - 1 を流れる電流と安定化容量 28 - 2 を流れる電流とは、負荷抵抗 18 A と 18 B を同相で流れるため、差動出力信号 OUTPUT , OUTN の位相には影響を与えない。このために、安定化容量を流れる電流の影響は打ち消され、位相誤差の原因にならない。同様に、差動対 12 - 3 および 12 - 4 の安定化容量 28 - 3 , 28 - 4 を流れる電流の影響も打ち消される。このように、本実施形態の位相補間器 10 では、同一の差動入力信号が逆相で入力される差動対 12 - 1 , 12 - 2 , および、12 - 3 , 12 - 4 を組として設け、各々の差動対の NMOS 20 A のドレインおよび NMOS 20 B のドレインを共通に接続した出力ノードから、差動出力信号を出力する構成を有することより、各々の差動対のソースカップルノードに接続した安定化容量を流れる電流の影響を打ち消すことができる。

30

【 0067 】

特に、スイッチ群 16 によって選択される差動対のソースカップルノードに接続される寄生容量の容量値が同一の差動対のソースカップルノードに接続される安定化容量の容量値に比較してはるかに小さく、かつ、同一の差動入力信号が入力される差動対の組 (12 - 1 , 12 - 2 , および、12 - 3 , 12 - 4) のソースカップルノードに接続される安定化容量 (28 - 1 , 28 - 2 , および、28 - 3 , 28 - 4) の容量値が互いに等しい場合に、安定化容量を流れる電流の影響を完全に打ち消すことができる。従って、可能である場合には、同一の差動入力信号が入力される差動対のソースカップルノードに接続する安定化容量の容量値は、互いに等しくし、かつ、安定化容量の容量値を、同一のソースカップルノードに接続される寄生容量の最大値よりもはるかに大きくすることが好ましい。

40

50

【 0 0 6 8 】

しかし、この理想状態を実現することは必ずしも必須ではない。残留する位相誤差の量を回路シミュレーション等によって評価して、安定化容量の容量値を適切に定めればよい。なお、入力される差動入力信号が異なる差動対のソースカップルノードに接続される安定化容量の容量値を同一にする必要はない。すなわち、差動対 1 2 - 1 , 1 2 - 2 のソースカップルノードに接続される安定化容量 2 8 - 1 , 2 8 - 2 の容量値と、差動対 1 2 - 3 , 1 2 - 4 のソースカップルノードに接続される安定化容量 2 8 - 3 , 2 8 - 4 の容量値とを同一にする必要はない。

【 0 0 6 9 】

次に、差動出力信号 O U T P , O U T N の位相の線形性を改善する方法について説明する。

10

【 0 0 7 0 】

図 9 のグラフに示す本実施形態の位相補間器 1 0 の出力特性は直線であり、期待する位相と出力位相が一致している。これにより、様々な用途に好適に利用することが可能である。しかし、位相ステップを表す黒点の間隔はばらついている。これは、 $0^{\circ} \sim 360^{\circ}$ の間を均等な位相ステップで分割できていないということを意味する。

【 0 0 7 1 】

図 1 0 は、第 1 象限において、出力位相が変化する様子を表す概念図である。同図は、説明を容易にするために、差動入力信号 I , I b が入力される差動対 1 2 - 1 の動作電流と、差動入力信号 Q , Q b が入力される差動対 1 2 - 3 の動作電流が、それぞれ、 $0 \sim 8$ の 9 段階で変化する場合の例である。差動入力信号 I , I b が入力される差動対 1 2 - 1 の動作電流が 8 (接続される電流源の個数を表す。以下同じである。)、差動入力信号 Q , Q b が入力される差動対 1 2 - 3 の動作電流が 0 の場合の差動出力の位相は 0° である。差動対 1 2 - 1 の動作電流が 0、差動対 1 2 - 3 の動作電流が 8 の場合の差動出力信号の位相は 90° である。これに対し、差動対 1 2 - 1 の動作電流が $7 \sim 1$ 、差動対 1 2 - 3 の動作電流が $1 \sim 7$ の場合の差動出力信号の位相は $1 \sim 7$ であるとする。

20

【 0 0 7 2 】

差動出力信号の位相 $1 \sim 7$ は、 $\tan^{-1} (Q / I)$ によって求めることができ、 $1 = \tan^{-1} (1 / 7) = 8.1^{\circ}$ である。同様に、 $2 \sim 7$ は、 18.4° 、 31.0° 、 45.0° 、 59.0° 、 71.6° 、 81.9° である。

30

【 0 0 7 3 】

位相 $1 = 8.1^{\circ}$ と、位相 2 と 1 との位相差 $2 - 1 = 18.4^{\circ} - 8.1^{\circ} = 10.3^{\circ}$ とを比較すると、 $1 < 2 - 1$ であることが分かる。同様に、 $2 - 1 < 3 - 2$ 、 $3 - 2 < 4 - 3$ である。一方、 $5 - 4 > 6 - 5$ 、 $6 - 5 > 7 - 6$ 、 $7 - 6 > 8 - 7$ である。このように、全ての電流源 1 4 - 1 ~ 1 4 - 1 6 の電流が同一である場合、図 9 に示すように、位相ステップは均等にならない。

【 0 0 7 4 】

そこで、位相ステップが均等となるように、第 1 象限の場合、I ベクトルと Q ベクトルの向きと大きさの関係を式 (1) に示す三角関数 (アークタンジェント) を用いて決定し、これに応じて、各々の電流源 1 4 - 1 ~ 1 4 - 1 6 の出力電流を重み付けする。具体的には、電流源を構成するトランジスタのサイズを $\pm 4.0\%$ (平均電流を流すものを 100% とする) 程度の範囲で増減させる。

40

【 0 0 7 5 】

例えば、第 1 象限を 8 分割で表すと、理想的には、

$$1 = 11.25$$

$$2 = 22.50$$

$$3 = 33.75$$

...

$$7 = 78.75$$

50

$$8 = 90.00$$

となる ($0 = 0.00$)。

そのため、 N を作成するときベクトル I を決定する差動対12-1の動作電流を I_n 、ベクトル Q を決定する差動対12-3を流れる動作電流を Q_n とすると、

$$\tan^{-1}(Q_n / I_n) = N \dots (1)$$

となるように、 N に1~7を代入して計算すればよい。例えば $N = 1$ のとき、差動対12-3に動作電流を供給する1つの電流源の電流 i_Q が

$$\tan^{-1}(Q_n / I_n) = \tan^{-1}(i_Q / (\text{全電流} - i_Q)) = 11.25$$

となるよう電流源のサイズを決める。この計算を繰り返すことで全ての電流源のサイズが決まる。

10

【0076】

本実施形態の位相補間器10は、前述のように、期待する位相と差動出力信号の位相との間の誤差を非常に高い精度で除去することができる。そしてさらに、位相ステップが均等となるように、各々の電流源14-1~14-16の出力電流を重み付けすることにより、差動出力信号OUTPUT, OUTNの位相誤差を大幅に低減しつつ、出力位相の線形性を改善することができる。

【0077】

図11は、位相ステップを均等にした位相補間器の出力特性を表すグラフである。同図の縦軸は、差動出力信号OUTPUT, OUTNの実際の出力位相[°]、横軸は期待する位相(等間隔)[°]である。このグラフに示すように、位相ステップを均等にした位相補間器の出力特性は直線であり、期待する位相と出力位相が一致していることはもちろん、位相ステップを表す黒点の間隔が均等になっている。これは、0°~360°の間を均等な位相ステップで分割できているということの意味する。

20

【0078】

このように、差動出力信号OUTPUT, OUTNの位相差誤差を低減しつつ、位相ステップを均等にすることができ、出力位相の線形性を向上させることができる。

【0079】

第2~第4象限の場合も同様である。

【0080】

最後に、3GHzの周波数帯域で動作する回路において、図1に示す本実施形態の位相補間器10を実際に使用した場合の結果について記載する。この場合の安定化容量28-1~28-4の容量値は、寄生容量26の容量値の最大値の5倍に設定することにより、安定化容量付加前のソースカップルノードの電位の揺れは約120mVだったものが、付加後には20mVに抑えられた。これにより、寄生容量26の影響を無視できる範囲とすることができた。各々の安定化容量28-1~28-4の容量値は1つ当たり250fF程度であり、安定化容量28-1~28-4を4つ合わせた面積は電流源1つ分程度の面積であった。

30

【0081】

実際に必要な安定化容量の容量値は、様々な条件に依存して変化する。従って、実際に接続する安定化容量の容量値は、ソースカップルノードに接続される寄生容量の最大値や、ソースカップルノードの電位の揺れの抑制比率、もしくは、残留する位相誤差の量を、回路シミュレーション等によって評価し、適切に定めればよい。なお本実施形態では安定化容量の容量値をすべて同じ値としているが、ソースカップルノードの電位の揺らぎを十分抑えることが可能であれば、安定化容量の容量値は必ずしも同一である必要はない。

40

【0082】

本発明は、基本的に以上のようなものである。

以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。


【符号の説明】

50


【 0 0 8 3 】

- 1 0 , 1 1 , 3 2 位相補間器
- 1 2 - 1 ~ 1 2 - 4 差動対
- 1 4 - 1 ~ 1 4 - 1 6 電流源
- 1 6 スイッチ群
- 1 8 A , 1 8 B 負荷抵抗
- 2 0 A , 2 0 B N M O S
- 2 1 A , 2 1 B P M O S
- 2 2 - 1 ~ 2 2 - 4 象限切替スイッチ
- 2 4 - 1 N , 1 P ~ 2 4 - 1 6 N , 1 6 P 位相切替スイッチ
- 2 6 寄生容量
- 2 8 - 1 ~ 2 8 - 4 安定化容量
- I , I b , Q , Q b 差動入力信号
- O U T P , O U T N 差動出力信号
- $i_1, i_2, I_I, I_Q, I_R, i_{cap}$ 電流


【 図 1 】




【 図 2 】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】



【図13】



【図14】



フロントページの続き

- (56)参考文献 米国特許出願公開第2004/0052323(US,A1)
米国特許出願公開第2010/0026367(US,A1)
米国特許第07233173(US,B1)
米国特許出願公開第2009/0195286(US,A1)
米国特許第07750707(US,B2)
特開2007-149207(JP,A)
特開2003-195956(JP,A)
特開2003-037458(JP,A)

(58)調査した分野(Int.Cl.,DB名)

H03H 11/16 - 11/22
H03K 5/13 - 5/15