



(12) 发明专利

(10) 授权公告号 CN 101453315 B

(45) 授权公告日 2011.06.22

(21) 申请号 200710077585.7

(22) 申请日 2007.12.05

(73) 专利权人 中兴通讯股份有限公司

地址 518057 广东省深圳市南山区高新技术
产业园科技南路中兴通讯大厦法务部

(72) 发明人 郭正钧

(74) 专利代理机构 深圳鼎合诚知识产权代理有
限公司 44281

代理人 宋鹰武

(51) Int. Cl.

H04L 7/00 (2006.01)

(56) 对比文件

US 5661751 A, 1997.08.26,
CN 1706144 A, 2005.12.07,
CN 1578209 A, 2005.02.09,

审查员 苏宁


权利要求书 2 页 说明书 6 页 附图 2 页

(54) 发明名称

一种时钟跟随数据的数据传送方法

(57) 摘要

本发明所提供的一种时钟跟随数据的数据传送方法，所述的方法包括以下步骤：数据源发送数据触发 FLAG1 翻转模块改变状态，启动计数状态机；所述发送计时器模块计数值不为零时，所述串行数据输出模块开始向接收方发送数据；一串行输出时钟生成模块同步生成串行发送时钟信号，所述串行发送时钟信号跟随所述发送数据同步发送。本发明方法由于采用了构建的高效的数据传送方法，大大提高了数据传送效率，降低了数据传送的失误率，提高了数据传送的稳定性，节省了用户的时间，满足了用户的需求。



1. 一种时钟跟随数据的数据传送方法,其特征在于,所述的方法包括以下步骤:

A、若数据源中存储的待发送的数据积累到预定数据长度,则数据源触发 FLAG1 翻转模块改变状态,并将数据发送到一串行数据输出模块,通过一发送计时器模块同步计数,若计数值达到最大值,则所述发送计时器模块清零,其中所述最大值等于所述预定数据长度;

B、若所述发送计时器模块计数值不为零,则所述串行数据输出模块向接收方发送数据;

C、若所述串行数据输出模块发送数据,则一串行输出时钟生成模块同步生成串行发送时钟信号,所述串行发送时钟信号跟随所述发送数据同步发送。

2. 根据权利要求 1 所述的方法,其特征在于,所述步骤 A 还包括以下具体步骤:

A1、所述数据源将每次需要发送的数据长度传输到一帧长度寄存器模块;

A2、所述帧长度寄存器模块设置所述数据长度的最大值,并将所述最大值传输到所述发送计时器模块;

A3、所述发送计时器模块标记所述最大值,并设置计时状态机初始值为零;

A4、所述数据源储存的数据长度到达所述最大值时,所述数据源触发所述 FLAG1 翻转模块改变状态。

3. 根据权利要求 1 所述的方法,其特征在于,所述步骤 A 还包括以下具体步骤:所述数据源发送数据时,一连续发送时钟模块同步生成发送时钟信号,所述发送时钟信号跟随所述发送数据同步发送。

4. 根据权利要求 2 所述的方法,其特征在于,所述步骤 A1 还包括以下具体步骤:所述数据源发送数据长度发生变化时,所述帧长度寄存器模块重新设置所述发送数据长度的最大值。

5. 根据权利要求 2 所述的方法,其特征在于,所述步骤 A4 还包括以下具体步骤:所述数据源的缓冲区储存满数据时,所述数据源也触发所述 FLAG1 翻转模块改变状态。

6. 根据权利要求 3 所述的方法,其特征在于,所述步骤 C 还包括以下具体步骤:

C1、判断所述发送计时器模块的计数值,若所述计数值为零时转步骤 C2,若所述计数值为一时转步骤 C3,若所述计数值为其他数值时转步骤 C4;

C2、所述发送时钟信号处于上升沿或下降沿时,所述串行发送时钟信号置低;所述发送时钟信号处于其他状态时,所述串行发送时钟信号保持;

C3、所述发送时钟信号处于上升沿时,所述串行发送时钟信号置高;所述发送时钟信号处于其他状态时,所述串行发送时钟信号保持;

C4、所述发送时钟信号处于上升沿时,所述串行发送时钟信号置高;所述发送时钟信号处于下降沿时,所述串行发送时钟信号保持低电平;所述发送时钟信号处于其他状态时,所述串行发送时钟信号保持。

7. 根据权利要求 3 所述的方法,其特征在于,所述步骤 C 还包括以下具体步骤:

C5、一系统高速时钟模块为所述串行发送时钟信号与所述发送时钟信号提供时钟基准。

8. 根据权利要求 1 所述的方法,其特征在于,所述步骤 C 还包括以下具体步骤:

C6、在所述串行数据输出模块输出的有效数据的中间位置,都只对应一个所述串行发送时钟信号的下跳沿。

9. 根据权利要求 1 所述的方法，其特征在于，所述步骤 C 还包括以下具体步骤：
C7、将所述串行发送时钟信号的赋值取反，则接收数据方通过所述串行发送时钟信号的上升沿触发接收数据。
10. 根据权利要求 6 所述的方法，其特征在于，所述步骤 C1 还包括以下具体步骤：所述发送时钟信号处于上升沿时，所述发送计时器模块的计数值为累计前数值。

一种时钟跟随数据的数据传送方法

技术领域

[0001] 本发明涉及通讯领域,尤其涉及一种时钟跟随数据的数据传送方法

背景技术

[0002] 在现有数据通信技术中,串行通信包括两种:同步通信方式和异步通信方式。异步通信方式不要求收方和发方同步,收发方可采用各自的时钟源,双方遵循异步的通信协议,以字符为数据传输单位,发送方传送字符的时间间隔不确定,发送效率比同步传送效率低。异步通信方式的一个典型例子是通用异步收发器通信协议。

[0003] 现有技术中的同步通信方式要求通信双方以相同的时钟频率进行,而且准确协调,通过共享一个时钟或定时脉冲源保证发送方和接收方的准确同步,效率较高。同步通信方式的一个典型例子是同步数字体系。在同步通信方式中,如果同步时钟一直有效,则不允许有间隙,因此在没有信号要传输时,要填上空字符,在接收端要判断出那些字符是空字符,即无效字符。

[0004] 在现有技术中同步通信系统中接收方接收数据是靠同步时钟触发的,或者沿触发或者电平触发,这是数字电路特别是时序电路的基本工作原理。如果我们在没有数据发送的时候把时钟停掉,也就是不让其翻转,这样就无法让数据接收方采集数据了。通过在不发送数据时把时钟停掉,避免了在同步通信中添加、识别空字符的操作,大大提高了数据传送效率,方便了用户。

[0005] 总之,现有的数据通信技术数据传送效率相对较低,远远不能满足客户需求,因此现有技术有待于改进和发展。

发明内容

[0006] 本发明的目的是提供一种时钟跟随数据的数据传送方法,要解决的技术问题是构建新的数据传送方法,以提高数据传送效率,降低数据传送的失误率,满足用户需求。

[0007] 为解决上述技术问题,本发明的技术方案包括:

[0008] 一种时钟跟随数据的数据传送方法,其中,所述的方法包括以下步骤:

[0009] A、若数据源中存储的待发送的数据积累到预定数据长度,则数据源触发 FLAG1 翻转模块改变状态,并将数据发送到一串行数据输出模块,通过一发送计时器模块同步计数,若计数值达到最大值,则所述发送计时器模块清零;

[0010] B、若所述发送计时器模块计数值不为零,则所述串行数据输出模块向接收方发送数据;

[0011] C、若所述串行数据输出模块发送数据,则一串行输出时钟生成模块同步生成串行发送时钟信号,所述串行发送时钟信号跟随所述发送数据同步发送。

[0012] 所述的方法,其中,所述步骤A还包括以下具体步骤:

[0013] A1、所述数据源将每次需要发送的数据长度传输到一帧长度寄存器模块;

[0014] A2、所述帧长度寄存器模块设置所述数据长度的最大值,并将所述最大值传输到

所述发送计时器模块；

[0015] A3、所述发送计时器模块标记所述最大值，并设置计时状态机初始值为零；

[0016] A4、所述数据源储存的数据长度到达所述最大值时，所述数据源触发所述 FLAG1 翻转模块改变状态。

[0017] 所述的方法，其中，所述步骤 A 还包括以下具体步骤：所述数据源发送数据时，一连续发送时钟模块同步生成发送时钟信号，所述发送时钟信号跟随所述发送数据同步发送。

[0018] 所述的方法，其中，所述步骤 A1 还包括以下具体步骤：所述数据源发送数据长度发生变化时，所述帧长度寄存器模块重新设置所述发送数据长度的最大值。

[0019] 所述的方法，其中，所述步骤 A4 还包括以下具体步骤：所述数据源的缓冲区储存满数据时，所述数据源也触发所述 FLAG1 翻转模块改变状态。

[0020] 所述的方法，其中，所述步骤 C 还包括以下具体步骤：

[0021] C1、判断所述发送计时器模块的计数值，若所述计数值为零时转步骤 C2，若所述计数值为一时转步骤 C3，若所述计数值为其他数值时转步骤 C4；

[0022] C2、所述发送时钟信号处于上升沿或下降沿时，所述串行发送时钟信号置低；所述发送时钟信号处于其他状态时，所述串行发送时钟信号保持；

[0023] C3、所述发送时钟信号处于上升沿时，所述串行发送时钟信号置高；所述发送时钟信号处于其他状态时，所述串行发送时钟信号保持；

[0024] C4、所述发送时钟信号处于上升沿时，所述串行发送时钟信号置高；所述发送时钟信号处于下降沿时，所述串行发送时钟信号保持低电平；所述发送时钟信号处于其他状态时，所述串行发送时钟信号保持。

[0025] 所述的方法，其中，所述步骤 C 还包括以下具体步骤：

[0026] C5、一系统高速时钟模块为所述串行发送时钟信号与所述发送时钟信号提供时钟基准。

[0027] 所述的方法，其中，所述步骤 C 还包括以下具体步骤：

[0028] C6、在所述串行数据输出模块输出的有效数据的中间位置，都只对应一个所述串行发送时钟信号的下跳沿。

[0029] 所述的方法，其中，所述步骤 C 还包括以下具体步骤：

[0030] C7、将所述串行发送时钟信号的赋值取反，则接收数据方通过所述串行发送时钟信号的上升沿触发接收数据。

[0031] 所述的方法，其中，所述步骤 C1 还包括以下具体步骤：所述发送时钟信号处于上升沿时，所述发送计时器模块的计数值为累计前数值

[0032] 本发明所提供的一种时钟跟随数据的数据传送方法，由于采用了构建的高效的数据传送方法，大大提高了数据传送效率，降低了数据传送的失误率，提高了数据传送的稳定性，节省了用户的时间，满足了用户的需求，是现有技术的极大进步。

附图说明

[0033] 图 1 为本发明实现时钟跟随数据的数据传送方法的流程示意图；

[0034] 图 2 为本发明串行输出时钟生成模块工作流程示意图；

[0035] 图 3 为本发明串行输出时钟生成模块生成时序的流程示意图；

[0036] 图 4 为本发明系统高速时钟分频成连续时钟的时序示意图。

具体实施方式

[0037] 以下将结合附图，对本发明的各较佳实施例进行较为详细的说明。

[0038] 本发明技术方案的关键点在于判断时钟停止和启动的时机。时钟停止早了或启动晚了会丢失数据，时钟停止晚了或启动早了会把无效数据发送给接收方。如图 1、图 2、图 3 以及图 4 所示为本发明的具体实现方法，其中，图 2 中的 TCLK 为所述串行输出时钟生成模块生成的所述串行发送时钟信号，CLK 为所述连续发送时钟模块生成的所述发送时钟信号，CON 为所述发送计时器模块的所述计数值；图 3 中的 TXD 为所述串行输出数据模块输出的数据，NO..n 为此次发送的第 n 个数据；图 4 中的 HIGH SPED CLOCK 为系统高速时钟模块输出的高速时钟，CLKCON 为系统高速时钟的计数器。

[0039] 如图 1 所示，本发明的各个功能模块和它们之间的影响与控制关系。图 1 中，系统高速时钟是整个系统的心脏，它可以通过所述计数器的控制线 1 分频后产生与所述串行发送时钟信号同频率的所述连续时钟。所述系统高速时钟模块通过控制线 12 为所述串行输出时钟生成模块提供时钟基准，所述系统高速时钟通过控制线 1 为所述连续发送时钟模块提供时钟基准。

[0040] 如图 1 所示的，所述连续发送时钟模块通过控制线 2 生成跟随所述数据源数据的所述发送时钟信号，所述发送时钟信号频率不发生变化，所述串行输出时钟生成模块生成所述串行发送时钟信号，在所述串行输出模块发送数据时所述串行发送时钟信号同步启动，在所述串行输出模块无数据发送时所述串行发送时钟信号停止。

[0041] 如图 1 中所示，需要发送的数据存放在所述数据源中，当每次所述数据源里的数据积累到一定程度时，比如数据长度到达某一值或者所述数据源缓冲区已经放满，所述数据源就会通过控制线 5 来触发所述 FLAG1 翻转模块的状态，使所述 FLAG1 翻转模块通过控制线 8 启动所述发送计数器模块，所述发送计时器模块启动计数状态机开始同步计数。

[0042] 如图 1 所示，当所述数据源里的数据积累到可以发送的时候，所述数据源通过控制线 6 将每次要发送的数据的最大长度传送到所述帧长度寄存器模块，所述帧长度寄存器设置所述最大长度为最大值 MUX。所述发送计数器模块设置初始计数值为零，当所述 FLAG1 翻转模块的状态改变时，表示所述数据源可以发送数据了，所述发送计数器模块开始从一累加计数，计数的最大值就是 MUX。计数到 MUX 后，计数器清零，等待所述数据源再次准备好数据及再次改变所述 FLAG1 翻转模块的状态和所述帧长度寄存器模块再次设置帧长度最大值 MUX。所述发送计数器模块通过控制线 7 来得知所述最大值 MUX，并通过控制线 8 来得知所述 FLAG1 翻转模块状态是否改变。由此可看出，每次发送一系列数据的长度是可以变化的，只需要将变化后的长度写入所述帧长度寄存器模块重新设置最大值即可。

[0043] 如图 1 所描述的，所述数据源通过控制线 9 将数据传输到所述串行数据输出模块。所述串行数据输出模块在所述发送计数器模块计数值为零时不发送数据，在所述发送计数器模块为一到 MUX 之间的任何数字时（包括一和 MUX），所述发送计数器模块通过控制线启动所述串行数据输出模块开始发送数据。很显然所述串行发送数据模块每次发送的数据长度为 MUX，也就是所述数据源准备好的数据的长度。所述连续发送时钟模块通过控制线 11

为所述串行数据输出模块提供时钟基准。

[0044] 如图 1 所示,所述串行输出时钟生成模块生成的所述串行发送时钟信号与所述串行数据输出模块输出的数据同步输出,所述串行输出时钟模块在有数据时同步启动时钟,无数据时同步停止时钟。并且,这个启动和停止的动作不能滞后于数据的发送和停止。所述发送计数器模块通过控制线 3 控制所述串行输出时钟生成模块的工作。同时所述连续发送时钟通过控制线 2 或者所述系统高速时钟模块通过控制线 12 也可以控制所述串行输出时钟生成模块的工作。所述系统高速时钟模块的计数器通过控制线 1 分频出连续时钟信号,所以所述连续发送时钟模块实际上是所述系统高速时钟的分频。

[0045] 图 2 为串行输出时钟模块的状态机转移图。图中的 TCLK 为所述串行输出时钟生成模块生成的所述串行发送时钟信号,是要传送给接收方用于同步串行数据的时钟。CLK 为所述连续发送时钟模块生成的所述发送时钟信号,它是没有间断的。CON 为所述发送计数器模块的所述计数值。如图 1 框架模型的实现方法流程可知所述 CON 初始值为零,在所述 FLAG1 翻转模块状态变化时,所述串行输出模块开始发送数据,所述 CON 累加计数值从一到所述 MUX,之后恢复到零,重新等待。

[0046] 所述串行输出时钟生成模块设置所述 TCLK 初始值为零。之后判断所述 CON 的状态,若所述 CON 值为零,则说明数据源还没有准备好,此时判断所述 CLK 状态,无论所述 CLK 是上升沿还是下降沿,所述 TCLK 置零,其他状态下,TCLK 保持。如图 3 所示,当所述 CON 值为零时,所述 TCLK 始终保持低电平。在该过程中,所述 CLK 处于上升沿状态时,所述 CON 为累加前的数值。比如图 3 中虚线 1 所示,此时刻所述 CON 的值为二,而不是三。在如图 1、图 2 以及图 3 的过程中要规定接收方接收数据时,靠同步时钟的下降沿触发,如图 3 中虚线 2 所示。

[0047] 在图 1 中,所述串行数据输出模块是以连续发送时钟模块生成的时钟信号为时钟基准的,在所述 CLK 上升沿根据所述 CON 的值发送数据源中的数据。因此图 3 中所述串行数据输出模块输出的数据总是比所述 CON 计数要错后一个所述 CLK 周期。

[0048] 由图 2 看出,当所述 CON 为一时,若所述 CLK 处于上升沿,所述 TCLK 置高,其他情况下保持。如图 3 所示,当所述 CON 为一,且所述 CLK 处于下降沿时,所述 TCLK 保持低电平,过半个周期后,所述 CLK 处于上升沿,则所述 TCLK 置高,为发送第一个数据即 NO. 1 所需要的下降沿做准备。

[0049] 由图 2 可以看出,当所述 CON 为其他值时,所述 TCLK 在所述 CLK 的上升沿是置高,在所述 CLK 的下降沿置低。由图 3 可知,所述 CON 为从一到 MUX 的数值时(包括一与 MUX),所述 TCLK 在所述 CLK 的上升沿时置高,在所述 CLK 的下降沿时置低。可以看出,置高是为置低产生下跳沿触发数据做准备。通过图 3 可以看出,在所述串行数据输出模块输出的每个有效数据的中间位置,都只有一个所述 TCLK 的下跳沿与之对应。

[0050] 在图 3 中,所述 CON 值为 MUX 且所述 CLK 为上升沿的时候,如虚线 3 所示,依据图 2 状态图可知,所述 TCLK 置高。当所述 CON 值为 MUX 的第一个零且所述 CLK 为下降沿时,如虚线 4 所示,依据图 2 状态图可知,所述 TCLK 置低。则所述 TCLK 在虚线 4 所在时刻产生了一个下降沿,此时虽然所述 CON 值为零,但所述串行数据输出模块输出的数据总比所述 CON 计数值错后一个所述 CLK 周期,因此所述 TCLK 在虚线 4 时刻的下降沿正好用来触发第 MUX 个数据。虚线 4 后面的所述 CON 值为零的情况下,无论所述 CLK 处于上升沿还是下降沿,所

述 TCLK 都置零,这样所述 TCLK 就停止了,一直到所述 CON 受所述 FLAG1 翻转模块触发变成一时,重复上述程序。

[0051] 由图 3 可知,所述串行数据输出模块输出的每一个有效数据都只对应一个所述 TCLK 的下跳沿,不多也不少。因此,只要严格按照图 2 状态机的程序运行,本发明所述方法完全可以实现有数据传送时生成发送时钟,无数据传送时发送时钟停止。若用 TCLK 的上升沿触发发送数据,只需将图 2 中所述 TCLK 的赋值取反即可实现。

[0052] 图 4 为系统高速时钟分频成 CLK 的时序图,由图可以看出所述系统高速时钟模块根据所述计时器的计数进行了八分频。我们只需要用所述系统高速时钟模块进行触发,利用所述计时器的计数值进行判断,如图 4 所示的,若所述计时器的计数值为三,例如虚线 1 处,则所述 CLK 处于上升沿;若所述计时器的计数值为七,则所述 CLK 处于下降沿,例如虚线 3 处。

[0053] 综上所述,图 1、图 2、图 3 以及图 4 所示的本发明的一种时钟跟随数据的数据传送方法包括以下具体步骤:

[0054] 一种时钟跟随数据的数据传送方法,所述的方法包括以下步骤:

[0055] A、数据源用于存放待发送的数据,在待发送的数据积累到预定数据长度,来触发 FLAG1 翻转模块改变状态,启动计数状态机;

[0056] B、当所述 FLAG1 翻转模块状态改变时,所述数据源将数据发送到一串行数据输出模块,通过一发送计时器模块同步计数,当计数值达到最大值时,所述发送计时器模块清零;

[0057] C、所述发送计时器模块计数值不为零时,所述串行数据输出模块开始向接收方发送数据;

[0058] D、所述串行数据输出模块发送数据时,一串行输出时钟生成模块同步生成串行发送时钟信号,所述串行发送时钟信号跟随所述发送数据同步发送。

[0059] 所述的方法,其所述步骤 A 还包括以下具体步骤:

[0060] A1、所述数据源将每次需要发送的数据长度传输到一帧长度寄存器模块;

[0061] A2、所述帧长度寄存器模块设置所述数据长度的最大值,并将所述最大值传输到所述发送计时器模块;

[0062] A3、所述发送计时器模块标记所述最大值,并设置计时状态机初始值为零;

[0063] A4、所述数据源储存的数据长度到达所述最大值时,所述数据源触发所述 FLAG1 翻转模块改变状态。

[0064] 所述的方法,其所述步骤 B 还包括以下具体步骤:所述数据源发送数据时,一连续发送时钟模块同步生成发送时钟信号,所述发送时钟信号跟随所述发送数据同步发送。

[0065] 所述的方法,其所述步骤 A1 还包括以下具体步骤:所述数据源发送数据长度发生变化时,所述帧长度寄存器模块重新设置所述发送数据长度的最大值。

[0066] 所述的方法,其所述步骤 A4 还包括以下具体步骤:所述数据源的缓冲区储存满数据时,所述数据源也触发所述 FLAG1 翻转模块改变状态。

[0067] 所述的方法,其所述步骤 D 还包括以下具体步骤:

[0068] D1、判断所述发送计时器模块的计数值,若所述计数值为零时转步骤 D2,若所述计数值为一时转步骤 D3,若所述计数值为其他数值时转步骤 D4;

[0069] D2、所述发送时钟信号处于上升沿或下降沿时,所述串行发送时钟信号置低;所述发送时钟信号处于其他状态时,所述串行发送时钟信号保持;

[0070] D3、所述发送时钟信号处于上升沿时,所述串行发送时钟信号置高;所述发送时钟信号处于其他状态时,所述串行发送时钟信号保持;

[0071] D4、所述发送时钟信号处于上升沿时,所述串行发送时钟信号置高;所述发送时钟信号处于下降沿时,所述串行发送时钟信号保持低电平;所述发送时钟信号处于其他状态时,所述串行发送时钟信号保持。

[0072] 所述的方法,其所述步骤D还包括以下具体步骤:

[0073] D5、一系统高速时钟模块为所述串行发送时钟信号与所述发送时钟信号提供时钟基准。

[0074] 所述的方法,其所述步骤D还包括以下具体步骤:

[0075] D6、在所述串行数据输出模块输出的有效数据的中间位置,都只对应一个所述串行发送时钟信号的下跳沿。

[0076] 所述的方法,其所述步骤D还包括以下具体步骤:

[0077] D7、将所述串行发送时钟信号的赋值取反,则接收数据方通过所述串行发送时钟信号的上升沿触发接收数据。

[0078] 所述的方法,其所述步骤D1还包括以下具体步骤:所述发送时钟信号处于上升沿时,所述发送计时器模块的计数值为累计前数值。

[0079] 由此可见,采用本发明所提供的是一种时钟跟随数据的数据传送方法,大大提高了数据传送效率。本发明构建了一种高效的数据传送方法,降低了数据传送的失误率,提高了数据传送的稳定性,节省了用户的时间,满足了用户的需求,是现有技术的极大进步。

[0080] 应当理解的是,上述针对较佳实施例的描述并不能理解为对本发明专利保护范围的限制,本发明的专利保护范围应以所附权利要求为准。




图 1




图 2




图 3




图 4