

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5834101号
(P5834101)

(45) 発行日 平成27年12月16日 (2015. 12. 16)

(24) 登録日 平成27年11月6日 (2015. 11. 6)

(51) Int. Cl.	F I	
G09G 3/20 (2006.01)	G09G 3/20	633K
G09G 3/36 (2006.01)	G09G 3/20	631V
H01L 51/50 (2006.01)	G09G 3/20	631K
H05B 33/14 (2006.01)	G09G 3/20	612B
	G09G 3/36	

請求項の数 5 (全 64 頁) 最終頁に続く

(21) 出願番号	特願2014-30610 (P2014-30610)	(73) 特許権者	000153878
(22) 出願日	平成26年2月20日 (2014. 2. 20)		株式会社半導体エネルギー研究所
(62) 分割の表示	特願2006-352533 (P2006-352533) の分割		神奈川県厚木市長谷398番地
原出願日	平成18年12月27日 (2006. 12. 27)	(72) 発明者	宍戸 英明
(65) 公開番号	特開2014-112253 (P2014-112253A)		神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内
(43) 公開日	平成26年6月19日 (2014. 6. 19)	審査官	小野 健二
審査請求日	平成26年2月20日 (2014. 2. 20)		

最終頁に続く

(54) 【発明の名称】 表示装置

(57) 【特許請求の範囲】

【請求項1】

無線信号を受信するアンテナ回路と、
映像信号を記憶し、且つ前記映像信号が読み出されたことを示す信号を出力するメモリ回路と、前記無線信号に基づいて前記メモリ回路を制御するメモリコントローラと、を有する信号処理部と、
前記メモリ回路から読み出された前記映像信号に基づいて映像を表示する表示部と、
前記無線信号を用いて充電されるバッテリーと、前記バッテリーから前記信号処理回路及び前記表示部への電力の供給の有無を制御するスイッチ回路と、を有する電源生成部と、
を有し、
前記映像信号は、前記アンテナ回路が前記無線信号を受信する前に、前記メモリ回路に記憶されているものであることを特徴とする表示装置。

【請求項2】

無線信号を受信するアンテナ回路と、
映像信号を記憶し、且つ前記映像信号が読み出されたことを示す信号を出力するメモリ回路と、前記無線信号に基づいて前記メモリ回路を制御するメモリコントローラと、を有する信号処理部と、
前記メモリ回路から読み出された前記映像信号に基づいて映像を表示する表示部と、
前記無線信号を用いて充電されるバッテリーと、前記バッテリーから前記信号処理回路

及び前記表示部への電力の供給の有無を制御するスイッチ回路と、を有する電源生成部と、
、

を有し、

前記メモリ回路は、読み出し専用メモリであることを特徴とする表示装置。

【請求項 3】

請求項 1 又は請求項 2 において、

前記映像信号が読み出されたことを示す信号に誤りがないかを判定する論理回路を有することを特徴とする表示装置。

【請求項 4】

請求項 1 乃至請求項 3 のいずれか一項において、

前記アンテナ回路は、前記映像信号が読み出されたことを示す信号に基づいた第 2 の無線信号を送信することを特徴とする表示装置。

10

【請求項 5】

請求項 1 乃至請求項 4 のいずれか一項において、

前記アンテナ回路は、前記表示部を囲むように形成された導電膜を有することを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置及び当該表示装置を用いた表示システムに関する。特に、無線信号伝送を行う表示装置及び無線信号伝送による表示システムに関する。また、このような表示装置及び表示システムを用いた電子機器に関する。

20

【背景技術】

【0002】

近年、表示装置は、液晶テレビなどの大型表示装置の増加から、活発に開発が進められている。特に、絶縁基板上に構成されたトランジスタを用いて、画素回路及びシフトレジスタ等を含む駆動回路（以下、内部回路ともいう）を一体形成する技術は、低消費電力化、低コスト化に大きく貢献するため、活発に開発が進められている。絶縁基板上に形成された内部回路は、フレキシブルプリント配線基板（FPC; Flexible Printed Circuit）等の入力インターフェイスを介してコントローラ IC 等（以下、外部回路ともいう）に接続されている。FPC は、内部回路及び外部回路の電気的接続を行う。外部回路から電源電圧や制御信号、映像データ等が内部回路に供給されることにより、表示装置の動作が制御される（特許文献 1 参照。）。

30

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開平 11 - 281996 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、従来の表示装置において、内部回路と外部回路を FPC 等の入力インターフェイスで接続する構成にすることにより、様々な課題が生じている。

40

【0005】

例えば、FPC を圧着する時にショートが起きやすく、動作不良が起こりやすい。また、内部回路や外部回路と FPC 等の入力インターフェイスとの接続部は、熱や曲げ応力等に弱く、壊れやすい。また、FPC 端子から内部回路へ電源電圧や制御信号、映像データ等が内部回路に供給されるため、FPC 端子と内部回路とを接続する引き回し配線のレイアウトが、FPC の場所や本数等の制約を受けやすく、引き回し配線のレイアウトの自由度が低くなる。これにより、引き回し配線のレイアウト依存による電圧降下や遅延などの不具合が起こりやすい。さらに、近年、表示装置の大型化に伴い、さらなる低消費電力化が

50

求められている。

【0006】

ところで、近年、電磁界または電波等の無線通信を利用した個体識別技術が注目を集めている。特に、無線通信によりデータの更新を行う半導体装置として、RFID(Radio Frequency Identification)タグを利用した個体識別技術が注目を集めている。

【0007】

RFIDタグ(以下、単にRFIDともいう)は、電源を内蔵するか、外部から電源供給を受け取るかの違いにより、RFIDの情報を含んだ電波または電磁波を送信することが可能なアクティブタイプ(能動タイプ)のRFIDと、外部からの電波または電磁波(搬送波)の電力を利用して駆動するパッシブタイプ(受動タイプ)のRFIDとの2つのタイプに分けることができる。このうち、アクティブタイプのRFIDにおいては、RFIDを駆動するための電源を内蔵しており、電源として電池を備えて構成されている。また、パッシブタイプにおいては、RFIDを駆動するための電源を外部からの電波または電磁波(搬送波)の電力を利用して作り出し、電池を備えることのない構成を実現している。

10

【0008】

本発明は、従来の表示装置において、内部回路と外部回路をFPC等の入力インターフェイスで接続する構成にすることにより生じていた問題点を鑑み、無線信号伝送を用いることにより内部回路と外部回路を電氣的に接続させ、且つ無線信号伝送を用いて所望の映像を表示する表示装置及び表示システムを提供することを課題とする。

20

【課題を解決するための手段】

【0009】

本発明は、無線信号伝送を用いることにより内部回路と外部回路を電氣的に接続させた非接触型の表示装置を提供する。さらに、映像データに基づく映像信号を予め記録させ、無線信号伝送を用いて所望の映像を表示させる表示装置を提供する。

【0010】

具体的な本発明に係る表示装置の構成は、映像信号が記録されているメモリ回路と、無線信号を受信するアンテナ回路と、アンテナ回路が受信した無線信号を復調する復調回路と、復調回路で復調された無線信号が入力され、無線信号によりメモリ回路から映像信号の読み出しを命令し、且つ走査線制御信号及び信号線制御信号を出力するコントローラと、信号線制御信号及びメモリ回路から出力される映像信号が入力される信号線駆動回路と、走査線制御信号が入力される走査線駆動回路と、信号線駆動回路及び走査線駆動回路により制御され映像を表示する画素回路と、を有することを特徴とする。

30

【0011】

本発明に係る表示装置の他の構成は、映像信号が記録されているメモリ回路と、無線信号を送受信するアンテナ回路と、アンテナ回路が受信した無線信号を復調する復調回路と、復調回路で復調された無線信号が入力され、無線信号によりメモリ回路から映像信号の読み出しを命令し、且つ走査線制御信号及び信号線制御信号を出力するコントローラと、信号線制御信号及びメモリ回路から出力される映像信号が入力される信号線駆動回路と、走査線制御信号が入力される走査線駆動回路と、信号線駆動回路及び走査線駆動回路により制御され映像を表示する画素回路と、メモリ回路から出力される無線信号を変調して、アンテナ回路に入力する変調回路と、を有することを特徴とする。

40

【0012】

また、本発明に係る表示システムの構成は、表示装置と、表示装置と無線信号を授受することにより、データの送受信を行う無線通信装置と、を具備し、表示装置は、映像信号が記録されているメモリ回路と、無線信号を受信するアンテナ回路と、アンテナ回路が受信した無線信号を復調する復調回路と、復調回路で復調された無線信号が入力され、無線信号によりメモリ回路から映像信号の読み出しを命令し、且つ走査線制御信号及び信号線制御信号を出力するコントローラと、信号線制御信号及びメモリ回路から出力される映像信

50

号が入力される信号線駆動回路と、走査線制御信号が入力される走査線駆動回路と、信号線駆動回路及び走査線駆動回路により制御され映像を表示する画素回路と、を有し、表示装置は、無線通信装置から送信された無線信号により映像を表示することを特徴とする。

【0013】

また、本発明に係る表示システムの他の構成は、表示装置と、表示装置と無線信号を受受することにより、データの送受信を行う無線通信装置と、を具備し、表示装置は、映像信号が記録されているメモリ回路と、無線信号を送受信するアンテナ回路と、アンテナ回路が受信した無線信号を復調する復調回路と、復調回路で復調された無線信号が入力され、無線信号によりメモリ回路から映像信号の読み出しを命令し、且つ走査線制御信号及び信号線制御信号を出力するコントローラと、信号線制御信号及びメモリ回路から出力される映像信号が入力される信号線駆動回路と、走査線制御信号が入力される走査線駆動回路と、信号線駆動回路及び走査線駆動回路により制御され映像を表示する画素回路と、メモリ回路から出力される無線信号を変調して、アンテナ回路に入力する変調回路と、を有し、表示装置は、無線通信装置から送信された無線信号により映像を表示することを特徴とする。

10

【0014】

上記構成において、メモリ回路は不揮発性メモリであることが好ましい。

【0015】

なお、本明細書中において、トランジスタがオンしているとは、トランジスタのゲート及びソース間電圧がその閾値電圧を超え、ソース及びドレイン間に電流が流れる状態を指す。また、トランジスタがオフしているとは、トランジスタのゲート・ソース間電圧がその閾値電圧を下回り、ソース及びドレイン間に電流が流れていない状態を指す。

20

【0016】

なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第1の電極、第2の電極と記述する。例えば、第1の電極がソースである場合には、第2の電極とはドレインを指し、逆に第1の電極がドレインである場合には、第2の電極とはソースを指すものとする。

【0017】

なお、本書類（明細書、特許請求の範囲または図面など）においては、1画素とは、1つの色要素を示すものとする。従って、R（赤）G（緑）B（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との3画素から構成されるものとする。なお、色要素は、3色に限定されず、それ以上の数を用いてもよいし、RGB以外の色を用いてもよい。例えば、白色（W）を加えてRGBWとしてもよい。また、RGBに、例えば、イエロー、シアン、マゼンダなど1色以上を追加したものでもよい。また、例えば、RGBの中の少なくとも1色について、類似した色を追加してもよい。例えば、R、G、B1、B2としてもよい。B1とB2とは、どちらも青色であるが、波長が異なるものを示す。このような色要素を用いることにより、より実物に近い表示を行うことができる。また、消費電力を低減することができる。

30

【0018】

また、1つの色要素について、複数の領域を用いて明るさを制御してもよい。この場合は、1つの色要素を1画素とし、その明るさを制御する各領域をサブ画素とする。例えば、面積階調方式を行う場合、1つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現する。このとき、明るさを制御する各領域をサブ画素とする。よって、1つの色要素は、複数のサブ画素で構成されることとなる。また、その場合、サブ画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、1つの色要素につき複数ある明るさを制御する領域、つまり、1つの色要素を構成する複数のサブ画素において、各々に供給する信号をわずかに異ならせるようにして、視野角を広げるようにしてもよい。

40

【0019】

50

なお、本書類（明細書、特許請求の範囲または図面など）において、画素は、マトリクス状に配置（配列）されている場合を含む。ここで、画素がマトリクス状に配置（配列）されているとは、縦方向もしくは横方向において、直線状に並んで配置されている場合や、ギザギザな線上に並んでいる場合を含む。よって、例えば、3色の色要素（例えばRGB）でフルカラー表示を行う場合に、ストライプ配置されている場合や、3つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。さらに、ベイヤー配置されている場合も含むものとする。なお、色要素のドット毎にその表示領域の大きさが異なってもよい。これにより、低消費電力化、または表示素子の長寿命化を図ることができる。

【0020】

なお、本書類（明細書、特許請求の範囲または図面など）において、表示素子、表示素子を有する装置である表示装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、表示素子、表示装置としては、EL素子（有機物及び無機物を含むEL素子、有機EL素子、無機EL素子）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（GLV）、プラズマディスプレイ（PDP）、デジタルマイクロミラーデバイス（DMD）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（FED）やSED方式平面型ディスプレイ（SED：Surface-conduction Electron-emitter Display）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。

【0021】

なお、本書類（明細書、特許請求の範囲または図面など）に記載されたトランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（TFT）などを用いることが出来る。TFTを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、または製造装置の大型化を図ることができる。また、製造装置を大型化できるため、大型基板を用いて製造することができる。そのため、同時に多くの個数の表示装置を製造でき、低コストで製造できる。さらに、低い温度で製造できるため、耐熱性の弱い基板を用いることができる。よって、透明基板上にトランジスタを製造できる。また、透明な基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率を向上させることができる。

【0022】

なお、多結晶シリコンを製造するとき、触媒元素（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信号処理回路（信号生成回路、ガンマ補正回路、DA変換回路など）を基板上に一体形成することが出来る。

【0023】

なお、微結晶シリコンを製造するとき、触媒元素（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザーを用いず、熱処理を加えるだけで、結晶性を向上させることができる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナログスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化のためにレー

10

20

30

40

50

ザーを用いない場合は、シリコンの結晶性のムラを抑えることができる。そのため、綺麗な画像を表示することが出来る。

【0024】

もちろん、触媒元素（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。

【0025】

または、半導体基板やSOI基板などを用いてトランジスタを形成することが出来る。これらの基板を用いることにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。また、これらのトランジスタを用いると、回路の低消費電力化、または回路の高集積化を図ることができる。

10

【0026】

または、ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnOなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらの化合物半導体または酸化物半導体を用いることにより、薄膜トランジスタの製造温度を低くできる。例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極として用いることができる。さらに、それらをトランジスタと同時に成膜または形成できるため、コストを低減できる。

20

【0027】

または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、または大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。

30

【0028】

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これら有機半導体やカーボンナノチューブを用いることにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、衝撃に強くできる。

【0029】

さらに、様々な構造のトランジスタを用いることができる。例えば、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを本書類（明細書、特許請求の範囲または図面など）に記載されたトランジスタとして用いることが出来る。MOS型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、多数のトランジスタを搭載することができる。また、バイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。

40

【0030】

なお、MOS型トランジスタ、バイポーラトランジスタなどを1つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。

【0031】

その他、様々なトランジスタを用いることができる。

【0032】

なお、トランジスタが形成されている基板の種類は、様々なものを用いることができ、特

50

定のものに限定されることはない。トランジスタが形成される基板としては、例えば、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュブラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）または皮下組織を基板として用いてもよい。または、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュブラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）または皮下組織を基板として用いてもよい。または、ある基板でトランジスタを形成し、その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュブラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。

【0033】

なお、本書類（明細書、特許請求の範囲または図面など）に記載されたトランジスタの構造は、様々な形態をとることができる。例えば、ゲート電極が2個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャンネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流を低減する、トランジスタの耐圧を向上させて信頼性を良くする、又は飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また、チャンネルの上下にゲート電極が配置されている構造でもよい。チャンネルの上下にゲート電極が配置されている構造にすることにより、チャンネル領域が増えるため、電流値を大きくする、また空乏層ができやすくなってS値をよくすることができる。チャンネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。また、ゲート電極はチャンネルの上に配置されている構造でもよいし、チャンネルの下に配置されている構造でもよい。また、トランジスタの構造は、正スタガ構造であってもよいし、逆スタガ構造でもよい。さらに、チャンネル領域は複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャンネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャンネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャンネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、トランジスタはLDD領域を有する構造としてもよい。LDD領域を設けることにより、オフ電流を低減する、トランジスタの耐圧を向上させて信頼性を良くする、又は飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。

【0034】

なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム（Al）、タンタル（Ta）、チタン（Ti）、モリブデン（Mo）、タングステン（W）、ネオジウム（Nd）、クロム（Cr）、ニッケル（Ni）、白金（Pt）、金（Au）、銀（

10

20

30

40

50

Ag)、銅(Cu)、マグネシウム(Mg)、スカンジウム(Sc)、コバルト(Co)、亜鉛(Zn)、ニオブ(Nb)、シリコン(Si)、リン(P)、ボロン(B)、ヒ素(As)、ガリウム(Ga)、インジウム(In)、錫(Sn)、酸素(O)で構成された群から選ばれた一つもしくは複数の元素、または、前記群から選ばれた一つもしくは複数の元素を成分とする化合物、合金材料(例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化錫(SnO)、酸化錫カドミウム(CTO)、アルミネオジウム(Al-Nd)、マグネシウム銀(Mg-Ag)、モリブデンニオブ(Mo-Nb)など)で形成されることが望ましい。または、配線、電極、導電層、導電膜、端子などは、これらの化合物を組み合わせた物質などを有して形成されることが望ましい。もしくは、前記群から選ばれた一つもしくは複数の元素とシリコンの化合物(シリサイド)(例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど)、前記群から選ばれた一つもしくは複数の元素と窒素の化合物(例えば、窒化チタン、窒化タンタル、窒化モリブデン等)を有して形成されることが望ましい。

10

【0035】

なお、シリコン(Si)には、n型不純物元素(リンなど)またはp型不純物元素(ボロンなど)を含んでいてもよい。シリコンが不純物元素を含むことにより、導電率が向上する、又は通常の導体と同様な振る舞いをするのが可能となる。従って、配線、電極などとして利用しやすくなる。

【0036】

なお、シリコンは、単結晶、多結晶(ポリシリコン)、微結晶(マイクロクリスタルシリコン)など、様々な結晶性を有するシリコンを用いることが出来る。あるいは、シリコンは非晶質(アモルファスシリコン)などの結晶性を有さないシリコンを用いることが出来る。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導電膜、端子などの抵抗を小さくすることが出来る。非晶質シリコンまたは微結晶シリコンを用いることにより、簡単な工程で配線などを形成することが出来る。

20

【0037】

なお、アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる。さらに、アルミニウムまたは銀はエッチングしやすいので、パターンニングしやすく、微細加工を行うことが出来る。

30

【0038】

また、銅は、導電率が高いため、信号遅延を低減することが出来る。銅を用いる場合は、密着性を向上させるため、積層構造にすることが望ましい。

【0039】

また、モリブデンまたはチタンは、酸化物半導体(ITO、IZOなど)またはシリコンと接触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有するため、望ましい。

【0040】

また、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。

【0041】

また、ネオジウムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジウムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにくくなる。

40

【0042】

また、シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高いなどの利点を有するため、望ましい。

【0043】

また、ITO、IZO、ITSO、酸化亜鉛(ZnO)、シリコン(Si)、酸化錫(SnO)、酸化錫カドミウム(CTO)は、透光性を有しているため、光を透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いることができる。

50

【0044】

また、IZOは、エッチングしやすく、加工しやすいため、望ましい。IZOは、エッチングしたときに、残渣が残ってしまう問題も起こりにくい。したがって、画素電極としてIZOを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）をもたらすことを低減出来る。

【0045】

なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、単層構造でもよいし、多層構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することが出来る。あるいは、多層構造にすることにより、それぞれの材料のメリットを生かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することが出来る。たとえば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低抵抗化を図ることができる。また、低耐熱性の材料を、高耐熱性の材料で挟む積層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極などの耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデン、チタン、ネオジウムなどを含む層で挟む積層構造にすると望ましい。

10

【0046】

また、配線、電極同士が直接接する場合、お互いに悪影響を及ぼすことがある。例えば、一方の配線、電極などが他方の配線、電極などの材料の中に入っていて、性質を変えてしまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成または製造するときに、問題が生じて、正常に製造できなくなることがある。そのような場合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆うとよい。例えば、ITOとアルミニウムとを接続させる場合は、ITOとアルミニウムとの間に、チタン、モリブデン、ネオジウム合金を挟むことが望ましい。また、シリコンとアルミニウムとを接続させる場合は、ITOとアルミニウムとの間に、チタン、モリブデン、ネオジウム合金を挟むことが望ましい。

20

【0047】

なお、配線とは、導電体が配置されているものを言う。配線は、線状に伸びていても良いし、伸びずに短く配置されていてもよい。したがって、電極は、配線に含まれている。

【0048】

なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどとして、カーボンナノチューブを用いても良い。さらに、カーボンナノチューブは、透光性を有しているため、光を透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いることができる。

30

【0049】

なお、本書類（明細書、特許請求の範囲または図面など）において、接続されているとは、電氣的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電氣的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。

【0050】

なお、本書類（明細書、特許請求の範囲または図面など）に示すスイッチは、様々な形態のものを用いることができる。一例として、電氣的スイッチや機械的なスイッチなどがある。つまり、本書類に示すスイッチは電流の流れを制御できるものであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし、ダイオード（例えば、PNダイオード、PINダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど）でもよいし、サイリスタでもよい。または、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとして

40

50

は、LDD領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（VSS、GND、0Vなど）に近い状態で動作する場合はNチャンネル型を、反対に、ソース端子の電位が、高電位側電源（VDDなど）に近い状態で動作する場合はPチャンネル型を用いることが望ましい。これは、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、Nチャンネル型とPチャンネル型の両方を用いて、CMOS型のスイッチにしてもよい。CMOS型のスイッチにすると、Pチャンネル型かNチャンネル型かのどちらかのスイッチが導通すれば電流を流すことができるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。また、スイッチをオン・オフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。

10

【0051】

なお、本書類（明細書、特許請求の範囲または図面など）において、ある物の上に形成されている、あるいは、～上に形成されている、というように、～の上に、あるいは、～上に、という記載については、ある物の上に直接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例えば、層Aの上に（もしくは層A上に）、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層（例えば層Cや層Dなど）が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。また、～の上方に、という記載についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが挟まっている場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層（例えば層Cや層Dなど）が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、～の下に、あるいは、～の下方に、の場合についても、同様であり、直接接している場合と、接していない場合とを含むこととする。

20

【発明の効果】**【0052】**

本発明により、内部回路と外部回路との間の配線を取り除くことができるため、FPC等の入力インターフェイスとの接続によって生じる動作不良や表示装置の破損を防ぐことができる。また、無線信号伝送を行うことにより、消費電力を低減させることができる。また、予め映像信号を表示装置に記録しておくことにより、無線で伝送する信号のデータ量を小さくすることができ、無線信号を短時間で処理することができる。これにより、動画を表示させた際の表示不良（ちらつきなど）を低減させることができる。

30

【図面の簡単な説明】**【0053】**

【図1】本発明の表示システムの構成の一例を示す図。

【図2】本発明の表示装置の構成の一例を示す図。

【図3】本発明の表示装置の構成の一例を示す図。

【図4】本発明の表示装置の構成の一例を示す図。

40

【図5】本発明の表示装置の構成の一例を示す図。

【図6】本発明の表示装置の構成の一例を示す図。

【図7】本発明の表示装置の構成の一例を示す図。

【図8】本発明の表示装置の構成の一例を示す図。

【図9】本発明の表示装置の構成の一例を示す図。

【図10】本発明のリーダー/ライタの構成の一例を示す図。

【図11】本発明の表示装置の構成の一例を示す図。

【図12】本発明の表示装置の構成の一例を示す図。

【図13】本発明の表示装置の構成の一例を示す図。

【図14】本発明の表示システムの構成の一例を示す図。

50

- 【図 15】本発明の表示装置の構成の一例を示す図。
- 【図 16】本発明の表示装置の構成の一例を示す図。
- 【図 17】本発明の表示装置の構成の一例を示す図。
- 【図 18】本発明の表示システムの構成の一例を示す図。
- 【図 19】本発明の表示装置の構成の一例を示す図。
- 【図 20】本発明の表示装置の動作の一例を示す図。
- 【図 21】本発明の表示装置の動作の一例を示す図。
- 【図 22】本発明の表示装置の動作の一例を示す図。
- 【図 23】本発明の表示装置の動作の一例を示す図。
- 【図 24】本発明のリーダ/ライタの構成の一例を示す図。 10
- 【図 25】本発明の表示装置を適用した電子機器の例を示す図。
- 【図 26】本発明の表示システムを適用した電子機器の例を示す図。
- 【図 27】本発明の表示装置の作製方法の例を示す図。
- 【図 28】本発明の表示装置の作製方法の例を示す図。
- 【図 29】本発明の表示装置の作製方法の例を示す図。
- 【図 30】本発明の表示装置の作製方法の例を示す図。
- 【図 31】本発明の表示装置の例を示す図。
- 【図 32】本発明の表示装置の例を示す図。
- 【図 33】本発明の表示装置の例を示す図。
- 【図 34】本発明の表示装置の作製方法の例を示す図。 20
- 【図 35】本発明の表示装置の作製方法の例を示す図。
- 【図 36】本発明の表示装置の作製方法の例を示す図。
- 【図 37】本発明の表示装置の作製方法の例を示す図。
- 【図 38】本発明の表示装置の作製方法の例を示す図。
- 【図 39】本発明の表示装置の作製方法の例を示す図。
- 【図 40】本発明の表示装置の作製方法の例を示す図。
- 【図 41】本発明の表示装置の作製方法の例を示す図。
- 【発明を実施するための形態】

【0054】

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細をさまざまに変更しうることは以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。 30

【0055】

(実施の形態 1)

本発明は、無線信号伝送を用いることにより内部回路と外部回路を電氣的に接続させ、非接触型の表示装置を可能にする。また、表示装置に予め映像信号を記録しておくことで、無線信号伝送を用いて所望の映像を表示させることを可能とする。なお、本明細書において「非接触型の表示装置」とは、内部回路及び外部回路を直接接続させず、無線信号伝送を用いて電氣的に接続させる構成の表示装置を示す。以下、本発明にかかる表示装置及び当該表示装置を用いた表示システムの構成例について、図面を用いて説明する。 40

【0056】

図 1 に示す表示装置及び表示システムは、無線通信装置であるリーダ/ライタ 101 と、表示装置 102 によって構成される。

【0057】

リーダ/ライタ 101 は、変調された搬送波（以下、無線信号ともいう）を表示装置 102 に送信する。リーダ/ライタ 101 から表示装置 102 に送信される無線信号は、データ処理命令信号、表示装置制御信号、メモリ ID、メモリアドレス（x アドレス、y アドレス）などを含む。また、表示装置制御信号には、クロック生成信号、垂直同期信号、水 50

平同期信号、メモリ回路制御信号などが含まれている。

【0058】

表示装置102は、リーダ/ライタ101から送信された無線信号を受信し、予め記録しておいた映像信号に基づく映像を表示させる。表示装置102は、アンテナ回路103、電源生成部104、信号処理部105、表示部106によって構成される。

【0059】

アンテナ回路103では、リーダ/ライタ101から送信された無線信号を受信する。

【0060】

電源生成部104では、アンテナ回路103が受信した無線信号を用いて、表示装置102を駆動させるのに必要な電源電圧を生成する。

10

【0061】

信号処理部105では、アンテナ回路103が受信した無線信号より、表示部106を駆動させるのに必要な制御信号(クロックパルス、スタートパルスなどの走査線制御信号又は信号線制御信号)を出力する。また、所望の映像を表示部106に表示させるために、予め記録させた映像信号を読み出して表示部106に出力する。本発明は、表示装置に予め映像信号を記録させ、無線信号により映像信号を読み出して、表示部106に所望の映像を表示させることを特徴の1つとしている。

【0062】

表示部106では、電源生成部104で生成された電源電圧と、信号処理部105から出力された走査線制御信号及び信号線制御信号等の制御信号と、を用いて、信号処理部105から出力された映像信号に基づく所望の映像を表示する。

20

【0063】

なお、リーダ/ライタ101から表示装置102に送信される無線信号には、データ処理命令信号、表示装置制御信号、メモリID、メモリアドレス(xアドレス、yアドレス)などが含まれる。データ処理命令信号は、表示装置に1つの映像を表示させるまでの一連の信号処理を開始するための合図となる信号である。表示装置制御信号は、所望の映像を表示させるための信号であり、クロック生成信号、水平同期信号、垂直同期信号、メモリ回路制御信号などが含まれる。メモリIDは、信号処理部に設けられたメモリ回路を識別するためのメモリ回路識別用の番号である。また、メモリアドレス(xアドレス、yアドレス)は、メモリ回路内のアドレスである。メモリID及びメモリアドレス(xアドレス、yアドレス)は、メモリ回路から映像信号を読み出す際に必要となる情報である。

30

【0064】

次に、表示装置102の各構成要素について、説明する。

【0065】

まず、アンテナ回路103の構成例を図2に示す。

【0066】

アンテナ回路103は、LC並列共振回路を構成するアンテナ1501及び共振容量1502によって構成される。リーダ/ライタ101から送信される無線信号によって、アンテナ1501に誘導磁場が生成され、この誘導磁場により、アンテナ1501に起電力が誘導される。アンテナ回路103では、アンテナ1501に誘導される起電力を電氣的信号として受信する。

40

【0067】

なお、アンテナ1501が有するインダクタンスの大きさ及び共振容量1502の大きさを調節することにより、アンテナ回路103での無線信号の受信効率や、アンテナ回路103で受信可能な無線信号の周波数帯を調節することができる。

【0068】

次に、電源生成部104の構成例を図3に示す。

【0069】

電源生成部104は、整流回路201、保持容量202、定電圧回路203によって構成される。

50

【0070】

電源生成部104の動作について、以下に説明する。

【0071】

アンテナ回路103により受信された無線信号は、整流回路201に入力される。整流回路201では、アンテナ回路103により受信した無線信号に対して、全波整流、もしくは半波整流を行う。整流回路201により整流された電圧は、保持容量202で平滑化され、定電圧回路203に入力される。定電圧回路203は、保持容量202で平滑化された電圧を用いて、所定の一定電圧を生成する。定電圧回路203で生成された一定電圧は、信号処理部105及び表示部106に供給され、信号処理部105及び表示部106を駆動させるための電源電圧として利用される。

10

【0072】

なお、信号の伝送方式として電波方式の一種であるマイクロ波方式（例えば、UHF帯（860～960MHz帯）または2.45GHz帯等）を適用する場合、該マイクロ波方式は電磁波エネルギーを直接的に受けて電源電圧を生成するため、リーダ/ライタ101と表示装置102が近接したときに、整流回路201で、信号処理部105及び表示部106の動作に対して過剰な電源電圧が生成される。そのため、通常、信号処理部105及び表示部106に過電圧がかからないように、定電圧回路203によって、ある一定以上の電圧が信号処理部105及び表示部106に供給されないように制御される。

【0073】

次に、信号処理部105の構成例を図4に示す。

20

【0074】

信号処理部105は、復調回路301、アンプ302、論理回路303、メモリコントローラ304、ディスプレイコントローラ305、メモリ回路306によって構成される。本発明は、信号処理部105にメモリ回路306を設けることを特徴の1つとしている。

【0075】

信号処理部105の動作について、以下に説明する。

【0076】

アンテナ回路103により受信した無線信号は、復調回路301に入力される。復調回路301では、リーダ/ライタ101から送信された変調波である無線信号を復調する。復調回路301で復調された無線信号は、アンプ302で増幅された後、論理回路303に入力される。論理回路303では、リーダ/ライタ101から送信された無線信号をデータ処理命令信号、表示装置制御信号、メモリID、メモリアドレスなどに分離し、信号の解析を行う。なお、表示装置制御信号は、さらにクロック生成信号、垂直同期信号、水平同期信号、メモリ回路制御信号などに分離される。ここで、データ処理命令信号は表示装置に1つの映像を表示させるまでの一連の信号処理開始を命令する信号であり、該データ処理命令信号によって論理回路303は信号処理を開始する。論理回路303で分離された無線信号は、適宜メモリコントローラ304及びディスプレイコントローラ305に入力される。メモリコントローラ304には、メモリ回路306を制御する信号（メモリID、メモリアドレス、メモリ回路制御信号など）を入力し、メモリ回路306の動作を制御する。ディスプレイコントローラ305には、表示部106を駆動させるのに必要な信号（クロック生成信号、垂直同期信号、水平同期信号など）を入力し、表示部106の動作を制御する。メモリ回路306には、映像信号が記録されている。メモリコントローラ304に入力されたメモリID、メモリアドレス、メモリ回路制御信号などの無線信号によって、メモリ回路306から所望の映像信号を読み出し、表示部106に所望の映像を表示することができる。

30

40

【0077】

ここで、メモリコントローラ304の構成例を図5に示す。

【0078】

図5において、メモリコントローラ304は、メモリR/W回路1201、基準発振回路1202、可変分周回路1203、メモリIDカウンタ1204a、xカウンタ1204

50

b、yカウンタ1204c、メモリIDデコーダ1205a、xデコーダ1205b、yデコーダ1205cによって構成されている。

【0079】

メモリ回路306は、複数の記憶素子によって構成される。それらの記憶素子は、(x、y)のアドレスによって選択されるものとする。メモリ回路306は、単数又は複数の記憶素子で、表示部106に1つの映像を表示させる映像信号を記録している。よって、単数又は複数の記憶素子を、(x、y)のアドレスによって選択することにより、所望の映像信号を読み出すことができる。

【0080】

メモリコントローラ304において、論理回路303で分離されたメモリ回路制御信号が、メモリR/W回路1201に入力される。メモリR/W回路1201は、論理回路303から入力されるメモリ回路制御信号に応じて、メモリ回路306に記録された映像信号の読み出しを許可するメモリR/W信号を出力する。

10

【0081】

また、論理回路303で分離されたメモリ回路制御信号は、基準発振回路1202を介して可変分周回路1203に入力され、適当な周波数の信号に変換される。可変分周回路1203で適当な周波数に変換されたメモリ回路制御信号は、メモリIDカウンタ1204aを介してメモリIDデコーダ1205aに入力される。また、アンテナ回路103により受信された無線信号に含まれ、論理回路303で分離されたメモリIDが、メモリIDデコーダ1205aに入力される。これにより、特定のメモリIDが割り振られたメモリ回路を選択することができる。メモリIDは、各メモリ回路を識別するために割り振られたメモリ回路識別用の番号であるため、特定のメモリIDを選択することで、特定のメモリ回路を選択することが可能である。ここでは、メモリ回路306に割り振られたメモリ回路識別用のメモリIDを選択することにより、メモリ回路306を選択する。

20

【0082】

また、可変分周回路1203で適当な周波数に変換されたメモリ回路制御信号は、xカウンタ1204bを介してxデコーダ1205bに入力されるとともに、アンテナ回路103により受信された無線信号に含まれ、論理回路303で分離されたメモリアドレス(xアドレス)が、xデコーダ1205bに入力される。これにより、メモリ回路306のxアドレスを選択することができる。同様に、可変分周回路1203で適当な周波数に変換されたメモリ回路制御信号は、yカウンタ1204cを介してyデコーダ1205cに入力されるとともに、アンテナ回路103により受信された無線信号に含まれ、論理回路303で分離されたメモリアドレス(yアドレス)が、yデコーダ1205cに入力される。これにより、メモリ回路306のyアドレスを選択することができる。メモリ回路306のxアドレスとyアドレスを選択することで、メモリ回路306を構成する複数の記憶素子のうち特定の記憶素子を選択することができる。所望の映像信号を記録した単数又は複数の記憶素子を、(x、y)アドレスによって選択することで、所望の映像を表示部106に表示させることが可能になる。

30

【0083】

なお、入力されたメモリID及びメモリアドレス(xアドレス、yアドレス)は、メモリR/W信号によってメモリ回路306からの映像信号の読み出しが許可された場合に、メモリ回路306に出力される。

40

【0084】

次に、メモリ回路306の構成例を図22に示す。なお、本発明に係るメモリ回路は、不揮発性メモリであることが望ましい。メモリ回路を不揮発性メモリにすることにより、電源が落ちた場合に映像信号が消失されるのを防ぐことができる。ここでは、図22にメモリ回路306として、読み出し専用メモリ(ROM)を用いた場合の構成例を示している。

。

【0085】

図22に示したメモリ回路306は、複数の記憶素子2201がマトリクス状に配置され

50

た構成となっている。各記憶素子 2201 は、複数のワード線 2202、複数のビット線 2203 を有している。ワード線 2202 及びビット線 2203 を制御することにより、各記憶素子からの映像信号の読み出しを行う。また、メモリ回路 306 には、各ビット線 2203 にそれぞれスイッチ 2204 が設けられている。

【0086】

次に、記憶素子 2201 の構成例を図 23 に示す。記憶素子 2201 は、トランジスタ 2301、ワード線 2202、ビット線 2203、高電位側電源線 2302 (電源電位: VDD)、低電位側電源線 2303 (電源電位: VSS) によって構成される。トランジスタ 2301 は、ゲート電極がワード線 2202 に接続され、第 1 の電極がビット線 2203 に接続され、第 2 の電極が高電位側電源線 2302 もしくは低電位側電源線 2303 のいずれか一方と接続される。トランジスタ 2301 の第 2 の電極と高電位側電源線 2302 もしくは低電位側電源線 2303 との接続は、記録する映像信号に応じて、メモリ回路作製時に決定される。例えば、図 23 (A) に示すように、トランジスタ 2301 の第 2 の電極を高電位側電源線 2302 と接続した場合は、記憶素子 2201 には "1" が保持される。また、図 23 (B) に示すように、トランジスタ 2301 の第 2 の電極を低電位側電源線 2303 と接続した場合は、記憶素子 2201 には "0" が保持される。

10

【0087】

次に、メモリ回路 306 での映像信号の読み出し方法について、図 5、図 22 を用いて説明する。

【0088】

メモリコントローラ 304 によって選択されたメモリ回路 306 は、メモリ R/W 信号によってメモリ回路 306 からの映像信号の読み出しが許可された場合に、x デコーダ 1205b からメモリコントローラ 304 によって選択された x アドレスが入力される。また、y デコーダ 1205c からメモリコントローラ 304 によって選択された y アドレスが入力される。そして、選択された y アドレスに対応するワード線 2202 が選択される。また、選択された x アドレスに対応するビット線 2203 に接続されたスイッチ 2204 がオンされ、対応するビット線 2203 が選択される。以上の動作により、選択されたワード線及びビット線に接続された記憶素子 2201 に記録された映像信号が読み出されて表示部 106 に出力される。

20

【0089】

なお、本実施の形態では、メモリ回路 306 として、ROM を用いた場合の構成を説明したが、本発明は特に限定されない。例えば、フラッシュメモリ等を用いてメモリ回路を構成することもできる。

30

【0090】

次に、ディスプレイコントローラ 305 の構成例を図 6 に示す。

【0091】

ディスプレイコントローラ 305 は、基準クロック発生回路 1101、可変分周回路 1102、水平クロック発生回路 1103、垂直クロック発生回路 1104、によって構成されている。

【0092】

ディスプレイコントローラ 305 において、論理回路 303 で分離されたクロック生成信号は、基準クロック発生回路 1101 に入力され、基準クロックが生成される。この基準クロックは、可変分周回路 1102 を介して、水平クロック発生回路 1103 及び垂直クロック発生回路 1104 に入力される。

40

【0093】

水平クロック発生回路 1103 には、論理回路 303 で分離された水平同期信号が入力され、信号線駆動回路用のクロックパルス SCLK 及びスタートパルス SSP などの信号線制御信号が出力される。また、垂直クロック発生回路 1104 には、論理回路 303 で分離された垂直同期信号が入力され、走査線駆動回路用のクロックパルス GCLK 及びスタートパルス GSP などの走査線制御信号が出力される。

50

【0094】

なお、図4では、信号処理部105が有するメモリ回路の個数をメモリ回路306の1個としているが、本発明は特に限定されず、信号処理部105にメモリ回路を複数設けてもよい。

【0095】

例えば、メモリ回路を3個設けた場合の信号処理部105の構成例を図7に示す。図7では、メモリ回路として、第1のメモリ回路701、第2のメモリ回路702、第3のメモリ回路703を有する。

【0096】

第1のメモリ回路701～第3のメモリ回路703には、それぞれ異なる映像を表示させる映像信号を記録しておく。次に、アンテナ回路103により受信された無線信号に含まれるメモリID及びメモリアドレスに基づいて、メモリコントローラ304で第1のメモリ回路701～第3のメモリ回路703のうち1個のメモリ回路を選択し、該選択した1個のメモリ回路からメモリアドレスを選択する。そして、選択したメモリ回路及びメモリアドレスによって選択された記憶素子に記録されている映像信号を読み出し、表示部106に出力する。

10

【0097】

このように、メモリ回路を複数設けることにより、より多くの映像信号を記録することができる。その結果、多様な映像を表示させることができるようになる。

【0098】

なお、メモリ回路306は、表示装置と同じ基板上に一体形成してもよいし、携帯型の記憶媒体を外部から接続してもよい。メモリ回路を表示装置と同じ基板上に一体形成する場合は、部品点数を減らしてコストを低減することができる。また、回路部品との接続点数を減らして信頼性を向上させることができる。一方、携帯型の記憶媒体を外部から接続する場合は、メモリ回路に記録する映像信号を書き換えることができるため、より汎用性の高い表示装置として利用できる。また、メモリ回路として携帯型の記憶媒体を利用することにより、メモリ回路が有する記憶容量をより大きくすることができ、より多くの映像信号を記録することができる。よって、多様な映像を表示させることができるようになる。

20

【0099】

次に、表示部106の構成例を図8に示す。なお、本実施形態では、表示部106の駆動方式として、アクティブマトリクス型を用いた例を示す。

30

【0100】

表示部106は、画素回路401、信号線駆動回路402、走査線駆動回路403によって構成される。画素回路401は、画素がマトリクス状に配置されている構成となっており、各画素には、トランジスタが配置されている。ここで、画素の回路構成例を図9に示す。

【0101】

図9では、各画素に2個のトランジスタを配置した構成を示す。画素は、信号線1401、走査線1402、電源線1403、第1のトランジスタ1404、第2のトランジスタ1405、容量素子1406、表示素子1407によって構成されている。なお、図9では、表示素子1407として発光素子を用いた例について説明する。

40

【0102】

第1のトランジスタ1404は、ゲート電極が走査線1402に接続され、第1の電極が信号線1401に接続され、第2の電極が第2のトランジスタ1405のゲート電極と、容量素子1406の第1の電極に接続されている。第2のトランジスタ1405は、第1の電極が電源線1403に接続され、第2の電極が表示素子1407の第1の電極に接続されている。容量素子1406は、第2の電極が電源線1403に接続されている。

【0103】

なお、第1のトランジスタ1404及び第2のトランジスタ1405は、Pチャネル型でもNチャネル型でもよい。

50

【 0 1 0 4 】

また、容量素子 1 4 0 6 は、設けなくてもよい。例えば、第 2 のトランジスタ 1 4 0 5 として N チャネル型トランジスタを適用し、当該 N チャネル型トランジスタが、ゲート絶縁膜を介してゲート電極に重なるように設けられた LDD 領域を有している場合、この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成される。この寄生容量を、第 2 のトランジスタ 1 4 0 5 のゲート電極にかかる電圧を保持するための容量素子として積極的に用いることも可能である。

【 0 1 0 5 】

次に、映像を表示する際の表示部の動作を以下に説明する。(図 8、図 9 参照)。

【 0 1 0 6 】

信号線駆動回路 4 0 2 には、ディスプレイコントローラ 3 0 5 から出力された信号線制御信号及びメモリ回路 3 0 6 から出力された映像信号が入力される。信号線駆動回路 4 0 2 は、信号線制御信号に基づいて信号線 1 4 0 1 を選択し、選択された信号線 1 4 0 1 に映像信号を入力する。

【 0 1 0 7 】

走査線駆動回路 4 0 3 には、ディスプレイコントローラ 3 0 5 から出力された走査線制御信号が入力される。走査線駆動回路 4 0 3 は、走査線制御信号に基づいて、走査線 1 4 0 2 を順次選択する。

【 0 1 0 8 】

画素の動作について説明する。走査線駆動回路 4 0 3 によって走査線 1 4 0 2 が選択されることにより、第 1 のトランジスタ 1 4 0 4 のゲート電極の電位が変化する。こうして導通状態となった第 1 のトランジスタ 1 4 0 4 のソース領域とドレイン領域の間を介して、信号線 1 4 0 1 より第 2 のトランジスタ 1 4 0 5 のゲート電極に映像信号が入力される。また、容量素子 1 4 0 6 に映像信号が保持される。第 2 のトランジスタ 1 4 0 5 のゲート電極に入力された映像信号によって、第 2 のトランジスタ 1 4 0 5 のゲート電圧が変化し、ソース領域とドレイン領域の間が導通状態となる。電源線 1 4 0 3 の電位が、第 2 のトランジスタ 1 4 0 5 を介して、表示素子 1 4 0 7 の第 1 の電極に与えられる。これにより、表示素子 1 4 0 7 が発光し、所望の映像が表示される。

【 0 1 0 9 】

なお、本実施形態では、表示部 1 0 6 の駆動方式としてアクティブマトリクス型を用いた例を示したが、パッシブマトリクス型を用いてもよい。

【 0 1 1 0 】

なお、信号線駆動回路 4 0 2 の駆動方式として、線順次駆動を用いてもよいし、点順次駆動を用いてもよい。

【 0 1 1 1 】

また、本実施の形態では表示素子として発光素子を用いた表示装置の例を示したが、本発明は特に限定されない。例えば、表示素子としては、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ (GLV)、プラズマディスプレイ (PDP)、デジタルマイクロミラーデバイス (DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。また、発光素子としても有機物及び無機物を含む EL 素子、有機 EL 素子、無機 EL 素子を用いることができる。また、EL 素子を用いた表示装置としては EL ディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ (FED) や SED 方式平面型ディスプレイ (SED: Surface-conduction Electron-emitter Display) など、液晶素子を用いた表示装置としては液晶ディスプレイ (透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。

【 0 1 1 2 】

10

20

30

40

50

次に、図 1 におけるリーダ/ライタ 101 の構成例について、図 10 を用いて説明する。

【0113】

リーダ/ライタ 101 は、送信部 902、制御部 903、インターフェイス部 904、アンテナ回路 905 によって構成されている。制御部 903 は、インターフェイス部 904 を介した上位装置 906 の制御により、送信部 902 を制御する。送信部 902 は表示装置 102 に送信するデータ処理命令信号、表示装置制御信号、メモリ ID、メモリアドレス (x アドレス、y アドレス) などの無線信号を変調し、アンテナ回路 905 から電磁波 (無線信号) として出力する。

【0114】

本実施形態において、図 10 に示すリーダ/ライタ 101 のアンテナ回路 905 は、LC 並列共振回路を構成するアンテナ 907 及び共振容量 908 を有し、送信部 902 に接続される。送信部 902 は、表示装置 102 へ無線信号を送信するときには、アンテナ回路 905 に誘導電流を供給し、アンテナ回路 905 から表示装置 102 に無線信号を送信する。

10

【0115】

なお、すでに説明したように、リーダ/ライタ 101 は、複数の無線信号 (例えば、データ処理命令信号、表示装置制御信号、メモリ ID、メモリアドレス (x アドレス、y アドレス) など) を表示装置 102 に送信するが、リーダ/ライタ 101 に送信する複数の無線信号を、ある周波数を有する 1 つの搬送波に多重化して送信してもよい。

【0116】

また、リーダ/ライタ 101 が送信する複数の無線信号を、少なくとも 2 種類以上の異なる周波数を有する複数の搬送波を用いて送信してもよい。この場合、周波数が異なる搬送波をそれぞれ受信できるように、表示装置 102 にアンテナ回路を複数個設けてもよい。

20

【0117】

例えば、表示装置 102 にアンテナ回路を 2 個設けた場合について、図 11 に示す。図 11 では、アンテナ回路として、第 1 のアンテナ回路 1301、第 2 のアンテナ回路 1302 を有し、これら 2 個のアンテナ回路を用いて、2 種類の周波数を有する搬送波をそれぞれ受信する。つまり、異なる周波数を有する搬送波を、異なるアンテナ回路で受信する。これにより、無線信号が混線するのを防ぐことができるため、無線信号をより正確に送信することができ、表示装置の誤動作を防ぐことができる。

30

【0118】

なお、図 1 に示すようなアンテナ回路 103、或いは図 11 に示すような第 1 のアンテナ回路 1301 及び第 2 のアンテナ回路 1302 等のアンテナ回路とリーダ/ライタ 101 間で伝送される搬送波の周波数は、125 kHz、13.56 MHz、915 MHz、2.45 GHz などがあり、それぞれ ISO 規格などで設定される。勿論、アンテナ回路とリーダ/ライタ 101 間で伝送される搬送波の周波数はこれに限定されず、例えばサブミリ波である 300 GHz ~ 3 THz、ミリ波である 30 GHz ~ 300 GHz、マイクロ波である 3 GHz ~ 30 GHz、極超短波である 300 MHz ~ 3 GHz、超短波である 30 MHz ~ 300 MHz、短波である 3 MHz ~ 30 MHz、中波である 300 kHz ~ 3 MHz、長波である 30 kHz ~ 300 kHz、及び超長波である 3 kHz ~ 30 kHz のいずれの周波数も用いることができる。

40

【0119】

なお、搬送波の変調方式は、アナログ変調であってもデジタル変調であってもよく、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。好ましくは、振幅変調または周波数変調にするとよい。

【0120】

なお、図 1 に示した表示装置 102 では、電源生成部 104 及び信号処理部 105 で共通のアンテナ回路 103 を用いていたが、電源生成部 104 と信号処理部 105 で、別々のアンテナ回路を用いてもよい。この場合の表示システムの構成例を図 12 に示す。

【0121】

50

図12に示した表示装置102は、アンテナ回路として、第1のアンテナ回路801、第2のアンテナ回路802を有する。第1のアンテナ回路801は、電源生成部104に接続され、第2のアンテナ回路802は、信号処理部105に接続される。そして、第1のアンテナ回路801は、外部に無作為に生じている無線信号(電磁波)を受信する。電源生成部104では、第1のアンテナ回路801によって受信した無線信号(を用いて、電源電圧を生成する。一方、第2のアンテナ回路802は、リーダ/ライタ101から送信された特定の周波数を有する無線信号(搬送波)を受信する。信号処理部105では、第2のアンテナ回路802が受信した無線信号を用いて、表示部106を駆動させるのに必要な制御信号を出力する。ここで、図11に示す表示装置102との違いは、図12に示す第1のアンテナ回路801及び第2のアンテナ回路802の2個のアンテナ回路は、それぞれ電源生成部104、信号処理部105に接続されていることである。図11に示す表示装置では、第1のアンテナ回路1301及び第2のアンテナ回路1302ともに信号処理部105に接続されている。

10

【0122】

図12に示すように、電源生成部104と信号処理部105で、別々に接続されるアンテナ回路を設けることにより、電源生成部104と信号処理部105とで受信する無線信号の周波数を別々にすることができる。特に、電源生成部104において、外部に無作為に生じている無線信号(電磁波)を受信することにより、常に一定の電源電圧を生成し、表示部106に供給することができる。よって、表示装置を利用している最中に電源電圧の変動によって表示装置が動作しなくなることを防ぐことができる。

20

【0123】

なお、本発明に用いることのできるアンテナの形状については特に限定されない。そのため、伝送方式は、電磁結合方式、電磁誘導方式または電波方式、光方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さ及び形状を有するアンテナを設ければよい。本発明では無線信号の伝送方式として、電波方式を用いることができ、更にはマイクロ波方式を用いることができる。

【0124】

伝送方式として電磁結合方式または電磁誘導方式(例えば、13.56MHz帯)を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状(例えば、ループアンテナ)またはらせん状(例えば、スパイラルアンテナ)に形成する。ここで、伝送方式として電磁結合方式または電磁誘導方式を用いる場合の表示装置の構成例を、図13(A)に示す。

30

【0125】

図13(A)に示した表示装置102は、基板1701上に電源生成部104、信号処理部105、表示部106、スパイラルアンテナ1702が配置されている。なお、表示部106は、画素回路401、信号線駆動回路402、走査線駆動回路403によって構成されている。

【0126】

伝送方式として電波方式の一種であるマイクロ波方式(例えば、UHF帯(860~960MHz帯)または2.45GHz帯等)を適用する場合には、無線信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい。アンテナとして機能する導電膜は、例えば、線状(例えば、ダイポールアンテナ)、平坦な形状(例えば、パッチアンテナ)等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。

40

【0127】

また、伝送方式として電磁結合方式または電磁誘導方式を用いる場合の表示装置の構成例を、図13(B)に示す。

【0128】

図13(B)に示した表示装置102は、基板1701上に電源生成部104、信号処理

50

部 1 0 5、表示部 1 0 6、ダイポールアンテナ 1 7 0 3 が配置されている。なお、表示部 1 0 6 は、画素回路 4 0 1、信号線駆動回路 4 0 2、走査線駆動回路 4 0 3 によって構成されている。

【 0 1 2 9 】

なお、例えば、画素回路 4 0 1 と電源生成部 1 0 4 と信号処理部 1 0 5 とを薄膜トランジスタ等の素子で形成する場合、画素回路 4 0 1 を構成するトランジスタと電源生成部 1 0 4 を構成するトランジスタと信号処理部 1 0 5 を構成するトランジスタとを同時に作り込むことで、それぞれの素子により形成される回路を任意に配置することができる。したがって、駆動するために高電圧が必要である信号処理部 1 0 5、信号線駆動回路 4 0 2、走査線駆動回路 4 0 3 等を電源生成部 1 0 4 に近接して配置することによって、無線信号（電磁波）で与えられる電力の損失を最低限に抑えることができる。なぜなら、画素回路 4 0 1 と電源生成部 1 0 4 と信号処理部 1 0 8 とを別々に貼り合わせ等により設ける場合には、それぞれの回路を接続配線により接続するため電力を損失してしまうからである。

10

【 0 1 3 0 】

本発明に係る表示装置及び表示システムは、無線信号伝送を利用することにより、内部回路と外部回路との間の配線を取り除くことができる。その結果、FPC等の入力インターフェイスとの接続によって生じた動作不良や表示装置の破損を防ぐことができる。また、無線信号伝送を行うことにより、消費電力を低減させることができる。

【 0 1 3 1 】

また、本実施形態のように、表示装置に予め映像信号を記録することで、無線信号伝送を利用して所望の映像を表示させることができる。また、表示装置に、無線信号伝送を利用してメモリ ID 及びメモリアドレスを送信してメモリ回路から映像信号を読み出すという方法をとることにより、所望の映像を表示するための信号の送信及び表示装置内での信号処理にかかる時間を短縮することができる。

20

【 0 1 3 2 】

例えば、画像のサイズが大きい映像や階調数や色数が多い映像など、データ容量の大きい映像を、無線信号を用いて伝送すると、所望の映像を表示するための信号の送信及び表示装置内での信号処理にかかる時間が長くなる。これにより、映像の表示にかかる時間が長くなり、例えば動画を表示する場合には、1 フレーム期間内に 1 画面分の映像を書き込みきれなくなる場合が生じる。また、1 画面分の映像を全て書き込めるように 1 フレーム期間を合わせると、フレーム周波数が小さくなるため、ちらつきなどの表示不良が起こってしまう。

30

【 0 1 3 3 】

しかし、本実施の形態で説明した、予め表示装置に記録させた映像信号を、無線信号を利用して読み出す方法をとることにより、リーダ/ライタから送信する無線信号のデータ量を小さくすることができ、無線信号の送信及び表示装置内での信号処理にかかる時間を短縮することができる。また、映像の表示にかかる時間を短縮することができるため、1 フレーム期間内に 1 画面分の映像信号を全て書き込むことができようになり、動画表示で生じるちらつきなどの表示不良を低減させることができる。さらに、所望の映像を表示させるための無線信号の構成を簡潔な構成にすることができるため、無線信号の煩雑化や、表示装置を構成する回路の煩雑化を防ぐことができる。

40

【 0 1 3 4 】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、または置き換えを自由に行うことができる。

【 0 1 3 5 】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、

50

または置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0136】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、または置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

【0137】

（実施の形態2）

本実施形態では、表示装置から無線通信装置であるリーダ/ライタへ無線信号を送信する機構を設けた表示装置及び表示システム、つまり表示装置とリーダ/ライタ間で無線信号を受受する構成とした例について説明する。

【0138】

ここで、本実施形態における表示装置及び表示システムの構成例について、図14に示す。なお、上述した実施の形態1に示す表示システムと同じ構成のものは、同じ符号で示している。本実施の形態では、上記実施の形態1と異なる構成の信号処理部605及びリーダ/ライタ601を具備する。具体的には、図14に示す表示装置及び表示システムでは、表示装置602が有する信号処理部605に、表示装置602からリーダ/ライタ601へ無線信号を送信する機構を設けている。また、リーダ/ライタ601に、表示装置602から送信される無線信号を受信する機構を設けている。

【0139】

次に、本実施形態における信号処理部605の構成例を図15に示す。

【0140】

信号処理部605は、復調回路301、第1のアンプ501、第1の論理回路502、メモリコントローラ304、ディスプレイコントローラ305、メモリ回路306、第2の論理回路503、第2のアンプ504、変調回路505によって構成される。

【0141】

なお、実施の形態1で示した信号処理部105（図4）と本実施の形態で示す信号処理部605の相違点は、変調回路505が追加された点と、第1の論理回路502及び第2の論理回路503の2個の論理回路、並びに第1のアンプ501及び第2のアンプ504の2個のアンプを有する点である。

【0142】

なお、図15における第1のアンプ501は、図4におけるアンプ302に対応している。また、図15における第1の論理回路502は、図4における論理回路303に対応している。そのため、図15における第1のアンプ501及び第1の論理回路502が有する機能は、図4におけるアンプ302及び論理回路303と同様である。

【0143】

本実施形態における信号処理部605の動作について、以下に説明する（図14、図15参照）。

【0144】

アンテナ回路103で無線信号が受信されてから、メモリ回路306から映像信号が読み出されるまでの動作は、実施の形態1で示した信号処理部105（図4）と同様であるため、ここでは説明を割愛する。

【0145】

メモリコントローラ304によって選択されたメモリ回路306は、記録された映像信号のうち所望の映像信号を読み出して表示部106に出力するとともに、メモリ回路出力信号を第2の論理回路503に出力する。なお、メモリ回路出力信号には、選択したメモリ回路に割り振られたメモリID及びメモリアドレス（xアドレス、yアドレス）、所望の映像信号を読み出して表示部106に出力したことを示すデータ出力信号などが含まれる

10

20

30

40

50

。つまり、メモリ回路出力信号は、所望の映像を表示させる映像信号を読み出したことを示す信号である。第2の論理回路503では、入力されたメモリ回路出力信号に対して、符号化処理を行う。第2の論理回路503で符号化処理されたメモリ回路出力信号は、第2のアンプ504で増幅され、変調回路505で変調される。変調回路505で変調されたメモリ回路出力信号を含む無線信号は、アンテナ回路103からリーダ/ライタ601へ送信される。リーダ/ライタ601では、受信したメモリ回路出力信号を解析し、再び表示装置602に無線信号を送信する。

【0146】

次に、図14におけるリーダ/ライタ601の構成例について、図24を用いて説明する。なお、上述した実施の形態1に示すリーダ/ライタ101(図10)と同じ構成のものは、同じ符号で示している。

10

【0147】

リーダ/ライタ601は、受信部2401、送信部902、制御部903、インターフェイス部904、アンテナ回路905、アンテナ回路2402によって構成されている。制御部903は、インターフェイス部904を介した上位装置906の制御により、受信部2401、送信部902を制御する。送信部902は表示装置602に送信するデータ処理命令信号、表示装置制御信号、メモリID、メモリアドレス(xアドレス、yアドレス)などの無線信号を変調し、アンテナ回路905から電磁波として出力する。また受信部2401は、アンテナ回路2402が受信した無線信号を復調し、データ処理結果として制御部903に出力する。

20

【0148】

本実施形態において、図24に示すリーダ/ライタ601のアンテナ回路905、アンテナ回路2402は、それぞれLC並列共振回路を構成するアンテナ907、アンテナ2403及び共振容量908、共振容量2404を有し、受信部2401及び送信部902に接続される。アンテナ回路2402は、表示装置602からの無線信号を受信するときに、表示装置602から出力された無線信号によってアンテナ回路2402に誘導される起電力を電氣的信号として受信する。また、表示装置602へ無線信号を送信するときには、アンテナ回路905に誘導電流を供給し、アンテナ回路905から表示装置602に無線信号を送信する。

【0149】

本実施形態に示したように、信号処理部605からアンテナ回路103を介して出力される無線信号をリーダ/ライタ601へ送信する機構を設けることにより、連続した映像表示を行うことができる。その方法を以下に説明する(図14、図15参照)。

30

【0150】

リーダ/ライタ601では、表示装置602から送信されるメモリ回路出力信号に含まれるデータ出力信号を解析する。データ出力信号は、メモリ回路306が映像信号を出力したことを示す信号である。そのため、リーダ/ライタ601でデータ出力信号を解析することによって、表示装置602が映像を表示したという情報がリーダ/ライタ601に伝送される。その後、リーダ/ライタ601では、データ出力信号の解析結果を受けて、次に表示させたい映像を表示させる映像信号が記録されたメモリ回路のメモリID及びメモリアドレスを選択し、再び表示装置602に無線信号を送信する。表示装置602では、受信した無線信号を基に、指示されたメモリ回路(ここではメモリ回路306)を選択し、次の映像を表示させる映像信号を読み出す。

40

【0151】

このように、リーダ/ライタ601と表示装置602との間で無線信号の送受信を繰り返すことにより、連続した映像表示を行うことができる。また、本実施形態で示した方法により、1画面分の映像を表示するのにかかる時間を短縮することができるため、よりスムーズな映像表示を行うことができる。

【0152】

なお、リーダ/ライタ601が表示装置602に無線信号を送信し、表示装置602がア

50

ンテナ回路で受信した無線信号により信号処理部605で所望の映像信号を読み出して表示部106に出力するまでの間に、ノイズ等が発生して正確な信号が伝送されない場合がある。このような場合に、例えば、第2の論理回路503に、誤り符号を検出する機構を追加することにより、リーダ/ライタ601が送信した無線信号が途中で誤って伝送されていないかを検出することができる。その方法を以下に説明する(図14、図15、図16参照)。

【0153】

まず、メモリ回路306から出力されるメモリ回路出力信号の1つとして、例えば、巡回符号(Cyclic Redundancy Code: CRC)を設ける。次に、メモリ回路出力信号を第2の論理回路503に入力する。

10

【0154】

ここで、誤り符号を検出する機構を設けた場合の第2の論理回路503の構成例を図16に示す。図16に示した第2の論理回路503は、誤り符号検出回路1601、符号化回路1602によって構成されている。

【0155】

メモリ回路出力信号は誤り符号検出回路1601に入力される。誤り符号検出回路1601では、メモリ回路出力信号に含まれる巡回符号に対して、誤り符号検出処理を行う。その後、誤り符号検出回路1601での処理結果とその他のメモリ回路出力信号は、符号化回路1602に入力され、符号化処理が行われる。

【0156】

ここで、メモリ回路出力信号に含まれる巡回符号に対して誤り符号検出処理を行い、メモリ回路出力信号に誤りがないと判定された場合は、リーダ/ライタ601に「メモリ回路出力信号に誤りが無い」という誤り符号検出処理の結果を無線信号を用いて送信する。その結果、リーダ/ライタ601は、次に表示させたい映像信号が記録されたメモリ回路の新たなメモリID及びメモリアドレスを選択し、表示装置602に無線信号を送信する。

20

【0157】

一方、メモリ回路出力信号に誤りがあると判定された場合は、リーダ/ライタ601に「メモリ回路出力信号に誤りがある」という誤り符号検出処理の結果を無線信号を用いて送信する。その結果、リーダ/ライタ601が、一度送信したメモリ回路306のメモリID及びメモリアドレスを再度選択し、無線信号を表示装置602に再送信する。

30

【0158】

このように、誤り符号検出回路を設け、リーダ/ライタ601と表示装置602との間で無線信号の送受信を繰り返すことにより、リーダ/ライタ601から無線信号が正しく送信されたかを確認することができる。その結果、無線信号の誤送信やそれに伴う映像の誤表示を防ぐことができる。

【0159】

なお、リーダ/ライタ601と表示装置602との無線信号の送受信を開始する合図となる信号は、リーダ/ライタ601から表示装置602へ送信してもよいし、表示装置602からリーダ/ライタ601へ送信してもよい。

【0160】

なお、図15では、信号処理部605が有するメモリ回路の個数をメモリ回路306の1個としているが、メモリ回路を複数設けてもよい。

40

【0161】

例えば、メモリ回路を3個設けた場合の信号処理部605の構成例を図17に示す。図17では、メモリ回路として、第1のメモリ回路1001、第2のメモリ回路1002、第3のメモリ回路1003を有する。

【0162】

第1のメモリ回路1001～第3のメモリ回路1003には、それぞれ異なる映像信号を記録しておく。次に、アンテナ回路103により受信された無線信号に含まれるメモリID及びメモリアドレスに基づいて、メモリコントローラ304で第1のメモリ回路100

50

1 ~ 第3のメモリ回路1003のうち1個のメモリ回路を選択し、該選択したメモリ回路からメモリアドレスを選択する。そして、選択したメモリ回路及びメモリアドレスによって選択された記憶素子に記録されている映像信号を読み出し、表示部に出力する。また、選択されたメモリ回路は、記録された映像信号を読み出して表示部106に出力するとともに、メモリ回路出力信号を第2の論理回路503に出力する。第2の論理回路503では、入力されたメモリ回路出力信号に対して、符号化処理を行う。第2の論理回路503で符号化処理されたメモリ回路出力信号は、第2のアンプ504で増幅され、変調回路505で変調される。変調回路505で変調されたメモリ回路出力信号を含む無線信号は、アンテナ回路103からリーダ/ライタ601へ送信される。リーダ/ライタ601では、受信したメモリ回路出力信号を解析し、再び表示装置602に無線信号を送信する。

10

【0163】

このように、メモリ回路を複数設けることにより、より多くの映像信号を記録することができる。その結果、多様な映像を表示させることができる。

【0164】

また、図16に示したように、第2の論理回路503に誤り符号検出回路1601を設ける場合は、複数のメモリ回路に、それぞれ異なる巡回符号を割り当てておく。これにより、メモリ回路ごとにリーダ/ライタ601から無線信号が正しく送信されたかを確認することができるようになる。

【0165】

本実施形態に示したように、信号処理部に、表示装置からリーダ/ライタへ無線信号を送信する機構を設けることにより、映像の連続表示をよりスムーズに行うことができる。その結果、動画を表示された場合に生じるちらつきなどの表示不良を防ぐことができる。また、リーダ/ライタから無線信号が正しく送信されたかを確認することができ、無線信号の誤送信やそれに伴う映像の誤表示を防ぐことができる。

20

【0166】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、または置き換えを自由に行うことができる。

30

【0167】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、または置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【0168】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、または置き換えなどを自由に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることができる。

40

【0169】

（実施の形態3）

本実施形態では、電源生成部に含まれる定電圧回路を、電磁波を用いて充電を行うバッテリーとした場合について説明する。ここで、本実施形態における表示装置及び表示システムの構成例を図18に示す。なお、上述した実施の形態1、2に示す表示装置及び表示システムと同じ構成のものは、同じ符号で示している。本実施の形態では、上記実施の形態1と異なる構成の電源生成部1904及び信号処理部1905を具備する。具体的には、図18に示す表示装置及び表示システムでは、表示装置1902が有する電源生成部1904に、無線信号を用いて充電を行うバッテリーを設けている。また、バッテリーを制御

50

する回路を制御する信号が、信号処理部 1905 から入力される。

【0170】

次に、本実施形態における電源生成部 1904 の構成例を図 19 に示す。

【0171】

電源生成部 1904 は、整流回路 1801、定電圧回路 1802 によって構成される。また、定電圧回路 1802 は、充電制御回路 1803、充放電管理回路 1804、バッテリー 1805、放電制御回路 1806 によって構成される。

【0172】

充電制御回路 1803 は、バッテリー 1805 に充電を行うか否かを制御する。

【0173】

放電制御回路 1806 は、バッテリー 1805 に充電された電圧を、信号処理部 1905 及び表示部 106 に供給する。

【0174】

充放電管理回路 1804 は、バッテリー 1805 の充電状況を監視し、充電制御回路 1803 及び放電制御回路 1806 の動作を制御することにより、バッテリー 1805 の過充電を防止する。

【0175】

次に、アンテナ回路 103 がリーダ/ライタ 101 からの無線信号を受信した場合の動作の一例について、図 18 ~ 図 20 を用いて説明する。なお、ここでは、充電制御回路 1803 に第 1 のスイッチが設けられ、放電制御回路 1806 に第 2 のスイッチが設けられている例を示す。

【0176】

まず、リーダ/ライタ 101 から表示装置 1902 へ無線信号が送信されると (s2001)、アンテナ回路 103 がリーダ/ライタ 101 から送信された無線信号の受信を開始する (s2002)。次に、充放電管理回路 1804 は、バッテリー 1805 の電圧 V_y が所定の電圧値 (例えば、 V_x) 以上か否かを確認する (s2003)。そして、バッテリー 1805 の電圧 V_y が V_x より低い場合 (No の場合) には、バッテリー 1805 の電力を他の回路へ供給しないように放電制御回路 1806 に設けられた第 2 のスイッチをオフにする (s2004)。

【0177】

次に、第 1 のスイッチがオンして (s2005)、バッテリー 1805 の充電が開始される (s2006)。充電中はバッテリー 1805 の充電状況を充放電管理回路 1804 により監視し、バッテリー 1805 の電圧値をモニタリングする。そして、バッテリー 1805 の電圧 V_y が所定の電圧値 V_x 以上になった場合 (YES の場合) に、充電制御回路 1803 に設けられた第 1 のスイッチをオフし (s2008)、充電を停止する (s2009)。

【0178】

次に、第 1 のスイッチのオフと同時またはその後に第 2 のスイッチをオンして (s2007)、放電制御回路 1806 を介して信号処理部 1905 に設けられた回路に電力を供給する。そして、表示装置 1902 は、通信を開始する信号が含まれた無線信号をリーダ/ライタ 101 に送信する (s2010)。リーダ/ライタ 101 は通信を開始する信号が含まれた無線信号を受信した後 (s2011)、必要な情報を含ませた無線信号を、表示装置 1902 に送信する (s2012)。表示装置 1902 は、リーダ/ライタ 101 から送信された無線信号を受信し (s2013)、受信した無線信号を処理して (s2014)、返信信号である無線信号を送信する (s2015)。そして、リーダ/ライタ 101 は、表示装置 1902 から発信された無線信号を受信した後 (s2016)、通信を終了する (s2017)。

【0179】

なお、図 18 に示した構成では、電源生成部 1904 と信号処理部 1905 にアンテナ回路 103 を共有させて設けた場合を示したが、電源生成部 1904 と信号処理部 1905

10

20

30

40

50

にそれぞれアンテナ回路を設けた構成としてもよい。

【0180】

なお、図21に示すように、放電制御回路1806と信号処理部1905及び表示部106の間にスイッチ回路2101を設け、バッテリー1805に充電させる過程とバッテリー1805から信号処理部1905及び表示部106へ電力を供給する過程とを制御してもよい。例えば、スイッチ回路2101を間欠的にオン・オフさせ、バッテリー1805から信号処理部1905及び表示部106へ電力を供給して、信号処理部1905及び表示部106を動作させる構成としてもよい。なお、スイッチ回路2101は、信号処理部1905から出力される信号によって制御される。

【0181】

以上のように、定電圧回路として、電磁波を用いて充電を行うことができるバッテリーを用いることによって、表示装置に安定した電力を供給することができる。また、一定の時間をかけて電磁波(無線信号)を受信してバッテリーの充電を行い、蓄電された電力をパルス的に放電することによって、バッテリーの充電に利用する電磁波(無線信号)が微弱な場合であっても、バッテリーから信号処理部及び表示部に大きい電力を供給することが可能となる。特に、外部に無作為に生じている微弱な電磁波(無線信号)をアンテナ回路で受信してバッテリーの充電を行う場合には、本実施形態に示した定電圧回路の構成は非常に有効となる。

【0182】

なお、バッテリー1805には、二次電池を用いてもよいし、電気二重層コンデンサを用いてもよい。

【0183】

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、または置き換えを自由に行うことができる。

【0184】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、または置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【0185】

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、または置き換えなどを自由に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【実施例1】

【0186】

本実施例では、本発明に係る表示装置7500の構成の一例に関して図27~図30を用いて説明する。なお、本実施例では、図13(A)に示した模式図における線分X-Yの断面の模式図を示すものとする。

【0187】

本実施例で説明する表示装置は、アンテナ回路7100、メモリ回路7200、ロジック回路7300、画素回路7400を具備する。ロジック回路7300は、表示装置に設けられる信号線駆動回路や走査線駆動回路、その他各種の集積回路に相当する。本実施例ではアンテナ回路7100にnチャンネルトランジスタ、メモリ回路7200にnチャンネルトランジスタ、ロジック回路7300にnチャンネルトランジスタ及びpチャンネルトランジスタが電氣的に接続されたCMOSトランジスタ、画素回路7400にnチャンネルトラン

10

20

30

40

50

ジスタを設ける構成を示す。なお、メモリ回路7200はROMの場合を説明する。なお、メモリ回路7200に設けられるトランジスタと接続するワード線は該トランジスタのゲート電極層と同じ層で形成され、ビット線、VDD、VSSはトランジスタのソース電極又はドレイン電極として機能する導電層と同じ層で形成されるものとする。

【0188】

以下、具体的な作製方法について説明する。

【0189】

まず、基板7000の一表面に下地絶縁層として機能する絶縁層7002を形成し、当該絶縁層7002を介して島状の半導体層7004、半導体層7006、半導体層7008、半導体層7010、半導体層7012を形成する(図27(A)参照)。

10

【0190】

基板7000は、絶縁表面を有する基板を用いることができる。例えば、ガラス基板、石英基板、金属基板(例えばセラミック基板またはステンレス基板など)、Si基板等の半導体基板などから選択することができる。他にもポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフィン(PES)、アクリルなどのプラスチック基板を選択することもできる。

【0191】

絶縁層7002は、CVD法やスパッタリング法等を用いて、酸化シリコン(SiO_x)、窒化シリコン(SiN_x)、酸化窒化シリコン(SiO_xN_y)($x > y > 0$)、窒化酸化シリコン(SiN_xO_y)($x > y > 0$)等の絶縁材料を用いて形成する。例えば、絶縁層7002を2層構造とする場合、第1層目の絶縁層として窒化酸化シリコン層を形成し、第2層目の絶縁層として酸化窒化シリコン層を形成するとよい。また、第1層目の絶縁層として窒化シリコン層を形成し、第2層目の絶縁層として酸化シリコン層を形成してもよい。絶縁層7002は基板7000上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁層7002を形成することによって、基板7000からNaなどのアルカリ金属やアルカリ土類金属が、基板7000上方に形成される素子に悪影響を与えることを防ぐことができる。なお、基板7000として石英を用いるような場合には絶縁層7002を省略してもよい。

20

【0192】

島状の半導体層7004、7006、7008、7010、7012は、基板7000上に絶縁層7002を介して非晶質半導体層を形成し、当該非晶質半導体層を結晶化させた後に選択的にエッチングして形成することができる。

30

【0193】

例えば、非晶質半導体層を、スパッタリング法、LPCVD法、プラズマCVD法等により、25nm~200nm(好ましくは30nm~150nm)の厚さで形成する。次に、非晶質半導体層にレーザービームを照射して結晶化を行う。なお、非晶質半導体層の結晶化は、レーザービームの照射によるレーザー結晶化の他、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、又はレーザー結晶化や各種熱結晶化法を組み合わせた方法等により行うことができる。また、レーザービームの照射により結晶化する場合は、レーザービームを照射する前に脱水素化処理(例えば、窒素雰囲気下で熱処理500~1時間)を行ってもよい。

40

【0194】

次に、得られた結晶性半導体層を選択的にエッチングして、島状の半導体層7004、半導体層7006、半導体層7008、半導体層7010、半導体層7012を形成する(図27(A)参照)。

【0195】

次に、半導体層7004、7006、7008、7010、7012を覆うように第1の絶縁層7030を形成する(図27(B)参照)。

【0196】

50

第1の絶縁層7030は、CVD法やスパッタリング法、又はそれらの成膜方法にALD法を組み合わせた方法を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン(SiO_xN_y) ($x > y > 0$)、窒化酸化シリコン(SiN_xO_y) ($x > y > 0$)等の絶縁材料を用いて、単層構造又は積層構造で形成する。例えば、第1の絶縁層7030を単層で設ける場合には、CVD法により酸化窒化シリコン層又は窒化酸化シリコン層を5nm~50nmの膜厚で形成する。また、第1の絶縁層7030を3層構造で設ける場合には、第1層目の絶縁層として酸化窒化シリコン層を形成し、第2の絶縁層として窒化シリコン層を形成し、第3の絶縁層として酸化窒化シリコン層を形成する。なお、第1の絶縁層7030は、後に完成する薄膜トランジスタにおいて、ゲート絶縁層として機能する。

【0197】

また、第1の絶縁層7030は、半導体層7004、7006、7008、7010、7012に熱処理又はプラズマ処理等を行うことによって形成することができる。例えば、電子密度が $1 \times 10^{11} \text{ cm}^{-3}$ 以上、且つ電子温度が1.5eV以下のプラズマ処理(以下、高密度プラズマ処理ともいう)により、半導体層7004、7006、7008、7010、7012に酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半導体層7004、7006、7008、7010、7012上にそれぞれ酸化膜、窒化膜又は酸窒化膜となる第1の絶縁層7030を形成することができる。好ましくは、電子密度が $1 \times 10^{11} \text{ cm}^{-3}$ 以上 $1 \times 10^{13} \text{ cm}^{-3}$ 以下で、プラズマの電子温度が0.5eV以上1.5eV以下のプラズマを利用するのが望ましい。高密度プラズマ処理時間は、特に限定されないが、60秒以上が好ましい。また、高密度プラズマ処理に用いるガスは、例えば、He、Ar、Kr、Xeなどの希ガスと、酸素、酸化窒素(NO_2)、アンモニア、窒素、水素などの混合ガスを用いることができる。なお、高密度プラズマ処理に希ガスを用いた場合は、形成される絶縁層に該希ガスが含まれる場合がある。

【0198】

ここで行う高密度プラズマ処理は、プラズマの電子密度が $1 \times 10^{11} \text{ cm}^{-3}$ 以上と高密度であり、被処理物である半導体層付近の電子温度が低いため、半導体層がプラズマにより損傷することを防止することができる。また、プラズマの電子密度が $1 \times 10^{11} \text{ cm}^{-3}$ 以上と高密度であるため、形成される絶縁層は、CVD法やスパッタ法等により形成された絶縁層と比較して緻密で高耐圧な層を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で、絶縁層を形成することができる。例えば、ガラス基板の歪点よりも100以上低い、500~600程度の温度でプラズマ酸化を行っても十分に酸化処理を行うことができる。

【0199】

また、第1の絶縁層7030は、CVD法やスパッタ法により形成した絶縁層に高密度プラズマ処理を行って形成してもよい。

【0200】

例えば、半導体層7004、7006、7008、7010、7012としてSiを主成分とする半導体層を用いて高密度プラズマ処理により酸化処理又は窒化処理を行った場合、第1の絶縁層7030として酸化シリコン(SiO_x)層又は窒化シリコン(SiN_x)層が形成される。また、高密度プラズマ処理により半導体層7004、7006、7008、7010、7012に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、半導体層7004、7006、7008、7010、7012に接して酸化シリコン層が形成され、当該酸化シリコン層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層が設けられる。

【0201】

このような高密度プラズマ処理により、1nm~20nm、具体的には5nm~10nmの絶縁層を半導体層上に形成することができる。この場合の反応は、固相反応であるため、当該絶縁層と半導体層との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体層(結晶性シリコン、或いは多結晶シリコン)を直接酸

10

20

30

40

50

化（若しくは窒化）するため、形成される絶縁層の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体層の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁層を形成することができる。

【0202】

なお、高密度プラズマ処理により半導体層7004、7006、7008、7010、7012上に絶縁層を形成する場合、さらにプラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁層を堆積し、積層させて第1の絶縁層7030を形成しても良い。いずれにしても、高密度プラズマで形成した絶縁層をゲート絶縁層として機能する絶縁層の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。

10

【0203】

次に、第1の絶縁層7030上に、第1の導電層7032と第2の導電層7034とを積層して形成する。ここでは、第1の導電層7032は、CVD法やスパッタリング法等により、20nm～100nmの厚さで形成する。第2の導電層7034は、100nm～400nmの厚さで形成する。第1の導電層7032と第2の導電層7034は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第1の導電層7032と第2の導電層7034の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の導電層7032と第2の導電層7034を形成した後に、熱活性化を目的とした加熱処理を行うことができる。なお、ここでは導電層として第1の導電層及び第2の導電層の2層の積層構造とする例を示したが、本発明は特に限定されず、単層構造又は3層以上の積層構造としてもよい。3層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。ここでは、第1の導電層7032として窒化タンタル層を形成し、第2の導電層7034としてタングステン層を形成する。

20

30

【0204】

次に、第1の導電層7032及び第2の導電層7034を選択的にエッチングして、当該第1の導電層7032及び第2の導電層7034を含む積層構造の一部を残存させ、ゲート電極7036、ゲート電極7038、ゲート電極7042、ゲート電極7044、ゲート電極7046を形成する(図28(A)参照)。

【0205】

次に、半導体層7008上を覆うように選択的にレジストマスクを形成し、ゲート電極7036、7038、7044、7046をマスクとして、半導体層7004、7006、7010、7012に、イオン注入法によりn型を付与する不純物元素を低濃度に添加し、不純物領域7048、不純物領域7050、不純物領域7054、不純物領域7056を形成する。n型を付与する不純物元素としては、リン(P)やヒ素(As)等を用いることができる。ここでは、n型を付与する不純物元素としてリン(P)を用い、当該リンが $5 \times 10^{17} \sim 1 \times 10^{19} / \text{cm}^3$ の濃度で含まれるよう、半導体層7004、7006、7010、7012に添加する。(図28(A)参照)。

40

【0206】

次に、半導体層7004、7006、7010、7012上を覆うように選択的にレジストマスクを形成し、ゲート電極7042をマスクとして、半導体層7008にp型を付与する不純物元素を高濃度に添加し、ソース領域又はドレイン領域として機能する不純物領域7052を形成する。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。ここでは、p型を付与する不純物元

50

素としてボロン（B）を用い、当該ボロンが $1 \times 10^{17} \sim 1 \times 10^{19} / \text{cm}^3$ の濃度で含まれるように、半導体層 7008 に添加する。（図 28（A）参照）。

【0207】

次に、第 1 の絶縁層 7030 とゲート電極 7036、7038、7042、7044、7046 を覆うように、絶縁層を形成する。絶縁層は、プラズマ CVD 法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む絶縁層や、有機樹脂などの有機材料を含む絶縁層を、単層構造又は積層構造で形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極 7036、7038、7042、7044、7046 の側面に接する絶縁層 7058、絶縁層 7060、絶縁層 7062、絶縁層 7064、絶縁層 7066 を形成する。絶縁層 7058、7060、7062、7064、7066 はサイドウォールともよばれる。また、LDD（Lightly Doped drain）領域を形成する際のドーピング用のマスクとして機能する。

10

【0208】

次に、半導体層 7008 上を覆うように選択的にレジストマスクを形成し、ゲート電極 7036、7038、7044、7046 および絶縁層 7058、7060、7064、7066 をマスクとして、半導体層 7004、7006、7010、7012 に n 型を付与する不純物元素を高濃度に添加する。半導体層 7004 には、ソース領域又はドレイン領域として機能する不純物領域 7068 と、LDD 領域領域を形成する低濃度不純物領域 7070 と、チャンネル形成領域 7072、が形成される。同様に、半導体層 7006、7010、7012 には、それぞれソース領域又はドレイン領域として機能する不純物領域 7074、7086、7092 と、LDD 領域領域を形成する低濃度不純物領域 7076、7088、7094 と、チャンネル形成領域 7078、7090、7096 が形成される。ここでは、n 型を付与する不純物元素としてリン（P）を用い、当該リンが $1 \times 10^{20} \sim 5 \times 10^{21} / \text{cm}^3$ の濃度で含まれるよう、半導体層 7004、7006、7010、7012 に添加する。（図 28（B）参照）。

20

【0209】

次に、半導体層 7004、7006、7010、7012 上を覆うように選択的にレジストマスクを形成し、ゲート電極 7042 および絶縁層 7062 をマスクとして、半導体層 7008 に p 型を付与する不純物元素を高濃度に添加する。半導体層 7008 には、ソース領域又はドレイン領域として機能する不純物領域 7080 と、LDD 領域領域を形成する低濃度不純物領域 7082 と、チャンネル形成領域 7084 が形成される。ここでは、p 型を付与する不純物元素としてボロン（B）を用い、当該ボロンが $1 \times 10^{19} \sim 1 \times 10^{21} / \text{cm}^3$ の濃度で含まれるように、半導体層 7004、7006、7010、7012 に添加する。（図 28（B）参照）。

30

【0210】

以上の工程により、アンテナ回路 7100 にトランジスタ 7120、メモリ回路 7200 にトランジスタ 7130、ロジック回路 7300 に CMOS トランジスタ 7140、画素回路 7400 にトランジスタ 7150 を設けることができる。

【0211】

トランジスタ 7120、トランジスタ 7130、トランジスタ 7150 は n チャンネルトランジスタである。これらのトランジスタは、ゲート電極と重なる半導体層の領域にチャンネル形成領域が形成され、ゲート電極及び当該ゲート電極の側面に形成された絶縁層（サイドウォール）と重ならない領域にソース領域又はドレイン領域を形成する不純物領域が形成され、絶縁層（サイドウォール）と重なる領域であってチャンネル形成領域とソース領域又はドレイン領域を形成する不純物領域の間に LDD 領域を形成する低濃度不純物領域が形成されている。また、ここでは CMOS トランジスタ 7140 も、他のトランジスタ 7120、7130、7150 と同様の構成となっている。なお、本発明は特に限定されず、LDD 領域は形成されなくともよい。

40

【0212】

50

次に、第1の絶縁層7030、ゲート電極7036、7038、7042、7044、7046等を覆うように、絶縁層を単層構造または積層構造で形成する。絶縁層は、CVD法、スパッタ法、SOG法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により形成する。ここでは、絶縁層7098、絶縁層7102の積層構造を形成する。

【0213】

なお、半導体層上に絶縁層を形成する前、又は本実施例のように半導体層上に絶縁層7098、7102の積層構造を形成する場合には1層若しくは複数層形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはRTA法などを適用するとよい。

10

【0214】

次に、絶縁層7098、7102に開口部を形成し、当該開口部及び絶縁層7102上に導電層7104、導電層7106、導電層7108、導電層7110を形成する。導電層7104、7106、7110は、半導体層7004、7006、7012に形成された不純物領域7068、7074、7092とそれぞれ電氣的に接続する。また、導電層7108は半導体層7008、7010に形成された不純物領域7052、7054と電氣的に接続し、且つ導電層7108により不純物領域7052、7054とを電氣的に接続させる。導電層7104、7106、7108、7110は、トランジスタのソース電極又はドレイン電極として機能する。(図29(A)参照)。

20

【0215】

導電層7104、7106、7108、7110は、CVD法やスパッタリング法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電層7104、7106、7108、7110は、例えば、バリア膜とアルミニウムシリコン(Al-Si)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al-Si)膜と窒化チタン(TiN)膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層7104、7106、7108、7110を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶性半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶性半導体層と良好なコンタクトをとることができる。

30

40

【0216】

次に、導電層7104、7106、7108、7110を覆うように絶縁層7202を形成する。そして、絶縁層7202上に導電層7203、導電層7206を形成する。導電層7203は、アンテナ回路7100に設けられたトランジスタ7120と、後に形成されるアンテナとを電氣的に接続する接続端子として機能する。導電層7206は、画素回路7400に設けられたトランジスタと、後に形成される発光素子の画素電極とを電氣的に接続する接続端子として機能する。導電層7203、導電層7206は、上述したゲート電極、或いはソース電極又はドレイン電極を形成する導電層と同様の材料を用いて形成することができる。

【0217】

50

絶縁層 7202 は、CVD 法やスパッタ法、又はそれらの成膜方法と ALD 法を組み合わせた方法等により、酸化シリコン (SiO_x)、窒化シリコン (SiN_x)、酸化窒化シリコン (SiO_xN_y) ($x > y$)、窒化酸化シリコン (SiN_xO_y) ($x > y$) 等の酸素または窒素を有する絶縁層や DLC (ダイヤモンドライクカーボン) 等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、 $\text{Si}-\text{O}-\text{Si}$ 結合を含む材料に相当する。シロキサンは、シリコン (Si) と酸素 (O) との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基 (例えばアルキル基、芳香族炭化水素) が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

10

【0218】

次に、接続端子である導電層 7203 上にアンテナとして機能する導電層 7208 を形成する。導電層 7208 は、CVD 法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム (Al)、チタン (Ti)、銀 (Ag)、銅 (Cu)、金 (Au)、白金 (Pt) ニッケル (Ni)、パラジウム (Pd)、タンタル (Ta)、モリブデン (Mo) から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。

【0219】

例えば、スクリーン印刷法を用いて導電層 7208 を形成する場合には、粒径が数 nm から数十 μm の導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀 (Ag)、金 (Au)、銅 (Cu)、ニッケル (Ni)、白金 (Pt)、パラジウム (Pd)、タンタル (Ta)、モリブデン (Mo) およびチタン (Ti) 等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子 (例えば粒径 1 nm 以上 100 nm 以下) を用いる場合、150 ~ 300 の温度範囲で焼成することにより硬化させて導電層を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径 20 μm 以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。なお、図 30 (A) に示す導電層 7208 は、上面から見るとコイル状になっているものとする。

20

30

【0220】

また、画素回路 7400 に発光素子 7220 を形成する。発光素子 7220 は、接続端子である導電層 7206 を覆うように第 1 の電極 7209 を形成する。そして、第 1 の電極 7209 の端部を覆うように隔壁層 7210 を形成した後、少なくとも発光層を含む層 7212 と、第 2 の電極 7214 を積層して形成する。

40

【0221】

隔壁層 7210 は、無機絶縁材料や有機絶縁材料を用いて形成し、所望の形状に加工する。隔壁層 7210 は、少なくとも第 1 の電極 7209 の一部が露出するように開口を有するものとする。また、隔壁層 7210 の側面は、曲率半径が連続的に変化する形状とするのが好ましい。

【0222】

第 1 の電極 7209 及び第 2 の電極のいずれか一方は、一方は発光素子 7220 の陽極として機能し、他方は陰極として機能する。第 1 の電極 7209 及び第 2 の電極 7214 は、インジウム錫酸化物 (ITO)、酸化シリコンを含むインジウム錫酸化物、2 wt %

50

乃至20wt%の酸化亜鉛を含む酸化インジウムその他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)等を用いて形成することができる。また、アルミニウムその他、マグネシウムと銀との合金、アルミニウムとリチウムとの合金等も用いることができる。なお、接続端子として形成した導電層7206と第1の電極7209を同一の材料を用いて形成することができる場合は、第1の電極7209の形成を省略し、導電層7206を第1の電極として機能させることができる。

【0223】

層7212は、少なくとも所望の発光波長を得ることができる発光材料を含む層を形成する。なお、層7212は、有機物、無機物、又は有機物及び無機物を含む層を形成し、発光素子7220として有機EL素子、無機EL素子、又は有機物又は無機物を含むEL素子を形成する。

10

【0224】

また、絶縁層7222を設けず、アンテナ回路7100に設けられたトランジスタ7120のソース電極又はドレイン電極として機能する導電層上にアンテナとして機能する導電層を設け、画素回路7400に設けられたトランジスタ7150のソース電極又はドレイン電極として機能する導電層の一部を画素電極として用いてもよい。

【0225】

次に、導電層7208及び発光素子7220を覆うように絶縁層7222を形成する(図30(B)参照)。絶縁層7222は、酸化シリコン(SiO_x)、窒化シリコン(SiN_x)、酸化窒化シリコン(SiO_xN_y)(x>y)、窒化酸化シリコン(SiN_xO_y)(x>y)等の酸素または窒素を有する絶縁層やDLC(ダイヤモンドライクカーボン)等の炭素を含む層、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる層を、単層構造または積層構造で設けることができる。また絶縁層7222はその材料に応じて、CVD法、スパッタ法、液滴吐出法、塗布法または印刷法などで形成することが出来る。

20

【0226】

次に、対向基板7224を貼り合わせて圧着する。対向基板7224は、基板7000と同様の基板を用いることができる。また、対向基板7224として、静電気等を防止する帯電防止対策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。なお、基板7000及び対向基板7224は、発光素子7220からの光を取り出す側を透光性と有する基板とする。つまり、発光素子7220からの光を基板7000側から取り出す場合には基板7000を透光性を有する基板とし、発光素子7220からの光を対向基板7224側から取り出す場合には対向基板7224を透光性を有する基板とする。また、発光素子7220からの光を基板7000及び対向基板7224の両側から取り出す場合には、両方の基板とも透光性を有する基板とする。

30

40

【0227】

なお、図27~図30では、表示素子として発光素子を用いる例を示したが本発明は特に限定されない。例えば、液晶表示素子を用いることもできるし、電気泳動素子を用いることも可能である。図31に液晶表示素子を用いた液晶表示装置の例を示し、図32に電気泳動素子を用いた電子ペーパーの例を示す。なお、表示素子以外の構成は、図27~図30で示したものと同様であるため、説明は割愛する。

【0228】

図31では、発光素子7220の代わりに、液晶表示素子を用いていた液晶表示装置7350を示している。図31では、アンテナ回路7100、メモリ回路7200、ロジック

50

回路7300上には絶縁層7222が形成され、画素回路7400ではスペーサーが設けられる。スペーサーは、絶縁層7222と同じ材料を用いて同時に形成してもよい。

【0229】

次に、導電層7351上に配向膜7353を形成した後、液晶材料7354を表示部が設けられる画素回路7400の領域に滴下し、対向電極7352が設けられた対向基板7324を貼り合わせて圧着する。対向基板7324は、透明導電層からなる対向電極7352と、ラビング処理が施された配向膜7355が形成されている。なお、これらに加えて、カラーフィルタ等が形成されていてもよい。また、偏光板を対向基板7324の対向電極7352が形成されている面の反対側の面に貼り合わせておく。導電層7351、対向電極7352は、発光素子7220の第1の電極7209及び第2の電極7214と同様の材料を用いて形成することができる。なお、反射型液晶表示装置とする場合は、導電層7351としては遮光性を有する導電材料を用いて反射電極を形成する。対向基板7324は、ガラス基板、石英基板またはプラスチック等の透光性を有する基板を用いることができる。

10

【0230】

図32では、発光素子7220の代わりに、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10 μm ~200 μm 程度のマイクロカプセル7552を用いた電子ペーパー7550を示している。当該マイクロカプセル7552は、導電層7551と導電層7554によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子である。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能である。

20

【0231】

なお、図27~図32では、アンテナとして機能する導電層7208を導電層7203と電氣的に接続するように作り込んで形成した例を示したが、本発明は特に限定されない。例えば、別途アンテナとして機能する導電層が形成された基板を貼り合わせるによって設けてもよい。例えば、図33(A)に示すように、導電層7203上にバンプとして機能する導電層7602を設け、当該導電層7602とアンテナとして機能する導電層7604とが電氣的に接続されるように貼り合わせる。なお、アンテナとして機能する導電層7604は、あらかじめ基板7610上に設けられている。アンテナとして機能する導電層7604は、前述の導電層7208と同様に形成すればよい。また、基板7610も、前述の対向基板7224と同様の基板を用いればよい。

30

【0232】

また、導電層7203とアンテナとして機能する導電層7604は、接着性を有する樹脂7608中に含まれた導電性粒子7606によって電氣的に接続されている。なお、図33(A)は、メモリ回路7200を省略している。

【0233】

他にも、図33(B)に示すように、アンテナとして機能する導電層7654を対向基板7674に設けた後に、貼り合わせてもよい。この場合、対向基板7674にアンテナとして機能する導電層7654が設けられている。また、図33(A)と同様に、導電層7203上にバンプとして機能する導電層7652を設け、当該導電層7652とアンテナとして機能する導電層7654とが電氣的に接続されるように貼り合わせている。また、導電層7203とアンテナとして機能する導電層7654は、接着性を有する樹脂7658中に含まれた導電性粒子7656によって電氣的に接続されている。

40

【0234】

また、薄膜トランジスタ等の素子を一旦ガラス基板、石英基板等の支持基板上に形成した後に、当該耐熱性を有する基板から剥離してプラスチック等の可撓性を有する基板上に転置してもよい。支持基板は、耐熱性を有する基板であることが好ましい。薄膜トランジ

50

スタ等の素子を転置する場合には、最初に薄膜トランジスタ等を形成する耐熱性を有する基板上に剥離層を設けておく。薄膜トランジスタ等の素子は剥離層上に形成する。剥離層としては、金属層、金属酸化物層、又は金属層及び金属酸化物層の積層構造等を用いることができる。例えば、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスmium(Os)、イリジウム(Ir)から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料からなる層や、これらの金属元素の酸化物層を単層構造又は積層構造で用いる。

【0235】

耐熱性を有する基板上に薄膜トランジスタ、表示素子等の所望の素子を形成した後、支持基板から素子を有する層を剥離する。例えば、レーザービーム(例えば、UV光)を照射することによって素子が形成された領域を避けた領域に開口部を形成した後、物理的な力を用いて支持基板から素子を有する層を剥離することができる。また、支持基板から素子を有する層を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層を選択的に除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用することができる。例えば、フッ化ハロゲンを含む気体として三フッ化塩素(ClF₃)を使用する。そうすると、素子を有する層は、支持基板から剥離された状態となる。なお、剥離層は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層の除去を行った後にも、支持基板上に素子を有する層を保持しておくことが可能となる。また、素子を有する層が剥離された支持基板を再利用することによって、コストを削減することができる。

【0236】

次に、支持基板が剥離された面に可撓性を有する基板を貼り合わせて設ける。このように剥離法を用いることで、可撓性を有する基板上に薄膜トランジスタ等の素子を設けることが可能となる。なお、可撓性を有する基板としては、静電気等を防止する帯電防止対策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。帯電防止フィルムを用いることによって、商品として取り扱う際に、外部からの静電気等によって薄膜トランジスタ等の素子に悪影響が及ぶことを抑制することができる。

【0237】

以上により、無線信号電送を利用して所望の映像を表示させることができる表示装置を得ることができる。なお、本実施例は、本明細書で示す他の実施の形態又は他の実施例と適宜組み合わせることができる。

【実施例2】

【0238】

本実施例では、上記実施例とは異なるトランジスタの作製方法の一例について、図34、図35を用いて説明する。具体的には、単結晶基板上にMOSトランジスタを形成する例について説明する。

【0239】

なお、本実施例では、無線信号を制御する回路や表示パネルを制御する駆動回路を構成するトランジスタ部を代表的に示す。ここでは、Pチャネルトランジスタ及びNチャネルトランジスタの作製方法について説明する。

【0240】

まず、半導体基板2300に素子を分離した領域2304、領域2306(以下、領域2304、2306とも記す)を形成する(図34(A)参照)。半導体基板2300に

10

20

30

40

50

設けられた領域2304、2306は、それぞれ絶縁層2312（フィールド酸化膜ともいう）によって分離されている。また、ここでは、半導体基板2300としてn型の導電性を有する単結晶Si基板を用い、半導体基板2300の領域2306にpウェル2307を設けた例を示している。

【0241】

また、基板2300は、半導体基板であれば特に限定されず用いることができる。例えば、n型又はp型の導電性を有する単結晶Si基板、化合物半導体基板（GaAs基板、InP基板、GaN基板、SiC基板、サファイア基板、ZnSe基板等）等を用いることができる。また、貼り合わせ法またはSIMOX（Separation by Implanted Oxygen）法を用いて作製されたSOI（Silicon on Insulator）基板等を用いることもできる。

10

【0242】

素子分離領域2304、2306は、選択酸化法（LOCOS（Local Oxidation of Silicon）法）又はトレンチ分離法等を適宜用いることができる。

【0243】

また、半導体基板2300の領域2306に形成されたpウェル2307は、半導体基板2300にp型の導電性を有する不純物元素を選択的に導入することによって形成することができる。p型を示す不純物元素としては、ボロン（B）やアルミニウム（Al）やガリウム（Ga）等を用いることができる。

20

【0244】

なお、本実施例では、半導体基板2300としてn型の導電性を有する半導体基板を用いているため、領域2304には不純物元素の導入を行っていないが、n型を示す不純物元素を導入することにより領域2304にnウェルを形成してもよい。n型を示す不純物元素としては、リン（P）やヒ素（As）等を用いることができる。一方、p型の導電性を有する半導体基板を用いる場合には、領域2304にn型を示す不純物元素を導入してnウェルを形成し、領域2306には不純物元素の導入を行わない構成としてもよい。

【0245】

次に、領域2304、2306を覆うように絶縁層2332、2334をそれぞれ形成する（図34（B）参照）。

30

【0246】

絶縁層2332、2334は、例えば、熱処理を行い半導体基板2300に設けられた領域2304、2306の表面を酸化させることにより酸化シリコン層で絶縁層2332、2334を形成することができる。また、熱酸化法により酸化シリコン層を形成した後に、窒化処理を行うことにより酸化シリコン層の表面を窒化させることにより、酸化シリコン層と酸素と窒素を有する膜（以下、酸窒化シリコン層ともいう）との積層構造で形成してもよい。

【0247】

他にも、上述したように、プラズマ処理を用いて絶縁層2332、2334を形成してもよい。例えば、半導体基板2300に設けられた領域2304、2306の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁層2332、2334として酸化シリコン（SiO_x）膜又は窒化シリコン（SiN_x）膜を形成することができる。また、高密度プラズマ処理により領域2304、2306の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことにより窒化処理を行ってもよい。この場合、領域2304、2306の表面に接して酸化シリコン層が形成され、当該酸化シリコン層上に酸窒化シリコン層が形成され、絶縁層2332、2334は酸化シリコン層と酸窒化シリコン層とが積層された膜となる。また、熱酸化法により領域2304、2306の表面に酸化シリコン層を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。

40

【0248】

50

また、半導体基板 2300 の領域 2304、2306 に形成された絶縁層 2332、2334 は、後に完成するトランジスタにおいてゲート絶縁層として機能する。

【0249】

次に、領域 2304、2306 の上方に形成された絶縁層 2332、2334 を覆うように導電層を形成する（図 34（C）参照）。ここでは、導電層として、導電層 2336 と導電層 2338 を順に積層して形成した例を示している。もちろん、導電層は、単層又は 3 層以上の積層構造で形成してもよい。

【0250】

導電層 2336、2338 としては、タンタル（Ta）、タングステン（W）、チタン（Ti）、モリブデン（Mo）、アルミニウム（Al）、銅（Cu）、クロム（Cr）、ニオブ（Nb）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。

10

【0251】

ここでは、導電層 2336 として窒化タンタルを用いて形成し、その上に導電層 2338 としてタングステンを用いて積層構造で設ける。また、他にも、導電層 2336 として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電層 2338 として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。

20

【0252】

次に、積層して設けられた導電層 2336、2338 を選択的にエッチングして除去することによって、領域 2304、2306 の上方の一部に導電層 2336、2338 を残存させ、それぞれゲート電極 2340、2342 を形成する（図 35（A）参照）。

【0253】

次に、領域 2304 を覆うようにレジストマスク 2348 を選択的に形成し、当該レジストマスク 2348、ゲート電極 2342 をマスクとして領域 2306 に不純物元素を導入することによって不純物領域を形成する（図 35（B）参照）。不純物元素としては、n 型を付与する不純物元素又は p 型を付与する不純物元素を用いる。n 型を示す不純物元素としては、リン（P）やヒ素（As）等を用いることができる。p 型を示す不純物元素としては、ボロン（B）やアルミニウム（Al）やガリウム（Ga）等を用いることができる。ここでは、不純物元素として、リン（P）を用いる。

30

【0254】

図 35（B）においては、不純物元素を導入することによって、領域 2306 にソース領域又はドレイン領域を形成する不純物領域 2352 とチャンネル形成領域 2350 が形成される。

【0255】

次に、領域 2306 を覆うようにレジストマスク 2366 を選択的に形成し、当該レジストマスク 2366、ゲート電極 2340 をマスクとして領域 2304 に不純物元素を導入することによって不純物領域を形成する（図 35（C）参照）。不純物元素としては、n 型を付与する不純物元素又は p 型を付与する不純物元素を用いる。n 型を示す不純物元素としては、リン（P）やヒ素（As）等を用いることができる。p 型を示す不純物元素としては、ボロン（B）やアルミニウム（Al）やガリウム（Ga）等を用いることができる。ここでは、図 35（B）で領域 2306 に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（B））を導入する。その結果、領域 2304 にソース領域又はドレイン領域を形成する不純物領域 2370 とチャンネル形成領域 2368 を形成される。

40

【0256】

次に、絶縁層 2332、2334、ゲート電極 2340、2342 を覆うように絶縁層 2372 を形成し、当該絶縁層 2372 上に領域 2304、2306 にそれぞれ形成され

50

た不純物領域 2352、2370 と電氣的に接続する導電層 2374 を形成する（図 35（D）参照）。

【0257】

絶縁層 2372 は、CVD 法やスパッタ法等により、酸化シリコン（ SiO_x ）、窒化シリコン（ SiN_x ）、酸化窒化シリコン（ SiO_xN_y ）（ $x > y$ ）、窒化酸化シリコン（ SiN_xO_y ）（ $x > y$ ）等の酸素または窒素有する絶縁層や DLC（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、 $Si-O-Si$ 結合を含む材料に相当する。シロキサンは、シリコン（ Si ）と酸素（ O ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

10

【0258】

導電層 2374 は、CVD 法やスパッタリング法等により、アルミニウム（ Al ）、タングステン（ W ）、チタン（ Ti ）、タンタル（ Ta ）、モリブデン（ Mo ）、ニッケル（ Ni ）、白金（ Pt ）、銅（ Cu ）、金（ Au ）、銀（ Ag ）、マンガン（ Mn ）、ネオジウム（ Nd ）、炭素（ C ）、シリコン（ Si ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電層 2374 は、例えば、バリア膜とアルミニウムシリコン（ $Al-Si$ ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（ $Al-Si$ ）膜と窒化チタン（ TiN ）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層 2374 を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶性半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶性半導体層と良好なコンタクトをとることができる。

20

30

【0259】

以上により、無線信号電送を利用して所望の映像を表示させることができる表示装置の回路の一部を構成するトランジスタを得ることができる。なお、本実施例は、本明細書で示す他の実施の形態又は他の実施例と適宜組み合わせることができる。

【0260】

また、本発明に係る表示装置を構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィン FET 構造等の構造のトランジスタの構造を取り得る。フィン FET 構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。

40

【実施例 3】

【0261】

本実施例では、上記実施例とは異なるトランジスタの作製方法について、図 36 ~ 図 39 を用いて説明する。具体的には、上記実施例 2 と異なる作製方法で MOS トランジスタを形成する例について説明する。

【0262】

まず、基板 2600 上に絶縁層を形成する。ここでは、 n 型の導電型を有する単結晶 Si 基板を基板 2600 として用い、当該基板 2600 上に絶縁層 2602 と絶縁層 2604 を形成する（図 36（A）参照）。例えば、基板 2600 に熱処理を行うことにより絶縁

50

層2602として酸化シリコン(SiO_x)を形成し、当該絶縁層2602上にCVD法を用いて窒化シリコン(SiN_x)を形成する。

【0263】

また、基板2600は、半導体基板であれば特に限定されず用いることができる。例えば、n型又はp型の導電性を有する単結晶Si基板、化合物半導体基板(GaAs基板、InP基板、GaN基板、SiC基板、サファイア基板、ZnSe基板等)、貼り合わせ法またはSIMOX(Separation by Implanted Oxygen)法を用いて作製されたSOI(Silicon on Insulator)基板等を用いることができる。

【0264】

また、絶縁層2604は、絶縁層2602を形成した後に上述した高密度プラズマ処理により当該絶縁層2602を窒化することにより設けてもよい。なお、基板2600上に設ける絶縁層は単層又は3層以上の積層構造で設けてもよい。

【0265】

次に、絶縁層2604上に選択的にレジストマスク2606のパターンを形成し、当該レジストマスク2606をマスクとして選択的にエッチングを行うことにより、基板2600に選択的に凹部2608を形成する(図36(B)参照)。基板2600、絶縁層2602、2604のエッチングとしては、プラズマを利用したドライエッチングにより行うことができる。

【0266】

次に、レジストマスク2606のパターンを除去した後、基板2600に形成された凹部2608を充填するように絶縁層2610を形成する(図36(C)参照)。

【0267】

絶縁層2610は、CVD法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン(SiO_xN_y)($x > y > 0$)、窒化酸化シリコン(SiN_xO_y)($x > y > 0$)等の絶縁材料を用いて形成する。ここでは、絶縁層2610として、常圧CVD法または減圧CVD法によりTEOS(テトラエチルオルソシリケート)ガスを用いて酸化シリコン層を形成する。

【0268】

次に、研削処理、研磨処理又はCMP(Chemical Mechanical Polishing)処理を行うことにより、基板2600の表面を露出させる。ここでは、基板2600の表面を露出させることにより、基板2600の凹部2608に形成された絶縁層2611間に領域2612、領域2613が設けられる。なお、絶縁層2611は、基板2600の表面に形成された絶縁層2610が研削処理、研磨処理又はCMP処理により除去されることにより得られたものである。続いて、p型の導電性を有する不純物元素を選択的に導入することにより、基板2600の領域2613、2614にpウェル2615を形成する(図37(A)参照)。

【0269】

p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。ここでは、不純物元素として、ボロン(B)を領域2613、2614に導入する。

【0270】

なお、本実施例では、基板2600としてn型の導電性を有する半導体基板を用いているため、領域2612には不純物元素の導入を行っていないが、n型を示す不純物元素を導入することにより領域2612にnウェルを形成してもよい。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。

【0271】

一方、p型の導電性を有する半導体基板を用いる場合には、領域2612にn型を示す不純物元素を導入してnウェルを形成し、領域2613には不純物元素の導入を行わない構成としてもよい。

10

20

30

40

50

【0272】

次に、基板2600の領域2612、2613の表面上に絶縁層2632、絶縁層2634をそれぞれ形成する(図37(B)参照)。

【0273】

絶縁層2632、2634は、例えば、熱処理を行い基板2600に設けられた領域2612、2613の表面を酸化させることにより酸化シリコン層で形成することができる。また、絶縁層2632、2634は、熱酸化法により酸化シリコン層を形成した後に、窒化処理を行うことにより酸化シリコン層の表面を窒化させることにより、酸化窒化シリコン層との積層構造で形成してもよい。

【0274】

他にも、上述したように、プラズマ処理を用いて絶縁層2632、2634を形成してもよい。例えば、基板2600に設けられた領域2612、2613の表面に、上述した高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁層2632、2634として酸化シリコン(SiO_x)膜又は窒化シリコン(SiN_x)膜で形成することができる。また、高密度プラズマ処理により領域2612、2613の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことにより窒化処理を行ってもよい。この場合、領域2612、2613の表面に接して酸化シリコン層が形成され、当該酸化シリコン層上に(酸化窒化シリコン層)が形成され、絶縁層2632、2634は酸化シリコン層と酸化窒化シリコン層とが積層された膜となる。また、熱酸化法により領域2612、2613の表面に酸化シリコン層を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。

【0275】

なお、基板2600の領域2612、2613に形成された絶縁層2632、2634は、後に完成するトランジスタにおいてゲート絶縁層として機能する。

【0276】

次に、基板2600に設けられた領域2612、2613の上方に形成された絶縁層2632、2634を覆うように導電層を形成する(図37(C)参照)。ここでは、導電層として、導電層2636と導電層2638を順に積層して形成した例を示している。もちろん、導電層は、単層又は3層以上の積層構造で形成してもよい。

【0277】

導電層2636、2638としては、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。

【0278】

ここでは、導電層2636として窒化タンタルを用いて形成し、その上に導電層2638としてタングステンを用いて積層構造で設ける。また、他にも、導電層2636として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電層2638として、タングステン、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。

【0279】

次に、積層して設けられた導電層2636、2638を選択的にエッチングして除去することによって、基板2600の領域2612、2613の上方の一部に導電層2636、2638を残存させ、それぞれゲート電極として機能する導電層2640、導電層2642を形成する(図38(A)参照)。また、ここでは、基板2600において、導電層2640、2642と重ならない領域2612、2613の表面が露出するようにする。

【0280】

具体的には、基板2600の領域2612において、導電層2640の下方に形成された

10

20

30

40

50

絶縁層 2632 のうち当該導電層 2640 と重ならない部分を選択的に除去し、導電層 2640 と絶縁層 2632 の端部が概略一致するように形成する。また、基板 2600 の領域 2613 において、導電層 2642 の下方に形成された絶縁層 2634 のうち当該導電層 2642 と重ならない部分を選択的に除去し、導電層 2642 と絶縁層 2634 の端部が概略一致するように形成する。

【0281】

この場合、導電層 2640、2642 の形成と同時に重ならない部分の絶縁層等を除去してもよいし、導電層 2640、2642 を形成後残存したレジストマスク又は当該導電層 2640、2642 をマスクとして重ならない部分の絶縁層等を除去してもよい。

【0282】

次に、基板 2600 の領域 2612、2613 に不純物元素を選択的に導入し、不純物領域 2648、不純物領域 2650 を形成する（図 38（B）参照）。ここでは、領域 2613 に導電層 2642 をマスクとして n 型を付与する低濃度の不純物元素を選択的に導入して不純物領域 2650 を形成し、領域 2612 に導電層 2640 をマスクとして p 型を付与する低濃度の不純物元素を選択的に導入して不純物領域 2648 を形成する。n 型を付与する不純物元素としては、リン（P）やヒ素（As）等を用いることができる。p 型を付与する不純物元素としては、ボロン（B）やアルミニウム（Al）やガリウム（Ga）等を用いることができる。ここで形成される不純物領域 2648、2650 の一部は、後に形成される LDD（Lightly Doped drain）領域を構成する。

【0283】

次に、導電層 2640、2642 の側面に接する絶縁層 2654 を形成する。絶縁層 2654 は、サイドウォールともいわれる。絶縁層 2654 は、プラズマ CVD 法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層 2640、2642 の側面に接するように形成することができる。なお、絶縁層 2654 は、LDD（Lightly Doped drain）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、絶縁層 2654 は、導電層 2640、2642 の下方に形成された絶縁層の側面にも接するように形成されている。

【0284】

続いて、当該絶縁層 2654、導電層 2640、2642 をマスクとして基板 2600 の領域 2612、2613 に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図 38（C）参照）。ここでは、基板 2600 の領域 2613 に絶縁層 2654 と導電層 2642 をマスクとして高濃度の n 型を付与する不純物元素を導入し、領域 2612 に絶縁層 2654 と導電層 2640 をマスクとして高濃度の p 型を付与する不純物元素を導入する。

【0285】

その結果、基板 2600 の領域 2612 には、ソース領域又はドレイン領域を形成する不純物領域 2658 と、LDD 領域を形成する低濃度不純物領域 2660 と、チャンネル形成領域 2656 が形成される。また、基板 2600 の領域 2613 には、ソース領域又はドレイン領域を形成する不純物領域 2664 と、LDD 領域を形成する低濃度不純物領域 2666 と、チャンネル形成領域 2662 が形成される。

【0286】

なお、本実施例では、導電層 2640、2642 と重ならない基板 2600 の領域 2612、2613 を露出させた状態で不純物元素の導入を行っている。従って、基板 2600 の領域 2612、2613 にそれぞれ形成されるチャンネル形成領域 2656、チャンネル形成領域 2662 は導電層 2640、2642 と自己整合的に形成することができる。

【0287】

次に、基板 2600 の領域 2612、2613 上に設けられた絶縁層や導電層等を覆うように絶縁層 2677 を形成し、当該絶縁層 2677 に開口部 2678 を形成する（図 39

10

20

30

40

50

(A) 参照)。

【0288】

絶縁層2677は、CVD法やスパッタ法等により、酸化シリコン(SiO_x)、窒化シリコン(SiN_x)、酸化窒化シリコン(SiO_xN_y) ($x > y$)、窒化酸化シリコン(SiN_xO_y) ($x > y$)等の酸素または窒素を有する絶縁層やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、 $\text{Si}-\text{O}-\text{Si}$ 結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

10

【0289】

次に、CVD法を用いて開口部2678に導電層2680を形成し、当該導電層2680と電氣的に接続するように絶縁層2677上に導電層2682a、導電層2682b、導電層2682c、導電層2682dを選択的に形成する(図39(B)参照)。

【0290】

導電層2680、2682a~2682dは、CVD法やスパッタリング法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電層2680、2682a~2682dは、例えば、バリア膜とアルミニウムシリコン($\text{Al}-\text{Si}$)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン($\text{Al}-\text{Si}$)膜と窒化チタン(TiN)膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶性半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶性半導体層と良好なコンタクトをとることができる。ここでは、導電層2680はCVD法によりタングステン(W)を選択成長することにより形成することができる。

20

30

【0291】

以上により、無線信号電送を利用して所望の映像を表示させることができる表示装置の回路の一部を構成するトランジスタを得ることができる。なお、本実施例は、本明細書で示す他の実施の形態又は他の実施例と適宜組み合わせることができる。

40

【0292】

なお本発明の半導体装置を構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンFET構造等の構造のトランジスタの構造を取り得る。フィンFET構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。

【実施例4】

【0293】

本実施例では、メモリ回路がフラッシュメモリの場合の一例について、図を用いて説明する。ここでは、メモリ回路に設けられるメモリトランジスタを説明する。

50

【0294】

本実施例で示すメモリトランジスタは、MOSFET (Metal Oxide Semiconductor Field effect transistor) と類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられている。この電荷蓄積領域は絶縁層上に形成され、周囲と絶縁分離されていることから浮遊ゲート電極とも呼ばれる。浮遊ゲート電極上には、絶縁層を介して制御ゲート電極を備えている。

【0295】

上記のような構造を有するメモリトランジスタは、制御ゲート電極に印加する電圧により、浮遊ゲート電極に電荷を蓄積させ、また放出させる動作が行われる。すなわち浮遊ゲート電極に保持させる電荷の出し入れにより、データを記憶する仕組みになっている。浮遊ゲート電極への電荷の注入や引き抜きは、チャネル形成領域が形成される半導体膜と、制御ゲート電極の間に高電圧を印加する。このときチャネル形成領域上の絶縁層には、ファウラー-ノルドハイム (Fowler-Nordheim) 型 (F-N型) トンネル電流 (NAND型) や、熱電子 (NOR型) が流れると言われている。チャネル形成領域上に設けられる絶縁層は、トンネル絶縁層とも呼ばれている。

【0296】

まず、図40(A)に示すように、基板500上に下地膜となる絶縁層507を形成する。絶縁層507上に、上記実施例1と同様の結晶化方法を用いて、島状の半導体層510を形成する。

【0297】

図40(B)に示すように、半導体層510上に第1の絶縁層511を形成する。第1の絶縁層511は、CVD法やスパッタ法、又はそれらの成膜方法にALD法を組み合わせた方法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン (SiO_xN_y) ($x > y > 0$)、窒化酸化シリコン (SiN_xO_y) ($x > y > 0$) 等の絶縁材料を用いて、単層構造又は積層構造で形成する。

【0298】

次に、第1の絶縁層511に対して高密度プラズマ処理を行い、第2の絶縁層512を形成する。第2の絶縁層512上に電荷蓄積層513を形成する。第2の絶縁層512はトンネル絶縁層として機能し、電荷蓄積層513は浮遊ゲート電極として機能する。

【0299】

なお、第1の絶縁層511に高密度プラズマ処理をせず、そのままトンネル絶縁層として機能させてもよい。または、第1の絶縁層511を、半導体層510を高密度プラズマ処理することで形成してもよい。高密度プラズマ処理は、上記実施例1と同様の処理を行えばよい。

【0300】

第1の絶縁層511に対して高密度プラズマ処理することにより形成された第2の絶縁層512は、メモリトランジスタのトンネル絶縁層として機能する。従って、第2の絶縁層512が薄いほどトンネル電流が流れやすくなる。また、第2の絶縁層512が薄いほど、後に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となる。

【0301】

一般的に、半導体層上に絶縁層を薄く形成する方法として熱酸化法があるが、基板500に、ガラス基板のような歪み点が700未満の基板を用いる場合には、半導体層を熱酸化して、トンネル絶縁層を形成することは非常に困難である。また、CVD法やスパッタ法により形成した絶縁層は、膜の内部に欠陥を含んでいるため耐圧が十分でない。さらに、CVD法やスパッタ法により膜厚の薄い絶縁層を形成した場合には絶縁耐圧が低く、かつピンホール等の欠陥が生じやすい問題がある。したがって、CVD法やスパッタ法により形成した第1の絶縁層511をそのままトンネル絶縁層として用いると、不良が生じる場合がある。

【0302】

そこで、本実施例で示すように、第1の絶縁層511を高密度プラズマ処理して第2の絶縁層512を形成することで、CVD法やスパッタ法等により形成した絶縁層よりも緻密で高耐圧な絶縁層を形成することができる。また、第1の絶縁層511形成時に半導体層510の端部を十分に被覆できなかった場合でも、高密度プラズマ処理することで、半導体層を十分に被覆する第2の絶縁層512を形成することができる。

【0303】

本実施例のメモリトランジスタは、トンネル絶縁層を介して電子を注入することによって情報を記憶する。このとき、トンネル絶縁層に電子トラップの要因となる水素が存在すると、書き込みおよび消去を繰り返すうちに電圧が変動してしまい、メモリが劣化の原因となる。したがって、電子トラップの要因となるトンネル絶縁層中の水素含有量は少ない方が好ましい。第1の絶縁層511を高密度プラズマ処理して第2の絶縁層512を形成することで、CVD法やスパッタ法等により形成した絶縁層より膜中の水素含有量を低減することができる。

10

【0304】

以上のように、チャネル形成領域が形成される半導体層上に、高密度プラズマ処理を利用してトンネル絶縁層を形成することで、高速動作可能なメモリトランジスタを形成することができる。

【0305】

電荷蓄積層513は、単層構造または2層以上の積層構造で形成することができる。例えば、電荷蓄積層513を構成する層は、シリコン(Si)、ゲルマニウム(Ge)などの半導体材料、シリコンを主成分とする化合物、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)等から選ばれた金属、これら金属を主成分とする合金、およびこれら金属を主成分とする金属化合物(金属窒化物、金属酸化物等)から選ばれた材料を用いて形成することができる。

20

【0306】

例えば、シリコンを主成分とする化合物として、窒化シリコン、窒化酸化シリコン、炭化シリコン、およびシリサイド(タングステンシリサイド、チタンシリサイド、ニッケルシリサイド)などがある。半導体材料として、n型またはp型のシリコン、およびゲルマニウムを10原子%未満の濃度で含むシリコンゲルマニウムなどがある。金属の化合物として、窒化タンタル、酸化タンタル、窒化タングステン、窒化チタン、酸化チタンおよび酸化スズなどがある。また、シリコンを用いる場合は、リンやボロンなどの導電性を付与する不純物を添加してもよい。

30

【0307】

図40(D)に示すように、電荷蓄積層513上に第3の絶縁層514を形成する。第3の絶縁層514は、酸化シリコン、酸化窒化シリコン等のシリコンを主成分とする絶縁材料、または、酸化アルミニウム(Al_xO_y)、酸化タンタル(Ta_xO_y)、酸化ハフニウム(HfO_x)等の金属酸化物で形成する。これらの膜は、CVD法やスパッタ法、又はそれらの成膜方法とALD法を組み合わせた方法等を用いて形成する。

【0308】

第1の絶縁層511の高密度プラズマ処理と同様に、第3の絶縁層514に対して高密度プラズマ処理を行う。図41(A)に示すように、第3の絶縁層514に対して高密度プラズマ処理を行うことにより第4の絶縁層515を形成する。次に、第4の絶縁層515上に導電層516、導電層517を順に積層する。なお、第3の絶縁層514に高密度プラズマ処理をせず、そのまま用いてもよい。

40

【0309】

導電層516、517は、ゲート電極(制御ゲート電極)を構成する導電層である。2層の導電層でゲート電極を形成する例を示したが、単層でも3層以上でもよい。制御ゲート電極を構成する導電層は、n型またはp型のシリコン、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等の金属、これらの金属を主成分とする合金、およびこ

50

れら金属を主成分とする金属化合物（金属窒化物、金属酸化物等）から選択された材料で形成することができる。

【0310】

導電層516、517を選択的にエッチングし、図41(B)に示すように、半導体層510上にゲート電極520を形成する。さらに、ゲート電極520をマスクにして、第4の絶縁層515および電荷蓄積層513をエッチングする。その結果、ゲート電極520、第4の絶縁層515、電荷蓄積層513の側面が概略一致するように形成される。電荷蓄積層513は浮遊ゲート電極として機能し、第4の絶縁層515はコントロール絶縁層として機能し、ゲート電極520は制御ゲート電極として機能する。

【0311】

次に、ゲート電極520をマスクとして、n型またはp型を付与する低濃度の不純物元素を添加し、一対の低濃度不純物領域を形成する。n型を付与する不純物元素にはリン(P)やヒ素(As)等を用い、p型を示す不純物元素にはボロン(B)等を用いることができる。ここで形成される低濃度不純物領域の一部は、LDD領域を形成する。

【0312】

次に、ゲート電極520、第4の絶縁層515および電荷蓄積層513の側面に接する絶縁層518を形成する。絶縁層518は、サイドウォールともいわれる。絶縁層518は、第2の絶縁層512とゲート電極520とを覆うように絶縁層を形成した後に、垂直方向を主体とした異方性エッチングにより選択的にエッチングして形成することができる。絶縁層518は、CVD法やスパッタ法により、酸化シリコン、酸化窒化シリコン等の材料を用いた単層構造又は積層構造で形成することができる。なお、絶縁層518は、LDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。

【0313】

次に、ゲート電極520及び絶縁層518をマスクとして、n型またはp型を付与する高濃度の不純物元素を添加して、ソース領域又はドレイン領域として機能する不純物領域522を形成する。n型を付与する不純物元素にはリン(P)やヒ素(As)等を用い、p型を示す不純物元素にはボロン(B)等を用いることができる。以上で、半導体層510に、ソース領域又はドレイン領域を形成する不純物領域522と、LDD領域を形成する低濃度不純物領域521と、チャネル形成領域523が形成される。なお、チャネル形成領域523は、絶縁層等を介してゲート電極520と略重なる位置に形成される。LDD領域として機能する低濃度不純物領域521は、第2の絶縁層512を介して絶縁層518と略重なる位置に形成される。なお、n型またはp型を付与する不純物元素を添加した後、この不純物元素を活性化する熱処理を行うことが好ましい(図41(C)参照)

【0314】

図41(D)に示すように、ゲート電極520等を覆うように第5の絶縁層524を形成する。第5の絶縁層524および第2の絶縁層512に、不純物領域522に達する開口を形成する。第5の絶縁層524上に、不純物領域522に電氣的に接続される導電層525を形成する。

【0315】

以上の工程で、半導体素子であるメモリトランジスタを作製することができる。なお、本実施例で示したメモリトランジスタの構造は一例であり、他の構造のメモリトランジスタを用いることも可能である。また、本実施例は、本明細書で示す他の実施の形態又は他の実施例と適宜組み合わせることができる。

【実施例5】

【0316】

本発明に係る表示装置及び表示システムは、様々な電子機器に適用することができる。具体的には、表示部を有する電子機器に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、

10

20

30

40

50

携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（DVD）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。

【0317】

図25（A）はディスプレイであり、筐体26001、支持台26002、表示部26003、スピーカー部26004、ビデオ入力端子26005等を含む。本発明の表示装置は、表示部26003や筐体26001等に組み込むことができる。なお、ディスプレイは、パーソナルコンピュータ用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明の表示装置を組み込むことで、無線信号の伝送により、予め記録させた映像信号に基づく映像を表示させることができるため、低消費電力化並びに処理時間の短縮化を図ることができる。

10

【0318】

図25（B）はカメラであり、本体26101、表示部26102、受像部26103、操作キー26104、外部接続ポート26105、シャッター26106等を含む。本発明の表示装置は、表示部26102や本体26101等に組み込むことができる。本発明の表示装置を組み込むことで、無線信号の伝送により、予め記録させた映像信号に基づく映像（ここでは撮影データを含む）を表示させることができるため、低消費電力化並びに処理時間の短縮化を図ることができる。

20

【0319】

図25（C）はコンピュータであり、本体26201、筐体26202、表示部26203、キーボード26204、外部接続ポート26205、ポインティングマウス26206等を含む。本発明の表示装置は、表示部26203や本体26201等に組み込むことができる。本発明の表示装置を組み込むことで、無線信号の伝送により、予め記録させた映像信号に基づく映像を表示させることができるため、低消費電力化並びに処理時間の短縮化を図ることができる。

【0320】

図25（D）はモバイルコンピュータであり、本体26301、表示部26302、スイッチ26303、操作キー26304、赤外線ポート26305等を含む。本発明の表示装置は、表示部26302や本体26301等に組み込むことができる。本発明の表示装置を組み込むことで、無線信号の伝送により、予め記録させた映像信号に基づく映像を表示させることができるため、低消費電力化並びに処理時間の短縮化を図ることができる。

30

【0321】

図25（E）は記録媒体を備えた携帯型の画像再生装置（具体的にはDVD再生装置）であり、本体26401、筐体26402、表示部A26403、表示部B26404、記録媒体（DVD等）読み込み部26405、操作キー26406、スピーカー部26407等を含む。表示部A26403は主として画像情報を表示し、表示部B26404は主として文字情報を表示することができる。本発明の表示装置は、表示部A26403、表示部B26404、本体26401等に組み込むことができる。本発明の表示装置を組み込むことで、無線信号の伝送により、予め記録させた映像信号に基づく映像を表示させることができるため、低消費電力化並びに処理時間の短縮化を図ることができる。

40

【0322】

図25（F）はゴーグル型ディスプレイであり、本体26501、表示部26502、アーム部26503を含む。本発明の表示装置は、本体26501、表示部26502等に組み込むことができる。本発明の表示装置を組み込むことで、無線信号の伝送により、予め記録させた映像信号に基づく映像を表示させることができるため、低消費電力化並びに処理時間の短縮化を図ることができる。

【0323】

図25（G）はビデオカメラであり、本体26601、表示部26602、筐体266

50

03、外部接続ポート26604、リモコン受信部26605、受像部26606、バッテリー26607、音声入力部26608、操作キー26609等を含む。本発明の表示装置は、本体26601、表示部26602、バッテリー26607等に適用することができる。本発明の表示装置を適用することで、無線信号の伝送により、予め記録させた映像信号に基づく映像を表示させることができるため、低消費電力化並びに処理時間の短縮化を図ることができる。

【0324】

図25(H)は携帯電話機であり、本体26701、筐体26702、表示部26703、音声入力部26704、音声出力部26705、操作キー26706、外部接続ポート26707、アンテナ26708等を含む。本発明の表示装置は、本体26701、表示部26703等に組み込むことができる。本発明の表示装置を組み込むことで、無線信号の伝送により、予め格納させた所望の画像データを表示させることができるため、低消費電力化並びに処理時間の短縮化を図ることができる。

10

【0325】

このように本発明は、あらゆる電子機器に適用することが可能である。

【0326】

また図26(A)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体2701、表示部2702、操作キー2705、スピーカー部2703等で構成されるディスプレイ2710には本発明の表示装置が組み込まれている。外部装置2704には本発明に係る無線通信装置が組み込まれている。外部装置2704に組み込まれた無線通信装置と、ディスプレイ2710に組み込まれた表示装置と、は、本発明に係る表示システムを構成している。具体的には、外部装置2704に設けられたアンテナ2706Bと、ディスプレイ2710に設けられたアンテナ2706Aとの間で無線信号が送受信される。ディスプレイ2710に設けられたアンテナ2706Aで受信した無線信号により、予めディスプレイ2710に記録された映像信号に基づく映像を、表示部2702に表示させることが可能である。また、ディスプレイ2710に無線信号により充電を行うことができるバッテリーを搭載する場合は、アンテナ2706A及びアンテナ2706Bで送受信される無線信号により、バッテリーを充電することが可能である。

20

【0327】

なお、本実施例は、本明細書で示す他の実施の形態又は他の実施例と適宜組み合わせることができる。

30

【符号の説明】

【0328】

101	リーダ/ライタ	
102	表示装置	
103	アンテナ回路	
104	電源生成部	
105	信号処理部	
106	表示部	
108	信号処理部	40
201	整流回路	
202	保持容量	
203	定電圧回路	
301	復調回路	
302	アンプ	
303	論理回路	
304	メモリコントローラ	
305	ディスプレイコントローラ	
306	メモリ回路	
401	画素回路	50

4 0 2	信号線駆動回路	
4 0 3	走査線駆動回路	
5 0 0	基板	
5 0 1	第 1 のアンプ	
5 0 2	第 1 の論理回路	
5 0 3	第 2 の論理回路	
5 0 4	第 2 のアンプ	
5 0 5	変調回路	
5 0 7	絶縁層	
5 1 0	半導体層	10
5 1 1	第 1 の絶縁層	
5 1 2	第 2 の絶縁層	
5 1 3	電荷蓄積層	
5 1 4	第 3 の絶縁層	
5 1 5	第 4 の絶縁層	
5 1 6	導電層	
5 1 7	導電層	
5 1 8	絶縁層	
5 2 0	ゲート電極	
5 2 1	低濃度不純物領域	20
5 2 2	不純物領域	
5 2 3	チャネル形成領域	
5 2 4	第 6 の絶縁層	
5 2 5	導電層	
6 0 1	リーダ/ライタ	
6 0 2	表示装置	
6 0 5	信号処理部	
7 0 1	第 1 のメモリ回路	
7 0 2	第 2 のメモリ回路	
7 0 3	第 3 のメモリ回路	30
8 0 1	第 1 のアンテナ回路	
8 0 1	電源生成部	
8 0 2	第 2 のアンテナ回路	
2 4 0 1	受信部	
9 0 2	送信部	
9 0 3	制御部	
9 0 4	インターフェイス部	
9 0 5	アンテナ回路	
9 0 6	上位装置	
9 0 7	アンテナ	40
9 0 8	共振容量	
1 0 0 1	第 1 のメモリ回路	
1 0 0 2	第 2 のメモリ回路	
1 0 0 3	第 3 のメモリ回路	
1 1 0 1	基準クロック発生回路	
1 1 0 2	可変分周回路	
1 1 0 3	水平クロック発生回路	
1 1 0 4	垂直クロック発生回路	
1 2 0 1	メモリ R / W 回路	
1 2 0 2	基準発振回路	50

1 2 0 3	可変分周回路	
1 3 0 1	第 1 のアンテナ回路	
1 3 0 2	第 2 のアンテナ回路	
1 4 0 1	信号線	
1 4 0 2	走査線	
1 4 0 3	電源線	
1 4 0 4	トランジスタ	
1 4 0 5	トランジスタ	
1 4 0 6	容量素子	
1 4 0 7	表示素子	10
1 5 0 1	アンテナ	
1 5 0 2	共振容量	
1 6 0 1	符号検出回路	
1 6 0 2	符号化回路	
1 7 0 1	基板	
1 7 0 2	スパイラルアンテナ	
1 7 0 3	ダイポールアンテナ	
1 8 0 1	整流回路	
1 8 0 2	定電圧回路	
1 8 0 3	充電制御回路	20
1 8 0 4	充放電管理回路	
1 8 0 5	バッテリー	
1 8 0 6	放電制御回路	
1 9 0 2	表示装置	
1 9 0 4	電源生成部	
1 9 0 5	信号処理部	
2 1 0 1	スイッチ回路	
2 2 0 1	記憶素子	
2 2 0 2	ワード線	
2 2 0 3	ビット線	30
2 2 0 4	スイッチ	
2 3 0 0	基板	
2 3 0 1	トランジスタ	
2 3 0 2	高電位側電源線	
2 3 0 3	低電位側電源線	
2 3 0 4	領域	
2 3 0 6	領域	
2 3 0 7	p ウェル	
2 3 1 2	絶縁層	
2 3 3 2	絶縁層	40
2 3 3 6	導電層	
2 3 3 8	導電層	
2 3 4 0	ゲート電極	
2 3 4 2	ゲート電極	
2 3 4 8	レジストマスク	
2 3 5 0	チャネル形成領域	
2 3 5 2	不純物領域	
2 3 6 6	レジストマスク	
2 3 6 8	チャネル形成領域	
2 3 7 0	不純物領域	50


2 3 7 2	絶縁層	
2 3 7 4	導電層	
2 4 0 1	受信部	
2 4 0 2	アンテナ回路	
2 4 0 3	アンテナ	
2 4 0 4	共振容量	
2 6 0 0	基板	
2 7 0 1	筐体	
2 6 0 2	絶縁層	
2 7 0 3	スピーカ部	10
2 6 0 4	絶縁層	
2 7 0 5	操作キー	
2 6 0 6	レジストマスク	
2 7 0 2	表示部	
2 6 0 8	凹部	
2 7 0 4	外部装置	
2 6 1 0	絶縁層	
2 7 1 0	ディスプレイ	
2 6 1 1	絶縁層	
2 6 1 2	領域	20
2 6 1 3	領域	
2 6 1 5	pウェル	
2 6 3 2	絶縁層	
2 6 3 4	絶縁層	
2 6 3 6	導電層	
2 6 3 8	導電層	
2 6 4 0	導電層	
2 6 4 2	導電層	
2 6 4 8	不純物領域	
2 6 5 0	不純物領域	30
2 6 5 4	絶縁層	
2 6 5 6	チャンネル形成領域	
2 6 5 8	不純物領域	
2 6 6 0	低濃度不純物領域	
2 6 6 2	チャンネル形成領域	
2 6 6 4	不純物領域	
2 6 6 6	低濃度不純物領域	
2 6 7 7	絶縁層	
2 6 7 8	開口部	
2 6 8 0	導電層	40
7 0 0 0	基板	
7 0 0 2	絶縁層	
7 0 0 4	半導体層	
7 0 0 6	半導体層	
7 0 0 8	半導体層	
7 0 1 0	半導体層	
7 0 1 2	半導体層	
7 0 1 2	絶縁層	
7 0 3 0	絶縁層	
7 0 3 2	導電層	50

7 0 3 4	導電層	
7 0 3 6	ゲート電極	
7 0 3 8	ゲート電極	
7 0 4 2	ゲート電極	
7 0 4 4	ゲート電極	
7 0 4 6	ゲート電極	
7 0 4 8	不純物領域	
7 0 5 0	不純物領域	
7 0 5 2	不純物領域	
7 0 5 4	不純物領域	10
7 0 5 6	不純物領域	
7 0 5 8	絶縁層	
7 0 6 0	絶縁層	
7 0 6 2	絶縁層	
7 0 6 4	絶縁層	
7 0 6 6	絶縁層	
7 0 6 8	不純物領域	
7 0 7 0	低濃度不純物領域	
7 0 7 2	チャンネル形成領域	
7 0 7 4	不純物領域	20
7 0 7 6	低濃度不純物領域	
7 0 7 8	チャンネル形成領域	
7 0 8 0	不純物領域	
7 0 8 2	低濃度不純物領域	
7 0 8 4	チャンネル形成領域	
7 1 0 0	アンテナ回路	
7 1 0 4	導電層	
7 1 0 6	導電層	
7 1 0 8	導電層	
7 1 1 0	導電層	30
7 1 2 0	トランジスタ	
7 1 3 0	トランジスタ	
7 1 4 0	C M O S トランジスタ	
7 1 5 0	トランジスタ	
7 2 0 0	メモリ回路	
7 2 0 2	絶縁層	
7 2 0 3	導電層	
7 2 0 6	導電層	
7 2 0 8	導電層	
7 2 0 9	第 1 の電極	40
7 2 1 0	隔壁層	
7 2 1 2	層	
7 2 1 4	第 2 の電極	
7 2 2 0	発光素子	
7 2 2 2	絶縁層	
7 2 2 4	対向基板	
7 3 0 0	ロジック回路	
7 3 2 4	対向基板	
7 3 5 0	液晶表示装置	
7 3 5 1	導電層	50


7 3 5 2	対向電極	
7 3 5 3	配向膜	
7 3 5 4	液晶材料	
7 3 5 5	配向膜	
7 4 0 0	画素回路	
7 5 0 0	表示装置	
7 5 5 0	電子ペーパー	
7 5 5 1	導電層	
7 5 5 2	マイクロカプセル	
7 5 5 4	導電層	10
7 6 0 2	導電層	
7 6 0 4	導電層	
7 6 0 6	導電性粒子	
7 6 0 8	樹脂	
7 6 1 0	基板	
7 6 5 2	導電層	
7 6 5 2	層	
7 6 5 4	導電層	
7 6 5 6	導電性粒子	
7 6 5 8	樹脂	20
7 6 7 4	対向基板	
1 2 0 4 a	メモリ I D カウンタ	
1 2 0 4 b	x カウンタ	
1 2 0 4 c	y カウンタ	
1 2 0 4 c	y デコーダ	
1 2 0 5 a	メモリ I D デコーダ	
1 2 0 5 b	x デコーダ	
1 2 0 5 c	y デコーダ	
2 6 0 0 1	筐体	
2 6 0 0 2	支持台	30
2 6 0 0 3	表示部	
2 6 0 0 4	スピーカー部	
2 6 0 0 5	ビデオ入力端子	
2 7 0 6 A	アンテナ	
2 7 0 6 B	アンテナ	
2 6 1 0 1	本体	
2 6 1 0 2	表示部	
2 6 1 0 3	受像部	
2 6 1 0 4	操作キー	
2 6 1 0 5	外部接続ポート	40
2 6 1 0 6	シャッター	
2 6 2 0 1	本体	
2 6 2 0 2	筐体	
2 6 2 0 2	表示部	
2 6 2 0 3	表示部	
2 6 2 0 3	筐体	
2 6 2 0 4	キーボード	
2 6 2 0 4	外部接続ポート	
2 6 2 0 5	外部接続ポート	
2 6 2 0 5	リモコン受信部	50

2 6 2 0 6	ポインティングマウス	
2 6 2 0 6	受像部	
2 6 2 0 7	バッテリー	
2 6 2 0 8	音声入力部	
2 6 2 0 9	操作キー	
2 6 3 0 1	本体	
2 6 3 0 2	表示部	
2 6 3 0 3	スイッチ	
2 6 3 0 4	操作キー	
2 6 3 0 5	赤外線ポート	10
2 6 4 0 1	本体	
2 6 4 0 2	筐体	
2 6 4 0 3	表示部 A	
2 6 4 0 4	表示部 B	
2 6 4 0 5	部	
2 6 4 0 6	操作キー	
2 6 4 0 7	スピーカー部	
2 6 5 0 1	本体	
2 6 5 0 2	表示部	
2 6 5 0 3	アーム部	20
2 6 7 0 1	本体	
2 6 7 0 2	筐体	
2 6 7 0 3	表示部	
2 6 7 0 4	音声入力部	
2 6 7 0 5	音声出力部	
2 6 7 0 6	操作キー	
2 6 7 0 7	外部接続ポート	
2 6 7 0 8	アンテナ	
2 6 8 2 a	導電層	
2 6 8 2 b	導電層	30
2 6 8 2 c	導電層	
2 6 8 2 d	導電層	


【図1】




【図2】




【図3】




【図4】




【図9】




【図10】




【図12】




【図11】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図 2 2】




【図 2 3】



【図 2 4】




【図 2 5】




【図26】


(A)




(B)




【図27】




【図28】




【図29】




【 図 3 4 】




【 図 3 5 】




【 図 3 6 】




【 図 3 7 】




【 図 3 8 】




【 図 3 9 】



【 図 4 0 】



【 図 4 1 】



フロントページの続き

(51)Int.Cl. F I
H 0 5 B 33/14 A
H 0 5 B 33/14 Z

(56)参考文献 特開2006-047671(JP,A)
国際公開第2004/077393(WO,A1)
特開2006-030718(JP,A)
特開2001-109407(JP,A)

(58)調査した分野(Int.Cl.,DB名)
G 0 9 G 3 / 2 0 - 3 / 3 8