

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4301227号
(P4301227)

(45) 発行日 平成21年7月22日(2009.7.22)

(24) 登録日 平成21年5月1日(2009.5.1)

(51) Int.Cl. F I
GO2F 1/1368 (2006.01) GO2F 1/1368
GO9F 9/30 (2006.01) GO9F 9/30 338

請求項の数 2 (全 17 頁)

(21) 出願番号	特願2005-268606 (P2005-268606)	(73) 特許権者	000002369 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号
(22) 出願日	平成17年9月15日(2005.9.15)	(74) 代理人	100104765 弁理士 江上 達夫
(65) 公開番号	特開2007-79257 (P2007-79257A)	(74) 代理人	100107331 弁理士 中村 聡延
(43) 公開日	平成19年3月29日(2007.3.29)	(72) 発明者	石井 達也 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内
審査請求日	平成18年6月8日(2006.6.8)	審査官	福島 浩司

最終頁に続く

(54) 【発明の名称】 電気光学装置及びその製造方法、電子機器並びにコンデンサー

(57) 【特許請求の範囲】

【請求項1】

基板上に、
 相互に交差する複数の走査線及び複数のデータ線と、
 前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素電極と、
 前記画素電極をスイッチング制御するための薄膜トランジスタと、
 前記薄膜トランジスタより上層側に配置され、(i)一定電位に電氣的に接続された固定電位側電極、(ii)誘電体膜及び(iii)前記画素電極に電氣的に接続された画素電位側電極がこの順に積層されてなる蓄積容量と、
 前記固定電位側電極及び前記誘電体膜を貫通して開口された開口部の内側壁上に設けられた第1の絶縁膜からなるサイドウォールと
 を備え、
 前記薄膜トランジスタを構成する半導体層と前記画素電位側電極とは、前記サイドウォールと同時に自己整合的に形成され前記サイドウォールに囲まれたセルフアラインコンタクトホールを介して互いに電氣的に接続される
 ことを特徴とする電気光学装置。

【請求項2】

請求項1に記載の電気光学装置を具備してなる電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器、並びにコンデンサーの技術分野に関する。

【背景技術】

【0002】

この種の電気光学装置、例えば液晶装置では、画素部において保持された画像信号がリークするのを防ぐために、液晶容量と並列に保持容量が付加されることが多い。

【0003】

例えば特許文献1では、保持容量の製造方法が開示されている。特許文献1による製造方法では、保持容量の下部電極に接続された、上部電極よりも上側の配線とのコンタクトホールのエッジと、保持容量の上部電極と距離は、2種類のマスクパターンによって決定されて絶縁が確保されている。

【0004】

【特許文献1】特開2001-290171号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献1による技術の如く2種類のマスクを用いて保持容量を製造すれば、2種類のマスク間の位置合わせを考慮したマージンを確保して設計する必要があり、その分だけ保持容量の面積が小さくならざるを得ない。その結果、画素部における保持容量が低下し、表示むらが発生し得るといった技術的問題点があった。

【0006】

本発明は、例えば上述した問題点に鑑みなされたものであり、保持容量の面積を大きくすることができ、高品位の画像表示を可能とする電気光学装置及びその製造方法、電子機器、並びにコンデンサーを提供することを課題とする。

【課題を解決するための手段】

【0007】

本発明の電気光学装置は、上記課題を解決するために、基板上に、相互に交差する複数の走査線及び複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素電極と、一对の電極及び誘電体膜が積層されてなる蓄積容量と、前記一对の電極の一方及び前記誘電体膜を貫通して開口された開口部の内側壁上に設けられた第1の絶縁膜からなるサイドウォールと、前記一对の電極の他方から見て、前記一方に対して反対側に配置され、前記サイドウォールと同時に自己整合的に形成され前記サイドウォールに囲まれたセルフアラインコンタクトホールを介して前記他方と電氣的に接続された第1の導電膜とを備える。

【0008】

本発明の電気光学装置によれば、その動作時には、例えば画素スイッチング用の薄膜トランジスタ(Thin Film Transistor: 以下、適宜「TFT」と呼ぶ)が、走査線に選択される画素位置の画素電極に対してデータ線からデータ信号を印加することで、アクティブマトリクス駆動が可能である。この際、例えば画素電極に電氣的に接続された蓄積容量(或いは保持容量)によって、画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。

【0009】

本発明に係る「蓄積容量」は、一对の電極として、例えば画素電位側電極及び固定電位側電極を有する、画素電極における電位保持特性を向上させるためのコンデンサーであって、画素電位側電極、誘電体膜及び固定電位側電極が、下層側からこの順に積層されていてもよいし、逆の順に積層されていてもよい。尚、本発明に係る「蓄積容量」には、画素電極に電氣的に接続された蓄積容量だけでなく、電気光学装置を機能させるために基板上に設けられた蓄積容量が含まれる。

10

20

30

40

50

【 0 0 1 0 】

本発明では特に、第1の絶縁膜からなるサイドウォールを備える。本発明に係る「サイドウォール」とは、一对の電極の一方及び誘電体膜を貫通して開口された開口部の内側壁上に設けられた絶縁膜を意味する。更に、このサイドウォールに囲まれたセルフアラインコンタクトホールを介して、一对の電極の他方（例えば画素電位側電極或いは下側電極）は、一对の電極の一方（例えば固定電位側電極或いは上側電極）に対して反対側に配置された例えば画素電極等を構成する例えばITO（Indium Tin Oxide）等の第1の導電膜と電氣的に接続される。ここで、第1の導電膜は、複数の画素電極の各々から延在していてもよいし、言い換えれば、第1の導電膜は、複数の画素電極の各々を構成する膜自体であっても或いは複数の画素電極の各々と一体的に形成されていてもよいし、画素電極とは別途形成されていてもよい。本発明に係る「サイドウォールに囲まれたセルフアラインコンタクトホール」は、サイドウォールの形成と同時に形成されたセルフアライン型或いは自己整合型のコンタクトホールであり、一对の電極間が電氣的に短絡（即ち、ショート）しないように周囲をサイドウォールによって囲まれることにより絶縁されたコンタクトホールを意味する。このため、例えばセルフアラインコンタクトホール内に形成された第1の導電膜と一对の電極の一方との基板に沿った距離は、サイドウォールによって規定される。よって、一对の電極の他方を一对の電極の一方に対して反対側に配置された第1の導電膜と、一对の電極の一方とショートさせないようにしつつ、電氣的に接続させるためのコンタクトホールを形成するためのマスク及び蓄積容量を形成するためのマスク間の位置あわせを必要としない。従って、一对の電極の他方を一对の電極の一方に対して反対側に配置された第1の導電膜と電氣的に接続させる際に、複数のマスク間の位置ずれを考慮したマージンを設ける必要がないため、サイドウォールを可能な限り薄くすることができる。その結果、例えば2種類のマスクを用いてコンタクトホールを形成する場合や絶縁膜を介して蓄積容量に隣接したコンタクトホールを形成する場合と比較して、コンタクトホールを形成することによる蓄積容量の面積の減少を小さくすることができる。言い換えれば、同じ大きさの基板上的面積に、より大きな蓄積容量を形成することができる。或いは、基板サイズを縮小することができる。

10

20

【 0 0 1 1 】

本発明の電気光学装置の一態様では、前記蓄積容量は、前記一对の電極として、前記画素電極に電氣的に接続された画素電位側電極と一定電位に電氣的に接続された固定電位側電極とが積層されてなる。

30

【 0 0 1 2 】

この態様によれば、画素電極に電氣的に接続された蓄積容量によって、画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。更に、例えば、画素電極及び画素電位側電極間は、サイドウォールに囲まれたセルフアラインコンタクトホールを介して電氣的に接続されるので、例えば2種類のマスクを用いてコンタクトホールを形成する場合や絶縁膜を介して蓄積容量に隣接したコンタクトホールを形成する場合と比較して、コンタクトホールを形成することによる蓄積容量の面積の減少を小さくすることができる。その結果一層高コントラスト化が可能となる。

40

【 0 0 1 3 】

本発明の電気光学装置の他の態様では、前記複数の画素電極は、前記第1の導電膜から延在されており、前記蓄積容量は、前記画素電位側電極、前記誘電体膜及び前記固定電位側電極がこの順に積層されてなり、前記画素電位側電極は前記他方として、前記一方としての前記固定電位側電極及び前記誘電体膜を貫通して開孔された前記セルフアラインコンタクトホールを介して、前記複数の画素電極に電氣的に接続される。

【 0 0 1 4 】

この態様によれば、画素電位側電極は、固定電位側電極に対して反対側、即ち固定電位側電極よりも上層側に配置された第1の導電膜から延在された画素電極と、固定電位側電極及び誘電体膜を貫通して開孔されたセルフアラインコンタクトホールを介して電氣的に接続されている。よって、例えば2種類のマスクを用いてコンタクトホールを形成する場

50

合や絶縁膜を介して蓄積容量に隣接したコンタクトホールを形成する場合と比較して、コンタクトホールを形成することによる蓄積容量の面積の減少を小さくすることができる。その結果、表示の一層の高コントラスト化が可能となる。

【0015】

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。

【0016】

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。

【0017】

特に、基板上により大きな蓄積容量を形成することができるので、例えば表示の高コントラスト化が可能である。

【0018】

本発明の電気光学装置の製造方法は、上記課題を解決するために、基板上に、相互に交差する複数の走査線及び複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素電極と、該複数の画素電極と電気的に接続された蓄積容量とを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記蓄積容量を、画素電位側電極、誘電体膜、固定電位側電極がこの順に積層されてなるように形成する工程と、前記蓄積容量上に、層間絶縁膜を形成する工程と、前記固定電位側電極、前記誘電体膜及び前記層間絶縁膜を貫通して、前記画素電位側電極が露出するように開口する開口部を形成する工程と、第1の絶縁膜を、前記基板上で平面的に見て、前記開口部を含む領域に積層する工程と、前記第1の絶縁膜に対して異方性エッチングを施すことにより、前記開口部の内側壁上に前記第1の絶縁膜からなるサイドウォールを形成しつつ、前記画素電位側電極が露出するように前記サイドウォールに囲まれたセルフアラインコンタクトホールを開孔する工程と、前記セルフアラインコンタクトホールを介して前記画素電位側電極と電気的に接続されるように、第1の導電膜を、前記基板上で平面的に見て、前記セルフアラインコンタクトホールを含む領域に積層することにより、前記画素電極を形成する工程とを含む。

【0019】

本発明の電気光学装置の製造方法によれば、上述した電気光学装置を製造することができる。ここで特に、画素電位側電極を固定電位側電極に対して反対側に配置された第1の導電膜から延在された画素電極と電気的に接続させるためのコンタクトホールを形成するためのマスク及び蓄積容量を形成するためのマスク間の位置あわせを必要としない。例えば2種類のマスクを用いてコンタクトホールを形成する場合や絶縁膜を介して蓄積容量に隣接したコンタクトホールを形成する場合と比較して、コンタクトホールを形成することによる蓄積容量の面積の減少を小さくすることができる。言い換えれば、同じ大きさの基板上の面積により大きな蓄積容量を形成することができる。或いは、基板サイズを縮小することができる。

【0020】

本発明に係るコンデンサーは、上記課題を解決するために、基板上で一对の電極及び誘電体膜が積層されてなり、前記一对の電極の一方及び前記誘電体膜を貫通して開口された開口部の内側壁上に設けられた絶縁膜からなるサイドウォールを備え、前記一对の電極の他方は、前記サイドウォールに囲まれてなるセルフアラインコンタクトホールを介して前記一方に対して反対側に位置する導電膜と電気的に接続される。

【0021】

本発明に係るコンデンサーによれば、一对の電極の他方を一对の電極の一方に対して反対側に位置する導電膜と電氣的に接続させるためのコンタクトホールを形成するためのマスク及び蓄積容量を形成するためのマスク間の位置あわせを必要としない。よって、例えば2種類のマスクを用いてコンタクトホールを形成する場合や絶縁膜を介して蓄積容量に隣接したコンタクトホールを形成する場合と比較して、コンタクトホールを形成することによる蓄積容量の面積の減少を小さくすることができる。言い換えれば、同じ大きさの基板上に、より大きな蓄積容量を形成することができる。或いは、基板サイズを縮小することができる。

【0022】

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。

【発明を実施するための最良の形態】

【0023】

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。

<第1実施形態>

第1実施形態に係る液晶装置について、図1から図8を参照して説明する。

【0024】

先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH-H'線での断面図である。

【0025】

図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。

【0026】

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電氣的な導通をとることができる。

【0027】

TFTアレイ基板10上には、外部回接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電氣的に接続するための引回配線90が形成されている。

【0028】

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成される。また

10

20

30

40

50

、液晶層 50 は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

【0029】

尚、ここでは図示しないが、TFTアレイ基板 10 上には、データ線駆動回路 101、走査線駆動回路 104 の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。

【0030】

次に、本実施形態に係る液晶装置の画素部における電氣的な構成について、図 3 を参照して説明する。ここに図 3 は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。

10

【0031】

図 3 において、本実施形態に係る液晶装置の画像表示領域 10a (図 1 参照) 内にマトリクス状に形成された複数の画素部には夫々、画素電極 9a と当該画素電極 9a をスイッチング制御するための TFT 30 とが形成されており、後で詳述する画像信号 S1、S2、...、Sn が供給されるデータ線 6a が当該 TFT 30 のソースに電氣的に接続されている。

【0032】

また、TFT 30 のゲートに走査線 3a が電氣的に接続されており、所定のタイミングで、走査線 3a にパルス的に走査信号 G1、G2、...、Gm を、この順に線順次で印加するように構成されている。画素電極 9a は、TFT 30 のドレインに電氣的に接続されており、スイッチング素子である TFT 30 を一定期間だけそのスイッチを閉じることにより、データ線 6a から供給される画像信号 S1、S2、...、Sn を所定のタイミングで書き込む。

20

【0033】

画素電極 9a を介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号 S1、S2、...、Sn は、対向基板に形成された対向電極 21 との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。

30

【0034】

ここで保持された画像信号がリークするのを防ぐために、画素電極 9a と対向電極 21 (図 1 及び図 2 参照) との間に形成される液晶容量と並列に蓄積容量 70 が付加されている。この蓄積容量 70 は、走査線 3a に並んで設けられ、固定電位側容量電極を含むと共に所定電位とされた容量線 300 を含んでいる。この蓄積容量 70 によって、各画素電極における電荷保持特性は向上されている。尚、容量線 300 の電位は、一つの電圧値に常時固定してもよいし、複数の電圧値に所定周期で振りつつ固定してもよい。

【0035】

次に、上述のような回路動作が実現される画素部の具体的な構成について、図 4 及び図 5 を参照して説明する。ここに図 4 は、本実施形態に係る液晶装置における相隣接する複数の画素部の平面図であり、図 5 は、その A-A' 断面図である。尚、図 5 においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

40

【0036】

図 4 において、画素電極 9a は、TFTアレイ基板 10 上に、マトリクス状に複数設けられており (点線部 9a' により輪郭が示されている)、画素電極 9a の縦横の境界に各々沿ってデータ線 6a 及び走査線 3a が設けられている。データ線 6a は、例えばアルミニウム膜等の金属膜あるいは合金膜からなり、走査線 3a は、例えば導電性のポリシリコン膜等からなる。また、走査線 3a は、半導体層 1a のうち図中右上がりの斜線領域で示

50

したチャンネル領域 1 a' に対向するように配置されており、該走査線 3 a はゲート電極として機能する。すなわち、走査線 3 a とデータ線 6 a との交差する箇所にはそれぞれ、チャンネル領域 1 a' に走査線 3 a の本線部がゲート電極として対向配置された画素スイッチング用の T F T 3 0 が設けられている。

【 0 0 3 7 】

図 5 に示すように、本実施形態に係る液晶装置は、透明な T F T アレイ基板 1 0 と、これに対向配置される透明な対向基板 2 0 とを備えている。T F T アレイ基板 1 0 は、例えば、石英基板、ガラス基板、シリコン基板からなり、対向基板 2 0 は、例えばガラス基板や石英基板からなる。T F T アレイ基板 1 0 には、画素電極 9 a が設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜 1 6 が設けられている。このうち画素電極 9 a は、例えば I T O (Indium Tin Oxide) 膜等の透明導電性膜からなる。他方、対向基板 2 0 には、その全面に渡って対向電極 2 1 が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜 2 2 が設けられている。このうち対向電極 2 1 は、上述の画素電極 9 a と同様に、例えば I T O 膜等の透明導電性膜からなり、配向膜 1 6 及び 2 2 は、例えば、ポリイミド膜等の透明な有機膜からなる。液晶層 5 0 は、画素電極 9 a からの電界が印加されていない状態で配向膜 1 6 及び 2 2 により所定の配向状態をとる。

【 0 0 3 8 】

T F T 3 0 は、図 5 に示すように、L D D (Lightly Doped Drain) 構造を有しており、その構成要素としては、上述したようにゲート電極として機能する走査線 3 a、例えばポリシリコン膜からなり走査線 3 a からの電界によりチャンネルが形成される半導体層 1 a のチャンネル領域 1 a'、走査線 3 a と半導体層 1 a とを絶縁するゲート絶縁膜を含む絶縁膜 2、半導体層 1 a における低濃度ソース領域 1 b 及び低濃度ドレイン領域 1 c 並びに高濃度ソース領域 1 d 及び高濃度ドレイン領域 1 e を備えている。

【 0 0 3 9 】

尚、T F T 3 0 は、好ましくは図 5 に示したように L D D 構造をもつが、低濃度ソース領域 1 b 及び低濃度ドレイン領域 1 c に不純物の打ち込みを行わないオフセット構造をもってよいし、走査線 3 a の一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型の T F T であってもよい。また、本実施形態では、画素スイッチング用 T F T 3 0 のゲート電極を、高濃度ソース領域 1 d 及び高濃度ドレイン領域 1 e 間に 1 個のみ配置したシングルゲート構造としたが、これらの間に 2 個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上で T F T を構成すれば、チャンネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。更に、T F T 3 0 を構成する半導体層 1 a は非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層 1 a を単結晶層とすることで、特に周辺回路の高性能化を図ることができる。

【 0 0 4 0 】

一方、図 5 においては、蓄積容量 7 0 が、T F T 3 0 の高濃度ドレイン領域 1 e 及び画素電極 9 a に接続された画素電位側容量電極としての中継層 7 1 と、固定電位側容量電極としての容量線 3 0 0 の一部とが、誘電体膜 7 5 を介して対向配置されることにより形成されている。

【 0 0 4 1 】

容量線 3 0 0 は、例えば、T i (チタン)、C r (クロム)、W (タングステン)、T a (タantal)、M o (モリブデン) 等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、A l (アルミニウム) 膜から形成することも可能である。

【 0 0 4 2 】

中継層 7 1 は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、中継層 7 1 は、後に述べる容量線 3 0 0 と同様に、金属又は合金を含む単

10

20

30

40

50

一層膜又は多層膜から構成してもよい。中継層 7 1 は、画素電位側容量電極としての機能のほか、コンタクトホール 8 3 及び 8 5 を介して、画素電極 9 a と T F T 3 0 の高濃度ドレイン領域 1 e とを中継接続する機能をもつ。ここで特に、コンタクトホール 8 5 は、後に詳述するようにサイドウォールに囲まれたセルフアラインコンタクトホールである。

【 0 0 4 3 】

容量線 3 0 0 は、中継層 7 1 と対向配置された固定電位側容量電極として機能する。この容量線 3 0 0 は、平面的に見ると、図 4 に示すように、走査線 3 a の形成領域に重ねて形成されている。より具体的には容量線 3 0 0 は、走査線 3 a に沿って伸びる本線部と、図中、データ線 6 a と交差する各個所からデータ線 6 a に沿って上方に夫々突出した突出部とを備えている。このうち突出部は、走査線 3 a 上の領域及びデータ線 6 a 下の領域を利用して、蓄積容量 7 0 の形成領域の増大に貢献する。また、容量線 3 0 0 は、好ましくは、画素電極 9 a が配置された画像表示領域 1 0 a からその周囲に延設され、定電位源と電氣的に接続されて、固定電位とされる。このような定電位源としては、例えば、データ線駆動回路 1 0 1 に供給される電源等の定電位源でもよいし、対向基板 2 0 の対向電極 2 1 に供給される対向電極電位でも構わない。

10

【 0 0 4 4 】

誘電体膜 7 5 は、図 5 に示すように、例えば膜厚 5 ~ 2 0 0 n m 程度の比較的薄い H T O (High Temperature Oxide) 膜、L T O (Low Temperature Oxide) 膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量 7 0 を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜 7 5 は薄いほどよい。

20

【 0 0 4 5 】

このように本実施形態では特に、中継層 7 1 から本発明に係る「一对の電極の他方」の一例が構成されており、容量線 3 0 0 から本発明に係る「一对の電極の一方」の一例が構成されている。

【 0 0 4 6 】

図 4 及び図 5 においては、上記のほか、T F T 3 0 の下側に、下側遮光膜 1 1 a が設けられている。下側遮光膜 1 1 a は、格子状にパターニングされており、これにより各画素の開口領域を規定している。下側遮光膜 1 1 a は、前述の容量線 3 0 0 と同様に、金属又は合金を含む単一層膜又は多層膜から構成される。尚、開口領域の規定は、図 4 中のデータ線 6 a と、これに交差するよう形成された容量線 3 0 0 とによっても、なされている。また、下側遮光膜 1 1 a についても、前述の容量線 3 0 0 の場合と同様に、その電位変動が T F T 3 0 に対して悪影響を及ぼすことを避けるために、画像表示領域からその周囲に延設して定電位源に接続するとよい。

30

【 0 0 4 7 】

また、T F T 3 0 下には、下地絶縁膜 1 2 が設けられている。下地絶縁膜 1 2 は、下側遮光膜 1 1 a から T F T 3 0 を層間絶縁する機能のほか、T F T アレイ基板 1 0 の全面に形成されることにより、T F T アレイ基板 1 0 の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用の T F T 3 0 の特性変化を防止する機能を有する。

【 0 0 4 8 】

加えて、走査線 3 a 上には、高濃度ソース領域 1 d へ通じるコンタクトホール 8 1 及び高濃度ドレイン領域 1 e へ通じるコンタクトホール 8 3 がそれぞれ開孔された第 1 層間絶縁膜 4 1 が形成されている。

40

【 0 0 4 9 】

第 1 層間絶縁膜 4 1 上には、中継層 7 1、及び容量線 3 0 0 が形成されており、これらの上には高濃度ソース領域 1 d へ通じるコンタクトホール 8 1 及び中継層 7 1 へ通じるコンタクトホール 8 5 がそれぞれ開孔された第 2 層間絶縁膜 4 2 が形成されている。

【 0 0 5 0 】

加えて更に、第 2 層間絶縁膜 4 2 上には、データ線 6 a が形成されており、これらの上には中継層 7 1 へ通じるコンタクトホール 8 5 が形成された第 3 層間絶縁膜 4 3 が形成されている。

50

【 0 0 5 1 】

次に、蓄積容量及び画素電極間の電氣的接続について、図 5 に加えて、主に図 6 を参照して詳細に説明する。ここに図 6 は、図 5 の破線円 C 1 内を拡大して示す部分拡大図である。尚、図 6 においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

【 0 0 5 2 】

図 6 において、蓄積容量 7 0 は、第 1 層間絶縁膜 4 1 上に画素電位側容量電極として機能する中継層 7 1、誘電体膜 7 5、及び固定電位側容量電極として機能する容量線 3 0 0 がこの順に積層されて構成されている。蓄積容量 7 0 は、第 2 層間絶縁膜 4 2 及び第 3 層間絶縁膜 4 3 を貫通して開孔されたコンタクトホール 8 5 を介して、上層側に配置された画素電極 9 a と電氣的に接続されている。

10

【 0 0 5 3 】

本実施形態では特に、絶縁膜からなるサイドウォール 2 5 0 を備え、コンタクトホール 8 5 は、サイドウォール 2 5 0 によって囲まれている。

【 0 0 5 4 】

サイドウォール 2 5 0 は、第 3 層間絶縁膜 4 3、第 2 層間絶縁膜 4 2、容量線 3 0 0 及び誘電体膜 7 5 を貫通して開口された開口部 8 5 0 の内側壁上に設けられている。更に、このサイドウォール 2 5 0 に囲まれたコンタクトホール 8 5 を介して、画素電位側容量電極としての中継層 7 1 は、固定電位側容量電極としての容量線 3 0 0 に対して反対側（即ち、容量線 3 0 0 より上層側）に配置された画素電極 9 a から延在された例えば I T O (Indium Tin Oxide) 等からなる導電膜 9 0 と電氣的に接続されている。

20

【 0 0 5 5 】

コンタクトホール 8 5 は、サイドウォール 2 5 0 の形成と同時に形成されたセルフアライン型或いは自己整合型のコンタクトホールであり、固定電位側容量電極としての容量線 3 0 0 と画素電位側容量電極としての中継層 7 1 との間が電氣的に短絡（即ち、ショート）しないように周囲をサイドウォール 2 5 0 によって囲まれている。このため、コンタクトホール 8 5 内に形成された導電膜 9 0 と固定電位側容量電極としての容量線 3 0 0 との T F T アレイ基板 1 0 に沿った距離 L 1 は、サイドウォール 2 5 0 によって規定されている。よって、中継層 7 1 を、容量線 3 0 0 に対して反対側（即ち、容量線 3 0 0 より上層側）に位置する導電膜 9 0（言い換えれば、画素電極 9 a）と、容量線 3 0 0 とショートしないようにしつつ、コンタクトホール 8 5 を介して電氣的に接続することができる。更に、コンタクトホール 8 5 は、セルフアライン型のコンタクトホールであるため、コンタクトホールを形成するためのマスク及び蓄積容量を形成するためのマスク間の位置あわせを必要としない。

30

【 0 0 5 6 】

従って、中継層 7 1 を容量線 3 0 0 に対して反対側（即ち、容量線 3 0 0 より上層側）に位置する導電膜 9 0（言い換えれば画素電極 9 a）と電氣的に接続させる際に、複数のマスク間の位置ずれを考慮したマージンを設ける必要がないため、サイドウォール 2 5 0 を可能な限り薄くすることができる。その結果、例えば 2 種類のマスクを用いてコンタクトホールを形成する場合や絶縁膜を介して蓄積容量 7 0 に隣接したコンタクトホールを形成する場合と比較して、コンタクトホールを形成することによる蓄積容量 7 0 の面積の減少を小さくすることができる。言い換えれば、同じ大きさの T F T アレイ基板 1 0 上の面積に、より大きな蓄積容量 7 0 を形成することができる。或いは、T F T アレイ基板 1 0 のサイズを縮小することができる。

40

【 0 0 5 7 】

次に、本実施形態に係る液晶装置の製造プロセスについて、図 7 及び図 8 を参照して説明する。ここに図 7 及び図 8 は、製造プロセスの各工程における液晶装置の積層構造を、図 6 に対応する断面で、順を追って示す断面図である。尚、ここでは、本実施形態における液晶装置のうち、上述した蓄積容量及び画素電極間の電氣的な接続のためのコンタクトホールの製造工程に関して主に説明する。尚、第 1 層間絶縁膜 4 1 までの各層構造につい

50

ては説明を省略する。

【 0 0 5 8 】

先ず、図 7 (a) に示した工程において、第 1 層間絶縁膜 4 1 上に画素電位側容量電極としての中継層 7 1、誘電体膜 7 5、固定電位側容量電極としての容量線 3 0 0、第 2 層間絶縁膜 4 2 及び第 3 層間絶縁膜 4 3 を順番に積層する。

【 0 0 5 9 】

次に、図 7 (b) に示した工程において、例えばエッチング等により第 3 層間絶縁膜 4 3、第 2 層間絶縁膜 4 2、容量線 3 0 0 及び誘電体膜 7 5 を貫通する開口する開口部 8 5 0 を形成する。この際、中継層 7 1 が露出するようにする。

【 0 0 6 0 】

次に、図 7 (c) に示した工程において、TFT アレイ基板 1 0 上で平面的に見て、開口部 8 5 0 を含む領域に、絶縁膜 2 0 0 を積層する。この際、絶縁膜 2 0 0 は、開口部 8 5 0 の内側壁にも形成されることとなり、後述するように、この部分がサイドウォール 2 5 0 を形成することとなる。

【 0 0 6 1 】

次に、図 8 (a) に示した工程において、TFT アレイ基板 1 0 上で平面的に見て、開口部 8 5 0 を含む領域における絶縁膜 2 0 0 に対して、異方性エッチングを施す。その際、エッチングの深さ方向にあたる開口部 8 5 0 の底面の方が開口部 8 5 0 の内側壁面に比べてエッチング速度が速いので、絶縁膜 2 0 0 を開口部 8 5 0 の内側壁面には確実に残しつつ、開口部 8 5 0 の底面に中継層 7 1 の表面 7 1 a を露出させることができる。即ち、開口部 8 5 0 の内側壁上の絶縁膜 2 0 0 を残してサイドウォール 2 5 0 を確実に形成しつつ、中継層 7 1 を露出させることができる。この結果、サイドウォール 2 5 0 に囲まれたセルフアライン型のコンタクトホール 8 5 が開孔することができる。

【 0 0 6 2 】

次に、図 8 (b) に示した工程において、コンタクトホール 8 5 を含む領域及び画素電極を形成すべき領域にITO等の導電膜 9 0 を積層する。これにより、画素電極 9 a が形成されると共に、画素電極 9 a (言い換えれば、導電膜 9 0) は、セルフアライン型のコンタクトホール 8 5 を介して、中継層 7 1 と電氣的に接続される。

【 0 0 6 3 】

以上説明した液晶装置の製造方法によれば、上述した本実施形態の液晶装置を製造することができる。ここで特に、コンタクトホール 8 5 は、セルフアライン型のコンタクトホールであるので、例えば 2 種類のマスクを用いてコンタクトホールを形成する場合や絶縁膜を介して蓄積容量 7 0 に隣接したコンタクトホールを形成する場合と比較して、コンタクトホールを形成することによる蓄積容量 7 0 の面積の減少を小さくすることができる。言い換えれば、同じ大きさの TFT アレイ基板 1 0 上の面積に、より大きな蓄積容量 7 0 を形成することができる。或いは、TFT アレイ基板 1 0 のサイズを縮小することができる。

< 第 2 実施形態 >

第 2 実施形態に係る電気光学装置について、図 9 及び図 1 0 を参照して説明する。ここに図 9 は、第 2 実施形態における図 5 と同趣旨の断面図であり、図 1 0 は、図 9 の破線円 C 2 内を拡大して示す部分拡大図である。

【 0 0 6 4 】

尚、図 9 及び図 1 0 において、図 1 から図 8 に示した第 1 実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。また、図 9 及び図 1 0 においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

【 0 0 6 5 】

図 9 に示すように、中継層 7 1 を容量線 3 0 0 よりも上層側に配置すると共に、セルフアライン型のコンタクトホール 8 9 を介して TFT 3 0 のドレイン領域 1 e と電氣的に接続するようにしてもよい。尚、中継層 7 1 及び画素電極 9 a 間は、第 2 層間絶縁膜 4 2 及

10

20

30

40

50

び第3層間絶縁膜43を貫通して開孔されたコンタクトホール87を介して電氣的に接続されている。

【0066】

図10に拡大して示すように、蓄積容量70は、第1層間絶縁膜41上に固定電位側容量電極として機能する容量線300、誘電体膜75、及び画素電位側容量電極として機能する中継層71がこの順に積層されて構成されている。蓄積容量70は、誘電体膜75、容量線300、第1層間絶縁膜41及び絶縁膜2を貫通して開孔されたコンタクトホール89を介して、下層側に配置されたTFT30のドレイン領域1eと電氣的に接続されている。

【0067】

このように本実施形態では、中継層71から本発明に係る「一对の電極の一方」の一例が構成されており、容量線300から本発明に係る「一对の電極の他方」の一例が構成されている。

【0068】

本実施形態では特に、絶縁膜からなるサイドウォール290を備え、コンタクトホール89は、サイドウォール290によって囲まれている。

【0069】

サイドウォール290は、誘電体膜75、容量線300、第1層間絶縁膜41及び絶縁膜2を貫通して開口された開口部890の内側壁上に設けられている。更に、このサイドウォール290に囲まれたコンタクトホール89を介して、画素電位側容量電極としての中継層71は、固定電位側容量電極としての容量線300に対して反対側(即ち、容量線300より下層側)に位置するTFT30のドレイン領域1eと電氣的に接続されている。

【0070】

コンタクトホール89は、サイドウォール290の形成と同時に形成されたセルフアライン型或いは自己整合型のコンタクトホールであり、固定電位側容量電極としての容量線300と画素電位側容量電極としての中継層71との間が電氣的に短絡(即ち、ショート)しないように周囲をサイドウォール290によって囲まれている。このため、中継層71のうちコンタクトホール89内に形成された部分と固定電位側容量電極としての容量線300とのTFTアレ基板10に沿った距離L1は、サイドウォール290によって規定されている。よって、中継層71を、容量線300に対して反対側(即ち、容量線300の下層側)に位置するTFT30のドレイン領域1eと、容量線300とショートしないようにしつつ、コンタクトホール89を介して電氣的に接続することができる。更に、コンタクトホール89は、セルフアライン型のコンタクトホールであるため、コンタクトホールを形成するためのマスク及び蓄積容量を形成するためのマスク間の位置あわせを必要としない。

【0071】

従って、中継層71を容量線300に対して反対側(即ち、容量線300より下層側)に位置するTFT30のドレイン領域1eと電氣的に接続させる際に、複数のマスク間の位置ずれを考慮したマージンを設ける必要がないため、サイドウォール290を可能な限り薄くすることができる。その結果、例えば2種類のマスクを用いてコンタクトホールを形成する場合や絶縁膜を介して蓄積容量70に隣接したコンタクトホールを形成する場合と比較して、コンタクトホールを形成することによる蓄積容量70の面積の減少を小さくすることができる。言い換えれば、同じ大きさのTFTアレ基板10上の面積に、より大きな蓄積容量70を形成することができる。或いは、TFTアレ基板10のサイズを縮小することができる。

<電子機器>

次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。

【0072】

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図11は、プロジェクタの構成例を示す平面図である。この図11に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。

【0073】

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。

【0074】

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。

【0075】

なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

【0076】

次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図12は、このパーソナルコンピュータの構成を示す斜視図である。図12において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。

【0077】

さらに、液晶装置を、携帯電話に適用した例について説明する。図13は、この携帯電話の構成を示す斜視図である。図13において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。

【0078】

尚、図11から図13を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

【0079】

また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。

【0080】

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、電気光学装置の製造方法、該電気光学装置を備えてなる電子機器、及びコンデンサーもまた本発明の技術的範囲に含まれるものである。

10

20

30

40

50

【図面の簡単な説明】

【0081】

【図1】第1実施形態に係る液晶装置の全体構成を示す平面図である。

【図2】図1のH-H'の断面図である。

【図3】第1実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路図である。

【図4】第1実施形態に係る液晶装置における相隣接する複数の画素部の平面図である。

【図5】図4のA-A'断面図である。

【図6】図5の破線円C1内を拡大して示す部分拡大図である。

【図7】第1実施形態の液晶装置の製造工程を順に示す工程図(その1)である。

10

【図8】第1実施形態の液晶装置の製造工程を順に示す工程図(その2)である。

【図9】第2実施形態における図5と同趣旨の断面図である。

【図10】図9の破線円C2内を拡大して示す部分拡大図である。

【図11】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。

【図12】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。

【図13】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。

20



【符号の説明】

【0082】


3a...走査線、9a...画素電極、6a...データ線、10...TFTアレイ基板、10a...画像表示領域、41、42、43...層間絶縁間膜、71...中継層、75...誘電体膜、85...コンタクトホール、90...導電膜、101...データ線駆動回路、104...走査線駆動回路、300...容量線、850...サイドウォール

【図1】


【図3】




【図2】




【図4】




【図5】




【図6】




【図7】



【 図 1 2 】



【 図 1 3 】



フロントページの続き

- (56)参考文献 特開2004 - 109988 (JP, A)
特開平11 - 016909 (JP, A)
特開2002 - 108244 (JP, A)
特開2001 - 188253 (JP, A)
特開2005 - 327813 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G02F 1 / 1368
G09F 9 / 30