## (19) **日本国特許庁(JP)**

## (12) 特許公報(B2)

(11)特許番号

## 特許第5313651号

(P5313651)

(45) 発行日 平成25年10月9日(2013.10.9)

(24) 登録日 平成25年7月12日 (2013.7.12)

(51) Int.Cl.			FΙ		
HO1L	33/32	(2010.01)	HO1L	33/00	186
HO1L	21/205	(2006.01)	HO1L	21/205	
H01L	21/306	(2006.01)	HO1L	21/306	В

講求項の数	11	(全 15	百)
	TT	( <u> </u>	5/

(21) 出願番号 (22) 出願日	特願2008-321138 (P2008-321138) 平成20年12月17日 (2008.12.17)	(73)特許権者	6 000002303 スタンレー電気株式会社
(65)公開香号	符開2010-147164 (P2010-147164A)		東京都白黒区中白黒2↓日9番↓3号
(43)公開日	平成22年7月1日(2010.7.1)	((4)代埋入	100079119
審査請求日	平成23年12月8日 (2011.12.8)		弁理士 藤村 元彦
		(74)代理人	100147728
			弁理士 高野 信司
		(74)代理人	100109036
			弁理士 永岡 重幸
		(72)発明者	柴田康之
			東京都目黒区中目黒2丁目9番13号 ス
			タンレー電気株式会社内
		(72)発明者	梁善吉鎬
			東京都目黒区中目黒2丁目9番13号 ス
			タンレー電気株式会社内
			最終頁に続く

(54) 【発明の名称】半導体素子の製造方法

(57)【特許請求の範囲】

【請求項1】

複数の第1の空洞を含む第1空洞含有層を成長用基板上に形成する工程と、

複数の第2の空洞を含み、互いに隣接する前記第2の空洞間の隔壁部の各々が前記第1

の空洞の各々の上部に設けられ、かつ互いに隣接する前記第1の空洞間の隔壁部の各々の 上部に前記第2の空洞の各々が設けられた第2空洞含有層を前記第1空洞含有層上に形成

する工程と、

前記第2空洞含有層上に半導体層をエピタキシャル成長させる工程と、

前記半導体層上に支持基板を接着する工程と、

前記第1および第2の空洞の各々にエッチャントを流入させて、前記第1の空洞の各々 <sup>10</sup> と前記第2の空洞の各々とを結合させて前記成長用基板を前記半導体層から除去する工程 と、を含むことを特徴とする半導体素子の製造方法。

【請求項2】

前記第1空洞含有層を形成する工程は、

前記成長用基板上に選択成長用の第1マスクを形成する工程と、

前記成長用基板上に前記第1マスクを介してIII族窒化物を選択成長させて前記第1マ スクに沿って前記第1マスク上部に設けられた空洞を有する層を形成する第1選択成長工 程と、を含み、

前記第2空洞含有層を形成する工程は、

前記第1空洞含有層上に選択成長用の第2マスクを形成する工程と、

前記第1空洞含有層上に前記第2マスクを介してIII族窒化物を選択成長させて前記第 2マスクに沿って前記第2マスク上部に設けられた空洞を有する層を形成する第2選択成 長工程と、を含むことを特徴とする請求項1に記載の半導体素子の製造方法。

【請求項3】

前記第1選択成長工程は、<u>縦方向成長が助長される条件で</u>前記111族窒化物の成長を行う第1ステップおよび<u>横方向成長が助長される条件で前記111族窒化物の成長を行う</u>第2 ステップを交互に複数回実施する処理を含むことを特徴とする請求項2に記載の半導体素 子の製造方法。

【請求項4】

前記第1マスクは、前記III族窒化物の結晶方位の<10-10>に平行な軸及びこの 10 軸と同等な軸に平行な辺を有し、且つ、前記成長用基板の一端部から他端部まで連続した パターンを有していることを特徴とする請求項2又は3に記載の半導体素子の製造方法。 【請求項5】

前記第1マスクは、マスク部と非マスク部が交互に配されたストライプパターンを有していることを特徴とする請求項4に記載の半導体素子の製造方法。

【請求項6】

前記第2マスクは、マスク部と非マスク部が交互に配されたストライプパターンを有し、前記第2マスクの非マスク部が前記第1マスクのマスク部上に位置していることを特徴とする請求項4又は5に記載の半導体素子の製造方法。

【請求項7】

前記第1マスクは、マスク部の幅が1µm以上4µm以下であり、且つ、非マスク部の幅が1µm以上3µm以下であることを特徴とする請求項6に記載の半導体素子の製造方法。

【請求項8】

前記第2マスクは、マスク部の幅が1µm以上4µm以下であり、且つ、非マスク部の幅が1µm以上3µm以下であることを特徴とする請求項6に記載の半導体素子の製造方法。

【請求項9】

前記第1および第2空洞含有層のエッチングは、その積層方向に向けて進行する異方性 エッチングであることを特徴とする請求項1乃至8のいずれか1に記載の半導体素子の製 <sup>30</sup> 造方法。

【請求項10】

前記第1選択成長工程は、前記第1および第2ステップの実施前に前記半導体層の成長 温度よりも低い温度で前記成長用基板上に前記第1マスクを介してIII族窒化物を選択成 長させる工程を含むことを特徴とする請求項3に記載の半導体素子の製造方法。

【請求項11】

前記半導体層は発光層を含むことを特徴とする請求項1乃至10のいずれか1に記載の 半導体素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体素子の製造方法に関し、特に有機金属気相成長法を用いて形成される半 導体発光素子の製造方法に関する。

【背景技術】

[0002]

発光ダイオード等の半導体発光素子は、サファイア基板等の成長用基板上に n 層、活性 層及び p 層等で構成される半導体膜を形成し、成長用基板及び半導体表面に電極を形成し て製造される。成長用基板が絶縁体の場合には、反応性イオンエッチング等の技術を用い て半導体層の一部の領域をエッチングし、 n 層を露出させて、 n 層及び p 層の各々に電極 を形成する。 40

[0003]

半導体発光素子は、近年の技術の進歩により高効率、高出力化されている。しかし、高 出力化に伴って半導体発光素子から発せられる熱量も増加し、これによる半導体発光素子 の効率低下および半導体膜の劣化等、信頼性の低下が問題となっている。これを解決する ために比較的熱伝導性の低い成長用基板を除去し、これに替えて比較的熱伝導性の高い金 属で半導体膜を支持する構成がとられている。かかる構造とすることにより、半導体発光 素子の放熱性が改善される他、成長用基板を除去することにより発光効率、特に光取り出 し効率の向上も期待できる。すなわち、成長用基板を光が通過する際に起る光吸収や半導 体膜と成長用基板の屈折率差に起因してその界面で全反射される光の成分を減じることが 可能となる。成長用基板の剥離は、レーザリフトオフ(LLO)法が用いられるのが一般 的である。一方、特許文献1には成長用基板と半導体膜との間にエッチャントを侵入させ るための流通孔を有する分離層を形成し、エッチャントをこの流通孔に流通させて分離層 をエッチングすることにより成長用基板と半導体層とを分離する手法が記載されている。

また、半導体発光素子の光取り出し効率の向上のため半導体発光素子の光放射面に凹凸 加工を施す技術が知られている。光放射面に凹凸加工を施すことにより、半導体発光素子 と封止樹脂との界面において臨界角以上で入射して全反射される光を減ずることができる ので、光取り出し効率が向上する。この凹凸形状は、半導体発光素子の光放射面に適切な 処理を行うことで形成することができる。特許文献2には、n型窒化ガリウム層の表面に 半球状の凹凸パターンを形成し、この凹凸パターンの表面に更に複数の突起部を形成する ことにより光取り出し効率を改善した半導体発光素子が記載されている。

20

30

10

ことにより光取り出し効率を改善した手導体 【特許文献1】特開2001-36139号 【特許文献2】特開2007-36240号 【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 5 】

上記の如く、半導体発光素子表面に形成された光取り出し効率向上のための凹凸は、G aN膜表面をウェットエッチングすることにより容易に形成することができる。GaN膜 表面にウェットエッチング処理を施すことによりその表面には、GaNの結晶構造に由来 する所謂マイクロコーンと称される六角錐状突起が多数形成される。光取り出し効率をよ り向上させるためには、この六角錐状突起のサイズをある程度大きくする必要がある。 【0006】

ここで図1(a) および(b) は、それぞれ比較的大きいサイズの突起が形成された半 導体膜の表面と比較的小さいサイズの突起が形成された半導体膜の表面にチップマウンタ ーのコレットが接触したときの突起谷部に加わる力を示したものである。図1(a) に示 すように、半導体膜表面に1~4µm程度の比較的大きいサイズの突起を形成すると、半 導体素子を実装基板やステム上にマウントする際等に突起の谷部に加わる力が大きくなる 。つまり、この場合、外部からの押圧に対してクラックが生じやすくなる。一方、突起サ イズを小さくすると、図1(b) に示すように、押圧が分散され突起の谷部に加わる力が 減少するので、クラックの発生を抑制することが可能となる。しかしながら、突起サイズ を小さくすると、光取り出し効率向上の効果が低下してしまう。すなわち、半導体膜表面 に複数の突起を形成することにより光取り出し効率を向上させようとする場合において、 光取り出し効率と、半導体膜の機械的強度はトレードオフの関係にあり、これら双方の特 性を高いレベルで確保することは困難であった。

[0007]

一方、LLO法を用いて成長用基板を剥離する場合、レーザ光を吸収した窒化物半導体 が分解されてN2ガスを発生させ、このガス圧により半導体膜にクラックが生じる場合が ある。また、LLO法を実施するためには、高価な専用の装置を導入する必要があるため 、コストアップを招く。更に、LLO法では、多数のウエハを一括処理することが困難で あり、レーザ光をウエハ全面に亘って走査させていく処理となるため、比較的長い処理時

20

50

間を要する。ウエハの大口径化が進むと処理時間は更に長くなる。従って、成長用基板の 剥離をウェットエッチングを用いて容易に行うことができれば、品質、コスト、処理時間 等の観点から有利となる場合が多いと考えられる。

[0008]

本発明は、かかる点に鑑みてなされたものであり、成長用基板の剥離をウェットエッチ ング処理によって容易に行うことができ、更に、光取り出し効率向上と半導体膜の機械的 強度の確保を両立させた半導体素子の製造方法を提供することを目的とする。 【課題を解決するための手段】

【0009】

本発明の半導体素子の製造方法は、複数の第1の空洞を含む第1空洞含有層を成長用基 10 板上に形成する工程と、複数の第2の空洞を含み、互いに隣接する前記第2の空洞間の隔 壁部の各々が前記第1の空洞の各々の上部に設けられた第2空洞含有層を前記第1空洞含 有層上に形成する工程と、前記第2空洞含有層上に半導体層をエピタキシャル成長させる 工程と、前記半導体層上に支持基板を接着する工程と、前記第1および第2空洞の各々に エッチャントを流入させて、前記第1空洞の各々と前記第2空洞の各々とを結合させて前 記成長用基板を前記半導体層から除去する工程と、を含むことを特徴としている。

【0010】

前記第1空洞含有層を形成する工程は、前記成長用基板上に選択成長用の第1マスクを 形成する工程と、前記成長用基板上に前記第1マスクを介してIII族窒化物を選択成長さ せて前記第1マスクに沿って前記第1マスク上部に設けられた空洞を有する層を形成する 第1選択成長工程と、を含み、前記第2空洞含有層を形成する工程は、前記第1空洞含有 層上に選択成長用の第2マスクを形成する工程と、前記第1空洞含有層上に前記第2マス クを介してIII族窒化物を選択成長させて前記第2マスクに沿って前記第2マスク上部に 設けられた空洞を有する層を形成する第2選択成長工程と、を含む。

【0011】

前記第1選択成長工程は、互いに異なる成長レートで前記III族窒化物の成長を行う第 1ステップおよび第2ステップを交互に複数回実施する処理を含む。

【0012】

前記第1マスクは、マスク部と非マスク部が交互に配されたストライプパターンを有している。前記第2マスクは、マスク部と非マスク部が交互に配されたストライプパターン <sup>30</sup>を有し、前記第2マスクの非マスク部が前記第1マスクのマスク部上に位置するように設けられる。

[0013]

また、本発明の積層構造体の製造方法は、複数の空洞を含む第1空洞含有層を成長用基 板上に形成する工程と、複数の空洞を含み、互いに隣接する前記空洞間の隔壁部の各々が 前記第1空洞含有層内部の空洞の各々の上部に設けられた第2空洞含有層を前記第1空洞 含有層上に形成する工程と、を含むことを特徴としている。

[0014]

また、本発明の半導体ウエハは、成長用基板と、前記成長用基板の上に形成された複数 の第1の空洞を含むIII族窒化物半導体からなる第1空洞含有層と、前記第1空洞含有層 の上に形成され、複数の第2の空洞を含み、互いに隣接する前記第2の空洞間の隔壁部の 各々が前記第1の空洞の各々の上部に設けられたIII族窒化物半導体からなる第2空洞含 有層と、前記第2空洞含有層の上にエピタキシャル成長されたIII族窒化物半導体層と、 を含むことを特徴としている。

[0015]

また、本発明の積層構造体は、成長用基板と、前記成長用基板の上に形成された複数の 第1の空洞を含むIII族窒化物半導体からなる第1空洞含有層と、前記第1空洞含有層の 上に形成され、複数の第2の空洞を含み、互いに隣接する前記第2の空洞間の隔壁部の各 々が前記第1の空洞の各々の上部に設けられたIII族窒化物半導体からなる第2空洞含有 層と、を含むことを特徴としている。 【発明の実施の形態】

[0016]

以下、本発明の実施例について図面を参照しつつ説明する。図2は、本発明の実施例で ある半導体発光素子の製造工程フロー図である。図3~図5は、本発明の実施例である半 導体発光素子の各製造工程毎の断面図である。

(5)

[0017]

(第1マスク層形成工程 ステップS1)

はじめに、成長用基板を用意する。本実施例では、MOCVD法(有機金属気相成長法 )によりGaN系の半導体エピタキシャル層を形成することができるC面サファイア基板 10を成長用基板として用いた。

[0018]

次に、サファイア基板10上にGaN膜の選択成長を行うための第1マスク層を形成す る。第1マスク層は、サファイア基板10上にストライプ状に配列されたSiO,マスク 20によって構成される。第1マスク層の形成手順は以下のとおりである。まず、EB( 電子ビーム)法等によりサファイア基板10上に膜厚150nm程度のSiO 🤈 膜を堆積 する。続いて、このSiO,膜上にレジストマスクを形成した後、例えばCHFっを用い たドライエッチングによりSiO,膜を選択的に除去することによりストライプ状のパタ ーニングを施す。本実施例では、1μm幅でSiΟ ,膜を除去し、4μm幅のSiΟ ,を 残すことによりマスク部と非マスク部とが連続するストライプパターンを形成した。すな わち、サファイア基板10上には、4µm幅のSi0っマスク20が5µmピッチで形成 される。ストライプ状に配列されたSiO,マスク20の各々は、サファイア基板10上 の一端部からこれと対向する他端部にまで伸張するように形成される(図3(a))。 [0019]

尚、本実施例では、SiO,により第1マスク層を形成することとしたが、例えばTi O,、SiN、TiNを用いることもできる。また、SiO,膜の膜厚は例えば100~ 500nmの範囲で形成することができるが、成膜時間及びその後のGaN膜の成長容易 性を考慮して100~200nmであることが好ましい。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ 

また、SiO2の成膜方法は、EB法に限らず、例えばスパッタ法、プラズマCVD法 、熱CVD法を用いてもよい。また、SiOっ膜のエッチングはCHFュを用いたドライ エッチングに限らず、CF₄及びC₂F<sub>8</sub>等を用いたドライエッチングでも良く、また、 HF、BHF、NH<sub>4</sub>F+HF、KOH、NaOH(酸化物)、熱リン酸及、リン酸+硫 酸(窒化物)等を用いたウェットエッチングでも良い。

[0021]

また、SiO,マスク20の各々の幅は、加工精度や、後の工程においてこのSiO, マスク20上に空洞41を形成することを考慮して1~4µmとすることが好ましい。ま た、SiO,マスク20の非マスク部は1~3µmであることが望ましい。 [0022]

また、SiO,マスク20は、サファイア基板10上に適当な間隔をもって離散的に形 40 成されていればよく、ストライプ状に限らず、GaN結晶の結晶方位<10-10>と平 行な軸およびこれと同等な軸に平行な辺を有する多角形、または、このような多角形が格 子状に配列されたパターンであってもよい。なお、後述するが、マスク上方にはウェット エッチングのためのエッチャントが流入する空洞が形成される。このため、マスクパター ンは、サファイア基板10の一端部からこれと対向する他端部まで伸張した連続パターン となっており、ウエハ上に孤立した領域を有していないことが好ましい。これにより、ウ エハ端面から流入させたエッチャントをウエハ中央部にまで浸透させることが可能となり 、成長用基板を速やかに除去することが可能となる。

[0023]

また、第1マスク層は、はじめにサファイア基板10上にフォトレジストでパターンを 形成しておき、その後SiO2膜を堆積し、レジストマスク上に堆積された不要部分をリ 50

10

フトオフして形成してもよい。

[0024]

また、成長用基板はサファイア基板に限らず、SiまたはSiC基板等の半導体層の成長に適したものであればよい。

【0025】

(サーマルクリーニング工程 ステップS2)

次に、SiO<sub>2</sub>マスク20が形成されたサファイア基板10のサーマルクリーニングを 行う。具体的には、サファイア基板10をMOCVD装置にセットし、1000 に制御 された還元雰囲気(水素流量10LM、窒素流量7LM)にて7分間処理した。尚、雰囲 気温度を1000 以上、処理時間は3~20分としてもよい。

【0026】

(低温バッファ層形成工程 ステップS3)

次に、SiO<sub>2</sub>マスク20が形成されたサファイア基板10上にGaNからなる低温バッファ層30を形成する。雰囲気温度525 に制御されたMOCVD装置にサファイア 基板10をセットし、窒素(流量13.5LM)および水素(流量6LM)の混合雰囲気 下でトリメチルガリウム(TMG)(流量10µmol/min)およびアンモニア(N H<sub>3</sub>)(流量3.3LM)を供給して(この場合V/III比は14000程度となる)、 膜厚150nm程度の低温バッファ層30を形成した。その後、MOCVD装置内部を8 00 まで昇温し、30秒保持してアニールを行った。

【0027】

かかる条件でSiO<sub>2</sub>マスク20が形成されたサファイア基板10上にGaN膜の成長 を行うと、SiO<sub>2</sub>マスク20上にはGaN単結晶は成長せずに多結晶が成長し、非マス ク部においてサファイア基板10が露出した部分にGaNの核成長が起る(図3(b))

[0028]

尚、本工程において、雰囲気温度は425~625 の範囲に設定することができる。 また、TMG流量は9~45µmol/minの範囲に設定することができるが、バッフ ァ層30の成膜均一性および上層の半導体エピタキシャル層70の結晶性を高めるために 10~23µmolの範囲に設定するのが好ましい。またV/III比は3000~250 00の範囲に設定することができるが、半導体エピタキシャル層30の結晶性を高くする ために6000~14000の範囲に設定するのが好ましい。上記V/III比の範囲にお いてNH<sub>3</sub>流量は、3.3~5.5LMの範囲に設定することができる。また、バッファ 層30の膜厚は、30~1000nmの範囲に設定することができるが、空洞を形成しな がら薄膜で核同士を融合させるためには30~400nmが好ましい。

【0029】

(第1空洞含有層形成工程 ステップS4)

先の工程で形成したバッファ層30上に縦方向成長が助長される条件でGaN成長を行う処理(第1ステップと称する)と横方向成長が助長される条件でGaN膜の成長を行う処理(第2ステップと称する)とを交互に複数回繰り返すことにより、SiO<sub>2</sub>マスク20上に空洞41を有する第1空洞含有層40をサファイア基板10上に形成する。 【0030】

具体的には、MOCVD装置内部の温度を800 に制御し、窒素流量6LM、水素流量7.5LMの雰囲気下で、上記第1ステップにおいては、TMGを流量23µmo1 / minで供給するとともに、NH₃を流量2.2LMで供給し、低温バッファ層30上に膜厚20nm程度のGaN膜を形成する。この第1ステップでは、低温バッファ層30を成長させた部分において主にGaN膜の縦方向成長が起る。

【0031】

ー方、上記第2ステップにおいては、TMGを流量45μmol/minで供給すると ともに、NH<sub>3</sub>を流量4.4LMで供給し、膜厚80nm程度のGaN膜20を形成する 。この第2ステップでは、主に第1ステップを経て縦方向に成長したGaN膜の頂部を起

20

10

点としてGaN膜の横方向成長が起る。

【0032】

第1ステップと第2ステップとでは、TMGおよびNH<sub>3</sub>の流量が異なるため、GaN 膜の成長レートが異なり、GaN膜を構成するGa原子およびN原子の吸着と分解・脱離 のバランスが互いに異なることから成長方向に違いが生じるものと考えられる。尚、第1 ステップにおけるGaN膜の成長レートは23nm/minであり、第2ステップにおけ るGaN膜の成長レートは45nm/minである。

(7)

[0033]

上記第1ステップおよび第2ステップを交互に4セット繰り返すことにより、SiO<sub>2</sub> マスク20を挟んで隣接するGaN膜同士が融合し、SiO<sub>2</sub>マスク20の各々の上部に <sup>10</sup> 空洞41が形成される。

【0034】

空洞41の各々は、ストライプ状に配列されたSiO<sub>2</sub>マスク20に沿って形成される 。つまり、空洞41の各々はサファイア基板10の外縁に沿って設けられた開口部を有し 、ウエ八側面の一端から対向する他端に連通するように形成される。空洞41の各々は、 後の成長用基板剥離工程(ステップS9)においてウェットエッチングによりサファイア 基板10を剥離する際にエッチャントを第1空洞含有層20内部に導入するためのエッチ ャント導入孔として機能する。また、本工程においては横方向成長が複数回行われること により、サファイア基板10とGaN膜との界面に生じた結晶欠陥が屈曲し、これが上層 部にまで伝搬しなくなるため、半導体エピタキシャル層70の欠陥密度が低減される。 【0035】

尚、本工程において雰囲気温度は700~900 の範囲に設定することができる。また、第1ステップにおいては、TMG流量を10~30µmol/min、NH<sub>3</sub>流量を 1~3LMの範囲に設定することができる。また第2ステップにおいては、TMG流量を 30~70µmol/min、NH<sub>3</sub>流量を3~7LMの範囲に設定することができる。 また、空洞41のサイズや形状に応じて第1ステップにおいて形成するGaN膜の膜厚を 10~60nm、第2ステップにおいて形成するGaN膜の膜厚を30~140nmの範 囲で変更することが可能である。

【0036】

次に、空洞41が形成されたGaN膜上に更にGaN膜をエピタキシャル成長させ、表 面を平坦化することにより第1空洞含有層40を完成させる。具体的には、MOCVD装 置内部の温度を1000 に制御し、窒素(流量6LM)および水素(流量7.5LM) の混合雰囲気下でTMG(流量45µmol/min)およびNH<sub>3</sub>(流量4.4LM) を供給して(この場合V/III比は5000程度となる)、膜厚1.5µm程度の平坦化 層を形成し、第1空洞含有層を完成させた(図3(c))。

【0037】

尚、本工程においては、TMG流量を10~70μmol/minの範囲に設定することができる。またV/III比は2000~22500の範囲に設定することができるが、 平坦性および結晶性の点から3000~8000の範囲に設定するのが好ましい。上記V/III比の範囲においてNH<sub>3</sub>流量は、3.3~5.5LMの範囲に設定することができる。また、平坦化層の膜厚は、1~10μmの範囲に設定することができるが、膜厚が厚くなると後の成長用基板除去工程(ステップS9)での処理時間が増大することになる。 【0038】

(第2マスク層形成工程 ステップS5)

次に、第1空洞含有層40上にSiO<sub>2</sub>マスク50がストライプ状に配列された第2マ スク層を形成する。第2マスク層を構成するSiO<sub>2</sub>マスク50の各々は、例えば第1マ スク層におけるSiO<sub>2</sub>マスク20の各々と同一幅、同一ピッチおよび同一の方向に伸張 するように形成される。またSiO<sub>2</sub>マスク50の各々の間に位置する非マスク部51の 各々が下方の第1マスク層におけるSiO<sub>2</sub>マスク20の各々と完全に重なるように、ま た、SiO<sub>2</sub>マスク20の各々の間に位置する非マスク部21の各々が上方の第2マスク 20

層における S i O <sub>2</sub> マスク 5 0 の各々と完全に重なるように S i O <sub>2</sub> マスク 5 0 を配置す る(図 3 ( d ))。

【 0 0 3 9 】

第2マスク層の形成方法は、第1マスク層と同様である。すなわち、第1空洞含有層4 0の形成後、ウエハをMOCVD装置から取り出し、EB(電子ビーム)法等により第1 空洞含有層40上に膜厚150nm程度のSiO2膜を堆積する。続いて、このSiO2 膜上にレジストマスクを形成した後、例えばCHF3を用いたドライエッチングによりS iO2膜を選択的に除去することにより、マスク部と非マスク部とが連続するストライプ 状のパターニングを施す。本実施例では、第1マスク層におけるSiO2マスク20と同 様1µm幅でSiO2膜を除去し、4µm幅のSiO2を残し、上記した如き第1マスク 層との相対位置関係を有するように第2マスク層のストライプパターンを形成した。Si O2マスク50の各々は、ウエハの一端部からこれと対向する他端部にまで伸張するよう に設けられる。

【0040】

尚、本実施例では、SiO<sub>2</sub>により第2マスク層を形成することとしたが、例えばSi 、酸化Ti、SiN、TiNを用いることもできる。また、SiO<sub>2</sub>膜の膜厚は例えば1 00~500nmの範囲で形成することができるが、成膜時間及びその後のGaN膜の成 長容易性を考慮して100~200nmであることが好ましい。

**[**0041**]** 

また、SiO<sub>2</sub>の成膜方法は、EB法に限らず、例えばスパッタ法、プラズマCVD法 20 、熱CVD法を用いてもよい。また、SiO<sub>2</sub>膜のエッチングはCHF<sub>3</sub>を用いたドライ エッチングに限らず、CF<sub>4</sub>及びC<sub>2</sub>F<sub>8</sub>等を用いたドライエッチングでも良く、また、 HF、BHF、NH<sub>4</sub>F+HF、KOH、NaOH(酸化物)、熱リン酸及、リン酸+硫 酸(窒化物)等を用いたウェットエッチングでも良い。

【0042】

また、SiO<sub>2</sub>マスク50の各々の幅は、加工精度や、後の工程においてこのSiO<sub>2</sub>マスク50上に空洞61を形成することを考慮して1~4μmとすることが好ましい。また、SiO<sub>2</sub>マスク20の非マスク部(すなわち、SiO<sub>2</sub>マスク50の形成ピッチ)は 1~3μmであることが望ましい。

【0043】

また、SiO<sub>2</sub>マスク50は、上記した如き第1マスク層との相対位置関係が確保され ていればストライプ状に限らず、GaN結晶の結晶方位<10-10>と平行な軸および これと同等な軸に平行な辺を有する多角形、または、このような多角形が格子状に配列さ れたパターンであってもよい。なお、後述するが、マスク上方にはウェットエッチングの ためのエッチャントが流入する空洞が形成される。このため、マスクパターンは、サファ イア基板10の一端部からこれと対向する他端部まで伸張した連続パターンとなっており 、ウエハ上に孤立した領域を有していないことが好ましい。これにより、ウエハ端面から 流入させたエッチャントをウエハ中央部にまで浸透させることが可能となり、成長用基板 を速やかに除去することが可能となる。また、第2マスク層は、はじめに第1空洞含有層 40上にフォトレジストでパターンを形成しておき、その後SiO<sub>2</sub>膜を堆積し、レジス トマスク上に堆積された不要部分をリフトオフして形成してもよい。

[0044]

(第2空洞含有層形成工程 ステップS6)

次に、第2マスク層が形成された第1空洞含有層40上にGaN膜をエピタキシャル成 長させることにより、SiO<sub>2</sub>マスク50上に空洞61を有する第2空洞含有層60を形 成する。具体的には、雰囲気温度700 に制御されたMOCVD装置に上記各工程を経 たウエハをセットし、窒素流量13.5LMの雰囲気下で、TMGを流量45µmol/ min、NH<sub>3</sub>を流量5.5LMで供給するとともに、ドーパントガスとしてSiH<sub>4</sub>を 供給し、Siが5×10<sup>18</sup>atom/cm<sup>3</sup>ドープされた膜厚500nm程度のGaN 膜を第1空洞含有層40上に成長させる。 10

[0045]

かかる条件でSiO<sub>2</sub>マスク50が形成された第1空洞含有層40上にGaN膜の成長 を行うと、SiO<sub>2</sub>マスク50上にはGaN膜は成長せず、SiO<sub>2</sub>マスク50が形成さ れていない部分にのみGaN膜の成長が起る。そして、この条件で成長を継続させること により、SiO<sub>2</sub>マスク50を挟んで隣接するGaN膜同士が融合し、SiO<sub>2</sub>マスク5 0の各々の上部に空洞61が形成される。その後、TMGおよびNH<sub>3</sub>を供給したまま雰 囲気温度を1000 まで昇温し、膜厚1µm程度のGaN膜をエピタキシャル成長させ て第2空洞含有層60を完成させる(図3(e))。

(9)

[0046]

空洞61の各々は、ストライプ状に配列されたSiO<sub>2</sub>マスク50に沿って形成される <sup>10</sup> 。つまり、空洞41の各々はサファイア基板10の外縁に沿って設けられた開口部を有し 、ウエハ側面の一端から対向する他端に連通している。空洞50の各々は、後の成長用基 板除去工程(ステップS9)においてウェットエッチングによりサファイア基板10を剥 離する際にエッチャントを第2空洞含有層20内部に導入するためのエッチャント導入孔 として機能する。また、SiO<sub>2</sub>マスク50の各々は、第1マスク層におけるSiO<sub>2</sub>マ スク20との間に上記した如き相対位置関係を有しているため、第2空洞含有層60内部 の空洞61と第1空洞含有層40内部の空洞41との相対位置関係もこれに準じたものと なる。すなわち、互いに隣接する空洞61間の隔壁部の各々が空洞40の各々の上部に位 置している。

【0047】

尚、本工程においては、TMG流量を10~70μmol/minの範囲に設定することができる。またV/III比は2000~22500の範囲に設定することができるが、平 坦性および結晶性の点から3000~8000の範囲に設定するのが好ましい。上記V/ III比の範囲においてNH<sub>3</sub>流量を3.3~5.5LMの範囲に設定することができる。 また、第2空洞含有層60の合計の膜厚は0.5~3μmの範囲に設定することができる。 。また、第1空洞含有層40と同様のステップの繰り返しでも良い。

【0048】

(半導体エピタキシャル層形成工程 ステップS7)

次に、 M O C V D 法により第 2 空洞含有層 6 0 の上に G a N 系半導体からなる n 層 7 1 、発光層 7 2 および p 層 7 3 を含む半導体エピタキシャル層 7 0 を形成する(図 4 ( f ) )。

【0049】

具体的には、雰囲気温度を1000 とし、TMG(流量45µmol/min)、N H<sub>3</sub>(流量4.4LM)およびドーパントガスとしてSiH<sub>4</sub>を供給し、Siが5×10 <sup>18</sup> a tom/cm<sup>3</sup>ドープされた膜厚1~10µm程度のn層71を形成する。尚、T MGの流量は、10~70µmol/minの範囲で変更することが可能である。また、 NH<sub>3</sub>は3.3~5.5LMの範囲で変更することが可能である。また、V/III比は、 2000~22500、より好ましくは3000~8000の範囲に設定することが可能 である。

【0050】

次に、雰囲気温度を760 とし、TMG(流量3.6µmol/min)、トリメチ ルインジウム(TMI)(流量3.6µmol/min)およびNH<sub>3</sub>(流量4.4LM )を供給し、GaN/In<sub>ッ</sub>Ga<sub>1-ッ</sub>N(各2nm)のペアを30ペア形成することに より、歪み緩和層(図示ぜず)を形成する。尚、TMGおよびTMIの流量は1~10µ mol/minの範囲で変更することが可能である。この場合、In組成がy=0.2程 度となるようにTMIとTMG流量を同時に変更することが必要となる。またNH<sub>3</sub>の流 量は3.3~5.5LMの範囲で変更することが可能である。また、GaNに代えてIn <sub>×</sub>Ga<sub>1-×</sub>Nを形成することとしてもよい。この場合、×<yを満たすように、流量調 整が必要となる。また、歪緩和層の膜厚は、GaN/In<sub>y</sub>Ga<sub>1-y</sub>Nの各層の膜厚や ペア数を変更することにより50~300nmの範囲で変更することが可能である。また 20

30

、 歪 緩 和 層 に は 、 S i を 最 大 5 × 1 0 <sup>1 7</sup> a t o m / c m <sup>3</sup> ド ー プ し て も よ い 。 【 0 0 5 1】

次に、雰囲気温度を730 とし、TMG(流量3.6µmol/min)、TMI( 流量10µmol/min)およびNH<sub>3</sub>(流量4.4LM)を供給し、GaN障壁層/ In<sub>y</sub>GaN井戸層(各14nm/2nm)からなるペアを5ペア形成することにより、 多重量子井戸構造の発光層72を形成する。尚、TMGおよびTMIの流量は1~10µ mol/minの範囲で変更することが可能である。この場合、Inの組成比を示すyの 値が0.35程度となるようにTMIとTMG流量を同時に変更することが必要となる。 またNH<sub>3</sub>の流量は3.3~5.5LMの範囲で変更することが可能である。また、発光 層72には、Siを最大5×10<sup>17</sup>atom/cm<sup>3</sup>ドープしてもよい。 【0052】

(10)

次に、雰囲気温度を870 とし、TMG(流量8.1µmol/min)、トリメチ ルアルミニウム(TMA)(流量7.6µmol/min)、NH<sub>3</sub>(流量4.4LM) およびドーパントガスとしてCP2Mg(bis-cyclopentadienyl Mg)を供給することに よりMgが1×10<sup>20</sup>atom/cm<sup>3</sup>ドープされた膜厚40nm程度のp-Al<sub>2</sub>G a<sub>1.z</sub>N層(図示せず)を形成する。尚、TMGの流量は4~20µmol/minの 範囲で変更することが可能である。この場合、Alの組成がZ=0.2程度となるように TMGとTMAの流量を同時に変更することが必要となる。またNH<sub>3</sub>の流量は3.3~ 5.5LMの範囲で変更することが可能である。また、p-AlzGa<sub>1-z</sub>N層の膜厚 は20~60nmの範囲で変更することが可能である。

[0053]

次に、雰囲気温度を 8 7 0 とし、 T M G (流量 1 8 µ m o 1 / m i n )、 N H <sub>3</sub> (流 量 4 . 4 L M ) およびドーパントガスとして C P 2 M g (bis-cyclopentadienyl Mg) を 供給することにより M g が 1 × 1 0 <sup>2 0</sup> a t o m / c m <sup>3</sup> ドープされた膜厚 2 0 0 n m程 度の p 層 7 3 を形成する。尚、 T M G の流量は 8 ~ 3 6 µ m o 1 / m i n の範囲で変更す ることが可能である。また N H <sub>3</sub> の流量は 3 . 3 ~ 5 . 5 L M の範囲で変更することが可 能である。また、 p 層 3 3 の膜厚は 1 0 0 ~ 3 0 0 n m の範囲で変更することが可能であ る。続いて、約 9 0 0 の窒素雰囲気下で約 1 分間の熱処理を行うことにより、 p 層 7 3 を活性化させる。

【0054】

(支持基板接着工程 ステップS8)

次に、EB法等により、p層73上にPt(10)およびAg(3000)をこの 順番で堆積し、電極層81を形成する。Pt層によりp層73との間でオーミック接触が 確保され、Ag層により高反射率が確保される。続いて、Ti(1000)、Pt(2 000)およびAu(2000)をこの順番で堆積し、接着層82を形成する。接着 層82は後述する支持基板90との接着部を構成する(図4(g))。 【0055】

次に、サファイア基板10に代えて半導体エピタキシャル層70を支持するための支持 基板90を用意する。支持基板90としては、例えばSi単結晶基板を用いることができ る。支持基板90上には、Pt、Ti、Ni、Au、AuSnがこの順番で積層された接 着層91がEB法等により形成される。続いて、この接着層91と半導体エピタキシャル 層70上に形成された接着層82とを密着させ真空又はN₂雰囲気中で熱圧着することに より、半導体エピタキシャル層70のp層73側に支持基板90を貼り付ける(図4(h ))。尚、支持基板90は、半導体エピタキシャル層70上にCu等の金属膜をめっき成 長させることにより形成されるものであってもよい。

【0056】

(成長用基板除去および凹凸形成工程 ステップS9)

次に、上記各工程を経たウエハを液温50 の5M-KOHに浸漬し、第1および第2 の空洞含有層40および60をエッチングすることによりサファイア基板10を剥離する 。このウェットエッチング処理において第1および第2の空洞含有層40および60内部 10

20



40

に形成された空洞41および61内にエッチャントが流入する。KOHを用いたウェット エッチングにおいては、GaNのC - 面に対して垂直方向のエッチングレートの方が、横 方向のエッチングレートよりも高い。このため、空洞41および61の内部においては、 GaN膜の積層方向上方に向けてエッチングが進行する異方性エッチングとなる。つまり 、このウェットエッチング処理により、空洞41および空洞61はそれぞれ上方に向けて 拡大していく(図5(i))。エッチングが進行し、下層の空洞41が上層の空洞61と 結合した段階でサファイア基板10が半導体エピタキシャル層70および支持基板90を 含む半導体発光素子から剥離される。空洞61形成部においてはGaN膜のエッチングが 進行するため、サファイア基板10の剥離後は、n層71が表出することとなるが、互い に隣接する空洞61間の領域に対応する部分については、エッチングがn層71に達する 前にサファイア基板10の剥離に至るため、この部分は凸部100として残る。すなわち 、このウェットエッチング処理により、サファイア基板10剥離後の半導体発光素子側の 剥離面には、SiO,マスクパターンに対応した比較的長い周期の矩形状凹凸パターンが 形成される(本実施例では、SiO,マスクパターン一致して幅1μmの凸部100が4 µm周期で形成されることとなる)。また、このウェットエッチング処理においては、エ ッチング面にGaNの結晶構造に由来する幅0.2µm程度の多数の六角錐状突起(マイ クロコーン)が上記長周期の凹凸面に沿って形成される。つまり、本工程では、第1およ び第2空洞含有層40および60に形成された空洞41および61にエッチャントを流入 させてエッチング処理を行うことにより、サファイア基板10を半導体発光素子から剥離 するとともに、半導体発光素子の表面に比較的長い周期の凹凸と比較的短い周期の凹凸を 同時に形成するのである(図5(j))。

(11)

【0057】

尚、エッチャントとしてはIII族窒化物半導体をエッチングできるものであればよく、 KOHに限らず、例えば熱りん酸、熱りん酸と硫酸の混合液等を用いてもよい。また、H F等を用いてSiO<sub>2</sub>マスクを除去した後、GaN膜のエッチングを行うこととしてもよ い。この場合、空洞41および61にエッチャントが侵入しやすくなるためエッチングが 容易となる。

【0058】

(電極形成工程 ステップS10)

次に、上記した如き凹凸が形成された n 層 7 1 表面に E B 法等により T i および A 1 を 順次堆積し、更にボンディング性向上のため、最表面に T i / A u を堆積することにより n 電極 1 1 0 を形成する(図 5 ( k ) )。尚、電極材料としては T i / A 1 以外に、A 1 / R h、A 1 / I r、A 1 / P t、A 1 / P d 等を用いることとしてもよい。 【0059】

(チップ分離工程 ステップS11)

次に、n電極110が形成された支持基板付き半導体エピタキシャル層70を個別のチップに分離する。この工程は、まず、半導体エピタキシャル層50表面に各チップ間に溝を設けるようにしたパターンをレジストによりパターニングする。次に、反応性イオンエッチング(Reactive Ion Etching)を用いて半導体エピタキシャル層70表面から電極層81に達する深さまで溝を形成する。その後、支持基板90等をダイシングし、各チップに分離する。また、レーザスクライブ等の技術を用いてもよい。以上の各工程を経ることにより半導体発光素子が完成する。

【 0 0 6 0 】

このように、本発明の半導体発光素子の製造方法によれば、LLO法によらずウェット エッチングのみでサファイア基板の剥離を行うことが可能となり、高価なLLO装置の導 入が不要となり、LLO法を用いた成長用基板の剥離に起因して生じる半導体膜のクラッ ク等の問題を回避することができる。更に、本発明の半導体発光素子の製造方法によれば 、成長用基板の剥離工程において複数ウエハの一括処理が容易となり、生産性の向上を図 ることが可能となる。また、上記したように、光取り出し面となる n 層 7 1 表面には、比 較的長い周期の凹凸と比較的短い周期の凹凸が形成されるので、光取り出し効率とG a N 10

40

50

膜の機械的強度を高いレベルで確保することが可能となる。すなわち、 n 層表面に形成さ れるマイクロコーンのサイズを小さくしたことにより機械的強度が確保され、これによっ て低下した光取り出し効率は、長周期の凹凸によって補完されることとなる。尚、マイク ロコーンのサイズが小さい場合でも、界面屈折率差から生じるフレネル反射は抑制され、 光取り出し効率の向上に一定の効果を有する。本発明の半導体発光素子の製造方法によれ ば、このような光取り出し面の凹凸パターンの形成と、成長用基板の剥離を同時に行うこ とが可能である。

【図面の簡単な説明】

【0061】

【図1】図1(a)および(b)は、それぞれ比較的大きいサイズの突起が形成された半 <sup>10</sup> 導体膜の表面と比較的小さいサイズの突起が形成された半導体膜の表面にコレットが接触 したときの突起谷部に加わる力を示した図である。

【図2】本発明の実施例である半導体発光素子の製造工程フロー図である。

【図3】図3(a)~(e)は、本発明の実施例である半導体発光素子の製造工程毎の断 面図である。

【図4】図4(f)~(h)は、本発明の実施例である半導体発光素子の製造工程毎の断 面図である。

【図5】図5(i)~(k)は、本発明の実施例である半導体発光素子の製造工程毎の断 面図である。

【符号の説明】

- [0062]
  - 10 サファイア基板
  - 20 SiO, マスク
  - 2.1 マスク部
  - 2.2 非マスク部
  - 40 第1空洞含有層
  - 4 1 空洞
  - 50 SiO<sub>2</sub>  $\forall$  ZZ
  - 5 1 非マスク部
  - 60 第2空洞含有層
  - 70 半導体エピタキシャル層
  - 90 支持基板



【図2】



















【図5】







フロントページの続き

- (72)発明者 千野根 崇子東京都目黒区中目黒2丁目9番13号 スタンレー電気株式会社内
- (72)発明者 東野 二郎東京都目黒区中目黒2丁目9番13号 スタンレー電気株式会社内

## 審査官 金高 敏康

(56)参考文献 特開2000-294827(JP,A) 特開2002-009004(JP,A) 特開2001-036139(JP,A) 特開2003-031501(JP,A) 特開2004-055864(JP,A)

(58)調査した分野(Int.Cl., DB名)

- H01L 33/00 33/64
- H 0 1 L 2 1 / 2 0 5
- H01L 21/306