(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第4124190号

(P4124190)

(45) 発行日 平成20年7月23日 (2008.7.23)

(24) 登録日 平成20年5月16日 (2008.5.16)

А

- (51) Int. CL.
 - FΙ HO1L 27/146 (2006.01) HO1L 27/14

請求項の数 9 (全 12 頁)

(21) 出願番号 (22) 出願日	特願2004-273721 (P2004-273721) 平成16年9月21日 (2004.9.21)	(73)特許権者	* 000002185 ソニー株式会社
(62)分割の表示	符 <i>跟2001-210270 (P2001-210270)</i> の合割	你心恐锢人	果京都港区港南ⅠJ日7番Ⅰ号 1000022002
原出願日	の方割 平成13年7月11日 (2001.7.11)	(74)1、垤八	100080298 弁理士 船橋 國則
(65) 公開番号	特開2005-20024 (P2005-20024A)	(72)発明者	鈴木 亮司
(43) 公開日	平成17年1月20日 (2005.1.20)		東京都品川区北品川6丁目7番35号 ソ
審査請求日	平成16年9月21日 (2004.9.21)		二一株式会社内
		(72)発明者	馬渕 圭司
			東京都品川区北品川6丁目7番35号 ソ
			二一株式会社内
		(72)発明者	森 智則
			神奈川県横浜市保土ヶ谷区神戸町134番
			地 ソニー・エルエスアイ・デザイン株式
			会社内
			最終頁に続く

(54) 【発明の名称】 X-Yアドレス型固体撮像素子

(57)【特許請求の範囲】

【請求項1】

光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子を含む 単位画素が行列状に配置されてなるX-Yアドレス型固体撮像素子であって、

前記光電変換素子が形成される素子層に対してその一方の面側に形成された前記光電変 換素子から前記信号電荷を転送するためのゲート電極と、前記ゲート電極よりも前記一方 の面側に形成された複数層の配線とを含む配線層と、

貫通口を有し、前記配線層の前記素子層とは反対側に設けられた基板支持材とを有し、 前記該貫通口はその中に埋められた導電材によって外部と接続されるパッド間をつない でおり、

- 前記パッドは受光面と反対側に形成されており、
- 入射光を前記素子層の他方の面側から前記光電変換素子に取り込む
- ことを特徴とする X-Y アドレス型固体撮像素子。
- 【請求項2】
 - 前記素子層の他方の面側の表面部に形成されたP層とを有する
- ことを特徴とする請求項1記載のX-Yアドレス型固体撮像素子。
- 【請求項3】
 - 前記光電変換素子は画素領域に設けられ、
 - 前記 P層は前記画素領域の周辺回路領域において無形成領域を有する
 - ことを特徴とする請求項2記載のX-Yアドレス型固体撮像素子。

【請求項4】

前記素子層の前記一方の面側の表面から前記 P層に亘って形成された P型ウェルを有する

(2)

ことを特徴とする請求項2記載のX-Yアドレス型固体撮像素子。

【請求項5】

前記 P型ウェルは前記素子層の他方の面側において、前記一方の面側よりも広く開口している

ことを特徴とする請求項4記載のX-Yアドレス型固体撮像素子。

【請求項6】

前記光電変換素子は画素領域に設けられ、

10

前記画素領域の周辺回路領域において前記素子<u>層</u>の前記一方の面側の表面部に第2のP 型ウェルが形成されており、

前記第2のP型ウェルは前記素子層の前記他方の面側の表面部に到達していない

ことを特徴とする請求項<u>4</u>記載のX-Yアドレス型固体撮像素子。

【請求項7】

前記素子層の厚さが5~15µmである

ことを特徴とする請求項1記載のX-Yアドレス型固体撮像素子。

【請求項8】

前記光電変換素子は、<u>光電変換した信号電荷を蓄積する領域と、前記領域の上に形成さ</u>

<u>れた当該領域と逆導電型の層とを有し、当該層が</u>前記素子層の一方の面まで到達する深さ ²⁰ で形成されている

ことを特徴とする請求項1記載のX-Yアドレス型固体撮像素子。

【請求項9】

前記光電変換素子は、受光面側の表面積が前記配線層側の表面積よりも広く形成されている

ことを特徴とする請求項1記載のX-Yアドレス型固体撮像素子。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動 30 素子を含む単位画素が行列状に配置されてなるX Yアドレス型固体撮像素<u>子に</u>関する。 【背景技術】

[0002]

固体撮像素子は、CCDイメージセンサに代表される電荷転送型固体撮像素子と、C MOSイメージセンサに代表されるX Yアドレス型固体撮像素子とに大別される。ここ で、これら2タイプのうちX Yアドレス型固体撮像素子について、CMOSイメージセ ンサを例に採ってその断面構造の一例を示す図9を用いて説明する。

【 0 0 0 3 】

図9から明らかなように、CMOSイメージセンサは、入射した光を光電変換する画素 部100と、画素を駆動して信号を読み出し、これに対して信号処理を施して出力する周 40 辺回路部200とが同一チップ(基板)に集積された構成となっている。また、画素部1 00を構成するトランジスタと周辺回路部200を構成するトランジスタとはその配線の 一部を共通にしている。

【0004】

画素部100は、数百µm程度の厚さを持つN型シリコン基板101の表面側に形成されたフォトダイオード102を有するとともに、その上方に配線層103およびパッシベーション膜104を介して色フィルタ105およびマイクロレンズ106が配された構成となっている。色フィルタ105は色の信号を得るために設けられている。

【 O O O 5 】

この画素部100において、フォトダイオード102と色フィルタ105との間には、 50

トランジスタや配線が存在するので、画素部100への入射光に対するフォトダイオード 102への入射光の比、即ち開口率を上げるために、入射光をマイクロレンズ106によ って配線の間を通してフォトダイオード102へ集光するようにしている(例えば、特許 文献1参照)。

【0006】

【特許文献1】特開平11-111960号公報

【発明の開示】

【発明が解決しようとする課題】

[0007]

しかしながら、上述したように、配線層103を通してフォトダイオード102に入射 ¹⁰ 光を取り込む画素構造を採る従来技術では、マイクロレンズ106によって集光される光 の一部が、配線によって跳ねられてしまうため、これが原因で次のような様々な問題が生 じる。

【 0 0 0 8 】

(1) 配線によって跳ねられた分だけ光量が減るため感度が落ちる。

(2) 配線によって跳ねられた光の一部が隣接する画素のフォトダイオードに入り、混色が 起きる。

(3)フォトダイオード102の上に配線を置けない、太い配線を通せないなどの配線の制約によって特性が低下するとともに、画素の微細化が困難である。

(4)周辺部の画素では光が斜め入射になって跳ねられる割合が多くなるので、周辺の画素 20 ほど暗いシェーディングが起こる。

(5) 配線層がさらに増加した、進んだCMOSプロセスでCMOSイメージセンサを作ろうとすると、マイクロレンズ106からフォトダイオード102の受光面までの距離が遠 くなるのでそれが困難である。

(6)上記(5)によって進んだCMOSプロセスのライブラリが使えなくなり、ライブラリに ある回路のレイアウトし直しが入るとともに、配線層が制限されるので面積が増大するな どによってコストが上昇し、また1画素当たりの画素面積も大きくなる。

【0009】

さらに、赤色などの長波長の光が、図9において、フォトダイオード102よりも深い 位置の P ウェル107中で光電変換されると、発生した電子が P ウェル107の中を拡散 し、別の位置のフォトダイオードに入ってしまい、混色を起こしたり、黒を検出したりす るために遮光してある画素に入ると、黒レベルを間違って検出してしまうという問題があ る。

[0010]

また、近年、 C M O S イメージセンサにおいては、カメラ信号処理回路やD S P (Digit al Signal Processor)などの、これまで別チップであった機能が画素部と同じチップに搭 載される傾向にある。これらはプロセス世代が0.4 μm 0.25 μm 0.18 μm

0.13µmと進化していくので、СМОSイメージセンサ自体もこれらの新しいプロ セスに対応できなければ微細化の恩恵が受けられず、また、豊富なСМОS回路のライブ ラリやIPが利用できなくなる。

【0011】

しかし、プロセス世代が進むほど配線構造が多層化し、例えば0.4µmプロセスでは 配線は3層であったが、0.13µmプロセスでは8層の配線を用いている。また、配線 の厚さも増加し、マイクロレンズ106からフォトダイオード102の受光面までの距離 が3倍~5倍になる。したがって、従来の配線層を通してフォトダイオード102の受光 面まで光を導く表面照射型の画素構造では、効率良く光をフォトダイオード102の受光 面に集光できなくなっており、その結果、上記(1)~(6)の問題が顕著になっている。 【0012】

一方、電荷転送型固体撮像素子には、光を裏面側から受光する裏面受光型フレーム転送 CCDイメージセンサがある。この裏面受光型フレーム転送CCDイメージセンサでは、 30

シリコン基板を薄膜化して背面(裏面)にて受光し、シリコン内で光電変換した信号電荷 が表面側から延びる空乏層に捕獲され、表面側の電位井戸に蓄積されて出力される構成と なっている。

【0013】

そのフォトダイオードの断面構造の一例を図10に示す。本例では、フォトダイオード は、シリコン基板301に対して配線等が形成される酸化膜302側の表面にP型領域3 03によって作られており、N型のウェル(エピ層)304によってデプレッション層3 05を介して覆われた構造となっている。酸化膜302の上には、アルミニウムの反射膜 306が形成されている。

[0014]

10

上記構造の裏面受光型CCDイメージセンサの場合、吸収率の高い、青色の感度が落ち る問題がある。また、光が背面に入射して浅い位置で光電変換されることによって発生し た信号電荷が、拡散してある割合で周囲のフォトダイオードに入ってしまう。これらの問 題があることに加えて、CCDイメージセンサでは、システムオンチップしないので配線 層の高さを高くする必要がないこと、独自プロセスなので遮光膜をフォトダイオードの周 囲に落とし込むことができるためオンチップレンズによる集光が容易であり、先述した(1)~(6)の問題が生じなく、裏面受光構造を採る必要性がないことから、裏面受光型のCC Dイメージセンサがほとんど使われていないのが現状である。

【0015】

これに対して、CMOSイメージセンサの場合は、プロセスは標準CMOSプロセスに 20 わずかの修正を加えたものを使用するので、裏面受光構造を採ることにより、配線工程に 影響されず、常に最新のプロセスを用いることができるというCCDイメージセンサには 無い利点がある。ただし、配線が何層も縦横に走る点はCCDイメージセンサとは異なっ ており、それに伴って先述した(1)~(6)の問題がCMOSイメージセンサ(これに代表さ れるX-Yアドレス型固体撮像素子)特有の問題として顕著に現れる。

【0016】

本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、СМО Sイメージセンサに代表されるX-Yアドレス型固体撮像素子において、裏面受光構造を 採ることにより、画素の微細化および高開口率化を可能としたX-Yアドレス型固体撮像 素子を提供することにある。

【課題を解決するための手段】

【0017】

上記目的を達成するために、本発明では、光電変換素子で光電変換された信号電荷を電 気信号に変換して出力する能動素子を含む単位画素が行列状に配置されてなるX-Yアド レス型固体撮像素子において、光電変換素子が形成される素子層に対してその一方の面側 に、前記光電変換素子から前記信号電荷を転送するためのゲート電極と、前記ゲート電極 よりも前記一方の面側に位置する複数層の配線とを含む配線層を形成するととともに、<u>前</u> 記配線層の前記素子層とは反対側に、貫通口の中に埋められた導電材によって外部と接続 される、受光面と反対側に形成されたパッド間をつなぐ基板支持材を設け、入射光を素子 層の他方の面側、即ち配線層と逆の面側から光電変換素子に取り込む裏面受光型の画素構 造とする。

【0018】

X-Yアドレス型固体撮像素子において、光電変換素子が形成される素子層に対してそ の一方の面側に、ゲート電極と当該ゲート電極よりも一方の面側に位置する複数層の配線 とを含む配線層を形成するととともに、配線層の素子層とは反対側に、貫通口の中に埋め られた導電材によって外部と接続される、受光面と反対側に形成されたパッド間をつなぐ 基板支持材を設けてなる裏面受光型の画素構造を採ることにより、受光面を考慮した配線 の必要がなくなる。すなわち、光電変換素子領域上への配線が可能となる。これにより、 画素の配線の自由度が高くなり、画素の微細化を図ることができる。 【発明の効果】

(4)

40

【0019】

本発明によれば、X-Yアドレス型固体撮像素子において、光電変換素子が形成される 素子層に対してその一方の面側に、ゲート電極と当該ゲート電極よりも一方の面側に位置 する複数層の配線とを含む配線層を形成するととともに、配線層の素子層とは反対側に、 貫通口の中に埋められた導電材によって外部と接続される、受光面と反対側に形成された パッド間をつなぐ基板支持材を設けてなる裏面受光型の画素構造を採ることにより、受光 面を考慮した配線の必要がなくなるため、画素の配線の自由度が高くなり、画素の微細化 を図ることができることになる。

【発明を実施するための最良の形態】

【0020】

10

20

40

以下、本発明の実施の形態について図面を参照して詳細に説明する。本実施形態では、 X-Yアドレス型固体撮像素子としてCMOSイメージセンサを例に採って説明するもの とする。

【0021】

図1は、本発明の一実施形態に係るCMOSイメージセンサの一例を示す概略構成図で ある。図1から明らかなように、本CMOSイメージセンサは、画素部11、垂直(V) 選択回路12、S/H(サンプル/ホールド)&CDS(Correlated Double Sampling:相 関二重サンプリング)回路13、水平(H)選択回路14、タイミングジェネレータ(T G)15、AGC(Automatic Gain Control)回路16、A/D変換回路17およびデジタ ルアンプ18等を有し、これらが同一の基板(チップ)19上に搭載された構成となって いる。

[0022]

画素部11は、後述する単位画素が行列状に多数配列され、行単位でアドレス線などが、列単位で垂直信号線がそれぞれ配線された構成となっている。垂直選択回路12は、画素を行単位で順に選択し、選択した行の各画素から画素信号をS/H&CDS回路13に読み出す。S/H&CDS回路13は、その読み出された画素信号について信号レベルから0レベルを減算し、画素ごとの固定パターンばらつき(ノイズ)を除去し、保持する処理を行う。

【0023】

水平選択回路14は、S/H&CDS回路13に保持されている画素信号を順に取り出 30 し、AGC回路16に渡す。AGC回路16は、その信号を適当なゲインで増幅し、A/ D変換回路17に渡す。A/D変換回路17は、そのアナログ信号をデジタル信号に変換 し、デジタルアンプ18に渡す。デジタルアンプ18は、そのデジタル信号を適当に増幅 して出力する。垂直選択回路12、S/H&CDS回路13、水平選択回路14、AGC 回路16、A/D変換回路17およびデジタルアンプ18の各動作は、タイミングジェネ レータ15で発生される各種のタイミング信号に基づいて行われる。

【0024】

本 C M O S イメージセンサの特有の部分である単位画素の回路構成の一例を図 2 に示す 。同図から明らかなように、単位画素は、光電変換素子として例えばフォトダイオード 2 1 を有し、この 1 個のフォトダイオード 2 1 に対して、転送トランジスタ 2 2 、増幅トラ ンジスタ 2 3、アドレストランジスタ 2 4 およびリセットトランジスタ 2 5 の 4 個のトラ ンジスタを能動素子として有する構成となっている。 【 0 0 2 5 】

フォトダイオード21はそのアノードが接地され、入射光をその光量に応じた量の電荷 (ここでは、電子)に光電変換する。転送トランジスタ22は、フォトダイオード21の カソードとフローティングディフュージョンFDとの間に接続され、転送配線26を通し てそのゲートに転送信号が与えられることで、フォトダイオード21で光電変換された電 子をフローティングディフュージョンFDに転送する。

[0026]

フローティングディフュージョンFDには増幅トランジスタ23のゲートが接続されて 50

いる。この増幅トランジスタ23はアドレストランジスタ24を介して垂直信号線27に 接続され、画素部外の定電流源Iとソースフォロアを構成している。そして、アドレス配 線28を通してアドレス信号がアドレストランジスタ25のゲートに与えられ、当該アド レストランジスタ25がオンすると、増幅トランジスタ23はフローティングディフュー ジョンFDの電位を増幅してその電位に応じた電圧を垂直信号線27に出力する。垂直信 号線27は、各画素から出力された電圧をS/H&CDS回路13に伝送する。 【0027】

(6)

リセットトランジスタ25は電源VddとフローティングディフュージョンFDとの間 に接続され、リセット配線29を通してそのゲートにリセット信号が与えられることで、 フローティングディフュージョンFDの電位を電源Vddの電位にリセットする。これら の動作は、転送トランジスタ22、アドレストランジスタ24およびリセットトランジス タ25の各ゲートが接続される各配線26,28,29が行単位で配線されていることか ら、1行分の各画素について同時に行われる。

【0028】

ここで、単位画素についての配線としては、横方向に転送配線26、アドレス配線28 およびリセット配線29の3本、縦方向に垂直信号線27の1本、さらにVdd供給配線 と、フローティングディフュージョンFDと増幅トランジスタ23のゲートとをつなぐ内 部配線と、ここでは図示していないが、画素境界部分と黒レベル検出画素のための遮光膜 に使う2次元配線とが存在する。

【0029】

図3は、画素部および周辺回路部の構造の一例を示す断面図である。図3において、ウェハーをCMP(Chemical Mechanical Polishing)によって研磨することにより、10~ 20µm程度の厚さのシリコン(Si)層(素子層)31が形成される。その厚さの望ま しい範囲は、可視光に対して5~15µm、赤外光に対して15~50µm、紫外域に対 して3~7µmである。このシリコン層31の一方の面側にはSiO2膜32を挟んで遮 光膜33が形成されている。

【 0 0 3 0 】

遮光膜33は配線と異なり、光学的な要素だけを考慮してレイアウトされる。この遮光 膜33には開口部33Aが形成されている。遮光膜33の上には、パッシベーション膜と してシリコン窒化膜(SiN)34が形成され、さらに開口部33Aの上方に色フィルタ 35およびマイクロレンズ36が形成されている。すなわち、シリコン層31の一方の面 側から入射する光は、マイクロレンズ36および色フィルタ35を経由して、シリコン層 31に形成される後述するフォトダイオード37の受光面に導かれる画素構造となってい る。シリコン層31の他方の面側には、トランジスタや金属配線が形成される配線層38 が形成され、その下にはさらに基板支持材39が貼り付けられている。 【0031】

ここで、従来のCMOSイメージセンサでは、配線層側を表面側とし、この配線層側か ら入射光を取り込む表面受光型の画素構造を採っていたのに対して、本実施形態に係るC MOSイメージセンサでは、配線層38と反対側の面(裏面)側から入射光を取り込むこ とから、裏面受光型の画素構造となっている。この裏面受光型画素構造から明らかなよう に、マイクロレンズ36からフォトダイオード37までの間には遮光層33が金属層とし て存在するだけであること、またこの遮光層33のフォトダイオード37からの高さがS iO2膜32の膜厚(例えば、約0.5μm)と低いことから、金属層でのけられによる集 光の制限を無くすことができる。

【0032】

図4は、シリコン層31のウェル構造の一例を示す断面構造図であり、図中、図3と同 等部分には同一符号を付して示している。

【 0 0 3 3 】

本例では、N-型基板41を用いている。シリコン層31の厚さは、先述したように、 可視光に対しては5~15µmが望ましく、本例では10µmとしている。これにより、

10

20

40

10

20

40

可視光を良好に光電変換できる。シリコン層31の一方の面には、浅いP+層42が画素 部の全面に亘って形成されている。画素分離領域は深いPウェル43によって形成されて おり、一方の面のP+層42とつながっている。

【 0 0 3 4 】

フォトダイオード37はPウェルを形成しないことで、N-型基板41を利用して形成 されている。このN-型領域(基板)41が光電変換領域であり、その面積が小さく濃度 が薄いために完全空乏化している。その上に、信号電荷(本例では、電子)を蓄積するN+ 領域44が形成され、その上にさらに、埋め込みフォトダイオードとするためのP+層4 5が形成されている。

【0035】

なお、フォトダイオード37は、図4から明らかなように、受光面側の表面積が配線層 38側の表面積よりも広くなるように形成されている。これにより、入射光を効率良く取 り込めることになる。このフォトダイオード37で光電変換されかつN+領域44に蓄積 された信号電荷は、転送トランジスタ46(図2の転送トランジスタ22)によってN+ 型領域のFD(フローティングディフュージョン)47に転送される。フォトダイオード 37側とFD47とはP-層48によって電気的に分離されている。

【0036】

画素内の転送トランジスタ46以外のトランジスタ(図2の増幅トランジスタ23、ア ドレストランジスタ24およびリセットトランジスタ25)は、深いPウェル42に通常 通り形成されている。一方、周辺回路領域については、裏面のP+層42に到達しない深 さにPウェル49が形成され、このPウェル49の内側にさらにNウェル50が形成され 、これらウェル49,50の領域にCMOS回路が形成された構成となっている。

【0037】

次に、画素のレイアウト例について図5および図6を用いて説明する。図5および図6 において、図2と同等部分には同一符号を付して示している。図5は、活性領域(ゲート 酸化膜の領域)、ゲート(ポリシリコン)電極および両者のコンタクト部を示す平面パタ ーン図である。同図から明らかなように、単位画素当たり、1つのフォトダイオード(P D)21と4つのトランジスタ22~25が存在する。

【0038】

図6は、ゲート電極よりも上の金属配線と、それらの間のコンタクト部を活性領域と共 30 に示す平面パターン図である。ここで、金属配線(例えば、アルミニウム配線)は3層構 造となっており、第1層目は画素内の配線として、第2層目は縦方向の配線、即ち垂直信 号線27やドレイン線として、第3層目は横方向の配線、即ち転送配線26、アドレス配 線28およびリセット配線29としてそれぞれ用いられている。

[0039]

図6の配線パターンから明らかなように、垂直信号線27や、転送配線26、アドレス 配線28およびリセット配線29はフォトダイオード領域上に配線されている。これらの 配線は、従来の画素構造では、配線層側から光を取り込む表面受光型画素構造を採ってい たことから、フォトダイオード領域を避けて形成されていたものである。これに対して、 本実施形態に係る画素構造では、図3から明らかなように、配線層と反対側(裏面側)か ら光を取り込む裏面受光型画素構造を採っていることから、フォトダイオード領域上での 配線の引き回しを可能としている。

[0040]

上述したように、CMOSイメージセンサに代表されるX-Yアドレス型固体撮像素子 において、フォトダイオード37が裏面側から可視光を受光する裏面受光型画素構造を採 ったことにより、従来の表面受光型画素構造のように受光面を配慮した配線の必要がなく なるため、画素の配線の自由度が高くなり、画素の微細化を図ることができるとともに、 配線層の多い、進んだCMOSプロセスで作ることができる。

[0041**]**

また、フォトダイオード37が裏面のP+層45に到達する深さで形成されているため 50

、吸収率の高い青色の感度が高くなり、またフォトダイオード37よりも深部で光電変換 されることがないので、それが原因となる混色や黒レベルの誤検出の心配もなくなる。さ らに、特に図3から明らかなように、受光面側に配線層38が存在しないことで、遮光膜 33、色フィルタ35およびマイクロレンズ36を受光面に対して低い位置に作ることが できるため、従来技術における感度低下、混色、周辺減光などの問題を解決することがで きる。

[0042]

次に、上記構成の裏面受光型画素構造のCMOSイメージセンサを作成するプロセスに ついて、図7および図8の工程図を用いて説明する。

【0043】

先ず、N-型基板51の表面に素子分離、ゲート電極(ポリシリコン電極)を作成する とともに、イオン打ち込みにより、先述した画素部分の深いPウェル43、フォトダイオ ード部分の浅いP+層42、周辺回路部分の浅いPウェル49およびNウェル50を形成 し、さらにトランジスタや画素活性領域などを従来のCMOSイメージセンサと同一の工 程で形成する(工程1)。このとき、裏面用の位置合わせマークを作るために基板51を 数十μm程度トレンチしておく。

[0044]

次に、基板51の表面に第1層目~第3層目の金属配線(1A1,2A1,3A1)、 パッド(PAD)52および層間膜53を作成する(工程2)。このとき、工程1でトレン チしておいた裏面用位置合わせマーク部分に例えばタングステン(W)またはアルミニウ ム(A1)を埋め込んで位置合わせマーク54を作る。続いて、配線層上面に数百µmの 厚さで第一基板支持材(例えば、ガラス、シリコン、有機膜など)55Aを流し込む(工 程3)。このとき、パッド52の上はレジスト56でマスクしておくようにする。 【0045】

次に、パッド52上方のレジスト56を取り除くとともに、できたバンプに金属が流れ 込むように表面処理する(工程4)。続いて、パッド52上に開口したバンプと第一基板 支持材55Aの表面に導電体57を流し込む(工程5)。その後、パッド52の上方部分 だけを残して基板支持材55の表面の導電体57を取り除く(工程6)。この残った部分 がパッド52 となる。

【0046】

次に、裏面加工中のパッド52 の保護と表面の平坦化のために第二基板支持材55B を流し込み、その後研磨するとともに、ウェハーを裏返して基板51の厚さが10µm程 度になるまでCMPによって研磨する(工程7)。続いて、CVD(Chemical Vapor Depo sition)によってSiO2膜を10nm程度の膜厚で形成し、次いで位置合わせマーク5 4に合わせてレジストをおき、画素部全面にSiO2界面が正孔で埋まるだけのボロンを ドーズする(工程8)。工程8ではさらに、裏面にCVDによってSiO2膜58を50 0nm程度の膜厚で形成し、次いでA1あるいはWで遮光膜59を作成し、その後パッシ ベーション膜60としてプラズマSiN膜をCVDによって形成する。

[0047]

次に、従来のCMOSイメージセンサの場合と同様の方法で色フィルタ61およびマイ 4 クロレンズ62を作成する(工程9)。このとき、ステッパ合わせは位置合わせマーク5 4を使うか、または遮光膜59を使用することによって行う。続いて、パッド52 上の 第二基板支持材55Bをエッチングで取り除き、パッド52 を露出させる(工程10) 。この際、必要に応じて、マイクロレンズ62の位置合わせや、チップの平坦化のために 第二基板支持材55Bを研磨して所望の厚さに調整する。

【0048】

以上説明した製造方法によれば、裏面受光型の画素構造を簡単に作成することができる ことに加えて、パッド52 が受光面と反対側に出た構造とすることができるため、受光 面を上に向けた状態で直接基板に本CMOSイメージセンサを実装することができる。 【図面の簡単な説明】 10

20



10

【0049】

【図1】本発明の一実施形態に係るCMOSイメージセンサの一例を示す概略構成図である。

【図2】単位画素の回路構成の一例を示す回路図である。

【図3】画素部および周辺回路部の構造の一例を示す断面図である。

【図4】シリコン層のウェル構造の一例を示す断面構造図である。

【図 5】活性領域(ゲート酸化膜の領域)、ゲート(ポリシリコン)電極および両者のコ ンタクト部を示す平面パターン図である。

【図6】ゲート電極よりも上の金属配線と、それらの間のコンタクト部を活性領域と共に 示す平面パターン図である。

【図7】裏面受光型画素構造のCMOSイメージセンサを作成するプロセスを説明するための工程図(その1)である。

【図8】裏面受光型画素構造のCMOSイメージセンサを作成するプロセスを説明するための工程図(その2)である。

【図9】СМОSイメージセンサの従来構造を示す断面構造図である。

【図10】裏面受光型フレーム転送CCDイメージセンサのフォトダイオードの断面構造 を示す断面図である。

【符号の説明】

【 0 0 5 0 】

11…画素部、12…垂直選択回路、14…水平選択回路、15…タイミングジェネレ ータ、21,37…フォトダイオード、22…転送トランジスタ、23…増幅トランジス タ、24…アドレストランジスタ、25…リセットトランジスタ、31…シリコン(Si)層、33…遮光膜、35…色フィルタ、36…マイクロレンズ、38…配線層

【図1】



【図2】



【図3】



-55A

54

51

55B

55A

54

55B

55A

-54

-51 -58

~55B

55A

54

-51

-- 51





【図5】



【図6】

【図8】













【図10】



フロントページの続き

審査官 恩田 春香

(56)参考文献 特開2000-150846(JP,A) 特開平11-097655(JP,A) 特開平09-045886(JP,A) 特開平08-241977(JP,A)

(58)調査した分野(Int.CI., DB名) H01L 27/14 - 27/148