

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2002年12月27日 (27.12.2002)

PCT

(10) 国際公開番号
WO 02/103379 A1


- (51) 国際特許分類: G01R 31/319
(21) 国際出願番号: PCT/JP02/05924
(22) 国際出願日: 2002年6月13日 (13.06.2002)
(25) 国際出願の言語: 日本語
(26) 国際公開の言語: 日本語
(30) 優先権データ:
特願2001-179106 2001年6月13日 (13.06.2001) JP
(71) 出願人(米国を除く全ての指定国について): 株式会社アドバンテスト (ADVANTEST CORPORATION) [JP/JP]; 〒179-0071 東京都練馬区旭町1丁目32番1号 Tokyo (JP).
(72) 発明者; および
(75) 発明者/出願人(米国についてのみ): 土井 優
- (52) (DOI,Masaru) [JP/JP]; 〒179-0071 東京都練馬区旭町1丁目32番1号 株式会社アドバンテスト内 Tokyo (JP). 三浦 武雄 (MIURA,Takeo) [JP/JP]; 〒179-0071 東京都練馬区旭町1丁目32番1号 株式会社アドバンテスト内 Tokyo (JP).
(74) 代理人: 龍華 明裕 (RYUKA,Akihiro); 〒160-0022 東京都新宿区新宿1丁目24番12号 東信ビル6階 Tokyo (JP).
(81) 指定国(国内): DE, JP, US.

添付公開書類:
— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイドスノート」を参照。

(54) Title: SEMICONDUCTOR DEVICE TESTING INSTRUMENT AND SEMICONDUCTOR DEVICE TESTING METHOD

(54) 発明の名称: 半導体デバイス試験装置、及び半導体デバイス試験方法



a...OUTPUT DATA
122...TIMING GENERATOR
b...EXPECTATION SIGNAL
140a...GLITCH DETECTING UNIT
140b...GLITCH DETECTING UNIT
128a...MEMORY
128b...MEMORY
110...JUDGING UNIT

(57) Abstract: Strobe pulses of multi-phase pulses having small phase differences between the timings of the rise and fall of data read out of a semiconductor device under test and the timings of the rise and fall of reference clocks outputted simultaneously with the data is used for sampling. The phase differences between the timings of the data and the timings of the reference clocks are determined. Glitches of the data are detected. The semiconductor device under test is judged if it is acceptable from the phase differences and/or glitches.

[続葉有]

WO 02/103379 A1



(57) 要約:

被試験半導体デバイスから読み出される各データの立上り又は立下りのタイミングと、これらのデータに同期して出力される基準クロックの立上り又は立下りのタイミングのそれぞれをわずかずつ位相差が与えられた多相パルスで構成されたストローブパルスでサンプリング動作して各データのタイミングと基準クロックのタイミングとの位相差をそれぞれ計測する。また、各データのグリッチを検出し、位相差及び／又はグリッチに基づいて被試験半導体デバイスの良否を判定する。

明細書

半導体デバイス試験装置、及び半導体デバイス試験方法

5 技術分野

本発明は、高速で書き込み、および読み出しが可能なメモリを装備した半導体デバイスを試験する場合に用いて好適な半導体デバイス試験方法およびこの試験方法を用いて動作する半導体デバイス試験装置に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参考により本出願に組み込み、本出願の記載の一部とする。

特願 2001-179106 出願日 2001年6月13日

背景技術

15 この発明に係わる従来の技術を説明する前に念のため一般的な半導体デバイスを試験する半導体デバイス試験装置の概要を説明する。図25は、従来の半導体デバイス試験装置の構成を示す。図25中TESは半導体デバイス試験装置の全体を示す。半導体デバイス試験装置TESは主制御器13と、パターン発生部14、タイミング発生器15、波形フォーマッタ16、論理比較器12、ドライバ17、信号讀取回路11、不良解析メモリ18、論理振幅基準電圧源19、比較基準電圧源21、デバイス電源22等により構成される。

20 主制御器13は一般にコンピュータシステムによって構成され、利用者が作成した試験プログラムに従って主にパターン発生部14とタイミング発生器15を制御し、パターン発生部14から試験パターンデータを発生させ、この試験パternデータを波形フォーマッタ16で実波形を持つ試験パターン信号に変換し、この試験パターン信号を論理振幅基準電圧源19で設定した振幅値を持った波形に電圧増幅するドライバ17を通じて被試験半導体デバイスDUTに印加

し記憶させる。

被試験半導体デバイスD U Tから読み出した応答信号は信号読取回路1 1でその論理値を読み取る。論理比較器1 2は信号読取回路1 1で読み取った論理値がパターン発生部1 4から出力される期待値と比較し、期待値と不一致が発生した場合は、その読み出したアドレスのメモリセルに不良があるものと判定し、不良発生毎に不良解析メモリ1 8に不良アドレスを記憶し、試験終了時点で例えば不良セルの救済が可能か否かを判定する。
5

図2 5は1ピン分の試験装置の構成を示すが現実には、この構成が被試験半導体デバイスD U Tのピン数分は設けられ、各ピン毎にテストパターンの入力と、
10 被試験半導体デバイスD U Tの応答信号の取り込みが実行される。以上は一般的な半導体デバイスを試験する半導体デバイス試験装置の構成である。

ところで半導体素子で構成されるメモリ等の半導体デバイスの品種の中にはクロックと共にデータを入力しクロックに同期して半導体デバイスへデータを書き込み、クロックと共にクロックに同期したデータが半導体デバイスから出力
15 され、このクロックのタイミングを利用してデータの受け渡しを行うメモリが存在する。

図2 6は、この種のメモリの読み出し時の様子を示す。図2 6 Aに示すD A、D B、D C…は半導体デバイスから出力されるデータ（ある1つのピンから出力されたデータ）を示す。T D 1、T D 2…は各テストサイクルを示す。図2 6 Bに示すD Q Sはメモリから出力されるクロックを示す。データD A、D B、D C…はこのクロックD Q Sに同期して半導体デバイスから出力される。このクロックは実用されている状態では他の回路にデータD A、D B、D C…を受け渡す際の同期信号（データストローブ）として利用される。
20

この種の半導体デバイスを試験する場合の試験項目の一つに、各クロックD Q S（以下このクロックを基準クロックと称す）の立上りおよび立下りのタイミングから、データの変化点までの時間差（位相差）d I 1、d I 2、d I 3…を測定する項目がある。これらの時間差d I 1、d I 2、d I 3…が例えば極力短い
25

程応答が速く優れた特性を持つデバイスとして評価される。この時間差の長短によって被試験半導体デバイスのグレードが決定される。

被試験半導体デバイスから出力される基準クロックDQSは実用されている状態ではクロック源で生成されたクロックが半導体デバイスに印加され、このクロックが半導体デバイスの内部の回路に配給され、このクロックに同期してデータが出力される。従って、半導体デバイス試験装置で試験を行う場合にも半導体デバイス試験装置側から被試験半導体デバイスにクロックを印加し、そのクロックが被試験半導体デバイスの内部を通り、データと共にデータ受渡しのための基準クロックとして出力される。従って、この基準クロックの立上りと立下りのタイミングを測定し、この測定した立上りと立下りのタイミングからデータDA、DB、DC…の変化点までの時間dI1、dI2、dI3…を測定することになる。

上述したように半導体デバイスから出力される基準クロックはその半導体デバイスの内部を通過して出力されるため、その立上りのタイミングおよび立下りのタイミングはこの半導体デバイスの内部及び温度等の外的環境の影響を大きく受け、図27に示すように各半導体デバイス毎に基準クロックDQS1、DQS2、DQS3…の位相に差が発生する現象が見られる。さらに位相の差は各半導体デバイスの違いによるものに加えて、半導体デバイスの内部でもアクセスするメモリのアドレスの違い、時間の経過（熱的な変化）に従って変動するいわゆるジッタJが発生する現象も見られる。

従って、基準クロックDQSの立上りのタイミングおよび立下りのタイミングからデータDA、DB、DC…の変化点までの時間dI1、dI2、dI3…を正確に測定するためには、まず半導体デバイスから出力される基準クロックDQSの立上りのタイミングおよび立下りのタイミングを正確に測定しなければならない。このため、従来は半導体デバイス試験装置に装備している信号読取回路のストローブの印加タイミングを漸次移動させ、基準クロックDQSの立上りおよび立下りのタイミングを測定し、その測定結果を使って時間dI1、dI2、

d I 3 …を測定している。

図 2 8 は、従来用いられている基準クロック D Q S の立上りおよび立下りのタイミングを測定するための部分を示す。レベル比較器 1 0 は一対の電圧比較器 C P 1 と C P 2 によって構成され、これら一対の電圧比較器 C P 1 と C P 2 により被試験半導体デバイス D U T が output する基準クロック D Q S の論理値が正規の電圧条件を満たしているか否かを判定する。電圧比較器 C P 1 は基準クロック D Q S の H 論理の電圧値が正規の電圧値 V O H 以上であるか否かを判定する。また電圧比較器 C P 2 は基準クロック D Q S の L 論理側の電圧値が正規の電圧 V O L 以下であるか否かを判定する。

これらの判定結果を信号読取回路 1 1 に入力し、この信号読取回路 1 1 で基準クロック D Q S の立上りのタイミングおよび立下りのタイミングを測定する。信号読取回路 1 1 はストローブ S T B の印加タイミング毎にそのとき入力されている論理値を読み取る動作を実行する。

図 2 9 は、D Q S に対するストローブの位相の一例を示す。ストローブ S T B は図 2 9 に示すように各テストサイクル毎に少しずつ位相差 (τT) が与えられて印加される。つまり、テストサイクル毎にストローブ S T B が信号読取回路 1 1 に 1 個ずつ与えられて電圧比較器 C P 1 および C P 2 の出力の状態を読み取る動作を実行する。

論理比較器 1 2 は信号読取回路 1 1 が output する論理値と予め定めた期待値（図 2 8 の例では H 論理）とを比較し、信号読取回路 1 1 が output する論理値が期待値と一致した時点でパス（良）を表わすパス信号 P A を output する。レベル比較器 1 0 の出力が H 論理に反転したことを読み取ったストローブ S T B 1 (図 2 9 B) の発生タイミング (ストローブ S T B の発生タイミングは既知) から時間 T 1 (図 2 9 C) を知り基準クロック D Q S の立上りのタイミングを決定する。

基準クロック D Q S の立下りのタイミングを検出する場合はストローブ S T B の発生は基準クロック D Q S の H 論理に立上ったタイミングより後のタイミングで発生を開始し、立上りの検出と同様に電圧比較器 C P 2 の出力が H 論理に

反転した状態を読み取ったストローブにより立下りのタイミングを検出する。

上述したように、従来は基準クロックDQSの発生タイミングを半導体試験装置に装備している信号読取回路11とこの信号読取回路11に印加するストローブSTBを用いたタイミング測定手段を利用して測定しているから基準クロックDQSの立上りおよび立下りのタイミングを測定するだけでもテストサイクルTDを何サイクルも繰り返し実行しなくてはならないため、時間がかかる欠点がある。

しかも、基準クロックDQSの立上りおよび立下りのタイミングの測定は試験すべき被試験メモリの全てのアドレス、あるいは発熱によるジッタの影響を回避する場合には試験パターンの開始から終了までの全てにわたって測定しなければならないから、基準クロックの立上りおよび立下りのタイミングを測定するには長い時間が必要となる。基準クロックDQSの立上りおよび立下りのタイミングを測定する時間を短くする方法としてはストローブSTBに与える位相差 τ_T を粗く採り、テストサイクルの実行回数を減らすことも考えられるが、ストローブSTBに与える位相差 τ_T を粗く変化させると、基準クロックDQSの立上りおよび立下りのタイミング測定の精度が低下し、この結果として基準クロックDQSとデータDA、DB、DC…の変化点までの時間dI1、dI2、dI3…の測定結果の信頼性が低下する欠点がある。

そこで本発明は、上記の課題を解決することのできる半導体デバイス試験装置、及び半導体デバイス試験方法を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

発明の開示

上記課題を解決するために、本発明の第1の形態においては、半導体デバイスの出力データに基づいて、半導体デバイスを試験する半導体デバイス試験装置であって、わずかずつ位相の異なる複数のストローブを有するマルチストローブを

発生するマルチストローブ発生器と、マルチストローブに基づいて、出力データの波形の立上がり又は立下がりのタイミングを検出する出力データ変化点検出部と、マルチストローブに基づいて、出力データの受け渡しのタイミングを定める信号であって、半導体デバイスが出力データに付随して出力する基準クロックの立上がり又は立下がりのタイミングを検出する基準クロック変化点検出部と、出力データ変化点検出部が検出した、出力データの波形の立上がり又は立下がりのタイミングと、基準クロック変化点検出部が検出した、基準クロックの波形の立上がり又は立下がりのタイミングとに基づいて、半導体デバイスの良否を判定する判定部とを備えることを特徴とする半導体デバイス試験装置を提供する。

10 判定部は、出力データ変化点検出部が検出した、出力データの波形の立上がり又は立下がりのタイミングと、基準クロック変化点検出部が検出した、基準クロックの波形の立上がり又は立下がりのタイミングとの位相差が、予め定められた範囲内で有るか否かに基づいて、半導体デバイスの良否を判定してよい。

15 マルチストローブ発生器は、出力データの値の変化点を検出するための第1マルチストローブと、基準クロックの値の変化点を検出するための第2マルチストローブとを生成してよい。

出力データ、及び基準クロックを、H論理又はL論理で表されるディジタルデータに変換するレベル比較器を更に備え、出力データ変化点検出部は、第1マルチストローブのそれぞれのストローブの位相におけるディジタルデータに変換された出力データの値を検出し、第1マルチストローブのうちの第1のストローブの位相における出力データの値と、第1のストローブに隣接する第2のストローブの位相における出力データの値とが異なる場合に、第1のストローブの位相を、出力データの値の変化点として検出し、基準クロック変化点検出部は、第2マルチストローブのそれぞれのストローブの位相におけるディジタルデータに変換された基準クロックの値を検出し、第2マルチストローブのうちの第3のストローブの位相における基準クロックの値と、第3のストローブに隣接する第4のストローブの位相における基準クロックの値とが異なる場合に、第3のストローブ

ーブの位相を、基準クロックの値の変化点として検出し、判定部は、出力データの値の変化点と、基準クロックの値の変化点とに基づいて、半導体デバイスの良否を判定してよい。

判定部は、出力データ変化点検出部が、第1マルチストローブのいずれのストローブのタイミングにおいて、出力データの値の変化点を検出したかを示す、第1マルチストローブのストローブ番号と、基準クロック変化点検出部が、第2マルチストローブのいずれのストローブのタイミングにおいて、基準クロックの値の変化点を検出したかを示す、第2マルチストローブのストローブ番号との番号差が、予め定められた範囲で有るか否かに基づいて、半導体デバイスの良否を判定してよい。
5
10

判定部は、出力データの値の変化点を検出した、第1マルチストローブのストローブ番号と、基準クロックの値の変化点を検出した、第2マルチストローブのストローブ番号とのそれぞれの組み合わせに対する、半導体デバイスの良否を定める参照表を格納するメモリを有し、参照表に基づいて、半導体デバイスの良否を判定してよい。
15

出力データ変化点検出部は、出力データの値の変化点において、ディジタルデータの値が、H論理からL論理に変化したか、又はL論理からH論理に変化したかを検出する手段を有してよい。

出力データ変化点検出部は、複数の出力データの値の変化点を検出した場合に、
20 位相の最も早い変化点、又は位相の最も遅い変化点を、出力データの値の変化点としてよい。

半導体デバイス試験装置は、出力データ変化点検出部が検出した、出力データの波形の立上がり又は立下がりのタイミングに基づいて、出力データにおけるグリッヂの有無を検出するグリッヂ検出部を更に備えてよい。

25 判定部は、グリッヂ検出部が検出したグリッヂの有無に更に基づいて、半導体デバイスの良否を判定してよい。

グリッヂ検出部は、出力データの値の変化点に基づいて、出力データにおける

グリッチの有無を検出してよい。

グリッチ検出部は、出力データの値の変化点が2以上有る場合に、出力データにグリッチが有ると判定してよい。

マルチストローブ発生器は、遅延時間の異なる複数の遅延素子を有し、複数の5 それぞれにストローブを供給し、複数の遅延素子がそれぞれ異なる時間遅延させて出力する複数のストローブを、マルチストローブとして出力してよい。

マルチストローブ発生器は、縦続接続された複数の遅延素子を有し、縦続接続された複数の遅延素子にストローブを供給し、複数の遅延素子がそれぞれ遅延させて出力するストローブに基づいて、マルチストローブを発生してよい。

10 本発明の第2の形態においては、半導体デバイスの出力データに基づいて、半導体デバイスを試験する半導体デバイス試験装置であって、出力データに対して、わずかずつ位相の異なる複数のストローブを有する第1マルチストローブを発生する第1マルチストローブ発生器と、出力データの受け渡しのタイミングを定める信号であって、半導体デバイスが出力データに付随して出力する基準クロックの波形の立上がり又は立下がりのタイミングである出力タイミングを計測する基準位相計測部と、出力タイミングを記憶する基準位相記憶部と、第1マルチストローブに基づいて、出力データの値の変化点を検出する変化点検出部と、出力タイミングと、出力データの値の変化点との位相差を計測する位相差計測部と、位相差に基づいて、半導体デバイスの良否を判定する判定部とを備えることを特15 徴とする半導体デバイス試験装置を提供する。

第1マルチストローブ発生器は、縦続接続された複数の遅延素子を有し、縦続接続された複数の遅延素子にストローブを供給し、複数の遅延素子がそれぞれ遅延させて出力するストローブに基づいて、第1マルチストローブを発生してよい。

変化点検出部は、出力データを、H論理又はL論理で表されるディジタルデータに変換する手段を有し、変化点検出部は、第1マルチストローブのそれぞれのストローブの位相におけるディジタルデータの値を検出し、第1マルチストローブのうちの第1のストローブの位相におけるディジタルデータの値と、第1のス25

ストローブに隣接する第2のストローブの位相におけるデジタルデータの値とが異なる場合に、第1のストローブの位相を、出力データの値の変化点として検出してよい。

変化点検出部は、変化点において、デジタルデータの値が、H論理からL論
5 理に変化したか、又はL論理からH論理に変化したかを検出する手段を有してよい。

変化点検出部は、複数の出力データの値の変化点を検出した場合に、位相の最も早い変化点、又は位相の最も遅い変化点を、出力データの値の変化点としてよい。

基準位相計測部は、基準クロックに対して、わずかずつ位相の異なる複数のスト
10 ローブを有する第2マルチストローブを発生する手段と、第2マルチストローブに基づいて、基準クロックの値の変化点を検出する手段と、基準クロックの値の変化点を検出した第2マルチストローブのストローブ番号に基づいて、基準クロックの出力タイミングを算出する手段とを有してよい。

基準位相記憶部は、基準クロックの値の変化点を検出した第2マルチストローブ
15 のストローブ番号を格納してよい。

第1マルチストローブ発生器は、基準位相記憶部が格納した第2マルチストローブのストローブ番号に基づいて、第1マルチストローブの位相を定めてよい。

半導体デバイス試験装置は、出力データの値の変化点に基づいて、出力データにおけるグリッヂの有無を検出するグリッヂ検出部を更に備えてよい。

20 判定部は、グリッヂの有無に基づいて、半導体デバイスの良否を判定してよい。

グリッヂ検出部は、変化点検出部が検出した出力データの値の変化点が、2点以上有る場合に、出力データにグリッヂが有ると判定してよい。

本発明の第3の形態においては、半導体デバイスの出力データに基づいて、半
25 導体デバイスを試験する半導体デバイス試験方法であって、出力データに対して、わずかずつ位相の異なる複数のストローブを有する第1マルチストローブを発生する第1マルチストローブ発生段階と、第1マルチストローブに基づいて、出

力データの波形の立上がり又は立下がりのタイミングを検出する出力データ変化点検出段階と、出力データの受け渡しのタイミングを定める信号であって、半導体デバイスが出力データに付随して出力する基準クロックに対して、わずかずつ位相の異なる複数のストローブを有する第2マルチストローブを発生する第
5 2マルチストローブ発生段階と、第2マルチストローブに基づいて、基準クロックの波形の立上がり又は立下がりのタイミングを検出する基準クロック変化点検出段階と、出力データ変化点検出段階が検出した、出力データの波形の立上がり又は立下がりのタイミングと、基準クロック変化点検出段階が検出した、基準
10 クロックの波形の立上がり又は立下がりのタイミングとに基づいて、半導体デバイスの良否を判定する判定段階とを備えることを特徴とする半導体デバイス試験方法を提供する。

半導体デバイス試験方法は、出力データの値の変化点に基づいて、出力データにおけるグリッチの有無を検出するグリッチ検出段階を更に備え、判定段階は、
15 グリッチ検出段階が検出したグリッチの有無に更に基づいて半導体デバイスの良否を判定してよい。

本発明の第4の形態においては、半導体デバイスの出力データに基づいて、半導体デバイスを試験する半導体デバイス試験方法であって、出力データの受け渡しのタイミングを定める信号であって、半導体デバイスが出力データに付随して出力する基準クロックの、出力タイミングを計測する基準位相計測段階と、出力タイミングを記憶する基準位相記憶段階と、出力データに対して、わずかずつ位相の異なる複数のストローブを有する第1マルチストローブを発生する第1マルチストローブ発生段階と、第1マルチストローブに基づいて、出力データの値の変化点を検出する出力データ変化点検出段階と、出力タイミングと、出力データの値の変化点との位相差を計測する位相差計測段階と、位相差に基づいて、半導体デバイスの良否を
20 判定する判定段階とを備えることを特徴とする半導体デバイス試験方法を提供する。
25

半導体デバイス試験方法は、出力データの値の変化点に基づいて、出力データにおけるグリッチの有無を検出するグリッチ検出段階を更に備えてよい。

尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。

図面の簡単な説明

5 図 1 は、本発明に係る試験装置 100 の構成の一例を示す。

図 2 は、半導体デバイス試験装置 100 の処理部 120 及び判定部 110 の詳細な構成の一例を示す。

図 3 は、第 2 マルチストローブ発生器 30 が発生する第 2 マルチストローブの一例を示す。

10 図 4 は、第 2 マルチストローブ発生器 30 が発生する第 2 マルチストローブの他の例を示す。

図 5 は、信号読取回路 40 及び比較判定手段 50 の構成の一例を示す。

図 6 は、変換手段 31 の動作アルゴリズムを示す。

図 7 は、タイミング選択回路 33 の構成の一例を示す。

15 図 8 は、第 2 マルチストローブ発生器 30 の変形実施例を示す。

図 9 は、処理部 120 及び判定部 110 の構成の他の例を示す。

図 10 は、データストローブ番号変換手段 31D 及び基準ストローブ番号変換手段 31R の動作アルゴリズムを示す。

図 11 は、位相比較部 60 の構成の一例を示す。

20 図 12 は、位相比較部 60 における演算の一例を示す。

図 13 は、位相比較部 60 における演算の他の例を示す。

図 14 は、良否判定手段 70 とスペック設定器 71 の構成の一例を示す。

図 15 は、処理部 120 及び判定部 110 の変形実施例を示す。

図 16 は、メモリ 80 が格納する参照表の一例を示す。

25 図 17 は、処理部 120 及び判定部 110 の構成の他の例を示す。

図 18 は、グリッチ検出部 140 の構成の一例を示す。

図 19 は、プライオリティエンコーダ 144 の構成の一例を示す。

図20は、図19に示したプライオリティエンコーダ144が受け取るデジタル信号と、出力するデジタル信号の一例を示す。

図21は、検出器146の構成の一例を示す。

図22は、メモリ128が格納するデータの処理及びデータ構成の一例を示す。

図23は、本発明に係る半導体デバイス試験方法の一例のフローチャートを示す。

図24は、本発明に係る半導体デバイス試験方法の他の例のフローチャートを示す。

図25は、従来の半導体デバイス試験装置の構成を示す。

図26は、メモリの読み出し時の様子を示す。

図27は、各半導体デバイス毎に基準クロックDQS1、DQS2、DQS3…の位相に差が発生する現象を示す。

図28は、従来用いられている基準クロックDQSの立上りおよび立下りのタイミングを測定するための部分を示す。

図29は、DQSに対するストローブの位相の一例を示す。

発明を実施するための最良の形態

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図1は、本発明に係る半導体デバイス試験装置100の構成の一例を示す。半導体デバイス試験装置100は、半導体デバイス(DUT)108を試験するための試験パターンを生成するパターン発生部102と、試験パターンを整形し、半導体デバイス108に供給する波形整形部104と、半導体デバイス108が当該試験パターンに基づいて出力する出力データを処理する処理部120と、処理部120が処理した出力データと、パターン発生部102が試験パターンに基づいて生成し

た期待値信号とに基づいて、半導体デバイス 108 の良否を判定する判定部 110 とを備える。

パターン発生部 102 は、例えば利用者が生成した試験プログラムに基づいた試験パターンを生成し、波形整形部 104 に供給する。また、パターン発生部 102 は、生成した試験パターンに基づいて、半導体デバイス 108 が当該試験パターンを受け取った場合に出力するべき期待値信号を生成する。波形整形部 104 は、受け取った試験パターンを整形し、半導体デバイス 108 に供給する。例えば、波形整形部 104 は、利用者が生成した試験プログラムに基づいて、試験パターンを遅延させ、所望のタイミングで半導体デバイス 108 に試験パターンを供給する。

処理部 120 は、半導体デバイス 108 が、入力された試験パターンに基づいて出力する出力データ、及び出力データの受け渡しのタイミングを定める信号であって、半導体デバイス 108 が出力データに付随して出力する基準クロック (DQS) を受け取り、受け取った信号に所定の処理を施し、判定部 110 に供給する。判定部 110 は、処理部 120 から受け取った信号と、パターン発生部 102 から受け取った期待値信号とに基づいて、半導体デバイス 108 の良否を判定する。例えば、判定部 110 は、処理部 120 から受け取った信号と、パターン発生部 102 から受け取った期待値信号とが一致した場合に、半導体デバイス 108 を良品と判定する。以下、処理部 120 及び判定部 110 の構成及び動作について詳細に説明する。

図 2 は、半導体デバイス試験装置 100 の処理部 120 及び判定部 110 の詳細な構成の一例を示す。処理部 120 は一例として、基準クロック DQS を出力するピンに対してレベル比較器 10 と、基準位相計測部 172 と、基準位相記憶部とを有する。当該基準位相計測部 172 は、第 2 マルチストローブ発生器 30 と、複数の信号読取回路 40 と、比較判定手段 50 と、比較判定手段 50 の判定結果をマルチストローブのストローブ番号に変換する変換手段 31 とを有する。基準位相計測部 172 は、出力データの受け渡しのタイミングを定める信号であって、半導体デバイス 108 が、出力データに付随して出力する基準クロック DQS の、出力タイミングを計測する。

本例において、第2マルチストローブ発生器30は、遅延時間がわずかずつ異なる値に設定された複数の遅延素子DY1、DY2、DY3、DY4、DY5…、DYN（ただしNは整数）を有する。第2マルチストローブ発生器30は、複数の遅延素子のそれぞれにタイミングストローブを供給し、複数の遅延素子がそれぞれ遅延させて出力するタイミングストローブに基づいて、第2マルチストローブを発生する。当該タイミングストローブは、例えばパルス信号であってよい。第2マルチストローブ発生器30は、基準クロックDQSに対して、わずかずつ位相の異なる複数のストローブを有する第2マルチストローブを発生する。各遅延素子DY1、DY2、DY3、DY4、DY5…、DYNの遅延時間に例えば100PS（ピコ秒）ずつの時間差を持たせることにより、100PSの時間差を持つ第2マルチストローブを発生させることができる。また、マルチストローブ発生器30は、後述する第1マルチストローブ発生器154（図18参照）と同様に、継続接続された複数の遅延素子を有してよい。

信号読取回路40及び比較判定手段50は、第2マルチストローブ発生器30が発生した第2マルチストローブに基づいて、基準クロックDQSの値の変化点を検出する。変換手段31は、基準クロックDQSの値の変化点を検出した第2マルチストローブの、いずれのストローブが基準クロックDQSの値の変化点を検出したかを示すストローブ番号を、メモリ32に供給する。例えば、第2マルチストローブを構成する複数のストローブに対して、位相の早いストローブから昇順に番号が与えられ、変換手段31は、基準クロックDQSの値の変化点を検出したストローブの番号をメモリ32に供給する。基準位相計測部172は、基準クロックDQSの値の変化点を検出した第2マルチストローブのストローブ番号に基づいて、基準クロックDQSの出力タイミングを算出してよい。

基準位相記憶部は、図2におけるメモリ32であってよく、基準位相計測部172が計測した基準クロックDQSの出力タイミングを記憶する。本例において、メモリ32は、基準クロックDQSの出力タイミングとして、変換手段31が変換したストローブ番号を記憶する。つまり、基準位相記憶部であるメモリ32は、基準

クロックDQSの値の変化点を検出した第2マルチストローブのストローブ番号を格納する。

また、処理部120は、タイミング選択回路33、及び第1マルチストローブ発生器34を更に有する。タイミング選択回路33は、テスト時にメモリ32から読み出したストローブ番号から、第1マルチストローブ発生器34が発生する第1マルチストローブSTBの発生タイミングを選択して出力する。第1マルチストローブ発生器34は、タイミング選択回路33で選択したタイミングで第1マルチストローブSTBを発生する。本例において、第1マルチストローブ発生器34は、第2マルチストローブ発生器30と同一又は同様の機能及び構成を有する。また、判定部110は一例として、信号読取回路11と、論理比較器12と、不良解析メモリ18とを有する。信号読取回路11及び論理比較器12は、図28に関連して説明した信号読取回路11及び論理比較器12と同一又は同様の機能及び構成を有する。信号読取回路11は、第1マルチストローブSTBのそれぞれのストローブのタイミングにおける、半導体デバイス108の出力信号の値を検出する。論理比較器12は、信号読取回路11が検出した出力信号の値と、期待値とを比較する。不良解析メモリ18は、論理比較器12が、出力信号と期待値とを比較した結果を格納する。図1に関連して説明したパターン発生部102は、試験パターンに基づく当該期待値を論理比較器12に供給してよい。

図3は、第2マルチストローブ発生器30が発生する第2マルチストローブの一例を示す。テストサイクルTDの所定の位相位置から例えば100PSずつ、位相差が与えられた第2マルチストローブP1、P2、P3、P4…、Pn（ただし nは整数）が信号読取回路40の各回路TC1、TC2、TC3、TC4、TC5…、TCn（ただし nは整数）のタイミング入力端子に与えられる。本例において、第2マルチストローブの相数を6、すなわちn=6として説明する。また、本例では、基準クロックDQSの立上がりのタイミングを測定する例について説明する。

信号読取回路40の各回路TC1～TC6は、それぞれの入力端子において、レベル比較器10からレベル比較結果を受け取る。本例において、信号読取回路40

の各回路 T C 1～T C 6 は、それぞれの入力端子において、レベル比較器 1 0 の、H論理側のレベル比較を行う電圧比較器 C P 1 の出力を受けとる。電圧比較器 C P 1 は、基準クロック D Q S の電圧レベルが、比較電圧 V O H より高い場合、H論理を出力し、基準クロック D Q S の電圧レベルが、比較電圧 V O H より低い場合に L 論理を出力する。

図 3 A は、半導体デバイス 1 0 8 が出力する基準クロック D Q S の波形の一例を示す。図 3 A において、横軸は時間軸であり、縦軸は電圧レベルを示す。図 3 B は、第 2 マルチストローブ発生器 3 0 が発生する、第 2 マルチストローブの各ストローブのタイミングの一例を示す。図 3 B において、横軸は図 3 A における時間軸と同一の時間軸である。信号読取回路 4 0 の各回路 T C 1～T C 6 は、第 2 マルチストローブの、それぞれ対応するストローブのタイミングにおける電圧比較器 C P 1 の出力を検出し、比較判定手段 5 0 に検出結果を供給する。

比較判定手段 5 0 は、信号読取回路 4 0 の各回路 T C 1～T C 6 にそれぞれ対応した判定器 P F 1～P F 6 を有する。判定器 P F 1～P F 6 は、それぞれ期待値（本例においては H 論理）と、信号読取回路 4 0 の回路 T C 1～T C 6 のうち対応する回路の検出結果とを比較する。判定器 P F 1～P F 6 は、対応する回路 T C 1～T C 6 の出力と、期待値とが一致する場合、当該一致を表す H 論理を出力する。本例において、判定器 P F 1～P F 6 は、それぞれの判定結果と、前段の判定器（対応する第 2 マルチストローブのストローブ番号が一つ若い番号の判定器）の判定結果とを比較し、自己の判定結果と前段の判定結果とが不一致である場合に、基準クロック D Q S の値の変化点を検出したことを示す H 論理を出力する。つまり、判定器 P F 1～P F 6 は、対応する第 2 マルチストローブのタイミングにおいて、基準クロック D Q S の値の変化点を検出した場合に、H 論理を出力する。

図 3 A 及び図 3 B に示す、基準クロック D Q S 及び第 2 マルチストローブのタイミングの例では、比較判定手段 5 0 は、図 3 C に示す信号を変換手段 3 1 に供給する。つまり、本例において、比較判定手段 5 0 は、図 3 B の P 4 で示すストローブのタイミングで基準クロック D Q S の値の変化点、すなわち波形の立上がりを検出

し、P 4 で示すストローブに対応する判定器 P F 4 が H 論理を変換手段 3 1 に供給する。

図 4 は、第 2 マルチストローブ発生器 3 0 が発生する第 2 マルチストローブの他の例を示す。本例では、基準クロック D Q S の立上がりのタイミングを測定する例について説明する。図 4 A は、図 3 A と同様に、半導体デバイス 1 0 8 が出力する基準クロック D Q S の波形の一例を示す。図 4 B は、図 3 B と同様に、第 2 マルチストローブ発生器 3 0 が発生する、第 2 マルチストローブの各ストローブのタイミングの一例を示す。

基準クロック D Q S の波形の立下り側のタイミングを測定する構成は図 2 では省略しているが、その構成は図 2 における、基準クロック D Q S の波形の立上がり側のタイミングを測定する構成と同様の構成を有する。つまり、処理部 1 2 0 は、基準クロック D Q S の立上がりを検出するための基準位相計測部 1 7 2 と、基準クロック D Q S の立下りを検出するための基準位相計測部 1 7 2 を有してよい。また、処理部 1 2 0 は、基準クロック D Q S の立上がり及び立下りを検出する基準位相計測部 1 7 2 を有してもよい。この場合、信号読取回路 4 0 の各回路及び比較判定手段 5 0 の判定器は、後述する構成（図 5 参照）を有することが好ましい。

基準クロック D Q S の立下りを検出するための基準位相計測部 1 7 2 の、信号読取回路 4 0 の各回路 T C 1 ～ T C 6 は、第 2 マルチストローブの、それぞれ対応するストローブのタイミングにおける電圧比較器 C P 2 の出力を検出し、比較判定手段 5 0 に検出結果を供給する。

比較判定手段 5 0 は、信号読取回路 4 0 の各回路 T C 1 ～ T C 6 にそれぞれ対応した判定器 P F 1 ～ P F 6 を有する。判定器 P F 1 ～ P F 6 は、それぞれ期待値（本例においては L 論理）と、信号読取回路 4 0 の回路 T C 1 ～ T C 6 のうち対応する回路の検出結果とを比較する。判定器 P F 1 ～ P F 6 は、対応する回路 T C 1 ～ T C 6 の出力と、期待値とが一致する場合、当該一致を表す H 論理を出力する。本例において、判定器 P F 1 ～ P F 6 は、それぞれの判定結果と、前段の判定器（対応する第 2 マルチストローブのストローブ番号が一つ若い番号の判定器）の判定結果

とを比較し、自己の判定結果と前段の判定結果とが不一致である場合に、基準クロックDQSの値の変化点を検出したことを示すH論理を出力する。つまり、判定器PF1～PF6は、対応する第2マルチストローブのタイミングにおいて、基準クロックDQSの値の変化点を検出した場合に、H論理を出力する。

5 図4A及び図4Bに示す、基準クロックDQS及び第2マルチストローブのタイミングの例では、比較判定手段50は、図4Cに示す信号を変換手段31に供給する。つまり、本例において、比較判定手段50は、図4BのP4で示すストローブのタイミングで基準クロックDQSの値の変化点、すなわち波形の立下がりを検出し、P4で示すストローブに対応する判定器PF4がH論理を変換手段31に供給する。

10 図5は、信号読取回路40及び比較判定手段50の構成の一例を示す。本例では、信号読取回路40の回路TC4及び比較判定手段50の判定器PF4の構成の一例を示す。信号読取回路の各回路TC1～TCnは、本例において説明するTC4と同様の構成を有してよい。また、比較判定手段50の各判定器PF1～PFnは、本例において説明するPF4と同様の構成を有してよい。

15 回路TC4は、回路182a及び回路182bを有する。回路182aは、レベル比較器10の電圧比較器CP1が出力する信号を受け取る。また、回路182bは、レベル比較器10の電圧比較器CP2が出力する信号を受け取る。また、回路182aは、例えば図3bに示したような、第2マルチストローブのストローブP4を受け取り、ストローブP4のタイミングにおける電圧比較器CP1の出力を検出し、判定器PF4に検出結果を供給する。また、回路182bは、例えば図4bに示したような、第2マルチストローブのストローブP4'を受け取り、ストローブP4'のタイミングにおける電圧比較器CP2の出力を検出し、判定器PF4に検出結果を供給する。

20 判定器PF4は、図5に示すように、ゲートG1～G4を有する。ゲートG1は、期待値EXPと、回路182aの出力とを比較する。ゲートG1は、回路182aの出力と、期待値EXPとの論理積を出力する論理積回路であってよい。本例にお

いて、基準クロックDQSの立上がりを検出する場合、期待値EXPとしてH論理が与えられ、基準クロックDQSの立下がりを検出する場合、期待値EXPとしてL論理が与えられる。つまり、期待値EXPにH論理が設定されることにより、ゲートG1が有効となり、ゲートG1は回路182aの出力がL論理からH論理に反転するか否かを監視する。ゲートG2は、回路182bの出力と、期待値EXPとを比較する。ゲートG1は、回路182bの出力と、期待値EXPの反転信号との論理積を出力する論理積回路であってよい。

また、ゲートG3は、ゲートG1、G2の出力の論理和を出力する。ゲートG4は、ゲートG3の出力と、前段の判定器のゲートG3の出力との不一致を検出する。

本例において、PF4のゲートG4は、PF4のゲートG3の出力と、PF3のゲートG3の出力との不一致を検出する。基準クロックDQSの立上りのタイミングは、電圧比較器CP1と、回路182aと、ゲートG1と、ゲートG3と、ゲートG4とを通じる経路で検出することができる。同様に、基準クロックの立下がりのタイミングは、電圧比較器CP2と、回路182bと、ゲートG2と、ゲートG3と、ゲートG4とを通じる経路で検出することができる。以下、基準クロックDQSの立上がりを検出する場合の、判定器PF4の動作について説明する。

回路182aがH論理を出力すると、ゲートG1はH論理を出力する。ゲートG1が出力したH論理は、ゲートG3を通してゲートG4に供給される。ゲートG4は例えば排他的論理和回路であって、その一方の入力端子には前段の判定器PF3のゲートG3の出力が供給される。前段の判定器PF3のゲートG3の出力がH論理でなく、判定器PF4のゲートG4の出力がH論理である場合に、ゲートG4はH論理を出力する。ゲートG4の出力は、図2に示す変換手段31に供給される。

また、ゲートG3の出力は、次段の判定器PF5のゲートG4に供給される。次段の回路TC5における回路182aはH論理を判定器PF5に供給し、判定器PF4のゲートG3はH論理を判定器PF5に供給する。このため、判定器PF5のゲートG4は不一致を検出せず、判定器PF5のゲートG4は一致を表すL論理を出力する。

以上説明したように、基準クロックDQSのレベルがレベル比較のために設けた比較電圧VOHを越えた時点から、最初にストローブを受け取った判定器のみがH論理を出力することになる。尚、本例において初段の判定器PF1の不一致検出ゲートG4には前段のゲートG3の出力としてL論理を与える。これにより、信号読取り回路TC1がH論理を出力した場合、判定器PF1のゲートG4はH論理の不一致を検出し、当該不一致を表すH論理を出力する。つまり、テストサイクルTDの初期において基準クロックDQSが立上ったことを検出する。以上、比較判定手段50が、基準クロックの立上がりのタイミングを検出する場合の動作について説明したが、比較判定手段50が基準クロックの立下がりを検出する場合も、同様の動作により基準クロックの立下がりを検出することができる。

変換手段31は各判定器PF1、PF2、PF3、PF4、PF5…、PFnの比較判定結果を取り込んで、可及的に小さいビット数のデータに変換する。例えば、変換手段31は、判定器PF1、PF2、PF3、PF4、PF5…、PFnの出力の出力をnビットの信号として受け取り、受け取った信号に基づいて、出力がH論理である判定器の番号を示すデジタル信号を生成する。つまり、変換手段31は、対応する判定器PF1～PFnの出力がH論理である、第2マルチストローブのストローブ番号を示すデジタル信号を生成する。変換手段31が生成するデジタル信号は、基準クロックDQSの値の変化点を検出したストローブ番号を示す。

図6は、変換手段31の動作アルゴリズムを示す。第2マルチストローブは、半導体デバイス108のスペックに対して、測定精度を十分満足することのできるストローブ間隔のストローブを有することが望ましい。また、信号読取り回路40及び比較判定手段50は、第2マルチストローブの各ストローブにそれぞれ対応する回路TC1、TC2、…、TCn及び判定器PF1、PF2、…、PFnを有することが望ましい。本例においては、比較判定手段50が、8個の判定器PF1～PF8を有する場合について説明する。

まず、8個の判定器PF1～PF8の何れか一つがH論理（図では1で示す）を出力する。変換手段31は、判定器PF1～PF8の出力信号を、8ビットの信号

として受け取る。例えば、図6に示すように、基準クロックの値の変化点を、判定器P F 7が検出した場合、変換手段3 1は、0 1 0 0 0 0 0 0、で表されるデジタル信号を受け取る。変換手段3 1は、受け取ったデジタル信号において、1を示すビットのビット位置を1～8の数値に変換し、更にその数値から「1」を減算する。例えば、変換手段3 1は、0 1 0 0 0 0 0 0、で表されるデジタル信号を受け取った場合、1を示すビット位置として数値7を検出し、検出した数値7から、1を減算した値である数値6を算出する。

次に、変換手段3 1は、算出した数値を、例えば4ビットの数値データD 0～D 7に変換する。例えば、変換手段3 1は、数値6を算出した場合、数値6を4ビットの数値データD 6（0 1 1 0）に変換する。4ビットの数値データF 0～F 7はマルチストローブP 1～P 8の位相順序を表わすストローブ番号として取り扱うことができる。変換手段3 1は、当該ストローブ番号を示す数値データD 0～D 7を、メモリ3 2に格納する。このように、例えば8ビットの比較判定結果を4ビットのストローブ番号データに変換することにより、メモリ3 2の記憶容量を小さくできる利点が得られる。

図7は、タイミング選択回路3 3の構成の一例を示す。本例において、タイミング選択回路3 3は、第1マルチストローブS T Bの発生タイミングを格納したタイミングメモリ3 3 Aと、タイミングメモリ3 3 Aに格納した発生タイミングの何れかをメモリ3 2が格納した判定結果に基づいて選択するセレクタ3 3 Bとを有する。タイミングメモリ3 3 Aは、例えば2 0 0 P S、3 0 0 P S、4 0 0 P S、5 0 0 P S…の16種類の時間値を格納する。当該時間値は各テストサイクルT Dの初期位相位置からの時間値に対応し、測定した基準クロックD Q Sの立上りまたは立下りのタイミングを示す。タイミングメモリ3 3 Aが格納した時間値で示すタイミングが、半導体デバイス1 0 8の出力データの変化点を検出するための第1マルチストローブS T Bの基準位相位置となる。セレクタ3 3 Bは、当該時間値の何れかを、メモリ3 2が格納した判定結果に基づいて選択し、選択した当該時間値を第1マルチストローブ発生器3 4に供給する。

第1マルチストローブ発生器34は、タイミング選択回路33から受け取った時間値に、半導体デバイス108の出力データの値の変化点までの時間（予定値）を加算または減算し、演算結果に基づくタイミングで第1マルチストローブＳＴＢを発生し、この第1マルチストローブＳＴＢを信号読取回路11に供給する。信号読取回路11は、受け取った第1マルチストローブＳＴＢのそれぞれのストローブのタイミングで、半導体デバイス108が出力する出力データの値を検出する。半導体デバイス試験装置100は、信号読取回路11が検出した当該出力データの値に基づいて、半導体デバイス108の良否を判定する。

第1マルチストローブ発生器34は、第2マルチストローブ発生器30と同様の構成を有してよく、基準位相記憶部であるメモリ32が格納した、第2マルチストローブのストローブ番号に基づいて、複数のストローブを有する第1マルチストローブを発生してよい。前述したように、第1マルチストローブ発生器34は、タイミング選択回路33から入力された時間値と、半導体デバイス108の出力データの値の変化点までの予定時間とにに基づいて、第1マルチストローブの位相を定めてよい。第1マルチストローブ発生器34は、半導体デバイス108の出力データに対して、わずかずつ位相の異なる複数のストローブを有する第1マルチストローブを発生し、半導体デバイス試験装置100は、第1マルチストローブのそれぞれのストローブの位相における、半導体デバイス108の出力データの値を検出し、出力データの立上がり、又は立下がりを検出する。

半導体デバイス108において、基準クロックDQSの立上り又は立下りのタイミングから、半導体デバイス108出力する出力データの値の変化点までの時間の設計値は、予め定められている。従って、基準クロックDQSの立上り及び立下りのタイミングを予め測定し、当該タイミングを既知の値にしておくことにより、出力データの値の変化点の位相の概略値を容易に推測することができる。本例における半導体デバイス試験装置100は、基準クロックDQSの立上り及び立下りのタイミングをまず検出し、検出した当該タイミングに基づいて、出力データの値の変化点を検出するための第1マルチストローブＳＴＢの発生タイミング及び発生範囲

を定めることにより、効率よく出力タイミングの値の変化点を検出することができる。

図8は、第2マルチストローブ発生器30の変形実施例を示す。本例において、第2マルチストローブ発生器30は、継続接続された互いに等しい遅延時間を持つ遅延素子DY1、DY2、DY3…、DYnを有する。第2マルチストローブ発生器30は、継続接続された各遅延素子DY1、DY2、DY3…、DYnの各出力信号に基づいて、わずかずつ位相の異なる複数のストローブを有する第2マルチストローブを発生する。

本例における半導体デバイス試験装置100によれば、図3及び図4に示した第2マルチストローブP1、P2、P3、P4、P5…、Pn及びP1'、P2'、P3'、P4'、P5'…、Pn'を用いることにより、1テストサイクルTDの時間内で基準クロックDQSの立上がり又は立下がりのタイミングを測定するため、従来と比較して極めて短時間に基準クロックDQSの立上がり又は立下がりのタイミングを測定することができる。

図9は、処理部120及び判定部110の構成の他の例を示す。処理部120は、レベル比較器10と、出力データ変化点検出部176と、データストローブ番号変換手段31Dと、位相比較部60と、基準クロック変化点検出部178と、基準ストローブ番号変換手段31Rとを有する。また、判定部110は、スペック設定器71及び良否判定手段70を有する。図9において、図2と対応する部分には同一符号を付して示す。

出力データ変化点検出部176及び基準クロック変化点検出部178は、信号読取回路40及び比較判定手段50を有する。出力データ変化点検出部176は、第1マルチストローブに基づいて、出力データの波形の立上がり又は立下がりのタイミングを検出する。また、基準クロック変化点検出部178は、基準クロックDQSの波形の立上がり又は立下がりのタイミングを検出する。

本例において、レベル比較器10は、半導体デバイス108が出力する出力データD0、D1、…、Dn、及び基準クロックDQSと、基準電圧VOH又はVOL

とをレベル比較する。レベル比較器 10 は、レベル比較結果を信号読取回路 40 に供給する。レベル比較器 10 は、図 2 に関連して説明したレベル比較器 10 と同一又は同様の機能及び構成を有してよい。

信号読取回路 40 は、基準クロック DQS 及び半導体デバイス 108 の出力データ D0、D1、…、Dn の値を、第 1 マルチストローブ発生器 34 又は第 2 マルチストローブ発生器 30 が発生した第 1 マルチストローブ又は第 2 マルチストローブのタイミングに基づいて検出する。信号読取回路 40 は、図 2 に関連して説明した信号読取回路 40 と同一又は同様の機能及び構成を有してよい。また、本例において、処理部 120 は、第 1 マルチストローブを発生する第 1 マルチストローブ発生器 34 と、第 2 マルチストローブを発生する第 2 マルチストローブ発生器 30 とを有していたが、他の例においては、処理部 120 は、第 1 マルチストローブ及び第 2 マルチストローブを発生するマルチストローブ発生器を有してよい。

比較判定手段 50 は、信号読取回路 40 が検出した出力信号及び基準クロック DQS の値に基づいて、出力信号及び基準クロックの値の変化点を検出する。比較判定手段 50 は、図 2 に関連して説明した比較判定手段 50 と同一又は同様の機能及び構成を有してよい。

図 9において、処理部 120 は、半導体デバイスの出力データ D0、D1、…、Dn の値を、第 1 マルチストローブ発生器 34 が発生する第 1 マルチストローブに基づいて測定する。また、処理部 120 は、基準クロック DQS の値を、第 2 マルチストローブ発生器 30 が発生する第 2 マルチストローブに基づいて測定する。第 1 マルチストローブ発生器 34 及び第 2 マルチストローブ発生器 30 は、同一又は同様の機能及び構成を有してよい。例えば、第 1 マルチストローブ発生器 34 及び第 2 マルチストローブ発生器 30 のそれぞれは、縦続接続された複数の遅延素子を有し、縦続接続された複数の遅延素子にストローブを供給し、複数の遅延素子がそれぞれ遅延させて出力するストローブに基づいて、第 1 マルチストローブ又は第 2 マルチストローブを発生する。

比較判定手段 50 は、信号読取回路 40 から出力データ及び基準クロック DQS

の値を受け取り、受け取った信号に基づいて、マルチストローブの中のいずれの相のストローブにおけるタイミングで、データ D₀、D₁、…、D_n 及び基準クロック DQS の値が変化したかを判定する。

比較判定手段 50 は、第 1 マルチストローブのそれぞれのストローブの位相においてデジタルデータに変換された、半導体デバイス 108 の出力データの値を検出し、第 1 マルチストローブのうちの第 1 のストローブの位相における出力データの値と、第 1 のストローブに隣接する第 2 のストローブの位相における出力データの値とが異なる場合に、第 1 のストローブの位相を出力データの値の変化点として検出する。例えば、比較判定手段 50 は、図 2 に関連して説明した比較判定手段 50 と同様の方法で、出力データの値の変化点を検出する。

また、比較判定手段 50 は、第 2 マルチストローブのそれぞれのストローブの位相におけるデジタルデータに変換された、基準クロック DQS の値を検出し、第 2 マルチストローブのうちの第 3 のストローブの位相における出力データの値と、第 3 のストローブに隣接する第 4 のストローブの位相における出力データの値とが異なる場合に、第 3 のストローブの位相を出力データの値の変化点として検出する。例えば、比較判定手段 50 は、図 2 に関連して説明した比較判定手段 50 と同様の方法で、基準クロック DQS の値の変化点を検出する。

判定部 110 は、出力データの値の変化点の位相と、基準クロック DQS の値の変化点の位相に基づいて、電子デバイス 108 の良否を判定する。また、比較判定手段 50 において、図 5 において説明した場合と同様に、信号の変化点を検出したストローブに対応する判定器のみが優先的に「1」を出力する。

データストローブ番号変換手段 31D は、どの位相におけるストローブが出力データ D₀、D₁、…、D_n の値の変化点を検出したかを、比較判定手段 50 が判定した判定結果を受け取る。本例において、データストローブ番号変換手段 31D は、図 2 に関連して説明した変換手段 31 と同様に、比較判定手段 50 の判定器 P_{F1} ~ P_{Fn} のそれぞれから、デジタル信号を受け取り、受け取ったデジタル信号に基づいて、変化点を検出したストローブ番号 DN0 を示すデジタル信号を生成

する。

基準ストローブ番号変換手段 3 1 R は、どの位相におけるストローブが基準クロック DQS の値の変化点を検出したかを、比較判定手段 5 0 が判定した判定結果を受け取る。本例において、基準ストローブ番号変換手段 3 1 R は、図 2 に関連して説明した変換手段 3 1 と同様に、比較判定手段 5 0 の判定器 P F 1 ~ P F n のそれぞれから、デジタル信号を受け取り、受け取ったデジタル信号に基づいて、変化点を検出したストローブ番号 RN 0 を示すデジタル信号を生成する。

図 1 0 は、データストローブ番号変換手段 3 1 D 及び基準ストローブ番号変換手段 3 1 R の動作アルゴリズムを示す。本例において、データストローブ番号変換手段 3 1 D 及び基準ストローブ番号変換手段 3 1 R は、図 6 に関連して説明した変換手段 3 1 と同一又は同様のアルゴリズムに基づいて動作してよい。データストローブ番号変換手段 3 1 D 及び基準ストローブ番号変換手段 3 1 R は、比較判定手段 5 0 が H 論理（図 1 0 においては H 論理を 1 で示す）を出力したビット位置を、数値データ F 1 ~ F 8 に変換する。つまり、データストローブ番号変換手段 3 1 D 及び基準ストローブ番号変換手段 3 1 R は、数値データ F 1 ~ F 8 を、出力データの値の変化点を検出したデータストローブ番号 DN 0 と、基準クロック DQS の値の変化点を検出した基準ストローブ番号 RN 0 として出力する。位相比較部 6 0 （図 9 参照）は、データストローブ番号 DN 0 と、基準ストローブ番号 RN 0 とに基づいて、出力データの値の変化点の位相と、基準クロックの値の変化点の位相との位相差を検出する。

図 1 1 は、位相比較部 6 0 の構成の一例を示す。本例において、位相比較部 6 0 は、デジタル減算器を有する。図 1 1 に示すように、位相比較部 6 0 は、デジタル減算器のプラス入力端子側にデータストローブ番号 DN 0 を入力し、マイナス入力端子側に基準ストローブ番号 RN 0 を入力する。デジタル減算器は、データストローブ番号 DN 0 から、基準ストローブ番号 RN 0 を減算した値を、良否判定手段 7 0 に供給する。

図 1 2 は、位相比較部 6 0 における演算の一例を示す。図 1 2 に示すように、比

較判定手段 50 が、出力データの値の変化点の検出結果として、00100000、
で表されるディジタル信号を出力した場合、データストローブ番号変換手段 31D
は、データストローブ番号 DN0 として 6 の数値を示すディジタル信号、0110、
を出力する。また、比較判定手段 50 が、基準クロック DQS の値の変化点の検出
5 結果として、00000100、で表されるディジタル信号を出力した場合、基準
ストローブ番号変換手段 31R は、基準ストローブ番号 RN0 として 3 の数値を示
すディジタル信号、0011、を出力する。位相比較部 60 は、データストローブ
番号 DN0 から、基準ストローブ番号 RN0 を減算した結果である、3 の数値を示
すディジタル信号を、良否判定手段 70 に供給する。

10 図 13 は、位相比較部 60 における演算の他の例を示す。図 13 に示すように、
比較判定手段 50 が、出力データの値の変化点の検出結果として、00000100、
で表されるディジタル信号を出力した場合、データストローブ番号変換手段 31D
は、データストローブ番号 DN0 として 3 の数値を示すディジタル信号、00
11、を出力する。また、比較判定手段 50 が、基準クロック DQS の値の変化点
15 の検出結果として、01000000、で表されるディジタル信号を出力した場合、
基準ストローブ番号変換手段 31R は、基準ストローブ番号 RN0 として 7 の数値
を示すディジタル信号、0111、を出力する。位相比較部 60 は、データストロ
ーブ番号 DN0 から、基準ストローブ番号 RN0 を減算した結果である、-4 の数
値を示すディジタル信号を、良否判定手段 70 に供給する。比較判定手段 50 は、
20 演算結果を例えば 2 進数化したディジタル信号として、良否判定手段 70 に供給し
てよい。

図 14 は、良否判定手段 70 とスペック設定器 71 の構成の一例を示す。良否判
定手段 70 は、出力データ変化点検出部 176 が検出した、出力データの波形の立
上がり又は立下がりのタイミングと、基準クロック変化点検出部 178 が検出した、
25 基準クロック DQS の波形の立上がり又は立下がりのタイミングとに基づいて、半
導体デバイス 108 の良否を判定してよい。例えば、良否判定手段 70 は、出力デ
ータ変化点検出部 176 が検出した、出力データの波形の立上がり又は立下がりの

タイミングと、基準クロック変化点検出部 178 が検出した、基準クロック DQS の波形の立上がり又は立下がりのタイミングとの位相差が、予め定められた範囲内で有るか否かに基づいて、半導体デバイス 108 の良否を判定してよい。

本例において、スペック設定器 71 は、レジスタ G1 及びレジスタ G2 を有する。

5 レジスタ G1 及び G2 は、半導体デバイス 108 の、基準クロック DQS の値の変化点と、出力信号の値の変化点との位相差に関するスペックに基づいた値を格納してよい。例えば、利用者が被試験半導体デバイスに対応した仕様の設定値を設定する。本例では、レジスタ G1 が 5 の値を示すデータを格納し、レジスタ G2 が 0 の値を示すデータを格納する場合について説明する。

10 良否判定手段 70 は、一例として減算器 U1、減算器 U2、エンコーダ E1、エンコーダ E2、及びゲート OR を有する。減算器 U1 は、位相比較部 60 が output する比較結果と、スペック設定器 71 のレジスタ G1 が格納した設定値を受け取る。減算器 U1 は、レジスタ G1 が格納した設定値から、位相比較器 60 における比較結果を減算する。例えば、レジスタ G1 が 5 の値を示すデータを格納し、位相差比較器 60 が 3 の値を示すデータを出力した場合、減算器 U1 は、2 の値を示すデータをエンコーダ E1 に供給する。

15 減算器 U2 は、位相差比較部 60 が output する比較結果と、スペック設定器 71 のレジスタ G2 が格納した設定値を受け取る。減算器 U2 は、位相比較器 60 における比較結果から、レジスタ G1 が格納した設定値を減算する。例えば、レジスタ G2 が 0 の値を示すデータを格納し、位相比較器 60 が 3 の値を示すデータを出力した場合、減算器 U2 は、3 の値を示すデータをエンコーダ E2 に供給する。

20 エンコーダ E1 及び E2 は、それぞれ対応する減算器 U1 又は U2 の出力が 0 又は正の値を示す場合、L論理（図 14 では 0 で示す）を出力し、対応する減算器 U1 又は U2 の出力が負の値を示す場合、H論理（図 14 では 1 で示す）を出力する。

25 ゲート OR は、エンコーダ E1 が output するデータと、エンコーダ E2 が output するデータとの論理和を、半導体デバイス 108 の良否判定結果として出力する。判定部 110 は、ゲート OR の出力が 0 の場合、半導体デバイス 108 をパス（良）と判

定し、ゲートORの出力が1の場合、フェイル（不良）と判定する。例えば、位相比較器60が3を示すデータを出力し、レジスタG1が5を示すデータを格納し、レジスタG2が0を示すデータを格納する場合、エンコーダE1及びE2は、共にL論理を出力する。ゲートORは、L論理を出力し、判定部110は、半導体デバイス108をパス（良）と判定する。つまり、本例において、判定部110は、出力データの値の変化点を検出した、第1マルチストローブのストローブ番号と、基準クロックの値の変化点を検出した、第2マルチストローブのストローブ番号との番号差が、予め定められた範囲で有るか否かに基づいて、半導体デバイスの良否を判定する。本例において、レジスタG1は、出力データの値の変化点と、基準クロックの値の変化点との位相差の上限値を格納し、レジスタG2は、出力データの値の変化点と、基準クロックの値の変化点との位相差の下限値を格納する。判定部110は、位相比較部60が検出した、出力データの値の変化点と、基準クロックの値の変化点との位相差が、当該上限値と当該下限値との間の値である場合に、半導体デバイス108をパス（良）と判定する。

図15は、処理部120及び判定部110の变形実施例を示す。図15において、図9と同一の符号を付したものは、図9に関連して説明したものと同一又は同様の機能及び構成を有してよい。処理部120は、図9に関連して説明した処理部120と同一又は同様の構成を有する。また、判定部110は、データストローブ番号変換手段31Dの出力と、基準ストローブ番号変換手段31Rの出力との組み合わせに基づいて、半導体デバイス108の良否を判定するための参照表を格納するメモリ80を有する。判定部110は、データストローブ番号変換手段31Dの出力と、基準ストローブ番号変換手段31Rの出力とにに基づいて参照表を参照し、参照結果を半導体デバイス108の良否の判定結果として出力する。つまり、判定部110は、出力データの値の変化点を検出した、第1マルチストローブのストローブ番号と、基準クロックの値の変化点を検出した第2マルチストローブのストローブ番号とのそれぞれの組み合わせに対する、半導体デバイス108の良否を定める参照表を格納する手段を有し、参照表に基づいて、半導体デバイス108の良否を判

定する。

一例としてメモリ 80 は、行列形式の参照表を格納する。例えば、メモリ 80 は、行番号を示すデータとしてデータストローブ番号 DN0 を受け取り、列番号を示すデータとして基準ストローブ番号 RN0 を受け取る。メモリ 80 は、受け取ったデータストローブ番号 DN0 及び基準ストローブ番号 RN0 が示す行列番号に基づいて参照表を参照し、当該行列番号に対応するアドレスに格納した良否判定データを検出する。

図 16 は、メモリ 80 が格納する参照表の一例を示す。図 16 A は、データストローブ番号 DN0 と、基準ストローブ番号 DN0 との差を示す。例えば、データストローブ番号 DN0 と、基準ストローブ番号 DN0 との番号差が、-2 ~ +2 までの範囲である半導体デバイス 108 をパス（良）と判定する場合、メモリ 80 は、図 16 B に示す参照表のように、図 16 A の表において、-2 ~ +2 の範囲内にあるセルに対応するアドレスにパスを表す信号（P）を格納し、-2 ~ +2 の範囲に無いセルに対応するアドレスにフェイルを表す信号（F）を格納する。

本例における半導体デバイス試験装置 100 によれば、参照表を格納するメモリ 80 を有し、基準ストローブ番号 RN0 及びデータストローブ番号 DN0 の組み合わせに基づいて参照表を参照することにより、容易に良否の判定を行うことができる。また、本例における半導体デバイス試験装置 100 によれば、リアルタイムで基準クロックと各出力データの値の変化点の位相差を測定し、当該位相差が所定の範囲か否か、または基準クロックより速いか遅いか等を判定して、良否を判定するため、試験パターンを開始から終了までの 1 巡だけ発生させるだけで試験を終了することができる。この結果、従来より短時間に試験を終了することができる。また、複数の位相比較部 60 の各出力値を試験開始から終了までの間メモリ等に記憶させることによりデータと基準クロックとの位相差のゆらぎ、或いはジッタ等を解析することができる。

図 17 は、処理部 120 及び判定部 110 の構成の他の例を示す。処理部 120 はレベル比較器 10 と、タイミング比較器 124 と、セレクタ 126 と、グリッチ

検出部140と、メモリ128と、タイミング発生器122とを有する。図17において、処理部120及び判定部110の構成として、半導体デバイス108が一つのピンから出力する出力データD0に対応する処理部120及び判定部110の構成を示したが、処理部120及び判定部110は、図17に示した構成と同様の構成を、半導体デバイス108の複数のピンにそれぞれ対応して有してよい。

レベル比較器10は、図2及び図9に関連して説明したレベル比較器10と同一の機能及び構成を有する。レベル比較器10は、半導体デバイス108の出力データD0を受け取り、出力データD0において、基準電圧VOHより高い電圧値をとる位相に対してH論理、基準電圧VOHより低い電圧値をとる位相に対してL論理を示す信号（以下SH信号とする）をタイミング比較器124a又はセレクタ126aに供給する。また、レベル比較器10は、出力データD0において、基準電圧VOLより高い電圧値を取る位相に対してH論理、基準電圧VOLより低い電圧値を取る位相に対してL論理を示す信号（以下SL信号とする）をタイミング比較器124b又はセレクタ126bに供給する。

タイミング発生器122は、タイミング比較器124a及びタイミング比較器124bに、所定の時間間隔のタイミングを供給する。タイミング比較器124a及びタイミング比較器124bは、受け取ったタイミングにおける、SH信号又はSL信号の論理値を、デジタルデータ（以下FH信号及びFL信号とする）としてセレクタ126a又はセレクタ126bに供給する。タイミング発生器122は、図9に関連して説明した第2マルチストローブ発生器30と同一又は同様の機能及び構成を有してよい。また、タイミング比較器124a及びタイミング比較器124bは、図9に関連して説明した信号読取回路40と同一又は同様の機能及び構成を有してよい。

セレクタ126aは、受け取ったSH信号を、グリッチ検出部140aに供給するか、受け取ったFH信号を判定部110に供給するかを選択する。また、セレクタ126bは、受け取ったSL信号を、グリッチ検出部140bに供給するか、受け取ったFL信号を判定部110に供給するかを選択する。

グリッヂ検出部140a及びグリッヂ検出部140bは、受け取ったSH信号又はSL信号に基づいて、出力データD0におけるグリッヂの有無を検出する。例えば、グリッヂ検出部140は、出力データの値の変化点に基づいて、出力データにおけるグリッヂの有無を検出する。メモリ128a及びメモリ128bは、グリッヂ検出部140の検出結果を格納する。

判定部110は、受け取ったFH信号、FL信号、及びパターン発生部102が10 出力した期待値信号に基づいて、半導体デバイス108の良否を判定する。また、判定部110は、グリッヂ検出部140が検出した出力データにおけるグリッヂの有無に基づいて、半導体デバイス108の良否を判定してよい。以下、グリッヂ検出部140の構成及び機能について詳細に説明する。

図18は、グリッヂ検出部140の構成の一例を示す。グリッヂ検出部140は、第1マルチストローブ発生器154、メモリ148、出力データ変化点検出部142、及び検出器146を有する。

第1マルチストローブ発生器154は、出力データに対して、わずかずつ位相の異なる複数のストローブを有する第1マルチストローブを発生する。第1マルチストローブ発生器154は、縦続接続された複数の遅延素子VD1、VD2、VD3、…、VD16と、縦続接続された複数の遅延素子D1、D2、D3、…、D16と、複数のタイミング比較器C0、C1、C2、…、C15、C16とを有する。第1マルチストローブ発生器154は、第1マルチストローブを発生するためのタイミングストローブと、出力データとを受け取る。本例において、遅延素子VD1、VD2、VD3、…、VD16は、可変遅延素子である。第1マルチストローブ発生器154は、縦続接続された遅延素子VD1、VD2、VD3、…、VD16に、タイミングストローブを供給し、それぞれの遅延素子の入力及び出力から、わずかずつ位相の異なる複数のストローブを取り出す。当該複数のストローブにおけるストローブの位相差は、それぞれ対応する遅延素子VD1、VD2、VD3、…、VD16における遅延量と略等しい。また、第1マルチストローブ発生器154は、タイミング発生器122から、タイミングストローブを受け取って

よい。

また、本例において、第1マルチストローブ発生器154は、出力データとしてSH信号を受け取り、遅延素子VD1、VD2、VD3、…、VD16の入力及び出力から取り出した、わずかずつ位相の異なる複数のストローブのそれぞれのストローブの位相における、SH信号の値を検出する。まず、第1マルチストローブ発生器154は、遅延素子VD1の入力におけるタイミングストローブと、SH信号を取り出し、タイミング比較器C0に供給する。タイミング比較器C0は、タイミングストローブのタイミングにおける、SH信号の値を検出する。次に、第1マルチストローブ発生器154は、遅延素子VD1の出力における、遅延素子VD1における遅延量だけ遅延されたタイミングストローブと、SH信号を取り出し、タイミング比較器C1に供給する。タイミング比較器C1は、遅延素子VD1の出力におけるタイミングストローブのタイミングにおける、SH信号の値を検出する。以下同様に、タイミング比較器C2、C3、…、C16は、それぞれ対応する遅延素子の出力におけるタイミングストローブのタイミングにおける、SH信号の値を検出する。

また、図18に示すように、第1マルチストローブ発生器154は、縦続接続された複数の遅延素子D1、D2、D3、…、D16に、SH信号を供給し、タイミング比較器C1、C2、…、C16は、それぞれ対応する遅延素子D1、D2、D3、…、D16の出力におけるSH信号の値を検出してよい。この場合、複数の遅延素子D1、D2、D3、…、D16における遅延量は、複数の遅延素子VD1、VD2、VD3、…、VD16におけるオフセット遅延量と略等しい遅延量である。遅延素子VD1、VD2、VD3、…、VD16には、遅延素子における遅延量の他に、例えば経路における遅延が生じる場合がある（オフセット遅延量）。SH信号を、複数の遅延素子D1、D2、D3、…、D16によって、対応する複数の遅延素子VD1、VD2、VD3、…、VD16におけるオフセット遅延量だけ遅延させることにより、タイミング比較器C0、C1、C2、…、C16は、精度のよくSH信号の値を検出することができる。

また、複数の遅延素子 VD 1、VD 2、VD 3、…、VD 1 6 は可変遅延素子であって、対応する複数の遅延素子 D 1、D 2、D 3、…、D 1 6 における遅延に対して、複数の遅延素子 VD 1、VD 2、VD 3、…、VD 1 6 における遅延が、それぞれ所望の値となるように調整できることが好ましい。例えば、対応する複数の遅延素子 D 1、D 2、D 3、…、D 1 6 における遅延に対して、タイミングストローブをそれぞれ 50 p s ずつ遅延させるように、複数の遅延素子 VD 1、VD 2、VD 3、…、VD 1 6 における遅延量を調整する。本例における第 1 マルチストローブ発生器 154 によれば、非常に精度のよいタイミングで、半導体デバイス 108 の出力データの値をサンプリングすることができる。

複数のメモリ 148 は、それぞれタイミング比較器 C 0、C 1、C 2、…、C 1 6 が検出した SH 信号の値を受け取る。複数のメモリ 148 は、例えば FIFO (First-in First-out) 方式のメモリである。複数のメモリ 148 は、それぞれ、複数の遅延素子 VD 1、VD 2、VD 3、…、VD 1 6 から取り出された複数のストローブのタイミングで、タイミング比較器 C 0、C 1、C 2、…、C 1 6 が検出した SH 信号の値を格納する。複数のメモリ 148 は、外部からデータ取り出し用の信号 S TRB が与えられ、信号 S TRB を受け取ったタイミングに基づいて、最初に格納したデータを、最初に出力するように、格納したデータを、出力データ変化点検出部 142 に供給する。

出力データ変化点検出部 142 は、一例として複数のデジタル回路 152 及びプライオリティエンコーダ 144 を有する。出力データ変化点検出部 142 は、第 1 マルチストローブのそれぞれのストローブにおける、出力データの値を検出し、第 1 マルチストローブのうちの第 1 のストローブの位相における出力データの値と、第 1 のストローブに隣接する第 2 のストローブの位相における出力データの値とが異なる場合に、第 1 のストローブの位相を、出力データの値の変化点として検出す。図 18において、複数のデジタル回路 152 はそれぞれ、第 1 マルチストローブの位相が隣接するストローブにおける出力データの値を、メモリ 148 から受け取り、第 1 マルチストローブの位相が隣接するストローブにおける出力データの

値が異なる場合に、当該ストローブの位相において、出力データの値が変化したと判定する。

例えば、図18における複数のメモリ148が順にSH信号の値として、

0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1

5 を格納した場合に、複数のデジタル回路152は、順に、

0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0

を出力する。つまり、複数のデジタル回路152は、SH信号の値の変化点を1で示すデジタル信号を出力する。デジタル回路152のそれぞれは、例えば排他論理和を出力するデジタル回路であつてよい。

10 本例における出力データ変化点検出部144によれば、複数のデジタル回路152が出力したデジタル信号における、SH信号の値の変化点のビット番号と、複数の遅延素子VD1、VD2、VD3、…、VD16におけるそれぞれの遅延量とに基づいて、出力データの値の変化点の位相を容易に算出することができる。

複数のデジタル回路152は、出力データの値の変化点を示すデジタル信号15を、プライオリティエンコーダ144及び検出器146に供給する。プライオリティエンコーダ144は、受け取ったデジタル信号に基づいて、最も位相の早い出力データの変化点を検出する。本例において、プライオリティエンコーダ144は、16ビットのデジタル信号を受け取り、最も位相の早い出力データの変化点のデータとして5ビットのデジタル信号を出力する。

20 検出器146は、受け取ったデジタル信号に1が複数個ある場合に、出力データにグリッヂが有ると判定する。検出器146は、例えばグリッヂを検出した場合に1を出力し、グリッヂを検出しなかった場合に0を出力する。

メモリ128は、プライオリティエンコーダ144及び検出器146が出力したデータを対応づけて格納する。メモリ128が格納したデータに基づいて、半導体25 デバイス108が出力した出力データにおける、グリッヂの有無、グリッヂが有る場合の当該グリッヂの位相を容易に算出することができる。また、グリッヂが無い場合の、出力データの値の変化点を容易に算出することができる。また、メモリ1

28は、出力データの値の変化点において、出力データの値が、H論理からL論理に変化したか、又はL論理からH論理に変化したかを示すための、ネガ・ポジ判定データを受け取ってよい。つまり、当該ネガ・ポジ判定データは、出力データの値の変化点において、出力データの立上がりを検出したか、立下がりを検出したかを示すためのデータである。当該ネガ・ポジ判定データは、図18に示すように、第1マルチストローブにおいて、最も遅い位相のストローブのタイミングにおける出力データの値であってよい。

また、本例においては、第1マルチストローブのストローブ数を16として、グリッヂ検出部140の構成を説明したが、他の例においては、第1マルチストローブのストローブ数は他のストローブ数を取ってよいことは明らかである。この場合、グリッヂ検出部140は、生成するべき第1マルチストローブのストローブ数に基づいた数の、遅延素子、メモリ148、デジタル回路152を有する。

図19は、プライオリティエンコーダ144の構成の一例を示す。本例におけるプライオリティエンコーダ144は、図19に示すように、複数の論理積回路及び複数の論理和回路を有する。プライオリティエンコーダ144は、複数のデジタル回路152から、それぞれデータD00、D01、D02、…、D16を受け取る。プライオリティエンコーダ144は、図19に示すように受け取ったデータデータD00、D01、D02、…、D16と、H論理を示す信号”H”に基いて、位相の最も早い出力データの値の変化点を検出する。本例において、プライオリティエンコーダ144は、16ビットのデジタル信号を受け取り、最も位相の早い変化点を検出したデジタル信号のビット番号を、5ビットのデジタル信号として出力する。また、本例においては、最も位相の早い変化点を検出したが、他の例においては、最も位相の遅い変化点を検出してよい。例えば、図19において、D00の端子に、D16のデータを入力し、D01の端子にD15のデータを入力し、…、D16の端子にD00のデータを入力するように、データを反転して入力することにより、最も位相の遅い変化点を検出できる。

図20は、図19に示したプライオリティエンコーダ144が受け取るデジタ

ル信号と、出力するデジタル信号の一例を示す。図20に示すように、受け取ったデジタル信号に変化点が無い場合、プライオリティエンコーダ144は、00000を出力する。また、D00に最も位相の早い変化点が有る場合には、00001を出力する。以下同様に、プライオリティエンコーダ144は、最も位相の早い変化点がある入力データ番号に対応したデジタル信号を出力する。

図21は、検出器146の構成の一例を示す。検出器146は、複数のデジタル回路152から受け取るデジタル信号に基づいて、出力データにおけるグリッチの有無を検出する。検出器146は、出力データの値の変化点が2点以上有る場合に、出力データにグリッチが有ると判定する。図21に示すように、検出器146は、複数のデジタル回路152から受け取ったデジタル信号に、1が複数個ある場合に、1を出力し、1が0又は1個である場合に、0を出力するデジタル回路構成を有する。

図22は、メモリ128が格納するデータの処理及びデータ構成の一例を示す。

図22(a)に示すように、まずセレクタ162が、グリッチ検出部140a及びグリッチ検出部140bから、それぞれSH信号又はSL信号に対して、プライオリティエンコーダ140が出力するデジタル信号、検出器146が出力するデジタル信号、及びポジ・ネガ判定データを受け取る。

セレクタ162は、外部から期待信号EXPを受け取り、期待信号EXPに基づいて、SH信号に対するデジタル信号又はSL信号に対するデジタル信号のいずれかを選択し、出力する。メモリ128は、セレクタ162が出力した信号に、期待信号EXPを付加したデジタル信号を格納する。

メモリ128は、図22(b)に示すように、8ビットのデジタル信号(FH信号又はFL信号)を格納する。8ビットのデジタル信号のデータ構成は、一例として図22(b)に示すように、D7が期待信号EXPを示し、D6がグリッチの有無を示し、D5がポジ・ネガ判定データを示し、D4からD0が出力データの値の変化点を示す。D0からD4のデータは、プライオリティエンコーダ144が出力したデジタル信号であり、出力データの値の変化点の位相を示す。本例にお

いて、複数の遅延素子VD1、VD2、VD3、…、VD16における遅延量は、それぞれ50 p sであるので、図22(b)に示す変化点コードの値から1を引いた値に、50 p sを乗算した値が、出力データの値の変化点の位相を示す。

D5のデータは、ポジ・ネガ判定データであり、1のとき、変化点コードに示す位相で、出力データの立下がりを検出したことを示し、0のとき、変化点コードに示す位相で、出力データの立上がりを検出したことを示す。D6のデータは、検出器146が出力したデータであり、1のとき、出力データにグリッチが検出されたことを示し、0のとき、出力データにグリッチが検出されなかったことを示す。D7のデータは、期待信号EXPであって、1のときH論理期待で、FHが格納されていることを示し、0のとき、L論理期待で、FLが格納されていることを示す。つまり、1のとき、SH信号に基づく信号が格納されていることを示し、0のとき、SL信号に基づく信号が格納されていることを示す。

メモリ128が格納したデータに基づいて、出力データにおけるグリッチの有無、グリッチが有る場合のグリッチの位相、グリッチが無い場合の出力データの立上がり、又は立下がりの位相を容易に検出することができる。また、期待信号EXPと、FH信号又はFL信号とを対応づけて、FH信号及びFL信号のいずれかを格納することにより、格納するべきデータを半分にすることができる。また、判定部110は、メモリ128が格納したデータに基づいて、半導体デバイス108の良否を判定してよい。

以上説明した半導体デバイス試験装置100は、処理部120において、それぞれ図2から図8に関連して説明した第1の構成、図9から図16に関連して説明した第2の構成、及び図17から図22に関連して説明した第3の構成のうちの一つの構成を有していたが、半導体デバイス試験装置100は、第1の構成、第2の構成、及び第3の構成を任意に組み合わせた構成を有する処理部120を備えてよいことは明らかである。例えば、半導体デバイス試験装置100は、グリッチ検出機能を有する第3の構成と、第1の構成又は第2の構成とを組み合わせた処理部120及び判定部110を備えてよい。このように、複数の構成を組み合わせることに

より、より精度よく且つ多機能な試験を行うことができる。

図23は、本発明に係る半導体デバイス試験方法の一例のフローチャートを示す。まず、第1マルチストロープ発生段階で、半導体デバイスの出力データに対して、わずかずつ位相の異なる複数のストロープを有する第1マルチストロープを発生する(S102)。S102では、例えば図9に関連して説明した第1マルチストロープ発生器34、又は図18に関連して説明した第1マルチストロープ発生器154を用いて、第1マルチストロープを発生してよい。

次に、出力データ変化点検出段階で、第1マルチストロープに基づいて、出力データの波形の立上がり又は立下がりのタイミングを検出する(S104)。S104では、例えば図9に関連して説明した出力データ変化点検出部176、又は図18に関連して説明した出力データ変化点検出部142を用いて、出力データの波形の立上がり又は立下がりのタイミングを検出してよい。

次に、グリッヂ検出段階で、出力データの値の変化点に基づいて、出力データにおけるグリッヂの有無を検出する(S106)。S106では、図18に関連して説明した検出器146を用いて、出力データにおけるグリッヂの有無を検出してよい。

次に、第2マルチストロープ発生段階で、半導体デバイスの出力データに対して、わずかずつ位相の異なる複数のストロープを有する第2マルチストロープを発生する(S108)。S108では、例えば図9に関連して説明した第2マルチストロープ発生器174を用いて、第2マルチストロープを発生してよい。

次に、基準クロック変化点検出段階で、第2マルチストロープに基づいて、基準クロックの波形の立上がり又は立下がりのタイミングを検出する(S110)。S110では、例えば図9に関連して説明した基準クロック変化点検出部178を用いて、基準クロックの波形の立上がり又は立下がりのタイミングを検出してよい。

次に、判定段階で、出力データ変化点検出段階が検出した、出力データの波形の立上がり又は立下がりのタイミングと、基準クロック変化点検出段階が検出した、基準クロックの波形の立上がり又は立下がりのタイミングと、グリッヂ検出段階が検出したグリッヂの有無とに基づいて、半導体デバイスの良否を判定する(S111)

2)。例えば、判定段階は、出力データにグリッチがある場合に、半導体デバイスを不良と判定し、出力データにグリッチが無い場合、図9に関連して説明した判定部110を用いて、半導体デバイスの良否を判定してよい。

以上説明した半導体デバイス試験方法によれば、極めて短時間に、出力データ及び基準クロックDQSの波形の立上がり又は立下がりを検出することができ、効率的に試験を行うことができる。また、出力データにおけるグリッチの有無を容易に検出でき、精度のよい試験を行うことができる。

図24は、本発明に係る半導体デバイス試験方法の他の例のフローチャートを示す。まず基準位相計測段階で、基準クロックの出力タイミングを計測する(S202)。S202では、例えば図2に関連して説明した基準位相計測部172を用いて、基準クロックの出力タイミングを計測してよい。

次に、基準位相記憶段階で、計測した出力タイミングを記憶する(S204)。S204では、例えば図2に関連して説明したメモリ32を用いて、出力タイミングを計測してよい。

次に、第1マルチストローブ発生段階で、半導体デバイスの出力データに対して、わずかずつ位相の異なる複数のストローブを有する第1マルチストローブを発生する(S206)。S206では、例えば図2に関連して説明した第1マルチストローブ発生器34、又は図18に関連して説明した第1マルチストローブ発生器154を用いて、第1マルチストローブを発生してよい。

次に、出力データ変化点検出段階で、第1マルチストローブに基づいて、出力データの値の変化点を検出する(S208)。S208では、例えば図18に関連して説明した出力データ変化点検出部142を用いて、出力データの値の変化点を検出してよい。

次に、位相差計測段階で、基準クロックDQSの出力タイミングと、出力データの値の変化点との位相差を計測する(S210)。S210では、例えば図2に関連して説明した論理比較器12を用いて、位相差を計測してよい。

次に、グリッチ検出段階で、出力データの値の変化点に基づいて、出力データに

おけるグリッヂの有無を検出する (S 212)。S 212 では、例えば図18に関連して説明した検出器146を用いて、グリッヂの有無を検出してよい。

次に、判定段階で、S 212 で検出したグリッヂの有無、及びS 210 で計測した位相差に基づいて、半導体デバイスの良否を判定する (S 214)。S 214 では、
5 例えれば図23に関連して説明した判定段階と同様の方法で、半導体デバイスの良否を判定してよい。

以上説明した半導体デバイス試験方法によれば、極めて短時間に、出力データ及び基準クロックDQSの波形の立上がり又は立下がりを検出することができ、効率的に試験を行うことができる。また、出力データにおけるグリッヂの有無を容易に
10 検出でき、精度のよい試験を行うことができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らか
15 である。

産業上の利用可能性

上記説明から明らかなように、本発明によれば、極めて短時間に、半導体デバイスの出力データ及び基準クロックDQSの波形の立上がり又は立下がりのタイミングを検出でき、出力データ及び基準クロックの位相差を算出できる。そのため、効率的に試験を行うことができる。また、グリッヂを容易に検出することができ、精度のよい試験を行うことができる。

請求の範囲

1. 半導体デバイスの出力データに基づいて、前記半導体デバイスを試験する半導体デバイス試験装置であって、

5 わずかずつ位相の異なる複数のストローブを有するマルチストローブを発生するマルチストローブ発生器と、

前記マルチストローブに基づいて、前記出力データの波形の立上がり又は立下がりのタイミングを検出する出力データ変化点検出部と、

前記マルチストローブに基づいて、前記出力データの受け渡しのタイミングを定める信号であって、前記半導体デバイスが前記出力データに付随して出力する基準クロックの立上がり又は立下がりのタイミングを検出する基準クロック変化点検出部と、

前記出力データ変化点検出部が検出した、前記出力データの波形の立上がり又は立下がりのタイミングと、前記基準クロック変化点検出部が検出した、前記基準クロックの波形の立上がり又は立下がりのタイミングとに基づいて、前記半導体デバイスの良否を判定する判定部と

を備えることを特徴とする半導体デバイス試験装置。

2. 前記判定部は、前記出力データ変化点検出部が検出した、前記出力データの波形の立上がり又は立下がりのタイミングと、前記基準クロック変化点検出部が検出した、前記基準クロックの波形の立上がり又は立下がりのタイミングとの位相差が、予め定められた範囲内で有るか否かに基づいて、前記半導体デバイスの良否を判定することを特徴とする請求項1に記載の半導体デバイス試験装置。

3. 前記マルチストローブ発生器は、前記出力データの値の変化点を検出するための第1マルチストローブと、前記基準クロックの値の変化点を検出するための第2マルチストローブとを生成することを特徴とする請求項1に記載の半導体デバイス試験装置。

4. 前記出力データ、及び前記基準クロックを、H論理又はL論理で表される

ディジタルデータに変換するレベル比較器を更に備え、

前記出力データ変化点検出部は、前記第1マルチストローブのそれぞれのストローブの位相における前記ディジタルデータに変換された前記出力データの値を検出し、前記第1マルチストローブのうちの第1のストローブの位相における
5 前記出力データの値と、前記第1のストローブに隣接する第2のストローブの位相における前記出力データの値とが異なる場合に、前記第1のストローブの位相を、前記出力データの値の変化点として検出し、

前記基準クロック変化点検出部は、前記第2マルチストローブのそれぞれのストローブの位相における前記ディジタルデータに変換された前記基準クロックの値を検出し、前記第2マルチストローブのうちの第3のストローブの位相における前記基準クロックの値と、前記第3のストローブに隣接する第4のストローブの位相における前記基準クロックの値とが異なる場合に、前記第3のストローブの位相を、前記基準クロックの値の変化点として検出し、

前記判定部は、前記出力データの値の変化点と、前記基準クロックの値の変化点とに基づいて、前記半導体デバイスの良否を判定することを特徴とする請求項
15 3に記載の半導体デバイス試験装置。

5. 前記判定部は、前記出力データ変化点検出部が、前記第1マルチストローブのいずれのストローブのタイミングにおいて、前記出力データの値の変化点を検出したかを示す、前記第1マルチストローブのストローブ番号と、前記基準クロック変化点検出部が、前記第2マルチストローブのいずれのストローブのタイミングにおいて、前記基準クロックの値の変化点を検出したかを示す、前記第2マルチストローブのストローブ番号との番号差が、予め定められた範囲で有るか否かに基づいて、前記半導体デバイスの良否を判定することを特徴とする請求項
20 4に記載の半導体デバイス試験装置。

25 6. 前記判定部は、前記出力データの値の変化点を検出した、前記第1マルチストローブのストローブ番号と、前記基準クロックの値の変化点を検出した、前記第2マルチストローブのストローブ番号とのそれぞれの組み合わせに対する、

前記半導体デバイスの良否を定める参照表を格納するメモリを有し、前記参照表に基づいて、前記半導体デバイスの良否を判定することを特徴とする請求項 4 に記載の半導体デバイス試験装置。

7. 前記出力データ変化点検出部は、前記出力データの値の変化点において、

5 前記ディジタルデータの値が、H論理からL論理に変化したか、又はL論理からH論理に変化したかを検出する手段を有することを特徴とする請求項 4 から 6 のいずれかに記載の半導体デバイス試験装置。

8. 前記出力データ変化点検出部は、複数の前記出力データの値の変化点を検

出した場合に、位相の最も早い前記変化点、又は位相の最も遅い前記変化点を、

10 前記出力データの値の変化点とすることを特徴とする請求項 4 から 6 のいずれかに記載の半導体デバイス試験装置。

9. 前記出力データ変化点検出部が検出した、前記出力データの波形の立上がり又は立下がりのタイミングに基づいて、前記出力データにおけるグリッヂの有無を検出するグリッヂ検出部を更に備えることを特徴とする請求項 1 に記載の

15 半導体デバイス試験装置。

10. 前記判定部は、前記グリッヂ検出部が検出した前記グリッヂの有無に更

に基いて、前記半導体デバイスの良否を判定することを特徴とする請求項 9 に記載の半導体デバイス試験装置。

11. 前記グリッヂ検出部は、前記出力データの値の変化点に基づいて、前記

20 出力データにおけるグリッヂの有無を検出することを特徴とする請求項 9 に記載の半導体デバイス試験装置。

12. 前記グリッヂ検出部は、前記出力データの値の変化点が 2 以上有る場合

に、前記出力データにグリッヂが有ると判定することを特徴とする請求項 11 に記載の半導体デバイス試験装置。

25 13. 前記マルチストローブ発生器は、遅延時間の異なる複数の遅延素子を有し、前記複数の前記遅延素子のそれぞれにストローブを供給し、複数の前記遅延素子がそれぞれ異なる時間遅延させて出力する複数のストローブを、前記マルチ

ストローブとして出力することを特徴とする請求項 1 に記載の半導体デバイス試験装置。

14. 前記マルチストローブ発生器は、縦続接続された複数の遅延素子を有し、縦続接続された複数の前記遅延素子にストローブを供給し、複数の前記遅延素子がそれぞれ遅延させて出力するストローブに基づいて、前記マルチストローブを発生することを特徴とする請求項 1 に記載の半導体デバイス試験装置。
5

15. 半導体デバイスの出力データに基づいて、前記半導体デバイスを試験する半導体デバイス試験装置であって、

前記出力データに対して、わずかずつ位相の異なる複数のストローブを有する第
10 1 マルチストローブを発生する第 1 マルチストローブ発生器と、

前記出力データの受け渡しのタイミングを定める信号であって、前記半導体デバイスが前記出力データに付随して出力する基準クロックの波形の立上がり又は立下
がりのタイミングである出力タイミングを計測する基準位相計測部と、

前記出力タイミングを記憶する基準位相記憶部と、

15 前記第 1 マルチストローブに基づいて、前記出力データの値の変化点を検出する
変化点検出部と、

前記出力タイミングと、前記出力データの値の変化点との位相差を計測する位相
差計測部と、

前記位相差に基づいて、前記半導体デバイスの良否を判定する判定部と
20 を備えることを特徴とする半導体デバイス試験装置。

16. 前記第 1 マルチストローブ発生器は、縦続接続された複数の遅延素子を
有し、縦続接続された複数の前記遅延素子にストローブを供給し、複数の前記遅
延素子がそれぞれ遅延させて出力するストローブに基づいて、前記第 1 マルチス
トローブを発生することを特徴とする請求項 15 に記載の半導体デバイス試験
25 装置。

17. 前記変化点検出部は、前記出力データを、H論理又はL論理で表される
ディジタルデータに変換する手段を有し、

前記変化点検出部は、前記第1マルチストローブのそれぞれのストローブの位相における前記ディジタルデータの値を検出し、前記第1マルチストローブのうちの第1のストローブの位相におけるディジタルデータの値と、前記第1のストローブに隣接する第2のストローブの位相におけるディジタルデータの値とが異なる場合に、前記第1のストローブの位相を、前記出力データの値の変化点として検出することを特徴とする請求項15に記載の半導体デバイス試験装置。

18. 前記変化点検出部は、前記変化点において、前記ディジタルデータの値が、H論理からL論理に変化したか、又はL論理からH論理に変化したかを検出する手段を有することを特徴とする請求項17に記載の半導体デバイス試験装置。

19. 前記変化点検出部は、複数の前記出力データの値の変化点を検出した場合に、位相の最も早い前記変化点、又は位相の最も遅い前記変化点を、前記出力データの値の変化点とすることを特徴とする請求項18に記載の半導体デバイス試験装置。

20. 前記基準位相計測部は、

前記基準クロックに対して、わずかずつ位相の異なる複数のストローブを有する第2マルチストローブを発生する手段と、

前記第2マルチストローブに基づいて、前記基準クロックの値の変化点を検出する手段と、

20 前記基準クロックの値の変化点を検出した前記第2マルチストローブのストローブ番号に基づいて、前記基準クロックの前記出力タイミングを算出する手段とを有することを特徴とする請求項15に記載の半導体デバイス試験装置。

21. 前記基準位相記憶部は、前記基準クロックの値の変化点を検出した前記第2マルチストローブのストローブ番号を格納することを特徴とする請求項20に記載の半導体デバイス試験装置。

22. 前記第1マルチストローブ発生器は、前記基準位相記憶部が格納した前記第2マルチストローブのストローブ番号に基づいて、前記第1マルチストロー

ズの位相を定めることを特徴とする請求項 2 1 に記載の半導体デバイス試験装置。

2 3. 前記出力データの値の変化点に基づいて、前記出力データにおけるグリッヂの有無を検出するグリッヂ検出部を更に備えることを特徴とする請求項 1
5 5 に記載の半導体デバイス試験装置。

2 4. 前記判定部は、前記グリッヂの有無に更に基づいて、前記半導体デバイスの良否を判定することを特徴とする請求項 2 3 に記載の半導体デバイス試験装置。

2 5. 前記グリッヂ検出部は、前記変化点検出部が検出した前記出力データの
10 値の変化点が、2 点以上有る場合に、前記出力データにグリッヂが有ると判定す
ることを特徴とする請求項 2 3 に記載の半導体デバイス試験装置。

2 6. 半導体デバイスの出力データに基づいて、前記半導体デバイスを試験す
る半導体デバイス試験方法であって、

前記出力データに対して、わずかずつ位相の異なる複数のストローブを有する第
15 1 マルチストローブを発生する第 1 マルチストローブ発生段階と、

前記第 1 マルチストローブに基づいて、前記出力データの波形の立上がり又は立
下がりのタイミングを検出する出力データ変化点検出段階と、

前記出力データの受け渡しのタイミングを定める信号であって、前記半導体デバ
イスが前記出力データに付随して出力する基準クロックに対して、わずかずつ位相
20 の異なる複数のストローブを有する第 2 マルチストローブを発生する第 2 マルチス
トローブ発生段階と、

前記第 2 マルチストローブに基づいて、前記基準クロックの波形の立上がり又は
立下がりのタイミングを検出する基準クロック変化点検出段階と、

前記出力データ変化点検出段階が検出した、前記出力データの波形の立上がり
25 又は立下がりのタイミングと、前記基準クロック変化点検出段階が検出した、前
記基準クロックの波形の立上がり又は立下がりのタイミングとに基づいて、前記
半導体デバイスの良否を判定する判定段階と

を備えることを特徴とする半導体デバイス試験方法。

27. 前記出力データの値の変化点に基づいて、前記出力データにおけるグリッヂの有無を検出するグリッヂ検出段階を更に備え、

前記判定段階は、前記グリッヂ検出段階が検出したグリッヂの有無に基づいて前記半導体デバイスの良否を判定することを特徴とする請求項26に記載の半導体デバイス試験方法。

28. 半導体デバイスの出力データに基づいて、前記半導体デバイスを試験する半導体デバイス試験方法であって、

前記出力データの受け渡しのタイミングを定める信号であって、前記半導体デバイスが前記出力データに付随して出力する基準クロックの、出力タイミングを計測する基準位相計測段階と、

前記出力タイミングを記憶する基準位相記憶段階と、

前記出力データに対して、わずかずつ位相の異なる複数のストローブを有する第1マルチストローブを発生する第1マルチストローブ発生段階と、

前記第1マルチストローブに基づいて、前記出力データの値の変化点を検出する出力データ変化点検出段階と、


前記出力タイミングと、前記出力データの値の変化点との位相差を計測する位相差計測段階と、

前記位相差に基づいて、前記半導体デバイスの良否を判定する判定段階とを備えることを特徴とする半導体デバイス試験方法。

29. 前記出力データの値の変化点に基づいて、前記出力データにおけるグリッヂの有無を検出するグリッヂ検出段階を更に備えることを特徴とする請求項28に記載の半導体デバイス試験方法。


1/27

図 1




2/27

図 2




3/27

図 3




4/27

図 4




5/27

図 5




6/27

図 6




7/27

図 7




8/27

図 8




9/27

図 9



10/27

図 10



11/27

図 1 1




図 1 2






図 1 3




12/27

図 14



13/27

図 15



14/27

図 16

(A)

8	7	6	5	4	3	2	1	0
7	6	5	4	3	2	1	0	-1
6	5	4	3	2	1	0	-1	-2
5	4	3	2	1	0	-1	-2	-3
4	3	2	1	0	-1	-2	-3	-4
3	2	1	0	-1	-2	-3	-4	-5
2	1	0	-1	-2	-3	-4	-5	-6
1	0	-1	-2	-3	-4	-5	-6	-7
	1	2	3	4	5	6	7	8

→RNO基準ストローブ番号

データストローブ番号
DN0

(B)


8	F	F	F	F	F	P	P	P
7	F	F	F	F	P	P	P	P
6	F	F	F	P	P	P	P	P
5	F	F	P	P	P	P	P	F
4	F	P	P	P	P	P	F	F
3	P	P	P	P	P	F	F	F
2	P	P	P	P	F	F	F	F
1	P	P	P	F	F	F	F	F
	1	2	3	4	5	6	7	8

→RNO基準ストローブ番号

データストローブ番号
DN0

15/27


図 17



期待値信号


16/27

図 1 8



17/27

図 19




18/27

図 20

19/27


図 2 1



20/27

図22

(a)



(b)

D7	D6	D5	D4	D3	D2	D1	D0
E X P	グリッ チ検 出	ポ ジ ・ ネ ガ 判 定					変化点コード

D0～D4：変化点コード

#0 変化点無し

#1～#F 変化点(値-1) × 50psの位相に変化点を検出した

D5 : ポジ・ネガ判定

1のとき SH/SLの立ち下がりを検出した

0のとき SH/SLの立ち上がりを検出した

D6 : グリッヂ検出

1のとき グリッヂを検出した

0のとき グリッヂを検出しなかった


D7 : EXP

1のとき “H-Level”期待でFHがメモリされる

0のとき “L-Level”期待でFLがメモリされる


21/27

図23




22/27

図24




23/27

図 25




24/27

図 2 6




25/27

図27




26/27

図28



27/27

図29



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP02/05924

A. CLASSIFICATION OF SUBJECT MATTER

Int.C1⁷ G01R31/319

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.C1⁷ G01R31/28-31/3193, G11C29/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1926-1996	Jitsuyo Shinan Toroku Koho	1996-2002
Kokai Jitsuyo Shinan Koho	1971-2002	Toroku Jitsuyo Shinan Koho	1994-2002

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 02-118474 A (Fujitsu Ltd.), 02 May, 1990 (02.05.90), Full text; all drawings (Family: none)	1-29
A	JP 2000-149593 A (Advantest Corp.), 30 May, 2000 (30.05.00), Full text; all drawings (Family: none)	1-29
A	JP 2000-162290 A (Ando Electric Co., Ltd.), 16 June, 2000 (16.06.00), Full text; all drawings (Family: none)	9-12, 23-25, 27, 29

Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:	
"A" document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"E" earlier document but published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"O" document referring to an oral disclosure, use, exhibition or other means	"&" document member of the same patent family
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
06 September, 2002 (06.09.02)

Date of mailing of the international search report
24 September, 2002 (24.09.02)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP02/05924

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 09-97196 A (Nippon Precision Circuits Inc.), 08 April, 1997 (08.04.97), Full text; all drawings (Family: none)	9-12, 23-25, 27, 29
P,X	JP 2001-201532 A (Advantest Corp.), 27 July, 2001 (27.07.01), Full text; all drawings & US 2001/52097 A	1-8, 15, 17, 26, 28
P,X	JP 2002-25294 A (Advantest Corp.), 25 January, 2002 (25.01.02), Full text; all drawings (Family: none)	1-4, 15, 17, 26, 28
E,X	JP 2002-196053 A (Ando Electric Co., Ltd.), 10 July, 2002 (10.07.02), Full text; all drawings (Family: none)	1-4, 14-17, 26, 28

A. 発明の属する分野の分類(国際特許分類(IPC))

Int. C17 G01R 31/319

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C17 G01R 31/28-31/3193, G11C29/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1926-1996年
日本国公開実用新案公報	1971-2002年
日本国実用新案登録公報	1996-2002年
日本国登録実用新案公報	1994-2002年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 02-118474 A (富士通株式会社) 1990.05.02, 全文, 全図 (ファミリーなし)	1-29
A	JP 2000-149593 A (株式会社アドバンテスト) 2000.05.30, 全文, 全図 (ファミリーなし)	1-29
A	JP 2000-162290 A (安藤電気株式会社) 2000.06.16, 全文, 全図 (ファミリーなし)	9-12, 23-25, 27, 29

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す)
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日 06.09.02	国際調査報告の発送日 24.09.02
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号 100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 尾崎 淳史 2S 8907  電話番号 03-3581-1101 内線 6751

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	J P 0 9 - 9 7 1 9 6 A (日本プレシジョン・サーティツ株式会社) 1 9 9 7 . 0 4 . 0 8 , 全文, 全図 (ファミリーなし)	9-12, 23-25, 27, 29
P X	J P 2 0 0 1 - 2 0 1 5 3 2 (株式会社アドバンテスト) 2 0 0 1 . 0 7 . 2 7 , 全文, 全図 & U S 2 0 0 1 / 5 2 0 9 7 A	1-8, 15-22, 26, 28
P X	J P 2 0 0 2 - 2 5 2 9 4 A (株式会社アドバンテスト) 2 0 0 2 . 0 1 . 2 5 , 全文, 全図 (ファミリーなし)	1-4, 15, 17, 26, 28
E X	J P 2 0 0 2 - 1 9 6 0 5 3 A (安藤電気株式会社) 2 0 0 2 . 0 7 . 1 0 , 全文, 全図 (ファミリーなし)	1-4, 14-17, 26, 28