

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7015636号
(P7015636)

(45)発行日 令和4年2月3日(2022.2.3)

(24)登録日 令和4年1月26日(2022.1.26)

(51)国際特許分類	F I
H 0 1 G 4/30 (2006.01)	H 0 1 G 4/30 2 0 1 F
	H 0 1 G 4/30 5 1 3

請求項の数 4 (全12頁)

(21)出願番号	特願2017-12889(P2017-12889)	(73)特許権者	000204284 太陽誘電株式会社 東京都中央区京橋二丁目7番19号
(22)出願日	平成29年1月27日(2017.1.27)	(74)代理人	110003339 特許業務法人南青山国際特許事務所
(65)公開番号	特開2018-121010(P2018-121010 A)	(74)代理人	100104215 弁理士 大森 純一
(43)公開日	平成30年8月2日(2018.8.2)	(74)代理人	100160989 弁理士 関根 正好
審査請求日	令和2年1月22日(2020.1.22)	(72)発明者	渡部 正剛 東京都台東区上野6丁目16番20号 太陽誘電株式会社内
		(72)発明者	須賀 康友 東京都台東区上野6丁目16番20号 太陽誘電株式会社内

最終頁に続く

(54)【発明の名称】 積層セラミック電子部品

(57)【特許請求の範囲】

【請求項1】

第1軸方向を向いた第1及び第2主面と、前記第1軸に直交する第2軸方向を向いた第1及び第2端面と、前記第1端面に引き出された第1内部電極と、前記第1内部電極に対向し、前記第2端面に引き出された第2内部電極と、を有し、前記第1及び第2軸に直交する第3軸方向に長尺に形成されたセラミック素体と、前記第1端面を覆う第1被覆部と、前記第1被覆部から前記第2主面に延出し、前記第1主面に延出しない第1延出部と、を有する第1外部電極と、前記第2端面を覆う第2被覆部と、前記第2被覆部から前記第2主面に延出し、前記第1主面に延出しない第2延出部と、を有する第2外部電極と、を具備し、前記セラミック素体の前記第1軸方向の寸法を T_1 とし、前記第1及び第2延出部の前記第1方向の寸法を T_2 とすると、 T_1 が $6.4\mu\text{m}$ 以下であり、かつ $T_2 / (T_1 + T_2)$ が 0.04 以上 0.3 以下である積層セラミック電子部品。

【請求項2】

請求項1に記載の積層セラミック電子部品であって、 T_2 が $3\mu\text{m}$ 以上である積層セラミック電子部品。

【請求項3】

請求項 1 又は 2 に記載の積層セラミック電子部品であって、
 T_1 が前記セラミック素体の前記第 3 軸方向の寸法の 5 分の 1 以下である
 積層セラミック電子部品。

【請求項 4】

請求項 1 から 3 のいずれか 1 項に記載の積層セラミック電子部品であって、
 T_1 が $57 \mu\text{m}$ 以下である
 積層セラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、低背型の積層セラミック電子部品に関する。

【背景技術】

【0002】

電子機器の小型化に伴って、積層セラミック電子部品の低背化が求められている。特許文献 1 には、低背型の積層セラミックコンデンサが開示されている。この積層セラミックコンデンサでは、外部電極を薄くした分、セラミック素体を厚くすることによって、厚さ方向の強度を確保している。

【先行技術文献】

【特許文献】

【0003】

【文献】特開 2014 - 130999 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、セラミック素体の厚さが $80 \mu\text{m}$ 以下の超薄型の積層セラミックコンデンサでは、セラミック素体のみによっては厚さ方向の強度を確保できない場合がある。つまり、このような積層セラミックコンデンサでは、特許文献 1 に記載の技術を採用したとしても、十分な強度が得られにくい。

【0005】

以上のような事情に鑑み、本発明の目的は、長手方向における抗折強度を確保可能な低背型の積層セラミック電子部品を提供することにある。

【課題を解決するための手段】

【0006】

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、第 1 外部電極と、第 2 外部電極と、を具備する。

上記セラミック素体は、第 1 軸方向を向いた第 1 及び第 2 主面と、上記第 1 軸に直交する第 2 軸方向を向いた第 1 及び第 2 端面と、上記第 1 端面に引き出された第 1 内部電極と、上記第 1 内部電極に対向し、上記第 2 端面に引き出された第 2 内部電極と、を有し、上記第 1 及び第 2 軸に直交する第 3 軸方向に長尺に形成されている。

上記第 1 外部電極は、上記第 1 端面を覆う第 1 被覆部と、上記第 1 被覆部から上記第 2 主面に延出する第 1 延出部と、を有する。

上記第 2 外部電極は、上記第 2 端面を覆う第 2 被覆部と、上記第 2 被覆部から上記第 2 主面に延出する第 2 延出部と、を有する。

上記積層セラミック電子部品では、上記セラミック素体の上記第 1 軸方向の寸法を T_1 とし、上記第 1 及び第 2 延出部の上記第 1 方向の寸法を T_2 とすると、 T_1 が $80 \mu\text{m}$ 以下であり、かつ $T_2 / (T_1 + T_2)$ が 0.32 以下である。

【0007】

この積層セラミック電子部品では、セラミック素体の長手方向に沿って第 1 及び第 2 外部電極が設けられ、第 1 及び第 2 外部電極によってセラミック素体が補強されている。この構成では、積層セラミック電子部品の厚さ ($T_1 + T_2$) に対する第 1 及び第 2 延出部の

10

20

30

40

50

厚さ T_2 の比率を0.32以下とすることにより、セラミック素体及び外部電極の全体として長手方向における高い抗折強度を得ることができる。

【0008】

上記積層セラミック電子部品では、 $T_2 / (T_1 + T_2)$ が0.04以上であってもよい。上記積層セラミック電子部品では、 T_2 が $3\mu\text{m}$ 以上であってもよい。

この構成では、第1及び第2外部電極によってセラミック素体を補強する効果をより有効に得ることができる。

【発明の効果】

【0009】

長手方向における抗折強度を確保可能な低背型の積層セラミック電子部品を提供することができる。

10

【図面の簡単な説明】

【0010】

【図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。

【図2】上記積層セラミックコンデンサのA-A'線に沿った断面図である。

【図3】上記積層セラミックコンデンサのB-B'線に沿った断面図である。

【図4】上記積層セラミックコンデンサのセラミック素体の分解斜視図である。

【図5】比較例に係る積層セラミックコンデンサの斜視図である。

【図6】実施例及び比較例に係る積層セラミックコンデンサの抗折強度測定について説明するための模式図である。

20

【図7】実施例及び比較例に係る積層セラミックコンデンサの抗折強度の測定結果を示すグラフである。

【発明を実施するための形態】

【0011】

以下、図面を参照しながら、本発明の実施形態を説明する。

図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。

【0012】

[積層セラミックコンデンサ10の構成]

図1～3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。

30

図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。

【0013】

積層セラミックコンデンサ10は、低背型に構成され、例えば厚さ（Z軸方向の寸法）を $100\mu\text{m}$ 以下とすることができる。また、積層セラミックコンデンサ10では、例えば、長手方向（X軸方向）の寸法を $0.5\text{mm} \sim 2.0\text{mm}$ とすることができ、短手方向（Y軸方向）の寸法を $0.2\text{mm} \sim 1.0\text{mm}$ とすることができる。

【0014】

より具体的に、積層セラミックコンデンサ10のサイズは、例えば、 $0.6\text{mm} \times 0.3\text{mm} \times 50\mu\text{m}$ 、 $1.0\text{mm} \times 0.5\text{mm} \times 80\mu\text{m}$ 、 $1.6\text{mm} \times 0.8\text{mm} \times 100\mu\text{m}$ などとすることができる。勿論、積層セラミックコンデンサ10は、これら以外にも様々なサイズとすることができる。

40

【0015】

積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を具備する。セラミック素体11は、積層セラミックコンデンサ10の本体として構成され、X軸方向に長尺に形成されている。外部電極14、15はそれぞれ、セラミック素体11の表面を部分的に覆っている。

【0016】

セラミック素体11は、X軸方向を向いた2つの側面と、Y軸方向を向いた2つの端面と

50

、Z軸方向を向いた2つの主面と、を含む6面体形状を有する。なお、セラミック素体11は厳密に6面体形状でなくてもよく、例えば、セラミック素体11の各面が曲面であってもよく、セラミック素体11が全体として丸みを帯びた形状であってもよい。

【0017】

セラミック素体11のZ軸方向の寸法である厚さ T_1 は、 $80\mu\text{m}$ 以下である。このようにセラミック素体11の厚さ T_1 を非常に小さくすることにより、外部電極14, 15の厚さを含めた積層セラミックコンデンサ10の厚さを $100\mu\text{m}$ 以下とすることが可能となる。

【0018】

この一方で、セラミック素体11の厚さ T_1 を非常に小さくすると、セラミック素体11における厚さ T_1 に対する長手方向の寸法の比率(アスペクト比)が大きくなる。これにより、セラミック素体11では、長手方向における抗折強度が小さくなるため、長手方向の中央部に加わる厚さ方向の応力によって亀裂などの機械的損傷が発生しやすくなる。

10

【0019】

セラミック素体11では、厚さ T_1 が長手方向の寸法の5分の1以下である場合に、特に機械的損傷が発生しやすくなる。セラミック素体11には、様々なタイミングで厚さ方向の応力が加わることが考えられるが、特に、積層セラミックコンデンサ10の実装時に加わる厚さ方向の応力に耐えることが求められる。

【0020】

つまり、積層セラミックコンデンサ10は、セラミック素体11の一方の主面の中央部を吸着保持するチップマウントによって基板に実装される。このとき、チップマウントからセラミック素体11の主面に厚さ方向の応力が加わる。セラミック素体11単体では、この応力に耐える抗折強度が得られない場合がある。

20

【0021】

本実施形態では、外部電極14, 15が、セラミック素体11の長手方向の全範囲にわたって設けられ、セラミック素体11を長手方向に沿って補強する機能を有する。第1外部電極14はセラミック素体11の一方の端面を覆う第1被覆部14aを有し、第2外部電極15はセラミック素体11の他方の端面を覆う第2被覆部15aを有する。

【0022】

第1外部電極14は、第1被覆部14aからZ軸方向下側の主面にY軸方向に沿って延出する第1延出部14bを有する。第2外部電極15は、第2被覆部15aからZ軸方向下側の主面にY軸方向に沿って延出する第2延出部15bを有する。延出部14b, 15bは、Y軸方向に相互に離間している。

30

【0023】

この一方で、第1外部電極14は、セラミック素体11のZ軸方向上側の主面には延出していない。また、第2外部電極15も、セラミック素体11のZ軸方向上側の主面には延出していない。これらにより、外部電極14, 15ではいずれも、Y-Z平面に並行な断面がL字状となっている。

【0024】

つまり、セラミック素体11の短手方向の両端部は、L字状の断面を有する外部電極14, 15によって覆われている。これにより、セラミック素体11が外部電極14, 15によって長手方向に沿って補強される。このため、積層セラミックコンデンサ10では、セラミック素体11及び外部電極14, 15の全体として抗折強度を確保できる。

40

【0025】

積層セラミックコンデンサ10のZ軸方向の寸法である厚さは、セラミック素体11の厚さ T_1 と、延出部14b, 15bのZ軸方向の寸法である厚さ T_2 と、の合計($T_1 + T_2$)として表すことができる。つまり、積層セラミックコンデンサ10では、要求される厚さ($T_1 + T_2$)となるように、厚さ T_1, T_2 の比率を決定可能である。

【0026】

積層セラミックコンデンサ10では、主に外部電極14, 15の延出部14b, 15bの

50

存在によって、セラミック素体 11 を長手方向に沿って補強する効果が得られる。したがって、延出部 14 b, 15 b の厚さ T_2 が 0 よりも大きければ、積層セラミックコンデンサ 10 の抗折強度を向上させることができる。

【0027】

しかし、延出部 14 b, 15 b によってセラミック素体 11 を補強する効果をより有効に得るためには、延出部 14 b, 15 b の厚さ T_2 がある程度確保されていることが好ましい。具体的に、積層セラミックコンデンサ 10 では、 $T_2 / (T_1 + T_2)$ が 0.04 以上であることが好ましい。

【0028】

また、同様の観点から、積層セラミックコンデンサ 10 では、延出部 14 b, 15 b の厚さ T_2 が、 $3 \mu\text{m}$ 以上であることが好ましく、 $5 \mu\text{m}$ 以上であることが更に好ましい。また、この場合、積層セラミックコンデンサ 10 の実装時に延出部 14 b, 15 b における半田喰われを防止することできるという効果も得られる。

10

【0029】

この一方で、積層セラミックコンデンサ 10 の厚さ ($T_1 + T_2$) に対する延出部 14 b, 15 b の厚さ T_2 の比率を大きくしすぎると、セラミック素体 11 の厚さ T_1 が小さくなりすぎ、セラミック素体 11 単体としての抗折強度が不十分となる。したがって、セラミック素体 11 の厚さ T_1 がある程度確保されている必要がある。

【0030】

具体的に、積層セラミックコンデンサ 10 では、 $T_2 / (T_1 + T_2)$ が 0.32 以下となるように、厚さ T_1 , T_2 の比率が決定される。また、積層セラミックコンデンサ 10 では、 $T_2 / (T_1 + T_2)$ が 0.3 以下であることが好ましい。これにより、積層セラミックコンデンサ 10 の長手方向における抗折強度が向上する。

20

【0031】

つまり、積層セラミックコンデンサ 10 では、厚さ T_1 , T_2 の比率を上記のようにすることにより、外部電極 14, 15 に延出部 14 b, 15 b を設けない構成、すなわち厚さ T_2 が 0 である構成よりも高い抗折強度が得られやすくなる。したがって、外部電極 14, 15 に延出部 14 b, 15 b を設けることによる効果が有効に得られる。

【0032】

なお、延出部 14 b, 15 b の厚さ T_2 は均一でなくてもよい。この場合、延出部 14 b, 15 b の厚さ T_2 は、延出部 14 b, 15 b の厚さの最大値として規定することができる。また、外部電極 14, 15 の被覆部 14 a, 15 a の Y 軸方向の寸法である厚さ T_3 は、延出部 14 b, 15 b の厚さ T_2 と同程度であっても、異なってもよい。

30

【0033】

また、延出部 14 b, 15 b では、セラミック素体 11 の主面を補強する機能を良好に得るために、Y 軸方向の寸法 L_2 をセラミック素体 11 の短手方向の寸法 L_1 の 25% 以上とすることが好ましい。また、同様の観点から、延出部 14 b, 15 b の寸法 L_2 は、 $125 \mu\text{m}$ 以上とすることが好ましい。

【0034】

外部電極 14, 15 はそれぞれ、電気の良い良導体により形成され、積層セラミックコンデンサ 10 の端子として機能する。外部電極 14, 15 を形成する電気の良い良導体としては、例えば、ニッケル (Ni)、銅 (Cu)、パラジウム (Pd)、白金 (Pt)、銀 (Ag)、金 (Au) などを主成分とする金属や合金を用いることができる。

40

【0035】

外部電極 14, 15 は、特定の構成に限定されない。例えば、外部電極 14, 15 は、単層構造であっても複層構造であってもよい。複層構造の外部電極 14, 15 は、例えば、下地膜と表面膜との 2 層構造や、下地膜と中間膜と表面膜との 3 層構造として構成されていてもよい。

【0036】

下地膜は、例えば、ニッケル (Ni)、銅 (Cu)、パラジウム (Pd)、白金 (Pt)

50

、銀（Ag）、金（Au）などを主成分として形成することができる。本実施形態では、スパッタリング法によって下地膜を形成する。しかし、下地膜は、スパッタリング法以外に、例えば、ディップ法、スプレー法、印刷法などでも形成することもできる。

【0037】

中間膜は、例えば、白金（Pt）、パラジウム（Pd）、金（Au）、銅（Cu）、ニッケル（Ni）などを主成分として形成することができる。表面膜は、例えば、銅（Cu）、錫（Sn）、パラジウム（Pd）、金（Au）、亜鉛（Zn）などを主成分として形成することができる。中間膜及び表面膜は、例えば、メッキ法などで形成することができる。

【0038】

セラミック素体11は、容量形成部16と、カバー部17と、サイドマージン部18と、を有する。容量形成部16は、セラミック素体11のX軸及びZ軸方向における中央部に配置されている。カバー部17は容量形成部16をZ軸方向から覆い、サイドマージン部18は容量形成部16をX軸方向から覆っている。

10

【0039】

より詳細に、カバー部17は、容量形成部16のZ軸方向両側にそれぞれ配置されている。サイドマージン部18は、容量形成部16のX軸方向両側にそれぞれ配置されている。カバー部17及びサイドマージン部18は、主に、容量形成部16を保護するとともに、容量形成部16の周囲の絶縁性を確保する機能を有する。

【0040】

容量形成部16には、複数の第1内部電極12と、複数の第2内部電極13と、が設けられている。内部電極12, 13は、いずれもX-Y平面に沿って伸びるシート状であり、Z軸方向に沿って交互に配置されている。内部電極12, 13は、容量形成部16においてZ軸方向に相互に対向している。

20

【0041】

図4は、セラミック素体11の分解斜視図である。セラミック素体11は、図4に示すようなシートが積層された構造を有している。容量形成部16及びサイドマージン部18は、内部電極12, 13が印刷されたシートで構成することができる。カバー部17は、内部電極12, 13が印刷されていないシートで構成することができる。

【0042】

図3示すように、第1内部電極12は、第1外部電極14側のセラミック素体11の端面に引き出され、第1外部電極14に接続されている。第2内部電極13は、第2外部電極15側のセラミック素体11の端面に引き出され、第2外部電極15に接続されている。これにより、内部電極12, 13が外部電極14, 15と導通している。

30

【0043】

また、第1内部電極12は、第2外部電極15との間に間隔をあけて配置され、第2外部電極15から絶縁されている。第2内部電極13は、第1外部電極14との間に間隔をあけて配置され、第1外部電極14から絶縁されている。つまり、第1内部電極12は第1外部電極14のみと導通し、第2内部電極13は第2外部電極15のみと導通している。

【0044】

内部電極12, 13はそれぞれ、電気の良い良導体により形成され、積層セラミックコンデンサ10の内部電極として機能する。内部電極12, 13を形成する電気の良い良導体としては、例えばニッケル（Ni）、銅（Cu）、パラジウム（Pd）、白金（Pt）、銀（Ag）、金（Au）などを主成分とする金属や合金が用いられる。

40

【0045】

容量形成部16は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ10では、内部電極12, 13間の各誘電体セラミック層の容量を大きくするため、容量形成部16を形成する材料として高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（BaTiO₃）に代表される、バリウム（Ba）及びチタン（Ti）を含むペロブスカイト構造の材料が挙げられる。

50

【0046】

また、容量形成部16を構成する誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム(SrTiO_3)系、チタン酸カルシウム(CaTiO_3)系、チタン酸マグネシウム(MgTiO_3)系、ジルコン酸カルシウム(CaZrO_3)系、チタン酸ジルコン酸カルシウム($\text{Ca}(\text{Zr}, \text{Ti})\text{O}_3$)系、ジルコン酸バリウム(BaZrO_3)系、酸化チタン(TiO_2)系などであってもよい。

【0047】

カバー部17及びサイドマージン部18も、誘電体セラミックスによって形成されている。カバー部17及びサイドマージン部18を形成する材料は、絶縁性セラミックスであればよいが、容量形成部16と同様の組成系の材料を用いることより、製造効率が向上するとともに、セラミック素体11における内部応力が抑制される。

10

【0048】

上記の構成により、積層セラミックコンデンサ10では、外部電極14, 15の間に電圧が印加されると、容量形成部16において内部電極12, 13の間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、外部電極14, 15の間の電圧に応じた電荷が蓄えられる。

【0049】

なお、積層セラミックコンデンサ10の構成は、特定の構成に限定されず、積層セラミックコンデンサ10に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、各内部電極12, 13の枚数や、内部電極12, 13の間の誘電体セラミック層の厚さは、適宜決定可能である。

20

【0050】

[積層セラミックコンデンサ10の作用効果]

図5は、比較例に係る積層セラミックコンデンサ110の斜視図である。積層セラミックコンデンサ110は、本実施形態に係る積層セラミックコンデンサ10とは異なり、セラミック素体111の長手方向(X軸方向)の両端部に外部電極114, 115が設けられた一般的な構成を有する。

【0051】

比較例に係る積層セラミックコンデンサ110では、長手方向の中央部がセラミック素体111のみによって構成されている。したがって、積層セラミックコンデンサ110の長手方向における抗折強度は、セラミック素体111単体の長手方向における抗折強度と等しい。

30

【0052】

このため、積層セラミックコンデンサ110では、セラミック素体111の厚さ T_1 を $80\mu\text{m}$ 以下とすると、長手方向における抗折強度が不充分となる。したがって、積層セラミックコンデンサ110では、実装時などにセラミック素体111の長手方向の中央部に厚さ方向の応力が加わると、亀裂などの機械的損傷が発生しやすい。

【0053】

この一方で、本実施形態に係る積層セラミックコンデンサ10では、上記のとおり、セラミック素体11が長手方向に沿って外部電極14, 15によって補強されている。したがって、積層セラミックコンデンサ10では、比較例に係る積層セラミックコンデンサ10よりも、長手方向における高い抗折強度が得られる。

40

【0054】

つまり、本実施形態に係る積層セラミックコンデンサ10では、外部電極14, 15を一般的な構成から変更することによって、長手方向における抗折強度を向上させることができる。したがって、積層セラミックコンデンサ10では、新たな構成を加えることなく、機械的損傷を防止することが可能である。

【0055】

更に、本実施形態に係る積層セラミックコンデンサ10では、セラミック素体11の短手方向の両端部に外部電極14, 15が設けられているため、外部電極14, 15同士が近

50

接している。このため、積層セラミックコンデンサ 10 では、等価直列インダクタンス (ESL : Equivalent Series Inductance) を低減することができる。

【0056】

[実施例]

積層セラミックコンデンサ 10 について、厚さ ($T_1 + T_2$) を $67 \mu\text{m}$ に統一し、厚さ ($T_1 + T_2$) に対する延出部 14b, 15b の厚さ T_2 の比率 $T_2 / (T_1 + T_2)$ が異なる 6 種類のサンプルを作製した。いずれのサンプルにおいても、X 軸方向の寸法を 1.0mm とし、Y 軸方向の寸法を 0.5mm とした。

【0057】

各サンプルのセラミック素体 11 は、内部電極を形成するための導電性ペーストが適宜印刷された誘電体セラミックスのグリーンシートの積層体を切断して得られたチップを焼成することによって作製した。セラミック素体 11 の焼成温度は、 $1000 \sim 1400$ とした。

10

【0058】

積層セラミックコンデンサ 10 について、セラミック素体 11 の焼成時における収縮量を考慮した上で、厚さ $0.5 \sim 3 \mu\text{m}$ のグリーンシートの積層数を調整することによって、セラミック素体 11 の厚さ T_1 が $67 \mu\text{m}$ 、 $64 \mu\text{m}$ 、 $62 \mu\text{m}$ 、 $57 \mu\text{m}$ 、 $47 \mu\text{m}$ 、 $37 \mu\text{m}$ の 6 種類のサンプルを作製した。

【0059】

各サンプルの外部電極 14, 15 は、スパッタリング法で成膜した下地膜にメッキ処理を施すことにより形成した。各サンプルの外部電極 14, 15 の延出部 14b, 15b の厚さ T_2 は、メッキ処理の条件 (電流及び時間など) を調整することによって $0 \mu\text{m}$ (延出部 14b, 15b 無し)、 $3 \mu\text{m}$ 、 $5 \mu\text{m}$ 、 $10 \mu\text{m}$ 、 $20 \mu\text{m}$ 、 $30 \mu\text{m}$ とした。

20

【0060】

なお、延出部 14b, 15b の厚さ T_2 が $3 \mu\text{m}$ 、 $5 \mu\text{m}$ 、 $10 \mu\text{m}$ 、 $20 \mu\text{m}$ 、 $30 \mu\text{m}$ の 5 つのサンプルは、上記実施形態の実施例に該当する。一方、延出部 14b, 15b を設けていない、つまり延出部 14b, 15b の厚さ T_2 が $0 \mu\text{m}$ のサンプルは、上記実施形態の比較例に該当する。

【0061】

以上により得られた積層セラミックコンデンサ 10 のサンプルについて、抗折強度測定を行った。図 6 は、抗折強度測定について説明するための模式図である。抗折強度測定には、Z 軸方向下方に窪む凹部 S1 が設けられた架台 S と、架台 S の凹部 S1 の Z 軸方向上方に配置された押圧子 P と、を用いる。

30

【0062】

架台 S の凹部 S1 の X 軸方向の寸法は、各サンプルの長手方向の寸法の 0.6 倍である。また、押圧子 P の Z 軸方向下端部は、半径 $500 \mu\text{m}$ の円弧状の断面となるように形成されている。各サンプルは、長手方向において凹部 S1 を跨ぎ、押圧子 P がセラミック素体 11 の主面の中央部に対向するように、架台 S 上にセットされる。

【0063】

図 6 は、積層セラミックコンデンサ 10 のサンプルを架台 S 上にセットした状態を示す。この状態から、押圧子 P を Z 軸方向下方に移動させ、各サンプルの Z 軸方向上面に対して、各サンプルに機械的損傷が発生するまで Z 軸方向下方への応力を加える。この間、押圧子 P から各サンプルに加えている荷重を逐次測定した。

40

【0064】

そして、各サンプルに機械的損傷が発生したときの荷重を各サンプルの抗折強度とした。図 7 は、各サンプルの抗折強度の測定結果を示すグラフである。図 7 の横軸は各サンプルにおける厚さ ($T_1 + T_2$) に対する延出部 14b, 15b の厚さ T_2 の比率 $T_2 / (T_1 + T_2)$ を示し、図 7 の縦軸は各サンプルの抗折強度を示している。

【0065】

なお、図 7 に示す抗折強度は、荷重の測定値ではなく、積層セラミックコンデンサ 10 の

50

うち $T_2 / (T_1 + T_2)$ が 0 (つまり延出部 14 b, 15 b 無し) の比較例に係るサンプルの抗折強度を「1」として、実施例に係る各サンプルの抗折強度を規格化した値で示している。つまり、図 7 に示す抗折強度は、各サンプルの抗折強度の相対値である。

【0066】

図 7 に示すように、各プロットから、山なりの近似曲線を描くことができる。より詳細に、積層セラミックコンデンサ 10 の抗折強度は、 $T_2 / (T_1 + T_2)$ が 0 から 0.15 くらいまでの領域で増加し、 $T_2 / (T_1 + T_2)$ が 0.15 を超えるあたりから減少しはじめ、 $T_2 / (T_1 + T_2)$ が 0.25 を超える領域で直線的に減少している。

【0067】

また、 $0 < T_2 / (T_1 + T_2) < 0.32$ では、抗折強度が 1.0 より大きく、つまり延出部 14 b, 15 b 無しのサンプルよりも大きい抗折強度が得られることがわかる。また、 $0.04 < T_2 / (T_1 + T_2) < 0.3$ では、抗折強度が 1.1 以上であり、延出部 14 b, 15 b 無しのサンプルよりも 1 割以上大きい抗折強度が得られることがわかる。

10

【0068】

[その他の実施形態]

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

【0069】

例えば、積層セラミックコンデンサ 10 では、外部電極 14, 15 がセラミック素体 11 の端面から Z 軸方向下側の主面のみならず X 軸方向を向いた両側面のうち少なくとも一方にも延出していてもよい。つまり、積層セラミックコンデンサ 10 の外部電極 14, 15 では、X - Y 平面に沿った断面が U 字状又は L 字状であってもよい。

20

【0070】

また、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ 10 について説明したが、本発明は一对の外部電極を有する積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。

【符号の説明】

【0071】

10 ... 積層セラミックコンデンサ

30

11 ... セラミック素体

12, 13 ... 内部電極

14, 15 ... 外部電極

14 a, 15 a ... 被覆部

14 b, 15 b ... 延出部

16 ... 容量形成部

17 ... カバー部


18 ... サイドマージン部

40


50

【図面】

【図 1】




【図 2】




10

【図 3】



【図 4】




20


30

40

【図 5】




【図 6】



10

【図 7】



20

30

40

50

フロントページの続き

審査官 北原 昂

- (56)参考文献 特開2015-050452(JP,A)
特開2013-179267(JP,A)
特開2012-004480(JP,A)
特開2016-181597(JP,A)
特開2014-130999(JP,A)
特開2012-253077(JP,A)
- (58)調査した分野 (Int.Cl., DB名)
H01G 4/232
H01G 4/30