



(12)发明专利

(10)授权公告号 CN 10788276 B

(45)授权公告日 2020.05.08

(21)申请号 201711120368.1

(22)申请日 2017.11.14

(65)同一申请的已公布的文献号  
申请公布号 CN 10788276 A

(43)申请公布日 2018.04.06

(73)专利权人 中国电子科技集团公司第五十四  
研究所

地址 050081 河北省石家庄市中山西路589  
号第五十四所卫通部

(72)发明人 周士雷 李勇 李志伟 高原  
季茂胜 武建

(74)专利代理机构 河北东尚律师事务所 13124  
代理人 王文庆

(51)Int.Cl.  
H04B 7/185(2006.01)  
H04M 11/06(2006.01)

(56)对比文件

- CN 106130583 A, 2016.11.16,
- CN 106412354 A, 2017.02.15,
- CN 106230469 A, 2016.12.14,
- CN 203482242 U, 2014.03.12,
- CN 204836168 U, 2015.12.02,
- CN 104735017 A, 2015.06.24,
- CN 203554433 U, 2014.04.16,
- CN 201365250 Y, 2009.12.16,
- CN 101051849 A, 2007.10.10,
- CN 101366192 A, 2009.02.11,
- US 2016292557 A1, 2016.10.06,
- US 3984638 A, 1976.10.05,
- CN 103117768 A, 2013.05.22,
- WO 2014182474 A1, 2014.11.13,

审查员 方晴


权利要求书3页 说明书6页 附图2页

(54)发明名称

一种多频段多模式调制解调装置

(57)摘要

本发明公开了一种多频段多模式的调制解调装置,它涉及卫星通信领域中卫星信道传输通信装置。它由调制单元、解调单元、接口单元、监控单元和电源等部件组成。它通过监控单元改变调制解调装置的参数和显示调制解调装置的工作状态,来实现调制解调装置的多频段(70MHz中频、140MHz中频和L中频)的相互切换和多个通信模式的相互切换,从而实现基于卫星信道的通信。本发明整套电路集成在1U标准机箱内,具有集成化程度高、性能稳定可靠、重量轻、功耗低、结构简单等特点,相对于传统调制解调装置在系统中具有较强的兼容性,同时具有工作模式、调制解调方式和数据速率灵活可变等优点。



1. 一种多频段多模式调制解调装置,包括监控单元(1)、按键盘(2)、OLED显示屏(3)、电源(4)和接口单元(5),其特征在于:还包括调制单元(6)和解调单元(7);

所述的接口单元(5)用于接收外部输入的远控信息,将远控信息输出至监控单元(1),并接收监控单元(1)输出的本控信息,将本控信息输出至调制单元(6)和解调单元(7);还用于接收外部数据和解调单元(7)输入的TTL数据,将外部数据转换为TTL数据输出至调制单元(6),将TTL数据转换为外部数据进行输出;还用于接收调制单元(6)和解调单元(7)的状态信息,输出至监控单元(1),并接收监控单元(1)输出的处理后的状态信息,将处理后的状态信息输出至外部;

监控单元(1)用于接收接口单元(5)输入的远控信息和状态信息,将远控信息转换成本控信息后输出至接口单元(5),将状态信息进行处理后输出至接口单元(5);键盘(2)用于通过按键操作控制监控单元(1);液晶显示器(3)用于显示监控单元(1)输出的状态信息;

调制单元(6)用于将TTL数据在本控信息的控制下进行数字信号处理和中频调制,转换为中频信号,并在本控信息的控制下根据调制解调装置的工作模式对中频信号进行分段滤波,并加入双隔离射频开关,滤波后输出至外部;并将自身工作状态信息输出至接口单元(5);其中,调制解调装置的工作模式分为:工作在L频段以及工作在70MHz频段和140MHz频段;对中频信号分为三段进行滤波:调制解调装置工作在L频段,中频信号频率在950MHz-1450MHz之间;调制解调装置工作在L频段,中频信号频率在1450MHz-2150MHz之间;调制解调装置工作在70MHz频段和140MHz频段,中频信号频率在900MHz-1080MHz之间;

解调单元(7)用于在本控信息的控制下接收外部输入中频信号,并根据中频信号的频率分段进行中频正交解调和基带数字信号处理,将中频信号转换成TTL数据,输出至接口单元(5);并将自身工作状态信息输出至接口单元(5);其中,中频信号频率分为四段:信号频率在950MHz-1350MHz频段,信号频率在1350MHz-1750MHz频段,信号频率在1750MHz-2150MHz频段,信号率在50MHz-180MHz频段。

2. 根据权利要求1所述的一种多频段多模式调制解调装置,其特征在于:调制单元(6)包括数字信号处理器FPGA(8)、存储器(9)、D/A变换器(10)、基带滤波器(11)、正交调制器(12)、本振(13)、第一数控衰减器(14)、第一低通滤波器(15)、第二数控衰减器(16)、第一射频隔离开关(17)、第二至第六低通滤波器(18-22)、第一匹配衰减器(23)、第二射频隔离开关(24)、第一放大器(25)、混频器(26)、第二匹配衰减器(27)、本振(28)、第三匹配衰减器(29)、第二放大器(30)、第一单片机(31)和第二单片机(32);

所述的数字信号处理器FPGA(8)接收接口单元(5)输出的本控信息,把本控信息转发给第一单片机(31)和第二单片机(32),同时收集状态信息输出至接口单元(5),并且数字信号处理器FPGA(8)接收接口单元(5)输出的TTL数据并根据本控信息选择加载由存储器(9)存储的不同模式的波形文件,根据选择的波形文件将TTL数据转换为基带数字信号输出至D/A变换器(10);第一单片机(31)把本控信息转化为控制信号输送给本振(13)、第一数控衰减器(14)、第二数控衰减器(16)、第一射频隔离开关(17)和第二射频隔离开关(24);第二单片机(32)把本控信息转化为控制信号输送给本振(28);D/A变换器(10)把基带数字信号转换为模拟基带信号,输出至基带滤波器(11);基带滤波器(11)将模拟基带信号滤波后输出至正交调制器(12);本振(13)根据第一单片机(31)送过来的控制信号产生本振信号,将本振信号输出至正交调制器(12),所述本振信号的频率由调制解调装置的输出的中频频点决

定,调制解调装置工作在L频段时,本振输出信号的频率等于调制解调装置工作的频率,调制解调装置工作在70MHz频段和140MHz频段时,本振输出信号的频率等于900MHz加调制解调装置工作的频率;正交调制器(12)根据本振信号把模拟基带信号调制为与本振频率相同的中频信号后输出至第一数控衰减器(14);第一数控衰减器(14)根据第一单片机(31)的控制信号对调制后的中频信号进行衰减,并输出至第一低通滤波器(15);第一低通滤波器(15)将衰减后的中频信号进行滤波,将滤波后的中频信号输出至第二数控衰减器(16);第二数控衰减器(16)对滤波后的中频信号根据第一单片机(31)的控制信号再次进行衰减,将衰减后的中频信号输出至第一射频隔离开关(17);第一射频隔离开关(17)和第二射频隔离开关(24)根据第一单片机(31)的控制信号对衰减后的中频信号进行选路通过,如果调制解调装置工作在L频段,并且频率在950MHz-1450MHz之间,将衰减后的中频信号经过第一射频隔离开关(17)后依次经过第四低通滤波器(20)和第五低通滤波器(21)进行滤波,然后经第二射频隔离开关(24)输出至第一放大器(25),经第一放大器(25)放大后输出至外部;如果调制解调装置工作在L频段,并且频率在1450MHz-2150MHz之间,将衰减后的中频信号经过第一射频隔离开关(17)后一次经过第二低通滤波器(18)和第三低通滤波器(19)进行滤波,然后经第二射频隔离开关(24)输出至第一放大器(25),经第一放大器(25)放大后输出至外部;如果调制解调装置工作在70MHz频段和140MHz频段,中频信号频率在900MHz-1080MHz,将衰减后的中频信号经过第一射频隔离开关(17)输出至第六低通滤波器(22)进行滤波,然后经过第一匹配衰减器(23)进行衰减后送到混频器(26),本振(28)根据第二单片机(32)的控制信号输出频率为900MHz的本振信号,本振信号经过第三匹配衰减器(29)进入混频器(26),混频器(26)根据本振信号将衰减后的中频信号下变频900MHz至70MHz频段或140MHz频段,然后经过第二匹配衰减器(27)和第二放大器(30)输出。

3.根据权利要求1所述的多频段多模式调制解调装置,其特征在于:解调单元(7)包括第一至第五射频隔离开关(33、37、50、54、61)、第一至第十一低通滤波器(34、38、40、41、43、44、46、47、49、65、70)、第一至第八匹配衰减器(39、42、45、48、55、57、58、60)、第一至第二数控衰减器(36、64)、第一至第六放大器(35、51、62、63、66、67)、混频器(52)、第一至第二本振(53、69)、第一至第二带通滤波器(56、59)、正交解调器(68)、第一至第二A/D采样器(71-72)、时钟分路器(73)、时钟锁相环(74)、数字信号处理器FPGA(75)、存储器(76)和第三单片机(77);

所述的数字信号处理器(75)接收接口单元(5)输出的本控信息并把本控信息转发给第三单片机(77),并且回报状态信息至接口单元(5);第三单片机(77)根据本控信息产生控制信号控制第一至第五射频隔离开关(33、37、50、54、61)和第一本振(53);第一射频隔离开关(33)根据控制信号选择接收中频信号,将中频信号依次通过第一低通滤波器(34)、第一放大器(35)、第一数控衰减器(36)进入第二射频隔离开关(37),然后第二射频隔离开关(37)和第三射频隔离开关(50)根据第三单片机(77)的控制信号对中频信号进行选路通过,信号频率在950MHz-1350MHz频段的中频信号经过第二射频隔离开关(37)后,依次经过第二低通滤波器(38)、第一匹配衰减器(39)和第三低通滤波器(40)进入第三射频隔离开关(50),然后第三射频隔离开关(50)把信号输出至第二放大器(51);信号频率在1350MHz-1750MHz频段的中频信号经过第二射频隔离开关(37)后,依次经过第四低通滤波器(41)、第二匹配衰减器(42)和第五低通滤波器(43)进入第三射频隔离开关(50),然后第三射频隔离开关(50)

把信号输出至第二放大器(51);信号频率在1750MHz-2150MHz频段的中频信号经过第二射频隔离开关(37)后,依次经过第六低通滤波器(44)、第三匹配衰减器(45)和第七低通滤波器(46)进入第三射频隔离开关(50),然后第三射频隔离开关(50)把信号输出至第二放大器(51);信号频率在50MHz-180MHz频段的中频信号经过第二射频隔离开关(37)后,依次经过第八低通滤波器(47)、第四匹配衰减器(48)和第九低通滤波器(49)进入第三射频隔离开关(50),然后第三射频隔离开关(50)根据把信号输出至第二放大器(51);第二放大器(51)将输入的信号进行放大然后输出至混频器(52);第一本振(53)根据第三单片机(77)的控制信号输出需要的本振信号进入混频器(52);混频器(52)输出混频后的440MHz的中频信号进入第四射频隔离开关(54);第四射频隔离开关(54)和第五射频隔离开关(61)根据单片机控制命令对信号进行选路通过,如果混频后的440MHz中频信号带宽大于3MHz,混频后的440MHz中频信号依次经过第五匹配衰减器(55)、第一带通滤波器(56)和第六匹配衰减器(57)进入第五射频隔离开关(61),然后由第五射频隔离开关(61)输出至第三放大器(62);如果混频后的440MHz中频信号带宽小于3MHz,混频后的440MHz中频信号依次经过第七匹配衰减器(58)、第二带通滤波器(59)和第八匹配衰减器(60)进入第五射频隔离开关(61),然后由第五射频隔离开关(61)输出至第三放大器(62);第三放大器(62)将输入的信号放大后依次经过第四放大器(63)、第二数控衰减器(64)、第十低通滤波器(65)、第五放大器(66)和第六放大器(67)进入正交解调器(68);第二本振(69)产生880MHz的本振信号进入正交解调器(68);正交解调器(68)根据本振信号将输入的信号解调为I、Q两路模拟基带信号,经过第十一低通滤波器(70)滤波后分别输出至第一A/D转换器(71)和第二A/D转换器(72);时钟锁相环(74)产生采样时钟,输出至时钟分路器(73);时钟分路器(73)分出两路采样时钟分别输出至第一A/D采样器(71)和第二A/D采样器(72);第一A/D采样器(71)和第二A/D采样器(72)分别进行采样形成数字信号,采样后的数字信号送入数字信号处理器FPGA(75);存储器(76)存储多模式波形;数字信号处理器FPGA(75)根据监控命令加载需要的波形,并根据加载的波形对输入的数字信号进行数字信号处理形成TTL数据输出至接口单元(5)。

## 一种多频段多模式调制解调装置

### 技术领域

[0001] 本发明涉及卫星通信领域中的一种调制解调器,特别适用于用作卫星通信系统中基于FDMA的信道传输的通用调制解调器。

### 背景技术

[0002] 卫星通信系统拥有通信距离远、传输容量大、通信质量高的优点。当前卫星通信蓬勃发展,大量的固定站、车载站、便携站等地球站陆续投入使用。调制解调器作为卫星通信系统的主要设备之一也获得较大发展,已有多种型号设备投入使用。各个型号设备可能存在调制解调方式、编译码方式和组帧方式的差异,这些差异影响了不同型号的设备在卫星链路上互通性比较差。早期装备的调制解调器以符合IESS-308标准的设备为主,支持BPSK、QPSK等调制方式、支持卷积或卷积级联RS编码等编码方式;近些年LDPC编码以其优良的性能逐步获得广泛的应用,近期研制的多款设备均要求支持LDPC编码。从保护用户早期投资以及系统平滑升级过渡角度出发,新研设备通常要具备向下兼容的特性,即要能够与之前装备的设备互连互通。由于功能的增加会带来FPGA逻辑资源的增加,简单的增加FPGA的逻辑资源不但会增加成本,还会给整合开发增加难度。

[0003] 卫星通信系统的建设与常规通信系统建设类似,都属于网络基础设施建设。一个突出特点是前期投入资金比较大,但是完成天线、射频和基建等基础建设之后,再进行升级扩容的投入则相对较少。地球站内的多个调制解调器可以采用频分、码分、时分等多需共用射频设备,由于卫星转发器工作频段不同以及地球站站型各异,导致各个地球站射频链路不尽相同,可以功能互通的调制解调器会因为中频频段不同而存在多个型号,由于各个型号的硬件不同,因而不能互相替换。这种情况对研制、生产、维修等各个环节都带来不利影响。

### 发明内容

[0004] 本发明的目的在于为实现背景技术提供一种通用信号处理装置,通过对FPGA软件重载方式实现多模式,解决与不同设备的不同调制解调方式、编译码方式和组帧方式的互通性。通过支持多频段实现与不同地球站射频链路的对接。本发明还有集成度高、速率灵活可变的特点。

[0005] 本发明采用的技术方案为:

[0006] 所述的接口单元5用于接收外部输入的远控信息,将远控信息输出至监控单元1,并接收监控单元1输出的本控信息,将本控信息输出至调制单元6和解调单元7;还用于接收外部数据和解调单元7输入的TTL数据,将外部数据转换为TTL数据输出至调制单元6,将TTL数据转换为外部数据进行输出;还用于接收调制单元6和解调单元7的状态信息,输出至监控单元1,并接收监控单元1输出的处理后的状态信息,将处理后的状态信息输出至外部;

[0007] 监控单元1用于接收接口单元5输入的远控信息和状态信息,将远控信息转换成本控信息后输出至接口单元5,将状态信息进行处理后输出至接口单元5;键盘2用于通过按键

操作控制监控单元1;液晶显示器3用于显示监控单元1输出的状态信息;

[0008] 调制单元6用于将TTL数据在本控信息的控制下进行数字信号处理和中频调制,转换为中频信号,并在本控信息的控制下根据调制解调装置的工作模式对中频信号进行滤波后输出至外部;并将自身工作状态信息输出至接口单元5;

[0009] 解调单元7用于在本控信息的控制下接收外部输入中频信号,并进行中频正交解调和基带数字信号处理转换成TTL数据,输出至接口单元5;并将自身工作状态信息输出至接口单元5。

[0010] 其中,调制单元6包括数字信号处理器FPGA8、存储器9、D/A变换器10、基带滤波器11、正交调制器12、本振13、第一数控衰减器14、第一低通滤波器15、第二数控衰减器16、第一射频隔离开关17、第二至第六低通滤波器18-22、第一匹配衰减器23、第二射频隔离开关24、第一放大器25、混频器26、第二匹配衰减器27、本振28、第三匹配衰减器29、第二放大器30、第一单片机31和第二单片机32;

[0011] 所述的数字信号处理器FPGA8接收接口单元5输出的本控信息,把本控信息转发给第一单片机31和第二单片机32,同时收集状态信息输出至接口单元5,并且数字信号处理器FPGA8接收接口单元5输出的TTL数据并根据本控信息选择加载由存储器9存储的不同模式的波形文件,根据选择的波形文件将TTL数据转换为基带数字信号输出至D/A变换器10;第一单片机31把本控信息转化为控制信号输送给本振13、第一数控衰减器14、第二数控衰减器16、第一射频隔离开关17和第二射频隔离开关24;第二单片机32把本控信息转化为控制信号输送给本振28;D/A变换器10把基带数字信号转换为模拟基带信号,输出至基带滤波器11;基带滤波器11将模拟基带信号滤波后输出至正交调制器12;本振13根据第一单片机31送过来的控制信号产生本振信号,将本振信号输出至正交调制器12,所述本振信号的频率由调制解调装置的输出的中频频点决定,调制解调装置工作在L频段时,本振输出信号的频率等于调制解调装置工作的频率,调制解调装置工作在70MHz频段和140MHz频段时,本振输出信号的频率等于900MHz加调制解调装置工作的频率,正交调制器12根据本振信号把模拟基带信号调制为与本振频率相同的中频信号后输出至第一数控衰减器14;第一数控衰减器14根据第一单片机31的控制信号对调制后的中频信号进行衰减,并输出至第一低通滤波器15;第一低通滤波器15将衰减后的中频信号进行滤波,将滤波后的中频信号输出至第二数控衰减器16;第二数控衰减器16对滤波后的中频信号根据第一单片机31的控制信号再次进行衰减,将衰减后的中频信号输出至第一射频隔离开关17;第一射频隔离开关17和第二射频隔离开关24根据第一单片机31的控制信号对衰减后的中频信号进行选路通过,如果调制解调装置工作在L频段,并且频率在950MHz-1450MHz之间,将衰减后的中频信号经过第一射频隔离开关17后依次经过第四低通滤波器20和第五低通滤波器21进行滤波,然后经第二射频隔离开关24输出至第一放大器25,经第一放大器25放大后输出至外部;如果调制解调装置工作在L频段,并且频率在1450MHz-2150MHz之间,将衰减后的中频信号经过第一射频隔离开关17后一次经过第二低通滤波器18和第三低通滤波器19进行滤波,然后经第二射频隔离开关24输出至第一放大器25,经第一放大器25放大后输出至外部;如果调制解调装置工作在70MHz频段和140MHz频段,中频信号频率在900MHz-1080MHz,将衰减后的中频信号经过第一射频隔离开关17输出至第六低通滤波器22进行滤波,然后经过第一匹配衰减器23进行衰减后送到混频器26,本振28根据第二单片机32的控制信号输出频率为900MHz的本振信

号,本振信号经过第三匹配衰减器29进入混频器26,混频器26根据本振信号将衰减后的中频信号下变频900MHz至70MHz频段或140MHz频段,然后经过第二匹配衰减器27和第二放大器30输出。

[0012] 其中,解调单元7包括第一至第五射频隔离开关33、37、50、54、61、第一至第十一低通滤波器34、38、40、41、43、44、46、47、49、65、70、第一至第八匹配衰减器39、42、45、48、55、57、58、60、第一至第二数控衰减器36、64、第一至第六放大器35、51、62、63、66、67、混频器52、第一至第二本振53、69、第一至第二带通滤波器56、59、正交解调器68、第一至第二A/D采样器71-72、时钟分路器73、时钟锁相环74、数字信号处理器FPGA75、存储器76和第三单片机77;

[0013] 所述的数字信号处理器75接收接口单元5输出的本控信息并把本控信息转发给第三单片机77,并且回报状态信息至接口单元5;第三单片机77根据本控信息产生控制信号控制第一至第五射频隔离开关33、37、50、54、61和第一本振53;第一射频隔离开关33根据控制信号选择接收中频信号,将中频信号依次通过第一低通滤波器34、第一放大器35、第一数控衰减器36进入第二射频隔离开关37,然后第二射频隔离开关37和第三射频隔离开关50根据第三单片机77的控制信号对中频信号进行选路通过,信号频率在950MHz-1350MHz频段的中频信号经过第二射频隔离开关37后,依次经过第二低通滤波器38、第一匹配衰减器39和第三低通滤波器40进入第三射频隔离开关50,然后第三射频隔离开关50把信号输出至第二放大器51;信号频率在1350MHz-1750MHz频段的中频信号经过第二射频隔离开关37后,依次经过第四低通滤波器41、第二匹配衰减器42和第五低通滤波器43进入第三射频隔离开关50,然后第三射频隔离开关50把信号输出至第二放大器51;信号频率在1750MHz-2150MHz频段的中频信号经过第二射频隔离开关37后,依次经过第六低通滤波器44、第三匹配衰减器45和第七低通滤波器46进入第三射频隔离开关50,然后第三射频隔离开关50把信号输出至第二放大器51;信号频率在50MHz-180MHz频段的中频信号经过第二射频隔离开关37后,依次经过第八低通滤波器47、第四匹配衰减器48和第九低通滤波器49进入第三射频隔离开关50,然后第三射频隔离开关50根据把信号输出至第二放大器51;第二放大器51将输入的信号进行放大然后输出至混频器52;第一本振53根据第三单片机77的控制信号输出需要的本振信号进入混频器52;混频器52输出混频后的440MHz的中频信号进入第四射频隔离开关54;第四射频隔离开关54和第五射频隔离开关61根据单片机控制命令对信号进行选路通过,如果混频后的440MHz中频信号带宽大于3MHz,混频后的440MHz中频信号依次经过第五匹配衰减器55、第一带通滤波器56和第六匹配衰减器57进入第五射频隔离开关61,然后由第五射频隔离开关61输出至第三放大器62;如果混频后的440MHz中频信号带宽小于3MHz,混频后的440MHz中频信号依次经过第七匹配衰减器58、第二带通滤波器59和第八匹配衰减器60进入第五射频隔离开关61,然后由第五射频隔离开关61输出至第三放大器62;第三放大器62将输入的信号放大后依次经过第四放大器63、第二数控衰减器64、第十低通滤波器65、第五放大器66和第六放大器67进入正交解调器68;第二本振69产生880MHz的本振信号进入正交解调器68;正交解调器68根据本振信号将输入的信号解调为I、Q两路模拟基带信号,经过第十一低通滤波器70滤波后分别输出至第一A/D转换器71和第二A/D转换器72;时钟锁相环74产生采样时钟,输出至时钟分路器73;时钟分路器73分出两路采样时钟分别输出至第一A/D采样器71和第二A/D采样器72;第一A/D采样器71和第二A/D采样器72分别进行

采样形成数字信号,采样后的数字信号送入数字信号处理器FPGA75;存储器76存储多模式波形;数字信号处理器FPGA75根据监控命令加载需要的波形,并根据加载的波形对输入的数字信号进行数字信号处理形成TTL数据输出至接口单元5。

[0014] 本发明与背景技术相比具有如下优点:

[0015] 1.本发明可以加载多个波形文件,通过加载不同的波形文件可以与多个型号的调制解调器实现功能上的互通。

[0016] 2.本发明兼容性强,可以应用于不同中频的卫星地球站。

[0017] 3.本发明各部件集成化程度高,功耗低,整机调试工作量小,性能稳定可靠,能够在较恶劣的环境-10℃~55℃条件下正常工作。

[0018] 4.本发明采用标准外形结构,结构简单,内部紧凑,成本低,具有推广应用价值。

## 附图说明

[0019] 图1是本发明的原理方框图。

[0020] 图2是本发明调制单元6的电原理图。

[0021] 图3是本发明解调单元7的电原理图。

## 具体实施方式

[0022] 参照图1至图3,本发明由监控单元1、按键盘2、OLED显示屏3、电源4、接口单元5、调制单元6、解调单元7组成,图1是本发明的原理方框图,实施例按图1连接线路。其中接口单元5端口1与外部数据端口A连接,通过网口用于与外部数据交互,接口单元5把外部网络数据转为TTL数据,接口单元5的输出端口6与调制单元6的输入端口2连接,接口单元5的输入端口7与解调单元6的输出端口2连接,接口单元5端口2通过RS-485接口与外部监控系统入端口连接,用于实施对本机的检测和控制,监控单元1入端口1与按键盘2出端口1连接,通过本机的按键操作修改或监测本机的状态,并通过与监控单元1出端口4连接的液晶显示器3显示。接口单元5负责监控单元1的本控信息的分发和收集,监控单元1通过端口4与接口单元5交互本控信息。接口单元5通过端口5与调制单元6的端口6连接,实现工作模式、调制参数、中频频率和设置确认信息的交互。接口单元5通过端口8与解调单元7的端口1连接,实现工作模式、解调参数、中频频率、估计收电平、信噪比、同步状态和设置确认信息的交互。接口单元5其作用是远控信息、本控信息和数据的转接和分发。实施例采用现场可编程门阵列FPGA5CSXFC6D6F31I7N、Flash存储器EPCS128SI16N、直接数字合成器DDS AD9912ABCPZ、以太网PHY器件KSZ9021RNI、同步动态随机存储器SDRAMMT48LC4M32B2P-7IT、以太网收发器WJLXT971ALE、QSPIFLASH存储器N25Q512A83GSF40F,监控单元1其作用就是通过这些控制和监测端口控制本机的正常工作,实施例采用市售ARM处理器STM32F103VET6、时钟电路SD2401DLPI-G、485接口电路MAX3160EAP制作。OLED显示屏3实施例采用OLED显示器WGS256642-YEH-LV制作。按键盘2实施例采用BMA-16-110制作。

[0023] 本发明的调制单元6输入端口3与接口单元5的输出端口6连接,其作用是对接口单元5网口转换为TTL数据由接口单元传输至调制单元,调制单元6端口与接口单元5的端口5连接,其作用是对接口单元5把监控单元的本控信息与调制单元6进行交互,调制单元6输出端口3脚与L频段中频输出端口C连接,其作用是将中频调制后的L频段中频信号输出,调制

单元6输出端口4脚与L频段中频输出端口D连接,其作用是将中频调制后的70MHz频段和140MHz频段中频信号输出。

[0024] 存储器9存储数字信号处理器FPGA8需要加载的多模式波形文件,根据监控命令加载需要的波形文件,数字信号处理器FPGA 8器输出数字信号至D/A变换器10把数字信号模拟化处理,然后把模拟信号进入基带滤波器11进行滤波,经过滤波的基带信号进入正交调制器12,正交调制器12把信号调制到本振13锁定的频点。本实例设置本振13锁定频点范围为950MHz-2150MHz。然后把L频段的信号经过第一数控衰减器14、第一低通滤波器15、第二数控衰减器16衰减,衰减后的信号进行分段滤波,加入双隔离射频开关,第一射频隔离开关17和第二射频隔离开关24,增加不同频段信号的隔离度,信号频率在950MHz-1450MHz之间,信号经过第一射频隔离开关17输出至第四低通滤波器20和第五低通滤波器21进行滤波,然后送到第二射频隔离开关24,信号然后经第二射频隔离开关24送至第一放大器25,经第一放大器25放大后送出调制解调装置,如果信号频率在1450MHz-2150MHz之间,信号经过第一射频隔离开关17输出至第二低通滤波器18和第三低通滤波器19进行滤波,然后送到第二射频隔离开关24,信号然后经第二射频隔离开关24送至第一放大器25,经第一放大器25放大后送出调制解调装置,如果调制解调器工作在70MHz频段和140MHz频段,信号经过第一射频隔离开关17输出至第六低通滤波器22进行滤波,然后经过第一匹配衰减器器23,然后送到混频器26,本振28输出本振信号900MHz,经过第三匹配衰减器29,进入混频器26,混频器26把信号下变频900MHz至70MHz频段或140MHz频段,然后信号经过第三匹配衰减器29和第二放大器30送出调制解调器。实施例数字信号处理器FPGA8采用5CEFA9F23I7N、存储器9采用EPCQ256SI16N、D/A变换器10采用AD9745BCPZ、基带滤波器11采用LC滤波器、正交调制器12采用ADL5375-05ACPZ、本振13采用RFFC2072A、第一数控衰减器14采用HMC472LP4E、第一低通滤波器15采用LFCN-2000+、第二数控衰减器16采用HMC472LP4E、第一射频隔离开关17采用HMC349MS8G、第二低通滤波器18采用SF1450、第三低通滤波器19采用LFCN-1450+、第四低通滤波器20采用LFCN-2250+、第五低通滤波器21采用LFCN-2250+、第一匹配衰减器23采用LFCN-1000+、第二射频隔离开关24采用HMC349MS8G、混频器26采用HMC423MS8、第二匹配衰减器27采用SBB-2089Z、本振28采用ADF4360-3、第三匹配衰减器29采用SBB-3089Z、第二放大器30采用SBB-4089Z、第一单片机31采用C8051F340和第二单片机32采用C8051F330。

[0025] 本发明解调单元7由第一至第五射频隔离开关33、37、50、54、61、第一至第十一低通滤波器34、38、40、41、43、44、46、47、49、65、70、第一至第八匹配衰减器39、42、45、48、55、57、58、60、第一至第二数控衰减器36、64、第一至第六放大器35、51、62、63、66、67、混频器52、第一至第二本振53、69、第一至第二带通滤波器56、59、正交解调器68、A/D采样器71-72、时钟分路器73、时钟锁相环74、数字信号处理器FPGA75、存储器76和第三单片机77。实施例解调单元7的电原理连接线路图如图3所示。数字信号处理器75接收接口单元5输出的本控信息并把本控信息转发给第三单片机77,并且回报状态信息至接口单元5;第三单片机77根据本控信息产生控制信号控制第一至第五射频隔离开关33、37、50、54、61和第一本振53,L频段中频信号、70MHz频段和140MHz频段分别通过第一射频隔离开关33接入,然后再通过第二射频隔离开关37和第三射频隔离开关40进行分频段滤波,经过滤波的信号通过混频器52变为中心频点的440MHz中频信号,然后对中频信号带宽进行区分,进行分段滤波,滤波后的信号经过电平调整进入正交解调器68,把信号变为IQ两路信号进行采样处理,采样后的信

号进入数字信号处理器FPGA75进行处理,数字信号处理器FPGA75加载对应模式的波形加载。实施例混频器52采用RFFC2072A,正交解调器68采用ADL5387,第二本振69采用RFFC2072A,第一A/D采样器71采用AD9230,时钟分路器73采用AD9514,时钟锁相环74采用AD9912,数字信号处理器FPGA75采用EP4SE230F29I3N和第三单片机77采用C8051F340。

[0026] 本发明电源4其作用提供各级部件直流工作电压,实施例采用电源NET-75C,其输出+V1电压为+5伏、输出+V2电压为+15V伏。

[0027] 本发明简要工作原理如下:本发明接口单元与外部进行信号交互,把外部数据转换为TTL数据或把TTL数据转换为外部数据,调制单元把接口单元送来的TTL数据进行数字信号处理,中频调制等转换为中频信号输出,解调单元对输入的中频信号进行中频正交解调,基带数字信号处理转换为TTL信号,送至接口单元。其内部主要由监控单元1、按键盘2、OLED显示屏3、电源4、接口单元5、调制单元6、解调单元7组成。各部分均采用了模块化设计技术,构成具有独立功能的相应单元。

[0028] 本发明的安装结构如下:整机采用标准1U机箱,机箱内部采用模块化结构,每个模块都采用独立的电路来实现;整机外形尺寸为 $482 \pm 4\text{mm}$ 宽 $\times 44 \pm 2\text{mm}$ 高 $\times 456 \pm 4\text{mm}$ 深,在机箱两侧可以安装滑动导轨,机箱前部安装有OLED显示屏3、按键盘2和指示灯,机箱后部安装有电源插座、70MHz频段或140MHz频段中频输入端口E插座、L频段中频输入端口F插座、70MHz频段或140MHz频段中频输出端口C插座、L中频输出端口D插座、外部数据端口A插座、以及标准RS-485远控接口B插座,组装成本发明。




图1




图2




图3