

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：095147472

※ 申請日期：95.12.18

※IPC 分類：H01L 23/58
G06K 19/077
G06K 19/07

一、發明名稱：(中文/英文)

射頻識別晶片封裝模組

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

長盛科技股份有限公司

代表人：(中文/英文)

尚元良

住居所或營業所地址：(中文/英文)

(25170)台北縣淡水鎮中正東路2段69號10樓

國籍：(中文/英文)

中華民國

三、發明人：(共 6 人)

姓名：(中文/英文)

1 王敬順

2 夏春華

3 鄧光佑

4 劉有恆

5 王洋凱

6 王明中

國籍：(中文/英文)

1~6 中華民國

四、聲明事項：

主張專利法第二十二條第二項 第一款或 第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明是有關於一種射頻識別晶片封裝模組，特別是指一種封裝容易的射頻識別晶片封裝模組。

【先前技術】

習知的射頻識別(Radio Frequency Identification, RFID)晶片封裝模組包含一塊基板及一個射頻識別晶片。基板包括多數條設於基板表面的天線及多數個分別形成於天線一端的基板接點。射頻識別晶片位於基板上，且與基板接點電連接，而一般所用的電連接方法有兩種。

參閱圖 1，第一種方法是以打線(wire bonding)的方式電連接，也就是將射頻識別晶片 91 放置在基板 92 上，射頻識別晶片 91 的上表面有多數個晶片接點，在晶片接點與對應之基板接點間拉一條線 93 以形成電連接；但是，這種封裝方法因為需要打線，不僅封裝麻煩，且會增加封裝的時間。

參閱圖 2，第二種方法則是覆晶(flip chip)封裝，覆晶封裝是將上述的射頻識別晶片 96 上下翻轉地置於基板 97 上，使原來的上表面變成下表面，且位於下表面的晶片接點處分別要長凸塊(bump)98，射頻識別晶片 96 藉由凸塊 98 而直接與對應之基板接點上下接觸以形成電連接；但是，長凸塊 98 不僅耗費時間，凸塊 98 製程的困難度與成本也都很高。

【發明內容】

本發明之目的，是在提供一種封裝快速容易且節省成本的射頻識別晶片封裝模組。

於是，本發明射頻識別晶片封裝模組包含一塊基板、一個導電元件、一個射頻識別晶片，以及一個定位件。

該基板包括至少一條設於該基板表面的天線及至少一個形成於該天線之一端的基板接點。該導電元件位於該基板上，包括一個絕緣彈性體及至少一條於該絕緣彈性體內延伸的導電路徑，該導電路徑具有分別顯露於該絕緣彈性體之二相反面的一個上接點及一個下接點，該下接點與該基板接點電連接。該射頻識別晶片位於該導電元件上，且與該導電元件的上接點電連接。該定位件用以使該射頻識別晶片與該導電元件定位於該基板上。因此，射頻識別晶片經由導電元件的導電路徑而與基板接點電連接。

本發明的一個較佳實施例中，導電元件是一個導電橡膠。

本發明之功效在於用以使射頻識別晶片與基板接點電連接的導電元件具有彈性，所以當射頻識別晶片被定位件固定在基板上時，射頻識別晶片可往下緊壓著導電元件的絕緣彈性體，以確保射頻識別晶片與導電元件的上接點確實緊密地接觸，且導電元件的下接點亦與基板接點緊密電連接；因此，只需將導電元件與射頻識別晶片依序疊置於基板上，再以定位件將導電元件夾緊於射頻識別晶片與基板間，便完成封裝，不僅封裝快速容易，而且可使用低成本的導電橡膠等元件作為導電元件，故可節省成本。

【實施方式】

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之三個較佳實施例的詳細說明中，將可清楚的呈現。

在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖 3 及圖 4，本發明的第一較佳實施例揭示一個射頻識別(Radio Frequency Identification, RFID)晶片封裝模組 200，射頻識別晶片封裝模組 200 包含一塊基板 2、一個導電元件 3、一個射頻識別晶片 41，以及一個定位件 42。

基板 2 包括多數條設於基板 2 表面以用於射頻識別通訊的天線 22 及多數個分別形成於該等天線 22 之一端的基板接點 21。在本實施例中，是以形成於基板 2 表面的電路走線(trace)作為天線 22，且基板 2 是一塊撓性印刷電路板(Flexible Printed Circuit board, FPC board)，但也可以是其他種電路板。

導電元件 3 位於基板 2 上，包括一個絕緣彈性體 31 及多數條於絕緣彈性體 31 內延伸的導電路徑 32，每一條導電路徑 32 具有分別顯露於絕緣彈性體 31 之二相反面的一個上接點 321 及一個下接點 322，該等下接點 322 分別與該等基板接點 21 電連接。在本實施例中，導電元件 3 是一個導電橡膠，且導電元件 3 之絕緣彈性體 31 的表面不平整；因此，只要將購得的導電橡膠依需求裁切至合適的尺寸便可當作導電元件 3 使用。

射頻識別晶片 41 位於導電元件 3 上，且包括多數個晶片接點(圖未示)，晶片接點可以只是平面接點，射頻識別晶片 41 藉由晶片接點而與導電元件 3 的該等上接點 321 電連接。由於本實施例的射頻識別晶片 41 包括四個晶片接點，所以本實施例的基板 2 包括四條天線 22 及四個基板接點 21，且導電元件 3 包括四條導電路徑 32，但並不以此為限，例如：射頻識別晶片 41 也可以只包括一個晶片接點，則基板 2 只需有一條天線 22 及一個基板接點 21，而導電元件 3 則只需有一條導電路徑 32。

定位件 42 用以使射頻識別晶片 41 與導電元件 3 定位於基板 2 上。在本實施例中，定位件 42 是一個包覆射頻識別晶片 41 與導電元件 3 且定位於基板 2 上的殼體，且殼體的高度小於射頻識別晶片 41 與未受外力之導電元件 3 的高度總和；但定位件 42 也可以含有多數個挾持射頻識別晶片 41 與導電元件 3 於基板 2 上之挾持元件，且此挾持元件組裝後更迫使射頻識別晶片 41 壓縮導電元件 3。

當要封裝射頻識別晶片 41 時，將導電元件 3 置於基板 2 上且導電元件 3 的下接點 322 分別接觸基板接點 21，再將射頻識別晶片 41 放在導電元件 3 上，並使射頻識別晶片 41 的晶片接點分別與導電元件 3 的上接點 321 電連接，然後，使定位件 42 包覆射頻識別晶片 41 與導電元件 3 並固定於基板 2 上。因此，射頻識別晶片 41 依序經由導電元件 3 的導電路徑 32 及基板接點 21 而與天線 22 電連接，且由於定位件 42 的高度小於射頻識別晶片 41 與未受外力之導

電元件 3 的高度總和，所以導電元件 3 的絕緣彈性體 31 會被射頻識別晶片 41 壓縮而變形，以使導電元件 3 的上、下接點 321、322 分別能確實地與射頻識別晶片 41 及基板接點 21 緊密接觸。再者，因為在本實施例中，絕緣彈性體 31 的表面不平整，所以絕緣彈性體 31 受到壓縮而變形時更能確保上述電連接。

參閱圖 5 及圖 6，本發明的第二較佳實施例與該第一較佳實施例之不同在於本實施例的導電元件 5 是一個織物 50，也就是導電元件 5 的每一條導電路徑 52 是一條編織於絕緣彈性體 51 內並呈波浪狀排列的金屬絲，且該等導電路徑 52 是呈兩兩交錯但未相通；因此，每一條導電路徑 52 的上接點 521 與下接點 522 錯開，故基板接點 21 的位置不需限制於對應之晶片接點的正下方，而可使基板 2 上之天線 22 的設置位置在設計上更有彈性(見圖 3)。

在製造時，因為可以製成一整片織物 50，所以可自金屬絲(導電路徑 52)顯露於絕緣彈性體 51 的二相反面處裁切織物 50，也就是沿如圖 5 所示的箭頭方向 11 裁切，以獲得合適尺寸的導電元件 5(見圖 6)。

參閱圖 7 及圖 8，本發明的第三較佳實施例與該第一較佳實施例之不同在於本實施例之導電元件 6 的絕緣彈性體 61 之材質為膠，且導電元件 6 的每一條導電路徑 62 是一條金屬絲。

在製造時，先將金屬絲(導電路徑 62)排成波浪狀，再灌膠固定以形成絕緣彈性體 61，且只有金屬絲的彎折段 623

、624 未被絕緣彈性體 61 包覆而顯露出來(見圖 7)，然後，便可依需求裁切成一個個合適大小的導電元件 6。在裁切時，是自顯露於絕緣彈性體 61 之同一面的金屬絲之彎折段 623 處切斷彎折段 623 與絕緣彈性體 61，再切斷顯露於絕緣彈性體 61 之另一面的金屬絲之彎折段 624，也就是沿如圖 7 所示的箭頭方向 12 裁切；然後，再將被切斷的彎折段 623、624 都彎向同一個方向，則被切斷的彎折段 623、624 分別形成導電路徑 62 的上、下接點 621、622(見圖 8)。

因此，與第二較佳實施例相同的是，每一條導電路徑 62 的上接點 621 與下接點 622 同樣錯開，故基板接點 21 的位置一樣不需限制於對應之晶片接點的正下方，而可使基板 2 上之天線 22 的設置位置在設計上更有彈性(見圖 3)。

歸納上述，本發明射頻識別晶片封裝模組 200 藉由使用具有彈性的導電元件 3、5、6 來電連接射頻識別晶片 41 與基板接點 21，所以當射頻識別晶片 41 被定位件 42 固定在基板 2 上時，射頻識別晶片 41 可往下緊壓著導電元件 3、5、6 的絕緣彈性體 31、51、61，以確保射頻識別晶片 41 與導電元件 3、5、6 之導電路徑 32、52、62 的上接點 321、521、621 確實緊密地電連接，且導電元件 3、5、6 的下接點 322、522、622 亦與基板接點 21 緊密電連接；因此，只需將導電元件 3、5、6 與射頻識別晶片 41 依序疊置於基板 2 上，再用定位件 42 定位射頻識別晶片 41 與導電元件 3、5、6，以使導電元件 3、5、6 被夾緊於射頻識別晶片 41 與基板 2 間，便完成封裝，不僅封裝快速容易，而且可使

用低成本的導電橡膠等元件作為導電元件 3，而不需耗費成本與時間去長凸塊，因此可節省成本，故確實能達成本發明的目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

【圖式簡單說明】

圖 1 是一側視圖，說明習知的第一種電連接方法；

圖 2 是一側視圖，說明習知的第二種電連接方法；

圖 3 是一側視剖面圖，說明本發明射頻識別晶片封裝模組之第一較佳實施例；

圖 4 是一立體圖，說明該第一較佳實施例的導電元件；

圖 5 是一側視示意圖，說明本發明射頻識別晶片封裝模組之第二較佳實施例；

圖 6 是一立體示意圖，說明該第二較佳實施例的導電元件是一個織物，圖中未顯示鄰近後方的二條導電路徑；

圖 7 是一側視示意圖，說明本發明射頻識別晶片封裝模組之第三較佳實施例；及

圖 8 是一側視示意圖，說明該第三較佳實施例的導電元件。

【主要元件符號說明】

11	箭頭方向	52	導電路徑
12	箭頭方向	521	上接點
200	射頻識別晶片封裝模組	522	下接點
2	基板	6	導電元件
21	基板接點	61	絕緣彈性體
22	天線	62	導電路徑
3	導電元件	621	上接點
31	絕緣彈性體	622	下接點
32	導電路徑	623	彎折段
321	上接點	624	彎折段
322	下接點	91	射頻識別晶片
41	射頻識別晶片	92	基板
42	定位件	93	線
5	導電元件	96	射頻識別晶片
50	織物	97	基板
51	絕緣彈性體	98	凸塊

五、中文發明摘要：

一種射頻識別晶片封裝模組，包含一塊基板、一個導電元件、一個射頻識別晶片，以及一個定位件。該基板包括至少一條設於該基板表面的天線及至少一個形成於該天線之一端的基板接點。該導電元件位於該基板上，包括一個絕緣彈性體及至少一條於該絕緣彈性體內延伸的導電路徑，該導電路徑具有分別顯露於該絕緣彈性體之二相反面的一個上接點及一個下接點，該下接點與該基板接點電連接。該射頻識別晶片位於該導電元件上，且與該導電元件的上接點電連接。該定位件用以使該射頻識別晶片與該導電元件定位於該基板上。

六、英文發明摘要：

十、申請專利範圍：

1. 一種射頻識別晶片封裝模組，包含：
 - 一塊基板，包括至少一條設於該基板表面的天線及至少一個形成於該天線之一端的基板接點；
 - 一個導電元件，位於該基板上，包括一個絕緣彈性體及至少一條於該絕緣彈性體內延伸的導電路徑，該導電路徑具有分別顯露於該絕緣彈性體之二相反面的一個上接點及一個下接點，該下接點與該基板接點電連接；
 - 一個射頻識別晶片，位於該導電元件上，且與該導電元件的上接點電連接；及
 - 一個定位件，用以使該射頻識別晶片與該導電元件定位於該基板上。
2. 依據申請專利範圍第 1 項所述之射頻識別晶片封裝模組，其中，該基板是一塊電路板，該天線是一條形成於該基板表面的電路走線。
3. 依據申請專利範圍第 2 項所述之射頻識別晶片封裝模組，其中，該基板是一塊撓性印刷電路板。
4. 依據申請專利範圍第 1 項所述之射頻識別晶片封裝模組，其中，該基板包括四條天線及四個基板接點，該導電元件包括四條導電路徑。
5. 依據申請專利範圍第 1 項所述之射頻識別晶片封裝模組，其中，該定位件是一個包覆該射頻識別晶片與該導電元件且定位於該基板上的殼體。
6. 依據申請專利範圍第 5 項所述之射頻識別晶片封裝模組

，其中，該殼體的高度小於該射頻識別晶片與未受外力之該導電元件的高度總和。

7. 依據申請專利範圍第 1 項所述之射頻識別晶片封裝模組，其中，該絕緣彈性體的表面不平整。
8. 依據申請專利範圍第 1 項所述之射頻識別晶片封裝模組，其中，該導電元件是一個導電橡膠。
9. 依據申請專利範圍第 1 項所述之射頻識別晶片封裝模組，其中，該導電路徑的上接點與下接點錯開。
10. 依據申請專利範圍第 9 項所述之射頻識別晶片封裝模組，其中，該導電元件是一個織物，該導電元件的導電路徑是一條編織於該絕緣彈性體內的金屬絲。
11. 依據申請專利範圍第 10 項所述之射頻識別晶片封裝模組，其中，該基板包括多數條天線及多數個基板接點，該導電元件包括多數條導電路徑，該等導電路徑是呈兩兩交錯但未相通。
12. 依據申請專利範圍第 9 項所述之射頻識別晶片封裝模組，其中，該導電元件的絕緣彈性體之材質為膠，該導電元件的導電路徑是一條金屬絲。

十一、圖式：




圖 1




圖 2




圖 3




圖 4




圖 5




圖 6




圖 7




圖 8

七、指定代表圖：

(一)本案指定代表圖為：第 (3) 圖。

(二)本代表圖之元件符號簡單說明：

200 ……射頻識別晶片封裝模組	31 ……絕緣彈性體
2 ……基板	32 ……導電路徑
21 ……基板接點	321 ……上接點
22 ……天線	322 ……下接點
3 ……導電元件	41 ……射頻識別晶片
	42 ……定位件

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：