## (19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

## 特許第4445398号

(P4445398)

(45) 発行日 平成22年4月7日 (2010.4.7)

(24) 登録日 平成22年1月22日 (2010.1.22)

(51) Int.Cl.			FΙ		
HO1L	27/105	(2006.01)	HO1L	27/10	448
G 1 1 C	13/00	(2006.01)	G 1 1 C	13/00	А
HO1L	45/00	(2006.01)	HO1L	45/00	А

請求項の数 23 (全 22 頁)

(21) 出願番号 (86) (22) 出願日	特願2004-570548 (P2004-570548) 平成15年4月3日 (2003.4.3)	(73)特許権者	皆 000003078 株式会社東芝
(65) 公表番号	特表2006-514440 (P2006-514440A)		東京都港区芝浦一丁目1番1号
(43) 公表日	平成18年4月27日 (2006.4.27)	(74)代理人	100092820
(86) 国際出願番号	PCT/JP2003/004275		弁理士 伊丹 勝
(87) 国際公開番号	W02004/090984	(74)代理人	100106389
(87) 国際公開日	平成16年10月21日 (2004.10.21)		弁理士 田村 和彦
審査請求日	平成17年9月15日 (2005.9.15)	(72)発明者	戸田 春希
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝 マイクロエレクトロニクスセ
			ンター内
		審査官	正山 旭
			最終頁に続く

(54) 【発明の名称】相変化メモリ装置

(57)【特許請求の範囲】

【請求項1】

半導体基板と、

前記半導体基板上に積層形成された、それぞれ相変化により決まる抵抗値をデータとし て記憶するマトリクス配列された複数のメモリセル、マトリクスの第1の方向に並ぶ複数 のメモリセルの一端を共通接続するビット線及びマトリクスの第2の方向に並ぶ複数のメ モリセルの他端を共通接続するワード線を有する複数のセルアレイと、

前記半導体基板の前記セルアレイの下に位置するように形成された、前記セルアレイの データの読み出し及び書き込みを行うための読み出し / 書き込み回路と、

<u>前記セルアレイと前記読み出し / 書き込み回路とを接続するため前記半導体基板に対し</u>10 垂直方向に延びるように形成された垂直配線と

を備え、

\_\_\_積層方向において隣接する2つの前記セルアレイは、前記ビット線及び / 又は前記ワー ド線を共有しており、

前記垂直配線は、

前記セルアレイが積層されるセル配置領域<u>同士</u>を区画する<u>境界線のうち</u>前記第1の方向 <u>と</u>交わる<u>第1の</u>境界線に沿って配置された第1配線領域に配置されて、<u>同時に活性化され</u> <u>ない2つの</u>セルアレイのビット線を共通に前記読み出し/書き込み回路に接続する第1の 垂直配線と、

前記セル配置領域同士を区画する境界線のうち前記第1の方向と交わり且つ前記第1の <sup>20</sup>

50

境界線とは反対側の第2の境界線に沿って配置された第2配線領域に配置されて、積層方 向において互いに隣接する2つのセルアレイのビット線を前記読み出し / 書き込み回路に 接続する第2の垂直配線と、 前記セル配置領域同士を区画する境界線のうち前記第2の方向と交わる第3の境界線に 沿って配置された第3配線領域に配置されて、前記各セルアレイのワード線を前記読み出 し/書き込み回路に接続する第3の垂直配線と、 を有することを特徴とする相変化メモリ装置。 【請求項2】 前記各セルアレイのメモリセルは、前記ビット線とワード線の各交差部に配置されたカ 10 ルコゲナイドとダイオードの積層構造を有する ことを特徴とする請求項1記載の相変化メモリ装置。 【請求項3】 前記メモリセルのダイオードは、前記ビット線側をカソード、ワード線側をアノードと する極性で前記カルコゲナイドと直列接続されており、 非選択時に前記ビット線とワード線は前記ダイオードが逆バイアスとなるように電位固 定され、データ読み出し又は書き込み時に選択された前記ビット線及びワード線がそれぞ れ負方向及び正方向にパルス駆動される ことを特徴とする請求項2記載の相変化メモリ装置。 【請求項4】 20 前記複数のセルアレイは、各層間で前記ビット線及ワード線を共有して積層されている ことを特徴とする請求項1記載の相変化メモリ装置。 【請求項5】 前記第1乃至第3の垂直配線は、前記セルアレイを取り囲む絶縁層に埋め込まれたコン タクトプラグである ことを特徴とする請求項1記載の相変化メモリ装置。 【請求項6】 前記各セルアレイ内で近接する二つのメモリセルは、一方が高抵抗値、他方が低抵抗値 状態である相補的データを記憶するペアセルを構成し、その相補的データがビット線対に 1ビットデータとして読み出される 30 ことを特徴とする請求項1記載の相変化メモリ装置。 【請求項7】 前記ペアセルは、その相補的データが出力されるビット線対の間に他のビット線が配置 されるように選択される ことを特徴とする請求項6記載の相変化メモリ装置。 【請求項8】 前記読み出し / 書き込み回路は、 前記セル配置領域の中央部を前記第2の方向に横切って配設された、読み出しデータが 転送される複数のデータ線とビット線に書き込みパルスを転送する複数の書き込みパルス 信号線を有するグローバルバス領域と、 40 前記セル配置領域の前記第1の境界線及び第2の境界線に沿って配置された第1配置領 域及び第2配置領域にそれぞれ配置されて、積層方向において隣接する2つのセルアレイ のビット線がそれぞれ接続される第1及び第2のビット線選択回路と、

前記第1及び第2のビット線選択回路と前記グローバルバス領域の間にそれぞれ配置された、前記第1及び第2のビット線選択回路により選択されたビット線のデータをセンスするための第1及び第2のセンスアンプ列と、

前記セル配置領域の前記第3<u>の境界線</u>に沿って配置された<u>第3配置領域に配置され</u>、前 記隣接する2<u>つの</u>セルアレイの共有ワード線が接続されるワード線選択回路と、

前記セル配置領域の第3の境界線<u>とは反対側の第4の境界線</u>に沿って配置<u>された第4配</u> 置領域に配置されて、前記書き込みパルス信号線に供給される前記書き込みパルスを発生 するための書き込み回路とを有する ことを特徴とする請求項1記載の相変化メモリ装置。

【請求項9】

前記共有ワード線は、前記ワード線選択回路により選択された所定範囲が同時に活性化 され、前記隣接する2<u>つの</u>セルアレイの各ビット線は、前記第1及び第2のビット線選択 回路によってそれぞれ所定範囲が同時に選択されて、<u>積層方向において</u>隣接する2<u>つの</u>セ ルアレイの複数ずつのメモリセルが同時にアクセスされる

ことを特徴とする請求項8記載の相変化メモリ装置。

【請求項10】

前記第1及び第2のセンスアンプ列は、前記隣接する2<u>つの</u>セルアレイから同時に選択 される複数ずつのメモリセルのデータを同時にセンスするセンスアンプを有し、それらの <sup>10</sup> センスデータは、前記グローバルバス領域の前記データ線に同時に転送される

ことを特徴とする請求項9記載の相変化メモリ装置。

【請求項11】

前記書き込み回路は、前記隣接する2<u>つの</u>セルアレイから同時に選択される複数ずつの ビット線に供給されるべき書き込みパルスを、前記グローバルバス領域の前記書き込みパ ルス信号線に同時に出力するように構成されている

ことを特徴とする請求項9記載の相変化メモリ装置。

【請求項12】

前記各セルアレイ内で近接するニつメモリセルは、その一方が高抵抗値、他方が低抵抗 値状態の相補的データを記憶するペアセルを構成し、

20

40

前記第1及び第2のセンスアンプ列は、前記ペアセルが接続されるビット線対に接続されて前記相補的データによるセル電流差を検出する差動型の電流検出アンプを配列して構成される

ことを特徴とする請求項8記載の相変化メモリ装置。

【請求項13】

前記書き込み回路は、

前記各セルアレイの選択されたワード線に与えられるべき正論理パルスと選択されたビット線に与えられるべき負論理パルスを、書き込みデータに応じてそれらのパルスの重な り幅を調整して発生する論理パルス発生回路と、

この論理パルス発生回路から出力される前記負論理パルスを書き込みデータに応じて選 30 択的に昇圧して前記書き込みパルス信号線に出力する書き込みパルス発生回路とを有する ことを特徴とする請求項8記載の相変化メモリ装置。

【請求項14】

前記論理パルス発生回路は、

パルス幅が同じで位相がずれた二つのパルスを発生するパルス発生回路と、

前記パルス発生回路が出力する二つのパルスの書き込みデータに応じて決まる組み合わ せ論理によって重なり時間が決定される前記負論理パルスと正論理パルスとを出力する論 理ゲート回路とを有する

ことを特徴とする請求項13記載の相変化メモリ装置。

【請求項15】

前記複数のセルアレイは、

前記読み出し / 書き込み回路を覆う層間絶縁膜上に形成された複数の第1のビット線、 各第1のビット線上に所定ピッチで配列された複数のメモリセル、及びそのメモリセル上 に前記第1のビット線と交差する方向に並ぶ複数のメモリセルを共通接続するように配設 された複数の第1のワード線を有する第1のセルアレイと、

前記第1のセルアレイと前記第1のワード線を共有して前記第1のセルアレイ上に形成 された、前記第1のセルアレイと同じレイアウトで配列された複数のメモリセル、及びそ のメモリセル上に前記第1のワード線と交差する方向に並ぶ複数のメモリセルを共通接続 するように配設された複数の第2のビット線を有する第2のセルアレイと、

前記第2のセルアレイと前記第2のビット線を共有して前記第2のセルアレイ上に形成 50

(3)

された、前記第2のセルアレイと同じレイアウトで配列された複数のメモリセル、及びそのメモリセル上に前記第2のビット線と交差する方向に並ぶ複数のメモリセルを共通接続 するように配設された複数の第2のワード線を有する第3のセルアレイと、

前記第3のセルアレイと前記第2のワード線を共有して前記第3のセルアレイ上に形成 された、前記第3のセルアレイのメモリセルと同じレイアウトで配列された複数のメモリ セル、及びそのメモリセル上に前記第2のワード線と交差する方向に並ぶ複数のメモリセ ルを共通接続するように配設された複数の第3のビット線を有する第4のセルアレイとを 有する

ことを特徴とする請求項1記載の相変化メモリ装置。

【請求項16】

10

20

前記各セルアレイのメモリセルは、前記第1乃至第3のビット線と前記第1及び第2の ワード線の各対応する交差部に積層されたカルコゲナイドとダイオードを有する ことを特徴とする請求項15記載の相変化メモリ装置。

前記カルコゲナイドとダイオードの積層順が上下に隣接するセルアレイの間で逆であり 且つ、ダイオードは前記第1乃至第3のビット線側をカソードとする極性をもって形成さ れている

ことを特徴とする請求項16記載の相変化メモリ装置。

【請求項18】

前記読み出し / 書き込み回路は、

前記セル配置領域の中央部を前記第2の方向に横切って配設された、読み出しデータが 転送される複数のデータ線とビット線に書き込みパルスを転送する複数の書き込みパルス 信号線を有するグローバルバス領域と、

前記セル配置領域の前記第1の境界<u>線に沿って配置された第1配置領域に</u>配置されて前 記第1及び第3のビット線が共通に接続される第1のビット線選択回路と、

前記セル配置領域の第2の境界<u>線に沿って配置された第2配置領域に配置されて</u>、前記 第2のビット線が接続される第2のビット線選択回路と、

前記第1及び第2のビット線選択回路と前記グローバルバス領域の間にそれぞれ配置された、前記第1及び第2のビット線選択回路により選択されたビット線のデータをセンス するための第1及び第2のセンスアンプ列と、

30

前記セル配置領域の前記第3<u>の境界線に沿って配置された第3配置領域に配置され</u>て、 前記第1及び第2のワード線が接続されるワード線選択回路と、

前記セル配置領域の第4の<u>境界線に沿って配置された第4配置領域に配置され</u>て、前記 書き込みパルス信号線に供給される前記書き込みパルスを発生するための書き込み回路と を有する

ことを特徴とする請求項15記載の相変化メモリ装置。

【請求項19】

前記ワード線選択回路は、前記第1及び第2のワード線のいずれか一方の所定範囲を同時に活性化するように構成され、

前記第1及び第2のビット線選択回路はそれぞれ、前記第1又は第3のビット線の所定 40 範囲と、前記第2のビット線の所定範囲を同時に選択するように構成されている ことを特徴とする請求項18記載の相変化メモリ装置。

【請求項20】

前記第1及び第2のセンスアンプ列は、前記第1及び第2のセルアレイ又は前記第3及 び第4のセルアレイのいずれかから同時に選択される複数ずつのメモリセルのデータをセ ンスするセンスアンプを有し、それらのセンスデータは、前記グローバルバス領域のデー タ線に同時に転送される

ことを特徴とする請求項19記載の相変化メモリ装置。

【請求項21】

前記書き込み回路は、前記第1及び第2のセルアレイ又は前記第3及び第4のセルアレ 50

(4)

イのいずれかから同時に選択される複数ずつのビット線に供給されるべき書き込みパルス を、前記グローバルバス領域の書き込みパルス信号線に同時に出力するように構成されて いる

ことを特徴とする請求項19記載の相変化メモリ装置。

【請求項22】

前記第1乃至第4のセルアレイのそれぞれの中で、前記第1又は第2のワード線を共有 して近接する二つのメモリセルは、一方が高抵抗値、他方が低抵抗値状態である相補的デ ータを記憶するペアセルを構成し、その相補的データがビット線対に1ビットデータとし て読み出される

ことを特徴とする請求項15記載の相変化メモリ装置。

【請求項23】

前記ペアセルは、その相補的データが出力されるビット線対の間に他のビット線が配置 されるように選択される

ことを特徴とする請求項22記載の相変化メモリ装置。

【発明の詳細な説明】

【技術分野】

[0001]

この発明は、記憶材料の結晶状態と非晶質状態との間の相変化により決まる抵抗値を不 揮発に記憶する、電気的書き換え可能な相変化メモリ装置に関する。

【背景技術】

[0002]

従来より、大容量、多機能な不揮発性半導体メモリとして、EEPROMフラッシュメ モリが知られている。この種の半導体メモリにおいては、リソグラフィ技術やエッチング 技術の進歩により、平面上では最小加工寸法100nm以下の微細回路が実現されている 。平面上で考える限り、メモリ容量を大きくするには単位面積あたりのセル数を増やすた めに更に微細化を進めなければならない。しかし、更なる微細化は容易ではない。

【0003】

微細化を進めることなくメモリ容量を増やすには、複数のメモリチップを積層してパッ ケージに封入したり、シリコン上でメモリセルアレイを積層して3次元メモリチップとす る方法が採られる。しかし従来考えられているセルアレイの積層化は、単純に従来の平面 セルアレイを重ねるものであった。この場合、積層数Nなら平面セルアレイのN倍の容量 が得られるものの、アクセスは各層別々であり、複数層のセルの同時アクセスは容易では なかった。

【0004】

一方、将来の不揮発性メモリとして有望視される、カルコゲナイドガラスの結晶 - 非結晶の相転移を利用した相変化メモリが提案されている(例えば、Jpn. J. Appl. Phys. Vol. 39 (2000) PP.6157-6161 Part 1、 NO.11、 November 2000" Submicron Nonvolatile Memory Cell Based on Reversible Phase Transition in Chalcogenide Glasses" Kazuya Nakayama et al 参照)。これは、カルコゲナイドの非晶質状態と結晶状態の抵抗比が100:1以上と大きいことを利用して、その異なる抵抗値状態を二値データとして記憶する。カルコゲナイドの相変化は可逆的であり、加熱の仕方で変化をコントロールでき、加熱の仕方はこの物質を流れる電流量で制御できる。

【 0 0 0 5 】

この様な相変化メモリを大容量化する場合、セルアレイと読み出し / 書き込み回路とを 如何に小さいチップ面積に集積するかが重要な技術課題となる。更に、高速のデータ入出 力を可能とする読み出し / 書き込み回路の設計も重要な技術課題となる。

【発明の開示】

[0006]

この発明の一実施の形態による相変化メモリ装置は、半導体基板と、前記半導体基板上 に積層形成された、それぞれ相変化により決まる抵抗値をデータとして記憶するマトリク <sup>50</sup>

20



ス配列された複数のメモリセル、マトリクスの第1の方向に並ぶ複数のメモリセルの一端 を共通接続するビット線及びマトリクスの第2の方向に並ぶ複数のメモリセルの他端を共 通接続するワード線を有する複数のセルアレイと、前記半導体基板の前記セルアレイの下 に位置するように形成された、前記セルアレイのデータの読み出し及び書き込みを行うた めの読み出し / 書き込み回路と、前記セルアレイと前記読み出し / 書き込み回路とを接続 するため前記半導体基板に対し垂直方向に延びるように形成された垂直配線とを備え、積 層方向において隣接する2つの前記セルアレイは、前記ビット線及び/又は前記ワード線 を共有しており、前記垂直配線は、前記セルアレイが積層されるセル配置領域同士を区画 する境界線のうち前記第1の方向と交わる第1の境界線に沿って配置された第1配線領域 に配置されて、同時に活性化されない2つのセルアレイのビット線を共通に前記読み出し /書き込み回路に接続する第1の垂直配線と、前記セル配置領域同士を区画する境界線の うち前記第1の方向と交わり且つ前記第1の境界線とは反対側の第2の境界線に沿って配 置された第2配線領域に配置されて、積層方向において互いに隣接する2つのセルアレイ のビット線を前記読み出し / 書き込み回路に接続する第2の垂直配線と、前記セル配置領 域同士を区画する境界線のうち前記第2の方向と交わる第3の境界線に沿って配置された 第3配線領域に配置されて、前記各セルアレイのワード線を前記読み出し/書き込み回路 に接続する第3の垂直配線と、を有する。

【発明を実施するための最良の形態】

[0007]

図1は、実施の形態による相変化メモリの基本セルアレイ構成を、3×3セルマトリク 20 スについて示している。複数本のビット線BLが平行に配設され、これと交差して複数本 のワード線WLが配設される。これらのワード線WLとビット線BLの各交差部にメモリ セルMCが配置される。メモリセルMCは、可変抵抗素子VRとダイオードSDの直列接 続回路である。可変抵抗素子VRは、カルコゲナイドにより形成され、その結晶状態と非 晶質状態の相転移による抵抗値の大小を二値データとして不揮発に記憶する。 【0008】

ダイオードSDは、好ましくはショットキーダイオードであるが、PN接合ダイオード をも用いうる。メモリセルMCの一端はビット線BLに接続され、他端はワード線WLに 接続される。図では、ダイオードSDは、ワード線WL側がアノードになっているが、ワ ード線WLとビット線BLの電位関係でセルの選択性が得られればよいので、ダイオード SDの極性を逆にすること、可変抵抗素子VRとダイオードSDの配置を逆にすることも できる。

【0009】

データは前述のように、各メモリセルMCの抵抗素子VRの抵抗値により記憶される。 非選択状態では例えば、全てのワード線WLは"L"レベル、全てのビット線BLは"H "レベルとする。一例を挙げれば、"H"レベルを1.8V、"L"レベルを0Vとする 。この非選択状態では、全てのメモリセルMCのダイオードSDが逆バイアス状態でオフ であり、抵抗素子VRには電流は流れない。図1のセルアレイの破線で囲んだ真中のメモ リセルMCを選択する場合を考えると、選択されたワード線WLを"H"とし、選択され たビット線BLを"L"に設定する。この様なパルス駆動により、選択セルでは、ダイオ ードSDが順バイアスになって電流が流れる。

[0010]

このとき選択セルに流れる電流量は、抵抗素子VRを構成するカルコゲナイドの相によって決まるから、電流量の大小を検知することにより、データの読み出しができる。また、読み出し時に比べて、選択ワード線の"H"レベル電位を高く、或いは選択ビット線の "L"レベルを低くすることによって電流量を増やし、この電流によるセル部の加熱を利用して、抵抗素子VRのカルコゲナイドに相転移を生じさせることができる。従って、セルアレイ中特定のセルを選択して、そのセルの情報を書き換えることが可能である。 【0011】

この様にこの実施の形態のセルアレイでは、アクセスはワード線WLとビット線BLの 50

30

40

各々1本の電位レベル設定のみによって行われる。セル選択のためのトランジスタを設け た場合には、セルアレイ内にトランジスタのゲートを選択する信号線が必要になるが、こ の実施の形態ではその様な信号線は必要がない。またトランジスタに比べてダイオードの 構造が簡単であることから、信号線が少なくて済むことと相俟って、セルアレイ構成は簡 単になり、セルの高集積化が可能である。

[0012]

ここまで、基本セルアレイの構成を説明したが、この実施の形態では、基板上に複数の セルアレイが積層された3次元セルアレイ構造を用いる。以下にそのような3次元セルア レイ構造を説明する。

**[**0013**]** 

図 2 及び図 3 は、 4 層のセルアレイMA0~MA3を積層した 3 次元(3D) セルアレ イのレイアウトとそのI-I'断面図である。各層セルアレイの対応する部分には、"a "、"b"、"c"、"d"を付け、共有部分には"ab"、"bc"、"cd"を付け て区別した同じ番号を用いている。シリコン酸化膜等の絶縁膜11で覆われたシリコン基 板10上に、互いに平行な複数本のビット線(BL0)12aが配列形成される。このビ ット線12aの上に、カルコゲナイド層13aからなる可変抵抗素子VRとショットキー ダイオードSDを積層した柱状のメモリセルMCが飛び飛びに配列形成される。これらの メモリセルMCの上端をビット線12aとは直交する方向に共通接続するワード線(WL 0) 18 a b が形成されて、第1層セルアレイMAOが構成される。

[0014]

具体的にメモリセルMCは、カルコゲナイド層13a、オーミック電極14a、n<sup>÷</sup>型 シリコン層15a及びn型シリコン層16aの積層膜をパターニングして形成される。ワ ード線18abがショットキーダイオードSDのアノード電極となる。メモリセルMCの 周囲は層間絶縁膜17で埋められて平坦化される。

[0015]

なお、より好ましいショットキーダイオードを作るために、ワード線18abとは別に 、n型シリコン層16aにショットキー接触する金属膜を形成してもよい。 [0016]

第2層セルアレイMA1は、第1層セルアレイMA0とワード線(WL0)18 a b を 共有して構成される。即ち、ワード線18ab上に、n型シリコン層16b、n <sup>+</sup> 型シリ コン層15b、オーミック電極14b及びカルコゲナイド13bの積層膜をパターニング して、ショットキーダイオードSDと可変抵抗素子VRの積層体である円柱状のメモリセ ルMCが飛び飛びに形成される。そのメモリセルMCの配列は、第1層セルアレイMA0 と同じである。ワード線18abとn型シリコン層16bの間にショットキー接合が形成 される。ワード線18abと直交する方向に配列されたカルコゲナイド層13bを共通接 続するように、ビット線(BL1)12bcがパターン形成される。メモリセルMCの周 囲は層間絶縁膜19で埋められて平坦化される。

[0017]

以下、セルアレイMA0、MA1の積層構造が同様に繰り返されて、第3層セルアレイ MA2、第4層セルアレイMA3が積層される。第2層セルアレイMA1と第3層セルア レイMA2の間でビット線(BL1)12bcが共有される。また、第3層セルアレイM A 2 と第 4 層セルアレイMA 3 の間でワード線(WL1) 1 8 c d が共有される。最下層 セルアレイMA0のビット線(BL0)12aと最上層セルアレイMA3のビット線(B L2)12dはそれぞれ、単独に用意されている。

前述のように、メモリセルMCを構成するダイオードとしてショットキーダイオードS Dに代わって、PN接合ダイオードを用いることも可能である。図3に対応して、PN接 合ダイオードDiを用いた 3 次元セルアレイ構造を示すと、図 4 のようになる。各層セル アレイのビット線とワード線の交差部に配置されるメモリセルには、 n型シリコン層 2.5 と p 型シリコン層 2 6 の P N 接合により構成されたダイオード D i が形成されている。そ 10

20

れ以外は図3と同様である。

【0019】

図5は、以上のように構成される3次元セルアレイの3次元的等価回路である。ビット 線は相互干渉を防止するために、2本でペアを構成し且つ、各ビット線対の間に他のビッ ト線が挟まれる状態にする。BL00、/BL00、BL01、/BL01、…は、第1 層セルアレイMA0のビット線対、BL10、/BL10、BL11、/BL11、…は 、第2層セルアレイMA1と第3層セルアレイMA2の共有ビット線対、BL20、/B L20、BL21、/BL21、…は、第4層セルアレイMA3のビット線対である。ま た、WL0(WL00~WL03)は、第1層セルアレイMA0と第2層セルアレイMA 1の共有ワード線であり、WL1(WL10~WL13)は、第3層セルアレイMA2と 第4層セルアレイMA3の共有ワード線である。

(8)

【0020】

以上のような3次元セルアレイとして相変化メモリセルが多数集積されると、その特性 のばらつきが問題になる。具体的に、カルコゲナイドの相変化を利用するセルのデータ状 態は、履歴や環境によって変化する。例えば、データ"0"(高抵抗値状態)を書き込む には、カルコゲナイド層を非晶質部分が多い状態に、データ"1"(低抵抗状態)を書き 込むには、カルコゲナイド層を結晶質部分が多い状態に設定するが、そのセルの初期状態 は履歴や位置によって異なる。

【0021】

そこでこの実施の形態では、近接する二つのメモリセルをペアとして、その一方に"0 <sup>20</sup> "、他方に"1"という相補データを記憶する。読み出しは、ペアを構成する二つのセル のセル電流の差を検出する。この様にすれば、3次元セルアレイ全体でセルの高抵抗値状 態と低抵抗値状態の分布にたとえ一部重なりがある場合でも、確実にセルデータの読み/ 書きができる。

【0022】

図5には、代表的に二つのセルペアを示している。セルアレイMA0内で、ワード線W L00を共有してビット線対BL00、/BL00に接続される二つのメモリセルの一方 を真値セル(true cell) T - cell0、他方を相補セル(complementary cell) C cell0として、ペアを構成する。同様に、セルアレイMA1内で、ワード線WL00 を共有してビット線対BL10、/BL10に接続される二つのメモリセルの一方を真値 セルT - cell1、他方を相補セルC - cell1として、ペアを構成する。いずれも 、真値セルT - cellには、二値データの正論理値が、相補セルC - cellには、負 論理値が書き込まれるものとする。第2層、第4層セルアレイMA2、MA3でも同様で ある。図5には、各ペアセルの選択時の電流の向きを矢印で示している。

【0023】

ここまでは、セルアレイ構成を説明したが、この発明においては、上述のような3次元 セルアレイが形成されるシリコン基板10には、予めセルデータの読み書きを行うための 読み出し/書き込み回路が形成される。具体的に、3次元セルアレイは、読み出し/書き 込み回路に重なる状態で積層される。

[0024]

図6は、上述した4層の3次元セルアレイとして構成されるセルブロック100と読み 出し/書き込み回路200の積層状態と両者の間の配線接続関係を模式的に示している。 3次元セルアレイは、必要に応じて適当な容量単位で複数のセルブロック100を構成し て、例えばビット線方向に二つ配置される。図示のように、セルブロック100のデータ 読み出し及び書き込みを行う読み出し/書き込み回路200は、基板10上のセルブロッ ク100が積層される領域として定義される矩形のセル配置領域210に主要部が収まる ように配置される。セル配置領域210は、ビット線方向の2つの境界A1、A2と、ワ ード線方向の2つの境界B1、B2により区画される。

【0025】

第 1 層セルアレイ M A 0 のビット線群 B L 0 と第 4 層セルアレイ M A 3 のビット線群 B 50

10

30

L2は、第1の境界A1側に引き出されて、第1の境界A1に沿って配置された垂直配線 (即ち、基板に垂直に走る配線)101により、読み出し/書き込み回路200の第1の 境界A1に沿って配置されるビット線選択回路201に接続される。第2層セルアレイM A1と第3層セルアレイMA2が共有するビット線群BL1は、第2の境界A2側に引き 出されて、同様に垂直配線102により、読み出し/書き込み回路200の第2の境界A 2に沿って配置されるビット線選択回路202に接続される。

(9)

【0026】

ビット線群BL0、BL2が同じ方向に引き出されて垂直配線101により共通にビット線選択回路201に接続されるのは、これらのビット線群が同時に活性化されることはないためである。即ち、セルアレイMA0、MA1はワード線WL0を共有して同時に活性化され、同様に、セルアレイMA2、MA3はワード線WL1を共有して同時に活性化される。しかし、セルアレイMA2、MA3は、ビット線群BL1を共有しているため、下部セルアレイMA0及びMA1と上部セルアレイMA2及びMA3とが同時に活性化されることはない。ビット線選択回路201、202は、ビット線デコーダとマルチプレクサ(BL-DEC/MUX)である。

【0027】

ワード線群WL0、WL1は、共に第3の境界B1から引き出されて、それぞれ垂直配 線103、104により、読み出し/書き込み回路200の中の第3の境界B1に沿って 配置されるワード線選択回路208に接続される。ワード線選択回路208は、ワード線 デコーダとマルチプレクサ(WL-DEC/MUX)である。

【0028】

読み出し/書き込み回路200の中央部はこれをワード線方向に横切るように入出力デ ータ線や書き込みパルス信号線が配設されるグローバルバス領域207となっている。こ のグローバルバス領域207と、二つのビット線選択回路201、202の間にはそれぞ れ、センスアンプ列203、204が配置される。グローバルバス領域207に配設され る信号線は二つのセンスアンプ列203、204で共有される。二つのセンスアンプ列2 03、204の各センスアンプ付それぞれ、ローカルバス領域205、206に配設され る信号線を介して、ビット線選択回路201、202に接続される。従って、ビット線群 BL0、BL2の中のビット線選択回路201、202に接続される、センスアンプ列20 3に接続され、同様にビット線群BL1の中のビット線選択回路202で選択されたもの が、センスアンプ列204に接続されることになる。

【0029】

グローバルバス領域207に配設されるデータ線や書き込みパルス信号線は、セル配置 領域210の第4の境界B2側から引き出される。そしてこの第4の境界B2に沿って、 書き込みパルスを選択セルに供給するための書き込み回路209が配置される。書き込み 回路209は、後に説明するように、シリコン基板面に形成されるトランジスタ回路部2 09aと、セルアレイの形成工程を利用して、基板上部にセルアレイと同時に形成される ダイオード回路部209bにより構成される。

[0030]

図6で説明したように、セルアレイのビット線及びワード線は、垂直配線101~10 40 4によって基板10に形成された読み出し/書き込み回路200に接続される。これらの 垂直配線101~104は、実際にはセルアレイの周囲に形成される層間絶縁膜に埋め込 まれるコンタクトプラグである。その構造を具体的に、図7及び図8に示す。図7は、セ ルアレイのビット線に沿った断面でビット線の読み出し/書き込み回路200への接続状態を示し、図8はワード線に沿った断面でワード線の読み出し/書き込み回路200への 接続状態を示している。

【0031】

図7及び図8に示すように、読み出し/書き込み回路200は、必要なトランジスタと、これを覆う層間絶縁膜11a上に形成されたメタル配線を有する。この読み出し/書き込み回路200上は層間絶縁膜11bで覆われ、この上に4層のセルアレイが積層される

10

20

(10)

。従って、図7、8における層間絶縁膜11a、11bは、図3、4に示した絶縁膜11 に相当する。

【0032】

セルアレイ領域の境界A1側に引き出されたビット線BL0、BL2をビット線選択回路201に接続する垂直配線101は、図7に示すように、層間絶縁膜11、17、19、20、21に埋め込まれたコンタクトプラグ101a~101eにより構成される。同様に、セルアレイ領域の境界A2側に引き出されたビット線BL1をビット線選択回路202に接続する垂直配線102は、層間絶縁膜11、17、19に埋め込まれたコンタクトプラグ102a~102cにより構成される。

【0033】

セルアレイ領域の境界B1側に引き出されたワード線WL0をワード線選択回路208 に接続する垂直配線103は、図8に示すように、層間絶縁膜11、17に埋め込まれた コンタクトプラグ103a、103bにより構成される。ワード線WL0と同じ方向に引 き出されたワード線WL1をワード線選択回路208に接続する垂直配線104は、層間 絶縁膜11、17、19、20に埋め込まれたコンタクトプラグ104a~104dによ り構成される。

【0034】

図7及び図8では、積層セルアレイの最下層コンタクトプラグ101a、102a、1 03a、104aが読み出し/書き込み回路200のメタル配線に接続されているが、こ れらはトランジスタの拡散層に直接コンタクトするようにしてもよい。また、図7及び図 8では、コンタクトプラグとして、ビット線やワード線に用いるメタル配線材料を利用し た例を示しているが、その製造工程は後に説明する。更にコンタクトプラグとして、ビッ ト線やワード線とは別のメタルや多結晶シリコン等を用いることもできる。

【0035】

図6に示した一つのセルブロック100が例えば、1セルアレイ当たり512ビット線 (BL)×128ワード線(WL)であるとする。前述のようにこの実施の形態では、2 つのメモリセルで1ビットデータを記憶するので、1セルブロック当たり、256Col umn×128Rowとなる。なおメモリ容量の増大は、配置するセルブロック数を増す ことにより可能である。この様な大容量メモリで高速アクセスを実現するためには、多ビ ットデータの並列アクセスが必須になる。例えば、32ビットが並列アクセスされるよう にするには、1セルブロックを、図9に示すように、ワード線WL方向に2分割、ビット 線BL方向に32分割して、64個のセルユニットUC(UC0~UC63)に分ける。 これにより、1セルユニット単位で、32IO×4Col×4Row×4の容量となり、 グローバルバス領域207には、64IO分のメインデータ線と書き込みパルス信号線を 配設すればよい。

[0036]

[0037]

図10は、上述のようなセルブロック構成としたときの、図6に示す一つのセルブロック100に着目した読み出し/書き込み回路200の概略レイアウトを示している。図10の右端に配置されたワード線選択回路(WL-DEC/MUX)208には、セルブロック100の128×2本のワード線から上下の一本ずつを選択するためのロウアドレス(RA)信号線301が縦方向に走る。左端に配置された書き込み回路209からは、書き込み時選択されたビット線に供給される書き込みパルスが出力される。この書き込みパルスが供給される書き込みパルス信号線(WP)305は、グローバルバス領域207を横方向に走る。これと並行して、グローバルバス領域207には読み出しデータが転送されるメインデータ線304が配設される。一つのセルブロック内では一つのセルユニットが選択され、各セルユニットでは、下部2層セルアレイ又は上部2層セルアレイのデータが同時にアクセスされる。従って、セルブロック当たり、データ線304は、32IO× 2=64IO分の信号線となる。書き込みパルス信号線305も同じ本数の信号線からなる。

10

20

50

読み出し/書き込み回路200の下端及び上端には、ビット線選択回路201、202 が配置され、それぞれの領域を、ビット線を選択するカラムアドレス(CA)信号線30 2、303が横方向に走る。一方のビット線選択回路201は、上部2セルアレイの51 2ビット線対(=64IO×4Col)から32ビット線対を選択し、他方のビット線選 択回路202は、下部2セルアレイの512ビット線対から32ビット線対を選択する。 従って、ローカルバス領域205、206には、各ビット線選択回路201、202で選 択されたビット線に、書き込みパルス信号線305の書き込みパルスを供給するための、 4カラム(=8ビット線)分のデータに共通の64対の電流パス線BP、/BPがセンス アンプ列203、204を横切って配設される。ローカルバス領域205、206にはそ れぞれ更に、4カラム分のデータに共通の64対のローカルデータ線DL、/DLが配設 され、これがセンスアンプ列203、204の各センスアンプSAに接続される。 [0038]

10

図10の中に一点鎖線で示す4ロウ×2=8ワード線につながる回路領域310と、4 カラム=8ビット線につながる回路領域312の具体的な構成を示すとそれぞれ、図11 及び図12のようになる。

[0039]

図11に示す二つのマルチプレクサMUX0、MUX1はそれぞれ、セルアレイMA0 、MA1が共有する下部ワード線WL0、セルアレイMA2、MA3が共有する上部ワー ド線WL1の選択ゲート回路である。図11のマルチプレクサMUX0に入る8本のワー ド線WLは、図9における2セルユニット分の下部ワード線を示している。デコーダDE Cは、32セルユニットの中の一つを選択するデコードゲートG1、G2、…により構成 される。マルチプレクサMUX0は、選択信号S10~S13によって、4本のワード線 から1本を選択するように、PMOSトランジスタQP11~QP14、QP15~QP 18、…により構成された選択ゲート回路401を有する。選択されたワード線には、選 択ビット線と協動してセルのダイオードを順バイアスにするための高レベル電圧(正論理 パルス)が与えられる。マルチプレクサMUX0はまた、非選択ワード線を低レベルVs sの非選択状態に保持するためのNMOSトランジスタON11~ON14、ON15~ QN18、…からなるリセット回路402を備えている。マルチプレクサMUX1もマル チプレクサMUX0と同様に構成される。

[0040]

図12に示すセンスアンプSAは、図10に示す、32個のセンスアンプからなるセン スアンプ列203の中の一つである。センスアンプSAにつながる8本のビット線BL0 、/BL0~BL3、/BL3は、図6におけるビット線群BL0又はBL2のいずれか から選ばれた8本(=4対)ということになる。前述のように、セルブロック100の下 部2セルアレイMA0、MA1と上部2セルアレイMA2、MA3は同時には活性化はさ れないため、センスアンプSAは、下部2セルアレイMA0、MA1と上部2セルアレイ MA2、MA3の間で共有される。

[0041]

センスアンプSAは、活性化信号 / SEにより駆動される活性化用PMOSトランジス タQP30を持つ、CMOSフリップフロップ型電流検出アンプである。その二つのノー ドN1、N2は、グローバルデータ線304の中の一対GBi、/GBiに直接接続され る。センス用NMOSトランジスタQN61、QN62のドレインは、データセンス時に 読み出し制御信号RによりオンになるNMOSトランジスタQN31、QN32を介して 、データ線DL、/DLに接続される。またデータセンス初期は、NMOSトランジスタ QN73によりノードN1、N2は短絡されている。セル電流がセンス用トランジスタQ N61、QN62に供給された後、そのドレインは、クロックCLKにより制御されるN MOSトランジスタQN71、QN72により、Vssにクランプされるようになってい る。データ線DL、/DLは、ビット線デコーダ/マルチプレクサBL-DEC/MUX により選択されたビット線対に接続される。 [0042] 50

30

ビット線デコーダ / マルチプレクサ B L - D E C / M U X は、デコード信号 S 2 0 ~ S 2 3 により、4 対のビット線から 1 対を選択してデータ線対 D L、 / D L に接続する、 N M O S トランジスタQ N 5 1 ~ Q N 5 4、 Q N 5 5 ~ Q N 5 8 からなる選択ゲート 4 0 3 を有する。ビット線デコーダ / マルチプレクサ B L - D E C / M U X はまた、非選択ビッ ト線を高レベル V d d の非選択状態に保持するための、 P M O S トランジスタQ P 5 1 ~ Q P 5 4、 Q P 5 5 ~ Q P 5 8 からなるリセット回路 4 0 4 を有する。 【 0 0 4 3 】

データ線対DL、 / DLは、データ書き込み時は、書き込み制御信号WによりオンになるNMOSトランジスタQN41、QN42を介し、信号線対BP、 / BPを介して、グローバルバス領域207に配置される書き込みパルス信号線305の中の一対WPi、 / WPiに接続されるようになっている。

[0044]

この様な構成として、データ読み出し時は、選択ゲート回路401により選択されたワ ード線が"H"となり、選択ゲート回路403により選択されたビット線対が"L"とな る。そのビット線対の選択された相補セルのセル電流は、データ線対DL、/DLを介し 、NMOSトランジスタQN31、QN32を介してセンスアンプSAのNMOSトラン ジスタQN61、QN62のドレインに転送される。このとき、NMOSトランジスタQ N71、QN72はオフである。その後、CLK=HになってNMOSトランジスタQN 71、QN72がオンし、センス用NMOSトランジスタQN61、QN62のドレイン がVssにクランプされる。これによって、セル電流差によりノードN1、N2に生じる 差電圧は正帰還されて、一方がVcc、他方がVssになるまで増幅される。増幅された セルデータは、メインデータ線GBi、/GBiに出力される。

20

10

【0045】

データ書き込み時は、選択されたワード線にVddレベルの正論理書き込みパルスが、 選択ビット線対には、書き込みパルス信号線WPi、/WPiからVssレベル又はこれ が昇圧された負論理書き込みパルスが与えられる。これらの正論理書き込みパルスと負論 理書き込みパルスは、重なり状態及びレベルが書き込みデータに応じて調整されて、相補 セルに与えられ、データ書き込みがなされる。書き込み回路と書き込み動作の詳細は後述 する。

[0046]

なお、一本のワード線は多数のペアセルに共通接続され、それらのペアセルに大きな電流を供給する必要がある。その電流値を考慮して、ワード線デコーダの駆動能力やワード線自体の抵抗、選択トランジスタの寸法等を設計することが必要である。図1108本のワード線選択を行うワード線マルチプレクサMUX0と、図12の8本のビット線選択を行うビット線デコーダ/マルチプレクサBL-DEC/MUXとは、同様の回路構成となっている。従ってこれらの回路部は、図13に示すように、同様のレイアウトにより実現することができる。

[0047]

図13には、図11の回路におけるトランジスタQP11~QP18、QN11~QN 18、選択信号S10~S13、及び低レベル電源Vssが示され、これらに対応して、 図12の回路における対応するトランジスタQN51~QN58、QP51~QP58、 選択信号S20~S23及び高レベル電源Vddが括弧内に示されている。対応するトラ ンジスタは導電型が異なるが、レイアウトは同じになる。

[0048]

図13の縦方向配線410は、選択信号線となるトランジスタのゲート配線及び、Vd d、Vss等の電源線であり、これらは多結晶シリコン膜をパターニングして同時に形成 される。図13での電源線Vss、Vddは、非選択のビット線やワード線をフローティ ングにならないように電位固定すればよい。従ってこれらは、それほどの低抵抗は要求さ れないため、ゲート電極と同じ多結晶シリコンを用い得る。横方向配線411は、模式的 に直線で示しているが、トランジスタのソース、ドレインに接続されるメタル配線である 30

。コンタクト部412は、メタル配線411をセルアレイのビット線やワード線に接続す るための、図6で説明した垂直配線101~104、即ちコンタクトプラグが接続される 部分である。

(13)

【0049】

前述したセルアレイのビット線及びワード線は、好ましくは、ライン/スペース=1F /1F(F:最小加工寸法)で形成される。そしてこれらのビット線及びワード線は、図 6に示すように、その配線ピッチを保ったまま、基板上の読み出し/書き込み回路200 まで接続される。このとき、図13のメタル配線411もライン/スペース=1F/1F となる。一方メタル配線411の途中に挿入されるトランジスタは、必要な電流を流すた めに、ある程度大きな面積を必要とする。そこで図13では、各トランジスタのゲート幅 は、メタル配線411の3ピッチ分としている。

[0050]

この様にトランジスタ寸法とメタル配線ピッチが決められたとき、トランジスタを有効 配置するために、選択信号線S10(S20)、S11(S21)、S12(S22)、 S13(S23)をアドレス順0、1、2、3ではなく、S10(S20)、S12(S 22)、S11(S21)、S13(S23)の順に配置する。従って、選択信号線S1 0(S20)で選択されるトランジスタQP11(QN51)、QP13(QN53)の 列と、選択信号線S11(S21)で選択されるトランジスタQP12(QN52)、Q P14(QN54)の列の間に、選択信号線S12(S22)で選択されるトランジスタ QP15(QN55)、QP17(QN57)の列が配置されるようにする。このような トランジスタ配置により、小さいメタル配線ピッチの配線領域に、大きな寸法のトランジ スタを無駄なく配置することができる。

【0051】

次に、先に図7及び図8で説明したビット線及びワード線とその読み出し/書き込み回路200へのコンタクトを、具体的にデュアルダマシーン法によって同時に形成する方法を、図14~図16を参照して説明する。図14は、読み出し/書き込み回路200が形成された基板10を覆う層間絶縁膜11上にビット線BL0が形成された状態を示している。これらのビット線BL0と同時に、この上に積層形成されるワード線群WL0、WL 1を読み出し/書き込み回路200に接続するためのコンタクトプラグ103a、104 aがデュアルダマシーン法によって層間絶縁膜11に埋め込み形成される。図14では示していないが、ビット線BL0をその端部で読み出し/書き込み回路200に接続するためのコンタクトプラグも同時に形成される。

[0052]

この後、図15に示すように、ビット線BL0上にカルコゲナイドとダイオードの積層 構造からなるメモリセルMCを一定ピッチで配列形成する。次に、図16に示すように、 メモリセルMCが形成された面を層間絶縁膜17で覆い、この層間絶縁膜17にデュアル ダマシーン法によって、ワード線群WL0を形成すると同時に、これらをコンタクトプラ グ103aに接続するためのコンタクトプラグ103b、更にその上に積層されるワード 線群WL1をコンタクトプラグ104aに接続するためのコンタクトプラグ104bを埋 め込み形成する。

【 0 0 5 3 】

図17A~図17Cは、図16に示すワード線WL0とコンタクトプラグ103b、104bの具体的な埋め込み工程を、ワード線WL0に沿った断面で示している。図17Aは、メモリセルMCが形成された面に層間絶縁膜17を堆積して平坦化した状態である。この後、図17Bに示すように、層間絶縁膜17にメモリセルMCの上端を露出させるワード線埋め込み用の配線溝501をRIEにより形成する。更にコンタクトプラグ103 a、104aの埋め込み位置に、配線溝501より深いコンタクト孔502をRIEにより形成する。続いて、配線材料であるメタル層を堆積し、これをCMP処理する。これにより、図17Cに示すように、ワード線WL0と同時にコンタクトプラグ103b、104bが埋め込み形成される。 10



[0054]

以下同様に、メモリセルの形成、層間絶縁膜の堆積、ダマシーン法による配線とコンタ クトプラグ形成を繰り返す。これにより、図7及び図8で説明したように、4層セルアレ イを、各層のビット線及びワード線を基板上の読み出し/書き込み回路に接続した状態で 積層することができる。

【0055】

図18は、図6に示した書き込み回路209の、セルアレイと同時に形成される回路部 209bに着目した構造を示している。書き込み回路209には後に説明するように、パ ルス昇圧用のキャパシタとダイオードが必要になる。そのダイオードをセルアレイのダイ オード形成工程と同時に形成することにより、図18の構造が得られる。具体的に説明す る。前述のように、シリコン基板10にはセルアレイ形成前にトランジスタ回路が形成さ れる。図18のMOSキャパシタ510は、トランジスタ形成工程で同時に形成される。 このMOSキャパシタ510に重なるように、第1層セルアレイMA0のダイオードSD を形成する工程をそのまま利用してダイオード511を形成する。更に第2層セルアレイ MA1のダイオードSDの形成工程を利用してダイオード512を形成する。

図18の例では、一方のダイオード511はアノードを直下のMOSキャパシタ510 に接続し、もう一方のダイオード512はカソードを直下のMOSキャパシタ510に接 続している。この様に、MOSキャパシタ上に、これに対して任意の極性で接続されるダ イオードを、セルアレイの工程を利用して重ねて形成することが可能である。ダイオード 511、512とMOSキャパシタ510の間には層間絶縁膜513、514が埋め込ま れるが、これらの層間絶縁膜513、514の部分に、セルアレイ領域で用いられるメタ ル膜を必要に応じて残すようにすることもできる。

【0057】

図18のような構造を用いると、MOSキャパシタに大きな面積が必要であるとしても、そのMOSキャパシタ上にダイオードを重ねることによって、書き込み回路209領域のチップ占有面積を小さいものとすることができる。

【0058】

図19は、前述の書き込み回路209に用いられる、書き込みパルス信号線WPiを介して選択ビット線に負論理書き込みパルスを供給するための書き込みパルス発生回路600である。図のH、/Lはそれぞれ、書き込み時に選択されたワード線、ビット線に与えられるべき正論理パルス、負論理パルスである。これらの正論理パルスHと負論理パルス/Lは、書き込むべきデータに応じてパルスの重なりが調整され、その重なり状態に応じて負論理パルスが負方向に昇圧された書き込みパルスが得られるようになっている。 【0059】

正論理パルスHと負論理パルス/Lは、NANDゲートG12によりその重なり状態が 検出される。NANDゲートG12の出力は、遅延回路605により一定の遅延を受けて 、ORゲートG11の一方の入力端子に供給される。遅延回路605の遅延時間 1は、 正、負論理パルスH、/Lのパルス幅Tの約1/2である。負論理パルス/Lは、遅延回 路606により一定の遅延を受けて、ORゲートG11の他の入力端子に供給される。遅 延回路606の遅延時間 2は、遅延回路605のそれ 1に比べて十分に小さい。 【0060】

キャパシタ601の一端NbはORゲートG11の出力端子に、他端Naは書き込みパ ルス信号線WPiに接続されている。端子Naには、負論理パルス/Lにより、その負論 理パルス/Lのレベル(例えばVss)にキャパシタ601を充電するためのダイオード 602が接続されている。端子Naにはまた、非選択状態で書き込みパルス信号線WPi を高レベルに保持するためのPMOSトランジスタ603が接続されている。即ちトラン ジスタ603は、負論理パルス/Lが入力されるインバータ604により駆動されて、非 選択時はオン状態を保持し、書き込みパルス信号線WPiをVddに保持する。負論理パ ルス/Lが発生されると、トランジスタ603はオフになる。

30

20

10

[0061]

図20を参照して、この書き込みパルス発生回路600の動作を説明する。非選択状態 では、ORゲートG11の出力により端子Nbは"H"(=Vdd)であり、端子Naは トランジスタ603により"H"(=Vdd)である。従って前述のように書き込みパル ス信号線WPiは"H"レベルに保持される。"1"書き込み時は、正、負論理パルスH 、/Lが同時に発生される。このとき、NANDゲートG12の出力は、"H"レベルを 保持し、端子Nbも"H"レベルを保持する。またこのとき、トランジスタ603はオフ になるから、端子Naは、負論理パルス/Lが与えられたダイオード602により放電さ れ、"L"レベル(=Vss)になる。従って、書き込みパルス信号線WPiには、負論 理パルス/Lがほぼそのまま負論理書き込みパルスとして供給される。 【0062】

(15)

これに対して、"0"書き込み時は、正論理パルス日に対して、 1(約T/2)だけ 遅れて負論理パルス/Lが発生される。このとき、端子Nbが"H"レベルを保持してい る間に、端子Naがダイオード602により放電されて"L"となる。その後、負論理パ ルス/Lが遅延回路606により 2だけ遅れて、端子Nbが"L"になると、端子Na には、約T/2の期間、負方向に昇圧された負論理書き込みパルスが得られる。 【0063】

この様な書き込みパルス制御によるデータ書き込みの原理は、次の通りである。"1" 書き込み時には、正論理パルスHと負論理パルス/Lの重なり時間Tの間、選択セルに書 き込み電流が流れる。これにより、セルのカルコゲナイドは、自己発熱によりアニールさ れて、結晶質部分の多い低抵抗状態になる。"0"書き込みの際は、図20から明らかな ように、"1"書き込み時に比べてより短時間の間により大きなセル電流が流れる。これ により、セルのカルコゲナイドは、溶融状態になった後急冷されて、アモルファス質の多 い高抵抗状態になる。

[0064]

図19の書き込みパルス発生回路600は、一つの書き込みパルス信号線WPiに着目 して示されている。実際にはこの実施の形態では、前述のように、4層のセルアレイMA 0~MA3の下部2セルアレイMA0、MA1が同時活性化され、上部2セルアレイMA 2、MA3はこれと異なる時間に同時活性化される。またセルアレイ内でビット線対に接 続される二つのセルが相補的データを保持するペアセルを構成する。 【0065】

図21は、この実施の形態において、同時活性化される2セルアレイの2対のビット線 に書き込みパルスを与える書き込みパルス発生回路600a~600dの入出力関係を示 している。この書き込みパルス発生回路600a~600dの出力は、図11に示したマ ルチプレクサMUX0、MUX1により選択されて、上部2セルアレイ又は下部2セルア レイに与えられることになる。図21において、WPi@1st、WPi@2ndはそれ ぞれ、同時活性化される2層セルアレイの中の第1層、第2層のビット線(例えば図5の BL00、BL10)につながる書き込みパルス信号線を示している。 / WPi@1st 、/WPi@2ndはそれらのビット線と対をなすビット線(例えば図5の/BL00、 /BL10)につながる書き込みパルス信号線である。Hは、2セルアレイで共有される ワード線に与えられるべき正論理パルスであり、/LOn、/L1n、/LOn'、/L 1n ' は、ビット線に与えられるべき負論理パルスである。/L0nと/L0n ' が2層 セルアレイの下部セルアレイの対をなすビット線(例えば、BL00と/BL00)に与 えられ、/L1nと/L1n'が上部セルアレイの対をなすビット線(例えば、BL10 と/BL10)に与えられる負論理パルスである。図19で説明したように、これらの正 、負論理パルスの重なり状態が書き込みデータに応じて決定され、それに応じて、書き込 みパルス信号線WPiに与えられる負論理書き込みパルスが選択的に昇圧される。  $\begin{bmatrix} 0 & 0 & 6 & 5 \end{bmatrix}$ 

図22は、図21に示す正、負論理パルスを発生するための論理パルス発生回路700 の構成を示している。この論理パルス発生回路700は、パルス幅が同じで位相がずれた <sup>50</sup>

10

20

2種のパルス P 0、 P 1を発生するパルス発生回路 7 1 0 と、その 2種のパルスの組み合わせにより必要な書き込みパルスを生成する論理ゲート回路 7 2 0 とから構成される。 【 0 0 6 7 】

原パルス発生回路711は、パルス幅TのパルスP0を発生し、遅延回路712は、このパルスP0を約T/2だけ遅延させたパルスP1を発生する。原パルス発生回路711 の出力パルスP0は、ドライバを介して、ワード線に与えられる正論理パルスHとなる。 【0068】

論理ゲート回路720に入るビットデータB0、B1はそれぞれ、2セルアレイの中の 下部セルアレイ、上部セルアレイのペアセルに書き込むべきデータビットである。具体的 に、図5の二つのセルアレイMA0、MA1のペアセルに着目して説明すれば、B0は、 セルアレイMA0のペアセルT-cell0、C-cell0の書き込みデータであり、 B1は、セルアレイMA1のペアセルT-cell1、C-cell1の書き込みデータ である。

【0069】

ANDゲートG21、G22の組、G31、G32の組はそれぞれ、ビットデータB0 の"0"、"1"に応じて、原パルス発生回路711の出力パルスP0か、遅延回路71 2による遅延パルスP1を選択する。これにより、NORゲートG23、G33の出力/ L0n'、/L0nは、一方が正論理パルスHと同相の"1"書き込み用の負論理パルス 、他方が正論理パルスHに対して位相が遅れた"0"書き込み用の負論理パルスとなる。 つまり、/L0n、/L0n'は、ビットデータB0に応じて、T-cell0、C-c ell0の一方に"0"、他方に"1"を書き込むための負論理パルスとなる。 【0070】

ビットデータB1が入るANDゲートG41、G42の組、G51、G52の組も同様 に、パルスP0、P1を選択する。そして、NORゲートG43、G53の出力/L1n '、/L1nは同様に、ビットデータB1に応じて、T-cell1、C-cellの一 方に"0"、他方に"1"を書き込むための負論理パルスとなる。

【 0 0 7 1 】

図23は、具体的に図22により得られる正、負論理パルスに基づいて、図5に示す二 つのペアセルT-cell0、C-cell0、T-cell1、C-cell1が接続 されたビット線BL00、/BL00、BL10、/BL10に与えられる負論理書き込 みパルス波形を、書き込みデータ毎に示している。信号波形の上に記述してある4ビット データは、第1ビットがT-cell1、第2ビットがC-cell1、第3ビットがT -cell0、第4ビットがC-cell10に対応している。図21及び図22に示す正 論理パルスHは、そのままワード線WL00に正論理書き込みパルスとして供給される。 これを基準パルスとして、各ビット線対に与えられる負論理書き込みパルスは、データ" 0"、"1"に応じて、パルス幅が調整され、また昇圧されている。これにより、前述の ように、"0"書き込みセルは、カルコゲナイドが溶融され急冷されて高抵抗状態になり 、"1"書き込みセルは、カルコゲナイドが結晶化されて、低抵抗状態になる。即ち、同 時活性化される2セルアレイの中のペアセルに同時にデータ書き込みが可能になる。

[産業上の利用可能性]

40

10

20

30

この発明によれば、3次元セルアレイと読み出し/書き込み回路とを小さいチップ面積 に集積して、しかも高速のデータ読み/書きを可能とした相変化メモリ装置を提供するこ とができる。

【図面の簡単な説明】

[0072]

図1は、この発明の実施の形態による基本セルアレイの等価回路構成を示す図である。 図2は、実施の形態の4層セルアレイの概略レイアウトを示す図である。

図 3 は、メモリセルにショットキーダイオードを用いたの場合の図 2 の I - I '断面図 である。

図4は、メモリセルにPN接合ダイオードを用いた場合の図2のI-I'断面図である 50

図5は、4層セルアレイの立体的等価回路を示す図である。

図6は、4層セルアレイと読み出し/書き込み回路の配置関係を示す図である。

図7は、ビット線両端の読み出し/書き込み回路への接続構造を示す断面図である。

図8は、ワード線の読み出し / 書き込み回路への接続構造を示す断面図である。

図9は、4層セルアレイのユニット構成を示す図である。

図10は、読み出し / 書き込み回路のレイアウト構成を示す図である。

図11は、ワード線選択回路部の構成を示す図である。

図12は、ビット線選択回路部の構成を示す図である。

図13は、ワード線選択回路及びビット線選択回路部のレイアウトを示す図である。 10

- 図14は、ビット線形成工程を示す斜視図である。
- 図15は、メモリセル形成工程を示す斜視図である。
- 図16は、ワード線形成工程を示す斜視図である。

図17A~図17Cは、図16のワード線形成工程を具体的に示す断面図である。

図18は、書き込み回路のキャパシタ及びダイオードとセルアレイの関係を示す断面図 である。

図19は、ビット線に供給する負論理書き込みパルスを発生する書き込みパルス発生回路を示す図である。

図20は、同書き込みパルス発生回路の動作波形を示す図である。

図21は、同時活性化される2セルアレイに対する書き込みパルス発生回路の入出力関 <sup>20</sup> 係を示す図である。

図22は、図21の入力論理パルスを発生する論理パルス発生回路を示す図である。

図23は、2ペアセルに対する書き込みパルス波形を示す図である。









【図3】

FIG. 3



【図4】 FIG.4







102

-BL2

(MA3) (MA2) (MA1) (MA0)

-BL0

202 207 /

B2

201

í A1

200

A2

203 205

BL-DEC/MU SA Array

SA Array

BL-DEC/MUX

204

101

209 {209b 209 209a 100

WLO

04

210

208

wLo

206

B1

M NO









【図9】







【図12】





![](_page_19_Figure_3.jpeg)

【図15】

![](_page_19_Figure_5.jpeg)

![](_page_19_Figure_6.jpeg)

![](_page_19_Figure_7.jpeg)

![](_page_19_Figure_8.jpeg)

![](_page_19_Figure_9.jpeg)

![](_page_20_Figure_1.jpeg)

![](_page_20_Figure_2.jpeg)

FIG. 20

![](_page_20_Figure_4.jpeg)

【図21】 FIG.21

![](_page_20_Figure_6.jpeg)

【図 2 3】 FIG. 23

![](_page_20_Figure_8.jpeg)

【図 2 2】 FIG. 22

![](_page_20_Figure_10.jpeg)

(21)

## フロントページの続き

(56)参考文献 特開2001-127263(JP,A) 特開2001-168294(JP,A) 特開2002-203390(JP,A) 特開2003-059282(JP,A) 特表2001-502848(JP,A) 特表平11-514150(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L	27/105
G11C	13/00
H01L	45/00