## (12)公開特許公報(A)

(11)特許出願公開番号

## 特開2021-90048

(P2021-90048A) (43) 公開日 **令和3年6月10日 (2021.6.10)** 

(51) Int.Cl.		FΙ			÷	テーマ	コード	(参考	)
HO1L 21/	822 (2006.01)	HO1L	27/04		Р	5 F C	)33		
HO1L 27/	04 (2006.01)	HO1L	27/04		D	5 F C	38		
HO1L 21/	3205 (2006.01)	HO1L	27/04		Н				
HO1L 21/	768 (2006.01)	HO1L	21/88		S				
HO1L 23/	522 (2006, 01)								
	••		審査請求	未請求	請求項の数	2 14	ΟL	(全 2	0頁)
(21) 出願番号	特願2020-191335(	(P2020-191335)	(71) 出願人	302062	2931				
(22) 出願日 令和2年11月18日 (2020.11.18)				ルネサ	スエレクト	ロニク	クス株式	会社	
(31) 優先権主張番号 16/700,485				東京都	江東区豊洲	三丁日	目2番2	:4号	
(32) 優先日 令和1年12月2日 (2019.12.2)			(74)代理人	110002	2066				
(33) 優先権主張国・地域又は機関				特許業	務法人筒井	国際	<del>寺許事</del> 務	歽	
	米国 (US)		(72)発明者	久保	俊次				
				東京都	江東区豊洲	三丁目	目2番2	:4号	ルネ
				サスエ	レクトロニ	クス権	朱式会社	口内	
			(72)発明者	安藤	公一				
				東京都	江東区豊洲	三丁日	目2番2	:4号	ルネ
				サスエ	レクトロニ	クス	朱式会社	四	
			(72)発明者	井尾	英治				
			· /·-··	東京都	江東区豊洲	三丁日	目2番2	:4号	ルネ
				サスエ	レクトロニ	クス	朱式会社	达内	•
					· -			-	
							最終	{頁に約	売く

(54) 【発明の名称】半導体装置

## (57)【要約】

【課題】半導体装置の信頼性を高める。

【解決手段】半導体装置は、基材、多層配線層および第 1抵抗素子を有する。多層配線層は、基材上に形成され ている。第1抵抗素子は、多層配線層内に形成されてい る。第1抵抗素子は、第1導電部、第2導電部および第 3導電部を有する。第2導電部は、第1導電部に形成さ れている。第3導電部は、第1導電部および第2導電部 を互いに電気的に接続している。基材の表面に沿う第1 方向における第3導電部の長さは、基材の表面に沿い、 かつ第1方向に垂直な第2方向における第3導電部の長 さより大きい。 【選択図】図3



(19) 日本国特許庁(JP)

(2)

【特許請求の範囲】

- 【請求項1】
- 基材と、
- 前記基材上に形成された多層配線層と、
- 前記多層配線層内に形成された第1抵抗素子と、
- を有し、
- 前記第1抵抗素子は、
- 第1導電部と、
- 前記第1導電部上に形成された第2導電部と、
- 前記第1導電部および前記第2導電部を互いに電気的に接続している第3導電部と、 <sup>10</sup> を有し、
- 前記基材の表面に沿う第1方向における前記第3導電部の長さは、前記基材の表面に沿い、かつ前記第1方向に垂直な第2方向における前記第3導電部の長さより大きい、
- 半導体装置。
- 【請求項2】
- その一部が前記多層配線層内に形成されており、かつその残部が前記基材内に形成されている放熱部をさらに有する、
- 請求項1に記載の半導体装置。
- 【 請 求 項 3 】
- 前記放熱部は、
  - 前記基材の表面に形成された凹部の底面および側面上に形成された第1絶縁膜と、
- 前記凹部を埋めるように前記第1絶縁膜上に形成された第1熱伝導部と、
- を有する、請求項2に記載の半導体装置。
- 【請求項4】
- 前記放熱部は、前記第1抵抗素子および前記第1熱伝導部を互いに接続するように、前記多層配線層内に形成された第1接続部をさらに有する、

請求項3に記載の半導体装置。

【請求項5】

前記放熱部は、前記第1抵抗素子から離間し、かつ前記第1熱伝導部に接続されるように、前記多層配線層内に形成された第2熱伝導部をさらに有する、

請求項3に記載の半導体装置。

- 【請求項6】
- 前記第2熱伝導部は、断面視において、前記第3導電部に沿って延在している、請求項5に記載の半導体装置。

【請求項7】

- 前 記 第 2 熱 伝 導 部 の 一 端 部 は 、 前 記 基 材 の 前 記 表 面 に 沿 う 前 記 第 2 方 向 に お い て 、 前 記 第 1 抵 抗 素 子 の 一 部 と 対 向 し 、
- 前記第2熱伝導部の前記一端部は、前記基材の前記表面に垂直な方向において、前記第 1抵抗素子の他の一部と対向している、
- 請求項5に記載の半導体装置。

【請求項8】

- 前記第2熱伝導部の一端部は、前記基材の前記表面に沿う方向において、前記第1導電部よび前記第3導電部と対向し、
- 前記第2熱伝導部の前記一端部は、前記基材の前記表面に垂直な方向において、前記第 2導電部と対向している、
- 請求項5に記載の半導体装置。
- 【請求項9】
  - 前記基材は、
  - 半導体基板と、
  - 前記半導体基板の表面に形成された半導体層と、

50

20

30

(3)

を有し、 前記放熱部は、前記半導体層を貫通し、前記半導体基板に到達するように形成されてい る、 請求項2に記載の半導体装置。 【請求項10】 前記半導体層は、 第1導電型を有する第1エピタキシャル層と、 前記第1エピタキシャル層上に形成されており、かつ前記第1導電型と反対の第2導電 型を有する第1埋め込み層と、 前記第1埋め込み層上に形成されており、かつ第1導電型を有する第2エピタキシャル 層と、 を有する、請求項9に記載の半導体装置。 【請求項11】 前記多層配線層は、 前記多層配線層の最上層に形成された保護層と、 前記第1抵抗素子および前記保護層の間に形成された熱ストレス緩和部と、 をさらに有し、 前記熱ストレス緩和部は、平面視において、前記第1抵抗素子と重なっている、 請求項1に記載の半導体装置。 【請求項12】 第1トランジスタが形成された第1領域と、

第2トランジスタが形成された第2領域と、

を有し、

前記第1抵抗素子は、平面視において、前記第1領域および前記第2領域の間に形成さ れている、

請求項1に記載の半導体装置。

【請求項13】

前記多層配線層内に形成された第2抵抗素子をさらに有し、

前記第2抵抗素子は、

第4導電部と、

前記第4導電部上に形成された第5導電部と、

- 前記第4導電部および前記第5導電部を互いに電気的に接続する第6導電部と、
- を有し、
- 前記第1方向における前記第6導電部の長さは、前記第2方向における前記第6導電部 の長さより小さい、
- 請求項1に記載の半導体装置。
- 【請求項14】

前記多層配線層内に形成された第3抵抗素子をさらに有し、

前記第3抵抗素子は、

第7導電部と、

40

10

20

30

前記第7導電部上に形成された第8導電部と、

前記第7導電部および前記第8導電部を互いに電気的に接続する第9導電部と、

を有し、

前記第7導電部、前記第8導電部および前記第9接続部は、平面視において、前記第1 方向に延在しており、

前記第1導電部は、平面視において、前記第8導電部と隣り合っている、 請求項1に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置に関し、例えば、多層配線層内に形成された抵抗素子を有する半 導体装置に関する。

【背景技術】

【0002】

抵抗素子を有する半導体装置が知られている(例えば、特許文献1参照)。特許文献1 に記載された半導体装置は、半導体基板と、当該半導体基板上に形成された配線層とを有 する。当該配線層には抵抗素子が形成されている。当該抵抗素子は、第1導電部と、第2 導電部と、当該第1導電部および当該第2導電部を接続する層間導電部と、の繰り返しパ ターンで構成されている。上記半導体基板の表面に沿う断面において、上記層間導電部(<sup>10</sup> 以下、「ビア」ともいう)の断面形状は、略円形状である。 【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開2019-009345号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

特許文献1に記載の半導体装置の上記抵抗素子では、上記抵抗素子を流れる電流の量が 多過ぎると、上記ビアを構成する金属原子が動き、上記ビア内に欠陥が生じる現象、いわ <sup>20</sup> ゆるエレクトロマイグレーションが生じることがある。これにより、上記抵抗素子の特性 が劣化する。このように、従来の半導体装置では、半導体装置の信頼性を高める観点から 、改善の余地がある。

【 0 0 0 5 】

実施の形態の課題は、半導体装置の信頼性を高めることである。その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。

【課題を解決するための手段】

[0006]

実施の形態に係る半導体装置は、基材、多層配線層および第1抵抗素子を有する。第1 抵抗素子は、多層配線層内に形成されている。第1抵抗素子は、第1導電部、第2導電部 および第3導電部を有する。第2導電部は、第1導電部に形成されている。第3導電部は、第1導電部および第2導電部を互いに電気的に接続している。基材の表面に沿う第1方 向における第3導電部の長さは、基材の表面に沿い、かつ第1方向に垂直な第2方向にお ける第3導電部の長さより大きい。

【発明の効果】

[0007]

実施の形態によれば、半導体装置の信頼性を高めることができる。

【図面の簡単な説明】

[0008]

【図1】図1は、一実施の形態に係る半導体装置の回路構成の一例を示す回路図である。 <sup>40</sup> 【図2】図2は、一実施の形態に係る半導体装置の構成の一例を示す平面図である。

【図3】図3は、一実施の形態に係る半導体装置の要部の構成の一例を示す斜視図である

【図4】図4は、一実施の形態に係る半導体装置の要部の構成の一例を示す断面図である

【図 5】図 5 は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す 断面図である。

【図6】図6は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す 断面図である。

【図7】図7は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す 50

(4)

断面図である。

【図8】図8は、一実施の形態の変形例1に係る半導体装置の要部の構成の一例を示す斜 視図である。

(5)

【図9】図9は、一実施の形態の変形例1に係る半導体装置の要部の構成の一例を示す断 面図である。

【図10】図10は、一実施の形態の変形例2に係る半導体装置の要部の構成の一例を示 す斜視図である。

【図11】図11は、一実施の形態の変形例3に係る半導体装置の要部の構成の一例を示 す斜視図である。

【発明を実施するための形態】

【0009】

以下、一実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお 、明細書および図面において、同一の構成要素または対応する構成要素には、同一の符号 またはハッチングを付し、重複する説明は省略する。また、図面では、説明の便宜上、構 成を省略または簡略化している場合もある。断面図は、端面図として示している場合もあ る。実施の形態および各変形例の少なくとも一部は、互いに任意に組み合わされてもよい

**[**0010**]** 

「半導体装置の回路構成]

図 1 は、本実施の形態に係る半導体装置 S D の回路構成の一例を示す回路図である。 【 0 0 1 1 】

図1 に示されるように、半導体装置SDは、制御部CTR、ハイサイドトランジスタH Tr、ローサイドトランジスタLTr、抵抗素子RE、および検出部DTを有する。半導体装置SDは、端子T1および端子T2を介して、負荷LDと接続されている。 【0012】

制御部CTRは、ハイサイドトランジスタHTr、ローサイドトランジスタLTrおよび検出部DTと接続されている。制御部CTRは、ハイサイドトランジスタHTrおよびローサイドトランジスタLTrの動作を制御する。制御部CTRは、検出部DTから受信した信号に基づいて、ハイサイドトランジスタHTrおよびローサイドトランジスタLT rの動作を制御する。制御部CTRは、例えば、フィードバック回路を有する。 【0013】

ハイサイドトランジスタHTrは、電源線Vddおよび接地線GNDの間で接続されて いる。ハイサイドトランジスタHTrは、端子T3を介して電源線Vddと接続されてい る。ハイサイドトランジスタHTrは、ローサイドトランジスタLTrよりも電源電位V ddの近くに電気的に接続されている。ハイサイドトランジスタHTrは、電源線Vdd および抵抗素子REの接続状態を制御する。

【0014】

ローサイドトランジスタLTrは、電源線Vddおよび接地線GNDの間で接続されて いる。ローサイドトランジスタLTrは、端子T4を介して接地線GNDと接続されてい る。ローサイドトランジスタLTrは、ハイサイドトランジスタHTrよりも接地電位G NDの近くに電気的に接続されている。ハイサイドトランジスタHTrは、接地線GND および抵抗素子REの接続状態を制御する。

【0015】

抵抗素子 R E は、ハイサイドトランジスタH T r およびローサイドトランジスタL T r と共通に接続されている。抵抗素子 R E は、ハイサイドトランジスタH T r および負荷 L Dとの間に接続されている。抵抗素子 R E は、ローサイドトランジスタL T r および負荷 L D との間に接続されている。

【0016】

検出部 D T は、抵抗素子 R E の一端と、抵抗素子 R E の他端とに接続されている。検出 部 D T は、抵抗素子 R E に流れる電流量を検出する。たとえば、検出部 D T は、抵抗素子

10

20

REの一端と、抵抗素子REの他端との電位差(電圧降下)に基づいて、上記電流量を検 出する。検出部DTの構成は、上記機能が発揮されれば、特に限定されない。検出部DT は、例えば、増幅回路および A / D 変換回路を有する。

負荷LDは、抵抗素子REおよび接地線GNDの間で接続されている。負荷LDの構成 は、特に限定されない。たとえば、負荷LDは、ソレノイドコイルを構成するコイルであ る。本実施の形態では、負荷LDは、コイルである。

[0018]

ここで、半導体装置SDの動作の一例について説明する。

[0019]

まず、制御部CTRは、ハイサイドトランジスタHTrをON状態に制御し、かつロー サイドトランジスタLTrをOFF状態に制御する。これにより、電源線Vddからハイ サイドトランジスタHTrを介して電源電位が抵抗素子REおよび負荷LDに供給される 。すなわち、抵抗素子REおよび負荷LDに順方向の電流が流れる。このとき、抵抗素子 REにおいて、電圧降下が生じる。検出部DTは、当該電圧降下を検出して、抵抗素子R Eに流れる電流量に応じたフィードバック信号を生成する。当該フィードバック信号は、 制御部CTRに送信される。制御部CTRは、受信した上記フィードバック信号に応じて 、ハイサイドトランジスタHTrおよびローサイドトランジスタLTrの動作を制御する

[0020]

たとえば、制御部CTRは、ハイサイドトランジスタHTrをOFF状態に制御し、か つローサイドトランジスタLTrをON状態に制御する。これにより、接地線GNDから ローサイドトランジスタLTrを介して接地電位が抵抗素子REおよび負荷LDに供給さ れる。すなわち、抵抗素子REおよび負荷LDに順方向の電流が流れる。このときも、抵 抗素子REにおいて、電圧降下が生じる。検出部DTは、当該電圧降下を検出して、上記 したように、制御部CTRに上記フィードバック信号を送信する。

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 

「半導体装置の構成]

図2は、本実施の形態に係る半導体装置SDの構成の一例を示す平面図である。図2は 、 前 述 した 半 導 体 装 置 SDの 上 記 回 路 構 成 を 実 現 す る た め の 半 導 体 装 置 SDの 構 成 の レイ アウトの一例を示している。

[0022]

図2に示されるように、半導体装置SDは、ハイサイド領域HSR、ローサイド領域L SR、抵抗素子領域RER、制御回路領域CTRRおよび検出回路領域DTRを有する。 【0023】

ハイサイド領域HSRは、ハイサイドトランジスタHTrが形成された領域である。ハ イサイドトランジスタHTrの種類は特に限定されない。たとえば、ハイサイドトランジ スタHTrは、LDMOS(laterally-diffused metal-oxide semiconductor)である。 [0024]

40 ローサイド領域LSRは、ローサイドトランジスタLTrが形成された領域である。ロ ーサイドトランジスタLTrの種類は特に限定されない。たとえば、ローサイドトランジ スタLTrは、LDMOSである。

[0025]

抵抗素子領域RERは、電流検出用の抵抗素子REが形成された領域である。抵抗素子 領域RERの位置は、特に限定されない。抵抗素子領域RERは、平面視において、ハイ サイド領域HSRおよびローサイド領域LSRの間に位置していることが好ましい。これ により、ハイサイド領域HSRおよびローサイド領域LSR間の領域が有効利用される。 結果として、半導体装置SDが小型化され得る。また、抵抗素子REが、ハイサイドトラ ンジスタHTrおよびローサイドトランジスタLTrの近くに形成されるため、寄生抵抗 が低減され、抵抗素子REによる電流検出の精度が高まる。

20

10

【0026】

制御回路領域CTRRは、制御部CTRが形成された領域である。制御回路領域CTR Rの位置は特に限定されない。本実施の形態では、制御回路領域CTRRは、平面視にお いて、ハイサイド領域HSRの一辺と、抵抗素子領域RERの一辺の一部とに隣り合うよ うに形成されている。

(7)

【0027】

検出回路領域DTRは、検出部DTが形成された領域である。検出回路領域DTRの位置は特に限定されない。本実施の形態では、検出回路領域DTRは、平面視において、ローサイド領域LSRの一辺と、抵抗素子領域RERの上記一辺の他の一部とに隣り合うように形成されている。

[0028]

「半導体装置の要部の構成]

ここで、半導体装置SDの要部の構成について、詳細に説明する。

【0029】

図3は、半導体装置SDの要部の構成の一例を示す斜視図である。図4は、半導体装置 SDの要部の構成の一例を示す断面図である。図4は、図2におけるA-A線の断面図で ある。なお、図3では、見やすさの観点から、基材BMおよび多層配線層MWLは省略さ れている。

[0030]

半導体装置 S D は、基材 B M、多層配線層 M W L、放熱部 H D P、抵抗素子 R E、およ <sup>20</sup> び熱ストレス緩和部 T S M を有する。

【 0 0 3 1 】

基材BMは、半導体基板SSおよび半導体層SLを有する。基材BMは、多層配線層MWLを支持している。基材BM内には、放熱部HDPの一部が形成されている。基材BM には、凹部RPが形成されている。より具体的には、凹部RPは、基材BMの厚さ方向に おいて、半導体基板SSに達するように、半導体層SLを貫通している。放熱部HDPの 一部は、凹部RP内に形成されている。これにより、放熱部HDPの一部の形状、サイズ 、および位置が規定される。

【0032】

半導体基板 S S は、例えば、 p 型不純物を含む p 型半導体基板、または n 型不純物を含 30 む n 型半導体基板である。当該 p 型不純物の例には、ホウ素( B )およびアルミニウム( A 1 )が含まれる。当該 n 型不純物の例には、ヒ素( A s )およびリン( P )が含まれる

【0033】

半導体層SLは、第1p型エピタキシャル層PE1、n型埋め込み層NBL、p型埋め 込み層PBL、および第2p型エピタキシャル層PE2を有する。第1p型エピタキシャ ル層PE1、n型埋め込み層NBL、p型埋め込み層PBL、および第2p型エピタキシ ャル層PE2は、半導体基板SS側からこの順番で形成されている。半導体層SLは、半 導体基板SS上に形成されている。なお、n型埋め込み層NBLおよびp型埋め込み層P BLは、必須の構成要素ではない。半導体層SLのうち、n型埋め込み層NBLおよびp 型埋め込み層PBL上に形成された半導体素子と、半導体基板SSとを電気的に絶縁する 観点から、半導体層SLは、n型埋め込み層NBLまたはp型埋め込み層PBLを有する ことが好ましい。

【0034】

第1 p 型エピタキシャル層 P E 1 は、半導体基板 S S の表面に形成されたエピタキシャ ル層である。第1 p 型エピタキシャル層 P E 1 は、上記 p 型不純物を含む。第1 p 型エピ タキシャル層 P E 1 の不純物濃度は、例えば、1 × 1 0<sup>13</sup> c m<sup>-3</sup>以上かつ1 × 1 0<sup>1</sup> <sup>9</sup> c m<sup>-3</sup>以下であり、1 × 1 0<sup>13</sup> c m<sup>-3</sup>以上かつ1 × 1 0<sup>16</sup> c m<sup>-3</sup>以下である ことが好ましい。 【0035】

50

40

n型埋め込み層NBLは、第1p型エピタキシャル層PE1の一部または全部上に形成 されている。上記n型不純物の例は、リン(P)、ヒ素(As)およびアンチモン(Sb )を含む。n型埋め込み層NBLの不純物濃度は、例えば、1×10<sup>13</sup> cm<sup>-3</sup>以上か つ1×10<sup>20</sup> cm<sup>-3</sup>以下である。

[0036]

p型埋め込み層 P B L は、例えば、 n 型埋め込み層 N B L の一部または全部上に形成されている。 p 型埋め込み層 P B L の不純物濃度は、例えば、 1 × 1 0<sup>1 5</sup> c m<sup>-3</sup>以上かつ 1 × 1 0<sup>2 1</sup> c m<sup>-3</sup>以下であり、 1 × 1 0<sup>1 5</sup> c m<sup>-3</sup>以上かつ 1 × 1 0<sup>1 8</sup> c m<sup>-3</sup> 3以下であることが好ましい。

第2 p型エピタキシャル層 P E 2 は、 p型埋め込み層 P B L 上に形成されたエピタキシャル層である。 n 型埋め込み層 N B L および p 型埋め込み層 P B L が形成されていない部分においては、第2 p 型エピタキシャル層 P E 2 は、第1 p 型エピタキシャル層 P E 1 上に形成されている。第2 p 型エピタキシャル層 P E 2 は、上記 p 型不純物を含む。第2 p 型エピタキシャル層 P E 2 の不純物濃度は、例えば、1×10<sup>13</sup> cm<sup>-3</sup>以上かつ1×10<sup>16</sup> cm<sup>-3</sup>以下であり、1×10<sup>13</sup> cm<sup>-3</sup>以上かつ1×10<sup>16</sup> cm<sup>-3</sup>以下であることが好ましい。

【 0 0 3 8 】

多層配線層MWLは、基材BMの表面に形成された半導体素子を覆うように、基材BM 上に形成されている。多層配線層MWLは、2つ以上の配線層により構成されている。当 該配線層は、層間絶縁層と、当該層間絶縁層内に形成された配線およびビアの一方または 両方と、を有する層である。当該ビアは、互いに異なる層に形成された2つの配線を電気 的に接続する導電体である。

【 0 0 3 9 】

図4 に示されるように、多層配線層 M W L は、第1層間絶縁層 I I L 1、第1 配線 W R 1、第2層間絶縁層 I I L 2、第1 ビア V 1、第2 配線 W R 2、第3層間絶縁層 I I L 3 、第2 ビア V 2、第3 配線 W R 3、第4 層間絶縁層 I I L 4、第5 層間絶縁層 I I L 5 お よび保護層 P L を有する。詳細については後述するが、多層配線層 M W L 内には、放熱部 H D P の一部、抵抗素子 R E、および熱ストレス緩和部 T S M が形成されている。 【0040】

第1層間絶縁層IIL1、第2層間絶縁層IIL2、第3層間絶縁層IIL3、第4層 間絶縁層IIL4、第5層間絶縁層IIL5は、この順番で基材BM上に形成されている 。第1層間絶縁層IIL1、第2層間絶縁層IIL2、第3層間絶縁層IIL3、第4層 間絶縁層IIL4、および第5層間絶縁層IIL5のそれぞれの材料の例には、酸化シリ コンが含まれる。第1層間絶縁層IIL1、第2層間絶縁層IIL2、第3層間絶縁層I IL3、第4層間絶縁層IIL4、および第5層間絶縁層IIL5のそれぞれの厚さは、 特に限定されない。

[0041]

第1 配線WR1は、第1層間絶縁層IIL1上に形成されている。第1 配線WR1につ いては、半導体技術において配線として採用されている公知の構成が採用され得る。第1 配線WR1は、例えば、バリアメタル、導電膜およびバリアメタルがこの順で積層された 積層膜である。上記バリアメタルを構成する材料の例には、チタン(Ti)、窒化チタン (TiN)、タンタル(Ta)および窒化タンタル(TaN)が含まれる。上記導電膜を 構成する材料の例には、アルミニウム、銅およびタングステンが含まれる。 【0042】

第1ビアV1は、第1配線WR1に達するように、第2層間絶縁層IIL2内に形成されている。基材BMの表面に沿う断面内において、第1ビアV1の断面形状は、略円形状である。第1ビアV1の構成としては、半導体技術においてビアとして採用されている公知の構成が採用され得る。第1ビアV1は、例えば、バリア膜と、当該バリア膜上に形成された導電膜と、を有する。上記バリア膜の材料の例には、チタン(Ti)、窒化チタン

10

20



10

30

40

50

(TiN)、タンタル(Ta)および窒化タンタル(TaN)が含まれる。上記導電膜の 材料は、例えば、タングステン(W)、アルミニウム(A1)または銅(Cu)である。 【0043】

第2 配線WR2および第3 配線WR3については、多層配線層MWL内で形成された位置を除いて、第1 配線WR1と同様である。第2 ビアV2 についても、多層配線層MWL 内で形成された位置を除いて、第1 ビアV1と同様である。

【0044】

保護層PLは、外部の水分などから半導体装置SDを保護する層である。保護層PLは、第5層間絶縁層IIL5上に形成されている。保護層PLは、多層配線層MWL内において、多層配線層MWLの最上層に形成されている。保護層PLは、単層膜であってもよい。、二層以上の積層膜であってもよい。保護層PLの例には、酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜、PSG(Phospho Silicate Glass)膜およびこれらの積層膜が含まれる。保護層PLの厚さは、例えば、1.0μm以上かつ2.0μm以下であり、1.5μm程度であることが好ましい。

[0045]

多層配線層MWL内には、放熱部HDPの一部、抵抗素子RE、および熱ストレス緩和 部TSMが形成されている。基材BM内には、放熱部HDPの残部が形成されている。以 下、これらの構成要素の詳細については説明する。

【0046】

放熱部HDPは、絶縁膜ILF、熱伝導部HCPおよび接続部CPを有する。放熱部H20 DPは、抵抗素子REで発生した熱を多層配線層MWL外に伝達するように構成されてい る。たとえば、放熱部HDPの一部が、多層配線層MWL内に形成され、放熱部HDPの 他の一部が、多層配線層MWLから露出していればよい。本実施の形態では、放熱部HD Pの一部は、多層配線層MWL内に形成されており、かつ放熱部HDPの残部は、基材B M内に形成されている。これにより、抵抗素子REで発生した熱は、放熱部HDPを介し て、基材BMに伝達される。

【0047】

絶縁膜ILFは、基材BMの表面に形成された凹部RPの底面および側面上に形成されている。絶縁膜ILFは、熱伝導部HCPおよび基材BMが互いに短絡することを抑制する。絶縁膜ILFの厚さは、上記機能が得られれば特に限定されない。絶縁膜ILFの厚さは、例えば、の.1µm程度である。絶縁膜ILFの材料は、例えば、酸化シリコンである。

[0048]

熱伝導部HCPは、凹部RP内を埋めるように絶縁膜ILF上に形成されている。熱伝 導部HCPは、熱伝導性を有する材料で構成されている。熱伝導性を高める観点から、熱 伝導部HCPの材料の例は、チタン(Ti)、窒化チタン(TiN)、タンタル(Ta) 、窒化タンタル(TaN)およびタングステン(W)を含むことが好ましい。

【0049】

放熱性を高める観点から、熱伝導部HCPのサイズは、大きいことが好ましい。熱伝導部HCPは、基材BMのうち、p型埋め込み層PBLに達していることが好ましく、n型 埋め込み層NBLに達していることがより好ましく、第1p型エピタキシャル層PE1に 達していることがさらに好ましく、半導体基板SSに達していることがより一層好ましい

【0050】

放熱性を高める観点から、熱伝導部HCPの形状は、板形状であることが好ましい。す なわち、Y方向における熱伝導部HCPの長さは、X方向における熱伝導部HCPの長さ より大きいことが好ましい。Y方向における熱伝導部HCPの長さは、Y方向における抵 抗素子REの長さより大きいことが好ましい。本実施の形態では、Y方向における熱伝導 部HCPの長さは、Y方向における抵抗素子REの長さと同程度である。 【0051】 なお、本明細書において、「Y方向」は、基材BMの表面(上面、主面)に沿う第1方 向である。Y方向は、平面視において、第3導電部CL3a(後述)の長辺が延在する方 向でもある。「X方向」は、平面視において、Y方向に垂直な第2方向である。Y方向は 、平面視において、第3導電部CL3a(後述)の短辺が延在する方向でもある。「Z方 向」は、多層配線層MWLの厚さ方向である。なお、X方向、Y方向およびZ方向は、互 いに直交している。

(10)

【 0 0 5 2 】

接続部 C P は、抵抗素子 R E と直接的に接するように、第 1 層間絶縁層 I I L 1 内に形 成されている。接続部 C P が抵抗素子 R E と直接的に接していることは、放熱部 H D P に よる放熱性を高める観点から好ましい。接続部 C P は、熱伝導性を有する材料で構成され ている。接続部 C P は、例えば、第 1 層間絶縁層 I I L 1 内に形成されたビア(不図示) と同じ構成であってもよいし、異なる構成であってもよい。接続部 C P は、例えば、バリ ア膜と、当該バリア膜上に形成された導電膜と、を有する。上記バリア膜の材料の例には 、チタン(T i )、窒化チタン(T i N)、タンタル(T a)および窒化タンタル(T a N)が含まれる。上記導電膜の材料は、例えば、タングステン(W)、アルミニウム(A 1)または銅(C u )である。

【0053】

[0054]

放熱性を高める観点から、接続部CPの形状は、いわゆるスリット形状であることが好ましい。すなわち、Y方向における接続部CPの長さは、X方向における接続部CPの長さより大きいことが好ましい。本実施の形態では、Y方向における接続部CPの長さは、 Y方向における第1導電部CL1bの長さと同程度である。

20

10

抵抗素子REは、多層配線層MWL内に形成されている。抵抗素子REの用途は特に限 定されない。本実施の形態では、抵抗素子REは、半導体装置SDにおいて、所望の位置 の電流値を検出するために用いられる、いわゆるセンス抵抗である。 【0055】

抵抗素子REは、第1導電部CL1a、CL1b、第2導電部CL2a、CL2b、および第3導電部CL3a、CL3b、CL3cを有する。第1導電部CL1a、第3導電 部CL3a、第2導電部CL2a、第3導電部CL3b、第1導電部CL1b、第3導電 部CL3cおよび第2導電部CL2bは、この順番で互いに接続されている。 【0056】

抵抗素子REを構成する上記第1導電部、上記第2導電部および上記第3導電部のそれ ぞれの数は、所望の抵抗値に応じて適宜調整される。第1導電部CL1aおよび第1導電 部CL1bは、位置およびサイズを除いて互いに同様である。第2導電部CL2aおよび 第2導電部CL2bも、位置を除いて互いに同様である。第3導電部CL3a、第3導電 部CL3bおよび第3導電部CL3cも、位置を除いて互いに同様である。重複した説明 を省略する観点から、以下、第1導電部CL1a、第2導電部CL2aおよび第3導電部 CL3aについてのみ説明する。

[0057]

第1導電部CL1aは、多層配線層MWL内に形成されている。第1導電部CL1aは 40 、多層配線層MWL内において、第1配線WR1が形成された層と同じ層内に形成されて いる。本実施の形態では、第1導電部CL1aは、第1層間絶縁層IIL1上に形成され ている。

【0058】

第1導電部CL1aの形状、サイズ、および材料は、所望の抵抗値および占有面積に応じて適宜調整される。 Y 方向における第1導電部CL1aの長さは、 X 方向における第1 導電部CL1aの長さより大きいことが好ましい。

【 0 0 5 9 】

第1導電部CL1aは、例えば、同じ層内に形成された第1配線WR1と同じ構成であってもよいし、異なる構成であってもよい。第1導電部CL1aは、例えば、バリア膜、

30

導電膜およびバリア膜がこの順で積層された積層膜である。上記バリア膜の材料の例には、チタン(Ti)、窒化チタン(TiN)、タンタル(Ta)および窒化タンタル(Ta N)が含まれる。上記導電膜の材料の例には、アルミニウム、銅およびタングステンが含 まれる。本実施の形態では、第1導電部CL1aは、アルミニウム配線である。 【0060】

第2導電部CL2aは、多層配線層MWL内に形成されている。第2導電部CL2aは、多層配線層MWL内において、第3配線WR3が形成された層と同じ層内に形成されている。本実施の形態では、第2導電部CL2aは、第3層間絶縁層IIL3上に形成されている。

【0061】

また、第2導電部CL2aは、第1導電部CL1a上に形成されている。すなわち、Z 方向における第2導電部CL2aと基材BMの表面との間隔は、Z方向における第1導電 部CL1aと基材BMの表面との間隔より大きい。第2導電部CL2aの一部は、平面視 において、第1導電部CL1aの一部と重なるように形成されている。第2導電部CL2 aは、平面視において、第1導電部CL1aと沿うように形成されていることが好ましい

[0062]

第2導電部CL2aの形状、サイズおよび材料は、所望の抵抗値および占有面積に応じ て適宜調整される。第2導電部CL2aの形状、サイズおよび材料は、第1導電部CL1 aの形状、サイズおよび材料とそれぞれ同じであってもよいし、異なっていてもよい。本 実施の形態では、X方向における第2導電部CL2aの長さは、X方向における第1導電 部CL1aの長さより大きく、かつX方向における第2導電部CL2aの長さは、X方向 における第1導電部CL1bの長さと同程度である。

【 0 0 6 3 】

第3導電部CL3aは、多層配線層MWL内において、第1導電部CL1aおよび第2 導電部CL2aの間に形成されている。第3導電部CL3aは、第1導電部CL1aおよ び第2導電部CL2aを互いに電気的に接続している。第3導電部CL3aは、第1導電 部CL1aおよび第2導電部CL2aに挟まれた層間絶縁層IIL2および層間絶縁層I IL3を貫通している。

【0064】

第3 導電部 C L 3 a は、第1 ビア V 1 a、連結部 C N T a および第2 ビア V 2 a を有す る。第1 ビア V 1 a の構成と、第2 ビア V 2 a の構成とは、位置を除いて互いに同様であ る。重複した説明を省略する観点から、以下、第1 ビア V 1 a についてのみ説明する。な お、第3 導電部 C L 3 b は、第1 ビア V 1 b、連結部 C N T b および第2 ビア V 2 b を有 する。第3 導電部 C L 3 c は、第1 ビア V 1 c、連結部 C N T c および第2 ビア V 2 c を 有する。

【0065】

第1ビアV1aは、多層配線層MWL内に形成されている。第1ビアV1aは、第1導 電部CL1a上に形成されている。第1ビアV1aは、多層配線層MWL内において、ビ アV1が形成された層と同じ層内に形成されている。本実施の形態では、第1ビアV1a は、第2層間絶縁層IIL2内に形成されている。

【 0 0 6 6 】

Y方向における第1ビアV1 aの長さLyは、X方向における第1ビアV1 aの長さL ×より大きい。これにより、基材 B M の表面に沿う断面内において断面視形状が略円形状 であるビアV1と比較して、大電流が第1ビアV1 a内を流れたとしても、エレクトロマ イグレーションに起因する欠陥が第1ビアV1 a内で生じにくい。このような観点から、 上記L×に対する上記Lyの比(Ly/L×)は、50以上であることが好ましく、10 00以上であることがより好ましい。上記比(Ly/L×)は、特に限定されず、電流値 の大きさによって、適宜調整される。 【0067】 30

50

40

ー方で、半導体装置 SDを小型化する観点から、上記 Ly / Lx は、 5 0 0 0 以下であることが好ましく、 2 0 0 0 以下であることがより好ましい。 【 0 0 6 8 】

上記のエレクトロマイグレーション耐性を高める観点から、 X 方向における第1ビアV 1 a の長さL x (短幅)は、 X 方向におけるビアV 1 の長さ(径)より大きいことが好ま しい。なお、ビアV 1 は、ハイサイド領域 H S R およびローサイド領域 L S R の一方また は両方に形成されている。

【0069】

第1ビアV1 aのサイズおよび材料は、所望の抵抗値に応じて適宜調整される。また、 第1ビアV1 aの構成は、例えば、第2層間絶縁層IIL2内に形成されたビアV1と同 じであってもよいし、異なってもよい。第1ビアV1 aは、例えば、バリア膜と、当該バ リア膜上に形成された導電膜と、を有する。上記バリア膜の材料の例には、チタン(Ti )、窒化チタン(TiN)、タンタル(Ta)および窒化タンタル(TaN)が含まれる 。上記導電膜の材料は、例えば、タングステン(W)、アルミニウム(A1)または銅( Cu)である。

[0070]

連結部CNTaは、多層配線層MWL内において、第1ビアV1aおよび第2ビアV2 aを連結している。本実施の形態では、連結部CNTaは、第2層間絶縁層IIL2上に 形成されている。抵抗素子REの抵抗値のばらつきを抑制する観点から、連結部CNTa は、第1ビアV1aおよび第2ビアV2aの間に形成されていることが好ましい。より具 体的には、第3導電部CL3aが連結部CNTaを有することによって、第1ビアV1a および第2ビアV2aの位置ずれに発生したとしても、抵抗素子REの抵抗値ばらつきを 抑制できる。

【0071】

連結部 C N T a の形状および大きさは、所望の抵抗値に応じて適宜調整される。連結部 C N T a の構成は、例えば、第 2 層間絶縁層 I I L 2 上に形成された配線 W R 2 と同じで あってもよいし、異なっていてもよい。連結部 C N T a の構成の例は、第 1 導電部 C L 1 a の構成の例と同様である。

【0072】

熱ストレス緩和部TSMは、多層配線層MWL内に形成されている。熱ストレス緩和部TS TSMは、抵抗素子REおよび保護層PLの間に形成されている。熱ストレス緩和部TS Mは、多層配線層MWL外からの熱に起因して生じるストレスが抵抗素子REに加わるこ とを抑制するように構成されている。より具体的には、熱ストレス緩和部TSMによって 、抵抗素子REの熱膨張係数と、多層配線層MWLを構成する層間絶縁層の熱膨張係数と の差に起因して抵抗素子REに加わるストレスが緩和される。熱ストレス緩和部TSMは 、平面視において、抵抗素子REの少なくとも一部と重なっていることが好ましい。断熱 性を高める観点からは、熱ストレス緩和部TSMは、平面視において、抵抗素子REの全 部と重なっていることがより好ましい。断熱性を高める観点からは、熱ストレス緩和部T SMは、抵抗素子REを囲うように形成されていることが好ましい。たとえば、熱ストレ ス緩和部TSMは、側面視において、抵抗素子REの全部と重なっていることがより好ま しく、正面視において、抵抗素子REの全部と重なっていることがより好ま しく、正面視において、抵抗素子REの全部としい。本実施の形態では、 熱ストレス緩和部TSMは、平面視において、抵抗素子REの全部と重なっている。 【0073】

熱ストレス緩和部TSMの構成は、例えば、第4層間絶縁層IIL4上に形成された配線(不図示)と同じであってもよいし、異なっていてもよい。熱ストレス緩和部TSMは、例えば、バリア膜と、当該バリア膜上に形成された導電膜と、を有する。上記バリア膜の材料の例には、チタン(Ti)、窒化チタン(TiN)、タンタル(Ta)および窒化タンタル(TaN)が含まれる。上記導電膜の材料は、例えば、アルミニウム(A1)または銅(Cu)である。

20

10

[0074]

[半導体装置の製造方法]

次いで、本実施の形態に係る半導体装置 SDの製造方法の一例について説明する。図 5 ~ 図 7 は、半導体装置 SDの製造方法に含まれる工程の一例を示す断面図である。 【 0 0 7 5 】

(13)

半導体装置 S D の 製造方法は、例えば、(1)半導体ウェハ S W の準備工程、(2)放 熱部 H D P の一部の形成工程、(3)多層配線層 M W L 、放熱部 H D P の残部、および熱 ストレス緩和部 T S M の形成工程を含む。

[0076]

(1)半導体ウェハ S W の準備

10

まず、図5に示されるように、半導体ウェハSWを準備する。半導体ウェハSWは、市 販品として購入されてもよいし、製造されてもよい。半導体ウェハSWは、半導体基板S Sと、第1p型エピタキシャル層PE1、n型埋め込み層NBL、p型埋め込み層PBL 、および第2p型エピタキシャル層PE2で構成された半導体層SLとを有する。半導体 ウェハSWの各層は、例えば、エピタキシャル成長法によって、半導体基板SS上にエピ タキシャル層を形成するとともに、所望の不純物を上記エピタキシャル層の所望の位置に 注入することによって形成される。

【 0 0 7 7 】

(2)放熱部HDPの一部の形成

次いで、図6に示されるように、絶縁膜ILFおよび熱伝導部HCPを半導体ウェハS<sup>20</sup> W内に形成する。まず、半導体ウェハSWの表面(上面)に凹部RPを形成した後に、凹 部RPの底面および側面と、半導体ウェハSWの上面との上に絶縁膜ILFを形成する。 凹部RPは、例えば、フォトリソグラフィ技術およびエッチング技術によって形成される 。絶縁膜ILFの形成方法は、例えば、CVD法である。次いで、凹部RPを埋めるよう に、絶縁膜ILF上に熱伝導部HCPを形成する。熱伝導部HCPの形成方法は、例えば 、CVD法である。なお、絶縁膜ILFおよび熱伝導部HCPのうち、凹部RP外に形成 された余分な部分については、例えば、CMP法によって除去される。

【 0 0 7 8 】

(3)多層配線層MWL、放熱部HDPの残部、および熱ストレス緩和部TSMの形成 次いで、図7に示されるように、多層配線層MWL、接続部CP、および熱ストレス緩 和部TSMを半導体ウェハSW上に形成する。多層配線層MWL、接続部CP、および熱 ストレス緩和部TSMの形成方法としては、半導体技術における多層配線層の形成方法と して公知の方法が採用され得る。

[0079]

第1層間絶縁層IIL1、第2層間絶縁層IIL2、第3層間絶縁層IIL3、第4層 間絶縁層IIL4および第5層間絶縁層IIL5は、例えば、CVD法によって形成され る。接続部CPは、例えば、第1層間絶縁層IIL1に貫通孔を形成した後に、当該貫通 孔を導電材料で埋めることによって形成される。第1ビアV1、V1a、V1b、V1c は、例えば、第2層間絶縁層IIL2に貫通孔を形成した後に、当該貫通孔を導電材料で 埋めることによって形成される。第2ビアV2、V2a、V2b、V2cは、例えば、第 3層間絶縁層IIL3に貫通孔を形成した後に、当該貫通孔を導電材料で埋めることによ って形成される。

【 0 0 8 0 】

第1 導電部 C L 1 a、 C L 1 b および第1 配線 W R 1 は、スパッタリング法によって導 電膜を第1層間絶縁層 I I L 1 上に形成した後に、当該導電膜を所望の形状にパターニン グすることによって形成される。第2 導電部 C L 2 a、 C L 2 b および第3 配線 W R 3 は 、スパッタリング法によって導電膜を第3層間絶縁層 I I L 3 上に形成した後に、当該導 電膜を所望の形状にパターニングすることによって形成される。連結部 C N T a、 C N T b、 C N T c および第2 配線 W R 2 は、スパッタリング法によって導電膜を第2層間絶縁 層 I I L 2 上に形成した後に、当該導電膜を所望の形状にパターニングすることによって 40

形成される。保護層PLは、スパッタリング法によって、第5層間絶縁層IIL5上に形成される。

【 0 0 8 1 】

次いで、上記工程により得られた構造体を上記静電チャックから脱離し、ダイシングす ることによって、個片化された複数の半導体装置 S D が得られる。最後に、半導体装置 S D は、封止樹脂で封止される。

(効果)

本実施の形態に係る半導体装置SDの抵抗素子REは、第1導電部CL1a、CL1b および第 2 導電部 C L 2 a 、 C L 2 b を電気的に互いに接続している第 3 導電部 C L 3 a CL3b、CL3cを有する。基材BMの表面に沿うY方向(第1方向)における第3 導電部CL3a、CL3b、CL3cの長さは、基材BMの表面に沿い、かつY方向に垂 直なX方向(第2方向)における第3導電部CL3a、CL3b、CL3cの長さより大 きい。特に、 Y 方向における第1ビア V 1 a 、 V 1 b 、 V 1 c の長さ L y は、 X 方向にお ける第1ビアV1a、V1b、V1cの長さLxより大きい。Y方向における第2ビアV 2a、V2b、V2cの長さLyも、X方向における第2ビアV2a、V2b、V2cの 長さL×より大きい。これにより、基材BMの表面に沿う断面内において断面視形状が略 円形状であるビアV1、V2と比較して、第1ビアV1a、V1b、V1cおよび第2ビ アV2a、V2b、V2cにおける電流密度が小さくなる。これにより、基材BMの表面 に沿う断面内において断面視形状が略円形状であるビアを有する抵抗素子と比較して、本 実施の形態では、大電流が抵抗素子RE内を流れたとしても、エレクトロマイグレーショ ンに起因する欠陥が第1ビアV1a、V1b、V1cおよび第2ビアV2a、V2b、V 2 c内で生じにくい。結果として、半導体装置 SDの信頼性を高めることができる。 [0083]

[ 変 形 例 1 ]

図 8 は、本実施の形態の変形例 1 に係る半導体装置 m S D 1 の要部の構成の一例を示す 斜視図である。図 9 は、半導体装置 m S D 1 の要部の構成の一例を示す断面図である。 【 0 0 8 4 】

変形例1に係る半導体装置mSD1は、絶縁膜ILF、熱伝導部HCP、接続部CPおよび熱伝導部mHCPを有する。変形例1に係る放熱部mHDP1は、抵抗素子REと直接的に接続されていない。すなわち、放熱部mHDP1は、抵抗素子REから離間し、かつ熱伝導部mHCPに接続されるように、多層配線層MWL内に形成されている。 【0085】

熱伝導部mHCPは、多層配線層MWL内に形成された配線およびビアにより形成されている。図9に示されるように、熱伝導部mHCPは、断面視において、第3導電部CL3a、CL3b、CL3cに沿うように延在している。熱伝導部mHCPは、第1配線mWR1、ビアmV1および第2配線mWR2を有する。第1配線mWR1の構成例は、第1導電部CL1aと同様である。ビアmV1の構成例は、第1ビアV1aと同様である。 第2配線mWR2の構成例は、連結部CNTaと同様である。

【0086】

熱伝導部 m H C P の一端部は、基材 B M の表面に沿う方向において、抵抗素子 R E の一部と対向している。変形例 1 では、熱伝導部 m H C P の上記一端部は、 X 方向において、 第 1 導電部 C L 1 a、 C L 1 b および第 3 導電部 C L 3 a、 C L 3 b と対向している。熱 伝導部 m H C P の上記一端部は、基材 B M の表面に垂直な方向において、抵抗素子 R E の 他の一部と対向している。変形例 1 では、熱伝導部 m H C P の上記一端部は、 Z 方向にお いて、第 2 導電部 C L 2 a と対向している。

【 0 0 8 7 】

変形例1では、放熱部mHDP1が抵抗素子REと離間していることによって、抵抗素 子REからの電流が放熱部mHDP1に流れることを抑制できる。これにより、放熱性と 、電流値の検出精度とを両立できる。 10

 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$ 

「変形例2]

図10は、本実施の形態の変形例2に係る半導体装置mSD2の要部の構成の一例を示す斜視図である。

[ 0 0 8 9 ]

変形例2に係る半導体装置mSD2は、複数の抵抗素子を有する。当該抵抗素子の数は、特に限定されない。変形例2に係る半導体装置mSD2は、第1抵抗素子mRE1および第2抵抗素子mRE2を有する。第1抵抗素子mRE1の構成例と、第2抵抗素子mRE2の構成例とは、抵抗素子REと同様である。変形例2では、第1抵抗素子mRE1の第1導電部mCL1aは、平面視において、第2抵抗素子mRE2の第2導電部mCL2aと隣り合うように配置されている。これにより、第1抵抗素子mRE1内に電流が流れることにより生じる磁界と、第2抵抗素子mRE2内に電流が流れることにより生じる磁界によって、周辺の半導体素子の特性が変化することを抑制できる。結果として、半導体装置の特性をさらに高めることができる。

[0090]

「 変 形 例 3 ]

図 1 1 は、本実施の形態の変形例 3 に係る半導体装置 m S D 3 の要部の構成の一例を示 す斜視図である。

【0091】

変形例3に係る半導体装置mSD3は、抵抗素子mRE3を有する。抵抗素子mRE3 は、第1導電部CL1d、第2導電部CL2dおよび第3導電部CL3dをさらに有する 。Y方向における第1導電部CL1dの長さは、X方向における第1導電部CL1dの長 さより小さい。Y方向における第2導電部CL2dの長さは、X方向における第2導電部 CL2dの長さより小さい。Y方向における第3導電部CL3dの長さは、X方向におけ る第3導電部CL3dの長さより小さい。

[0092]

変形例3では、抵抗素子mRE3は、Y方向における各構成要素(第1導電部CL1a、CL1b、第2導電部CL2a、CL2bおよび第3導電部CL3a、CL3b、CL 3c)がY方向に沿って延在する部分と、各構成要素(第1導電部CL1d、第2導電部 CL2dおよび第3導電部CL3d)がX方向に沿って延在する部分とを有する。これに より、これにより、半導体装置mSD3が封止樹脂で封止されるとき、X方向における応 力と、Y方向における応力とに差がある場合に、半導体装置mSD3に加わる応力の合計 値を平均的に低減できる。

【0093】

なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範 囲で種々変更され得る。たとえば、第3導電部CL3は、第1導電部CL1aおよび第2 導電部CL2aを互いに電気的に接続できればよく、連結部CNTaを有していなくても よい。

【0094】

また、特定の数値例について記載した場合であっても、理論的に明らかにその数値に限 定される場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未 満の数値であってもよい。また、成分については、「Aを主要な成分として含むB」など の意味であり、他の成分を含む態様を排除するものではない。

[0095]

さらに、実施の形態の少なくとも一部と、各変形例の少なくとも一部とは、互いに任意 に組み合わされてもよい。たとえば、熱伝導部および放熱部の構造、位置および材料は、 適宜設計され得る。

【符号の説明】

[0096]

20

CL1a、mCL1a、CL1b、mCL1d 第1導電部 CL2a、mCL2a、CL2b、mCL2d 第2導電部 CL3a、CL3b、CL3c、mCL3d 第3導電部 CNTa、CNTb 連結部 C P 接続部 CTR 制御部 CTRR 制御回路領域 DT 検出部 DTR 検出回路領域 GND 接地線 HCP、mHCP 熱伝導部 HDP、mHDP1 放熱部 HSR ハイサイド領域 HTr ハイサイドトランジスタ ILF 絶縁膜 LD 負荷 LSR ローサイド領域 LTr ローサイドトランジスタ NBL n型埋め込み層 PBL p型埋め込み層 PE1 第1p型エピタキシャル層 PE2 第2p型エピタキシャル層 RE、mRE1、mRE2、mRE3 抵抗素子 RER 抵抗素子領域 SD、mSD1、mSD2、mSD3 半導体装置 SL 半導体層 SS 半導体基板 SW 半導体ウェハ T1、T2、T3、T4 端子 TSM 熱ストレス緩和部 V1、mV1、V1a、V1b、V1c 第1ビア V2、V2a、V2b、V2c 第2ビア Vdd 電源線 WR1、mWR1 第1配線 WR2、mWR2 第2配線 W R 3 第 3 配 線

10



(17)







【図2】























【図8】















フロントページの続き

 (72)発明者 田島 英幸
 東京都江東区豊洲三丁目2番24号
 ルネサスエレクトロニクス株式会社内

 (72)発明者 飯田 哲也
 東京都江東区豊洲三丁目2番24号
 ルネサスエレクトロニクス株式会社内

 F夕-ム(参考) 5F033 HH08 HH11 HH18 HH19 HH21 HH32 HH33 JJ08 JJ11 JJ18

 JJ19 JJ21 JJ32 JJ33 KK08 KK11 KK18 KK19 KK21 KK32

 KK33 MM05 MM08 MH13 NN05 NN07 NN38 PP15 QQ48 SS08

 SS11 VV09 XX05

 5F038 AR07 AR13 AR14 AR16 AR19 AR25 BH16 BH20 CA05 CA08

 CA16 CD02 CD12 CD18 DF03 DF17 DT12 DT16 EZ14 EZ15

 EZ19 EZ20