(19) **日本国特許庁(JP)** 

### (12) 特 許 公 報(B2)

(11)特許番号

特許第3606275号 (P3606275)

(45) 発行日 平成17年1月5日(2005.1.5)

(24) 登録日 平成16年10月15日(2004.10.15)

(51) Int.C1.<sup>7</sup>

FI

HO1L 23/12

HO1L 23/12 5O1W

請求項の数 6 (全 28 頁)

(21) 出願番号 特願2002-313069 (P2002-313069) (22) 出願日 平成14年10月28日 (2002.10.28)

(62) 分割の表示 特願2002-137359 (P2002-137359)

の分割

原出願日 平成7年3月17日 (1995.3.17)

(65) 公開番号 特開2003-133479 (P2003-133479A) (43) 公開日 平成15年5月9日 (2003.5.9)

審査請求日 平成14年10月28日 (2002.10.28)

(31) 優先権主張番号 特願平6-48760

(32) 優先日 平成6年3月18日 (1994.3.18)

(33) 優先権主張国 日本国 (JP) (31) 優先権主張番号 特願平6-273469

(32) 優先日 平成6年11月8日 (1994.11.8)

(33) 優先権主張国 日本国 (JP)

(73) 特許権者 000004455

日立化成工業株式会社

東京都新宿区西新宿2丁目1番1号

|(74) 代理人 100084032

弁理士 三品 岩男

||(74) 代理人 100104570

弁理士 大関 光弘

||(74) 代理人 100102820

弁理士 西村 雅子

|(72) 発明者 福富 直樹

茨城県結城市結城8463-5

|(72) 発明者 坪松 良明

茨城県土浦市右籾24-2

最終頁に続く

(54) 【発明の名称】半導体パッケージ及びその製造方法

### (57)【特許請求の範囲】

### 【請求項1】

- (A)半導体素子搭載領域と、該半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域とを有する絶縁性支持体の片面に、複数組の配線を形成する工程、
- (B)上記複数組の配線が形成された上記絶縁性支持体に複数個の半導体素子を搭載し、 半導体素子端子と配線に設けられたワイヤボンディング端子とをボンディングワイヤによ り導通する工程、
- (C)上記導通された複数組の半導体素子と配線とを封止樹脂により一括して樹脂封止する工程、
- (E)上記絶縁性支持体の所望する部分を除去して配線を露出させ、露出した配線に電気的に接続した外部接続端子を形成する工程、及び、
- (F)上記封止樹脂と上記絶縁性支持体とを切断し、上記絶縁性支持体と上記半導体素子と上記配線とを含む個々の半導体パッケージに分離する工程 を含み

上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域に設けられ、

上記外部接続端子は上記半導体素子搭載領域に設けられることを特徴とする半導体パッケージの製造方法。

### 【請求項2】

(E)半導体素子搭載領域と、該半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域とを有する絶縁性支持体の所望する部分を除去する工程、

- ( A ) 上記絶縁性支持体の片面に複数組の配線を形成する工程、
- (B)上記複数組の配線が形成された上記絶縁性支持体に複数個の半導体素子を搭載し、 半導体素子端子と配線に設けられたワイヤボンディング端子とをボンディングワイヤによ り導通する工程、
- (C)上記導通された複数組の半導体素子と配線とを封止樹脂により一括して樹脂封止する工程、及び、
- (F)上記封止樹脂と上記絶縁性支持体とを切断し、上記絶縁性支持体と上記半導体素子と上記配線とを含む個々の半導体パッケージに分離する工程 を含み、

上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域に設けられ、 10 上記<u>配線の</u>外部接続端子<u>部</u>は上記半導体素子搭載領域に設けられることを特徴とする半導 体パッケージの製造方法。

### 【請求項3】

- (A)半導体素子搭載領域と、該半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域とを有する絶縁性支持体の表面に、複数組の配線を形成する工程、
- (B)上記複数組の配線が形成された上記絶縁性支持体に複数個の半導体素子を搭載し、 半導体素子端子と配線に設けられたワイヤボンディング端子とをボンディングワイヤによ り導通する工程、
- (C)上記導通された複数組の半導体素子と配線とを封止樹脂により一括して樹脂封止する工程、
- ( E ) 上記<u>配線の</u>外部接続端子<u>部</u>に電気的に接続した外部接続<u>端子</u>を形成する工程、及び、
- (F)上記封止樹脂と上記絶縁性支持体とを切断し、上記絶縁性支持体と上記半導体素子と上記配線とを含む個々の半導体パッケージに分離する工程 を含み
- 上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域に設けられ、
- 上記外部接続端子は上記半導体素子搭載領域に設けられることを特徴とする半導体パッケージの製造方法。

### 【請求項4】

上記半導体パッケージの分離をダイヤモンドカッターにより行うことを特徴とする請求項 30 1~3のいずれかに記載の半導体パッケージの製造方法。

### 【請求項5】

半導体素子を樹脂封止した後、封止樹脂硬化物を加熱処理する請求項 1 ~ 4 のいずれかに記載の半導体パッケージの製造方法。

### 【請求項6】

請求項1~5のいずれかに記載の方法で製造された半導体パッケージ。

### 【発明の詳細な説明】

[0001]

(技術分野)

本発明は、半導体パッケ・ジの製造法及び半導体パッケ・ジに関する。

[0002]

(背景技術)

半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、QFP(Quad Flat Package)が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、0.5mmピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。

### [0003]

40

従来、アレイタイプは接続ピンを有する PGA (Pin Grid Array)が一 般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、 表面実装可能なBGA (Ball Grid Array)と称するパッケージが開発 されている。BGAの分類としては、(1)セラミックタイプ、(2)プリント配線板タ イプ及び(3) TAB (tape automated bonding)を使ったテー プタイプなどがある。このうち、セラミックタイプについては、従来のPGAに比べると マザーボードとパッケージ間の距離が短くなるために、マザーボードとパッケージ間の熱 応力差に起因するパッケージ反りが深刻な問題である。また、プリント配線板タイプにつ いても、基板の反り、耐湿性、信頼性などに加えて基板厚さが厚いなどの問題があり、T AB技術を適用したテープBGAが提案されている。

[0004]

パッケージサイズの更なる小型化に対応するものとして、半導体チップとほぼ同等サイズ の、いわゆるチップサイズパッケージ(CSP; Chip Size Package )が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板 との接続部を有するパッケージである。

[00005]

具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップ と金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止し たもの(NIKKEI MATERIALS & TECHNOLOGY 94. 4, No.140, p18-19)や、仮基板上に半導体チップ及び外部配線基板との接 続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング 後、仮基板上でトランスファーモールドしたもの(Smallest Flip-Chi p-Like Package CSP; The Second VLSI Pack aging Workshop of Japan, p46-50, 1994)など である。

[0006]

一方、前述のように、BGAやCSP分野でポリイミドテープをベースフィルムとして利 用したパッケージが検討されている。この場合、ポリイミドテープとしては、ポリイミド フィルム上に接着材層を介して銅箔をラミネートしたものが一般的であるが、耐熱性や耐 湿性などの観点から銅箔上に直接ポリイミド層を形成した、いわゆる2層フレキ基材が好 ましい。2層フレキ基材の製造方法としては、 1 銅箔上にポリイミドの前駆体である ポリアミック酸を塗布し後熱硬化させる方法、 2 硬化したポリイミドフィルム上に真 空成膜法や無電解めっき法などにより金属薄膜を形成する方法に大別されるが、例えば、 レーザ加工を適用して所望する部分(第2の接続機能部に相当)のポリイミドを除去して 銅箔に達する凹部を設ける場合には、ポリイミドフィルムはできる限り薄いことが好まし い。反面、2層フレキ基材をリードフレーム状に加工してハンドリングする場合、ベース フィルム厚さが薄いとハンドリング性やフレームとしての剛直性に欠けるなどの問題があ る。

[0007]

以上のように小型化高集積度化に対応できる半導体パッケージとして、種々の提案がされ 40 ているが、性能、特性、生産性等全てにわたって満足するよう一層の改善が望まれている

[00008]

本発明は、小型化、高集積度化に対応できる半導体パッケージを、生産性良くかつ安定的 に製造するを可能とする半導体パッケージの製造法及び半導体パッケージを提供するもの である。

[0009]

(発明の開示)

本願の第一の発明は、

1 A . 導電性仮支持体の片面に配線を形成する工程、

10

20

30

- 1 B. 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を 導通する工程、
- 1 C . 半導体素子を樹脂封止する工程、
- 1 D. 導電性仮支持体を除去し配線を露出する工程、
- 1 E.露出された配線の外部接続端子が形成される箇所以外に絶縁層を形成する工程、
- 1 F、配線の絶縁層が形成されていない箇所に外部接続端子を形成する工程

を含むことを特徴とする半導体パッケージの製造法である。

### [0010]

本願の第二の発明は、

- 2 A . 導電性仮支持体の片面に配線を形成する工程、
- 2 B . 配線が形成された導電性仮支持体の配線が形成された面に絶縁性支持体を形成する工程、
- 2C.導電性仮支持体を除去し配線を絶縁性支持体に転写する工程、
- 2 D. 配線の外部接続端子が形成される箇所の絶縁性支持体を除去し外部接続端子用透孔を設ける工程、
- 2 E. 配線が転写された絶縁性支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
- 2 G . 半導体素子を樹脂封止する工程、
- 2 日、外部接続端子用透孔に配線と導通する外部接続端子を形成する工程

を含むことを特徴とする半導体パッケージの製造法である。

[0011]

第二の発明に於いて、2A~2Hの順に進めるのが好ましいが、2Dの工程を2Bの前に行うようにしても良い。例えば2Bの工程を外部接続端子用透孔を予め設けた絶縁フィルム絶縁性支持体を配線が形成された導電性仮支持体の配線が形成された面に貼り合わすことにより行っても良い。

[0012]

本願の第三の発明は、

- 3 A . 導電性仮支持体の片面に配線を形成する工程、
- 3 B. 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を 導通する工程、
- 3 C . 半導体素子を樹脂封止する工程、
- 3 D. 配線の外部接続端子が形成される箇所以外の導電性仮支持体を除去し導電性仮支持体よりなる外部接続端子を形成する工程、
- 3 E . 外部接続端子の箇所以外に絶縁層を形成する工程、を含むことを特徴とする半導体 パッケージの製造法である。

[0013]

本願の第四の発明は、

- 4 A . 導電性仮支持体の片面に配線を形成する工程、
- 4 B . 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を 導通する工程、

4 C . 半導体素子を樹脂封止する工程、

- 4 D. 導電性仮支持体の半導体素子搭載面と反対側の配線の外部接続端子が形成される箇所に、導電性仮支持体と除去条件が異なる金属パターンを形成する工程、
- 4 日 . 金属パターンが形成された箇所以外の導電性仮支持体を除去する工程

を含むことを特徴とする半導体パッケージの製造法である。

[0014]

金属パターンとしてははんだが好ましく、又ニッケル続いて金の層を積ねたものでも良い

[0015]

本願の第五の発明は、

10

20

30

- 5 A . 絶縁性支持体の片面に複数組の配線を形成する工程、
- 5 B. 配線の外部接続端子となる箇所の絶縁性支持体を除去し外部接続端子用透孔を設け る工程
- 5 C . 複数組の配線が形成された絶縁性支持体に半導体素子を搭載し、半導体素子端子と 配線を導通する工程、
- 5 D. 半導体素子を樹脂封止する工程、
- 5 E . 外部接続端子用透孔に配線と導通する外部接続端子を形成する工程、
- 5 F. 個々の半導体パッケ ジに分離する工程

を含むことを特徴とする半導体パッケージの製造法である。

第五の発明に於いて、製造工程は、5A~5Fの順に進めるのが好ましいが、5A、5B を逆にしても良い。すなわち外部接続端子用透孔を設けた絶縁性支持体に、複数組の配線 を形成するようにしても良い。

### [0017]

本願の第六の発明は、

- 6 A . 導電性仮支持体の片面に複数組の配線を形成する工程、
- 6 B. 導電性仮支持体に形成された複数組の配線を所定の単位個数になるように導電性仮 支持体を切断分離し、配線が形成された分離導電性仮支持体をフレ・ムに固着する工程、
- 6 C. 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を 導通する工程、
- 6 D. 半導体素子を樹脂封止する工程、
- 6 E . 導電性仮支持体を除去し配線を露出する工程、
- 6 F.露出された配線の外部接続端子が形成される箇所以外に絶縁層を形成する工程、
- 6 G.配線の絶縁層が形成されていない箇所に外部接続端子を形成する工程
- 6 H . 個々の半導体パッケ・ジに分離する工程

を含むことを特徴とする半導体パッケージの製造法である。

6 Bの所定の単位個数は1個が好ましいが、生産性を上げるため複数個であっても良い。

### [0019]

本願の第七の発明は、

- 7 A . 絶縁性支持体の片面に複数組の配線を形成する工程、
- 7 B . 配線の外部接続端子となる箇所の絶縁性支持体を除去し外部接続端子用透孔を設け るT程
- 7C.絶縁性支持体に形成された複数組の配線を所定の単位個数になるように絶縁性支持 体を切断分離し、配線が形成された分離絶縁性支持体をフレ・ムに固着する工程、
- フ D . 配線が形成された絶縁性支持体に半導体素子を搭載し、半導体素子端子と配線を導 通する工程、
- 7 E . 半導体素子を樹脂封止する工程、
- 7 F . 外部接続端子用透孔に配線と導通する外部接続端子を形成する工程、
- 7 G. 個々の半導体パッケ ジに分離する工程

を含むことを特徴とする半導体パッケージの製造法である。

製造工程は、7A~7Gの順に進めるのが好ましいが、第五の発明と同様7A、7Bを逆 にしても良い。

### [0021]

本願の第八の発明は、1層の配線においてその配線の片面が半導体素子と接続する第1の 接続機能を持ち、その配線の反対側が外部の配線と接続する第2の接続機能をもつように 構成された配線を備えた半導体パッケージの製造法であって、下記8A、8B、8C、8 Dの工程を含むことを特徴とする半導体パッケージの製造法。

8A.耐熱性を有する金属箔付き絶縁基材の金属箔を複数組の配線パターンに加工する工

10

20

30

40

(6)

程。

- 8 B . 後工程で第 2 の接続機能部となる位置に、絶縁基材側から配線パターンに達する凹部を設ける工程。
- 8 C. 配線パターン面及び配線パターンと隣接する絶縁基材面上の所望する位置に、所定の部分を開孔させたフレーム基材を貼り合わせる工程。
- 8 D. 半導体素子を搭載し半導体素子端子と配線を導通し半導体素子を樹脂封止する工程

### [0022]

第八の発明に於いて、工程は8A~8Dの順に進めるのが好ましいが、8Aと8Bを逆にしても良い。すなわち、絶縁基板に金属箔に達する凹を設けた後金属箔を配線パターンに加工するようにしても良い。

10

20

### [0023]

本願の第九の発明は、1層の配線においてその配線の片面が半導体素子と接続する第1の接続機能を持ち、その配線の反対側が外部の配線と接続する第2の接続機能をもつように構成された配線を備えた半導体パッケージの製造法であって、下記9A、9B、9C、9Dの工程を含むことを特徴とする半導体パッケージの製造法。

- 9 A . 耐熱性を有する金属箔付き絶縁基材の金属箔を複数組の配線パターンに加工する工程。
- 9 B . 後工程で第 2 の接続機能部となる位置に、絶縁基材側から配線パターンに達する凹部を設ける工程。

9 C. 配線パターン面及び配線パターンと隣接する絶縁基材面上の所望する位置に、所定の部分を開孔させた第 2 絶縁基材を貼り合わせ絶縁支持体を構成する工程。

- 9 D. 絶縁支持体に形成された複数組の配線を所定の単位個数になるように絶縁支持体を 切断分離し、配線が形成された分離絶縁支持体をフレームに固着する工程。
- 9 Ε . 半導体素子を搭載し半導体素子端子と配線を導通し半導体素子樹脂封止する工程。

### [0024]

第九の発明に於いて、工程は9A~9Eの順に進めるのが好ましいが、第八の発明と同様 9Aと9Bを逆にしても良い。

### [0025]

本願の第十の発明は、

30

50

- 10 A. 支持体の片面に複数組の配線を形成する工程、
- 10B. 配線が形成された支持体に複数個の半導体素子を搭載し、半導体素子端子と配線とを導通させる工程、
- 10 C. 導通された複数組の半導体素子と配線とを一括して樹脂封止する工程、
- 10D.支持体の所望する部分を除去して配線の所定部分を露出させ、露出した配線と電気的に接続した外部接続端子を形成する工程、
- 10E.個々の半導体パッケ・ジに分離する工程

を含むことを特徴とする半導体パッケージの製造法である。

### [0026]

支持体として金属箔を使用し樹脂封止後に支持体を除去することにより配線パターンを露 40 出させるようにしても良い。

[0027]

又、支持体が絶縁基材で、樹脂封止後に絶縁基材の所定部分を除去して配線パターンに達 する非貫通凹部を形成するようにすることもできる。

### [0028]

本願の第十一の発明は、複数個の半導体素子実装基板部を備え、複数個の半導体素子実装 基板部を連結するための連結部を備え、位置合わせマーク部を備えている半導体素子実装 用フレームの製造法であって、

- (a)導電性仮基板上に半導体素子実装部の配線を作製する工程、
- (b) 樹脂基材上に配線を転写する工程、

30

40

50

( c ) 導電性仮基板をエッチング除去する工程、

を含み、(c)の導電性仮基板の除去に際して、導電性仮基板に一部を残し連結部の一部 を構成するようにすることを特徴とする半導体素子実装用フレームの製造法である。

### [0029]

本発明では、半導体素子はLSIチップ、ICチップ等通常の素子が使用できる。

### [0030]

半導体素子端子と配線とを同通する方法には、ワイヤボンディングだけでなく、バンプ、 異方導電性フィルム等通常の手段を用いることができる。

### [0031]

本発明においては、半導体素子を樹脂封止した後、封止樹脂硬化物を加熱処理することにより、そり、変形のない半導体パッケージを製造することができる。

### [0032]

加熱処理は、封止樹脂硬化物のガラス転移温度±20 の温度が好ましい。この理由は、ガラス転移温度±20 の範囲で樹脂硬化物は最も塑性的な性質が強く、残留歪みを解消し易いためである。加熱処理の温度が、ガラス転移温度-20 未満では樹脂硬化物はガラス状態の弾性体となり緩和の効果が少なくなる傾向があり、ガラス転移温度+20 を超えれば樹脂硬化物はゴム弾性体となり同様に歪みを解消する効果がすきなくなる傾向にある。

### [0033]

封止樹脂硬化物のガラス転移温度±20 の温度で加熱処理をした後、5 /分以下の降温速度で室温まで冷却することにより、半導体パッケ・ジのそり、変形をより確実に防止することができる。

### [0034]

加熱処理及び/又は冷却の工程は、封止樹脂硬化物の上下面を剛性平板で、封止樹脂硬化物のそり、変形を押さえる力で押圧した状態で行うのが好ましい。

### [0035]

本発明の半導体パッケージにおいては、配線は1層の配線においてその配線の片面が半導体チップと接続する第1の接続機能を持ち、その配線の反対面が外部の配線と接続する第2の接続機能をもつように構成されている。

### [ 0 0 3 6 ]

外部の配線と接続する外部接続端子は、例えばはんだバンプ、金バンプ等が好的に使用できる。

### [0037]

外部接続端子は、半導体素子端子が配線とワイヤボンディング等で導通される位置より内側に設けるようにするのが高密度化の上で好ましい(ファンインタイプ)。このように外部接続端子の位置は、半導体素子が搭載された下面に格子状に配置するのが高密度化の上で好ましい。

### [0038]

(発明を実施するための最良の形態)

図1により、本発明の第一の実施例について説明する。

### [0039]

厚さ 0 . 0 3 5 mmの電解銅箔 1 の片面に厚さ 0 . 0 0 1 mmのニッケル層(図 1 では省略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテック H N 3 4 0 )をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを 0 . 0 0 3 mm、純度 9 9 . 9 %以上の金めっきを 0 . 0 0 0 3 mm以上の厚さでめっする。次に、めっきレジストを剥離し、配線 2 を形成する(図 1 a )。このようにして、配線 2 を形成した銅箔 1 にLSIチップ 3 を搭載する(図 1 b )。LSIチップの接着には、半導体用銀ペースト 4 を用いた。次にLSI端子部と配線 2 とをワイヤボンド 1 0 0 により接続する(図 1 c )。このようにして形成したものをトランスファモールド金型に

30

50

装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した(図1d)。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた(図1e)。続いて、ソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に、はんだボール7を配置し溶融させた(図1f)。このはんだボール7を介して外部の配線と接続する。

[0040]

図2により、本発明の第二の実施例について説明する。

[0041]

図1の場合と同様の方法で、配線2を有する銅箔1を作成した(図2a)。LSIチップ3を搭載する。LSIチップには、端子部に金バンプ8を形成し、この金バンプ8と配線2の端子部とを加熱加圧して接続する(図2b)。次に、LSIチップ下部に液状エポキシ樹脂を充填し硬化9させる(図2c)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止10した(図2d)。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた(図2e)。続いて、ソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に、はんだボール7を配置し溶融させた(図2f)。このはんだボール7を介して外部の配線と接続する。

[0042]

図3により、本発明の第三の実施例について説明する。

[0043]

厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図3では省 略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品 名:フォテックHN340)をラミネートし、配線パターンを露光、現像しめっきレジス トを形成する。続いて、硫酸銅浴にて電解銅めっきを行い、第一の配線13を形成する。 次にめっきレジストを剥離し、第一の配線13の表面を酸化処理、還元処理を行う。新た な銅箔と接着樹脂としてポリイミド系接着フィルム(日立化成工業(株)製、商品名:A S 2 2 1 0 ) 1 2 を用いて配線 1 3 が内側となるように積層接着する。(銅箔 1 1 に直径 O . 1 m m の穴を通常のフォトエッチング法により形成する。パネルめっき法により、穴 内と銅箔表面全体を銅めっきする。)銅箔をフォトエッチング法で第二の配線11を形成 する。LSI搭載部の樹脂(ポリイミド系接着フィルム12)をエキシマレーザにより除 去し端子部を露出させる。該端子部に、ニッケルめっきを0.003mm、純度99.9 %以上の金めっきを0.0003mm以上の厚さでめっきする(図3a)。このようにし て、2層配線を形成した銅箔1にLSIチップを搭載する。LSIチップの接着には、半 導体用銀ペーストを用いた(図3b)。次にLSI端子部と配線13とをワイヤボンド1 00により接続する(図3c)。このようにして形成したものをトランスファモールド金 型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-770 0)を用いて封止5した。その後、銅箔1のみをアルカリエッチャントで溶解除去し、二 ッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配 線部を露出させた(図3 e)。続いて、ソルダレジスト6を塗布し、接続用端子部を露出 するようにパターンを形成した。該露出部に、はんだボール7を配置し溶融させた(図3 f)。このはんだボールフを介して外部の配線と接続する。

[0044]

図4により、本発明の第四の実施例について説明する。

[0045]

厚さ 0 . 1 m m の S U S (ステンレス鋼) 板 1 4 に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテック H N 3 4 0)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを 0 . 0 0 3 m m、純度 9 9 . 9 %以上の金めっきを 0 . 0 0 0

20

30

40

50

3 mm以上の厚さでめっきする。次に、めっきレジストを剥離し、配線2を形成する(図4 a)。このようにして配線2を形成したSUS板14に半導体チップ103を搭載する(図4 b)。半導体チップの接着には半導体用銀ベースト4を用いた。次に半導体端子部と配線2とをワイヤボンド100により接続する(図4 c)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した(図4 d)。その後、SUS板14を機械的に剥離除去し、配線部を露出させた(図4 e)。続いてソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部にはんだボール7を配置し溶融させた(図4 f)。このはんだボール7を介して外部の配線と接続する。

(9)

[0046]

図5により、本発明の第五の実施例について説明する。

[0047]

厚さ 0 . 0 3 5 mmの電解銅箔 1 に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いてニッケルのパターンめっき 1 5 を行った後、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを 0 . 0 0 3 mm、純度 9 9 . 9 %以上の金めっきを 0 . 0 0 0 3 mm以上の厚さでめっきする。次に、めっきレジストを剥離し、配線 2 を形成する(図 5 a)。このようにして配線 2 を形成した銅箔 1 に半導体チップ 1 0 3 を搭載する(図 5 b)。半導体チップの接着には、半導体用銀ベースト4を用いた。次に半導体端子部と配線 2 とをワイヤボンド 1 0 0 により接続する(図 5 c)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:C L - 7 7 0 0)を用いて封止 5 した(図 5 d)。その後、銅箔 1 をアルカリエッチャンで溶解除去し、ニッケルの配線部を露出するようにパターンを形成した。この配線露出部にはんだボール 7 を配置し溶融させた(図 5 f)。このはんだボール 7 を介して外部の配線と接続する。

[0048]

図6により、本発明の第六の実施例について説明する。

[0049]

厚さ0.035mmの電解銅箔1に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて純度99.9%以上の金めっきを0.0003mm、ニッケルめっきを0.0003mm以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅めっきを行い、めっきレジストを剥離し、配線2を形成する(図6a)。このようにして配線2を形成した銅箔1の配線面にポリイミドフィルム16を接着し、レーザを用いて配線2の接続用端子部を露出させ(図6b)、銅箔1をエッチングで除去する(図6c)。また、ポリイミドの代わりに、感光性フィルムを用いることで、レーザを使用しないで記続用端子部を露出させることができる。続いて、ポリイミドフィルム16の配線パターンを しないでよずを露出させることができる。続いて、ポリイミドフィルム16の配線パターン で して が 当を搭載する。LSIチップの接着には半導体用銀ペースト4を用いた。次に半導体端子部と配線2とをワイヤボンド100により接続する(図6d)。このはんだボールの後、接続用端子の配線と接続する。

[0050]

図7により、本発明の第七の実施例について説明する。

[0051]

厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図7では省略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジ

ストを形成する。続いて硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを 0 . 0 0 3 m m 以上の厚さでめっきする。次にめっきレジストを剥離し、配線 2 を形成する(図 7 a )。このようにして配線 2 を形成した銅箔 1 にLSIチップ 3 を搭載する。LSIチップの接着には半導体用銀ペースト 4 を用いた。次に、半導体端子部と配線 2 とをワイヤボンド 1 0 0 により接続する(図 7 b )。このようにして形成したものをトランスファモールド金型に装填し半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止 5 する(図 7 c )。その後、銅箔 1 のみをアルカリエッチャントで溶解除去し、ニッケルを露出させる。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して配線部を露出させる(図 7 d )。続いて、接続用端子部を開口させたポリイミドフィルム 1 6 を接着し(図 7 e )、この配線露出部にはんだボール 7 を配置し溶融させる(図 7 f )。このはんだボール 7 を介して外部の配線と接続する。

[0052]

図8により、本発明の第八の実施例について説明する。

[0053]

厚さ 0 . 0 3 5 mmの電解銅箔 1 に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像しためっきレジストを形成する。続いて純度99.9%以上の金めっきを 0 . 0 0 0 3 mm 以上の厚さでめっきする。さらに、硫酸銅浴にてしている。さらに、硫酸銅浴にても、のっきを行い、めっきレジストを剥離し配線 2 を形成する(図8a)。このようにして配線 2 を形成した銅箔 1 の配線面に液状封止樹脂 1 7 をスクリーン印刷により塗布し配線 2 の接続用端子部を露出させるようにして絶縁層を形成する(図8b)。液状封止樹脂を硬化させた後、銅箔 1 をエッチングで除去する(図8c)。続いて、硬化させた液状 5 個化させた後、銅箔 1 をエッチングで除去する(図8c)。続いて、硬化させた液状 4 間間 3 の配線パターン面にLSIチップ3を搭載する。LSIチップの接着には半導体は一スト4を用いた。次に半導体端子部と配線 2 とをワイヤボンド 1 0 0 により接続する(図8d)。このようにして形成したものをトランスファモールド金型に装填して付封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止 5 する(図8e)。その後、配線 2 の接続用端子部にはんだボール 7 を配置し溶融させる(図8f)。このはんだボール 7 を介して外部の配線と接続する。

[0054]

図9により、本発明の第九の実施例について説明する。

[0055]

厚さ 0 . 0 3 5 m m の電解銅箔 1 の片面に厚さ 0 . 0 0 1 m m のニッケル層(図 9 では省 略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品 名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジ ストを形成する。続いて硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを 0 . 0 0 3 m m 、純度 9 9 . 9 % 以上の金めっきを 0 . 0 0 0 3 m m 以上の厚さでめっきす る。次にめっきレジストを剥離し、配線2を形成する(図9a)。このようにして配線2 を形成した銅箔1にLSIチップ3を搭載する。LSIチップ3の接着には半導体用銀ペ ースト4を用いた。次に、半導体端子部と配線2とをワイヤボンド100により接続する (図9b)。このようにして形成したものをトランスファモールド金型に装填し半導体封 止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5す る(図9c)。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露 出させる。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して配線部を露出さ せる(図9d)。続いて、液状封止樹脂17をスクリーン印刷により塗布し、配線2の接 続用端子部を露出させるようにして、液状封止樹脂17の絶縁層を形成する(図9e)。 この配線2の接続用端子部にはんだボール7を配置し溶融させる(図9f)。このはんだ ボールフを介して外部の配線と接続する。

[0056]

図10により、本発明の第十の実施例について説明する。

10

20

30

40

[0057]

厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図10では 省略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商 品名:フォテックHN340)をラミネートし、配線パターン及び位置合わせマークのめ っきレジストを露光、現像により形成する。続いて、硫酸銅浴にて電解銅めっきを行う。 さらに、ニッケルめっきを0.003mm、純度99.9%以上の金めっきを0.000 3mm以上の厚さでめっきする。次に、めっきレジストを剥離し、配線2及び位置合わせ マーク18を形成した後(図10a)、位置合わせマーク18の部分だけをSUS板で挟 みプレスすることで銅箔1の裏面に位置合わせマークを浮かび上がらせる(図10b)。 このようにして配線2及び位置合わせマーク18を形成した銅箔1にLSIチップ3を搭 載する(図10c)。LSIチップ3の接着には半導体用銀ペースト4を用いた。次に、 半導体端子部と配線2とをワイヤボンド100により接続する(図10d)。このように して形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日 立化成工業(株)製、商品名:СL-7700)を用いて封止5した(図10e)。銅箔 裏側に再び感光性ドライフィルムをラミネートし、位置合わせマーク18を利用してエッ チングパターン形成する。その後、銅箔1及びニッケル層をエッチングして、銅箔1によ るバンプ7の形成及び配線部の露出を行う(図10f)。続いて、ソルダレジスト8を塗 布し、バンプ7が露出するように絶縁層を形成した(図10g)。このバンプ7を介して 外部の配線と接続する。

[0058]

図11により、本発明の第十一の実施例について説明する。

[0059]

厚さ 0 . 0 3 5 mmの電解銅箔 1 に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、複数組の配線パターンを露光、現像し、めっきレジストを形成する。続いて、純度99.9%以上の金めっきを0.0 0 3 mm、ニッケルめっきを0.0 0 3 mm以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅めっきを行い、レジストを剥離し、複数組の配線2を形成する(図11a9。このようにして、複数組の配線2を形成した銅箔1の配線面にポリイミドフィルム19を接着し、レーザを用いて配線2の接続端子部を露出させ(図11b)、銅箔1をエッので除去する(図11c)。以上のように、1枚のポリイミドフィルム上に複数組の配線2を形成した後、LSIチップ3を搭載する。LSIチップの接着には、半導体用ダイボンディングテープ4~を用いた。次に半導体端子部と配線2とをワイヤボンド100により接続する(図11d)。このようにして形成したものをトランスファモールド金型に接切を形成した半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を配り接続する(図11g)。このはんだボール7を介して外部の配線と接続する。最後にポリイミドフィルムで連結されたパッケージを、金型で打ち抜く(図11g)。

[0060]

図12により、本発明の第十二の実施例について説明する。

[0061]

厚さ 0 . 0 7 mmの接着剤付きポリイミドフィルム 2 0 を、金型で打ち抜き接続端子部となる部分を開口させる(図 1 2 a )。次に、厚さ 0 . 0 3 5 mmの銅箔 2 1 を接着後(図 1 2 b )、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテック H N 3 4 0 )をラミネートし、複数組の配線パターンを露光、現像し、エッチングレジストを形成する。続いて銅箔をエッチングし、レジストを剥離し、複数組の配線 2 を形成する(図 1 2 c )。以上のように、 1 枚のポリイミドフィルム上に複数組の配線パターンを形成した後、LSIチップ 3 を搭載する。LSIチップ 3 の接着には、半導体用ダイボンディングテープ 4 'を用いた。次に半導体端子部と配線 2 とをワイヤボンド 1 0 0 により接続する(図 1 2 d )。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用

20

30

40

30

40

50

いて各々封止5する(図12e)。その後、配線の接続端子部にはんだボール7を配置し溶融させる(図12f)。このはんだボール7を介して外部の配線と接続する。最後にポリイミドフィルムで連結されたパッケージを、金型で打ち抜く(図12g)。

[0062]

図13~15により、本発明の第十三の実施例について説明する。

[0063]

厚さ 0 . 0 3 5 m m の電解銅箔 1 の片面に厚さ 0 . 0 0 1 m m のニッケル層 (図 1 3 では 省略)をめっきする。感光性ドライフィルムレジスト(日立化成工業(株)製、商品名: フォテックHN340)をラミネートし、複数組の配線パターンのめっきレジストを露光 、現像により形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめ っきを 0 . 0 0 3 m m 、純度 9 9 . 9 %以上の金めっきを 0 . 0 0 0 3 m m 以上の厚さで めっきし、めっきレジストを剥離し、配線2を形成した(図13a)。次に、配線2を形 成した銅箔1を単位個数に分けた後、ポリイミド接着フィルムを介して別に用意したステ ンレス製フレーム 2 2 (厚さ; 0 . 1 3 5 mm)にはりつけた(図 1 3 b)。フレームと しては、りん青銅等の銅合金、銅箔、ニッケル箔、ニッケル合金箔等が使用できる。接着 の方法としては他に金属間の共晶を利用した接合、超音波を利用した接合等を用いること も可能である。また、図14に示したように銅箔1上の配線をあらかじめ検査し、配線良 品23だけを撰択し、フレーム22にはりつけると良い。図14において、1は電解銅箔 、22はフレ-ム、24は配線不良品、25は位置合わせ用穴である。また、この実施例 では、切り分けた銅箔上には配線1個となるようにしたが、切り分けた銅箔上に複数組の 配線があるようにしても良い。フレーム22と配線付き銅箔との張り合わせの位置関係と して、例えば図15(a)、(b)に示したものなど種々可能である。図15はフレ - ム 22の平面図であり、26はフレ-ム開口部、27は配線付き銅箔の搭載位置、28は箔 固定用接着剤である。次に、LSIチップ3を搭載し、半導体端子部と配線2とをワイヤ ボンド100により接続する(図13c)。LSIチップの搭載には半導体用ダイボンデ ィングテープ4′を用いた。ここで、ボンディングテープ4′の代わりにダイボンド用銀 ペースト等を用いてもよい。また、半導体チップの実装には、通常のワイヤーボンディン グ接続を用いたが、フィリップチップ等、他の方法を用いてもよい。このようにして形成 したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工 業(株)製、商品名:CL-7700)を用いて封止5した(図13d)。その後、銅箔 1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の 溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた。続いて、ソルダレジ スト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に 、はんだボール7を配置し溶融させた(図13e)。この後で、切断機を用いて切断し、 フレーム22の不要な切片101を除いて、個々の半導体パッケージに分割した(図13 f )。このはんだボール 7 を介して外部の配線と接続する。この例では、板取りを上げて 効率よく半導体パッケ・ジを製造することができる。

[0064]

図16により、本発明の第十四の実施例について説明する。

[0065]

厚さ 0 . 0 7 mmの接着剤付きポリイミドフィルム 2 9 を、金型で打ち抜き接続端子部となる部分を開口させる。次に、厚さ 0 . 0 3 5 mmの銅箔を接着後、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN 3 4 0 )をラミネートし、複数組の配線パターンを露光、現像し、エッチングレジストを形成た。続いて銅箔をエッチングし、レジストを剥離し、複数組の配線 2 を形成する(図 1 6 a )。ここで、銅箔上にポリイミドを直接コ・ティングした材料(例えば、日立化成工業(株)製、商品名 5 0 0 0 1 )を用いて、接続端子部および配線 2 を形成するようにしても良い。開口部の形成もドリル加工、エキシマレ・ザ等のレ・ザ加工、印刷等の方法を用いたり、ポリイミドに感光性を持たせた材料を使用し、露光・現像により形成しても良い。ポリイミドの代わりに封止樹脂等他の材料を使用しても良い。

[0066]

以上のように、1枚のポリイミドフィルム上に複数組の配線パターンを形成した後、配線付きフィルムを単位個数に分けた、ポリイミド接着接着剤28を介して別に用意したステンレス製フレーム22(厚さ;0.135mm)にはりつけた(図16b)。次に、LSIチップ3を搭載し、半導体端子部と配線2とをワイヤボンド100により接続する(図16c)。LSIチップの搭載には半導体用ダイボンディングテープ4′を用いた。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した(図16d)。続いて最初に設けた接続端子部となるべき開口部にはんだボール7を配置し溶融させる(図16e)。このはんだボール7を介して外部の配線と接続する。最後にフレームで連結されたパッケージを金型で打ち抜き、個々のパッケージに分割した(図16f)。

[0067]

図17により本発明の第十五の実施例について説明する。

[0068]

金属箔31上に絶縁基材32を直接形成した2層フレキシブル基材(図17a)の金属箔上に所定のレジスト像を形成し、公知のエッチング法により所望する複数組の配線がや圧ン33を形成し、レジスト像を剥離する(図17b)。金属箔としては、電解銅箔や圧を銅箔あるいは銅合金箔などの単一箔の他、後工程で除去可能なキャリヤ箔上に銅薄層面には、厚さ18μmの電解銅箔の時である。具体的には、厚さ5μm程度の銅片薄面には、のきしたものなどが適用である。この場合にポリイミド層を形成の銅薄層としたものなどが適用できる。ことにより、銅薄層が露出する。いちない、リン層をエッチング除去することにより、銅薄層が露出する。いちないの発明においては銅薄層全てを露出さた後銅薄層を配線加工も良いもまない、カヤ箔(銅箔/ニッケル薄層)をリードスと銅薄層を配線加工しても良いにあいてがから場合、ポリイミドと銅箔の熱性などの観点からポリイミド材が一般の場合、ポリイミドと銅箔の熱膨張係数が異なるとはんだリフロー工程において基材の場合、ポリイミドと銅箔の熱膨張係数が異なるとはんだリフロー工程において基材での場合、ポリイミドと過に、(化1)の繰り返し単位を有するポリイミドを適用することが好ましい。

[0069]

【化1】

次に、後工程で外部基板との接続部となる位置に銅箔に達する凹部 3 4 を設ける(図 1 7 c )。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及び Y A G レーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。

[0070]

次に、所定の部分(開孔部 3 5 )をパンチング加工等で打ち抜いた接着材 3 6 付きフレーム基材 3 7 を配線パターン面に接着させる(図 1 7 d )。この場合、フレーム基材は特に限定するものではなく、ポリイミドフィルムや銅箔などの金属箔の適用が可能である。ここで、仮に 2 層フレキシブル基材のポリイミド層厚さが 2 5 μmで、かつ、接着するフレーム基材がポリイミドフィルムの場合、フレーム全体としての剛直性を確保するためにはフィルム厚さとして 5 0 ~ 7 0 μm程度が必要になる。なお、フレーム基材層を形成する

IU

20

30

30

50

領域についても特に限定するものではなく、半導体チップを搭載する部分にフレーム基材層を設けることも可能である。具体的には、チップ実装がワイヤボンディング方式の場合には、最小限ワイヤボンド用端子部38が露出していれば他の領域全てにフレームと配線パターン間を電気的に接続させる(図17e)。一方、半導体チップ実装方式としてお線にターン方式を採用する場合には、配線パターンの所定位置(半導体チップとと返り、一人を電気的に接続させても良い、金属バンプを介して半導体チップとと波線の一つとを電気的に接続させても良い。次に、トランスファーモールド用の金型にセセット、樹脂封止材41で封止する(図17f)。この場合、樹脂封止材は特に限定するもしてはなく、例えば、直径10~20μm程度のシリカを5~80wt%の範囲で含有の形成方法としては、図17cの工程後にあらかじめ電解めっき法によりポリイミドブの形成方法としては、図17cの工程後にあらかじめ電解めっき法によりポリイミドバンプを形成する方法などが適用である。最後に、フレームからパッケージ部を切断して所望するパッケージが得られる(図17g)。

[0071]

図17の第十五の実施例を更に具体的に説明する。

[0072]

具体例 1

厚さ12μmの電解銅箔を片面に有する2層フレキシブル基材(日立化成工業(株)製、 商品名:MCF 5000I)の銅箔面上にドライフィルムレジスト(日立化成工業(株 )製、商品名:フォテックHK815)をラミネートし、露光、現像により所望するレジ ストパターンを得た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、レジストパター ンを水酸化カリウム溶液で剥離することにより所定の配線パターンを得た。次に、エキシ マレーザ加工機(住友重機械工業(株)製、装置名:INDEX200)を用いて絶縁基 材側から配線パターン裏面に達する凹部(直径300μm)を所定の位置に所定の数だけ 形成した。エキシマレーザ加工条件は、エネルギー密度250mJ/cm2、縮小率3. 0、発振周波数 2 0 0 H z 、照射パルス数 3 0 0 パルスである。次に 5 0 μ m 厚さのポリ イミドフィルム (宇部興産製、商品名: UPILEΧ S)の片面に厚さ10μmのポリ イミド系接着材(日立化成工業(株)製、商品名:AS 2250)を有する接着シート を作製し、後工程でのワイヤボンド端子部に相当する領域を含む所定領域をパンチ加工に より除去し、接着材を介してポリイミドフィルムと配線パターン付き2層フレキ基材とを 加熱圧着させた。圧着条件は、圧力20kgf/cm2、温度180 、加熱加圧時間6 0分である。次に、無電解ニッケル、金めっき法によりワイヤボンド用端子部にニッケル / 金めっきを施した。めっき厚さは、それぞれ、3 μ m 、 0 . 3 μ m である。次に、半導 体チップ搭載用ダイボンド材(日立化成工業(株)製、商品名: HM - 1)を用いて半導 体チップを搭載した。搭載条件は、プレス圧力 5 kgf/cm2、接着温度 3 8 0 及び 圧着時間5秒である。次に、ワイヤボンディングにより半導体チップの外部電極部と配線 パターンを電気的に接続した。その後、リードフレーム状に金型加工し、トランスファー モールド用金型にセットし、半導体封止用エポキシ樹脂(日立化成工業(株)製、CL・ 7700)を用いて185、90秒で封止した。続いて、前述の凹部に所定量のはんだ を印刷塗布し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した 。最後に、パッケージ部を金型で打ち抜き、所望するパッケージを得た。

[0073]

図18により本発明の第十六の実施例について説明する。

[0074]

金属箔 3 1 上に絶縁基材 3 2 を直接形成した 2 層フレキシブル基材(図 1 8 a )の金属箔上に所定のレジスト像を形成し、公知のエッチング法により所望する複数組の配線パターン 3 を形成し、レジスト像を剥離する(図 1 8 b )。金属箔としては、電解銅箔や圧延銅箔あるいは銅合金箔などの単一箔の他、後工程で除去可能なキャリヤ箔上に銅薄層を有す

20

30

40

50

る複合金属箔なども適用可能である。具体的には、厚さ18μmの電解銅箔の片面に厚さ 0.2μm程度のニッケル・リンめっき層を形成後、続けて厚さ5μm程度の銅薄層をめっきしたものなどが適用できる。この場合、銅薄層上にポリイミド層を形成した後、銅箔及びニッケル・リン層をエッチング除去することにより、銅薄層が露出する。すなわち、本願の発明においては銅薄層全てを露出させた後銅薄層を配線加工しても良いし、キャリヤ箔(銅箔/ニッケル薄層)をリードフレーム構造体の一部として利用しても良い。一方、絶縁基材としては、プロセス耐熱性などの観点からポリイミド材が一般的である。この場合、ポリイミドと銅箔の熱膨張係数が異なるとはんだリフロー工程において基材の反りが顕著になるため、ポリイミドとしては(化1)の繰り返し単位を有するポリイミドを 7 0 モル%以上含んだポリイミドを適用することが好ましい。

[0075]

次に、後工程で外部基板との接続部となる位置に銅箔に達する凹部 3 4 を設ける(図 1 8 c )。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及び Y A G レーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。

[0076]

次に、第2絶縁基体として所定の部分(開孔部5)をパンチング加工等で打ち抜いた接着 材36付きフレーム基材37を配線パターン面に接着させる(図18d)。ここで、仮に 2層フレキシブル基材のポリイミド層厚さが 2 5 μ m であれば、後工程でフレームに固着 することを考慮すれば接着するポリイミドフィルムの厚さとして 5 0 ~ 7 0 μ m 程度が必 要になる。なお、ポリイミドを接着する領域についても特に限定するものではなく、半導 体チップを搭載する部分に設けることにより、CSPのように半導体チップ下部に外部接 続端子を形成することも可能である。具体的には、チップ実装がワイヤボンディング方式 の場合には、最小限ワイヤボンド用端子部38が露出していれば他の領域全てにポリイミ ドフィルムを接着しても良い。このようにして得られた絶縁基板を、個々の配線パターン に分離し(図18e)別に用意した例えばSUSなどのフレーム43に固着する(図18 f)。次に、半導体チップ39を搭載し、金ワイヤ40で半導体チップと配線パターン間 を電気的に接続させる(図18g)。一方、半導体チップ実装方式としてフェースダウン 方式を採用する場合には、配線パターンの所定位置(半導体チップの外部接続用電極位置 に対応)に金属パンプ等を設け、金属バンプを介して半導体チップと波線パターンとを電 気的に接続させても良い。次に、トランスファーモールド用の金型にセットし、樹脂封止 材41で封止する(図18h)。この場合、樹脂封止材は特に限定するものではなく、例 えば、直径10~20µm程度のシリカを5~80wt%の範囲で含有したエポキシ系樹 脂などが適用できる。次に、外部基板との接続部12を形成する。接続部12の形成方法 としては、図18cの工程後にあらかじめ電解めっき法によりポリイミドフィルム厚さ以 上のバンプを形成しておく方法や樹脂封止後にはんだ印刷法によりはんだバンプを形成す る方法などが適用可能である。最後に、フレームからパッケージ部を切断して所望するパ ッケージが得られる(図18i)。

[0077]

図18の第十六の実施例を更に具体的に説明する。

[0078]

具体例2

厚さ12μmの電解銅箔を片面に有する2層フレキシブル基材(日立化成工業(株)製、商品名:MCF 5000I)の銅箔面上にドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHK815)をラミネートし、露光、現像により所望するレジストパターンを得た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、レジストパターンを水酸化カリウム溶液で剥離することにより所定の配線パターンを得た。次に、エキシマレーザ加工機(住友重機械工業(株)製、装置名:INDEX200)を用いて絶縁基材側から配線パターン裏面に達する凹部(直径300μm)を所定の位置に所定の数だけ形成した。エキシマレーザ加工条件は、エネルギー密度250mJ/cm2、縮小率3.0、発振周波数200Hz、照射パルス数300パルスである。次に50μm厚さのポリ

30

50

イミドフィルム(宇部興産製、商品名:UPILEΧ S)の片面に厚さ10μmのポリ イミド系接着材(日立化成工業(株)製、商品名: AS 2250)を有する接着シート を作製し、後工程でのワイヤボンド端子部に相当する領域を含む所定領域をパンチ加工に より除去し、接着材を介してポリイミドフィルムと配線パターン付き2層フレキ基材とを 加熱圧着させた。圧着条件は、圧力20kgf/cm2、温度180 、加熱加圧時間6 0分である。次に、無電解ニッケル、金めっき法によりワイヤボンド用端子部にニッケル / 金めっきを施した。めっき厚さは、それぞれ、3 μ m 、 0 . 3 μ m である。このように して得られた基板を、個々の配線パターンに分離し、別に用意したSUSフレ・ムに固着 した。次に、半導体チップ搭載用ダイボンド材(日立化成工業(株)製、商品名: HM-1)を用いて半導体チップを搭載した。搭載条件は、プレス圧力5kgf/cm2、接着 温度380 及び圧着時間5秒である。次に、ワイヤボンディングにより半導体チップの 外部電極部と配線パターンを電気的に接続した。その後、リードフレーム状に金型加工し 、トランスファーモールド用金型にセットし、半導体封止用エポキシ樹脂(日立化成工業 (株)製、CL-7700)を用いて185 、90秒で封止した。続いて、前述の凹部 に所定量のはんだを印刷塗布し、赤外線リフロー炉によりはんだを溶融させて外部接続用 バンプを形成した。最後に、パッケージ部を金型で打ち抜き、所望するパッケージを得た

### [0079]

図19、20、21により本発明の第十七の実施例について説明する。

### [0800]

支持体 5 1上に複数組の所定の配線パターン 5 2 を形成する(図 1 9 a)。支持体としては、電解銅箔などの金属箔の他にポリイミドフィルムなどの絶縁基材を適用できる。絶縁基材を適用する場合には 2 通りの方法がある。第 1 の方法は、絶縁基材の所定部分に配線パターンに達する非貫通凹部を形成し、配線パターンの露出部に外部接続端子を形成する方法である。非貫通凹部はエキシマレーザや炭酸ガスレーザなどを適用して形成できる。第 2 の方法は、接着材付き絶縁基材にドリル加工したものを予め形成しておき、電解銅箔などと積層させた後、銅箔をエッチング加工する方法である。

### [0081]

一方、金属箔を適用する場合には、まずフォトレジストなどによりレジストパターンを形成後、金属箔をカソードとして電気めっき法で配線パターンを形成する。この場合、通常の電解銅箔や電解銅箔上に銅箔と化学エッチング条件の異なる金属(ニッケル、金、はんだ等)の薄層を設けたものなどが適用できる。また、配線パターンとしては銅が好ましいが、前述のように電解銅箔を支持体として適用する場合には、銅箔とエッチング条件の異なる金属自体を配線パターンとして適用したり、あるいは、銅箔エッチング時のバリヤ層となるパターン薄層をパターン銅めっき前に形成したりする必要がある。

### [0082]

次に、ダイボンド材 5 3 で半導体素子 5 4 を搭載後、半導体素子端子と配線パターンとを電気的に接続し(図 1 9 b)、トランスファーモールド法により複数組の半導体素子と配線パターンとを一括して樹脂封止材 5 6 で封止する(図 1 9 c)。樹脂封止材は特に限定するものではなく、例えば、直径 1 0 ~ 2 0  $\mu$  m程度のシリカを 5 ~ 8 0 w t % の範囲で含有したエポキシ樹脂のが適用できる。なお、本発明は半導体素子の実装方式がフェースアップ方式の場合に限定されるものではなく、例えば、フェースダウン方式の場合にも適用可能である。具体的には、配線パターン 5 2 上の所定位置にフェースダウンボンド用のバンプをめっき法などにより形成した後、半導体素子の外部接続部とバンプとを電気的に接続させれば良い。

### [0083]

更に、図20や図21に示したように後工程でパッケージを分割しやすいようにしておくことは有効である。このうち、図20は複数個ある各パッケージ部分の境界部分に溝59を形成するものである。溝の幅や深さ等は、トランスファーモールド用金型の加工寸法により制御可能である。また、図21は、あらかじめ各パッケージ部に対応した部分をくり

20

30

40

50

抜いた格子状中間板 6 0 を使用してトランスファーモールドを行なうものである。次に、支持体が金属箔の場合、化学エッチング法などにより支持体を除去し、所定の位置に外部接続用端子 5 7 を形成する(図 1 9 d)。支持体として絶縁基材を適用する場合には、前述したようにレーザ等により所定部分の絶縁基材のみを選択的に除去すれば良い。最後に、一括封止した基板を単位部分 5 8 に切断分離する。なお、配線パターン露出面に配線パターンを保護する目的でソルダーレジスト層を形成しても良い。

[0084]

第十七の実施例を具体的に説明する。

[0085]

具体例3

厚さ35μm、外形250mm角の電解銅箔のシャイニー面に、感光性ドライフィルムレ ジスト(日立化成工業(株)製、商品名:フォテックHN640)をラミネートし、露光 、現像により所望するレジストパターン(最少ライン/スペース = 5 0 μ m / 5 0 μ m )を形成した。次に、電気めっき法により、厚さ 0 . 2 μ m のニッケル、 3 0 μ m の銅 、 5 μmのニッケル及び 1 μmのソフト金で構成される同一の配線パターンを 3 0 0 個( 4 ブロック / 2 5 0 m m 角、 7 5 個 / ブロック ) 形成 した。 次に、 液温 3 5 、 濃度 3 w t % の水酸化カリウム溶液を用いてレジストパターンを剥離し、 8 5 で 1 5 分間乾燥後 、各ブロックに切断後、半導体素子実装用ダイボンド材(日立化成工業(株)製、商品名 : H M - 1 ) を用いて半導体素子を接着した。接着条件は、プレス圧力 5 k g / c m 2 、 温度380 及び圧着時間5秒である。次に、半導体素子の外部端子と金めっき端子部( 第2の接続部)をワイヤボンドにより電気的に接続した後、トランスファーモールド金型 にセットし、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名: CL-770 0)を用いて185、90秒で75個(1ブロックに相当)の配線パターンを一括封止 することにより、各配線パターンを封止材中に転写した。次に、アルカリエッチャント( メルテックス(株)製、商品名: A プロセス)を用いて電解銅箔の所望する部分をエ ッチング除去した。エッチング液の温度は40 、スプレー圧力は1.2kgf/ cm 2 である。次に、印刷法により外部接続端子部にはんだパターンを形成し、赤外線リフロ ー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、ダイヤモンドカッ ターにより、各パッケージ部に分離して所望するパッケージを得た。

[0086]

具体例4

厚さ35μm、外形250mm角の電解銅箔のシャイニー面に、感光性ドライフィルムレ ジスト(日立化成工業(株)製、商品名:フォテックHN640)をラミネートし、露光 、現像により所望するレジストパターン(最少ライン/スペース = 5 0 μ m / 5 0 μ m )を形成した。次に、電気めっき法により、厚さ 0 . 2 μ m のニッケル、 3 0 μ m の銅 、 5 µmのニッケル及び 1 µmのソフト金で構成される同一の配線パターンを 3 0 0 個 ( 4 ブロック / 2 5 0 m m 角、 7 5 個 / ブロック ) 形成 した。 次に、 液温 3 5 、 濃度 3 w t%の水酸化カリウム溶液を用いてレジストパターンを剥離し、85 で15分間乾燥後 、各ブロックに切断後、半導体素子実装用ダイボンド材(日立化成工業(株)製、商品名 : H M - 1 ) を用いて半導体素子を接着した。接着条件は、プレス圧力 5 k g / c m 2 、 温度380 及び圧着時間5秒である。次に、半導体素子の外部端子と金めっき端子部( 第2の接続部)をワイヤボンドにより電気的に接続した。次に、パッケージ領域に相当す る部分(15mm角)をくり抜いた格子状ステンレス板を中間板としてトランスファーモ ールド金型にセットし、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:C L - 7 7 0 0 ) を用いて 1 8 5 、 9 0 秒で 7 5 個 ( 1 ブロックに相当 ) の配線パターン を一括封止することにより、各配線パターンを封止材中に転写した。中間板の格子部分は 、各パッケージが中間板から分離しやすいように12°のテーパがついている。次に、ア ルカリエッチャント(メルテックス(株)製、商品名: A プロセス)を用いて電解銅 箔の所望する部分をエッチング除去した。各パッケージ部は、格子状中間板で保持されて いる。エッチング液の温度は40 、スプレー圧力は1.2kgf/ cm2である。最

30

40

50

(18)

後に、印刷法により外部接続端子部にはんだパターンを形成し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成し、中間板から各パッケージ部に分離して所望するパッケージを得た。

[0087]

図22により本発明の第十八の実施例について説明する。

[0088]

導電性の仮支持体61(図22a)上に複数組の所定のレジストパターン62(図22b)を形成する。次に、電気めっき法により仮支持体の露出部に配線パターン63を形成電気のではなく、例えば、通常の電解銅箔箔層の電解銅箔と化学エッチング条件の異なる金属(ニッケル、金、はんだ等)の薄層とはいる場合には銅箔と化学エッチング条件の異なる金属(ニッケル、金、はんだ等)の薄層よいたものなどが適用できる。また、配線パターンは銅が好ましいが、前述の自体を配線パターンとして適用する場合には、銅箔エッチング時のパリヤ層となるパーででは、銅箔エッチング時のパリヤ層となるのに形成したりするの場合にで支障がなければ特に限定で、次ドリング性や半導体素子実装時の寸法安定性などの点で支障がなければ特に通常により下リング性や半導体素子を除去する(図22c)。なおく、例のよりにはない。次に、仮支持体をカソードとして金ワイヤボンド用のめっき(近常は、エッケル/金)64を施した後、レジストパターンを除去する(図22c)。なおく、明は半導体素子の実装方式の場合にも適用可能である。具体的には、配線パターン63上の外部接続部とバンプとを電気的に接続させれば良い。

[0089]

次に、半導体素子65をダイボンド材66などで接着し、半導体素子の外部接続端子と配線パターンとを電気的に接続する(図22d)。次に、トランスファーモールド用金型にセットし、樹脂封止材68で封止する(図22e)。この場合、樹脂封止材は特に限定するものではなく、例えば、直径10~20μm程度のシリカを5~80wt%の範囲で含有したエポキシ樹脂が適用できる。

[0090]

次に、外部接続端子に相当する箇所に所定の金属パターン69を形成する(図22f)。この場合、適用する金属としては、導電性仮支持体をエッチング除去する条件下でエッチングされないものであれば良く、例えば、はんだ、金、ニッケル/金などが適用可能である。また、金属パターンの形成法としては、公知の電気めっき法やはんだ印刷法などが適用できる。更に、金属パターン69をはんだパターンを印刷法で形成する場合、リフローすることによりハンダバンプ70を形成することができる。この場合、パターン69の厚さを調節することにより、リフロー後のはんだバンプ70の高さを制御することができる。次に、金属パターンをエッチングレジストとして仮支持体の所定部分を除去し、配線パターンを露出させる。

[0091]

最後に、金型加工、あるいは、ダイシング加工など適用して各パッケージ71を分割する(図22g)。なお、露出した配線パターンがニッケルなどの耐腐食性金属で保護されていない場合には、外部接続端子部以外の領域を公知のソルダーレジストなどで被覆しても良い。また、はんだを金属パターンとして適用する場合、リフロー工程は特に限定するものではなく、各パッケージに分割する前でも後でも良いし、あるいは、外部配線基板上に各パッケージを実装する際に行なっても良い。

[0092]

第十八の実施例を具体的に説明する。

[0093]

具体例 5

厚さ 7 0 μ m の電解銅箔のシャイニー面に、感光性ドライフィルムレジスト(日立化成工 業(株)製、商品名:フォテック H N 6 4 0 )をラミネートし、露光、現像により所望す

30

50

るレジストパターン(最少ライン/スペース = 5 0 μm / 5 0 μm )を形成した。次 に、電気めっき法により、厚さ 0 . 2 μ m のニッケル、 3 0 μ m の銅、 5 μ m のニッケル 及び 1 μ m のソフト金で構成される配線パターンを形成した。次に、液温 3 5 、濃度 3 w t % の水酸化カリウム溶液を用いてレジストパターンを剥離し、 85 で 15分間乾燥 後、半導体素子実装用ダイボンド材(日立化成工業(株)製、商品名:HM‐1)を用い て半導体素子を接着した。接着条件は、プレス圧力5kg/cm2、温度380 及び圧 着時間5秒である。次に、半導体素子の外部端子と金めっき端子部(第2の接続部)をワ イヤボンドにより電気的に接続した後、トランスファーモールド金型にセットし、半導体 封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて185 、90秒で封止することにより、配線パターンを封止材中に転写した。次に、電解銅箔 上に感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN3 40) をラミネートし、露光、現像により所望するレジストパターンを形成後、電気めっ き法により厚さ40μmのはんだパッド(直径0.3mm 、配置ピッチ1.0mm)を 形成した。次に、ドライフィルムレジストを剥離した後、アルカリエッチャント(メルテ ックス(株)製、商品名: A プロセス)を用いて電解銅箔の所望する部分をエッチン グ除去した。エッチング液の温度は40 、スプレー圧力は1.2kgf/cm2である 。最後に、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。

[0094]

図23、24、25により本発明の第十九の実施例を説明する。

[0095]

半導体実装用フレームの構成について図23を用いて説明する。89は半導体実装用基板であり絶縁基材と配線によって構成される。基板部と連結部90を介して、複数個連結されている。連結部90には、基準位置用ピン穴91が形成される。ピン穴91の代わりに画像認識で用いられる認識マーク等でも構わない。後工程では、これらの基準位置をもとに位置が決められる。特に半導体を樹脂でモールドする際はキャビティ内のピンをピン穴91にさして位置合わせを行うことなどが行われる。

[0096]

更に図24及び25を用いて説明する。導電性仮基板である厚さ約0.070mmの電解 銅箔81の片面に厚さ0.001mmのニッケル層(図24、25では省略)を電解めっ きで形成した。次に感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フ ォテック H N 3 4 0 )をラミネートし、露光、現像により複数組の配線パターンのめっき レジストを形成する。この時の露光量は70mJ/cm2である。さらに、公知の硫酸銅 浴にて電解銅めっきを行い、レジストを剥離し、複数組の配線82を形成する(図24a 、図25a)。ここで、図25aに示したように連結部もにめっき銅82'を形成するこ とも考えられ、これにより出来上がりのフレームの剛性をさらに高めることも可能である 。図24a、図25aに示した構成は、銅/ニッケル薄層/銅の3層からなる基材をあら かじめ用意し、片方の銅箔を通常のエッチング工程で配線形成しても得られる。また、こ こで得られた銅箔81/ニッケル薄層(図示せず)/銅配線82(及び82′)の構成を 銅箔/ニッケル配線、ニッケル箔/銅配線等、ニッケル薄層のない2層構造にしてもよい 。すなわち、金属種の撰択は本実施例の種類に限られることはないが、後の工程で仮基板 の一部をエッチング除去(図24c、図25c)したときに、配線が撰択的に残るように できることが好適な撰択基準となる。また、導電性仮基板はフレームの連結部の構成材と なるため厚いほうが好ましいが、後でその一部をエッチング除去する工程があるため、適 当な厚さを撰択する必要がある。導電性仮基板の厚みとしては、材質にもよるが、例えば 銅箔を用いる場合、約0.03~0.3mm程度が好ましい。次に、複数組の配線82を 形成した銅箔81の配線面にポリイミド接着剤83を接着した。ここで、ポリイミド接着 剤83は、この材料に限られることなく、例えば、エポキシ系接着フィルム、ポリイミド フィルムに接着剤を塗布したフィルム等も利用可能である。次に、エキシマレーザを用い て外部接続端子用穴84を形成した(図24b、図25b)。後工程における工程簡略化 のためには半導体を実装する前に接続端子を設けておくことが好適である。また、この穴

30

40

50

84の形成法として他に、あらかじめドリルやパンチ加工でフィルムに外部接続端子用穴84を形成しておき、このフィルムを接着する方法を用いてもかまわない。さらにここで、この穴84に接続端子として用いる半田等の金属(図24f、図25fの88に相当)を充填させておいてもかまわないが、後の半導体実装工程、樹脂封止工程では、金属突起が障害となることもあり、後の工程で形成する方が好ましい。半導体素子実装基板部の外部接続端子用穴(または端子)は半導体素子搭載反対面にアレイ状に配置されるようにしるのが好ましい。

### [0097]

次に、配線パターンが形成されている部分の仮基板である電解銅箔の一部をエッチング除去した。このエッチング液として、この実施例の構成の場合、ニッケルに比べて銅のでは、エッチング液としてアルカリエッチャンケ条件を撰択するのがよい。この実施例では、コッチング液としてアルカリエッチャント(メルテックス(株)製、商品名: 2 kg f / cm 2 とした。ここで示した液の種類、条件は一例にすぎない。この工程によって、部分のニッケル薄層が直にした液の種類、条件は一例にすぎない。この工程ににはよりニッケルの溶解速度が著しく高いエッチング液、エッチングするのがよい・プトリーにある。この実施例では、ニッケルエッチャング液、エッチング系件を撰択するのがよよい・プトリーので選択がにエッチング液、エッチング液の温度を40 ボスいの実施のでは、ニッケルにエッチングによりで変にない。この実施例では、実装用フレーにのような工程を経て、連結部の仮基板が残され、剛性のある半導体実装用フレーにのような工程を経て、連結部の仮基板が残され、剛性のある半導体実装用フレーにのような工程を経て、連結部の仮基板が残され、剛性のある半導体実装用フレーにのような工程を経て、連結部の仮基板が残され、剛性のある半導体実装用フレーにのような工程を経て、連結部の仮基板が残され、剛性のある半導体実装用フレーにのような工程を経て、連結部の仮基板が残され、剛性のある半導体実装用フレーにのような工程を経て、連結部の仮見に応じて施せばよい。このような表面処理は必要に応じて施せばよい。

### [0098]

さらに半導体チップ85を搭載する。半導体チップの接着には、半導体用ダイボンディングテープ86(例えば、日立化成工業(株)製、商品名:HM‐1)を用いた。ここで、チップの下に配線がない場合には、ダイボンド用銀ペーストを用いて接着してもよい。次に半導体端子部と配線とをワイヤボンド100により接続する(図24d、図25d)。半導体端子との接続は、他の方法、例えば、フェイスダウンによるフィリップチップ接続や異方導電性背着剤による接着でもよい。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL‐7700)を用いて各々封止87する(図24e、図25e)。その後、配線82の接続端子部に設けた接続用穴にはんだボール88を配置し溶融させて形成する(図24f、図25 f)。このはんだボール88はいわゆる外部接続端子となる。連結部102によってつながっている複数個の半導体装置を金型で打ち抜いて個々の半導体装置が得られる(図24g、図25g)。

### [0099]

この実施例では、半導体実装用フレーム及び半導体装置製造法により、ポリイミドテープ等フィルム基板を用いたBGA、CSP等の半導体装置製造において、十分な剛性を備えたフレームを得ることができ、これを利用することによって半導体装置を精度良く効率良く作製可能になる。

### [0100]


本発明により、半導体チップの高集積度化に対応することができる半導体パッケージを生産性良く、かつ安定的に製造することができる。


### 【図面の簡単な説明】


- 【図1】図1は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 【図2】図2は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 【図3】図3は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 【図4】図4は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 【図5】図5は、本発明の半導体パッケージの製造法の一例を説明する断面図である。


```
【図6】図6は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図7】図7は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図8】図8は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図9】図9は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図10】図10は、本発明の半導体パッケージの製造法の一例を説明する断面図である
【図11】図11は、本発明の半導体パッケージの製造法の一例を説明する断面図である
【図12】図12は、本発明の半導体パッケージの製造法の一例を説明する断面図である
                                          10
【図13】図13は、本発明の半導体パッケージの製造法の一例を説明する断面図である
【図14】図14は、本発明の半導体パッケージの製造法の一例を説明する平面図である
【図15】図15は、本発明の半導体パッケージの製造法の一例を説明する平面図である
【図16】図16は、本発明の半導体パッケージの製造法の一例を説明する断面図である
【図17】図17は、本発明の半導体パッケージの製造法の一例を説明する断面図である
                                          20
【図18】図18は、本発明の半導体パッケージの製造法の一例を説明する断面図である
【図19】図19は、本発明の半導体パッケージの製造法の一例を説明する断面図である
【図20】図20は、本発明の半導体パッケージの製造法の一例を説明する断面図である
【図21】図21は、本発明の半導体パッケージの製造法の一例を説明する断面図である
【図22】図22は、本発明の半導体パッケージの製造法の一例を説明する断面図である
                                          30
【図23】図23は、本発明の半導体パッケージの製造法の一例を説明する平面図である
【図24】図24は、本発明の半導体パッケージの製造法の一例を説明する断面図である
【図25】図25は、本発明の半導体パッケージの製造法の一例を説明する断面図である
```


### 【図1】
















### 【図2】
















### 【図3】







# 【図5】 【図6】 図5 図6 а b С ď d е f f 【図7】 【図8】 図7 図8 a b С d d

### 【図9】

а


b


## 図9 diffirminimin













### 【図10】

















### 【図11】














### 【図12】














【図13】 【図14】







【図15】





【図16】





# 国 2 2 ] a b 61 64 63 66 66 67 d 69 69





### フロントページの続き

(31)優先権主張番号 特願平7-7683

(32)優先日 平成7年1月20日(1995.1.20)

(33)優先権主張国 日本国(JP) (31)優先権主張番号 特願平7-56202

(32)優先日 平成7年3月15日(1995.3.15)

(33)優先権主張国 日本国(JP)

### 早期審査対象出願

(72)発明者 井上 文男

茨城県つくば市花畑1-15-18 日立化成紫峰寮A403号

(72)発明者 山崎 聡夫

茨城県つくば市松代3-4-3 日立松代ハウス203号

(72)発明者 大畑 洋人

茨城県つくば市花畑1-15-18 日立化成紫峰寮B204号

(72)発明者 萩原 伸介

茨城県下館市玉戸1278-302

(72)発明者 田口 矩之

茨城県つくば市花畑1-15-18 日立化成紫峰寮A504号

(72) 発明者 野村 宏

栃木県小山市網戸227

### 審査官 坂本 薫昭

(58)調査した分野(Int.CI.<sup>7</sup>, DB名)

H01L 23/12