


申請日期: 90.2.26	案號: 90/04437
類別: H03L 706	

(以上各欄由本局填註)

發明專利說明書

494636

一、 發明名稱	中文	具有可調整展頻範圍的展頻鎖相迴路
	英文	Spread Spectrum Phase-Locked Loop Circuit With Adjustable Spread Bandwidth
二、 發明人	姓名 (中文)	1. 張宏德
	姓名 (英文)	1. CHANG, Horng-der
	國籍	1. 中華民國
	住、居所	1. 新竹市科學園區工業東九路2號
三、 申請人	姓名 (名稱) (中文)	1. 瑞昱半導體股份有限公司
	姓名 (名稱) (英文)	1. REALTEK SEMI-CONDUCTOR CO., LTD.
	國籍	1. 中華民國
	住、居所 (事務所)	1. 新竹市科學園區工業東九路2號
	代表人 姓名 (中文)	1. 葉博任
	代表人 姓名 (英文)	1.



本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

五、發明說明 (1)

【發明領域】

本發明係關於展頻鎖相迴路，特別是關於具有可調整展頻範圍的展頻鎖相迴路。

【習知技術】

近幾年來，電磁干擾(Electro-Magnetic Interference, EMI)的問題逐漸受到重視。電腦主機板上的時脈產生器往往就是電腦主機中電磁干擾的主要來源。因此，為使一般鎖相迴路(Phase Lock Loop, PLL)具有抑制電磁干擾之功能，通常會對該鎖相迴路作一些變化，使其具有展頻功能，據以抑制電磁干擾。

圖1A顯示一種習知的鎖相迴路之主要方塊圖。該鎖相迴路100包含一除N計數器102、一除M計數器104、一相位頻率偵測器106、一電荷幫浦108、一迴路濾波器110及一壓控振盪器112。

除N計數器102係接收輸入之參考時序信號，並將其頻率 F_{ref} 降低為 $1/N$ 倍輸出(後文以 F_{ref}/N 表示此信號)。除M計數器104係接收壓控振盪器112所輸出之回授時序，並將其頻率 F_{vco} 降低為 $1/M$ 倍輸出(後文以 F_{vco}/M 表示此信號)。相位頻率偵測器106係比較時序 F_{ref}/N 及 F_{vco}/M 之頻率差與相位差，並輸出控制信號up、dn。當 F_{vco}/M 之相位落後 F_{ref}/N 之相位時，相位頻率偵測器106將控制信號up致能；反之，當 F_{vco}/M 之相位超前 F_{ref}/N 之相位時，相位頻率偵測器106將控制信號dn致能。電荷幫浦108與迴路濾波器110用以將相位頻率偵測器106所輸出的控制信號up、dn轉變



五、發明說明 (2)

為控制電壓 V_c 。當相位頻率偵測器106之控制信號up致能時，電流流入迴路濾波器110，而使迴路濾波器110所輸出之 V_c 增大；反之，若相位頻率偵測器106之控制信號dn致能時，則會使迴路濾波器110所輸出的 V_c 變小。壓控振盪器112依據迴路濾波器110的輸出電壓 V_c 來決定其輸出之時序信號的頻率 F_{vco} 之大小。當壓控振盪器的增益大於0且 V_c 增大時， F_{vco} 隨之增大；反之，當壓控振盪器的增益小於0且 V_c 增大時，則 F_{vco} 變小。以下皆以壓控振盪器的增益大於0的情形來說明。因此，當該鎖相迴路穩定時，其頻率關係式為

$$F_{vco} = F_{ref} \times M/N \quad \dots \dots (1)$$

由此關係式可知，若欲控制 F_{vco} 之大小只需控制M、N之大小即可。然而，在上述之應用中，當PLL穩定時， F_{vco} 為固定頻率，若此固定頻率在主機板上的路徑(trace)傳送時，會輻射出此頻以及其諧波項的干擾源，往往不合乎EMI規格，如圖1A所示，其頻率 f_c 之振幅超過EMI的規格。故若能將該PLL架構作修正，使其能量均勻展開於一定範圍內，可減少干擾程度。

圖2A所示是理想之時間軸上的展頻結果，即輸出頻率以 f_c 為中心，且於 f_1 與 f_2 的範圍內週期循環，圖2B為該頻率之振幅與頻率之關係圖，且振幅在EMI的規格之內。通常，壓控振盪器所振盪出的頻率可利用數學式子表示，即

$$F_{vco} = F_0 + K_{vco}(V_c - V_0) \quad \dots \dots (2)$$

其中， F_{vco} 是壓控振盪器所振盪出的頻率， F_0 是 $V_c = V_0$ 。



五、發明說明 (3)



時的自由頻率(free running frequency)， K_{VCO} 是壓控振盪器的斜率，單位為Hz/V， V_c 是輸入至壓控振盪器的控制電壓，而 V_0 是壓控振盪器的臨界電壓。當 V_c 超過 V_0 時，壓控振盪器的頻率才能被控制。因此，只要控制 V_c ，使 V_c 進行週期性的線性變化， F_{VCO} 即可相對地產生週期性線性變化，而達到展頻的效果。

為了達到展頻效果，在習知應用上，有些是在PLL中增加另一控制 V_c 的迴路，使 F_{VCO} 作週期性的線性變化來達到展頻的效果。但是此種方式的缺點是使得PLL的電路更複雜、整體架構易不穩定(unstable)、以及不易控制展頻大小。另外，美國專利第5,610,955號揭示一種利用週期性改變M/N值的方法來達到展頻的目的。但是此種方法的缺點是展頻未必均勻，即當頻率到達上下限時，會有一段時間頻率是固定的，而造成輸出時脈信號在 f_1 與 f_2 的頻率有突起的現象，如圖3A與圖3B所示。該突起現象可能會超過EMI規格。

【發明概要】

有鑒於上述問題，本發明之目的是提出一種具有可調整展頻範圍、可消除頻譜上的突起現象、以及把能量展於更廣範圍的展頻鎖相迴路。

本發明之具有可調整展頻範圍的展頻鎖相迴路，包含一除N計數器、一除M計數器、一相位頻率偵測器、一電荷幫浦、一迴路濾波器、一電壓調變模組、一時序產生控制器、一第一壓控震盪器以及一第二壓控震盪器。該時序產



五、發明說明(4)

生控制器輸出具週期變化之控制信號，而電壓調變模組是接收迴路濾波器之電壓信號以及時序產生控制器之控制信號，並輸出不受控制信號影響之第一電壓信號，以及由控制信號控制之第二電壓信號。第一壓控震盪器接收電壓調變模組之第一電壓信號，並輸出回授之時序信號至除M計數器，而第二壓控震盪器接收電壓調變模組第二電壓信號，並輸出所需之展頻信號。

本發明具有可調整展頻範圍的展頻鎖相迴路，因利用FM/AM時序產生控制器控制 V_c 調變模組，使得本發明具有以下優點：

- (1) 僅使用一個迴路，簡單且容易穩定；
- (2) 展頻的範圍可以量化，可利用程式化(programmable)控制展頻大小；
- (3) 頻率變化時間可以量化，且可以程式化，使能量展於更大範圍；
- (4) 展頻的範圍是週期性變化，不會有固定頻率，所以不會產生突波，且使展頻均勻。

【實施例】

以下參考圖式說明本發明具有可調整展頻範圍的展頻鎖相迴路之較佳實施例。

圖4顯示本發明具有可調整展頻範圍的展頻鎖相迴路之電路方塊圖。如該圖所示，本發明展頻鎖相迴路10包含一除N計數器12、一除M計數器14、一相位頻率偵測器16、一電荷幫浦18、一迴路濾波器20、一 V_c 調變器30、一





五、發明說明 (5)

FM/AM 時序產生控制器40及壓控振盪器22、24。由於除N計數器12、除M計數器14、相位頻率偵測器16、電荷幫浦18、迴路濾波器20及壓控振盪器22與24的作用與功能與習知的鎖相迴路(如圖1所示)相同，不重複說明。以下僅針對 V_c 調變器30與FM/AM時序產生控制器40詳細說明。

本發明展頻鎖相迴路10是利用 V_c 調變器30輸出固定之第一控制電壓 V_{c1} 與週期變化之第二控制電壓 V_{c2} ，並藉由第一控制電壓 V_{c1} 控制第一壓控振盪器22產生穩定之 F_{vco1} ，而由第二控制電壓 V_{c2} 控制第二壓控振盪器24產生所需之展頻信號 F_{vco2} 。其中第一壓控振盪器22與第二壓控振盪器24的特性相同。而FM/AM時序產生控制器40是產生時序信號控制 V_c 調變器30，藉以輸出具週期變化之第二控制電壓 V_{c2} 。

圖5A顯示圖4所示之 V_c 調變器30的電路。如圖5A所示，該調變器30包含一OP放大器31、參考電流路徑32、第一電流路徑33、第二電流路徑34、以及2N組第三電流路徑35。參考電流路徑32由電晶體mp0、開關sw0、電晶體mn0以及電阻R0串聯而成。第一電流路徑33由電晶體mp1、開關sw1、電晶體mn1以及電阻R1串聯而成。而第二電流路徑34是由串聯之電晶體mp2、開關sw2、電晶體mn2、以及電阻R2串聯所形成。另外，第三電流路徑35是由電晶體mp(i)、開關sw(i)、電晶體mn(i)串聯而成，其中 $i=1\sim 2N$ 。而且，參考電流路徑32、第一電流路徑33、第二電流路徑34、以及第三電流路徑35之電晶體、開關的尺寸比(W/L)為：



五、發明說明 (6)

$$mp0 : mp1 : mp2 : mp(i) = 1 : 1 : (1-N\delta) : \delta \dots (1)$$

$$mn0 : mn1 : mn2 : mn(i) = 1 : 1 : (1-N\delta) : \delta \dots (2)$$



$$sw0 : sw1 : sw2 : sw(i) = 1 : 1 : (1-N\delta) : \delta \dots (3)$$

其中 δ 為非常小的數值，相當於可調變之最小單位，而 N 為可調整之階數。再者，電阻 R_0 、 R_1 與 R_2 的值需相等。其中，電阻 R_1 之電壓形成第一控制電壓 V_{c1} ，而電阻 R_2 之電壓形成第二控制電壓 V_{c2} 。

如圖5A所示，迴路濾波器20輸出的電壓 V_c 輸入至調變器30之OP放大器31的正端，而該OP放大器31的輸出連接至電晶體 $mn0$ 的閘極，並將OP放大器31的負端連接至 $mn0$ 的源極，因OP放大器負回授成立，則 $V_c = V_x$ 。接著，經由電流鏡 (current mirror) 的技巧將參考電流路徑32之電流鏡映射至第一電流路徑33、第二電流路徑34、以及 $2N$ 個第三電流路徑35，並藉由電阻 R_1 與 R_2 產生 V_{c1} 與 V_{c2} 。因此 $V_{c1} = V_x = V_c$ ，而流經 R_1 的電流 $I_1 = V_{c1} / R_1 = V_x / R_1$ 。而流經 R_2 的電流 $I_2 = I_1 (1 - N\delta + X\delta)$ ，其中 X 為 $2N$ 組之第三電流路徑導通之個數，且介於 $1 \sim 2N$ 之間。所以

$$\begin{aligned} V_{c2} &= R_2 I_2 \\ &= R_1 I_1 (1 - N\delta + X\delta) \\ &= V_{c1} (1 - N\delta + X\delta) \\ &= V_x (1 - N\delta + X\delta) \quad \dots \dots (4) \end{aligned}$$

所以， $F_{vco1} - F_{vco2} = K_{vco} V_x (N - X) \delta$ ，並將 $\Delta f = K_{vco} V_x \delta$ 定義為最小可調頻率間距 (minimum programmable frequency step)。因此，只要週期性控制每個 $sw(i)$ 之導通狀態，即




五、發明說明 (7)

可將 F_{vco2} 之頻率週期性地控制在 $F_{vco1} + X \Delta f$ 與 $F_{vco1} - X \Delta f$ 之間。關於 F_{vco2} 之調變方式分為AM調變與FM調變兩種，分別說明如下。

以下說明利用AM/FM調變方式控制 F_{vco2} 之動作。圖5B與圖5C顯示圖5A中之開關 $sw(i)$ 之電路。而 $sw0$ 、 $sw1$ 與 $sw2$ 皆保持為導通狀態，其目的係用來與 $sw(i)$ 匹配。 $sw(i)$ 是由FM/AM時序產生控制器40所輸出之兩個控制信號FM_CK與EN(i)來控制。其中，若僅利用AM調變方式控制時，FM_CK信號為固定頻率之時序信號；若利用AM/FM調變方式控制時，FM_CK信號為具頻率變化之時序信號。另外， $sw(i)$ 分成兩個區域，即圖5B所示之 $sw(1) \sim sw(N)$ ，以及圖5C所示之 $sw(N+1) \sim sw(2N)$ 。根據圖5B所示之控制電路，當FM_CK的信號為1時， $sw(1) \sim sw(N)$ 的開關導通，而當FM_CK的信號為0時，開關 $sw(1) \sim sw(N)$ 之中，只有EN(i)的信號為0的開關導通。而根據圖5C之控制電路，當FM_CK的信號為0時， $sw(N+1) \sim sw(2N)$ 的開關均不導通，而當FM_CK的信號為1時，開關 $sw(N+1) \sim sw(2N)$ 之中，只有EN(i)的信號為1的開關導通。因此，藉由FM_CK信號以及EN(i)信號可週期性控制開關 $sw(1) \sim sw(2N)$ 的導通個數。


以下說明利用AM調變方式控制 F_{vco2} 之動作。在此情形下，FM_CK的信號為固定頻率之時序信號。所以，在EN(i)信號中有X個信號為1的情形下，當FM_CK的信號為1時，則 $F_{vco2} = F_{vco1} + X \Delta f$ ；而當FM_CK的信號為0時，則 $F_{vco2} = F_{vco1} - X \Delta f$ 。所以，只要週期性調變EN(i)信號中信號為1的個數，



五、發明說明 (8)

即可使 F_{vco2} 在一定的頻率範圍內作週期性變化，進而消除頻譜上的突起現象。圖6A顯示週期性變化之 F_{vco2} 在時域(time-domain)之波形，而圖6B顯示週期性變化之 F_{vco2} 在頻域(frequency-domain)之波形。圖6A與6B只是一種實施例的說明。事實上只要能週期性地改變EN(i)信號中信號為1的個數，即能達到展頻的效果。

以下說明利用FM調變方式控制 F_{vco2} 之動作原理。在此情形下，FM_CK的信號為具頻率變化之時序信號。假設有一個弦波信號 $X_c(t) = A_c \cos(2\pi f_c t + Q_c)$ ，其中 A_c 是振幅， f_c 是中心頻率，而 Q_c 是相角(假設為固定值)。則圖7A所示為 $X_c(t)$ 在頻譜上的表現。當 $X_c(t)$ 的中心頻率 f_c 受一個調變信號改變時，且調變 f_c 的調變頻率為 f_m ，則當 f_m 遠小於 f_c 時稱為窄頻的FM調變，圖7B顯示 $X_c(t)$ 的窄頻調變，且在 f_c 與 $f_c + f_m$ 、 $f_c - f_m$ 有信號產生，且強度(振幅)皆小於 A_c ，其他高次諧波項可忽略不計；當 f_m 非遠小於 f_c 時稱為寬頻的FM調變，圖7C顯示 $X_c(t)$ 的寬頻調變。在每個 $f_c + nf_m$ 、 $f_c - nf_m$ 皆有信號產生，且強度(振幅)皆小於 A_c ，其中 n 為整數。而FM調變之控制原理即是在FM_CK的週期上作一些改變，使 F_{vco2} 在 $F_{vco1} + X \Delta f$ 與 $F_{vco1} - X \Delta f$ 停留的時間受到調變。如圖7D所示，FM_CK的週期由最小變成最大，再變成最小，形成週期性變化。如此，如圖7E所示， F_{vco2} 在每個 $F_{vco1} + nf_m$ 與 $F_{vco1} - nf_m$ 的頻譜位置皆有信號分佈，但強度皆小於電磁干擾的上限。由於 F_{vco2} 在 $F_{vco1} + X \Delta f$ 與 $F_{vco1} - X \Delta f$ 仍停留一段時間，因此在每個 $F_{vco1} + nf_m$ 與 $F_{vco1} - nf_m$ 的位置仍有突起現



五、發明說明 (9)

象。

因此，若欲有效地消除頻譜上的突起現象，可利用AM調變控制；而若欲把能量展在更廣的範圍時，可利用FM調變控制。圖7F顯示結合AM/FM調變控制所得到的結果，不但將突起現象消除，同時能量展在更廣的範圍。

圖8A與圖8B顯示FM/AM時序產生控制器40之電路圖。如圖8A與圖8B所示，時序產生控制器40包含兩個部分，即圖8A所示產生FM時序信號FM_CK之FM產生器41、以及圖8B產生AM時序信號之AM產生器42。

圖8A之FM產生器41是利用一除頻器411對參考頻率CK_F產生一除頻信號CK_0。該除頻信號CK_0用來觸發一正反器412，以產生工作週期(duty cycle)為50%之FM時序信號FM_CK。該FM時序信號FM_CK是調變後的時脈信號，可用來控制開關sw(1)~sw(2N)的開關(ON/OFF)頻率。由於計數器413由FM時序信號FM_CK正緣觸發來改變計數值，且除頻器411之除數D是由該計數器413提供，因此隨著計數器413之輸出值的改變，FM產生器41可產生不同週期大小之FM時序信號FM_CK。另外，比較器414與415是用來比較計數器413之計數值(即除數D)是否超過計數範圍Hb_FM與Lb_FM。該等比較器414與415之輸出信號經由或閘(OR gate)417與正反器416產生計數器413之上/下數控制信號。因此，只要指定(program)所需之上下計數範圍Hb_FM與Lb_FM即可由FM產生器41產生所需之FM時序信號FM_CK。其中，Hb_FM與Lb_FM定義了FM_CK的最大週期 T_{max} 與最小週期 T_{min} ，且由





五、發明說明 (10)

T_{\max} 變化至 T_{\min} ，再由 T_{\min} 變化至 T_{\max} 的頻率即為 f_m 。

圖8B之AM產生器42是利用解碼器421將一計數器422之輸出值解碼成N個EN(i)信號，且當計數器422之輸出值為j時，有j個EN(i)信號為1。如前所述，該EN(i)信號是用來控制開關sw(1)~sw(2N)的動作個數。計數器422是由正反器428之Q輸出來觸發，且該正反器428係由時脈信號CK_A來觸發。而且，該時脈信號CK_A可為固定頻率之時脈信號，亦可為圖8A之FM產生器41所輸出之FM時序信號FM_CK。其次，比較器424與425用來比較計數器422之計數值是否超過上下計數範圍Hb_AM與Lb_AM。該等比較器424與425之輸出信號經由或閘427與正反器426產生計數器422之上下數控制信號。因此，只要指定(program)所需之上下計數範圍Hb_AM與Lb_AM即可由AM產生器42產生所需之AM時序信號EN(1)~EN(N)。其中，Hb_AM與Lb_AM定義了 F_{vco2} 的最高頻率 F_{\max} 與最低頻率 F_{\min} ，且由 F_{\max} 變化至 F_{\min} ，再由 F_{\min} 變化至 F_{\max} 的頻率即為 f_a 。所以，AM產生器42所產生之N個EN(i)信號可分別輸出至調變器30的兩組開關sw(i)。

在實施上可分成幾種不同方式，即AM控制、FM控制以及AM/FM控制。所謂AM控制是將時序信號FM_CK設定為固定頻率之信號，例如CK_A，並以AM產生器42輸出具週期變化之EN(i)信號。而所謂FM控制是利用FM產生器41輸出具週期變化之時序信號FM_CK，並固定一組EN(i)信號。而AM/FM控制是結合AM控制與FM控制，並以FM產生器41輸出具週期變化之時序信號FM_CK，而以AM產生器42輸出具週



五、發明說明 (11)

期變化之 $EN(i)$ 信號，同時時序信號 FM_CK 可作為AM產生器42之時脈信號 CK_A 。如此，不但可將展頻信號之突起現象消除，同時展頻信號之能量可展在更廣的範圍。

在運用上還可利用記憶體儲存 Hb_FM 、 Lb_FM 、 Hb_AM 與 Lb_AM 的資料，並利用程式將所需之資料輸出至FM/AM時序產生控制器40，使本發明具可程式(programmable)控制展頻範圍的功能。以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者可進行各種變形或變更。



圖式簡單說明

圖1A顯示習知鎖相迴路之主要方塊圖。

圖1B顯示頻率大小與振幅之關係。

圖2為理想之展頻示意圖，其中(A)為頻率與時間的關係、而(B)為頻率與振幅之關係。

圖3為改變PLL之除頻計數器之除頻值之展頻示意圖，其中(A)為頻率與時間的關係、而(B)為頻率與振幅之關係。

圖4為本發明具有可調整展頻範圍的展頻鎖相迴路之方塊圖。

圖5為圖4所示之調變器的電路圖，其中圖5A為電流路徑圖，而圖5B與圖5C為控制電流路徑之開關。

圖6A為 F_{VC02} 之時域的波形。

圖6B為 F_{VC02} 之頻域的波形。

圖7A為 $X_c(t) = A_c \cos(2\pi f_c t + Q_c)$ 在頻譜上的波形。

圖7B為 $X_c(t) = A_c \cos(2\pi f_c t + Q_c)$ 在窄頻調變後之頻譜上的波形。

圖7C為 $X_c(t) = A_c \cos(2\pi f_c t + Q_c)$ 在寬調變後之頻譜上的波形。

圖7D為FM_CK之波形。

圖7E為FM調變後之頻譜上的波形。

圖7F為FM/AM調變後之頻譜上的波形。


圖8為圖4所示之FM/AM時序產生控制器的電路圖，其中圖8A為FM控制器的電路圖，而圖8B為AM控制器的電路圖。



圖式簡單說明

【圖式編號】

- 10 具有可調整展頻範圍的展頻鎖相迴路
- 12 除N計數器
- 14 除M計數器
- 16 相位頻率偵測器
- 18 電荷幫浦
- 20 迴路濾波器
- 22、24 壓控振盪器
- 30 電壓調變器
- 31 OP放大器
- 32、33、34、35 電流路徑
- 40 FM/AM時序產生控制器
- 41 FM時序產生控制器
- 411 除頻器
- 412、416 正反器
- 413 計數器
- 414、415 比較器
- 42 AM時序產生控制器
- 421 解碼器
- 422 計數器
- 424、425 比較器
- 426、428 正反器




四、中文發明摘要 (發明之名稱：具有可調整展頻範圍的展頻鎖相迴路)

提供一種具有可調整展頻範圍的展頻鎖相迴路。該展頻鎖相迴路包含一參考時脈產生器、一相位頻率偵測器、一電荷幫浦、一迴路濾波器、一電壓調變模組、一時序產生控制器、一第一壓控震盪器以及一第二壓控震盪器。時序產生控制器係輸出週期變化之調頻與調幅控制信號，而電壓調變模組接收迴路濾波器之電壓信號，並輸出第一電壓信號，且根據時序產生控制器之控制信號輸出第二電壓信號。第一壓控震盪器接收電壓調變模組之第一電壓信號，並輸出回授之時序信號至相位頻率偵測器；而第二壓控震盪器接收電壓調變模組之第二電壓信號，並輸出所需之展頻信號。

英文發明摘要 (發明之名稱：Spread Spectrum Phase-Locked Loop Circuit With Adjustable Spread Bandwidth)


A spread spectrum phase-locked loop circuit has an adjustable spread bandwidth. It includes: a reference clock generator, a phase detector, a charge pump circuit, a loop filter circuit, a voltage-modulated module, a clock generating controller, a first voltage-controlled oscillator, and a second voltage-controlled oscillator. The clock generating controller generates outputs of the frequency-modulated and amplitude-modulated signals with periodical variations. The



四、中文發明摘要 (發明之名稱：具有可調整展頻範圍的展頻鎖相迴路)

英文發明摘要 (發明之名稱：Spread Spectrum Phase-Locked Loop Circuit With Adjustable Spread Bandwidth)

voltage-modulated module receives a voltage signal from the loop filter and generates an output of the first voltage signal, and generates an output of the second voltage signal according to the controlled signals of the clock generating controller. The first voltage-controlled oscillator receives the first voltage signal of the voltage-modulated module and generates an output of the feedback clock signal to the phase detector. The second voltage-controlled



四、中文發明摘要 (發明之名稱：具有可調整展頻範圍的展頻鎖相迴路)



英文發明摘要 (發明之名稱：Spread Spectrum Phase-Locked Loop Circuit With Adjustable Spread Bandwidth)

oscillator receives the second voltage signal of the voltage-modulated module and generates an output of the required spread spectrum signal.



六、申請專利範圍

1. 一種具有可調整展頻範圍的展頻鎖相迴路，包含：
 - 一參考時脈產生器，用來產生一參考時序信號；
 - 一第一壓控震盪器，用以產生一回授時序信號；
 - 一相位頻率偵測器，用以接收前述參考時序信號與回授時序信號，並依據該參考時序信號與回授時序信號之相位與頻率的差異來產生一第一控制信號；
 - 一電荷幫浦，用以接收前述相位頻率偵測器所輸出之第一控制信號；
 - 一迴路濾波器，連接於上述電荷幫浦，並與前述電荷幫浦共同作用以產生一第一電壓信號；
 - 一時序產生控制器，用以產生週期變化之第二控制信號；
 - 一電壓調變模組，係接收前述迴路濾波器所產生之第一電壓信號與前述時序產生控制器所產生之第二控制信號，藉以產生一第二電壓信號與一第三電壓信號，其中該第二電壓信號輸出至前述第一壓控震盪器；以及
 - 一第二壓控震盪器，用以接收前述電壓調變模組所產生之第三電壓信號，並輸出展頻信號。
2. 如申請專利範圍第1項所記載之具有可調整展頻範圍的展頻鎖相迴路，還包含一第一除頻器，係連接於前述參考時脈產生器與前述相位頻率偵測器之間，用以將前述參考時脈產生器所輸出的參考時序信號降低至 $1/N$ 倍。
3. 如申請專利範圍第1項所記載之具有可調整展頻



六、申請專利範圍

範圍的展頻鎖相迴路，還包含一第二除頻器，係連接於前述第一壓控震盪器與前述相位頻率偵測器之間，用以將前述第一壓控震盪器所輸出的回授時序信號降低至 $1/M$ 倍。

4. 如申請專利範圍第1項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述電壓調變模組包含：

一OP放大器，其正端接收前述迴路濾波器輸出之電壓信號；



一參考電流路徑，係包含第一電晶體與連接於該第一電晶體之源極之一第一電阻，且該第一電晶體之閘極連接於前述OP放大器之輸出端，源極連接於前述OP放大器之負端；

一第一電流路徑，具有與前述參考電流路徑之第一電晶體形成電流鏡之第二電晶體，且該第二電晶體將電流輸出至一第二電阻；

一第二電流路徑，具有與前述參考電流路徑之第一電晶體形成電流鏡之第三電晶體，且該第三電晶體將電流輸出至一第三電阻；以及

$2N$ 組第三電流路徑，由 $2N$ 個開關控制，並分別具有與前述參考電流路徑之電晶體形成電流鏡之第四電晶體，且該等第四電晶體將電流輸出至前述第二電流路徑之第三電阻。

5. 如申請專利範圍第4項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述第一電晶體、第二電晶體、第三電晶體與第四電晶體之寬度/長度的比值為1：



六、申請專利範圍

1 : (1 - N \delta) : \delta 。

6. 如申請專利範圍第5項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述第一電阻、第二電阻與第三電阻的電阻值相等。

7. 如申請專利範圍第6項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述第二電阻之電壓為前述第二電壓信號。


8. 如申請專利範圍第6項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述第三電阻之電壓為前述第三電壓信號。

9. 如申請專利範圍第4項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述參考電流路徑、第一電流路徑、以及第二電流路徑分別由第一開關、第二開關以及第三開關控制。

10. 如申請專利範圍第9項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述第一開關、第二開關以及第三開關控制均維持導通狀態。

11. 如申請專利範圍第10項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述第一開關、第二開關、第三開關、以及前述第三電流路徑之開關的電晶體之寬度/長度的比值為1 : 1 : (1 - N \delta) : \delta 。

12. 如申請專利範圍第4項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述2N個第三電流路徑之開關平分成兩組，並同時由一調頻控制信號與N位元調幅控制



六、申請專利範圍

信號控制。

13. 如申請專利範圍第12項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中在前述第一控制信號為1且前述第二控制信號有 X 位元為1時，前述第一組開關全部導通，而前述第二組開關導通 X 個。

14. 如申請專利範圍第12項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中在前述第一控制信號為0且前述第二控制信號有 X 位元為1時，前述第一組開關導通 $(N-X)$ 個，而前述第二組開關全不導通。

15. 如申請專利範圍第12項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述時序產生控制器包含：FM控制信號產生器，藉以產生週期變化之FM控制信號；以及

AM控制信號產生器，藉以產生週期變化之AM控制信號。

16. 如申請專利範圍第15項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述FM控制信號為前述調頻控制信號。

17. 如申請專利範圍第15或16項所記載之具有可調整展頻範圍的展頻鎖相迴路，其中前述AM控制信號為前述調幅控制信號。



90104437

圖式




圖 1A(習知技術)




圖 1B(習知技術)




圖 2




圖 3

圖式




圖 4

圖式






圖 5A



sw(1)~sw(N)

圖 5B



sw(N+1)~sw(2N)

圖 5C

圖式




圖 6A




圖 6B

圖式




圖 7A




圖 7B




圖 7C

圖式




圖 7D




圖 7E




圖 7F

圖式




圖 8A

圖式




圖 8B