



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I572024 B

(45)公告日：中華民國 106 (2017) 年 02 月 21 日

(21)申請案號：104121918

(22)申請日：中華民國 104 (2015) 年 07 月 06 日

(51)Int. Cl. : H01L27/146 (2006.01)

(71)申請人：力晶科技股份有限公司 (中華民國) POWERCHIP TECHNOLOGY CORPORATION
(TW)

新竹科學工業園區力行一路 12 號

(72)發明人：鍾澤偉 CHUNG, TSE-WEI (TW)；周宗輝 CHOU, TSUNG-HUI (TW)；張旭廷
CHANG, HSU-TING (TW)

(74)代理人：葉璟宗；詹東穎；劉亞君

(56)參考文獻：

TW 200710956A

TW 201349471A

TW 201505163A

US 2007/0138380A1

US 2012/0202307A1

審查人員：陳佳瑜

申請專利範圍項數：20 項 圖式數：57441 共 22 頁

(54)名稱

半導體元件及其製造方法


SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

(57)摘要

一種半導體元件，包括：基底、至少一感測器、介電層、至少一光導管結構、至少一焊墊、遮蔽層以及保護層。感測器位於第一區的基底中。介電層位於基底上。光導管結構位於第一區的介電層中。光導管結構對應於感測器。焊墊位於第二區的介電層中。遮蔽層位於介電層上，其中遮蔽層環繞光導管結構。保護層位於遮蔽層上。焊墊上方的介電層、遮蔽層以及保護層中具有至少一焊墊開口，以暴露對應的焊墊的頂面。

Provided is a semiconductor device including a substrate, at least one sensor, a dielectric layer, at least one light pipe structure, at least one pad, a shielding layer, and a protection layer. The sensor is located in the substrate of a first region. The dielectric layer is located on the substrate. The light pipe structure is located in the dielectric layer of the first region. The light pipe structure is corresponding to the sensor. The pad is located in the dielectric layer of a second region. The shielding layer is located on the dielectric layer, wherein the light pipe structure is surrounded by the shielding layer. The protection layer is located on the shielding layer. At least one pad opening is disposed in the dielectric layer, the shielding layer, and the protection layer above the pad. The pad opening exposes a top surface of the corresponding pad.

指定代表圖：





公告本

申請日: 104. 7. 0 ⑥

【發明摘要】 IPC分類:

【中文發明名稱】半導體元件及其製造方法

H01L 3/146 (2006.01)

【英文發明名稱】 SEMICONDUCTOR DEVICE AND METHOD OF
MANUFACTURING THE SAME

【中文】一種半導體元件，包括：基底、至少一感測器、介電層、至少一光導管結構、至少一焊墊、遮蔽層以及保護層。感測器位於第一區的基底中。介電層位於基底上。光導管結構位於第一區的介電層中。光導管結構對應於感測器。焊墊位於第二區的介電層中。遮蔽層位於介電層上，其中遮蔽層環繞光導管結構。保護層位於遮蔽層上。焊墊上方的介電層、遮蔽層以及保護層中具有至少一焊墊開口，以暴露對應的焊墊的頂面。

【英文】Provided is a semiconductor device including a substrate, at least one sensor, a dielectric layer, at least one light pipe structure, at least one pad, a shielding layer, and a protection layer. The sensor is located in the substrate of a first region. The dielectric layer is located on the substrate. The light pipe structure is located in the dielectric layer of the first region. The light pipe structure is corresponding to the sensor. The pad is located in the dielectric layer of a second region. The shielding layer is located on the dielectric layer, wherein the light pipe structure is surrounded by the shielding layer. The protection layer is located on the shielding

layer. At least one pad opening is disposed in the dielectric layer, the shielding layer, and the protection layer above the pad. The pad opening exposes a top surface of the corresponding pad.

【指定代表圖】圖1F。

【代表圖之符號簡單說明】

1：半導體元件	112a、112b、116a、116b：
50：焊墊開口	圖案化導體層
100：基底	120：遮蔽層
102：感測器	122：焊墊
104、104a、104b：介電層	124a：光導管結構
106a、106b：閘極	124b：濾光材料層
108a、108b：金屬內連線	126：保護層
110a、110b、114a、114b、 118a、118b：接觸插塞	H：高度 R1：第一區 R1：第二區

105-11-11

【發明說明書】

【中文發明名稱】半導體元件及其製造方法

【英文發明名稱】SEMICONDUCTOR DEVICE AND METHOD OF
MANUFACTURING THE SAME

【技術領域】

【0001】本發明是有關於一種積體電路及其製造方法，且特別是
有關於一種半導體元件及其製造方法。

【先前技術】

【0002】影像感測器（image sensor）是一種將光學影像轉換成電
子訊號的設備，它被廣泛地應用在數位相機和其他電子光學設備
中。早期的影像傳感器採用類比訊號，如攝像管（video camera
tube）。如今，影像感測器主要分為電荷耦合（charge-coupled
device，CCD）型和互補式金屬氧化半導體（CMOS）型兩種。

【0003】CMOS 型影像感測器是應用 CMOS 製造技術，使光學影
像轉換為電信號的元件。相較於 CCD 型影像感測器，CMOS 感測
器可將信號處理電路製作成單一晶片，其不僅可使產品體積縮
小，且亦可相容於 CMOS 技術。因此，CMOS 感測器具有節省製
造成本以及降低電力損耗的優點。

【0004】一般而言，會在感光元件上形成光導管結構，以增加
CMOS 型影像感測器的光敏感性。然而，光導管結構上方以外的

105-11-11

光（亦即散射光線）有可能會被傳送至光導管結構下方的感光元件。此情形會造成干擾（cross-talk）現象，使得 CMOS 型影像感測器所接收到的雜訊增加，進而降低影像解析度。

【發明內容】

【0005】 本發明提供一種具有遮蔽層環繞光導管結構的半導體元件及其製造方法，其可遮蔽光導管結構上方以外的光，以避免光散射而造成影像解析度降低的問題。

【0006】 本發明提供一種半導體元件，包括：基底、至少一感測器、介電層、至少一光導管結構、至少一焊墊、遮蔽層以及保護層。基底具有第一區與第二區。感測器位於第一區的基底中。介電層位於第一區與第二區的基底上。光導管結構位於第一區的介電層中。光導管結構對應於感測器。焊墊位於第二區的介電層中。遮蔽層位於介電層上，其中遮蔽層環繞光導管結構。保護層位於遮蔽層上。焊墊上方的介電層、遮蔽層以及保護層中具有至少一焊墊開口，以暴露對應的焊墊的頂面。

【0007】 本發明提供一種半導體元件的製造方法，其步驟如下。提供基底。基底具有第一區與第二區。形成至少一感測器於第一區的基底中。形成介電層於第一區與第二區的基底上。形成至少一光導管結構於第一區的介電層中。光導管結構對應於感測器。形成至少一焊墊於第二區的介電層中。形成遮蔽層於介電層上，其中遮蔽層環繞光導管結構。形成保護層於遮蔽層上。焊墊上方

105-11-11

的介電層、遮蔽層以及保護層中具有至少一焊墊開口，以暴露對應的焊墊的頂面。

【0008】 本發明提供一種半導體元件，包括：介電層、多個焊墊、遮蔽層以及保護層。介電層位於基底上。焊墊位於介電層中。遮蔽層位於介電層上。保護層位於遮蔽層上。焊墊上方的介電層、遮蔽層以及保護層中具有多個焊墊開口，以暴露對應的焊墊的頂面。

【0009】 基於上述，本發明藉由遮蔽層環繞光導管結構，以遮蔽光導管結構上方以外的光（亦即散射光線）。因此，本發明便可降低干擾現象的產生，以降低 CMOS 型影像感測器所接收到的雜訊，進而提高影像解析度。另外，本發明亦利用遮蔽層環繞焊墊開口，其可解決由於熱處理製程而導致保護層分層（delaminated）的問題。

【0010】 為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【圖式簡單說明】

【0011】

圖 1A 至圖 1F 為本發明之第一實施例的半導體元件的製造方法的剖面示意圖。

圖 2 為本發明之第二實施例的半導體元件的上視示意圖。

圖 3 為本發明之第三實施例的半導體元件的上視示意圖。

105-11-11

【實施方式】

【0012】 圖 1A 至圖 1F 為本發明之第一實施例的半導體元件的製造方法的剖面示意圖。

【0013】 請先參照圖 1F，本實施例提供一種半導體元件 1，包括：基底 100、至少一感測器 102、介電層 104、至少一光導管結構 124a、至少一焊墊 122、遮蔽層 120 以及保護層 126。基底 100 具有第一區 R1 與第二區 R2。感測器 102 位於第一區 R1 的基底 100 中。介電層 104 位於第一區 R1 與第二區 R2 的基底 100 上。光導管結構 124a 位於第一區 R1 的介電層 104 中。光導管結構 124a 對應於感測器 102。焊墊 122 位於第二區 R2 的介電層 104 中。遮蔽層 120 位於介電層 104 上。遮蔽層 120 配置在光導管結構 124a 的周圍且環繞光導管結構 124a。保護層 126 位於遮蔽層 120 上。焊墊 120 上方的介電層 104b、遮蔽層 120 以及保護層 126 中具有至少一焊墊開口 50，以暴露對應的焊墊 122 的頂面。遮蔽層 120 配置在焊墊開口 50 的周圍且環繞焊墊開口 50。

【0014】 值得一提的是，光導管結構 124a 可用以過濾光導管結構 124a 上方的光，其僅允許特定波長的光通過光導管結構 124a 到達感測器 102 的表面。而本實施例利用遮蔽層 120 配置在光導管結構 124a 的周圍且環繞光導管結構 124a，其可阻擋光導管結構 124a 上方以外的光（亦即散射光線）。因此，本實施例便可降低干擾現象的產生，以降低光導管結構 124a 下方的感測器 102 所接收到的雜訊，進而提高影像解析度。

105-11-11

【0015】此外，本實施例亦利用遮蔽層 120 配置在焊墊開口 50 的周圍且環繞焊墊開口 50，因此，焊墊開口 50 周圍的遮蔽層 120 配置在保護層 126 與介電層 104b 之間。相較於濾光材料層 124b，由於遮蔽層 120 與保護層 126 的熱膨脹係數較為接近，所以，在經過形成焊墊開口 50 的蝕刻製程或是後續熱處理製程時，本實施例較不容易產生保護層 126 的分層的問題。

【0016】以下段落將說明上述實施例的半導體元件 1 的製造方法，其步驟如下所示。

【0017】請參照圖 1A，提供基底 100。基底 100 具有第一區 R1 與第二區 R2。基底 100 可例如是具有第一導電型的半導體基底，例如 P 型基底。半導體基底的材料例如是選自於由 Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs 與 InP 所組成的群組中的至少一種材料。在一實施例中，第一區 R1 可例如是畫素陣列區(pixel array region)；而第二區 R2 可例如是周邊區 (periphery region)。

【0018】接著，形成感測器 102 於第一區 R1 的基底 100 中。在一實施例中，感測器 102 可例如是感光二極體 (photodiode)、電晶體 (MOSFET) 或其組合。

【0019】之後，形成介電層 104 於第一區 R1 與第二區 R2 的基底 100 上。介電層 104 的材料可例如是氧化矽、硼磷矽玻璃 (BPSG) 或其組合，其形成方法可例如是化學氣相沈積法。

【0020】然後，依序形成閘極 106a、106b 以及金屬內連線 108a、108b 於第一區 R1 的介電層 104 中。感測器 102 位於閘極 106a、

105-11-11

106b 之間的基底 100 中。具體而言，閘極 106a、106b 以及金屬內連線 108a、108b 的形成方法其步驟如下。首先，形成閘極 106a、106b 於第一區 R1 的基底 100 上。再形成介電層 104a 覆蓋閘極 106a、106b 以及感測器 102 的表面。接著，於第一區 R1 的介電層 104a 中形成兩個接觸窗開口，所述接觸窗開口分別暴露閘極 106a、106b 的表面（未繪示）。之後，將導體材料填入所述接觸窗開口，以形成接觸插塞 110a、110b。接著，於介電層 104a 上形成圖案化導體層 112a、112b。圖案化導體層 112a 電性連接至接觸插塞 110a；圖案化導體層 112b 電性連接至接觸插塞 110b。然後，形成介電層 104b 覆蓋圖案化導體層 112a、112b 以及介電層 104a 的表面。之後，依照上述接觸插塞 110a、110b 以及圖案化導體層 112a、112b 的形成方法依序形成接觸插塞 114a、114b、圖案化導體層 116a、116b 以及接觸插塞 118a、118b。

【0021】在一實施例中，閘極 106a、106b 可例如是轉移閘。在一實施例中，閘極 106a、106b 的材料可例如是摻雜多晶矽、非摻雜多晶矽或其組合，其形成方法可利用化學氣相沈積法來形成。在一實施例中，金屬內連線 108a、108b 的材料可例如是鈦 (Ti)、氮化鈦 (TiN)、氮化鉭 (TaN)、鎢 (W)、鈦鎢 (TiW)、鋁 (Al)、銅 (Cu) 或其組合。接觸插塞 110a、110b、114a、114b、118a、118b 的材料與圖案化導體層 112a、112b、116a、116b 的材料可以相同，亦或可以不同。金屬內連線 108a、108b 的形成方法可例如是物理氣相沈積法或化學氣相沈積法。

105-11-11

【0022】接著，形成焊墊 122 於第二區 R2 的介電層 104 中。焊墊 122 的形成方法與圖案化導體層 116a、116b 的形成方法相似，於此便不再贅述。在一實施例中，焊墊 122 與圖案化導體層 116a、116b 可同時形成。但本發明不以此為限，在其他實施例中，可先形成焊墊 122，而後形成圖案化導體層 116a、116b。反之，亦可先形成圖案化導體層 116a、116b，而後形成焊墊 122。在一實施例中，焊墊 122 的材料可例如是鎢、鋁、銅或其組合，其形成方法可例如是物理氣相沈積法或化學氣相沈積法。

【0023】之後，形成遮蔽層 120 於介電層 104 上。遮蔽層 120 具有開口 10 以及多個開口 20。開口 10 配置於金屬內連線 108a、108b 之間且對應於感測器 102。開口 20 配置於第二區 R2 的介電層 104 上。在一實施例中，遮蔽層的材料包括金屬。所述金屬可例如是鎢、鋁、銅或其組合，其形成方法可例如是物理氣相沈積法或化學氣相沈積法。在一實施例中，遮蔽層的厚度可例如是 1 nm 至 1,000 nm。

【0024】請參照圖 1B，以遮蔽層 120 為罩幕，移除部分介電層 104，以形成光導管開口 30。雖然圖 1B 中的光導管開口 30 的底面與基底 100 的表面之間具有部分介電層 104a，但本發明不限於此。在其他實施例中，光導管開口 30 可暴露出基底 100 的表面(亦即感測器 102 的表面)。在一實施例中，移除部分介電層 104 的方法可例如是乾式蝕刻法。乾式蝕刻法可例如是反應性離子蝕刻法(RIE)。在一實施例中，光導管開口 30 的底面與基底 100 的表面

105-11-11

之間的高度 H 可例如是 1 nm 至 10,000 nm。

【0025】 請參照圖 1C，形成濾光材料層 124 於介電層 104 上。濾光材料層 124 填入開口 10、開口 20 以及光導管開口 30 以及且覆蓋遮蔽層 120 的表面。在一實施例中，濾光材料層 124 的材料可例如是聚合物（Polymer）。在一實施例中，濾光材料層 124 的材料的折射率與介電層 104 的折射率不同。濾光材料層 124 的形成方法可例如是旋轉塗佈（spin on coating）法或化學氣相沉積法。

【0026】 請參照圖 1D，移除部分濾光材料層 124，以暴露遮蔽層 120 的表面。此時，填入開口 10 以及光導管開口 30 中的濾光材料層 124a 可視為光導管結構 124a。如圖 1D 所示，遮蔽層 120 配置在光導管結構 124a 的周圍且環繞光導管結構 124a，其可阻擋光導管結構 124a 上方以外的光（亦即散射光線）。因此，本實施例便可降低干擾現象的產生，以降低光導管結構 124a 下方的感測器 102 所接收到的雜訊，進而提高影像解析度。在一實施例中，光導管結構 124a 的頂面與遮蔽層 120 的頂面實質上共平面。在其他實施例中，光導管結構 124a 的頂面與遮蔽層 120 的頂面亦可具有實際製程上的些微高度差異。在一實施例中，移除部分濾光材料層 124 的方法可例如是化學機械研磨法（CMP）。

【0027】 請參照圖 1E，依序形成保護層 126 以及罩幕層 128 於遮蔽層 120 上。罩幕層 128 具有開口 40。開口 40 對應於其下方的焊墊 122。在一實施例中，保護層 126 的材料包括低溫材料層。低溫材料層可例如是氮化矽（SiN）、氧化矽（SiO）、氧化鉭（TaO）或

105-11-11

其組合。保護層 126 的形成方法可例如是化學氣相沈積法。在一 實施例中，罩幕層 128 的材料可例如是光阻、氮化物或其組合， 其形成方法可例如是化學氣相沈積法。

【0028】請同時參照圖 1E 與圖 1F，以罩幕層 128 為罩幕，移除 部分保護層 126、部分遮蔽層 120 以及部分介電層 104，以形成焊 墊開口 50。焊墊開口 50 暴露焊墊 122 的表面。之後，移除罩幕層 128。由圖 1F 可知，遮蔽層 120 配置在焊墊開口 50 的周圍且環繞 焊墊開口 50。另外，焊墊開口 50 周圍的遮蔽層 120 亦配置在保護 層 126 與介電層 104b 之間。相較於濾光材料層 124b，由於遮蔽層 120 與保護層 126 的熱膨脹係數較為接近，所以，在經過焊墊開口 50 的蝕刻製程或是後續熱處理製程時，本實施例較不容易產生保 護層 126 的分層的問題。在一實施例中，移除部分保護層 126、部 分遮蔽層 120 以及部分介電層 104 的方法可例如是乾式蝕刻法。 乾式蝕刻法可例如是反應性離子蝕刻法。

【0029】圖 2 為本發明之第二實施例的半導體元件的上視示意圖。

【0030】請參照同時參照圖 1F 與圖 2，在一實施例中，圖 2 可視 為是圖 1F 的上視示意圖。為圖面清楚起見，在圖 2 中僅繪示出基 底 100、焊墊 122、遮蔽層 120 以及畫素陣列區 200。其他構件的 連接關係請參照上述段落，於此便不再贅述。本實施例之半導體 元件 2，包括：基底 100、焊墊 122、遮蔽層 120 以及畫素陣列區 200。基底 100 具有第一區 R1 與第二區 R2。畫素陣列區 200 位於 第一區 R1 的基底 100 上。焊墊 122 位於第二區 R2 的基底 100 上。

105-11-11

遮蔽層 120 具有焊墊開口 50，焊墊開口 50 暴露對應的焊墊 122 的頂面。具體來說，遮蔽層 120 包括第一部分 120a 與第二部分 120b。在一實施例中，第一部分 120a 可例如是環形結構，其環繞焊墊開口 50。第二部分 120b 可例如是多個矩形結構，其排列成陣列。所述矩形結構環繞第一部分 120a。但本發明不以此為限，在其他實施例中，第二部分 120b 可例如多個圓形結構、多邊形結構或其組合。在一實施例中，第一部分 120a 與第二部分 120b 互不接觸。此外，在一些實施例中，焊墊 122 可例如是一個或多個焊墊 122。焊墊開口 50 可例如是一個或多個焊墊開口 50。第一部分 120a 可例如是一個或多個第一部分 120a。第二部分 120b 可例如是一個或多個第二部分 120b。

【0031】圖 3 為本發明之第三實施例的半導體元件的上視示意圖。

【0032】請參照圖 3，圖 3 與圖 2 基本上相似，兩者不同之處在於：圖 3 的遮蔽層 120 的第一部分與第二部分互相接觸，以形成一整個遮蔽層 120。而圖 3 的遮蔽層 120 亦配置在焊墊開口 50 的周圍且環繞焊墊開口 50，以解決保護層分層的問題。

【0033】綜上所述，本發明藉由遮蔽層環繞光導管結構，以遮蔽光導管結構上方以外的光（亦即散射光線）。因此，本發明便可降低干擾現象的產生，以降低 CMOS 型影像感測器所接收到的雜訊，進而提高影像解析度。另外，本發明亦利用遮蔽層環繞焊墊開口，其可解決由於熱處理製程而導致保護層分層的問題。

【0034】雖然本發明已以實施例揭露如上，然其並非用以限定本

105-11-11

發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

【符號說明】

【0035】

1、2、3：半導體元件	120：遮蔽層
10、20、40：開口	120a：第一部分
30：光導管開口	120b：第二部分
50：焊墊開口	122：焊墊
100：基底	124、124b：濾光材料層
102：感測器	124a：光導管結構
104、104a、104b：介電層	126：保護層
106a、106b：閘極	128：罩幕層
108a、108b：金屬內連線	200：畫素陣列區
110a、110b、114a、114b、	H：高度
118a、118b：接觸插塞	R1：第一區
112a、112b、116a、116b：	R2：第二區
圖案化導體層	

【發明申請專利範圍】

【第1項】 一種半導體元件，包括：

一基底，具有一第一區與一第二區；

至少一感測器，位於該第一區的該基底中；

一介電層，位於該第一區與該第二區的該基底上；

至少一光導管結構，位於該第一區的該介電層中，其中該光導管結構對應於該感測器；

至少一焊墊，位於該第二區的該介電層中；

一遮蔽層，位於該介電層上，其中該遮蔽層環繞該光導管結構；以及

一保護層，位於該遮蔽層上，其中該焊墊上方的該介電層、該遮蔽層以及該保護層中具有至少一焊墊開口，以暴露對應的該焊墊的頂面。

【第2項】 如申請專利範圍第1項所述的半導體元件，其中該遮蔽層環繞該焊墊開口。

【第3項】 如申請專利範圍第1項所述的半導體元件，其中該光導管結構的頂面與該遮蔽層的頂面實質上共平面。

【第4項】 如申請專利範圍第1項所述的半導體元件，其中該光導管結構的材料包括一濾光材料，其中該濾光材料的折射率與該介電層的折射率不同。

【第5項】 如申請專利範圍第4項所述的半導體元件，其中該濾光材料包括聚合物（Polymer）。

【第6項】 如申請專利範圍第1項所述的半導體元件，其中該遮蔽層的材料包括一金屬，該金屬包括鎢 (W)、鋁 (Al)、銅 (Cu) 或其組合。

【第7項】 如申請專利範圍第1項所述的半導體元件，其中該保護層的材料包括一低溫材料層，該低溫材料層包括氮化矽 (SiN)、氧化矽 (SiO)、氧化鉭 (TaO) 或其組合。

【第8項】 如申請專利範圍第1項所述的半導體元件，其中該第一區為畫素陣列區，該第二區為周邊區。

【第9項】 一種半導體元件的製造方法，包括：

提供一基底，該基底具有一第一區與一第二區；

形成至少一感測器於該第一區的該基底中；

形成一介電層於該第一區與該第二區的該基底上；

形成至少一光導管結構於該第一區的該介電層中，其中該光導管結構對應於該感測器；

形成至少一焊墊於該第二區的該介電層中；

形成一遮蔽層於該介電層上，其中該遮蔽層環繞該光導管結構；以及

形成一保護層於該遮蔽層上，其中該焊墊上方的該介電層、該遮蔽層以及該保護層中具有至少一焊墊開口，以暴露對應的該焊墊的頂面。

【第10項】 如申請專利範圍第9項所述的半導體元件的製造方法，其中形成該光導管結構於該第一區的該介電層中的方法包括：

形成該遮蔽層於該介電層上，其中該遮蔽層具有至少一第一開口且對應於該感測器；

以該遮蔽層為罩幕，移除部分該介電層，以形成一光導管開口；

形成一濾光材料層於該介電層上，以填入該光導管開口且覆蓋該遮蔽層；以及

移除部分該濾光材料層，以暴露該遮蔽層的表面。

【第11項】如申請專利範圍第10項所述的半導體元件的製造方法，其中移除部分該濾光材料層的方法包括化學機械研磨法。

【第12項】如申請專利範圍第10項所述的半導體元件的製造方法，其中該光導管開口暴露該基底的表面。

【第13項】如申請專利範圍第10項所述的半導體元件的製造方法，其中該光導管開口的底面與該基底的表面之間具有部分該介電層。

【第14項】如申請專利範圍第9項所述的半導體元件的製造方法，在形成該光導管結構於該第一區的該介電層中之前，更包括：形成至少兩個金屬內連線於該第一區的該介電層中，使得該光導管結構位於該些金屬內連線之間。

【第15項】如申請專利範圍第9項所述的半導體元件的製造方法，其中形成該焊墊開口的方法包括：

形成一罩幕層於該保護層上，該罩幕層具有至少一第二開口，該第二開口對應於該焊墊；以及

以該罩幕層為罩幕，移除部分保護層、部分遮蔽層以及部分介電層，以暴露該焊墊的表面。

【第16項】如申請專利範圍第9項所述的半導體元件的製造方法，其中該保護層的材料包括一低溫材料層，該低溫材料層包括氮化矽（SiN）、氧化矽（SiO）、氧化鉭（TaO）或其組合。

【第17項】一種半導體元件，包括：


一介電層，位於一基底上；
多個焊墊，位於該介電層中；
一遮蔽層，位於該介電層上；以及
一保護層，位於該遮蔽層上，其中該些焊墊上方的該介電層、該遮蔽層以及該保護層中具有多個焊墊開口，以暴露對應的該些焊墊的頂面。

【第18項】如申請專利範圍第17項所述的半導體元件，其中該遮蔽層具有多個第一部分與一第二部分，該些第一部分分別環繞該些焊墊開口，而該第二部分環繞該些第一部分。


【第19項】如申請專利範圍第18項所述的半導體元件，其中該些第一部分與該第二部分互相接觸或是互不接觸。

【第20項】如申請專利範圍第17項所述的半導體元件，其中該遮蔽層的材料包括一金屬，該金屬包括鎢（W）、鋁（Al）、銅（Cu）或其組合。


【發明圖式】




【圖1A】




【圖1B】




【圖1C】



【圖1D】




【圖1E】




1

【圖1F】



【圖2】



【圖3】