

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：94140469

※申請日期：94.11.17

※IPC 分類：H01L 29/786 (2006.01)

一、發明名稱：(中文/英文)

薄膜電晶體的製作方法/

METHOD FOR MANUFACTURING THIN FILM TRANSISTORS

二、申請人：(共1人)

姓名或名稱：(中文/英文)

財團法人工業技術研究院/

INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE

代表人：(中文/英文)

林信義/LIN, HSIN-I

住居所或營業所地址：(中文/英文)

新竹縣竹東鎮中興路4段195號/

195, SEC. 4, CHUNG HSING ROAD, CHUTUNG, HSINCHU, TAIWAN

31040

國籍：(中文/英文)

中華民國/R.O.C.

三、發明人：(共3人)

姓名：(中文/英文)

1. 鄭華琦/CHENG, HUA-CHI

2. 李正中/LEE, CHENG-CHUNG

3. 蕭名男/HSIAO, MING-NAN

國籍：(中文/英文)

1. 中華民國/R.O.C.

2. 中華民國/R.O.C.

I290371

3. 中華民國/R.O.C.

四、聲明事項：

主張專利法第二十二條第二項 第一款或 第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

國家：美國；申請日：2005年6月16日；申請案號：US 11/154,226

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係有關於薄膜電晶體 (thin film transistor, TFT), 尤其是關於一種製作薄膜電晶體的方法。

【先前技術】

平面(flat panel)電子顯示器在許多電子媒介已愈來愈普及, 因為此種顯示器有彈性(flexibility)、輕巧(lightweight)、和堅固(mechanically robust)的特色。平面電子顯示器的這些潛能和塑膠基板上的其他裝置已經大幅投注在有關新材質與改善製作薄膜電晶體之製程上的研究。

隨著薄膜電晶體之主動元件應用的多元化要求, 具備低溫成膜、對基板低選擇性、與直接圖案化是薄膜電晶體在應用上具競爭性製程的基本條件。除此之外, 此主動元件需提供簡單且同時適用於玻璃基板及塑膠基板的應用, 來達到可大面積且低成本製作的優勢。

近年來, 以液相成膜方法去製作薄膜電晶體, 來精確控制材料成分並滿足低溫製程、高薄膜品質且成本低廉的要求, 已開始逐漸成為主流。

通常, 薄膜電晶體可分為兩類的結構, 逆交錯型(inverted staggered)和交錯型(co-planar)。如第一圖所示,

交錯型的薄膜電晶體結構在主動通道層(active channel layer)101 的頂部具有一閘極電極(gate electrode)。相反的，反交錯型的薄膜電晶體結構在閘極電極的頂部具有一主動通道層 201，如第二圖所示。

這些傳統薄膜電晶體通常是由一層薄的非晶系的矽(amorphous Si, a-Si)或是多晶矽(polycrystalline Si, poly-Si)形成的。一般是以濺鍍(sputtering)或化學蒸鍍(chemical vaporization deposition, CVD)來製作非晶系薄膜，而以低壓化學蒸鍍(low-pressure CVD, LPCVD)來製作多晶矽薄膜。化學蒸鍍或是低壓化學蒸鍍的蒸鍍溫度皆相當高。利用化學蒸鍍的蒸鍍溫度大約在 350°C。利用低壓化學蒸鍍的蒸鍍溫度則在 500-650°C 的範圍內。此不僅在能源耗費上很高，並且在面板基板(panel substrate)的選擇和面板大小(panel size)的應用上，都有相當的限制性。

為了符合低溫製程的需求，利用化學溶液(chemical solution)製作薄膜電晶體的方法因應而生。在 1997 年，Dimidrakopoulos 等人在美國專利 5,946,551 號的文獻裡，揭露了使用有機半導體材料來製作薄膜電晶體的主動層。此有機薄膜電晶體的缺點是它的性能，例如開啟電流 I_{on} 和關閉電流 I_{off} 時的負載遷移率(carrier mobility)和比率(ratio)，比無機薄膜電晶體差。

在 1999 年，Gan 等人在美國專利 6,225,149 號的文獻裡，揭露了使用特性較好的 CdS 或 CdSe 之無機半導體材料作為薄膜電晶體的主動層。此技術首先以一化學浸浴沉積(chemical bath deposition, CBD)法將薄膜電晶體的主動層沉積。然後，利用黃光和蝕刻製程，將主動半導體層(active semiconductor layer)圖案化(patterned)。此種薄膜電晶體的製造方法需要一道在 400°C 的退火步驟(annealing step)。並且，其製程中由於參與了毒性的材料(toxic material)，在應用上限制較多。

為了符合可撓式基板(flexible substrate)之低溫製程，以及維持與非晶系的矽有同等效能的需求，Carcia 等人在 2003 年之 “Appl. Phys. Lett., Vol. 82, No. 7, 117” 的文獻裡，提出了 ZnO 以傳統真空鍍覆(rf magnetron sputtering)於系晶片製成薄膜電晶體元件的方法。雖然低溫溶液沉積 ZnO 之相關研究已逐漸受重視，目前仍處於半導體特性研究階段，該方法實際應用於製作薄膜電晶體元件則未見著墨。

根據低溫需求與環保的考量，未來製作薄膜電晶體元件的材料相信會著眼於多元金屬氧化物(metal oxides)和高介電常數材料(high dielectric constant material)上。薄膜元件製作的材料將扮演一個重要的角色，並且將會導技術發展的方向。

【發明內容】

本發明克服上述傳統以矽為基礎之薄膜電晶體的缺點。其主要目的為提供一種製作薄膜電晶體的方法。此薄膜電晶體的製作方法包含在一基板上，形成一閘極電極、一閘極絕緣層 (insulator)、一主動通道 (active channel)、一汲極電極 (drain electrode) 和一流極電極 (source electrode)。此製作方法可應用在逆交錯型和交錯型的薄膜電晶體結構。逆交錯型和交錯型之薄膜電晶體結構的製作方法分別載述於兩個較佳實施例裡。

本發明強調使用金屬氧化物或 II-VI 化合物半導體 (compound semiconductor) 和低溫化學浸浴沉積，來形成主動層。在化學浸浴沉積的過程裡，經由控制溶液溫度與酸鹼值 (PH 值)，主動通道層選擇性地被沉積在浸浴於溶液裡的基板上。被沉積之薄膜的性質可以藉由變化此薄膜元件的組合適當地被調整。經由此化學浸浴沉積法選擇性地沉積，得以完成此主動通道層的圖案化。

本發明沉積之溶液溫度範圍為 20°C-90°C。低溫的沉積溫度容許使用可撓式基板，例如塑膠基板。並且具有無基板大小的適用限制、低製造成本和環境安全等優點。甚且，如果同時處理多個面板，則可大幅降低製造成本。

茲配合下列圖示、實施例之詳細說明及申請專利範圍，將上述及本發明之其他目的與優點詳述於後。

【實施方式】

本發明之第一實施例裡，說明逆交錯型薄膜電晶體的製作。此逆交錯型薄膜電晶體的製作方法包括在基板上形成一閘極電極、一閘極絕緣體、一主動通道層、一汲極電極和一流極電極。第三 A 圖-第三 D 圖說明根據本發明之交錯型薄膜電晶體的製作流程。第三 A 圖為逆交錯型薄膜電晶體結構的一個剖面示意圖，此薄膜電晶體之基板上備有一閘極電極、一絕緣體、一主動通道、一汲極電極和一流極電極。

第三 A 圖中包含下列的製作步驟。(a1)沉積一第一導體層和圖案化此第一導體層，以形成一閘極電極 302 於一基板 301 上。(a2)在閘極電極 302 和一部分的基板 301 上，沉積和圖案化一高介電常數(high-dielectric-constant)絕緣層 303。(a3)沉積一第二導體層和圖案化此第二導體層，以形成一流極電極 304、一汲極電極 305、連接電路(未示於圖式)，和介於源極電極 304 與汲極電極 305 之間的一開通道(open channel)310。換句話說，一主動通道區域被定義在閘極電極 302 之上，和介於源極電極 304 與汲極電極 305 之間。

第三 B 圖為第三 A 圖之薄膜電晶體經表面處理後的一個剖面示意圖。第三 B 圖中包含下列的製作步驟。沉積和圖案化一光阻層 306，以形成一開區域 320 於開通道的頂部，並且作一表面處理，以增加至開區域 320 上表面之接續層的附著性。此表面處理可以是電漿蝕刻(plasma etching)或是利用化學反應(chemical reaction)方法，植入觸媒奈米粒(nanostructure catalyst)於此開表面(open channel)。

第三 C 圖為第三 B 圖之薄膜電晶體經成長一化學浸浴沉積膜後的一個剖面示意圖。第三 B 圖中包含下列的製作步驟。利用一低溫溶液方法，選擇性地形成一主動通道層 307 於光阻層 306 之開區域的上方，其中此主動通道層 307 覆蓋該源極電極 304 與該汲極電極 305。最後，本發明剝除(strip)光阻層 306 並清洗(clean)主動通道層 307，如第三 D 圖所示。

本發明之第二實施例裡，說明交錯型薄膜電晶體的製作。第四 A 圖-第四 D 圖說明此交錯型薄膜電晶體的製作流程。此交錯型薄膜電晶體的製作方法包括光阻層圖案化、表面處理、化學浸浴沉積薄膜成長、光阻層剝除、沉積與圖案化一絕緣層，以及汲極電極、源極電極與閘極電極的形成。

printing)、微接觸(micro contact)印刷、旋轉塗佈(spin coating)等技術。這些導體層的材料可從銀(Ag)、銅(Cu)、金(Au)、鉬(Mo)、鉻(Cr)、鋁(Al)、鎢(W)、鎳(Ni)、鉑(Pt)材料或電阻值小於 $10^{-6}\Omega\text{-cm}$ 之導電性高分子薄膜，或上述混合物中選出。

絕緣層(閘極絕緣層)的製作方法有多種，包括利用陽極處理(anodisation process)、電漿強化化學蒸鍍(plasma enhanced CVD)、真空鍍覆、電子槍沉積(e-gun deposition)、噴墨印刷、微接觸印刷、旋轉塗佈等技術。絕緣層可以是無機或有機類材料或其多層結構；其中無機類涵蓋 SiO_2 、 SiN_x 、 Al_2O_3 、 Ta_2O_5 。有機類材料涵蓋 PI(polyimide)、壓克力系(Poly acrylate)材料。由於本發明採用低溫處理過程，基板材料可以是矽晶片(silicon wafer)、玻璃基板或可撓式基板。

本發明的製作方法強調使用金屬氧化物或 II-VI 化合物半導體和低溫化學浸浴沉積，來形成主動層。金屬氧化物包括，但不限於， ZnO 、 SnO_2 和 TiO_2 。由週期表(periodic table)裡第 II 行和第 VI 行形成的 II-VI 化合物半導體或其他特定元素也有相同的功效。第 II 行和第 VI 行形成的 II-VI 化合物半導體或其他特定元素包括，但不限於，硫(S)、硼(B)、鎂(Mg)、錫(Sn)、鋁(Al)等。被沉積之薄膜的性質可以藉由變化此薄膜元件的組合適當地被

調整。

本發明之實施例已經製造和測試出優良品質的薄膜電晶體。第六圖說明一個具有以化學浸浴沉積而成之 ZnO 主動通道層的典型薄膜電晶體的實驗結果，所示為五個閘極電壓之汲極電流對汲極電壓的曲線圖。從第六圖明顯看出，電晶體的飽和行為(saturation behavior)和合理的驅動能力(driving capability)。

綜上所述，本發明提供一種製作薄膜電晶體的方法。此薄膜電晶體可以是逆交錯型或是交錯型。不論是逆交錯型或是交錯型之薄膜電晶體裡的主動通道層是利用一種低溫的化學浸浴沉積法來形成。製造薄膜電晶體的過程包括主動通道區域的定義、主動通道層的成長和清洗。

惟，以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍。即大凡依本發明申請專利範圍所作之均等變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

【圖式簡單說明】

第一圖為傳統之逆交錯型之薄膜電晶體結構的一個示意圖。

第二圖為傳統之交錯型薄膜電晶體結構的一個示意圖。

第三 A 圖為逆交錯型薄膜電晶體結構的一個剖面示意圖，此薄膜電晶體之基板上備有一閘極電極、一絕緣體、一主動通道、一汲極電極和源源極電極。

第三 B 圖為第三 A 圖之薄膜電晶體經表面處理後的一個剖面示意圖。

第三 C 圖為第三 B 圖之薄膜電晶體經成長一化學浸浴沉積膜後的一個剖面示意圖。

第三 D 圖為本發明之第一實施例之逆交錯型薄膜電晶體的一個剖面示意圖。

第四 A 圖為交錯型薄膜電晶體經光阻圖案化和表面處理後的一個剖面示意圖。

第四 B 圖為第四 A 圖之交錯型薄膜電晶體形成一主動通道層後的一個剖面示意圖。

第四 C 圖為第四 B 圖之交錯型薄膜電晶體經成長一絕緣層後的一個剖面示意圖。

第四 D 圖為本發明之第二實施例之交錯型薄膜電晶體的一個剖面示意圖。

第五圖為化學浸浴沉積過程中的一個裝置。

第六圖根據本發明之 ZnO 薄膜電晶體中，汲極電流對汲極電壓的曲線圖。

【主要元件符號說明】


101 主動通道層	
201 主動通道層	202 邊緣電場方式
301 基板	302 閘極電極
303 絕緣層	304 源極電極
305 汲極電極	306 光阻層
307 主動通道層	
401 基板	402 光阻
403 主動通道層	404 絕緣層
405 源極電極	406 汲極電極
407 閘極電極	

五、中文發明摘要：


本發明提供一種製作薄膜電晶體的方法，可應用在逆交錯型和交錯型的薄膜電晶體結構。製作逆交錯型薄膜電晶體的方法包括在一基板上，形成一閘極電極、一閘極絕緣層、一主動通道、一汲極電極和一源極電極。此方法強調使用金屬氧化物或 II-VI 化合物半導體和低溫化學浸浴沉積，來形成主動層。在化學浸浴沉積的過程裡，經由控制溶液溫度與 PH 值，主動通道層選擇性地被沉積在浸浴於溶液裡的基板上。本發明的優點包括低的沉積溫度、有選擇性沉積、無基板大小的適用限制和低製造成本。低的沉積溫度容許使用可撓式基板，例如塑膠基板。

六、英文發明摘要：


A method for manufacturing TFTs is provided. It can be applied to both inverted staggered and co-planar TFT structures. The manufacturing method for the staggered TFT includes the formation of a gate electrode, a gate insulator, an active channel layer, a drain electrode, and a source electrode on a substrate. It emphasizes the use of metal oxides or II-VI compounds semiconductors and low-temperature CBD process to form the active channel layer. In a CBD process, the active channel layers are selectively deposited on the substrates immersed in the solution through controlling solution temperature and PH value. The invention offers the advantages of low deposition temperature, selective deposition, no practical limit of panel size, and low fabrication cost. Its low deposition temperature allows the use of flexible substrates, such as plastic substrates.




第一圖 (習知技術)




第二圖 (習知技術)




第三A圖




第三B圖




第三C圖




第三D圖




第四A圖




第四B圖




第四C圖



第四D圖



第五圖



第六圖

七、指定代表圖：

(一)本案指定代表圖為：第(三D)圖。

(二)本代表圖之元件符號簡單說明：

301 基板	302 閘極電極
303 絕緣層	304 源極電極
305 汲極電極	306 光阻層
307 主動通道層	

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

第四 A 圖為交錯型薄膜電晶體經光阻圖案化和表面處理後的一個剖面示意圖。第四 A 圖中包含下列的製作步驟。(a1)沉積與圖案化一光阻 402，在基板 401 上露出(expose)一主動通道。(a2)作一表面處理，以增加至露出的(exposed)主動通道上之接續的主動通道層的附著性。此表面處理可以是電漿蝕刻或是利用化學反應(chemical reaction)方法，植入觸媒奈米粒於此露出的表面。

第四 B 圖為第四 A 圖之交錯型薄膜電晶體形成一主動通道層後的一個剖面示意圖。第四 B 圖中包含下列的製作步驟。利用一低溫溶液方法，選擇性地形成一主動通道層 403 於光阻 402 之露出主動通道的上方;以及剝除光阻 402 並清洗此主動通道層 403。

第四 C 圖為第四 B 圖之交錯型薄膜電晶體經成長一絕緣層後的一個剖面示意圖。第四 C 圖中包含下列的製作步驟。沉積與圖案化一高介電常數絕緣層 404，以覆蓋該主動通道層 403。

第四 D 圖為第四 C 圖之交錯型薄膜電晶體，再形成汲極電極、源極電極與閘極電極的一個剖面示意圖。第四 D 圖也是本發明之第二實施例之交錯型薄膜電晶體的一個完成的剖面示意圖。第四 D 圖中包含下列的製作步驟。(d1)利用一黃光製程的(photographic)技術，沉積和圖

案化一導體層，以形成一源極電極 405、一汲極電極 406、一閘極電極 407 和連接電路(未示於圖式)，其中此源極電極 405 與汲極電極 406 覆蓋該主動通道層 403。

根據本發明，形成此主動通道層的低溫溶液法是一種化學浸浴沉積過程。在化學浸浴沉積的過程裡，經由控制溶液溫度與 PH 值，主動通道層選擇性地被沉積在浸浴於溶液裡的基板上。第五圖為化學浸浴沉積過程中的一個裝置。溶液溫度範圍為 20°C-90°C，PH 值的範圍為 6-12。此化學浸浴沉積過程中，用來沉積 ZnO 薄膜的無電鍍液(electrodeless solution)是濃度 0.01-0.2M 之硝酸鋅水溶液 $Zn(NO_3)_2$ 和濃度 0.01-0.1 之硼化二甲基胺(dimethylamineborane, DMAB)水溶液的混合。

經此化學浸浴沉積過程後，將鍍著完成的主動通道層以 DI 水沖洗 1 分鐘，再以氮氣(nitrogen gas)吹乾，並於熱盤(hot plate)上以 105°C 烘烤(baking) 5 分鐘。噴墨印刷(inkjet printing)、微接觸(micro contact)印刷、旋轉塗佈(spin coating)等可用來製作其他導體層，例如源極電極、汲極電極、閘極電極和連接電路。

製作其他導體層(例如源極電極、汲極電極、閘極電極和連接電路)包括利用，但不限於，電著(electroplating)、無電鍍(electrodeless)、噴墨印刷(inkjet

十、申請專利範圍：

1. 一種製作薄膜電晶體的方法，包含下列步驟：

沉積一第一導體層且圖案化該第一導體層，以形成一開極電極於一基板上；

沉積和圖案化一高介電常數絕緣層於該開極電極和一部分的該基板上；

沉積一第二導體層且圖案化此第二導體層，以形成一源極電極、一汲極電極、連接電路，和介於該源極電極與該汲極電極之間的一開通道；

沉積和圖案化一光阻層，以形成一開區域於該開通道的頂部，並且作一表面處理，以增加至該開區域上表面之接續層的附著性；

利用一低溫溶液方法，選擇性地形成一主動通道層於該光阻層之該開區域的上方，其中該主動通道層覆蓋該源極電極與該汲極電極；以及

剝除該光阻層並清洗該主動通道層。

2. 如申請專利範圍第1項所述之製作薄膜電晶體的方法，其中該低溫溶液法是一種化學浸浴沉積過程，且該化學浸浴沉積的過程係由溶液溫度與酸鹼值來控制。
3. 如申請專利範圍第2項所述之製作薄膜電晶體的方法，其中該溶液溫度的範圍為 20°C - 90°C ，該酸鹼值的範圍為6-12。
4. 如申請專利範圍第1項所述之製作薄膜電晶體的方法，其中該主動通道層係選自金屬氧化物和化合物半導體

的群裡。

5. 如申請專利範圍第4項所述之製作薄膜電晶體的方法，其中該金屬氧化物係選自 ZnO、SnO₂ 和 TiO₂。
6. 如申請專利範圍第4項所述之製作薄膜電晶體的方法，其中該化合物半導體係II-VI化合物半導體。
7. 如申請專利範圍第4項所述之製作薄膜電晶體的方法，其中該化合物半導體係選自硫、硼、鎂、錫、鋁的群裡。
8. 如申請專利範圍第1項所述之製作薄膜電晶體的方法，其中該基板係一矽晶片、或一玻璃基板或一可撓式基板。
9. 如申請專利範圍第1項所述之製作薄膜電晶體的方法，其中該第一導體層和該第二導體層的材料係選自銀、銅、金、鈾、鉻、鋁、鎢、鎳和鉑的群裡。
10. 如申請專利範圍第1項所述之製作薄膜電晶體的方法，其中該第一導體層和該第二導體層有一小於 $10^{-6}\Omega\text{-cm}$ 之電阻值。
11. 如申請專利範圍第1項所述之製作薄膜電晶體的方法，其中該第一導體層和該第二導體層的製作方法係選自電著、無電鍍、噴墨印刷、微接觸印刷和旋轉塗佈的群裡。
12. 如申請專利範圍第1項所述之製作薄膜電晶體的方法，其中該絕緣層的形成係選自陽極處理、電漿強化化學蒸鍍、真空鍍覆、電子槍沉積、噴墨印刷、微接觸印刷、旋轉塗佈之其中一種方法。

13. 如申請專利範圍第1項所述之製作薄膜電晶體的方法，其中該絕緣層的材料係選自SiO₂、SiN_x、Al₂O₃、Ta₂O₅、polyimide和壓克力系材料的群裡。
14. 如申請專利範圍第1項所述之製作薄膜電晶體的方法，其中該表面處理是以電漿蝕刻或是利用化學反應方法之其中之一。
15. 一種製作薄膜電晶體的方法，包含下列步驟：
沉積與圖案化一光阻，以在一基板上露出一主動通道，並作一表面處理，以增加至該露出的主動通道上之接續的主動通道層的附著性；
利用一低溫溶液方法，選擇性地形成一主動通道層於該光阻之該露出主動通道的上方；
剝除該光阻並清洗該主動通道層；
沉積與圖案化一高介電常數絕緣層，以覆蓋該主動通道層；以及
利用一黃光製程的技術，沉積和圖案化一導體層，以形成一源極電極、一汲極電極、一閘極電極和連接電路，其中該源極電極與該汲極電極覆蓋該主動通道層。
16. 如申請專利範圍第15項所述之製作薄膜電晶體的方法，其中該低溫溶液法是一種化學浸浴沉積過程，且該化學浸浴沉積的過程係由溶液溫度與酸鹼值來控制。
17. 如申請專利範圍第16項所述之製作薄膜電晶體的方法，其中該溶液溫度的範圍為20°C-90°C，該酸鹼值的範圍為6-12。

18. 如申請專利範圍第 15 項所述之製作薄膜電晶體的方法，其中該主動通道層係選自金屬氧化物和化合物半導體的群裡。
19. 如申請專利範圍第 18 項所述之製作薄膜電晶體的方法，其中該金屬氧化物係選自 ZnO、SnO₂ 和 TiO₂。
20. 如申請專利範圍第 18 項所述之製作薄膜電晶體的方法，其中該化合物半導體係 II-VI 化合物半導體。
21. 如申請專利範圍第 18 項所述之製作薄膜電晶體的方法，其中該化合物半導體係選自硫、硼、鎂、錫、鋁的群裡。
22. 如申請專利範圍第 15 項所述之製作薄膜電晶體的方法，其中該基板係一矽晶片、或一玻璃基板或一可撓式基板。
23. 如申請專利範圍第 15 項所述之製作薄膜電晶體的方法，其中該絕緣層的形成係選自陽極處理、電漿強化化學蒸鍍、真空鍍覆、電子槍沉積、噴墨印刷、微接觸印刷、旋轉塗佈之其中一種方法。
24. 如申請專利範圍第 15 項所述之製作薄膜電晶體的方法，其中該絕緣層的材料係選自 SiO₂、SiN_x、Al₂O₃、Ta₂O₅、polyimide 和壓克力系材料的群裡。
25. 如申請專利範圍第 15 項所述之製作薄膜電晶體的方法，其中該表面處理是以電漿蝕刻或是利用化學反應方法之其中之一。