

(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(51) Int. Cl. <sup>7</sup> G02F 1/136	(45) 공고일자 2000년 10월 16일
(21) 출원번호 10-1997-0051286	(11) 등록번호 10-0268008
(22) 출원일자 1997년 10월 06일	(24) 등록일자 2000년 07월 10일
(65) 공개번호 특 1999-0030848	(43) 공개일자 1999년 05월 06일

(73) 특허권자	엘지.필립스 엘시디주식회사    구본준 서울특별시 영등포구 여의도동 20번지엘지.필립스 엘시디주식회사    론 위 라하디락사
(72) 발명자	서울특별시 영등포구 여의도동 20번지 임경남 서울특별시 종로구 송인1동 81번지 박성일 대구광역시 서구 내당3동 922-17 박재용 경기도 군포시 금정동 747-39 두원빌라 8-301 김용권 경기도 안양시 동안구 호계1동 950-55 김정현 경기도 안양시 동안구 호계동 무궁화 한양아파트 108-1102
(74) 대리인	김용인, 심창섭

**심사관 : 조경화**

**(54) 액정표시 소자**

**요약**

본 발명의 액정표시소자는 제1기판 및 제2기판과, 상기한 제1기판 위에 중첩으로 배열되어 화소영역을 정의하는 게이트배선 및 데이터 배선과, 상기한 게이트배선과 데이터배선의 교차점에 형성된 박막트랜지스터와, 화소의 제1영역의 제1절연막 위에 형성된 제1화소전극과, 상기한 기판 전체에 걸쳐 적층된 제2절연막과, 상기한 화소의 제2영역의 제2절연막 위에 형성된 제2화소전극과, 상기한 제2기판에 형성된 컬러필터층과, 상기한 제1기판과 제2기판 사이에 형성된 액정층으로 구성된다. 제1화소전극과 제2화소전극은 서로 다른 캐패시턴스를 형성하여 시야각 특성이 향상된다.

**대표도**

**도2**

**명세서**

**도면의 간단한 설명**

도 1은, 본 발명의 제1실시예에 따른 액정표시소자의 평면도.  
도 2(a)는, 도 1의 A-A'선 단면도.  
도 2(b)는, 도 1의 B-B'선 단면도.  
도 2(c)는, 도 1의 회로도.  
도 3은 제1화소영역과 제2화소영역의 투과도를 나타내는 그래프.  
도 4(a)는, 본 발명의 제2실시예를 나타내는 도면.  
도 4(b)는, 도 4(a)의 회로도.

\*도면의 주요부분에 대한 부호의 설명\*

- 1 : 게이트 배선 2 : 데이터배선  
3 : 게이트 전극 4 : 소스전극  
5 : 드레인전극 7 : 반도체층

- 8 : n<sup>+</sup>층    9 : 화소전극  
 10 : 콘택홀    11 : 제1기판  
 12 : 제2기판    13 : 제1절연막  
 15 : 제2절연막    25 : 컬러필터층  
 30 : 액정층

## 발명의 상세한 설명

### 발명의 목적

#### 발명이 속하는 기술분야 및 그 분야의 종래기술

본 발명은 액정표시장치에 관한 것으로, 특히 개구율이 향상되고 공정이 간단한 횡전계방식 액정표시장치 및 그 제조방법에 관한 것이다.

고화질, 저전력의 평판표시장치(flat panel display device)로서 주로 사용되는 트위스트네마틱모드(twisted nematic mode) 액정표시장치(liquid crystal display device)는 시야각이 좁다는 단점이 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로, 기판과 수평하게 배향된 액정분자가 액정패널(liquid crystal panel)에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.

상기한 시야각문제를 해결하기 위해 근래에 멀티도메인 LCD와 횡전계방식 LCD(In-Plane switching LCD)가 제안되고 있다. 멀티도메인 LCD는 화소를 2개 이상의 도메인으로 분할한 것으로, 가장 많이 응용되는 멀티도메인 LCD로는 2도메인 TN LCD(Two Domain TN LCD)와 도메인분할된 TN LCD(Domain Divided TN LCD)가 있다. TDTN LCD에서는 각 도메인이 프리틸트방향(pretitled direction)이 서로 반대인 2개의 액정방향(LC directions)을 보유하여 계조표시전압을 인가할 때 이 두 개의 도메인에서의 액정방향자가 서로 반대 방향으로 경사지게 되어 상하방향으로의 평균광투과도가 보상됨으로써 시야각이 넓어지게 된다. DDTN에서는 기판 위에 각각 다른 프리틸트각을 보유하는 물질, 예를 들면 유기배향막이나 무기배향막으로 구성된 복수의 배향막을 형성해서 각 배향막에서의 평균 배향각도를 서로 다른 방향으로 하여 시야각을 보상한다.

그러나, 상기한 바와 같은 멀티도메인 LCD를 제작하기 위해서는 기계적인 러빙(rubbing) 배향방법에 의해 각 도메인에 배향방향을 형성해야만 한다. 이 러빙에 의한 배향방법은 기판에 배향막으로 주로 폴리이미드(polyimide)를 도포하고 러빙을 실행하여, 상기한 배향막 표면에 규칙적인 미세홈을 형성시킨다. 배향막 표면에서 액정분자는 탄성변형에너지가 최소화되도록 상기한 미세홈과 평행으로 배열된다. 그러나, 상기한 바와 같은 멀티도메인 LCD에서는 최소한 배향막을 2회 이상 러빙해야만 하기 때문에, 배향막 표면에 생성되는 미세홈의 결함에 의해 위상왜곡과 광산란이 발생하게 되어 액정표시장치의 성능을 저하시키는 문제가 있었다.

횡전계방식 LCD에서는 동일기판(박막트랜지스터 어레이기판)에 화소전극과 공통전극을 형성하여 기판의 표면과 평행한 전계를 액정층에 인가함으로써 액정분자를 기판의 표면과 수평하게 회전시켜 액정층을 투과하는 빛의 양을 제어한다. 그러나, 상기한 횡전계방식 LCD에서는 응답속도(즉, 액정분자의 회전속도)가 느리기 때문에, 화면에 잔상이 생기는 문제가 있었다.

#### 발명이 이루고자 하는 기술적 과제

본 발명은 상기한 문제를 해결하기 위해 이루어진 것으로, 화소의 제1화소영역과 제2화소영역의 캐패시턴스를 달리하여 시야각특성이 향상된 액정표시소자를 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위해, 본 발명의 제1실시예에 의한 액정표시소자는 제1기판 및 제2기판과, 상기한 제1기판 위에 종횡으로 배열되어 화소영역을 정의하는 게이트배선 및 데이터배선과, 상기한 게이트배선과 데이터배선의 교차점에 형성된 박막트랜지스터와, 화소의 제1영역의 제1절연막 위에 형성된 제1화소전극과, 상기한 기판 전체에 걸쳐 적층된 제2절연막과, 상기한 제2절연막 위의 제2화소영역에 형성된 제2화소전극과, 상기한 제2기판에 형성된 컬러필터층과, 상기한 제1기판과 제2기판 사이에 형성된 액정층으로 구성된다.

제1화소영역의 제1화소전극은 액정층과 제2절연막에 의한 캐패시턴스  $C_{lc}+C_p$ 를 형성하며, 제2화소영역의 제2화소전극은  $C_{lc}$ 만을 형성하여 결국 제1화소영역과 제2화소영역의 투과도가 달라지게 되어 시야각특성이 향상된다.

본 발명의 제2실시예에 의한 액정표시소자는 제1기판과, 상기한 제1기판 위에 종횡으로 배열되어 화소영역을 정의하는 게이트배선 및 데이터배선과, 상기한 게이트배선과 데이터배선의 교차점에 형성된 박막트랜지스터와, 복수의 화소로 구성된 제1화소영역의 각 화소의 제1절연막과 제2절연막 위에 교대로 형성된 제1화소전극 및 제2화소전극과, 상기한 제1화소영역과 인접한 제2화소영역의 각 화소의 제2절연막 위에 형성된 제2화소전극과, 상기한 제2기판 위에 형성되며 컬러필터소자 R,G,B가 반복되는 컬러필터층과, 상기한 제1기판과 제2기판 사이에 형성된 액정층으로 구성된다..

제1화소영역의 각 화소는 제1화소전극과 제2화소전극이 형성된 영역으로 분할되어 각 영역에서의 투과도의 차이에 의해 제2화소영역 자체에서의 시야각특성이 향상된다. 또한, 제2화소영역의 화소전극은 제2절연막 위에 형성되기 때문에, 제1화소영역과 제2화소영역의 투과도 차이에 의해 시야각특성이 더욱 향상된

다.

### 발명의 구성 및 작용

이하, 첨부한 도면을 참조하여 본 발명의 액정표시소자에 대해 상세히 설명한다.

도 1은 본 발명의 제1실시예에 따른 LCD의 평면도이다. 도면에 나타난 바와 같이, 게이트배선(1)과 데이터배선(2)이 종횡으로 배열되어 화소영역을 정의한다. 도면에는 비록 한 화소만을 도시했지만, 실제의 LCD에서는 n개의 게이트배선(1)과 m개의 데이터배선(2)에 의해  $n \times m$ 개의 화소영역이 형성되어 있다. 게이트배선(1)과 데이터배선(2)의 교차점에는 박막트랜지스터(Thin Film Transistor)가 형성되어 있다. TFT의 게이트전극(3)은 게이트배선(1)에 접속되고 소스전극(4)은 데이터배선(2)에 접속되며, 드레인전극(5)은 화소영역에 형성된 화소전극(9)에 접속된다. 화소는 도면에 나타난 바와 같이 제1영역(I)과 제2영역(II)으로 분할되어 각각 제1화소전극(9a)과 제2화소전극(9b)이 형성된다. 이때, 도면에는 나타나지 않았지만, 상기한 제2영역(II)에 형성된 각각의 제2화소전극(9b)은 전기적으로 연결되어 있다. 또한, 상기 제1(I) 및 제2영역(II)은 상기 데이터배선(2)과 일부영역이 오버랩되는데 반하여, 게이트배선과는 격선으로 오버랩될 수 있다(도면에서 점선표시). 다시 말해, n번째 게이트배선과 오버랩되는 n+1 또는 n-1번째 게이트배선과는 오버랩되지 않는다.

도 2(a) 및 도 2(b)는 각각 도 1의 A-A' 및 B-B'선 단면도를 나타내는 도면이다. 도면에 나타난 바와 같이, 제1기판(11) 위에는 게이트전극(3)이 형성되어 있으며, 그 위에 제1기판(11) 전체에 걸쳐서 제1절연막(13)이 적층되어 있다. 게이트전극(3)은 스퍼터링방법에 의해 적층된 Al, Mo, Ta 또는 Si함금 등과 같은 금속박막을 에칭하여 형성하며, 제1절연막(13)은 게이트절연막으로서  $\text{SiN}_x$ 나  $\text{SiO}_x$  등과 같은 무기물을 CVD(Chemical Vapor Deposition)방법에 의해 적층하여 형성한다.

제1절연막(13) 위에는 반도체층(7)이 적층되어 있으며, 그 위에  $n^+$ 층(8)이 형성되어 있다. 채널층(channel layer)인 반도체층(7)은 비정질실리콘(a-Si)을 CVD 방법으로 적층하여 형성하며, 오믹콘택층(ohmic contact layer)인  $n^+$ 층(8)은  $n^+$  a-Si를 적층하여 형성한다. 이때, 상기한 반도체층(7)과  $n^+$ 층(8)은 별개의 공정에 의해 형성될 수 있으며, 연속적층한 후 한꺼번에 에칭하여 형성하는 것도 물론 가능하다.

도 2(a) 및 도 2(b)에 나타난 바와 같이,  $n^+$ 층(8)과 제1절연막(13)의 일부 영역 위에는 소스전극(4)과 드레인전극(5) 및 제1화소전극(9a)이 형성되어 있다. 제1화소전극(9a)은 ITO(Indium Tin Oxide)와 같은 투명전극을 스퍼터링으로 적층하고 에칭하여 형성되며 소스전극(4)과 드레인전극(5)은 스퍼터링방법에 의해 적층된 Al, Cr, Ti, Al함금과 같은 금속박막을 에칭하여 형성한다. 이때, 상기한 드레인전극(5)의 일부만이 제1화소전극(9a)과 오버랩되어 서로 전기적으로 접속된다.

상기한 TFT, 제1화소전극(9a) 및 제1절연막(13) 위에는 유전율이 5 이하인 유기절연물로 제2절연막(15)이 적층되어 있고, 그 위의 화소영역의 일부 영역에 ITO와 같은 제2화소전극(9b)이 형성되어 있다. 제2절연막(15)은 보호막(passivation layer)으로서, 제2화소전극(9b)과 TFT의 드레인전극(5)이 접속되는 콘택홀(contact hole: 10)이 형성되어 있다.

도 1 및 도 2에 나타난 바와 같이, 제1화소전극(9a)은 제1영역(I)에 형성되어 있으며 제2화소전극(9b)은 제2영역(II)에 형성되어 있으며, 상기한 제1화소전극(9a)과 제2화소전극(9b)은 서로 오버랩되어 있다. 이때, 제2절연막(15)을 사이에 두고 상기한 제1화소전극(9a)과 제2화소전극(9b)이 형성되어 있기 때문에, 제1영역(I)과 제2영역(II)에서의 캐패시턴스의 값이 달라진다. 따라서, 상기한 화소영역의 투과도(transmittance)도 달라지게 된다.

도 2(c)는 상기한 제1실시예의 회로도를 나타내는 도면이다. 도면에 나타난 바와 같이, 화소영역에는 제2영역(II)에서의 액정층에 기인하는 캐패시턴스인  $C_{lc}$ 과 제1영역(I)에서의 액정층과 제2절연막(15)에 기인하는 캐패시턴스를 나타내는  $C_{lc}+C_p$ 가 형성된다. 도면에서 Cst는 스토리지라인(storage line: 22)에 의한 축적용량(storage capacitor)를 나타낸다.

도 3은 제1영역(I)과 제2영역(II)의 투과도를 나타내는 도면이다. 도면에 나타난 바와 같이, 전압(도면에서는 실효값  $V_{rms}$ 로 표시)이 증가함에 따라 제2영역(II)에서의 투과율이 제1영역(I)에서의 투과율보다 급격히 작아짐을 알 수 있다. 그러므로, 상기한 제1영역(I)과 제2영역(II)의 투과율 차이에 의해 시야각 특성이 향상된다.

도 4는 본 발명의 제2실시예를 나타내는 도면이다. 본 실시예의 특징은 기판이 하나 혹은 복수의 화소로 구성된 영역으로 분할되어 있으며, 각 영역의 투과도가 인접하는 영역의 투과도와 다르다는 것이다. 즉, 도면에 나타난 바와 같이, 제1기판(11)에는 게이트배선(1)과 데이터배선(2)에 의해 복수의 화소가 형성되며, 제2기판(12)에는 컬러필터층(25)이 형성되어 컬러필터소자 R,G,B가 반복된다. 이때, 데이터배선(2)은 상기한 컬러필터소자 R,G,B의 경계에 형성된다. 도면에서, 제1화소영역과 제2화소영역은 각각 컬러필터소자 R,G,B에 대응하는 3개의 화소로 이루어져 있다. 제1화소영역의 각 화소의 제1절연막(13)과 제2절연막(15) 위에는 제1실시예와 마찬가지로 각각 제1화소전극(9a)과 제2화소전극(9b)이 일정한 폭으로 교대로 형성되어 있다. 따라서, 제1화소영역의 각 화소에는 서로 다른 투과도를 가진 영역이 형성되어 상기한 제1화소영역 자체로 개구율 특성이 향상된다. 제2화소영역의 각 화소의 제2게이트절연막(15) 위에는 제2화소전극(9b)이 형성되어 있다. 따라서, 제1화소영역과 제2화소영역은 서로 다른 투과도를 갖기 때문에, 시야각특성이 더욱 향상된다. 제1기판(11)과 제2기판(12) 사이에는 액정층(30)이 형성되어 있다.

### 발명의 효과

본 발명은 상기한 바와 같이, 각 화소의 복수의 영역 또는 서로 인접하는 화소내에 형성되는 화소전극이 서로 다른 층에 형성되어 전압인가시의 캐패시턴스가 달라지게 된다. 따라서, 각 영역 또는 서로 인접하는 화소의 투과율이 달라지게 되어 시야각 특성이 향상된다.

**(57) 청구의 범위****청구항 1**

복수의 화소를 포함하는 기판과;

상기한 기판 위에 적층된 제1절연막 및 제2절연막과;

상기한 화소내의 서로 다른 캐패시턴스를 형성하는 제1화소전극 및 제2화소전극으로 구성된 액정표시소자.

**청구항 2**

제1항에 있어서, 상기한 제1화소전극이 제1절연막 위에 형성되고 제2화소전극이 제2절연막 위에 형성된 것을 특징으로 하는 액정표시소자.

**청구항 3**

기판과;

상기한 기판 위에 종횡으로 배열되어 제1영역과 제2영역을 포함하는 복수의 화소를 정의하는 복수의 게이트배선 및 데이터배선과;

상기한 기판 위에 형성된 게이트전극과, 상기한 게이트전극 및 기판 위에 형성된 제1절연막과, 상기한 제1절연막 위에 형성된 반도체층과, 상기한 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성되어 상기한 게이트배선과 데이터배선의 교차점에 배치된 복수의 박막트랜지스터와;

상기한 화소내의 제1절연막 위에 형성된 제1화소전극과;

상기한 기판 전체에 걸쳐서 적층된 제2절연막과;

상기한 화소내의 제2절연막 위에 형성된 제2화소전극으로 구성된 액정표시소자.

**청구항 4**

제3항에 있어서, 상기한 제1절연막이 게이트절연막이고 제2절연막이 보호막인 것을 특징으로 하는 액정표시소자.

**청구항 5**

제3항에 있어서, 상기한 제1화소전극의 일부분이 박막트랜지스터의 드레인전극과 오버랩되는 것을 특징으로 하는 액정표시소자.

**청구항 6**

제3항에 있어서, 상기한 제2절연막에 콘택홀이 형성된 것을 특징으로 하는 액정표시소자.

**청구항 7**

제6항에 있어서, 상기한 콘택홀을 통해 제2화소전극과 박막트랜지스터의 드레인전극이 접속되는 것을 특징으로 하는 액정표시소자.

**청구항 8**

기판과;

상기한 기판 위에 종횡으로 배열되어 복수의 화소를 정의하는 게이트배선 및 데이터배선과;

상기한 기판 위에 형성된 게이트전극과, 상기한 게이트전극 및 기판 위에 형성된 제1절연막과, 상기한 제1절연막 위에 형성된 반도체층과, 상기한 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성되어 상기한 게이트배선과 데이터배선의 교차점에 배치된 복수의 박막트랜지스터와;

상기한 기판 전체에 걸쳐 적층된 제2절연막과;

복수의 화소로 구성된 제1화소영역의 각 화소의 제1절연막과 제2절연막 위에 교대로 형성된 제1화소전극 및 제2화소전극과;

상기한 제1화소영역과 인접한 제2화소영역의 각 화소의 제2절연막 위에 형성된 제3화소전극으로 구성된 액정표시소자.

**청구항 9**

제8항에 있어서, 상기한 제1절연막이 게이트절연막이고 제2절연막이 보호막인 것을 특징으로 하는 액정표시소자.

**청구항 10**

제8항에 있어서, 상기한 제2절연막에 콘택홀이 형성된 것을 특징으로 하는 액정표시소자.

**청구항 11**


제10항에 있어서, 상기한 콘택홀을 통해 제1화소영역의 제2화소전극과 박막트랜지스터의 드레인전극이 접속되는 것을 특징으로 하는 액정표시소자.

**청구항 12**


제10항에 있어서, 상기한 콘택홀을 통해 제2화소영역의 제3화소전극과 박막트랜지스터의 드레인전극이 접속되는 것을 특징으로 하는 액정표시소자.

**도면**


**도면1**



도면2



도면3



도면4

