

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-326806

(P2006-326806A)

(43) 公開日 平成18年12月7日(2006.12.7)

(51) Int. Cl.	F I	テーマコード (参考)
B 8 1 B 3/00 (2006.01)	B 8 1 B 3/00	
H O 1 L 41/08 (2006.01)	H O 1 L 41/08	D
H O 1 L 41/09 (2006.01)	H O 1 L 41/08	C
H O 1 L 41/22 (2006.01)	H O 1 L 41/22	Z
H O 1 L 41/187 (2006.01)	H O 1 L 41/08	H

審査請求 未請求 請求項の数 5 O L (全 35 頁) 最終頁に続く

(21) 出願番号	特願2005-157523 (P2005-157523)	(71) 出願人	000003078 株式会社東芝 東京都港区芝浦一丁目1番1号
(22) 出願日	平成17年5月30日 (2005.5.30)	(74) 代理人	100058479 弁理士 鈴江 武彦
		(74) 代理人	100091351 弁理士 河野 哲
		(74) 代理人	100088683 弁理士 中村 誠
		(74) 代理人	100108855 弁理士 蔵田 昌俊
		(74) 代理人	100075672 弁理士 峰 隆司
		(74) 代理人	100109830 弁理士 福原 淑弘

最終頁に続く


(54) 【発明の名称】 MEMS技術を使用した半導体装置

(57) 【要約】

【課題】 MEMS 部品の高信頼性、高歩留り、低コストを実現する。

【解決手段】 本発明の例に関わる MEMS 技術を使用した半導体装置は、空洞と、空洞の下部に位置する下部電極 14 と、空洞の内部に位置する可動部 15 と、可動部 15 に結合される上部電極 16 と、空洞の上部を覆い、開口 21 を有する膜 19 と、開口 21 を塞ぎ、空洞を密閉する材料 22 とを備える。

【選択図】 図 5



【特許請求の範囲】**【請求項 1】**

空洞と、
前記空洞の下部に位置する下部電極と、
前記空洞の内部に位置する可動部と、
前記可動部に結合される上部電極と、
前記空洞の上部を覆い、開口を有する膜と、
前記開口を塞ぎ、前記空洞を密閉する材料と
を具備することを特徴とする M E M S 技術を使用した半導体装置。

【請求項 2】

空洞と、
前記空洞の下部に位置する下部電極と、
前記空洞の内部に位置する可動部と、
前記可動部に結合される上部電極と、
前記空洞の上部を覆い、多孔質材料から構成される膜と
を具備することを特徴とする M E M S 技術を使用した半導体装置。

【請求項 3】

前記空洞の内部に位置し、前記膜を支える柱をさらに具備することを特徴とする請求項 1 又は 2 に記載の M E M S 技術を使用した半導体装置。

【請求項 4】

前記膜の表面は、曲面であることを特徴とする請求項 1 乃至 3 のいずれか 1 項に記載の M E M S 技術を使用した半導体装置。

【請求項 5】

前記膜上にさらに膜を積み重ねることを特徴とする請求項 1 乃至 4 のいずれか 1 項に記載の M E M S 技術を使用した半導体装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、M E M S (micro electro mechanical systems) 技術を使用した半導体装置 (以下、M E M S 部品) に関する。

【背景技術】**【0002】**

M E M S 技術とは、半導体加工技術を応用して可動な 3 次元構造体 (可動部) を微細に作り込む技術のことである。

【0003】

M E M S 技術によれば、既存の部品とは比べものにならないほど小型で高性能な部品を開発できる可能性がある。例えば、L S I と個別部品との融合を実現することで、実装寸法を飛躍的に小さくし、消費電力を大幅に削減することも夢ではない。

【0004】

現在、M E M S 部品としては、主に、可変容量、スイッチ、加速度センサ、圧力センサ、R F (radio frequency) フィルタ、ジャイロスコープ、ミラーデバイスなどが研究、開発されている (例えば、特許文献 1 ~ 3 参照)。

【0005】

しかし、これらの部品を実用化するに当たっては、信頼性、歩留りや、製造コストなどの面から解決しなければならない課題も多く残っている。

【0006】

信頼性及び歩留りの面では、M E M S 部品の強度の問題がある。例えば、ダイシング時に、水 (H₂O) が可動部の可動領域となる空洞に浸入すると、水の圧力により M E M S 部品が破壊されることがある。従って、M E M S 部品の実用化のためには、このような水の浸入から M E M S 部品を保護し、信頼性及び歩留りを向上させる技術の開発が必須となる。

10

20

30

40

50

【0007】

製造コストの面では、工程数を削減しつつも、高信頼性、高歩留りを実現できるプロセス技術の開発がキーワードとなる。しかし、例えば、上述の水の浸入からMEMS部品を保護するために、2枚のウェハを張り合わせて空洞を密閉するいわゆるウェハレベルパッケージ(wafer level package)という技術を採用すると、工程が複雑となり、製造コストが増加すると共に、チップサイズが増大するという問題がある。

【特許文献1】米国特許第6,355,498号明細書

【特許文献2】米国特許第6,359,374号明細書

【特許文献3】特開2003-117897号公報

【発明の開示】

10

【発明が解決しようとする課題】

【0008】

本発明の例では、高信頼性、高歩留りで、かつ、製造コストの低下を図れるMEMS部品を提案する。

【課題を解決するための手段】

【0009】

本発明の例に関わるMEMS技術を使用した半導体装置は、空洞と、前記空洞の下部に位置する下部電極と、前記空洞の内部に位置する可動部と、前記可動部に結合される上部電極と、前記空洞の上部を覆い、開口を有する膜と、前記開口を塞ぎ、前記空洞を密閉する材料とを備える。

20

【0010】

本発明の例に関わるMEMS技術を使用した半導体装置は、空洞と、前記空洞の下部に位置する下部電極と、前記空洞の内部に位置する可動部と、前記可動部に結合される上部電極と、前記空洞の上部を覆い、多孔質材料から構成される膜とを備える。

【発明の効果】

【0011】

本発明の例によれば、高信頼性、高歩留りで、かつ、製造コストの低下を図れるMEMS部品を実現できる。

【発明を実施するための最良の形態】

【0012】

30

以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。

【0013】

1. 概要

本発明の例は、MEMS部品全般、例えば、可変容量、スイッチ、加速度センサ、圧力センサ、RF(radio frequency)フィルタ、ジャイロスコープ、ミラーデバイスなどに適用される。

【0014】

本発明の例では、高信頼性及び高歩留りと、工程数の削減による製造コストの低下とを同時に実現するため、ウェハレベルパッケージによらずに、水の浸入からMEMS部品を保護する技術について提案する。

40

【0015】

そのために、第一に、空洞を、ウェハではなく、絶縁体、導電体、半導体などの材料から構成される膜により覆う。この膜には開口が設けられるが、この開口は、絶縁体、導電体、半導体などの材料により塞がれる。

【0016】

第二に、空洞の上部を多孔質材料から構成される膜(多孔質膜)により覆う。この場合、開口を設けることなく、密閉された空洞を形成できる。

【0017】

このような構造により、高信頼性、高歩留りで、かつ、製造コストの低下を図れるMEMS

50

M S 部品を実現できる。

【 0 0 1 8 】

ここで、本発明の例では、可動部の可動領域となる空洞の存在により M E M S 部品のたわみによる特性変動が問題となる。そこで、空洞内の構造を補強し、M E M S 部品のたわみを抑制する柱を空洞内に配置してもよい。

【 0 0 1 9 】

尚、本発明の例は、可動部を可動にするアクチュエータ(actuator)のタイプに制限されない。例えば、アクチュエータとしては、圧電力を利用する圧電タイプ、静電力を利用する静電タイプ、熱による変形を利用する熱タイプ、電磁力を利用する電磁タイプなどを使用できる。

10

【 0 0 2 0 】

2 . 参考例

まず、本発明の例の前提となる参考例としての M E M S 部品とその問題点について説明する。

【 0 0 2 1 】

図 1 に示すように、ウェハ 1 0 A 上には、複数の M E M S 部品 1 0 B が形成される。複数の M E M S 部品の各々は、例えば、図 2 に示す構造を有する。

【 0 0 2 2 】

半導体基板 1 0 上には、絶縁層 1 1 が配置される。絶縁層 1 1 上には、絶縁層 1 2 が配置される。絶縁層 1 2 は、溝を有する。この溝は、絶縁層 1 3 , 1 5 により覆われ、空洞 (CAVITY) となる。

20

【 0 0 2 3 】

空洞上には開口が設けられ、絶縁層 1 5 は、可動部 (MOVING PART) として機能する。ここで、可動部を可動にするアクチュエータのタイプについては重要ではないため、アクチュエータは省略している。

【 0 0 2 4 】

溝の底部における絶縁層 1 1 上には、下部電極 1 4 が配置され、可動部としての絶縁層 1 5 上には、上部電極 1 6 が配置される。

【 0 0 2 5 】

このような M E M S 部品の問題は、ウェハ 1 0 A 上の複数の M E M S 部品 1 0 B を分離するダイシング時に、水 (H₂O) が可動部の可動領域となる空洞に浸入し、可動部を破壊する、という点にある。

30

【 0 0 2 6 】

そこで、ダイシング時における水の浸入から M E M S 部品を保護することが必要となるが、従来では、そのために、ウェハレベルパッケージという技術を採用している。

【 0 0 2 7 】

ウェハレベルパッケージでは、例えば、図 3 に示すように、可動部を取り囲む枠としての絶縁層 1 8 を有する半導体基板 (ウェハ) 1 7 を、半導体基板 (ウェハ) 1 0 に貼り付ける。

【 0 0 2 8 】

これにより、密閉された空洞が形成できるが、ウェハレベルパッケージは、高価であり、また、ウェハの反りなどが原因となって完全に密閉された空洞を作ることが難しいなどの問題がある。さらに、チップサイズの増大や、信号線の寄生抵抗及び寄生容量などの問題も解決しなければならない。

40

【 0 0 2 9 】

3 . 実施の形態

次に、最良と思われるいくつかの実施の形態について説明する。

【 0 0 3 0 】

(1) 第 1 実施の形態

a . 構造

50

図4は、第1実施の形態に関わるMEMS部品を示している。図5は、図4のV-V線に沿う断面図である。

【0031】

半導体基板10上には、絶縁層11が配置される。絶縁層11上には、絶縁層12が配置される。絶縁層12は、溝を有する。この溝は、絶縁層13, 15により覆われる。絶縁層13, 15は、開口20を有する。

【0032】

絶縁層15は、可動部(MOVING PART)として機能する。

【0033】

絶縁層15上には、絶縁層15を可動にするためのアクチュエータ23が結合される。ここでは、アクチュエータ23を簡略化して記載しているが、例えば、アクチュエータ23を圧電タイプとする場合には、絶縁層15上に圧電素子が形成される。

10

【0034】

溝の底部における絶縁層11上には、下部電極14が配置され、可動部としての絶縁層15上には、上部電極16が配置される。

【0035】

可動部としての絶縁層15の上部には、絶縁体から構成される膜19が配置される。絶縁体から構成される膜19は、開口21を有するが、この開口21は、絶縁体、導電体、半導体などの材料22により塞がれる。絶縁体から構成される膜19は、可動部の周囲を空洞(CAVITY)にする。

20

【0036】

このような構造によれば、絶縁体から構成される膜19により空洞が形成されるため、低コスト、高信頼性及び高歩留りのMEMS部品を提供できる。

【0037】

ここで、本例では、絶縁体から構成される膜19の表面は曲面となっている。このように、絶縁体から構成される膜19の表面を曲面とすることで、この膜19の強度の向上と製造工程数の削減とを実現できる。

【0038】

また、空洞上からみて、絶縁体から構成される膜19に設けられる開口21の位置は、絶縁層13, 15に設けられる開口20の位置とオーバーラップしていない。その主旨は、開口21を塞ぐ材料22が可動部の動作に悪影響を与えないようにする、という点にある。

30

【0039】

つまり、開口20, 21がオーバーラップしている場合には、開口21を塞ぐときに材料22の一部が空洞の下部(絶縁層12の溝の底部)に堆積し、可動部の動作に悪影響を与える可能性がある。開口20, 21をオーバーラップさせないことで、このような事態を防止できる。

【0040】

開口20, 21は、0.3 μ m以上離れているのが好ましい。

【0041】

尚、絶縁体から構成される膜19に関し、この膜19は、絶縁体に代えて、導電体又は半導体から構成することもできる。

40

【0042】

b. 材料、サイズなど

図4及び図5のMEMS部品に使用する材料、サイズなどの例を説明する。

【0043】

半導体基板10としては、例えば、例えば、Si, Geなどの真性半導体、GaAs, ZnSeなどの化合物半導体、及び、これら半導体に不純物をドーピングした高導電性半導体から選択できる。半導体基板10は、SOI(silicon on insulator)基板であってもよい。

【0044】

50

絶縁層 11, 12 は、例えば、酸化シリコンから構成される。絶縁層 12 の厚さは、可動部の可動範囲を決定する。絶縁層 12 の厚さは、3 nm 以上、好ましくは、400 nm 以上にする。

【0045】

下部電極 14 及び上部電極 16 としては、例えば、W, Al, Cu, Au, Ti, Pt などの金属、これら金属の少なくとも 1 つを含む合金、不純物を含んだ導電性ポリシリコンなどから選択できる。下部電極 14 及び上部電極 16 は、単層構造を有していても、また、積層構造を有していてもよい。

【0046】

下部電極 14 及び上部電極 16 として、不純物を含んだ導電性ポリシリコンを用いる場合には、低抵抗化のために、導電性ポリシリコン上にシリサイドを形成することが好ましい。また、下部電極 14 及び上部電極 16 は、Co, Ni, Si, N などの元素を含んでいてもよい。

10

【0047】

下部電極 14 及び上部電極 16 は、互いに同じ構造又は同じ材料から構成されていてもよいし、また、互いに異なる構造又は異なる材料から構成されていてもよい。

【0048】

下部電極 14 及び上部電極 16 の平面形状については、特に制限されない。例えば、正方形、長方形、円形、多角形などを採用することができる。

【0049】

絶縁層 13, 15 及び絶縁体から構成される膜 19 は、例えば、酸化シリコンから構成される。開口 21 を塞ぐ材料 22 としては、例えば、SiGe を用いることができる。

20

【0050】

絶縁体から構成される膜 19 の平面形状は、正方形、長方形の他、円形、楕円形、多角形などの形状であっても構わない。絶縁体から構成される膜 19 の平面形状が円形の場合には、その膜 19 は、ドーム形状となる。

【0051】

MEMS 部品 (1 チップ) の大きさは、例えば、チップ内に MEMS 部品のみが形成されるディスクリット製品の場合には、2 cm x 2 cm 程度又はそれ以下のサイズの四角形となる。

30

【0052】

空洞の気圧及びその空洞内に満たされているガスについては、特に制限されない。例えば、空洞の気圧は大気圧でもよいし、真空に近い状態であってもよい。また、空洞内に満たされるガスは、炭素ガスが主であってもよいし、大気と同じ成分であってもよい。

【0053】

空洞の平面形状としては、例えば、正方形、長方形、円形、多角形などを採用することができる。

【0054】

c. 製造方法

図 4 及び図 5 の MEMS 部品の製造方法を説明する。

40

【0055】

まず、図 6 に示すように、熱酸化法を用いて、半導体基板 10 上に厚さ約 1.3 μm の絶縁層 (例えば、酸化シリコン) 11 を形成する。また、CVD (chemical vapor deposition) 法を用いて、絶縁層 11 上に厚さ約 1 μm の絶縁層 (例えば、酸化シリコン) 12 を形成する。

【0056】

次に、PEP (photo engraving process) により、絶縁層 12 に溝を形成する。例えば、絶縁層 12 上にレジストパターンを形成し、このレジストパターンをマスクにして、RIE (reactive ion etching) により絶縁層 12 をエッチングすれば、絶縁層 12 に溝を形成できる。この後、レジストパターンは除去される。

50

【0057】

また、絶縁層11, 12上に導電層14を形成し、かつ、PEPにより導電層14をパターンニングし、これを下部電極とする。MEMS部品を可変容量とする場合には、この後、CVD法を用いて、下部電極14を覆う絶縁層(例えば、窒化シリコン)を形成する。

【0058】

次に、絶縁層12に形成された溝を完全に満たすダミー層24Aを形成する。ダミー層24Aとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO₂, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Auなどの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。

10

【0059】

ダミー層24Aとして有機材料を用いる場合には、例えば、絶縁層12の溝を満たすダミー層24Aを塗布すればよい。

【0060】

ダミー層24Aとして、シリコン材料、絶縁材料、金属材料又はlow-k材料を用いる場合には、例えば、CVD法やスパッタ法などの方法を用いて、絶縁層12上に、絶縁層12の溝を完全に満たすダミー層24Aを形成した後、CMP(chemical mechanical polishing)やエッチバックなどの方法により、ダミー層24Aをエッチングし、ダミー層24Aを溝内のみに残存させる。

【0061】

ここで、CMPやエッチバックを行うに当たっては、絶縁層12とダミー層24Aとのエッチング選択比が大きくなるように、CMPやエッチバックの条件、さらには、絶縁層12とダミー層24Aの材料が選択される。

20

【0062】

また、CMPやエッチバックを行う前に、予め、絶縁層12上に、ダミー層24Aに対してエッチング選択比を有するエッチングストッパを形成しておいても構わない。

【0063】

次に、CVD法を用いて、絶縁層12上及びダミー層24A上に厚さ約100nmの絶縁層(例えば、酸化シリコン)13, 15を形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層13, 15の表面も平坦である。

30

【0064】

そして、PEPを用いて絶縁層13, 15に開口20を形成し、さらに、絶縁層15上に、例えば、圧電素子からなるアクチュエータを形成する。

【0065】

また、絶縁層15上に導電層16を形成し、かつ、PEPにより導電層16をパターンニングし、これを上部電極とする。

【0066】

この後、薬液、反応ガスなどを用いてダミー層24Aを除去することもできるが、ここでは、工程数の削減のため、ダミー層24Aはそのまま残しておく。

【0067】

次に、図7に示すように、絶縁層15を覆うダミー層24Bを形成する。ダミー層24Bは、図6に示す工程でダミー層24Aを除去しない場合には、ダミー層24Aと同じ材料、又は、ダミー層24Aと同じエッチャントを用いて除去できる材料から構成されることが好ましい。

40

【0068】

図6に示す工程でダミー層24Aを除去する場合には、ダミー層24Bは、ダミー層24Aに代わり、絶縁層12の溝内にも満たされる。

【0069】

ダミー層24Bとしては、ダミー層24Aと同様に、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO₂, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Auな

50

どの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆる low-k 材料のグループから選択して使用できる。

【0070】

ダミー層 24B は、絶縁層 15 を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。

【0071】

本例では、この後、例えば、アニールを行うことにより、ダミー層 24B を流動化させ、表面張力により、ダミー層 24B の表面を曲面にする。この時、ダミー層 24B の平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。

【0072】

そして、ダミー層 24B 上に絶縁体から構成される膜（例えば、酸化シリコン）19 を形成する。絶縁体から構成される膜 19 に関し、この膜 19 は、絶縁体に代えて、導電体又は半導体から構成することもできる。

【0073】

次に、図 8 に示すように、PEP を用いて、絶縁体から構成される膜 19 に開口 21 を形成する。開口 21 の数は、単数でも、又は、複数でも、どちらでもよい。また、開口 21 の位置は、後に行われる開口 21 を塞ぐ工程を考慮し、開口 20 とはオーバーラップしない位置に設けられる。

【0074】

この後、薬液、反応ガスなどを用いてダミー層 24A, 24B を除去すると、図 9 に示すように、可動部 (MOVING PART) としての絶縁層 15 の周囲に空洞 (CAVITY) が形成される。

【0075】

尚、ダミー層 24A, 24B がレジストから構成される場合には、ダミー層 24A, 24B の除去をアッシングという気化法により除去できる。

【0076】

次に、図 10 に示すように、CVD 法又はスパッタ法などの方法を用いて、絶縁体から構成される膜 19 に設けられた開口 21 を、例えば、絶縁体、導電体、半導体などからなる材料 22 により塞ぎ、空洞を密閉する。

【0077】

ここで、開口 21 を塞ぐための材料 22 をプラズマ CVD などのプラズマを使用する方法により形成する場合、シーム (seam) が形成されることがある。この場合、そのシームから水が浸入するおそれがあるため、例えば、図 11 に示すように、CVD 法により、絶縁体から構成される膜 19 上に絶縁膜（例えば、酸化シリコン）25 をさらに積み重ねる。

【0078】

絶縁膜 25 は、絶縁体から構成される膜 19 と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。また、絶縁膜 25 は、絶縁体から構成される膜 19 よりも密度が高い材料から構成されるのが好ましい。

【0079】

尚、絶縁膜 25 は、絶縁体に限られず、導電体又は半導体を用いてもよい。

【0080】

以上の工程により、図 4 及び図 5 の MEMS 部品が完成する。

【0081】

d. まとめ

第 1 実施の形態によれば、可動部が配置される空洞は、絶縁体、導電体、半導体などの材料から構成される膜により密閉される。これにより、低コスト、高信頼性及び高歩留りの MEMS 部品を提供できる。

【0082】

(2) 第 2 実施の形態

a. 構造

10

20

30

40

50

図 1 2 は、第 2 実施の形態に関わる MEMS 部品を示している。図 1 3 は、図 1 2 の X I I I - X I I I 線に沿う断面図である。

【 0 0 8 3 】

半導体基板 1 0 上には、絶縁層 1 1 が配置される。絶縁層 1 1 上には、絶縁層 1 2 が配置される。絶縁層 1 2 は、溝を有する。この溝は、絶縁層 1 3 , 1 5 により覆われる。絶縁層 1 3 , 1 5 は、開口 2 0 を有する。

【 0 0 8 4 】

絶縁層 1 5 は、可動部 (MOVING PART) として機能する。

【 0 0 8 5 】

絶縁層 1 5 上には、絶縁層 1 5 を可動にするためのアクチュエータ 2 3 が結合される。アクチュエータ 2 3 については簡略化して記載しているが、アクチュエータ 2 3 は、第 1 実施の形態と同様に、例えば、圧電タイプから構成できる。

10

【 0 0 8 6 】

溝の底部における絶縁層 1 1 上には、下部電極 1 4 が配置され、可動部としての絶縁層 1 5 上には、上部電極 1 6 が配置される。

【 0 0 8 7 】

可動部としての絶縁層 1 5 の上部には、多孔質膜 2 6 が配置される。多孔質膜 2 6 は、絶縁体、導電体又は半導体から構成される。多孔質膜 2 6 は、可動部の周囲に空洞 (CAVITY) を形成する。また、多孔質膜 2 6 上には、多孔質膜 2 6 よりも密度が高い絶縁膜 2 7 が積み重ねられる。

20

【 0 0 8 8 】

尚、絶縁膜 2 7 は、絶縁体に限られず、導電体又は半導体を用いてもよい。

【 0 0 8 9 】

このような構造によれば、多孔質膜 2 6 により空洞が形成されるため、低コスト、高信頼性及び高歩留りの MEMS 部品を提供できる。

【 0 0 9 0 】

ここで、本例では、多孔質膜 2 6 の表面は曲面となっている。このように、多孔質膜 2 6 の表面を曲面とすることで、多孔質膜 2 6 の強度の向上と製造工程数の削減とを実現できる。

【 0 0 9 1 】

また、本例では、空洞を覆う膜が多孔質膜 2 6 により構成されるため、この多孔質膜 2 6 に開口を設ける必要がない。

30

【 0 0 9 2 】

b. 材料、サイズなど

図 1 2 及び図 1 3 の MEMS 部品に使用する材料、サイズなどについては、第 1 実施の形態で説明した材料、サイズなどをそのまま適用できる。

【 0 0 9 3 】

多孔質膜 2 6 の平面形状は、正方形、長方形、円形、楕円形、多角形などの形状から選択できる。また、多孔質膜 2 6 の平面形状が円形の場合には、多孔質膜 2 6 は、ドーム形状となる。

40

【 0 0 9 4 】

c. 製造方法

図 1 2 及び図 1 3 の MEMS 部品の製造方法を説明する。

【 0 0 9 5 】

まず、図 1 4 に示すように、熱酸化法を用いて、半導体基板 1 0 上に厚さ約 $1.3 \mu\text{m}$ の絶縁層 (例えば、酸化シリコン) 1 1 を形成する。また、CVD法を用いて、絶縁層 1 1 上に厚さ約 $1 \mu\text{m}$ の絶縁層 (例えば、酸化シリコン) 1 2 を形成する。

【 0 0 9 6 】

また、PEPにより、絶縁層 1 2 に溝を形成する。絶縁層 1 1 , 1 2 上に導電層 1 4 を形成し、かつ、PEPにより導電層 1 4 をパターニングし、これを下部電極とする。

50

【0097】

次に、絶縁層12に形成された溝を完全に満たすダミー層24Aを形成する。ダミー層24Aとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、 SiO_2 、 SiN などの絶縁材料、 Ti 、 TiN 、 Al 、 Cu 、 Ni 、 Co 、 Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。

【0098】

次に、CVD法を用いて、絶縁層12上及びダミー層24A上に厚さ約100nmの絶縁層(例えば、酸化シリコン)13, 15を形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層13, 15の表面も平坦である。

10

【0099】

そして、PEPを用いて絶縁層13, 15に開口20を形成し、さらに、絶縁層15上に、例えば、圧電素子からなるアクチュエータを形成する。

【0100】

また、絶縁層15上に導電層16を形成し、かつ、PEPにより導電層16をパターニングし、これを上部電極とする。

【0101】

次に、図15に示すように、絶縁層15を覆うダミー層24Bを形成する。ダミー層24A, 24Bは、同じ材料、又は、同じエッチャントを用いて除去できる材料から構成されることが好ましい。

20

【0102】

ダミー層24Bとしては、ダミー層24Aと同様に、ポリシリコン、アモルファスシリコンなどのシリコン材料、 SiO_2 、 SiN などの絶縁材料、 Ti 、 TiN 、 Al 、 Cu 、 Ni 、 Co 、 Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。

【0103】

ダミー層24Bは、可動部を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。

【0104】

そこで、この後、例えば、アニールを行うことにより、ダミー層24Bを流動化させ、表面張力により、ダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。

30

【0105】

そして、ダミー層24B上に多孔質膜26を形成する。

【0106】

この後、反応ガスなどを用いてダミー層24A, 24Bを除去すると、図16に示すように、可動部(MOVING PART)としての絶縁層15の周囲には空洞(CAVITY)が形成される。

【0107】

本例では、例えば、反応ガスは、多孔質膜26に形成される多数の孔を経由してダミー層24A, 24Bに進入するため、第1実施の形態のように、可動部を覆う絶縁層にエッチングにより開口を形成する必要がなく、また、この開口を塞ぐ必要もない。つまり、工程数の削減によるコストの低下を実現できる。

40

【0108】

尚、ダミー層24A, 24Bがレジストから構成される場合には、ダミー層24A, 24Bの除去をアッシングという気化法により除去できる。

【0109】

次に、図17に示すように、例えば、CVD法を用いて、多孔質膜26上に絶縁膜(例えば、酸化シリコン)27を積み重ねる。

【0110】

絶縁膜27は、多孔質膜26と同じ材料から構成されていてもよいし、異なる材料から

50

構成されていてもよい。但し、絶縁膜 27 は、多孔質膜 26 よりも密度が高い材料から構成される。

【0111】

尚、絶縁膜 27 は、絶縁体に限られず、導電体又は半導体を用いてもよい。

【0112】

以上の工程により、図 12 及び図 13 の MEMS 部品が完成する。

【0113】

d. まとめ

第 2 実施の形態によれば、可動部が配置される空洞は、多孔質膜とその上に形成される絶縁層により密閉される。これにより、第 1 実施の形態よりも工程数が減り、さらなる低コスト、高信頼性及び高歩留りの MEMS 部品を提供できる。

【0114】

(3) 第 3 実施の形態

第 3 実施の形態は、第 1 及び第 2 実施の形態の改良例である。第 3 実施の形態では、第 1 及び第 2 実施の形態における MEMS 部品のたわみを抑制するために、MEMS 部品の構造を補強する柱を空洞内に設ける。

【0115】

a. 構造

図 18 は、第 3 実施の形態に関わる MEMS 部品を示している。図 19 は、図 18 の X I X - X I X 線に沿う断面図である。

【0116】

この例は、第 1 実施の形態の MEMS 部品に対応する。

【0117】

半導体基板 10 上には、絶縁層 11 が配置される。絶縁層 11 上には、絶縁層 12 が配置される。絶縁層 12 は、溝を有する。この溝は、絶縁層 13, 15 により覆われる。絶縁層 13, 15 は、開口 20 を有する。

【0118】

絶縁層 15 は、可動部 (MOVING PART) として機能する。

【0119】

絶縁層 15 上には、絶縁層 15 を可動にするためのアクチュエータ 23 が結合される。アクチュエータ 23 については簡略化して記載しているが、アクチュエータ 23 は、第 1 実施の形態と同様に、例えば、圧電タイプから構成できる。

【0120】

溝の底部における絶縁層 11 上には、下部電極 14 が配置され、可動部としての絶縁層 15 上には、上部電極 16 が配置される。

【0121】

可動部としての絶縁層 15 の上部には、絶縁体から構成される膜 19 が配置される。絶縁体から構成される膜 19 は、開口 21 を有するが、この開口 21 は、絶縁体、導電体、半導体などからなる材料 22 により塞がれる。絶縁体から構成される膜 19 は、可動部の周囲に空洞 (CAVITY) を形成する。

【0122】

空洞内の絶縁層 13 上には、絶縁層 13 と絶縁体から構成される膜 19 とを結合する柱 28 が配置される。柱 28 の形状には特に制限されないが、例えば、角柱、円柱などの形状を採用することができる。

【0123】

本例では、空洞内には、4 つの柱 28 が配置される。これら柱 28 は、例えば、図 22 に示すように、互いの間隔 (ピッチ) X, Y が $500 \mu\text{m}$ 以下となるように設定される。また、これら柱 28 が角柱の場合には、その一辺の長さ (幅) は、 $40 \mu\text{m}$ 以下に設定され、円柱の場合には、その直径 (幅) は、 $40 \mu\text{m}$ 以下に設定される。その主旨は、空洞内の構造を補強する点にある。

10

20

30

40

50

【0124】

具体的には、初期状態における下部電極14と上部電極16との距離が1 μ mに設定され、かつ、柱28の幅が40 μ m以下に設定される場合、たわみによる両電極の距離のばらつきを20%(200nm)以内に抑えるためには、柱28の間隔X, Yを500 μ m以下にする必要がある。

【0125】

絶縁体から構成される膜19上には、絶縁膜25が積み重ねられる。絶縁膜25は、絶縁体に限られず、導電体又は半導体を用いてもよい。

【0126】

このような構造によれば、柱28により空洞内の構造を補強し、MEMS部品のたわみを抑制しているため、さらに、高信頼性及び高歩留りのMEMS部品を提供できる。 10

【0127】

図20は、第3実施の形態に関わるMEMS部品を示している。図21は、図20のX-XI-XXI線に沿う断面図である。

【0128】

この例は、第2実施の形態のMEMS部品に対応する。

【0129】

半導体基板10上には、絶縁層11が配置される。絶縁層11上には、絶縁層12が配置される。絶縁層12は、溝を有する。この溝は、絶縁層13, 15により覆われる。絶縁層13, 15は、開口20を有する。 20

【0130】

絶縁層15は、可動部(MOVING PART)として機能する。ここで、可動部を可動にするアクチュエータのタイプについては重要ではないため、第2実施の形態と同様に、アクチュエータは省略している。

【0131】

溝の底部における絶縁層11上には、下部電極14が配置され、可動部としての絶縁層15上には、上部電極16が配置される。

【0132】

可動部としての絶縁層15の上部には、多孔質膜26が配置される。多孔質膜26は、絶縁体、導電体又は半導体から構成される。多孔質膜26は、可動部の周囲に空洞(CAVITY)を形成する。 30

【0133】

空洞内の絶縁層13上には、絶縁層13と多孔質膜26とを結合する柱28が配置される。柱28の形状には特に制限されないが、例えば、角柱、円柱などの形状を採用することができる。

【0134】

本例においても、空洞内には、4つの柱28が配置される。これら柱28は、例えば、図22に示すように、互いの間隔(ピッチ)X, Yが500 μ m以下となるように設定される。また、これら柱28が角柱の場合には、その一辺の長さ(幅)は、40 μ m以下に設定され、円柱の場合には、その直径(幅)は、40 μ m以下に設定される。その主旨は、図18及び図19の例で説明したように、空洞内の構造を補強する点にある。 40

【0135】

多孔質膜26上には、多孔質膜26よりも密度が高い絶縁膜27が積み重ねられる。絶縁膜27は、絶縁体に限られず、導電体又は半導体を用いてもよい。

【0136】

このような構造によれば、柱28により空洞内の構造を補強し、MEMS部品のたわみを抑制しているため、さらに、高信頼性及び高歩留りのMEMS部品を提供できる。

【0137】

b. 材料、サイズなど

図18乃至図21のMEMS部品に使用する材料、サイズなどについては、第1乃至第 50

3 実施の形態で説明した材料、サイズなどをそのまま適用できる。

【0138】

c. 製造方法

図20及び図21のMEMS部品の製造方法を説明する。

【0139】

まず、図23に示すように、熱酸化法を用いて、半導体基板10上に厚さ約 $1.3\mu\text{m}$ の絶縁層(例えば、酸化シリコン)11を形成する。また、CVD法を用いて、絶縁層11上に厚さ約 $1\mu\text{m}$ の絶縁層(例えば、酸化シリコン)12を形成する。

【0140】

また、PEPにより、絶縁層12に溝を形成する。絶縁層11, 12上に導電層14を形成し、かつ、PEPにより導電層14をパターニングし、これを下部電極とする。 10

【0141】

次に、絶縁層12に形成された溝を完全に満たすダミー層24Aを形成する。ダミー層24Aとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、 SiO_2 , SiN などの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Auなどの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。

【0142】

次に、CVD法を用いて、絶縁層12上及びダミー層24A上に厚さ約 100nm の絶縁層(例えば、酸化シリコン)13, 15を形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層13, 15の表面も平坦である。 20

【0143】

そして、PEPを用いて絶縁層13, 15に開口20を形成し、さらに、絶縁層15上に、例えば、圧電素子からなるアクチュエータを形成する。

【0144】

また、絶縁層15上に導電層16を形成し、かつ、PEPにより導電層16をパターニングし、これを上部電極とする。

【0145】

次に、図24に示すように、絶縁層13上に、例えば、絶縁体から構成される柱28を形成する。柱28は、絶縁体に代えて、導電体又は半導体から構成するようにしてもよい。 30

【0146】

柱28は、例えば、CVDなどの堆積方法、フォトリソグラフィなどのマスク作成方法や、RIEなどのエッチング方法を利用することにより形成する。

【0147】

次に、図25に示すように、絶縁層15を覆うダミー層24Bを形成する。ダミー層24A, 24Bは、同じ材料、又は、同じエッチャントを用いて除去できる材料から構成されることが好ましい。

【0148】

ダミー層24Bとしては、ダミー層24Aと同様に、ポリシリコン、アモルファスシリコンなどのシリコン材料、 SiO_2 , SiN などの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Auなどの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。 40

【0149】

ダミー層24Bは、絶縁層15を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。

【0150】

そこで、この後、例えば、アニールを行うことにより、ダミー層24Bを流動化させ、表面張力により、ダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。 50

【0151】

そして、ダミー層24B上に多孔質膜26を形成する。

【0152】

この後、反応ガスなどを用いてダミー層24A, 24Bを除去すると、図26に示すように、可動部(MOVING PART)としての絶縁層15の周囲には空洞(CAVITY)が形成される。

【0153】

尚、ダミー層24A, 24Bがレジストから構成される場合には、ダミー層24A, 24Bの除去をアッシングという気化法により除去できる。

【0154】

次に、図27に示すように、例えば、CVD法を用いて、多孔質膜26上に絶縁膜(例えば、酸化シリコン)27を積み重ねる。 10

【0155】

絶縁膜27は、多孔質膜26と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。但し、絶縁膜27は、多孔質膜26よりも密度が高い材料から構成される。

【0156】

尚、絶縁膜27は、絶縁体に限られず、導電体又は半導体を用いてもよい。

【0157】

以上の工程により、図20及び図21のMEMS部品が完成する。

【0158】

d. まとめ

第3実施の形態によれば、MEMS部品のたわみを抑制するために、MEMS部品の構造を補強する柱を空洞内に設けている。これにより、高信頼性及び高歩留りのMEMS部品の提供できる。 20

【0159】

4. 変形例

次に、上述の第1乃至第3実施の形態に関わるMEMS部品の変形例について説明する。この変形例の特徴は、空洞の上部に配置される膜の表面が、曲面ではなく、半導体基板の表面に平行な平面となっている点にある。

【0160】

図28及び図29のMEMS部品は、第1実施の形態としての図11に示すMEMS部品の変形例に相当する。 30

【0161】

絶縁層13上には、絶縁層19'が配置され、絶縁層19'上には、空洞(CAVITY)を覆う絶縁体から構成される膜19が配置される。この膜19の表面は、半導体基板10の表面に平行な平面となっている。絶縁体から構成される膜19は、開口21を有するが、この開口21は、絶縁体、導電体、半導体などの材料22により塞がれる。

【0162】

絶縁体から構成される膜19上には、絶縁膜25が配置される。

【0163】

絶縁膜25は、絶縁体から構成される膜19と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。また、絶縁膜25は、絶縁体から構成される膜19よりも密度が高い材料から構成されるのが好ましい。 40

【0164】

絶縁体から構成される膜19に関しては、これに代えて、導電体又は半導体を用いてもよい。

【0165】

図30及び図31のMEMS部品は、第2実施の形態としての図12及び図13に示すMEMS部品の変形例に相当する。

【0166】

絶縁層 13 上には、絶縁層 26' が配置され、絶縁層 26' 上には、空洞 (CAVITY) を覆う多孔質膜 26 が配置される。多孔質膜 26 の表面は、半導体基板 10 の表面に平行な平面となっている。

【0167】

多孔質膜 26 上には、絶縁膜 27 が積み重ねられる。

【0168】

絶縁膜 27 は、多孔質膜 26 と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。但し、絶縁膜 27 は、多孔質膜 26 よりも密度が高い材料から構成される。

【0169】

多孔質膜 26 は、絶縁体、導電体、半導体などの材料から構成できる。

【0170】

図 32 及び図 33 の MEMS 部品は、第 3 実施の形態としての図 18 及び図 19 に示す MEMS 部品の変形例に相当する。

【0171】

絶縁層 13 上には、絶縁層 19' が配置されると共に、空洞 (CAVITY) 内の構造を補強する柱 28 が配置される。絶縁層 19' 上及び柱 28 上には、絶縁体から構成される膜 19 が配置される。この膜 19 の表面は、半導体基板 10 の表面に平行な平面となっている。絶縁体から構成される膜 19 は、開口 21 を有するが、この開口 21 は、絶縁体、導電体、半導体などの材料 22 により塞がれる。

【0172】

絶縁体から構成される膜 19 上には、絶縁膜 25 が積み重ねられる。

【0173】

絶縁膜 25 は、絶縁体から構成される膜 19 と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。また、絶縁膜 25 は、絶縁体から構成される膜 19 よりも密度が高い材料から構成されるのが好ましい。

【0174】

尚、絶縁体から構成される膜 19 に関しては、これに代えて、導電体又は半導体を用いてもよい。

【0175】

図 34 及び図 35 の MEMS 部品は、第 3 実施の形態としての図 20 及び図 21 に示す MEMS 部品の変形例に相当する。

【0176】

絶縁層 13 上には、絶縁層 26' が配置されると共に、空洞 (CAVITY) 内の構造を補強する柱 28 が配置される。絶縁層 26' 上及び柱 28 上には、多孔質膜 26 が配置される。多孔質膜 26 の表面は、半導体基板 10 の表面に平行な平面となっている。

【0177】

多孔質膜 26 上には、絶縁膜 27 が積み重ねられる。

【0178】

絶縁膜 27 は、多孔質膜 26 と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。但し、絶縁膜 27 は、多孔質膜 26 よりも密度が高い材料から構成される。

【0179】

多孔質膜 26 は、絶縁体、導電体、半導体などの材料から構成できる。

【0180】

このような変形例においても、第 1 乃至第 3 実施の形態と同様に、高信頼性、高歩留り、低コストという効果を得ることができる。

【0181】

5. 開口の塞ぎ方の例

第 1 実施の形態では、空洞を覆う膜に開口が設けられ、この開口は、絶縁体、導電体、

10

20

30

40

50

半導体などの材料により塞がれる。ここで、CVDやスパッタなどの方法で塞ぐ場合、膜の一部が堆積物として空洞内に蓄積され、MEMS部品の動作に影響を与える可能性がある。

【0182】

そこで、ここでは、開口を塞ぐに当たって、空洞内に余分な堆積物が蓄積しないような方法を提案する。

【0183】

(1) 構造

図36は、本発明の例に関わる方法が適用されるMEMS部品を示している。

【0184】

半導体基板10上には、絶縁層11が配置される。絶縁層11上には、絶縁層12が配置される。絶縁層12は、溝を有する。この溝は、絶縁層13, 15により覆われる。絶縁層13, 15は、開口20を有する。

【0185】

絶縁層15は、可動部(MOVING PART)として機能する。

【0186】

絶縁層15上には、絶縁層15を可動にするためのアクチュエータが結合されるが、ここでは、アクチュエータの詳細については省略する。

【0187】

溝の底部における絶縁層11上には、下部電極14が配置され、可動部としての絶縁層15上には、上部電極16が配置される。

【0188】

可動部としての絶縁層15の上部には、絶縁体から構成される膜19が配置される。絶縁体から構成される膜19は、開口21を有するが、この開口21は、絶縁体、導電体、半導体などの材料29Bにより塞がれる。絶縁体から構成される膜19は、可動部の周囲を空洞(CAVITY)にする。

【0189】

(2) 製造方法

a. 第1例

まず、図37に示すように、熱酸化法を用いて、半導体基板10上に絶縁層(例えば、酸化シリコン)11を形成する。また、CVD法を用いて、絶縁層11上に絶縁層(例えば、酸化シリコン)12を形成する。

【0190】

また、PEPにより、絶縁層12に溝を形成する。絶縁層11, 12上に導電層14を形成し、かつ、PEPにより導電層14をパターニングし、これを下部電極とする。

【0191】

次に、絶縁層12に形成された溝を完全に満たすダミー層24Aを形成する。ダミー層24Aとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO₂, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Auなどの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。

【0192】

次に、CVD法を用いて、絶縁層12上及びダミー層24A上に絶縁層(例えば、酸化シリコン)13, 15を形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層13, 15の表面も平坦である。

【0193】

そして、PEPを用いて絶縁層13, 15に開口20を形成し、さらに、絶縁層15上に、例えば、圧電素子からなるアクチュエータを形成する。

【0194】

また、絶縁層15上に導電層16を形成し、かつ、PEPにより導電層16をパターニ

10

20

30

40

50

ングし、これを上部電極とする。

【0195】

次に、図38に示すように、開口20の周囲に、選択成長の種となるシード層29Aを形成する。シード層29Aは、開口20の周囲に部分的に設けてもよいし、開口20を取り囲むようにリング状に形成してもよい。また、シード層29Aは、開口20の一辺に沿ってライン状に形成してもよい。

【0196】

シード層29Aは、例えば、Si、SiGeなどの材料から構成される。

【0197】

尚、上部電極16、開口20及びシード層29Aを形成する順序は、適宜、入れ替えることが可能である。 10

【0198】

次に、図39に示すように、反応ガス、薬液などを用いて、図38のダミー層24Aを除去すると、空洞(CAVITY)が形成される。

【0199】

ここで、図38のダミー層24Aがレジストから構成される場合には、ダミー層24Aの除去をアッシングという酸素ガスを用いた気化法により除去できる。この場合、ダミー層24Aを除去した後は、図39に示すように、シード層29Aの表面には酸化層30Aが形成される。

【0200】

従って、次の工程に移る前にこの酸化層30Aを除去する。 20

【0201】

次に、図40に示すように、選択成長法によりシード層29Aを成長させ、絶縁層13、15に設けられた開口20を塞ぐ。

【0202】

次に、図41に示すように、絶縁層15及びシード層29Aを覆うダミー層24Bを形成する。ダミー層24Bは、例えば、図37のダミー層24Aと同じ材料から構成される。

【0203】

ダミー層24Bとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、 SiO_2 、 SiN などの絶縁材料、Ti、TiN、Al、Cu、Ni、Co、Auなどの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。 30

【0204】

ダミー層24Bは、絶縁層15を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。

【0205】

本例では、この後、例えば、アニールを行うことにより、ダミー層24Bを流動化させ、表面張力により、ダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。 40

【0206】

そして、ダミー層24B上に絶縁体から構成される膜(例えば、酸化シリコン)19を形成する。絶縁体から構成される膜19に関し、この膜19は、絶縁体に代えて、導電体又は半導体から構成することもできる。

【0207】

次に、図42に示すように、PEPを用いて、絶縁体から構成される膜19に開口21を形成する。開口21の数は、単数でも、又は、複数でも、どちらでもよい。また、開口21の位置は、後に行われる開口21を塞ぐ工程を考慮し、開口20とはオーバーラップしない位置に設けられる。

【0208】

この後、開口 2 1 の周囲に、選択成長の種となるシード層 2 9 B を形成する。シード層 2 9 B は、開口 2 1 の周囲に部分的に設けてもよいし、開口 2 1 を取り囲むようにリング状に形成してもよい。また、シード層 2 9 B は、開口 2 1 の一辺に沿ってライン状に形成してもよい。

【 0 2 0 9 】

シード層 2 9 B は、例えば、Si, SiGe などの材料から構成される。

【 0 2 1 0 】

次に、図 4 3 に示すように、薬液、反応ガスなどを用いて、図 4 2 のダミー層 2 4 B を除去すると、可動部 (MOVING PART) としての絶縁層 1 5 の周囲に空洞 (CAVITY) が形成される。

10

【 0 2 1 1 】

尚、ダミー層 2 4 B がレジストから構成される場合には、ダミー層 2 4 B の除去をアッシングという気化法により除去できる。この場合、ダミー層 2 4 B を除去した後は、シード層 2 9 B の表面には酸化層 3 0 B が形成される。

【 0 2 1 2 】

従って、次の工程に移る前にこの酸化層 3 0 B を除去する。

【 0 2 1 3 】

また、開口 2 0 を塞いでいる空洞内のシード層 2 9 A についても除去する。これにより、可動部が可動な状態となる。

【 0 2 1 4 】

次に、図 4 4 に示すように、選択成長法によりシード層 2 9 B を成長させ、膜 1 9 に設けられた開口 2 1 を塞ぐ。

20

【 0 2 1 5 】

以上の工程により、図 3 6 の MEMS 部品が完成する。

【 0 2 1 6 】

このような方法によれば、開口 2 0 , 2 1 を塞ぐに当たって、空洞内に余分な堆積物が蓄積しないため、高歩留りを実現できる。

【 0 2 1 7 】

b. 第 2 例

まず、図 4 5 に示すように、熱酸化法を用いて、半導体基板 1 0 上に絶縁層 (例えば、酸化シリコン) 1 1 を形成する。また、CVD法を用いて、絶縁層 1 1 上に絶縁層 (例えば、酸化シリコン) 1 2 を形成する。

30

【 0 2 1 8 】

また、PEPにより、絶縁層 1 2 に溝を形成する。絶縁層 1 1 , 1 2 上に導電層 1 4 を形成し、かつ、PEPにより導電層 1 4 をパターニングし、これを下部電極とする。

【 0 2 1 9 】

次に、絶縁層 1 2 に形成された溝を完全に満たすダミー層 2 4 A を形成する。ダミー層 2 4 A としては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO₂, SiN などの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆる low-k 材料のグループから選択して使用できる。

40

【 0 2 2 0 】

次に、CVD法を用いて、絶縁層 1 2 上及びダミー層 2 4 A 上に絶縁層 (例えば、酸化シリコン) 1 3 , 1 5 を形成する。ここで、ダミー層 2 4 A の表面が平坦化されているため、絶縁層 1 3 , 1 5 の表面も平坦である。

【 0 2 2 1 】

そして、PEPを用いて絶縁層 1 3 , 1 5 に開口 2 0 を形成し、さらに、絶縁層 1 5 上に、例えば、圧電素子からなるアクチュエータを形成する。

【 0 2 2 2 】

次に、図 4 6 に示すように、反応ガス、薬液などを用いて、図 4 5 のダミー層 2 4 A を

50

除去すると、空洞 (CAVITY) が形成される。

【 0 2 2 3 】

ここで、第 1 例と同様に、図 4 5 のダミー層 2 4 A がレジストから構成される場合には、ダミー層 2 4 A の除去をアッシングという酸素ガスを用いた気化法により除去できる。

【 0 2 2 4 】

次に、図 4 7 に示すように、可動部としての絶縁層 1 5 上に導電層 1 6 を形成し、かつ、PEP により導電層 1 6 をパターニングし、これを上部電極とする。

【 0 2 2 5 】

また、開口 2 0 を周囲に、選択成長の種となるシード層 2 9 A を形成する。シード層 2 9 A は、開口 2 0 の周囲に部分的に設けてもよいし、開口 2 0 を取り囲むようにリング状に形成してもよい。また、シード層 2 9 A は、開口 2 0 の一辺に沿ってライン状に形成してもよい。

【 0 2 2 6 】

シード層 2 9 A は、例えば、Si, SiGe などの材料から構成される。

【 0 2 2 7 】

尚、上部電極 1 6 及びシード層 2 9 A を形成する順序は、適宜、入れ替えることが可能である。

【 0 2 2 8 】

次に、図 4 8 に示すように、選択成長法によりシード層 2 9 A を成長させ、絶縁層 1 3 , 1 5 に設けられた開口 2 0 を塞ぐ。

【 0 2 2 9 】

次に、図 4 9 に示すように、絶縁層 1 5 及びシード層 2 9 A を覆うダミー層 2 4 B を形成する。ダミー層 2 4 B は、例えば、図 4 5 のダミー層 2 4 A と同じ材料から構成される。

【 0 2 3 0 】

ダミー層 2 4 B としては、ポリシリコン、アモルファスシリコンなどのシリコン材料、 SiO_2 , SiN などの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆる low-k 材料のグループから選択して使用できる。

【 0 2 3 1 】

ダミー層 2 4 B は、第 1 例と同様に、絶縁層 1 5 を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。

【 0 2 3 2 】

そこで、第 1 例のように、この後、例えば、アニールを行って、ダミー層 2 4 B を流動化させ、表面張力によりダミー層 2 4 B の表面を曲面にする。この時、ダミー層 2 4 B の平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。

【 0 2 3 3 】

そして、ダミー層 2 4 B 上に絶縁体から構成される膜 (例えば、酸化シリコン) 1 9 を形成する。絶縁体から構成される膜 1 9 に関し、この膜 1 9 は、絶縁体に代えて、導電体又は半導体から構成することもできる。

【 0 2 3 4 】

また、PEP を用いて、絶縁体から構成される膜 1 9 に開口 2 1 を形成する。開口 2 1 の数は、単数でも、又は、複数でも、どちらでもよい。また、開口 2 1 の位置は、後に行われる開口 2 1 を塞ぐ工程を考慮し、開口 2 0 とはオーバーラップしない位置に設けられる。

【 0 2 3 5 】

次に、図 5 0 に示すように、薬液、反応ガスなどを用いて、図 4 9 のダミー層 2 4 B を除去すると、可動部 (MOVING PART) としての絶縁層 1 5 の周囲に空洞 (CAVITY) が形成される。

【 0 2 3 6 】

10

20

30

40

50

尚、ダミー層 2 4 B がレジストから構成される場合には、ダミー層 2 4 B の除去をアッシングという気化法により除去できる。

【 0 2 3 7 】

また、開口 2 0 を塞いでいる空洞内のシード層 2 9 A についても除去する。これにより、可動部が可動な状態となる。

【 0 2 3 8 】

次に、図 5 1 に示すように、開口 2 1 の周囲に、選択成長の種となるシード層 2 9 B を形成する。シード層 2 9 B は、開口 2 1 の周囲に部分的に設けてもよいし、開口 2 1 を取り囲むようにリング状に形成してもよい。また、シード層 2 9 B は、開口 2 1 の一辺に沿ってライン状に形成してもよい。

10

【 0 2 3 9 】

シード層 2 9 B は、例えば、Si, SiGe などの材料から構成される。

【 0 2 4 0 】

次に、図 5 2 に示すように、選択成長法によりシード層 2 9 B を成長させ、膜 1 9 に設けられた開口 2 1 を塞ぐ。

【 0 2 4 1 】

以上の工程により、図 3 6 の MEMS 部品が完成する。

【 0 2 4 2 】

このような方法においても、開口 2 0 , 2 1 を塞ぐに当たって、空洞内に余分な堆積物が蓄積しないため、高歩留りを実現できる。

20

【 0 2 4 3 】

6 . 適用例

本発明の例の適用例について説明する。

【 0 2 4 4 】

(1) 圧電タイプ可変容量

a. 構造

図 5 3 及び図 5 4 は、本発明の例が適用された圧電タイプ可変容量を示している。

【 0 2 4 5 】

半導体基板 1 0 上には、絶縁層 1 1 が形成される。絶縁層 1 1 上には、溝を有する絶縁層 1 2 が形成される。絶縁層 1 1 上及び絶縁層 1 2 に形成された溝内には、下部電極 1 4 が形成される。下部電極 1 4 は、絶縁層 2 9 A に覆われる。

30

【 0 2 4 6 】

絶縁層 2 9 A 上には、溝の上部を覆う絶縁層 3 0 A が形成される。絶縁層 3 0 A には、開口 2 0 が設けられている。

【 0 2 4 7 】

溝上の絶縁層 3 0 A 上には、アクチュエータとしての圧電素子が形成される。圧電素子は、例えば、第 1 電極 1 7 A と、第 1 電極 1 7 A 上の圧電層 1 8 A と、圧電層 1 8 A 上の第 2 電極 1 9 A とから構成される。第 1 電極 1 7 A 及び第 2 電極 1 9 A は、例えば、可変容量の入力端子として機能する。

40

【 0 2 4 8 】

絶縁層 3 0 A 上には、圧電素子を覆う絶縁層 1 3 が形成される。絶縁層 1 3 には、第 1 及び第 2 電極 1 7 A , 1 9 A に達するコンタクトホールが設けられ、絶縁層 1 3 上には、これらコンタクトホールを介して第 1 及び第 2 電極 1 7 A , 1 9 A に接続される導電層 3 1 , 3 2 が形成される。

【 0 2 4 9 】

また、絶縁層 1 3 には、絶縁層 3 0 A に達するコンタクトホールが設けられ、絶縁層 1 3 上には、このコンタクトホールを満たす上部電極 1 6 が形成される。上部電極 1 6 は、例えば、可変容量の出力端子として機能する。

【 0 2 5 0 】

さらに、絶縁層 1 3 , 2 9 A , 3 0 A には、下部電極 1 4 に達するコンタクトホールが

50

設けられ、絶縁層 13 上には、このコンタクトホールを介して下部電極 14 に接続される導電層 33 が形成される。

【0251】

絶縁層 13 上には、例えば、絶縁体から構成され、可動部を完全に覆い、可動部の周囲を空洞(CAVITY)にする膜 19 が形成される。この膜 19 の表面は、曲面を有する。また、この膜 19 には、開口 21 が設けられ、開口 21 は、絶縁体、導電体、半導体などからなる材料 22 により塞がれる。

【0252】

また、可動部を覆う膜 19 上には、絶縁膜 25 が積み重ねられる。絶縁膜 25 は、膜 19 よりも密度が高い材料から構成されるのが好ましい。

10

【0253】

ここで、例えば、導電層 32, 33 を接地電位に固定し、導電層 31 に入力信号 V_{in} を与えると、入力信号 V_{in} に応じて圧電素子の変形し、下部電極 14 と上部電極 16 との間の距離が変わる。つまり、下部電極 14 と上部電極 16 との間の容量 C が入力信号 V_{in} に応じて変わることになるため、圧電タイプ可変容量を実現できる。

【0254】

b. 材料、サイズなど

第 1 乃至第 3 実施の形態で既に説明したため、ここでは、圧電素子の材料、サイズなどの例について説明する。

【0255】

圧電素子の圧電層 18 A としては、例えば、PZT ($Pb(Zr,Ti)O_3$), AlN, ZnO, PbTiO, BT O ($BaTiO_3$) などのセラミックや、PVDF (ポリフッ化ビニリデン) などの高分子材料などから選択できる。

20

【0256】

圧電素子の第 1 及び第 2 電極 17 A, 19 A としては、例えば、以下の材料から構成できる。

- ・ Pt, Sr, Ru, Cr, Mo, W, Ti, Ta, Al, Cu, Ni などの金属、又は、これら金属のうち少なくとも 1 つを含む合金

- ・ 上記 a. の窒化物、酸化物 (ex. SrRuO)、又は、化合物

- ・ 上記 a. 及び b. から選択された複数の材料の積層

30

第 1 及び第 2 電極 17 A, 19 A は、互いに同じ構造又は同じ材料から構成されていてもよいし、また、互いに異なる構造又は異なる材料から構成されていてもよい。

【0257】

圧電素子の厚さは、できるだけ薄く、例えば、0.2 nm 以下に設定される。圧電素子の平面形状については、特に制限されない。例えば、正方形、長方形、円形、多角形などを採用することができる。

【0258】

絶縁層 29 A, 30 A は、例えば、窒化シリコン、酸化シリコンなどの絶縁体から構成される。

【0259】

絶縁層 12 の厚さは、空洞の大きさ、即ち、可動部の可動範囲を決定する。絶縁層 12 の厚さは、例えば、600 nm 以上に設定される。

40

【0260】

導電層 31, 32, 33 は、例えば、上部電極 16 と同じ構造を有し、かつ、上部電極 16 と同じ材料から構成される。

【0261】

c. 動作

図 53 及び図 54 の可変容量の動作について説明する。

【0262】

この可変容量を動作させるに当たっては、半導体基板 11 は、例えば、接地電位に固定

50

しておくことが好ましい。

【0263】

可動部としての圧電素子に電圧が加わっていない初期状態、即ち、入力信号 V_{in} が 0 V のときは、圧電素子に電圧が印加されないため、下部電極 14 と上部電極 16 との距離は最も離れた状態にある。このときの容量 C を、 C_{min} とする。

【0264】

入力信号 V_{in} を、例えば、0 V 以上の値に上げると、その値に応じて圧電素子の変形量が増え、下部電極 14 と上部電極 16 との距離が次第に近づく。下部電極 14 及び上部電極 16 間の容量 C は、両者の距離に反比例するため、入力信号 V_{in} の増加に応じて容量 C も次第に増加する。

10

【0265】

例えば、入力信号 V_{in} が 0 V のときの容量 C_{min} を 0.08 pF 程度とすると、入力信号 V_{in} を 3 V (最大値) にしたときの容量 C_{max} は 13 pF 程度になる。但し、上部電極 16 は、直径 100 μm の円形とし、初期状態における下部電極 14 と上部電極 16 との距離を 1 μm とする。

【0266】

尚、低電圧化を図るため、入力信号 V_{in} の最大値は、3 V 以下にすることが好ましく、また、このときの容量比 (C_{max} / C_{min}) は、-45 ~ 125 の動作条件において 20 以上あることが好ましい。

【0267】

d. 製造方法

図 5 3 及び図 5 4 の可変容量の製造方法について説明する。

20

【0268】

まず、図 5 5 に示すように、熱酸化法を用いて、半導体基板 10 上に厚さ約 1.3 μm の絶縁層 (例えば、酸化シリコン) 11 を形成する。また、CVD 法を用いて、絶縁層 11 上に厚さ約 1 μm の絶縁層 (例えば、酸化シリコン) 12 を形成する。

【0269】

次に、PEP により、絶縁層 12 に溝を形成する。即ち、絶縁層 12 上にレジストパターンを形成し、このレジストパターンをマスクに RIE により絶縁層 12 をエッチングする。この後、レジストパターンは除去される。

30

【0270】

次に、絶縁層 12 上及び溝内に導電層 14 を形成し、かつ、PEP により、導電層 14 をパターンニングし、これを下部電極とする。また、CVD 法を用いて、下部電極 14 を覆う厚さ約 50 nm の絶縁層 (例えば、窒化シリコン) 29A を形成する。

【0271】

また、CVD 法を用いて、絶縁層 29A 上に溝を完全に満たすダミー層 (例えば、ポリシリコン) 24A を形成する。この後、CMP によりダミー層 24A を研磨し、ダミー層 24A を溝内のみに残存させると共に、その表面を平坦化する。

【0272】

そして、CVD 法を用いて、絶縁層 29A 上及びダミー層 24A 上に厚さ約 50 nm の絶縁層 (例えば、窒化シリコン) 30A を形成する。ここで、ダミー層 24A の表面が平坦化されているため、絶縁層 30A の表面も平坦である。

40

【0273】

次に、図 5 6 に示すように、絶縁層 30A 上にアクチュエータとしての圧電素子を形成する。圧電素子は、例えば、第 1 電極 17A、圧電層 18A 及び第 2 電極 19A を順次堆積した後、これらをパターンニングすることにより形成される。

【0274】

尚、圧電素子は、平坦な絶縁層 30A 上に形成されることで、その特性のばらつきを少なくすることができるため、MEMS 部品としての可変容量の信頼性の向上に貢献できる。

50

【0275】

次に、CVD法を用いて、絶縁層30A上に、圧電素子を完全に覆う厚さ約100nmの絶縁層(例えば、酸化シリコン)13, 15を形成する。

【0276】

また、絶縁層13, 15に、圧電素子の第1電極17Aに達するコンタクトホール、圧電素子の第2電極19Aに達するコンタクトホール、及び、絶縁層30Aに達するコンタクトホールをそれぞれ形成する。また、絶縁層13, 15, 29A, 30Aに、絶縁層12上の下部電極14に達するコンタクトホールを形成する。これらのコンタクトホールは、1回のPEPとRIEにより同時に形成される。

【0277】

また、空洞を形成するためのホール20を絶縁層13, 15, 30Aに形成する。このホール20も、例えば、第1及び第2電極17A, 19Aに達するコンタクトホールを含むコンタクトホールと同時に形成できる。

【0278】

ホール20は、例えば、溝の端部に1ヶ所だけ設けられていても、また、複数ヶ所に設けられていても、どちらでもよい。ホール20の形状は、特に制限されず、円、楕円、四角形、多角形などを採用することができる。

【0279】

次に、図57に示すように、可動部を覆うダミー層24Bを形成する。ダミー層24Bは、図56に示す工程でダミー層24Aを除去しない場合には、ダミー層24Aと同じ材料、又は、ダミー層24Aと同じエッチャントを用いて除去できる材料から構成されることが好ましい。

【0280】

図56に示す工程でダミー層24Aが除去される場合には、ダミー層24Bは、ダミー層24Aに代わり、絶縁層12の溝内にも満たされる。

【0281】

ダミー層24Bとしては、ダミー層24Aと同様に、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO₂, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Auなどの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。

【0282】

ダミー層24Bは、可動部を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。

【0283】

本例では、この後、例えば、アニールを行うことにより、ダミー層24Bを流動化させ、表面張力により、ダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。

【0284】

次に、図58に示すように、ダミー層24B上に絶縁体から構成される膜(例えば、酸化シリコン)19を形成する。絶縁体から構成される膜19に関し、この膜19は、絶縁体に代えて、導電体又は半導体から構成することもできる。

【0285】

また、PEPを用いて、絶縁体から構成される膜19に開口21を形成する。開口21の数は、単数でも、又は、複数でも、どちらでもよい。また、開口21の位置は、後に行われる開口21を塞ぐ工程を考慮し、可動部からなるべく離れた位置に設けられる。

【0286】

この後、薬液、反応ガスなどを用いてダミー層24A, 24Bを除去すると、図59に示すように、可動部の周囲に空洞(CAVITY)が形成される。

【0287】

尚、ダミー層24A, 24Bがレジストから構成される場合には、ダミー層24A, 2

10

20

30

40

50

4 B の除去をアッシングという気化法により除去できる。

【0288】

次に、図59に示すように、CVD法又はスパッタ法などの方法を用いて、絶縁体から構成される膜19に設けられた開口21を、例えば、絶縁体、導電体、半導体などからなる材料22により塞ぎ、空洞を密閉する。

【0289】

また、開口21を塞ぐための材料22をプラズマCVDなどのプラズマを使用する方法により形成する場合、シーム(seam)が形成されることがある。この場合、そのシームから水が浸入するおそれがあるため、例えば、図60に示すように、CVD法により、絶縁体から構成される膜19上に絶縁膜(例えば、酸化シリコン)25を形成する。

10

【0290】

絶縁膜25は、絶縁体から構成される膜19と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。また、絶縁膜25は、絶縁体から構成される膜19よりも密度が高い材料から構成されるのが好ましい。

【0291】

尚、絶縁膜25は、絶縁体に限られず、導電体又は半導体を用いてもよい。

【0292】

以上の工程により図53及び図54の可変容量が完成する。

【0293】

e. まとめ

20

以上、説明したように、本発明の例を可変容量に適用することにより、MEMS部品としての可変容量の信頼性及び歩留りの向上と製造コストの低下とを同時に実現できる。

【0294】

(2) その他

本発明の例は、MEMS部品全般、例えば、上述の可変容量に加えて、スイッチ、加速度センサ、圧力センサ、RFフィルタ、ジャイロ스코ープ、ミラーデバイスなどに適用することにより、これらMEMS部品の性能の向上と製造コストの低下とを同時に実現することができる。

【0295】

また、本発明の例は、1チップ内にMEMS部品のみが形成されるディスクリート製品に適用できる他、例えば、1チップ内にMEMS部品とLSI(ロジック回路、メモリ回路など)とを混載したシステムLSIに適用し、システムLSIの高性能化と実装寸法の縮小とを実現することもできる。

30

【0296】

例えば、携帯電話などの携帯機器、及び、無線LANなどの通信機器に使用される図61に示すようなVCO(voltage controlled oscillator)の可変容量Cとして本発明の例を適用できる。

【0297】

また、図62及び図63に示すように、送受信器の整合回路内の可変容量Cに本発明の例を適用できる。そして、例えば、破線で囲んだ部分を1チップ化すれば、システムLSIの高性能化と実装寸法の縮小とを実現できる。

40

【0298】

さらに、図64に示すように、本発明の例は、フィルタ内の可変容量Cに適用することもできる。

【0299】

7. その他

本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態

50

の構成要素を適宜組み合わせてもよい。

【図面の簡単な説明】

【0300】

【図1】ウェハ上の複数のMEMS部品を示す平面図。

【図2】参考例としてのMEMS部品を示す断面図。

【図3】参考例としてのMEMS部品を示す断面図。

【図4】第1実施の形態のMEMS部品を示す平面図。

【図5】図4のV-V線に沿う断面図。

【図6】図4及び図5のMEMS部品の製造方法の一工程を示す断面図。

【図7】図4及び図5のMEMS部品の製造方法の一工程を示す断面図。

10

【図8】図4及び図5のMEMS部品の製造方法の一工程を示す断面図。

【図9】図4及び図5のMEMS部品の製造方法の一工程を示す断面図。

【図10】図4及び図5のMEMS部品の製造方法の一工程を示す断面図。

【図11】図4及び図5のMEMS部品の製造方法の一工程を示す断面図。

【図12】第2実施の形態のMEMS部品を示す平面図。

【図13】図12のXIII-XIII線に沿う断面図。

【図14】図12及び図13のMEMS部品の製造方法の一工程を示す断面図。

【図15】図12及び図13のMEMS部品の製造方法の一工程を示す断面図。

【図16】図12及び図13のMEMS部品の製造方法の一工程を示す断面図。

【図17】図12及び図13のMEMS部品の製造方法の一工程を示す断面図。

20

【図18】第3実施の形態のMEMS部品を示す平面図。

【図19】図18のXIX-XIX線に沿う断面図。

【図20】第3実施の形態のMEMS部品を示す平面図。

【図21】図20のXXI-XXI線に沿う断面図。

【図22】図18乃至図21のMEMS部品に用いられる柱のピッチを示す平面図。

【図23】図20及び図21のMEMS部品の製造方法の一工程を示す断面図。

【図24】図20及び図21のMEMS部品の製造方法の一工程を示す断面図。

【図25】図20及び図21のMEMS部品の製造方法の一工程を示す断面図。

【図26】図20及び図21のMEMS部品の製造方法の一工程を示す断面図。

【図27】図20及び図21のMEMS部品の製造方法の一工程を示す断面図。

30

【図28】第1実施の形態の変形例に関わるMEMS部品を示す平面図。

【図29】図28のXXIX-XXIX線に沿う断面図。

【図30】第2実施の形態の変形例に関わるMEMS部品を示す平面図。

【図31】図30のXXXI-XXXI線に沿う断面図。

【図32】第3実施の形態の変形例に関わるMEMS部品を示す平面図。

【図33】図32のXXXIII-XXXIII線に沿う断面図。

【図34】第3実施の形態の変形例に関わるMEMS部品を示す平面図。

【図35】図34のXXXV-XXXV線に沿う断面図。

【図36】本発明の例の開口を塞ぐ方法が適用されるMEMS部品を示す断面図。

【図37】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

40

【図38】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

【図39】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

【図40】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

【図41】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

【図42】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

【図43】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

【図44】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

【図45】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

【図46】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

【図47】本発明の例の開口を塞ぐ方法の一工程を示す断面図。

50

- 【図48】本発明の例の開口を塞ぐ方法の一工程を示す断面図。
- 【図49】本発明の例の開口を塞ぐ方法の一工程を示す断面図。
- 【図50】本発明の例の開口を塞ぐ方法の一工程を示す断面図。
- 【図51】本発明の例の開口を塞ぐ方法の一工程を示す断面図。
- 【図52】本発明の例の開口を塞ぐ方法の一工程を示す断面図。
- 【図53】本発明の適用例としての可変容量を示す平面図。
- 【図54】図53のL I V - L I V線に沿う断面図。
- 【図55】図53及び図54の可変容量の製造方法の一工程を示す断面図。
- 【図56】図53及び図54の可変容量の製造方法の一工程を示す断面図。
- 【図57】図53及び図54の可変容量の製造方法の一工程を示す断面図。
- 【図58】図53及び図54の可変容量の製造方法の一工程を示す断面図。
- 【図59】図53及び図54の可変容量の製造方法の一工程を示す断面図。
- 【図60】図53及び図54の可変容量の製造方法の一工程を示す断面図。
- 【図61】V C Oの例を示す回路図。
- 【図62】送受信器の例を示すブロック図。
- 【図63】整合回路の例を示す回路図。
- 【図64】フィルタの例を示す回路図。


【符号の説明】

【0301】

10, 17: 半導体基板、 11, 12, 13, 15, 18, 25, 27, 29A, 30A: 絶縁層、 14: 下部電極、 16: 上部電極、 17A: 圧電素子の第1電極、 18A: 圧電層、 19A: 圧電素子の第2電極、 19: 空洞を覆う膜、 20, 21: 開口、 22: 空洞を塞ぐ材料、 23: アクチュエータ、 24A, 24B: ダミー層、 26: 多孔質膜、 28: 柱、 29: シード層、 30: 酸化層、 31, 32, 33: 導電層。


【図1】

図1




【図3】

図3




【図2】

図2




【図4】

図4




【 図 5 】

図 5




【 図 7 】

図 7




【 図 6 】

図 6




【 図 8 】

図 8




【 図 9 】

図 9




【 図 1 1 】

図 11




【 図 1 0 】

図 10




【 図 1 2 】

図 12




【 図 1 3 】

図 13




【 図 1 5 】

図 15




【 図 1 4 】

図 14




【 図 1 6 】

図 16




【 図 1 7 】

図 17




【 図 1 9 】

図 19




【 図 1 8 】

図 18




【 図 2 0 】

図 20




【 図 2 1 】

図 21




【 図 2 3 】

図 23




【 図 2 2 】

図 22




【 図 2 4 】

図 24




【 図 2 5 】

図 25




【 図 2 7 】

図 27




【 図 2 6 】

図 26




【 図 2 8 】


図 28




【 図 29 】




【 図 30 】




【 図 31 】




【 図 32 】




【 図 3 3 】




【 図 3 5 】




【 図 3 4 】




【 図 3 6 】




【 図 3 7 】




【 図 4 0 】




【 図 3 8 】



【 図 4 1 】




【 図 3 9 】




【 図 4 2 】

図 42




【 図 4 4 】

図 44




【 図 4 3 】

図 43




【 図 4 5 】

図 45




【 図 4 6 】

図 46




【 図 4 9 】

図 49




【 図 4 7 】

図 47




【 図 5 0 】

図 50




【 図 4 8 】

図 48




【図 59】

図 59




【図 61】

図 61




【図 60】

図 60




【図 62】

図 62




【図 64】

図 64



【図 63】

図 63



フロントページの続き

(51) Int.Cl.	F I	テーマコード(参考)
H 0 1 L 41/193 (2006.01)	H 0 1 L 41/18	1 0 1 B
	H 0 1 L 41/18	1 0 1 C
	H 0 1 L 41/18	1 0 1 D
	H 0 1 L 41/18	1 0 2

(74)代理人 100084618
弁理士 村松 貞男

(74)代理人 100092196
弁理士 橋本 良郎

(72)発明者 大黒 達也
神奈川県横浜市磯子区新杉田町 8 番地 株式会社東芝横浜事業所内