



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2016-0038568
(43) 공개일자 2016년04월07일

(51) 국제특허분류(Int. Cl.)

H01L 33/62 (2010.01)

(21) 출원번호 10-2014-0131806

(22) 출원일자 2014년09월30일

심사청구일자 2014년09월30일

(71) 출원인

(주)포인트엔지니어링

충청남도 아산시 둔포면 아산밸리로 89

(72) 발명자

박승호

경기도 화성시 향남읍 행정중앙1로 39, 403동 1001호

송태환

충청남도 천안시 동남구 새말4길 5 (신방동, 신동아아파트), 104동1003호

변성현

충청남도 아산시 온천대로 1105-17

(74) 대리인

특허법인다래


전체 청구항 수 : 총 5 항

(54) 발명의 명칭 복수의 곡면 캐비티를 포함하는 칩 기판

(57) 요약

본 발명은 칩 원판 및 칩 기판에 관한 것으로, 본 발명에 따른 복수의 곡면 캐비티를 포함하는 칩 기판은 일 방향으로 적층되어 칩 기판을 구성하는 도전부; 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 및 상기 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목한 캐비티를 포함하고, 상기 캐비티는 소정의 곡률반경을 가지는 복수의 곡면들의 연속면으로 형성되는 것이 바람직하다. 본 발명에 따르면, 가공이 편한 평면형 렌즈를 통해 중심부의 조도가 높은 광소자 칩 패키지를 구현할 수 있다. 나아가, 반구형 렌즈를 이용하는 것에 비해 패키지의 두께도 줄일 수 있으므로 칩 패키지가 적용되는 기기의 두께를 줄일 수 있다.

대표도 - 도1



이 발명을 지원한 국가연구개발사업

과제고유번호 10048289

부처명 산업통상자원부

연구관리전문기관 한국산업기술평가관리원

연구사업명 2014년도 우수기술연구센터(ATC)사업

연구과제명 전 광파장대 고효율, 소형화 LED용 패키지 제조기술 개발

기 여 율 1/1

주관기관 (주)포인트엔지니어링

연구기간 2014.06.01 ~ 2018.04.30

명세서

청구범위

청구항 1

일 방향으로 적층되어 칩 기판을 구성하는 도전부;
 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 및
 상기 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목한 캐비티를 포함하고,
 상기 캐비티는 소정의 곡률반경을 가지는 복수의 곡면들의 연속면으로 형성되는 것을 특징으로 하는 복수의 곡면 캐비티를 포함하는 칩 기판.

청구항 2

제 1 항에 있어서,
 상기 캐비티는 양의 곡률반경을 가지는 적어도 하나의 곡면과, 음의 곡률반경을 가지는 적어도 하나의 곡면의 연속면으로 형성되는 것을 특징으로 하는 복수의 곡면 캐비티를 포함하는 칩 기판.

청구항 3

제 1 항에 있어서,
 상기 캐비티는 상기 칩 기판에 실장되는 칩을 기준으로 서로 대칭되는 형상의 연속면으로 형성되는 것을 특징으로 하는 복수의 곡면 캐비티를 포함하는 칩 기판.

청구항 4

제 1 항에 있어서,
 상기 캐비티와 면으로 접하며 상기 캐비티보다 좁은 면적에서 깊지 않은 깊이로 형성된 보조홈을 더 포함하는 것을 특징으로 하는 복수의 곡면 캐비티를 포함하는 칩 기판.

청구항 5

제 1 항에 있어서,
 상기 캐비티의 중앙부는 평평한 면으로 형성되는 것을 특징으로 하는 복수의 곡면 캐비티를 포함하는 칩 기판.

발명의 설명

기술 분야

[0001] 본 발명은 칩 원판 및 칩 기판에 관한 것으로, 보다 상세하게는 칩 실장을 위한 캐비티를 구비하는 칩 원판에 관한 것이다.

배경 기술

[0002] 종래에는 칩 원판에 대하여 칩을 실장하기 위한 공간으로 칩 원판의 상부면에 기계적인 가공이나 화학적인 식각으로 형성하였다. 즉, 가공되지 않은 사각판 모양의 금속원판의 상부를 에칭하여 실장공간을 형성하는 과정을 통해 제조하는 방법이 대한민국 등록특허공보에 등록번호 10-0986211호로 공고된 바 있다. 나아가, 이러한 칩 원판에 UV나 LED와 같은 광소자 칩이 실장되는 경우에는 광반사 성능을 높이기 위해 상광하협(上廣下狹) 형상의 공간을 형성하였다. 이러한 공간을 형성한 후 칩을 실장하고 실장 공간을 봉지하는 데 있어, 렌즈를 구성하여 효율을 높였다.

[0003] 또한, 렌즈를 구성함에 있어 선행문헌 1(한국특허공개공보 10-2010-0122655)은 반구형태의 돔 구조의 렌즈를 형성하여 중심부의 조도를 향상시키고, 수지재 내에 함유되는 형광체가 일정하게 분산되도록 함으로써 균일한 밀

도를 유지하여 색산포를 줄이는 방법을 제안하고 있다.

[0004] 다만, 선행문헌 1과 같은 반구형의 렌즈는 가공상의 어려움이 존재하는 문제점이 있었다.

발명의 내용

해결하려는 과제

[0005] 본 발명은 상기 기술적 과제를 해결하기 위하여 평면형태의 렌즈를 사용하여 중심부의 조도를 향상시키는 방법을 제안하는 것을 목적으로 한다.

[0006] 보다 상세하게는 복수의 곡면 캐비티를 형성하여 평면형태의 렌즈를 사용하더라도 중심부의 조도를 향상시킬 수 있는 방법을 제안하는 것을 목적으로 한다.

과제의 해결 수단

[0007] 상기 기술적 과제를 해결하기 위한 본 실시예에 따른 복수의 곡면 캐비티를 포함하는 칩 기판은 일 방향으로 적층되어 칩 기판을 구성하는 도전부; 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 및 상기 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목한 캐비티를 포함하고, 상기 캐비티는 소정의 곡률반경을 가지는 복수의 곡면들의 연속면으로 형성되는 것이 바람직하다.

[0008] 상기 캐비티는 양의 곡률반경을 가지는 적어도 하나의 곡면과, 음의 곡률반경을 가지는 적어도 하나의 곡면의 연속면으로 형성되는 것이 바람직하다.

[0009] 상기 캐비티는 상기 칩 기판에 실장되는 칩을 기준으로 서로 대칭되는 형상의 연속면으로 형성되는 것이 바람직하다.

[0010] 상기 캐비티와 면으로 접하며 상기 캐비티보다 좁은 면적에서 깊지 않은 깊이로 형성된 보조홈을 더 포함한다.

[0011] 상기 캐비티의 중앙부는 평평한 면으로 형성되는 것이 바람직하다.

발명의 효과

[0012] 본 발명에 따르면, 가공이 편한 평면형 렌즈를 통해 중심부의 조도가 높은 광소자 칩 패키지를 구현할 수 있다. 나아가, 반구형 렌즈를 이용하는 것에 비해 패키지의 두께도 줄일 수 있으므로 칩 패키지가 적용되는 기기의 두께를 줄일 수 있다.

도면의 간단한 설명

[0013] 도 1은 본 발명의 일실시예에 따른 복수의 곡면 캐비티를 구비하는 칩 기판의 사시도이다.

도 2는 본 발명의 일실시예에 따른 반구형 캐비티를 구비하는 칩 기판의 상면도이다.

도 3 내지 4는 본 발명의 일실시예에 따른 복수의 곡면 캐비티를 구비하는 칩 기판의 단면도이다.

발명을 실시하기 위한 구체적인 내용

[0014] 이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.

[0015] 상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.

[0016] 또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하에는 첨부한 도면을 참조하여 상세하게 설명하는데, 편의상 칩으로서 LED를 예로 들어 설명한다.


- [0017] 본 실시예에서 칩 원판을 제조하기 위하여 소정의 두께를 갖는 복수의 전기 전도성 물질을 포함하는 도전부(110)를 절연물질로 구성되는 절연부(120)를 사이에 두고 접합하여 교호로 적층한다.
- [0018] 적층한 상태에서 가열 및 가압함으로써, 내부에 복수의 절연부(120)가 간격을 두고 배열되어 있는 전도물질괴(塊)가 제조된다. 다음으로 이렇게 제조된 전도물질 괴를 절연부(120)이 포함되도록 수직으로 절단함으로써, 복수의 수직 절연부(120)이 간격을 두고 평행하게 배열된 칩 원판의 제조가 완료된다. 즉 본 실시예에서 일방향은 수직방향으로서, 전도물질괴를 적층방향에 따라 수직으로 절단하여 칩 원판(10)을 제조한다.
- [0019] 상술한 방법에 따라 절단하여 제조된 칩 원판에 대하여 복수의 곡면 캐비티(130)를 형성하여 본 실시예에 따른 칩 기판을 제조한다. 이때 캐비티는 원판 상태에서 형성하는 것도 가능하며, 절단 후 절단된 칩 기판의 상태에서 형성하는 것도 가능하다.
- [0020] 이하 도 1을 참조하여, 본 실시예에 따른 복수의 곡면 캐비티(130)를 구비하는 칩 기판(100)에 대하여 설명한다.
- [0021] 도 1은 본 발명의 일실시예에 따른 복수의 곡면 캐비티(130)를 구비하는 칩 기판(100)의 사시도이다.
- [0022] 도 1을 참조하면, 본 실시예에 따른 복수의 곡면 캐비티(130)를 구비하는 칩 기판(100)은 도전부(110), 절연부(120) 및 캐비티(130)를 포함한다.
- [0023] 즉 본 실시예에 따른 칩 기판(100)을 위에서 보면 사각형의 칩 기판(100)에 대하여 내측으로 복수의 곡면 캐비티(130)가 형성되며, 이때 복수의 곡면 캐비티(130)는 절연부(120)를 포함하여 형성된다.
- [0024] 본 실시예에서 도전부(110)는 일 방향으로 적층되어 칩 기판(100)을 구성하는 것으로서, 후공정에 의해 실장되는 칩에 전극을 인가하는 전극으로서 기능하게 된다. 여기서, 일방향이란 상술한 바와 같이 적층단계에서 절연부(120)와 교호적으로 적층되는 도전부(110)의 적층방향에 따라 형성되는 것이며, 도 2에 따르면 수평방향으로 적층되어 형성 된다.
- [0025] 절연부(120)는 도전부(110)와 교호로 적층되어 도전부(110)를 전기적으로 분리시킨다. 즉 절연부(120)를 사이에 두고 절연되어 있는 칩 기판(100)은 각각 (+) 전극 단자, (-) 전극 단자로 기능할 수 있다.
- [0026] 본 실시예에서 절연부(120)는 두개의 도전부(110) 사이에 하나 존재하는 것을 예로 들어 설명하나, 3개의 도전부(110) 사이에 두개의 절연부(120)가 형성되어 칩 기판(100)을 구성하는 것도 가능하며, 그 용도에 따라서 더욱 많은 절연부(120)가 형성되는 것도 가능하다.
- [0027] 본 실시예에 따른 칩 기판(100)은 이상의 설명에 따라 절연부(120)를 포함하는 영역에 대하여 형성된 캐비티(130)를 더 포함할 수 있다.
- [0028] 도 2를 참조하면, 본 실시예에서 캐비티(130)는 곡면을 포함하는 반구형 형상으로 이루어질 수 있다.
- [0029] 다만, 본 실시예에서 캐비티(130)는 반구형외에 소정의 곡률반경을 가지는 복수의 곡면들의 연속면으로 형성되는 것도 가능하다. 즉, 캐비티(130)의 표면은 자유곡면으로 형성될 수 있다.
- [0030] 구체적으로 도 3과 같이 서로 다른 곡률을 가지는 곡면들이 결합된 형태의 캐비티(130)를 가지는 것도 가능하다.
- [0031] 캐비티(130) 내에 칩이 실장되는 경우 칩에서 방출되어 캐비티(130)에 반사되는 광의 방출패턴은 실장되는 칩의 위치나, 높이에 따라 각각 달라질 수 있다.
- [0032] 또한, 칩의 구조나 칩이 실장된 칩 패키지의 용도 등에 따라 원하는 방출패턴이 달라질 수 있다.
- [0033] 따라서, 본 실시예에서는 사용자가 원하는 패턴의 방출패턴을 구현하기 위하여 칩이 실장되는 패키지를 복수의 곡면을 연속적으로 배치하여 구현한다.
- [0034] 도 3a와 같이 볼록한 양의 곡률반경을 가지는 곡면을 제1 단에 배치하고, 제1 단의 상부에는 오목한 음의 곡률반경을 가지는 곡면을 제2 단으로 구성하는 것도 가능하다.
- [0035] 반대로 도 3c와 같이 오목한 음의 곡률반경을 가지는 곡면을 제1 단에 배치하고, 제1 단의 상부에는 볼록한 양의 곡률반경을 가지는 곡면을 제2 단으로 구성하는 것도 가능하다.
- [0036] 또한, 도 3b와 3d와 같이 서로 부호는 같으나 곡률반경이 다른 곡면을 제1 단과 제2 단에 구성하는 것도 가능하

다.


- [0037] 다른 실시예로, 도 3의 경우 절연부에 대하여 수직한 단면으로, 칩이 실장되는 위치를 기준으로 서로 대칭되는 곡면을 캐비티(130)가 형성하고 있는 것을 도시하고 있으나, 칩 패키지의 용도에 따라서 도 4와 같이 서로 대칭되지 않는 구조로 구현되는 것도 가능하다.
- [0038] 본 실시예에서 대칭되지 않는 구조는 도 4와 같이 제1 단에서 한쪽은 음의 곡률반경을 가지고 한쪽은 양의 곡률반경을 가지도록 구현하는 것을 예시하고 있으나, 양과 음의 차이가 아닌 곡률반경 값의 차이를 달리하여 비대칭적인 구조를 구현하는 것도 가능하다.
- [0039] 나아가, 이상의 실시예에서 곡면은 수직한 방향에서 제1 단과 제 2단으로 구분되어 다른 곡면의 결합에 의한 연속면으로 캐비티(130)를 구성하는 것을 도시하고 있으나, 수평한 방향으로 캐비티(130)를 복수의 영역으로 분할하여 각기 다른 곡률을 가지는 곡면으로 캐비티(130)를 구현하는 것도 가능하다.
- [0040] 이상의 실시예에 따른 캐비티(130)는 실장되는 칩의 위치나 종류, 용도 등에 따라서 사용자가 원하는 방향으로 광반사 성능을 높이고, 나아가 광원을 한 점으로 몰아주어 휘도를 상승시킬 수 있다.
- [0041] 또한, 캐비티(130)의 중앙부는 원형의 평평한 면으로 형성되는 것이 바람직하다. 즉, 칩이 기판에 대하여 기울어지지 않은 상태로 캐비티(130)에 실장되도록 하기 위하여 평평한 면을 더 포함할 수 있다.
- [0042] 나아가 다시 도 1을 참조하면, 본 실시예에 복수의 곡면 캐비티(130)를 구비하는 칩 기판(100)은 보조홈(140)을 더 포함할 수 있다. 즉 본 실시예에서 보조홈(140)은 캐비티(130)와 면으로 접하며 캐비티(130)보다 좁은 면적에서 깊이 않은 깊이로 형성된다.
- [0043] 즉 도 1을 참조하면, 보조홈(140)은 캐비티(130) 보다는 깊이 없게 형성되며, 캐비티(130)의 면과 면으로 접하도록 형성된다. 또한 보조홈(140)의 단면은 평평한 면으로 형성된다.
- [0044] 따라서 캐비티(130) 내에 칩이 실장되고 와이어 본딩을 통해 칩의 전극부와 전기적으로 연결되는 경우 와이어의 일단은 칩의 전극부와 접합되고 다른 일단은 보조홈의 평평한 면과 보다 쉽게 접합될 수 있다.
- [0045] 또한 본 실시예에서 보조홈(140)의 절단면의 형상은 구현의 편의상 원형으로 구현하였으나 설계에 따라서 직사각형, 타원형 등으로 변경될 수 있다. 또한 보조홈(140)의 깊이는 반구형의 캐비티(130)의 휘도 상승을 저하시키는 정도로 형성되는 것이 바람직하다.
- [0046] 또한, 캐비티(130)가 하나로 구성되는 것을 예로 들었으나, 칩 기판(100)의 용도에 따라서 복수의 캐비티(130)를 형성하는 것도 가능하며, 예를 들어 네개의 캐비티(130)를 형성하고, 절연부(120)를 두개로 형성하는 것도 가능하다.
- [0047] 이상의 본 발명에 따르면, 반구형태의 돔 구조의 렌즈를 형성하여 중심부의 조도를 향상시키고, 수지재 내에 함유되는 형광체가 일정하게 분산되도록 하기 위하여 반구형의 렌즈 대신 가공이 편한 평면형 렌즈를 통해 중심부의 조도가 높은 광소자 칩 패키지를 구현할 수 있다. 나아가, 반구형 렌즈를 이용하는 것에 비해 패키지의 두께도 줄일 수 있으므로 칩 패키지가 적용되는 기기의 두께를 줄일 수 있다.
- [0048] 나아가 도시하지는 않았으나 이상의 상술한 실시예에 따른 칩 기판(100)을 이용하여 광소자 칩을 패키징하는 경우 광소자 칩은 반구형으로 오목한 캐비티(130) 내에서 도전부(110) 상에 실장되며, 보조홈(140)의 단면과 와이어 본딩된다.
- [0049] 즉, 광소자 칩에 전극의 인가는 와이어 본딩이나 도전부(110)와의 접합을 통해 구현될 수 있으며, 이러한 전극의 인가 방식은 실장되는 칩의 구조에 따라 다양하게 변경될 수 있음은 물론이다.
- [0050] 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.
- [0051] 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

도면


도면1




도면2




도면3a




도면3b




도면3c



도면3d



도면4a



도면4b

