



(10) **DE 10 2017 127 089 B4 2022.05.25**

(12)

Patentschrift

(21) Aktenzeichen: **10 2017 127 089.2**
(22) Anmeldetag: **17.11.2017**
(43) Offenlegungstag: **23.05.2019**
(45) Veröffentlichungstag
der Patenterteilung: **25.05.2022**

(51) Int Cl.: **H01L 23/495 (2006.01)**
H01L 25/07 (2006.01)
H01L 21/60 (2006.01)

Innerhalb von neun Monaten nach Veröffentlichung der Patenterteilung kann nach § 59 Patentgesetz gegen das Patent Einspruch erhoben werden. Der Einspruch ist schriftlich zu erklären und zu begründen. Innerhalb der Einspruchsfrist ist eine Einspruchsgebühr in Höhe von 200 Euro zu entrichten (§ 6 Patentkostengesetz in Verbindung mit der Anlage zu § 2 Abs. 1 Patentkostengesetz).

(62) Teilung in:
10 2017 012 418.3

(73) Patentinhaber:
Infineon Technologies Austria AG, Villach, AT

(74) Vertreter:
**Maikowski & Ninnemann Patentanwälte
Partnerschaft mbB, 10707 Berlin, DE**

(72) Erfinder:
**Fachmann, Christian, Fürnitz, AT; Riegler,
Andreas, Lichtpold, AT**

(56) Ermittelter Stand der Technik:
siehe Folgeseiten

(54) Bezeichnung: **Multi-Die-Gehäuse und Leistungswandler**

(57) Hauptanspruch: Gehäuse (2), das einen ersten Leistungshalbleiter-Die (11) und einen zweiten Leistungshalbleiter-Die (12) einschließt, wobei das Gehäuse (2) einen Gehäusekörper (20) mit einer Gehäuseoberseite (201) und einer Gehäusegrundflächenseite (202) aufweist, wobei:

- sowohl der erste Leistungshalbleiter-Die (11) als auch der zweite Leistungshalbleiter-Die (12) eine jeweilige Vorderseite (115, 125) und dieser gegenüberliegend eine jeweilige Rückseite (116, 126) aufweisen, wobei der erste Leistungshalbleiter-Die (11) einen ersten Lastanschluss (111) auf seiner Vorderseite (115) angeordnet und einen zweiten Lastanschluss (112) auf seiner Rückseite (116) angeordnet aufweist und wobei der zweite Leistungshalbleiter-Die (12) einen ersten Lastanschluss (121) auf seiner Vorderseite (125) angeordnet und einen zweiten Lastanschluss (122) auf seiner Rückseite (126) angeordnet aufweist;

- das Gehäuse (2) eine Leiterrahmenstruktur (21) aufweist, die dazu konfiguriert ist, das Gehäuse (2) elektrisch und mechanisch mit einer Stütze (7) zu koppeln, wobei die Gehäusegrundflächenseite (202) der Stütze (7) zugewandt ist, wobei die Leiterrahmenstruktur (21) Folgendes umfasst:

a) eine gemeinsame Basis (210), wobei der zweite Lastanschluss (112) des ersten Leistungshalbleiter-Die (11) elektrisch mit der gemeinsamen Basis (210) verbunden ist, wobei seine Rückseite (116) der gemeinsamen Basis (210) zugewandt ist, und wobei der erste Lastanschluss (121) des zweiten Leistungshalbleiter-Die (12) elektrisch mit der gemeinsamen Basis (210) verbunden ist, wobei seine Vorderseite (125) der gemeinsamen Basis (210) zugewandt ist;

b) einen gemeinsamen Außenanschluss (215), der sich aus dem Gehäusekörper (20) heraus erstreckt und elektrisch mit der gemeinsamen Basis (210) verbunden ist;

c) einen ersten Außenanschluss (211), der sich aus dem Gehäusekörper (20) heraus erstreckt und elektrisch mit dem ersten Lastanschluss (111) des ersten Leistungshalbleiter-Die (11) verbunden ist; und

d) einen zweiten Außenanschluss (212), der sich aus dem Gehäusekörper (20) heraus erstreckt, wobei der zweite Außenanschluss (212) elektrisch mit dem zweiten Lastanschluss (122) des zweiten Leistungshalbleiter-Die (12) verbunden ist und elektrisch von dem ersten Außenanschluss (211) isoliert ist;

- der zweite Leistungshalbleiter-Die (12) einen Teil einer Stapeleinheit (31) bildet, wobei die Stapeleinheit (31) innerhalb des Gehäuses (2) eingeschlossen ist;

- die Stapeleinheit (31) eine monolithische Kopplungsschicht (300) umfasst, die zwischen der gemeinsamen Basis (210) der Leiterrahmenstruktur (21) und der Vorderseite (125) des zweiten Leistungshalbleiter-Die (12) angeordnet ist; und

- die monolithische Kopplungsschicht (300) aus einem Isolationsmaterial gefertigt ist und wenigstens einen Durchgang (310) aufweist, der mit einem elektrisch leitfähigen Material gefüllt ist; und


- der wenigstens eine Durchgang (310) die elektrische Verbindung zwischen dem ersten Lastanschluss (121) des zweiten Leistungshalbleiter-Die (12) und der gemeinsamen Basis (210) bildet.

(19)



Deutsches
Patent- und Markenamt

(10) **DE 10 2017 127 089 B4** 2022.05.25



(56) Ermittelter Stand der Technik:

DE	10 2014 106 823	A1
US	8 410 592	B2
US	2005 / 0 161 785	A1
US	2014 / 0 063 744	A1

Beschreibung

TECHNISCHES GEBIET

[0001] Diese Beschreibung verweist auf Ausführungsformen eines Gehäuses, das einen ersten Leistungshalbleiter-Die und einen zweiten Leistungshalbleiter-Die einschließt. Diese Beschreibung verweist ferner auf Ausführungsformen eines Verfahrens zum Verarbeiten eines Halbleiterwafers. Außerdem verweist diese Beschreibung auf Ausführungsformen eines Leistungswandlers.

HINTERGRUND

[0002] Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, hängen von Leistungshalbleitervorrichtungen ab.

[0003] Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, werden zum Beispiel für verschiedenste Anwendungen verwendet, einschließlich unter anderem für Schalter in Leistungswandlern, z. B. Stromversorgungen.

[0004] Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen oder mehrere Leistungshalbleiter-Dies, die jeweils in einem einzigen Chip integriert sind und dazu konfiguriert sind, einen Laststrom entlang eines Laststrompfades zwischen zwei Lastanschlüssen des Dies zu leiten. Ferner kann der Laststrompfad z. B. mittels einer isolierten Elektrode, die manchmal als Gate-Elektrode bezeichnet wird, gesteuert werden. Zum Beispiel kann die Steuerelektrode beim Empfangen eines entsprechenden Steuersignals, z. B. von einem Treiber, die Leistungshalbleitervorrichtung in einen leitenden Zustand oder einen sperrenden Zustand versetzen.

[0005] Nachdem der Leistungshalbleiter-Die hergestellt wurde, wird er üblicherweise innerhalb eines Gehäuses installiert, z. B. auf eine Weise, die ermöglicht, dass das Gehäuse mit dem eingeschlossenen Die innerhalb einer Anwendung, z. B. in einem Leistungswandler, angeordnet wird, so dass z. B. der eingeschlossene Die mit einer Stütze, z. B. einer Leiterplatte (PCB: Printed Circuit Board), gekoppelt werden kann.

[0006] Zum Beispiel ist ein erster Leistungshalbleiter-Die, z. B. ein Transistor, innerhalb eines ersten Gehäuses eingeschlossen und ist getrennt davon ein zweiter Leistungshalbleiter-Die, z. B. eine Diode, innerhalb eines zweiten Gehäuses eingeschlossen. Das erste Gehäuse und das zweite

Gehäuse können getrennt voneinander innerhalb einer Anwendung installiert, zum Beispiel auf einer PCB montiert, sein. Durch elektrisches Verbinden des ersten Gehäuses und des zweiten Gehäuses miteinander sowie mit weiteren Komponenten, kann ein Leistungswandler gebildet werden.

[0007] Es ist üblicherweise wünschenswert, einen Leistungswandler mit einer kompakten Gestaltung, niedrigen Leistungsverlusten und niedrigen Streuinduktivitäten bereitzustellen, wobei Leistungsverluste und/oder Streuinduktivitäten z. B. durch einen elektrischen Pfad verursacht werden können, der zwei Gehäuse verbindet, die getrennt voneinander angeordnet sind.

[0008] Die US 2005/0161785 A1 beschreibt ein Gehäuse, das zwei nebeneinander liegende Dies integriert.

[0009] Die US 2014/0063744 A1 beschreibt ein Gehäuse, das zwei nebeneinanderliegende Stapel von jeweils zwei übereinander liegenden Dies integriert.

[0010] Die US 8,410,592 B2 beschreibt ein Gehäuse für einen Die.

[0011] Die DE 10 2014 106 823 A1 offenbart ein Verfahren zum Herstellen von Halbleiterbauelementen. Das Verfahren beinhaltet das Bereitstellen eines Stapels mit einem Halbleiterwafer und einem Glassubstrat mit Öffnungen und mindestens einem Graben, das an dem Halbleiterwafer angebracht ist. Der Halbleiterwafer weist mehrere Halbleiterbauelemente auf. Die Öffnungen des Glassubstrats lassen jeweilige Bereiche der Halbleiterbauelemente durch das Glassubstrat unbedeckt, und der Graben verbindet die Öffnungen. Eine Metallschicht wird mindestens an freiliegenden Wänden des Grabens und den Öffnungen und an den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers ausgebildet. Ein Metallgebiet wird durch Galvanisieren von Metall in den Öffnungen und dem Graben und durch nachfolgendes Schleifen des Glassubstrats, um die Gräben zu entfernen, ausgebildet. Der Stapel des Halbleiterwafers und des angebrachten Glassubstrats wird geschnitten, um die Halbleiterbauelemente zu trennen.

KURZDARSTELLUNG

[0012] Die vorliegende Erfindung ist durch den unabhängigen Anspruch 1 definiert. Merkmale einiger Ausführungsformen sind in den abhängigen Ansprüchen angegeben. Gemäß einem Beispiel schließt ein Gehäuse einen ersten Leistungshalbleiter-Die und einen zweiten Leistungshalbleiter-Die ein. Das Gehäuse weist einen Gehäusekörper mit einer Gehäuseoberseite und einer Gehäusegrundflä-

chenseite auf. Sowohl der erste Leistungshalbleiter-Die als auch der zweite Leistungshalbleiter-Die zeigen eine jeweilige Vorderseite und dieser gegenüberliegend eine jeweilige Rückseite auf, wobei der erste Leistungshalbleiter-Die einen ersten Lastanschluss auf seiner Vorderseite angeordnet und einen zweiten Lastanschluss auf seiner Rückseite angeordnet aufweist und wobei der zweite Leistungshalbleiter-Die einen ersten Lastanschluss auf seiner Vorderseite angeordnet und einen zweiten Lastanschluss auf seiner Rückseite angeordnet aufweist. Das Gehäuse weist eine Leiterrahmenstruktur auf, die dazu konfiguriert ist, das Gehäuse elektrisch und mechanisch mit einer Stütze zu koppeln, wobei die Gehäusegrundflächenseite der Stütze zugewandt ist. Die Leiterrahmenstruktur umfasst Folgendes: a) eine gemeinsame Basis, wobei der zweite Lastanschluss des ersten Leistungshalbleiter-Die elektrisch mit der gemeinsamen Basis verbunden ist, wobei seine Rückseite der gemeinsamen Basis zugewandt ist, und wobei der erste Lastanschluss des zweiten Leistungshalbleiter-Die elektrisch mit der gemeinsamen Basis verbunden ist, wobei seine Vorderseite der gemeinsamen Basis zugewandt ist; b) einen gemeinsamen Außenanschluss, der sich aus dem Gehäusekörper heraus erstreckt und elektrisch mit der gemeinsamen Basis verbunden ist; c) einen ersten Außenanschluss, der sich aus dem Gehäusekörper heraus erstreckt und elektrisch mit dem ersten Lastanschluss des ersten Leistungshalbleiter-Die verbunden ist; und d) einen zweiten Außenanschluss, der sich aus dem Gehäusekörper heraus erstreckt, wobei der zweite Außenanschluss elektrisch mit dem zweiten Lastanschluss des zweiten Leistungshalbleiter-Die verbunden ist und elektrisch von dem ersten Außenanschluss isoliert ist. Der zweite Leistungshalbleiter-Die bildet einen Teil einer Stapeleinheit, wobei die Stapeleinheit innerhalb des Gehäuses eingeschlossen ist. Die Stapeleinheit umfasst eine monolithische Kopplungsschicht, die zwischen der gemeinsamen Basis der Leiterrahmenstruktur und der Vorderseite des zweiten Leistungshalbleiter-Die angeordnet ist. Die monolithische Kopplungsschicht ist aus einem Isolationsmaterial gefertigt und weist wenigstens einen Durchgang auf, der mit einem elektrisch leitfähigen Material gefüllt ist. Der wenigstens eine Durchgang bildet die elektrische Verbindung zwischen dem ersten Lastanschluss des zweiten Leistungshalbleiter-Die und der gemeinsamen Basis aus.

[0013] Gemäß einem weiteren Beispiel ist ein Leistungswandler dazu konfiguriert, ein Eingabeleistungssignal von einer Eingabeleistungsquelle zu empfangen und das Eingabeleistungssignal in ein Ausgabeleistungssignal umzuwandeln und das Ausgabeleistungssignal für eine Last bereitzustellen, wobei der Leistungswandler wenigstens ein Gehäuse umfasst. Das wenigstens eine Gehäuse schließt einen ersten Leistungshalbleiter-Die und

einen zweiten Leistungshalbleiter-Die ein. Das wenigstens eine Gehäuse weist einen Gehäusekörper mit einer Gehäuseoberseite und einer Gehäusegrundflächenseite auf. Sowohl der erste Leistungshalbleiter-Die als auch der zweite Leistungshalbleiter-Die zeigen eine jeweilige Vorderseite und dieser gegenüberliegend eine jeweilige Rückseite auf, wobei der erste Leistungshalbleiter-Die einen ersten Lastanschluss auf seiner Vorderseite angeordnet und einen zweiten Lastanschluss auf seiner Rückseite angeordnet aufweist und wobei der zweite Leistungshalbleiter-Die einen ersten Lastanschluss auf seiner Vorderseite angeordnet und einen zweiten Lastanschluss auf seiner Rückseite angeordnet aufweist. Das wenigstens eine Gehäuse weist eine Leiterrahmenstruktur auf, die dazu konfiguriert ist, das wenigstens eine Gehäuse elektrisch und mechanisch mit einer Stütze zu koppeln, wobei die Gehäusegrundflächenseite der Stütze zugewandt ist. Die Leiterrahmenstruktur umfasst Folgendes: a) eine gemeinsame Basis, wobei der zweite Lastanschluss des ersten Leistungshalbleiter-Die elektrisch mit der gemeinsamen Basis verbunden ist, wobei seine Rückseite der gemeinsamen Basis zugewandt ist, und wobei der erste Lastanschluss des zweiten Leistungshalbleiter-Die elektrisch mit der gemeinsamen Basis verbunden ist, wobei seine Vorderseite der gemeinsamen Basis zugewandt ist; b) einen gemeinsamen Außenanschluss, der sich aus dem Gehäusekörper heraus erstreckt und elektrisch mit der gemeinsamen Basis verbunden ist; c) einen ersten Außenanschluss, der sich aus dem Gehäusekörper heraus erstreckt und elektrisch mit dem ersten Lastanschluss des ersten Leistungshalbleiter-Die verbunden ist; und d) einen zweiten Außenanschluss, der sich aus dem Gehäusekörper heraus erstreckt, wobei der zweite Außenanschluss elektrisch mit dem zweiten Lastanschluss des zweiten Leistungshalbleiter-Die verbunden ist und elektrisch von dem ersten Außenanschluss isoliert ist. Der zweite Leistungshalbleiter-Die bildet einen Teil einer Stapeleinheit, wobei die Stapeleinheit innerhalb des Gehäuses eingeschlossen ist. Die Stapeleinheit umfasst eine monolithische Kopplungsschicht, die zwischen der gemeinsamen Basis der Leiterrahmenstruktur und der Vorderseite des zweiten Leistungshalbleiter-Die angeordnet ist. Die monolithische Kopplungsschicht ist aus einem Isolationsmaterial gefertigt und weist wenigstens einen Durchgang auf, der mit einem elektrisch leitfähigen Material gefüllt ist. Der wenigstens eine Durchgang bildet die elektrische Verbindung zwischen dem ersten Lastanschluss des zweiten Leistungshalbleiter-Die und der gemeinsamen Basis aus.

[0014] Gemäß einem Beispiel umfasst ein Verfahren Folgendes: Bereitstellen eines verarbeiteten ersten Wafers, wobei der erste Wafer eine Vorderseite und eine Rückseite aufweist und mehrere Leistungs-

halbleiter-Dies beinhaltet, die innerhalb des ersten Wafers durch Verarbeiten seiner Vorderseite implementiert wurden, wobei jeder der Leistungshalbleiter-Dies einen ersten Lastanschluss auf der Vorderseite und einen zweiten Lastanschluss auf der Rückseite aufweist; Bereitstellen eines nichtverarbeiteten zweiten Wafers, der aus einem elektrisch isolierenden Material gefertigt ist und eine erste Seite und eine dieser gegenüberliegende zweite Seite aufweist; Bilden mehrerer Vertiefungen innerhalb des zweiten Wafers; Füllen der mehreren Vertiefungen mit einem leitfähigen Material; Bilden eines Stapels durch Anbringen des zweiten Wafers an der Vorderseite des ersten Wafers vor dem oder anschließend an den Füllschritt, wobei das leitfähige Material die ersten Lastanschlüsse der Leistungshalbleiter-Dies elektrisch kontaktiert; und Sicherstellen, dass das leitfähige Material eine elektrische Verbindung zwischen der ersten Seite und der zweiten Seite des zweiten Wafers bereitstellt.

[0015] Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.

Figurenliste

[0016] Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf die Veranschaulichung von Prinzipien der Erfindung gelegt. Darüber hinaus können in den Figuren Bezugsziffern entsprechende Teile bezeichnen. In den Zeichnungen gilt:

Fig. 1A-B veranschaulichen jeweils einen Abschnitt einer perspektivischen Ansicht eines Gehäuses gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;

Fig. 2 veranschaulicht einen Abschnitt eines vertikalen Querschnitts eines ersten Leistungshalbleiter-Die und einen Abschnitt eines vertikalen Querschnitts eines zweiten Leistungshalbleiter-Die gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;

Fig. 3A-B veranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts eines Gehäuses gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;

Fig. 4 veranschaulicht einen Abschnitt einer Schaltungsanordnung eines Leistungswandlers gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;

Fig. 5 veranschaulicht einen Abschnitt eines vertikalen Querschnitts eines Gehäuses gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft; und

Fig. 6A-B veranschaulichen beide einen Abschnitt eines vertikalen Querschnitts eines Gehäuses gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;

Fig. 7 veranschaulicht einen Abschnitt einer horizontalen Projektion eines zweiten Leistungshalbleiter-Die gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;

Fig. 8 veranschaulicht basierend auf Abschnitten horizontaler Projektionen und Abschnitten vertikaler Querschnitte ein Flussdiagramm eines Verfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;

Fig. 9 veranschaulicht basierend auf Abschnitten vertikaler Querschnitte ein Flussdiagramm eines Verfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft; und

Fig. 10 veranschaulicht basierend auf Abschnitten vertikaler Querschnitte ein Flussdiagramm eines Verfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft.

AUSFÜHRLICHE BESCHREIBUNG

[0017] In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezielle Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann.

[0018] In dieser Hinsicht kann Richtungsterminologie wie etwa „oben“, „unten“, „unterhalb“, „vor“, „hinter“, „rück“, „anführend“, „anhängend“, „über“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.

[0019] Es wird nun ausführlich auf unterschiedliche Ausführungsformen Bezug genommen, von welchen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird als Erklärung

bereitgestellt und soll die Erfindung nicht beschränken. Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können beispielsweise auf oder kombiniert mit anderen Ausführungsformen angewandt werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen einschließen. Die Beispiele werden unter Gebrauch einer speziellen Sprache beschrieben, die nicht als den Schutzzumfang der beiliegenden Ansprüche beschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Zum Zwecke der Klarheit wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.

[0020] Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Die oder eines Chips sein. Sowohl die (erste) laterale Richtung X als auch die (zweite) laterale Richtung Y, die unten erwähnt sind, können beispielsweise horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander stehen können.

[0021] Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche ausgerichtet ist, d. h. parallel zu der Normalen der Oberfläche des Halbleiterwafers/-chips/- Die. Die unten erwähnte Ausdehnungsrichtung Z kann zum Beispiel eine Ausdehnungsrichtung sein, die sowohl zur ersten lateralen Richtung X als auch zur zweiten lateralen Richtung Y senkrecht steht.

[0022] In dem Zusammenhang der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Anteilen oder Teilen der hier beschriebenen Vorrichtung vorliegt. Ferner soll der Ausdruck „in Kontakt“ in dem Zusammenhang der vorliegenden Beschreibung beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der entsprechenden Halbleitervorrichtung vorliegt; z. B. beinhaltet ein Übergang zwischen zwei miteinander in Kontakt stehenden Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.

[0023] Zusätzlich wird in dem Zusammenhang der vorliegenden Beschreibung der Ausdruck „elektrische Isolation“ in dem Zusammenhang seines allgemein gültigen Verständnisses, falls nicht anderweitig angegeben, verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten getrennt voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Jedoch können Komponenten, die voneinander elektrisch isoliert sind, trotzdem miteinander gekoppelt, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzuführen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert sein und können gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.

[0024] Spezielle in dieser Beschreibung beschriebene Ausführungsformen betreffen, ohne darauf beschränkt zu sein, einen oder mehrere Leistungshalbleiter-Dies, z. B. Leistungshalbleiter-Dies, die innerhalb eines Leistungswandlers, z. B. einer Leistungsversorgung, verwendet werden können. Dementsprechend können die Leistungshalbleiter-Dies bei einer Ausführungsform jeweils dazu konfiguriert sein, einen Laststrom zu führen, der einer Last zugeführt werden soll und/oder der entsprechend von einer Leistungsquelle bereitgestellt wird. Beispielsweise können die hier beschriebenen Dies eine oder mehrere aktive Leistungshalbleiterzellen umfassen, wie etwa eine monolithisch integrierte Diodenzelle und/oder eine monolithisch integrierte Transistorzelle und/oder eine monolithisch integrierte IGBT-Zelle und/oder eine monolithisch integrierte RC-IGBT-Zelle und/oder eine monolithisch integrierte MOS-Gated-Diode(MGD)-Zelle und/oder eine monolithisch integrierte MOSFET-Zelle und/oder Ableitungen davon. Mehrere solche Diodenzellen und/oder solche Transistorzellen können in dem jeweiligen Die integriert sein.

[0025] Ohne darauf beschränkt zu sein, kann der unten ausführlicher beschriebene erste Leistungshalbleiter-Die ein Leistungs transistor, z. B. ein MOSFET, sein. Der unten ausführlicher beschriebene zweite Leistungshalbleiter-Die kann eine Leistungsdiode, z. B. eine SiC-basierte Diode, sein. Bei einer anderen Ausführungsform sind sowohl der erste Leistungshalbleiter-Die als auch der zweite Leistungshalbleiter-Die als eine jeweilige Diode implementiert. Bei einer noch anderen Ausführungsform sind sowohl der erste Leistungshalbleiter-Die als auch der zweite Leistungshalbleiter-Die als ein jeweiliger Transistor implementiert. Bei einer noch anderen Ausführungsform ist der erste Leistungshalbleiter-Die eine Diode und ist der zweite Leistungshalbleiter-Die ein Transistor.

[0026] Der Ausdruck „Leistungshalbleiter-Die“, wie in dieser Beschreibung verwendet, soll einen einzigen Die mit hohen Spannungssper- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten ist ein solcher Leistungshalbleiter-Die für einen starken Strom, typischerweise im Ampere-Bereich, z. B. von bis zu 5 oder 300 Ampere, und/oder für Spannungen, typischerweise oberhalb von 15 V, typischer von bis zu 40 V und darüber, z. B. bis zu wenigstens 500 V oder mehr als 500 V, z. B. wenigstens 600 V, gedacht.

[0027] Zum Beispiel können die hier beschriebenen Leistungshalbleiter-Dies Dies sein, die dazu konfiguriert sind, als eine Leistungskomponente in einer Nieder-, Mittel- und/oder Hochspannungsanwendung eingesetzt zu werden. Zum Beispiel bezieht sich der Ausdruck „Leistungshalbleiter-Die“, wie in dieser Beschreibung verwendet, nicht auf logische Halbleitervorrichtungen, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.

[0028] Bevor er in einer Anwendung eingesetzt werden kann, wird ein Leistungshalbleiter-Die üblicherweise in ein Gehäuse aufgenommen, das eine mechanische Montage und elektrische Verbindung des Die innerhalb der Anwendung ermöglichen kann. Zum Beispiel kann dies Anwenden der Oberflächenmontagetechnologie (SMT: Surface-Mount Technology) beinhalten.

[0029] Ohne darauf beschränkt zu sein, sind Ausführungsbeispiele des hier beschriebenen Gehäuses SMD-Gehäuse (SMD: Surface-Mount Device - Oberflächenmontagevorrichtung). Zum Beispiel sind Ausführungsformen des hier offenbarten Gehäuses SMD-Gehäuse mit flachen Kontakten, die an eine Stütze, z. B. eine PCB, anschließen.

[0030] Sowohl **Fig. 1A** als auch **Fig. 1B** veranschaulichen einen Abschnitt einer perspektivischen Ansicht eines Gehäuses 2 gemäß manchen Ausführungsformen schematisch und beispielhaft. Das Gehäuse 2 kann einen Gehäusekörper 20 aufweisen und eine Gehäuseoberseite 201 und eine Gehäusegrundflächenseite 202 aufzeigen. Gehäuseseitenwände 203 können sich von der Gehäusegrundflächenseite 202 zu der Gehäuseoberseite 201 erstrecken. Zum Beispiel ist ein Häuserand 204 dort gebildet, wo die Gehäuseoberseite 201 an die Gehäuseseitenwände 203 angrenzt.

[0031] Gemäß den veranschaulichten Ausführungsbeispielen kann das Gehäuse 2 eine SMD-Konfiguration aufzeigen.

[0032] Zum Beispiel kann das Gehäuse 2 gemäß der in **Fig. 1B** veranschaulichten Ausführungsform

eine Kühlungsoberseite (TSC) 22 aufweisen und daher eine SMD-TSC-Konfiguration aufzeigen. Zum Beispiel ist die Kühlungsoberseite 22 durch eine Außenoberfläche einer gemeinsamen Basis einer Leiterraumstruktur des Gehäuses 2 gebildet, was mit Bezug auf **Fig. 3B** ausführlicher beschrieben wird.

[0033] Die Kühlungsoberseite 22 kann aus einem elektrisch leitfähigen Material gefertigt sein. Zum Beispiel ist die Kühlungsoberseite 22 im Wesentlichen komplanar mit der Gehäuseoberseite 201 angeordnet; z. B. ragt die Kühlungsoberseite 22 nicht oder nur wenig von der Gehäuseoberseite 201 hervor. Die Kühlungsoberseite 22 kann einen horizontalen Oberflächenbereich aufweisen, der wenigstens 50 %, wenigstens 60 % oder sogar mehr als 80 % (aber weniger als 100 %) des gesamten Oberflächenbereichs der Gehäuseoberseite 201 beträgt. Dieser Oberflächenbereich kann für die Umgebung des Gehäusekörpers 20 freiliegen, d. h., der Oberflächenbereich der Kühlungsoberseite 22 ist nicht innerhalb des Gehäusekörpers 20 eingeschlossen, sondern bildet einen Teil einer Außenwand. Das Gehäuse 2 ist zum Beispiel ein Oberseitenkühlungs (TSC: Top Side Cooling)-Gehäuse, wobei die Gehäuseoberseite 201 mit der Kühlungsoberseite 22 ausgestattet ist. Zum Beispiel verlässt wenigstens der Großteil der zu dissipierenden Wärme den Gehäusekörper 20 über die Kühlungsoberseite 22.

[0034] Allerdings sind die hier beschriebenen Ausführungsformen des Gehäuses 2 nicht auf diese beispielhaften Konfigurationen beschränkt; gemäß anderen Ausführungsformen kann das Gehäuse 2 eine Konfiguration aufzeigen, die von einer SMD-Konfiguration verschieden ist. Wie in **Fig. 1A** veranschaulicht, kann das Gehäuse 2 eine SMD-Konfiguration aufzeigen, die von einer SMD-TSC-Konfiguration verschieden ist.

[0035] Zum Beispiel ist das Gehäuse 2 gemäß der (nicht veranschaulichten) Durchkontaktmontagetechnik (Through-Hole Technology) anstelle der SMD-Technologie konfiguriert.

[0036] Nun unter Bezugnahme auf jede von **Fig. 1A-B** und **Fig. 3A-B** umfasst das Gehäuse 2 eine Leiterraumstruktur 21, die dazu konfiguriert ist, das Gehäuse 2 elektrisch und mechanisch mit einer Stütze 7 zu koppeln, wobei z. B. die Gehäusegrundflächenseite 202 der Stütze 7 zugewandt ist. Die Stütze 7 kann z. B. eine Leiterplatte (PCB) oder dergleichen sein. Zum Beispiel zeigt **Fig. 3A** einen vertikalen Querschnitt einer Ausführungsform des in **Fig. 1A** veranschaulichten Gehäuses 2. Ferner zeigt **Fig. 3B** einen vertikalen Querschnitt einer Ausführungsform des in **Fig. 1B** veranschaulichten Gehäuses 2.

[0037] Die Leiterrahmenstruktur 21 umfasst einen ersten Außenanschluss 211, der sich aus dem Gehäusekörper 20 heraus erstreckt, und einen zweiten Außenanschluss 212, der sich auch aus dem Gehäusekörper 20 heraus erstreckt. Wie veranschaulicht, kann es mehr als einen ersten Außenanschluss 211 und mehr als einen zweiten Außenanschluss 212 geben.

[0038] Der (die) erste(n) Außenanschluss (Außenanschlüsse) 211 kann (können) elektrisch von dem (den) zweiten Außenanschluss (Außenanschlüssen) 212 isoliert sein, z. B. wenigstens innerhalb des Inneren des Gehäusekörpers 20.

[0039] Zum Beispiel ist jeder des (der) ersten Außenanschlusses (Außenanschlüsse) 211 und des (der) zweiten Außenanschluss (Außenanschlüsse) 212 als ein flacher Kontakt konfiguriert. Ferner können sich der (die) erste(n) Außenanschluss (Außenanschlüsse) 211 und der (die) zweite(n) Außenanschluss (Außenanschlüsse) 212 aus den Gehäuseseitenwänden 203 des Gehäuses 2 heraus erstrecken, wie beispielhaft in **Fig. 1A-B** veranschaulicht ist.

[0040] Nun zusätzlich unter Bezugnahme auf **Fig. 2** kann das Gehäuse 2 einen ersten Leistungshalbleiter-Die 11 und einen zweiten Leistungshalbleiter-Die 12 einschließen. Zum Beispiel sind der erste Leistungshalbleiter-Die 11 und der zweite Leistungshalbleiter-Die 12 getrennt voneinander bereitgestellt. Bei einer Ausführungsform wird ein erster Prozess zum Herstellen des ersten Leistungshalbleiter-Die 11 eingesetzt, der z. B. ein Transistor, wie etwa ein MOSFET, sein kann, und wird ein zweiter Prozess, der z. B. von dem ersten Prozess verschieden ist, zum Herstellen des zweiten Leistungshalbleiter-Die 12 eingesetzt, der zum Beispiel eine Diode, wie etwa eine SiC-basierte Diode, sein kann. Zum Beispiel wird der erste Leistungshalbleiter-Die 11 aus einem Halbleiterwafer einschließlich Dies eines ersten Typs herausgetrennt und wird der zweite Leistungshalbleiter-Die 12 aus einem anderen Halbleiterwafer einschließlich Dies eines zweiten Typs herausgetrennt. Bei einer anderen Ausführungsform sind die beiden Leistungshalbleiter-Dies 11 und 12 als eine jeweilige Diode (oder als ein jeweiliger Transistor) implementiert und können daher aus einem gemeinsamen Wafer herausgetrennt werden. Jedoch werden, selbst wenn die Leistungshalbleiter-Dies 11, 12 aus einem gemeinsamen Wafer herausgetrennt werden, sie immer noch getrennt voneinander gemäß einer Ausführungsform bereitgestellt.

[0041] Bei einer Ausführungsform wurden sowohl der erste Leistungshalbleiter-Die 11 als auch der zweite Leistungshalbleiter-Die 12 hergestellt, indem die jeweiligen Vorderseiten 115, 125 mehreren Verarbeitungsschritten unterzogen wurden, die einen

oder mehrere der folgenden beinhalten: einen Implantationsverarbeitungsschritt, einen Epitaxieverarbeitungsschritt, einen Diffusionsverarbeitungsschritt, einen Abscheidungsverarbeitungsschritt, einen lithographischen Verarbeitungsschritt, einen Ätzverarbeitungsschritt.

[0042] Zum Beispiel werden die beiden Vorderseiten 115 und 125 lateral strukturiert, z. B. wenigstens mit Bezug auf ein aktives Gebiet und ein Randausschlussgebiet und/oder eine oder mehrere zusätzliche Abschlussstrukturen oder dergleichen.

[0043] Im Gegensatz dazu werden bei einer Ausführungsform die beiden Rückseiten 116 und 126 nicht lateral strukturiert, sondern können im Wesentlichen aus einer jeweiligen homogen gebildeten Rückseitenmetallisierung bestehen.

[0044] Sowohl der erste Leistungshalbleiter-Die 11 als auch der zweite Halbleiter-Die 12 können eine vertikale Konfiguration aufzeigen. Zum Beispiel ist ein erster Lastanschluss 111 des ersten Leistungshalbleiter-Die 11 auf der Vorderseite 115 des ersten Leistungshalbleiter-Die 11 angeordnet und ist der zweite Lastanschluss 112 auf einer Rückseite 116 angeordnet. Die Rückseite 116 und die Vorderseite 115 sind einander gegenüberliegend angeordnet.

[0045] Analog dazu ist ein erster Lastanschluss 121 des zweiten Leistungshalbleiter-Die 12 auf einer Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 angeordnet und ist ein zweiter Lastanschluss 122 auf einer Rückseite 126 des zweiten Leistungshalbleiters 12 angeordnet. Die Rückseite 126 und die Vorderseite 125 sind einander gegenüberliegend angeordnet.

[0046] Zum Beispiel können die zweiten Lastanschlüsse 122 und 112 eine jeweilige Rückseitenmetallisierung umfassen bzw. daraus gefertigt sein. Die ersten Lastanschlüsse 111 und 121 können die jeweilige Vorderseitenmetallisierung umfassen bzw. daraus gefertigt sein.

[0047] Der erste Leistungshalbleiter-Die 11 kann dazu konfiguriert sein, einen ersten Laststrom zwischen seinem ersten Lastanschluss 111 und seinem zweiten Lastanschluss 112 entlang eines Pfades parallel zu der vertikalen Richtung Z zu leiten. Analog dazu kann der zweite Leistungshalbleiter-Die 12 dazu konfiguriert sein, einen zweiten Laststrom zwischen seinem ersten Lastanschluss 121 und seinem zweiten Lastanschluss 122 entlang eines Pfades parallel zu der vertikalen Richtung Z zu leiten.

[0048] Bei einer Ausführungsform fließen der erste Laststrom des ersten Leistungshalbleiter-Die 11 und der zweite Laststrom des zweiten Leistungshalbleiter-

ter-Die 12, bei Installation innerhalb des Gehäuses 2, in der gleichen Richtung.

[0049] Bei einer Ausführungsform ist der erste Lastanschluss 111 des ersten Leistungshalbleiter-Die 11 ein Source-Anschluss oder ein Emitteranschluss oder ein Anodenanschluss. Der zweite Lastanschluss 112 des ersten Leistungshalbleiter-Die 11 kann ein Drain-Anschluss oder ein Kollektoranschluss oder ein Kathodenanschluss sein. Der erste Lastanschluss 121 des zweiten Leistungshalbleiter-Die 12 kann ein Anodenanschluss oder ein Source-Anschluss oder ein Emitteranschluss sein. Der zweite Lastanschluss 122 des zweiten Leistungshalbleiter-Die 12 kann ein Kathodenanschluss oder ein Drain-Anschluss oder ein Kollektoranschluss sein.

[0050] Wie oben erläutert, kann der erste Leistungshalbleiter-Die 11 ein MOSFET oder eine Diode sein und kann der zweite Leistungshalbleiter-Die 12 eine Diode, z. B. eine SiC-basierte Diode, sein.

[0051] Nun unter ausführlicherer Bezugnahme auf **Fig. 3A-B** kann der Leiterraum 21 ferner eine gemeinsame Basis 210 umfassen. Zum Beispiel dient die gemeinsame Basis 210 als eine elektrisch leitende Montagstütze für sowohl den ersten Leistungshalbleiter-Die 11 als auch den zweiten Leistungshalbleiter-Die 12 innerhalb des Inneren des Gehäusekörpers 20. Ferner kann die gemeinsame Basis 210 einen Teil einer elektrischen Verbindung zwischen dem zweiten Lastanschluss 112 (z. B. einem Drain-Anschluss) des ersten Leistungshalbleiter-Die 11 (z. B. eines MOSFET) und dem ersten Lastanschluss 121 (z. B. einem Anodenanschluss) des zweiten Leistungshalbleiter-Die 12 (z. B. einer Diode) bilden.

[0052] Die gemeinsame Basis 210 kann eine monolithische elektrisch leitfähige Platte sein, die z. B. horizontal und wenigstens teilweise innerhalb des Inneren des Gehäusekörpers 20 angeordnet ist. Die monolithische elektrisch leitfähige Platte kann die Unterseite des Gehäusekörpers 20 bilden bzw. geringfügig von der Unterseite des Gehäusekörpers 20 verschoben sein, z. B. mittels einer Schicht, die aus einem Isolationsmaterial 27 gebildet ist, wie in **Fig. 3A** veranschaulicht ist. Bei einer anderen Ausführungsform, falls z. B. als ein TSC-Gehäuse 2 gebildet (vergleiche **Fig. 1 B** und **Fig. 3B**), kann die monolithische elektrisch leitfähige Platte innerhalb eines oberen Teils des Gehäusekörpers 20 angeordnet sein bzw. geringfügig von der Gehäuseoberseite 201 nach innen in dem Gehäusekörper 10 verschoben sein (z. B. auch mittels einer Schicht, die aus einem nichtgezeigten Isolationsmaterial 27 gebildet ist, ähnlich zu **Fig. 3A**).

[0053] Bei einer Ausführungsform, wie in **Fig. 3B** veranschaulicht, weist die monolithische elektrisch leitfähige Platte der gemeinsamen Basis 210 eine Oberfläche außerhalb des Gehäusekörpers 20 auf, wobei die Außenoberfläche die Kühlungsobenseite 22 des Gehäuses 2 bildet.

[0054] Die monolithische elektrisch leitfähige Platte der gemeinsamen Basis 210 weist wenigstens eine Innenoberfläche auf, auf der der erste Leistungshalbleiter-Die 11 und der zweite Leistungshalbleiter-Die montiert sind. Die Oberfläche der monolithischen elektrisch leitfähigen Platte der gemeinsamen Basis 210, die dieser Innenoberfläche gegenüberliegt, kann auch eine Innenoberfläche (wie in **Fig. 3A** veranschaulicht) oder eine Außenoberfläche, wie in **Fig. 3B** veranschaulicht, sein.

[0055] Zum Beispiel ist, wie in **Fig. 3A** veranschaulicht, der zweite Lastanschluss 112 des ersten Leistungshalbleiter-Die 11 elektrisch mit der gemeinsamen Basis 210 verbunden, wobei seine Rückseite 116 der gemeinsamen Basis 210 zugewandt ist und seine Vorderseite 115 der Gehäuseoberseite 201 zugewandt ist, wobei der erste Lastanschluss 121 des zweiten Leistungshalbleiter-Die 12 elektrisch mit der gemeinsamen Basis 210 verbunden ist, wobei seine Vorderseite 125 der gemeinsamen Basis 210 zugewandt ist und seine Rückseite 126 der Gehäuseoberseite 201 zugewandt ist. Dementsprechend kann diese Konfiguration, falls der zweite Leistungshalbleiter-Die 12 eine Diode ist, eine sogenannte Anode-Down (Anode-unten)-Konfiguration darstellen. Bei einer anderen Ausführungsform ist, wie in **Fig. 3B** veranschaulicht, der zweite Lastanschluss 112 des ersten Leistungshalbleiter-Die 11 elektrisch mit der gemeinsamen Basis 210 verbunden, wobei seine Rückseite 116 der gemeinsamen Basis 210 zugewandt ist und seine Vorderseite 115 der Gehäusegrundflächenseite 202 zugewandt ist, wobei der erste Lastanschluss 121 des zweiten Leistungshalbleiter-Die 12 elektrisch mit der gemeinsamen Basis 210 verbunden ist, wobei seine Vorderseite 125 der gemeinsamen Basis 210 zugewandt ist und seine Rückseite 126 der Gehäusegrundflächenseite 202 zugewandt ist. Dementsprechend kann bei der letzteren Konfiguration diese Konfiguration, falls der erste Leistungshalbleiter-Die 11 ein MOSFET ist, eine sogenannte Source-Down (Source-unten)-Konfiguration darstellen.

[0056] Zum Beispiel ist die gemeinsame Basis 210 in entweder dem unteren Teil des Inneren des Gehäusekörpers 20 (vergleiche **Fig. 3A**) oder in dem oberen Teil des Inneren des Gehäusekörpers 20 (vergleiche **Fig. 3B**) angeordnet. Das Innere des Gehäusekörpers 20 kann z. B. ein Isolationsmaterial 27, z. B. eine Vergussmasse, beinhalten.

[0057] Wie oben erklärt wurde, kann der zweite Lastanschluss 112 des ersten Leistungshalbleiter-Die 11, der elektrisch mit der gemeinsamen Basis 210 verbunden und an dieser montiert ist, eine Rückseitenmetallisierung umfassen. Zum Beispiel ist eine solche Rückseitenmetallisierung nicht strukturiert, sondern homogen gebildet. Analog dazu kann der zweite Lastanschluss 122 des zweiten Leistungshalbleiter-Die 12, der elektrisch mit der gemeinsamen Basis 210 verbunden und an dieser montiert ist, eine Rückseitenmetallisierung umfassen. Zum Beispiel ist auch die Rückseitenmetallisierung des zweiten Leistungshalbleiter-Die 12 nicht strukturiert, sondern homogen gebildet.

[0058] Im Gegensatz dazu, wie in **Fig. 7** veranschaulicht, kann die Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 dort, wo sein erster Lastanschluss 121 angeordnet ist, strukturiert sein, z. B. wenigstens mit Bezug auf ein aktives Gebiet 127 und ein Randabschlussgebiet 128, das das aktive Gebiet 127 umgibt. Zum Beispiel erstreckt sich das Randabschlussgebiet 128 lateral so weit, bis es durch den Die-Rand 129 abgeschlossen wird, der zum Beispiel durch Waferzerteilen entstehen kann. Daher kann der erste Lastanschluss 121 des zweiten Leistungshalbleiter-Die 12, der elektrisch mit der gemeinsamen Basis 210 verbunden und an dieser montiert ist, eine Vorderseitenmetallisierung umfassen und einen Teil der Vorderseite bilden, die strukturiert sein kann.

[0059] Bei einer Ausführungsform kann das Randabschlussgebiet 128 des zweiten Leistungshalbleiter-Die 12 auf der Vorderseite 125 wenigstens eine (nicht veranschaulichte) Zone beinhalten, die dazu konfiguriert ist, das elektrische Potential des zweiten Lastanschlusses 122 des zweiten Leistungshalbleiter-Die 12 aufzuzeigen.

[0060] Analog dazu kann die Vorderseite 115 des ersten Leistungshalbleiter-Die 11 dort, wo sein erster Lastanschluss 111 angeordnet ist, strukturiert sein, z. B. wenigstens mit Bezug auf ein aktives Gebiet und ein Randabschlussgebiet, das das aktive Gebiet umgibt, und/oder mit Bezug auf einen isolierten Steueranschluss auf der Vorderseite 115, wie unten ausführlicher erklärt wird.

[0061] Die Leiterrahmenstruktur 21 kann ferner einen gemeinsamen Außenanschluss 215 umfassen, der sich aus dem Gehäusekörper 20 heraus erstreckt und elektrisch mit der gemeinsamen Basis 210 verbunden ist. Zum Beispiel ist die gemeinsame Basis 210 in dem Inneren des Gehäusekörpers 20 angeordnet, passt nahtlos zu dem Außenanschluss 215, wie schematisch in **Fig. 3A** und **Fig. 3B** veranschaulicht ist.

[0062] Der (die) erste(n) Außenanschluss (Außenanschlüsse) 211 kann (können) elektrisch mit dem ersten Lastanschluss 111 des ersten Leistungshalbleiter-Die 11 innerhalb des Inneren des Gehäusekörpers 20 verbunden sein und der (die) zweite(n) Außenanschluss (Außenanschlüsse) 212 der Leiterrahmenstruktur 21 kann (können) elektrisch mit dem zweiten Lastanschluss 122 des zweiten Leistungshalbleiter-Die 12 innerhalb des Inneren des Gehäusekörpers 20 verbunden sein. Die Anschlüsse 211, 212 und 215 können elektrisch voneinander isoliert sein.

[0063] Im Gegensatz zu der schematischen Veranschaulichung in **Fig. 3A** und **Fig. 3B** können alle Anschlüsse 211, 212 und 215 die Gehäuseseitenwand (Gehäuseseitenwände) 203 bei dem gleichen vertikalen Niveau durchqueren, wie z. B. in **Fig. 1A** und **Fig. 1B** veranschaulicht ist. Ferner ist es auch möglich, dass die Leiterrahmenstruktur 21 mehr als einen gemeinsamen Außenanschluss 215 beinhaltet, wobei sich ein solcher (nicht veranschaulichter) weiterer gemeinsamer Außenanschluss von der gemeinsamen Basis 210 aus dem Inneren des Gehäusekörpers 20 auf der gleichen Gehäuseseitenwand 203 wie der zweite Außenanschluss 212 heraus erstrecken könnte.

[0064] Wie oben erklärt, sind der erste Leistungshalbleiter-Die 11 und der zweite Leistungshalbleiter-Die 12 getrennt voneinander innerhalb des Inneren des Gehäusekörpers 20 angeordnet. Zum Beispiel beträgt der Abstand entlang der ersten lateralen Richtung X zwischen einem Rand 119 des ersten Leistungshalbleiter-Die 11 und einem Rand 129 des zweiten Leistungshalbleiter-Die 12 wenigstens 20 μm .

[0065] Zum Beispiel ist der erste Leistungshalbleiter-Die ein Transistor oder eine Diode und ist der zweite Leistungshalbleiter-Die 12 eine Diode. Daher kann der zweite Lastanschluss 112 des ersten Leistungshalbleiter-Die 11 ein Drain-Anschluss oder ein Kollektoranschluss oder ein Kathodenanschluss sein. Wie oben erklärt, kann dieser zweite Lastanschluss 112 auf der Rückseite 116 des ersten Leistungshalbleiter-Die 11 angeordnet sein und kann diese Rückseite 116 auf der gemeinsamen Basis 210 der Leiterrahmenstruktur 21 montiert sein. Die Rückseite 116 des ersten Leistungshalbleiter-Die 11 kann aus einer homogen gebildeten Rückseitenmetallisierung bestehen, die (wenigstens einen Teil des) den zweiten Lastanschluss 12 bildet. Zum Beispiel wird diese Rückseitenmetallisierung an die gemeinsame Basis 210 angelötet. Dementsprechend kann der zweite Lastanschluss 112 des ersten Leistungshalbleiter-Die 11 in Kontakt mit der gemeinsamen Basis 210 angeordnet sein.

[0066] Der erste Lastanschluss 121 des zweiten Leistungshalbleiter-Die 12 kann ein Anodenanschluss oder ein Source-Anschluss oder ein Emitteranschluss sein. Wie oben erklärt, ist der erste Lastanschluss 121 auf der Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 angeordnet und kann diese Vorderseite 125 mit der gemeinsamen Basis 210 der Leiterraumstruktur 21 gekoppelt sein. Weitere Einzelheiten hinsichtlich der Kopplung zwischen der Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 und der gemeinsamen Basis 210 werden weiter unten erklärt.

[0067] Die gemeinsame Basis 210 kann aus einem elektrisch leitfähigen Material gefertigt sein. Daher können der zweite Lastanschluss 112 des ersten Leistungshalbleiter-Die 11 und der erste Lastanschluss 121 des zweiten Leistungshalbleiter-Die 12 mittels wenigstens der gemeinsamen Basis 210 elektrisch miteinander verbunden, z. B. kurzgeschlossen, sein.

[0068] Ein Bereich der Innenoberfläche der gemeinsamen Basis 210, der der Rückseite 116 des ersten Leistungshalbleiter-Die 11 und der Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 zugewandt ist, kann größer als die Summe der Fläche der Vorderseite 115 des ersten Leistungshalbleiter-Die 11 und der Fläche der Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 sein. Bei einer Ausführungsform überlappen sowohl die Vorderseite 115 als auch die Vorderseite 125 lateral die Innenoberfläche der gemeinsamen Basis 210 vollständig.

[0069] Nun unter Bezugnahme auf **Fig. 5** kann der erste Leistungshalbleiter-Die 11 ferner einen Steueranschluss 113 auf seiner Vorderseite 115, z. B. einen Gate-Anschluss, umfassen. Zum Beispiel ist der Steueranschluss 113 dazu konfiguriert, den ersten Leistungshalbleiter-Die 11 als Reaktion auf ein entsprechendes Steuersignal in einen leitenden Zustand oder einen sperrenden Zustand zu setzen. Der Steueranschluss 113 kann elektrisch von sowohl dem ersten Lastanschluss 111 als auch dem zweiten Lastanschluss 112 des ersten Leistungshalbleiter-Die 11 isoliert sein.

[0070] Die Leiterraumstruktur 21 kann ferner einen dritten Außenanschluss 213 umfassen, der sich aus dem Gehäusekörper 20 heraus erstreckt. Der dritte Außenanschluss 213 kann elektrisch mit dem Steueranschluss 113 verbunden sein, z. B. mittels eines (nicht veranschaulichten) Gate-Runners des ersten Leistungshalbleiter-Die 11.

[0071] Jeder der Anschlüsse 211, 212, 213 und 215 kann dazu konfiguriert sein, mit der Stütze 7, z. B. einer PCB, z. B. mittels Einsetzen eines Lötverarbeitungsschrittes gekoppelt zu werden. Jeder der Anschlüsse 211, 212, 213 und 215 kann sich aus

dem Inneren des Gehäusekörpers 20 nach außerhalb des Gehäusekörpers 20 erstrecken.

[0072] Gemäß einer Ausführungsform weicht die Technik des Koppelns des ersten Leistungshalbleiter-Die 11 mit der gemeinsamen Basis 210 von der Technik des Koppelns des zweiten Leistungshalbleiter-Die 12 mit der gemeinsamen Basis 210 ab. Mit Bezug auf die in **Fig. 6A-B** schematisch veranschaulichten Ausführungsbeispiele soll dies ausführlicher erklärt werden.

[0073] Zum Beispiel ist, wie in **Fig. 6B** veranschaulicht, der zweite Lastanschluss 112 (der die Rückseitenmetallisierung auf der Rückseite 116 umfassen bzw. aus dieser gefertigt sein kann) des ersten Leistungshalbleiter-Die 11 in Kontakt mit der gemeinsamen Basis 210 der Leiterraumstruktur 21 angeordnet. Zum Beispiel ist eine Rückseitenmetallisierung des ersten Leistungshalbleiter-Die 11 direkt an der Innenoberfläche der gemeinsamen Basis 210 durch z. B. Löten montiert.

[0074] Im Gegensatz dazu ist der erste Lastanschluss 121 (der die Vorderseitenmetallisierung umfassen bzw. aus dieser gefertigt sein kann) des zweiten Leistungshalbleiter-Die 12 räumlich von der gemeinsamen Basis 210 verschoben, z. B. entlang der vertikalen Richtung Z, wie in **Fig. 6A** veranschaulicht ist. Obwohl die Vorderseitenmetallisierung des zweiten Leistungshalbleiter-Die 12 elektrisch mit der gemeinsamen Basis 210 verbunden sein kann, ist sie zum Beispiel nicht in Kontakt mit der gemeinsamen Basis 210 angeordnet. Es versteht sich, dass die Weise des Koppelns der Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 mit der gemeinsamen Basis 210, wie mit Bezug auf **Fig. 6A** erklärt, auf jede der in **Fig. 3A**, **Fig. 3B** und **Fig. 5** veranschaulichten Ausführungsformen angewandt werden kann.

[0075] Da die Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 strukturiert sein kann, wie oben erklärt wurde, kann es angemessen sein, den zweiten Leistungshalbleiter-Die 12 vertikal von der Innenoberfläche der gemeinsamen Basis 210 um zum Beispiel einen minimalen Abstand von wenigstens 50 µm, wenigstens 200 µm oder wenigstens 550 µm verschoben anzuordnen. Zum Beispiel kann aufgrund des minimalen Abstands zwischen der Innenoberfläche der gemeinsamen Basis 210 und dem zweiten Leistungshalbleiter-Die 12 vermieden werden, dass eine homogene Verteilung des elektrischen Potentials der gemeinsamen Basis 210 einen Verlauf eines elektrischen Feldes stört, das innerhalb des zweiten Leistungshalbleiter-Die 12 vorhanden ist. Ein solcher Verlauf eines elektrischen Feldes kann von der Struktur der Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 abhängen. Bei einer Ausführungsform ist der minimale Abstand zwischen dem zweiten Leistungshalbleiter-Die 12 und der

Innenoberfläche der gemeinsamen Basis 210 so gewählt, dass die Anwesenheit der gemeinsamen Basis 210 (und ihrer homogenen Verteilung des elektrischen Potentials) eine Nennspannung (maximale Sperrspannung) nicht reduziert, für die der zweite Leistungshalbleiter-Die 12 gestaltet wurde.

[0076] Zu diesem Zweck kann der zweite Leistungshalbleiter-Die 12 bei einer Ausführungsform einen Teil einer Stapel­einheit 31 bilden, wobei die Stapel­einheit 31 innerhalb des Gehäuses 2, das heißt innerhalb des Inneren des Gehäusekörpers 20, eingeschlossen ist. Die Stapel­einheit 31 kann eine monolithische Kopplungsschicht 300 umfassen, die zwischen der gemeinsamen Basis 210 der Leiterra­menstruktur 21 und der Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 angeordnet ist. Die mono­lithische Kopplungsschicht 300 ist zum Beispiel aus einem Isolationsmaterial gefertigt und weist wenigstens einen Durchgang 310 auf, der mit einem elek­trisch leitfähigen Material gefüllt ist. Der wenigstens einen Durchgang 310 bildet die elektrische Verbin­dung zwischen dem ersten Lastanschluss 121 des zweiten Leistungshalbleiter-Die 12 und der gemein­sam­en Basis 210.

[0077] Die Kopplungsschicht 300 kann eine mini­male Dicke entlang der vertikalen Richtung Z von wenigstens 50 µm, wenigstens 200 µm oder wenigstens 550 µm aufzeigen. Zum Beispiel ist die Konfigu­ration der Kopplungsschicht 300 an eine Durch­bruchspannung des zweiten Leistungshalbleiter-Die 12 angepasst. Wie oben erklärt wurde, kann bei der Vorderseite 125 des Leistungshalbleiter-Die 12 auch eine Zone angeordnet sein, die das elektrische Potential des zweiten Lastanschlusses 121 des zweiten Leistungshalbleiter-Die 12 oder ein elek­trisches Potential ähnlich zu diesem elektrischen Potential des zweiten Lastanschlusses 121 aufzeigt.

[0078] Daher kann die monolithische Kopplungs­schicht 300 dazu konfiguriert sein, einen Durchbruch entlang einer lateralen Richtung (z. B. der Richtung X oder Y), z. B. entlang eines Pfades zwischen dem aktiven Gebiet 127 und dem Randabschlussgebiet 128, und entlang der vertikalen Richtung Z, z. B. entlang des Pfades zwischen dem Randabschlussge­biet 128 und der Innenoberfläche der gemeinsamen Basis 210, zu vermeiden.

[0079] Eine laterale Struktur der Kopplungsschicht 300 kann durch die Anzahl der Durchgänge 310, die Position der Durchgänge 310 und die Abmessungen der Durchgänge 310 gebildet werden. Zum Bei­spiel kann die laterale Struktur der Kopplungsschicht 300 gemäß der Struktur der Vorderseite 125 des zweiten Leistungshalbleiter-Die 12 konfiguriert sein.

[0080] Weitere optionale Merkmale der Kopplungs­schicht 300 werden unten ausführlicher erklärt.

[0081] Es ist hier auch ein Leistungswandler offen­bart, von dem ein Ausführungsbeispiel schematisch in **Fig. 4** veranschaulicht ist. Zum Beispiel ist der Leistungswandler 4 dazu konfiguriert, ein Eingabe­leistungssignal von einer Eingabeleistungsquelle 40, z. B. einer AC-Quelle (AC: Alternating Current - Wechselstrom), zu empfangen und das Eingabelei­stungssignal in ein Ausgabeleistungssignal, z. B. ein DC-Signal (DC: Direct Current - Gleichstrom), umzu­wandeln und das Ausgabeleistungssignal für eine Last 49 bereitzustellen.

[0082] Zum Beispiel stellt die Leistungsquelle 40 eine AC-Spannung bereit, wobei diese AC-Spannung mittels einer Diodenbrücke 41 des Leistungs­wandlers 4 gleichgerichtet und durch einen Puffer­kondensator 412 gepuffert wird. Die Diodenbrücke 41 kann wenigstens vier Dioden 4111 bis 4114 umfassen, die so angeordnet sind, dass die AC-Spannung in eine DC-Spannung umgewandelt wird, die durch den Pufferkondensator 412 gepuffert wird.

[0083] Stromabwärts des Pufferkondensators 412 kann eine Spule 43 und stromabwärts von dieser ein Glättungskondensator 44, der parallel mit der Last 49 verbunden ist, angeordnet sein.

[0084] Eine Leistungshalbleiteranordnung, die einen ersten Leistungshalbleiter-Die 11, der bei dem veranschaulichten Beispiel ein MOSFET ist, und einen zweiten Leistungshalbleiter-Die 12 umfasst, der bei dem veranschaulichten Beispiel eine Diode ist, ist zwischen dem Glättungskondensa­tor 44 und der Spule 43 angeordnet.

[0085] Der Leistungswandler 4 umfasst wenigstens ein Gehäuse 2, das auf die gleiche Weise wie eine der oben beschriebenen Ausführungsformen konfigu­riert sein kann. Daher kann das einzige Gehäuse 2 sowohl die Diode 12 als auch den MOSFET 11 integrieren, wobei die Diode 12 und der MOSFET 11 innerhalb des Inneren des Gehäusekörpers 20 angeordnet sind, zum Beispiel auf eine wie in **Fig. 5** veranschaulichte Weise. Der gemeinsamen Außen­anschluss 215, der elektrisch mit der gemeinsamen Basis 210 verbunden ist bzw. einen integralen Teil von dieser bildet, ist elektrisch mit der Spule 43 in einem Gebiet außerhalb des Gehäusekörpers 20 verbunden. Innerhalb des Inneren des Gehäusekörpers 20 ist der gemeinsame Außenanschluss 215 mittels der gemeinsame Basis 210 elektrisch mit sowohl dem Drain-Anschluss 112 des MOSFET 11 als auch dem Anodenanschluss 121 der Diode 12 verbunden.

[0086] Wie beispielhaft veranschaulicht, sind die Diode 12 und der MOSFET 11 nicht elektrisch paral­lel miteinander verbunden; nur der Drain-Anschluss 112 des MOSFET 11 und der Anodenanschluss 121 der Diode 12 zeigen das gleiche elektrische Potential

auf. Der Source-Anschluss 111 des MOSFET 11 und der Kathodenanschluss 122 der Diode 12 sind elektrisch nicht miteinander verbunden. Stattdessen ist der erste Außenanschluss 211 (elektrisch mit dem Source-Anschluss 111 verbunden) elektrisch mit einem ersten Anschluss 441 des Glättungskondensators 44 verbunden und ist der zweite Außenanschluss 212 (elektrisch mit dem Kathodenanschluss 122 verbunden) elektrisch mit einem zweiten Anschluss 442 des Glättungskondensators 44 verbunden.

[0087] Der hier offenbarte Leistungswandler 4 ist nicht auf die schematisch und beispielhaft in **Fig. 4** veranschaulichte Schaltkreiskonfiguration beschränkt. Stattdessen kann der Leistungswandler 4 eine willkürliche Konfiguration aufzeigen, die wenigstens zwei getrennte Leistungshalbleiter-Dies beinhaltet, die innerhalb eines einzigen Gehäuses 2 angeordnet sind, z. B. auf eine wie oben beispielhaft veranschaulichte Weise.

[0088] Weiter kann zusätzlich oder alternativ zu dem Gehäuse 2, das sowohl den MOSFET 11 als auch die Diode 12 integriert, ein anderes (nicht veranschaulichtes) Gehäuse die beiden Dioden 4111 und 4113 integrieren und/oder kann noch ein anderes (nicht veranschaulichtes) Gehäuse die beiden Dioden 4112 und 4114 integrieren. Die Integration der Dioden 4111 und 4113 (und/oder der Dioden 4112 und 4114) kann auf eine wie z. B. mit Bezug auf **Fig. 3A** und **Fig. 3B** erklärte Weise stattfinden. Zum Beispiel sind sowohl der Anodenanschluss der Diode 4111 als auch der Kathodenanschluss der Diode 4113 der gemeinsamen Basis des Gehäuses zugewandt, das diese zwei Dioden 4111 und 4113 integriert, und sind elektrisch mit dieser gemeinsamen Basis verbunden.

[0089] Hier ist auch ein Verfahren präsentiert, von dem Ausführungsbeispiele schematisch und beispielhaft in **Fig. 8** bis **Fig. 10** veranschaulicht sind.

[0090] Zum Beispiel kann das Verfahren 5 unter Bezugnahme auf **Fig. 8** Bereitstellen eines verarbeiteten ersten Wafers 10 (vergleiche Schritt 57) umfassen, wobei der erste Wafer 10 eine Vorderseite 125 und eine Rückseite 126 aufweist und mehrere Leistungshalbleiter-Dies 12 beinhaltet, die innerhalb des ersten Wafers 10 durch Verarbeiten seiner Vorderseite 125 implementiert wurden, wobei jeder der Leistungshalbleiter-Dies 12 einen ersten Lastanschluss 121 auf der Vorderseite 125 und einen zweiten Lastanschluss 122 auf der Rückseite 126 aufweist.

[0091] Zum Beispiel kann der oben beschriebene zweite Leistungshalbleiter-Die 12 einer der Dies sein, die in dem bereitgestellten ersten Halbleiterwafer 10 enthalten sind. Mit anderen Worten kann der

bereitgestellte erste Halbleiterwafer 10 mehrere zweite Leistungshalbleiter-Dies 12 beinhalten. Zum Beispiel ist jeder der zweiten Leistungshalbleiter-Dies 12 als eine jeweilige Diode implementiert. Bei einer anderen Ausführungsform zeigen die zweiten Leistungshalbleiter-Dies 12 eine von einer Diodenkonfiguration verschiedene Konfiguration auf, z. B. eine Transistorkonfiguration.

[0092] Auf der Rückseite 126 des ersten Wafers 10 kann eine homogen gebildete unstrukturierte Rückseitenmetallisierung angeordnet sein, die (wenigstens einen Teil von) sämtliche zweite Lastanschlüsse 122 sämtlicher Leistungshalbleiter-Dies 12, die innerhalb des ersten Wafers 10 integriert sind, bilden kann.

[0093] Der bereitgestellte verarbeitete erste Wafer 10 kann mehrere Zerteilungsbereiche 18 beinhalten, die die Leistungshalbleiter-Dies 12 voneinander separieren. Die Leistungshalbleiter-Dies 12 können innerhalb jeweiliger Die-Bereiche 17 des bereitgestellten verarbeiteten ersten Wafers 10 angeordnet sein. Zum Beispiel beinhaltet jeder Die-Bereich 17 einen Leistungshalbleiter-Die 12. Auf der Vorderseite 125 kann jeder Die-Bereich 17 strukturiert sein, z. B. wenigstens mit Bezug auf ein aktives Gebiet (vergleiche das in **Fig. 7** veranschaulichte aktive Gebiet 127) und ein Randabschlussgebiet (vergleiche das in **Fig. 7** veranschaulichte Randabschlussgebiet 128). Zum Beispiel begrenzen die Zerteilungsbereiche 18 die Randabschlussgebiete 128 der Die-Bereiche 17.

[0094] Zum Beispiel können ein oder mehrere Zerteilungsverarbeitungsschritte, z. B. ein oder mehrere Laserzerteilungsverarbeitungsschritte, entlang der Zerteilungsbereiche 18 ausgeführt werden, so dass die getrennten Leistungshalbleiter-Dies 12 herausgeschnitten werden.

[0095] Bei einer Ausführungsform wird ein nicht verarbeiteter zweiter Wafer 30 bereitgestellt, bevor der bereitgestellte verarbeitete erste Wafer 10 in die getrennten Leistungshalbleiter-Dies 12 separiert wird, vergleiche Schritt 51. Der zweite Wafer 30 ist schematisch und beispielhaft in dem oberen Abschnitt aus **Fig. 8** in vier unterschiedlichen Verarbeitungsphasen I-IV des Verfahrens 5 veranschaulicht, das nach dem Bereitstellen des zweiten Wafers 30 stattfinden kann.

[0096] Zum Beispiel ist der zweite Wafer 30 aus einem elektrisch isolierenden Material, z. B. Glas, gefertigt und weist eine erste Seite 301 und eine zweite Seite 302 dieser gegenüberliegend auf. Bei einer Ausführungsform ist der zweite Wafer 30 ein bloßer Glaswafer. Wie hier verwendet, bedeutet der Ausdruck „nichtverarbeitet“, dass der zweite Wafer 30 nicht einen oder mehrere integrierte Leistungshalbleiter-Dies oder dergleichen beinhaltet. Der Aus-

druck „nichtverarbeitet“ schließt jedoch nicht aus, dass der zweite Wafer 30 auf irgendeine Art verarbeitet wurde, bevor er bereitgestellt wird. Z. B. kann der zweite Wafer 30, bevor er bereitgestellt wird, zuvor einem Reinigungsverarbeitungsschritt, einem Schleifverarbeitungsschritt und/oder einem Polierverarbeitungsschritt unterzogen worden sein.

[0097] Der bereitgestellte zweite Wafer 30 (vergleiche Phase I) kann dann mehreren Verarbeitungsschritten unterzogen werden.

[0098] Bei einer Ausführungsform wird wenigstens einer der Verarbeitungsschritte, denen der zweite Wafer 30 unterzogen wird, in Abhängigkeit von der Konfiguration des ersten Wafers 10, z. B. in Abhängigkeit von dem Muster, das durch die Die-Bereiche 17 und die Zerteilungsbereiche 18 gebildet wird, z. B. basierend auf der lateralen Struktur der Vorderseite 125, ausgeführt. Zum Beispiel werden einer oder mehrere der Verarbeitungsschritte, denen der zweiten Wafer 30 unterzogen wird, wenigstens basierend auf der Position und den Größen der ersten Lastanschlüsse 121, die auf der Vorderseite 125 angeordnet sind, ausgeführt.

[0099] Zum Beispiel werden in Schritt 532 mehrere Vertiefungen 310-1 innerhalb des zweiten Wafers 30 gebildet. Zum Beispiel wird für jeden Die-Bereich 17, z. B. für jeden ersten Lastanschluss 121, eine getrennte Vertiefung 310-1 gebildet.

[0100] Zum Beispiel sind die ersten Lastanschlüsse 121 des bereitgestellten ersten Wafers 10 gemäß einer Layoutstruktur angeordnet, wobei das Bilden (vergleiche Schritt 53) der mehreren Vertiefungen 310-1 innerhalb des zweiten Wafers 30 in Abhängigkeit von der Layoutstruktur ausgeführt wird. Zum Beispiel wird eine Gittergröße, wie zum Bilden der Die-Bereiche 17 verwendet, auch zum Bilden der Vertiefungen 310-1 verwendet, oder eine Gittergröße, die kleiner als die Gittergröße ist, die zum Bilden der Die-Bereiche 17 verwendet wird. Jede Vertiefung 310-1 kann einen rechteckigen horizontalen Querschnitt, z. B. mit abgerundeten Ecken, aufweisen. Bei einer anderen Ausführungsform weist jede Vertiefung 310-1 einen kreisförmigen oder ellipsoiden Querschnitt auf.

[0101] Die Vertiefungen 310-1 können auf der ersten Seite 301 gebildet werden, so dass sie sich in einer wannenartigen Weise in den zweiten Wafer 30 erstrecken. Zum Beispiel gehen gemäß einer schematisch in **Fig. 8** veranschaulichten Ausführungsform die Vertiefungen 310-1 nicht durch den zweiten Wafer 30 hindurch. Bei einer anderen Ausführungsform, wie mit Bezug auf **Fig. 9** und **Fig. 10** erklärt wird, werden die Vertiefungen 310-1 vor einer weiteren Verarbeitung entweder innerhalb eines einzigen Verarbeitungsschrittes oder innerhalb einiger

Verarbeitungsschritte als Durchleitungsdurchgänge 310 gebildet.

[0102] Das Bilden der Vertiefungen 310-1 kann Lithografie- und Ätzverarbeitungsschritte beinhalten. Jede Vertiefung 310-1 kann in Abhängigkeit von einer minimalen notwendigen Dicke, z. B. zum Sicherstellen von Spannungsdurchbrucheigenschaften, eine Tiefe von wenigstens einigem μm aufzeigen.

[0103] Dann werden die Vertiefungen 310-1 mit einem leitfähigen Material gefüllt, vergleiche Schritt 55/Phase IV, schraffierter Bereich. Dies kann einen galvanischen Plattierungsverarbeitungsschritt beinhalten, wobei z. B. Kupfer als das leitfähige Material verwendet werden kann. Vor dem Füllen kann eine Keimschicht abgeschieden, z. B. gesputtert, werden, wobei die Keimschicht eine Titan(oder Titanwolfram)-Teilschicht und eine Kupferteilschicht umfassen kann. Die Keimschicht kann anschließend z. B. mittels eines Polierverarbeitungsschrittes, wie etwa eines Chemisch-Mechanisches-Polieren(CMP)-Schrittes, teilweise entfernt werden, z. B. von Mesaebenen zwischen den Vertiefungen 310-1.

[0104] Als ein vorbereitender Schritt 534 (vergleiche Phase III) können ein oder mehrere Streifengräben 311 bereitgestellt werden, die sich lateral durch eine jeweilige Teilmenge der mehreren Vertiefungen 310-1 erstrecken und die den Füllschritt 55 erleichtern. Zum Beispiel münden alle Streifengräben 311 in eine äußerste Füllwanne 317 des zweiten Wafers 30, wobei die Füllwanne 317 als ein Empfänger für das leitfähige Material dienen kann.

[0105] In Schritt 57 wird ein Stapel 3 durch Anbringen des zweiten Wafers 30 an der Vorderseite 125 des ersten Wafers 10 anschließend an den Füllschritt 55 gebildet, wobei das leitfähige Material die ersten Lastanschlüsse 121 der Leistungshalbleiter-Dies 12 elektrisch kontaktiert.

[0106] Zum Beispiel ist jeder der ersten Lastanschlüsse 121 von einem Randabschlussgebiet 128 des jeweiligen Leistungshalbleiter-Dies 12 umgeben, wobei, während der Anbringungsschritt 57 durchgeführt wird, sichergestellt wird, dass das Randabschlussgebiet 128 nur durch das Isolationsmaterial des zweiten Wafers 30 bedeckt ist und nicht durch das elektrisch leitfähige Material. Dies wird ausführlicher mit Bezug auf die Varianten verdeutlicht, die mit Bezug auf die **Fig. 9** und **Fig. 10** beschrieben sind.

[0107] Anbringen des ersten Wafers 10 und des zweiten Wafers 30 aneinander kann einen Waferbondverarbeitungsschritt umfassen.

[0108] Es wird sichergestellt, dass das leitfähige Material eine elektrische Verbindung zwischen der

ersten Seite 301 und der zweiten Seite 302 des zweiten Wafers 30 bereitstellt. Gemäß der in **Fig. 8** veranschaulichten Ausführungsform kann dies durch Entfernen von Abschnitten der zweiten Seite 302 (vergleiche Schritt 533) erreicht werden, z. B. indem die zweite Seite 302 einem Ablationsverarbeitungsschritt, z. B. einem Schleifverarbeitungsschritt, unterzogen wird, so dass die gebildeten Vertiefungen 310-1 nun Durchleitungsdurchgänge 310 bilden, die den zweiten Wafer 30 vollständig durchdringen.

[0109] Schließlich kann der Stapel 3 in Schritt 59 einem Separations-, z. B. Zerteilungsverarbeitungsschritt, unterzogen werden, gemäß dem der Stapel entlang Zerteilungslinien (mittels der drei vertikalen Pfeile in **Fig. 8** veranschaulicht) zerteilt wird und mehrere Stapeleinheiten 31 bereitgestellt werden.

[0110] Wie oben erklärt wurde, kann eine solche Stapeleinheit 31 zusammen mit dem ersten Leistungshalbleiter-Die 11 in einem einzigen Gehäuse 2 eingeschlossen werden. Der Abschnitt des zweiten Wafers 30, der einen Teil der Stapeleinheit 31 bildet, stellt dann die monolithische Kopplungsschicht 300 bereit, wobei das leitfähige Material, das in den Durchgängen 310 enthalten ist, sowohl die gemeinsame Basis 210 als auch den ersten Lastanschluss 121 kontaktiert.

[0111] Dementsprechend kann zum Beispiel das Bilden der mehreren Vertiefungen 310-1 innerhalb des zweiten Wafers 30 Transformieren der Vertiefungen 310-1 in Durchleitungsdurchgänge 310 (hier auch als Durchgänge 310 bezeichnet) vor (vergleiche Varianten gemäß **Fig. 9-10**) oder nach dem Füllen (vergleiche **Fig. 8**) der mehreren Vertiefungen 310-1 mit dem leitfähigen Material beinhalten.

[0112] Mit anderen Worten kann das Verfahren 5 Konfigurieren des zweiten Wafers 30 als die Kopplungsschicht 300 umfassen, wobei die erste Seite 301 oder die zweite Seite 302 des zweiten Wafers 30 dazu konfiguriert ist, mit einer Leiterrahmenstruktur 21 eines Gehäuses 2 gekoppelt zu werden.

[0113] Zum Beispiel kann das Verfahren 5 ferner Separieren (vergleiche Schritt 59) des Stapels 3 in mehrere Stapeleinheiten 31 und Anordnen von wenigstens einer der Stapeleinheiten 31 innerhalb eines Gehäusekörpers 20 des Gehäuses 2 umfassen, wobei das Anordnen der wenigstens einen Stapeleinheit 31 elektrisches Verbinden des leitfähigen Materials mit der Leiterrahmenstruktur 21 des Gehäuses 2 beinhaltet.

[0114] Mit Bezug auf **Fig. 9** und **Fig. 10** sollen Varianten des Verfahrens 5 beschrieben werden.

[0115] Zum Beispiel wird der nichtverarbeitete zweite Wafer 30 in Schritt 51 bereitgestellt. Innerhalb

einer Schrittfolge 53 werden die Durchgänge 310 gebildet, d. h., bevor der Füllschritt ausgeführt wird. Das Bilden der Durchgänge 310 kann durch Verarbeiten von sowohl der ersten Seite 301 als auch der zweiten Seite 302 (wie in **Fig. 8** und **Fig. 9** veranschaulicht) oder durch Verarbeiten von lediglich der ersten Seite 301 (wie in **Fig. 10** veranschaulicht) stattfinden.

[0116] In Schritt 531 wird eine erste Schicht 371, z. B. eine Maskierungsschicht, auf der ersten Seite 301 des zweiten Wafers 30 bereitgestellt (wobei **Fig. 8** und **Fig. 9** lediglich einen Waferabschnitt 300 veranschaulichen, der später die Kopplungsschicht bilden kann). Ferner wird eine zweite Schicht 372, z. B. eine Maskierungs- oder Stützschiicht, auf der zweiten Seite 302 bereitgestellt, vergleiche Schritt 531 in **Fig. 9** und **Fig. 10**. Zum Beispiel können gemäß der Ausführungsform aus **Fig. 9** die erste Schicht 371 und die zweite Schicht 372 die gleiche laterale Struktur aufzeigen und sind lateral miteinander ausgerichtet. Das Bereitstellen der Schichten 371 und 372 kann einen oder mehrere doppelseitige lithographische Verarbeitungsschritte oder gemäß der Ausführungsform aus **Fig. 10** einen oder mehrere einseitige lithographische Verarbeitungsschritte beinhalten.

[0117] In Schritt 532 kann der zweite Wafer 30 einem oder mehreren Entfernungsschritten, z. B. einem oder mehreren Ätzverarbeitungsschritten, unterzogen werden. Zum Beispiel wird gemäß der in **Fig. 10** veranschaulichten Ausführungsform der Entfernungsschritt so ausgeführt, dass der Durchleitungsdurchgang 310 gebildet wird. Gemäß der in **Fig. 9** veranschaulichten Ausführungsform können sowohl die erste Seite 301 als auch die zweite Seite 302 einem jeweiligen Ätzverarbeitungsschritt unterzogen werden, wodurch die Vertiefungen 310-1 (die sich von der ersten Seite 301 in den zweiten Wafer 30 erstrecken) und 310-2 (die sich von der zweiten Seite 302 in den zweiten Wafer 30 erstrecken) erzeugt werden, die sich vereinigen, sodass der Durchgang 310 gebildet wird.

[0118] In Abhängigkeit davon, wie der Entfernungsschritt 532 ausgeführt wird, kann eine Ätznase 315 entstehen, die sich lateral in die Durchgänge 310 erstreckt, wie in **Fig. 9** (auf eine übertriebene Weise) veranschaulicht ist. Zum Beispiel kann die Ätznase 315 aufgrund der zwei Ätzflanken entstehen, die durch den doppelseitigen Ätzverarbeitungsschritt verursacht werden. Danach kann innerhalb des Verarbeitungsschrittes 535 die erste Schicht 371 (und, falls vorhanden, die zweite Schicht 372) entfernt werden und kann optional ein Klebstoff auf der Seite des zweiten Wafers 30 (z. B. der zweiten Seite 302) bereitgestellt werden, die mit dem ersten Wafer 10 gekoppelt wird.

[0119] Gemäß den in **Fig. 9** und **Fig. 10** veranschaulichten Ausführungsformen wird der zweite Wafer 30 innerhalb des Schrittes 57 an dem ersten Wafer 10 angebracht, während er bereits den Durchleitungsdurchgang 310 aufzeigt, wobei der Durchleitungsdurchgang 310 hohl und z. B. noch nicht mit dem elektrisch leitfähigen Material gefüllt ist. Im Gegensatz dazu wird der zweite Wafer 30 gemäß der schematisch in **Fig. 8** veranschaulichten Ausführungsform an dem ersten Wafer 10 angebracht, während die Vertiefungen 310-1 mit dem elektrisch leitfähigen Material gefüllt sind.

[0120] Zurück zu **Fig. 9** und **Fig. 10**, wie mit Bezug auf Schritt 57 veranschaulicht, kann jeder Durchgang 310 im Vergleich zu der horizontalen Querschnittsfläche des zweiten Lastanschlusses 122 des Leistungshalbleiter-Die 12 eine kleinere horizontale Querschnittsfläche aufweisen. Wie oben z. B. mit Bezug auf **Fig. 7** erklärt wurde, kann das aktive Gebiet 127 des Leistungshalbleiter-Die 12 von dem Randabschlussgebiet 128 umgeben sein. Zum Beispiel kann innerhalb des Randabschlussgebiets 128 und auf der Vorderseite 125 auch eine (nicht veranschaulichte) Zone angeordnet sein, die das elektrische Potential des zweiten Lastanschlusses 122 oder ein anderes elektrisches Potential, das nicht mit dem ersten Lastanschluss 121 kurzgeschlossen ist, bereitstellt.

[0121] Gemäß einer Ausführungsform können das Isolationsmaterial des zweiten Wafers 30 und die räumlichen Abmessungen des Durchgangs 310 so gestaltet sein, dass ein Durchbruch zwischen dem elektrisch leitfähigen Material, das innerhalb des Durchgangs 310 vorhanden ist (vergleiche Beschreibung unten) und der Randabschlussstruktur 128 vermieden wird.

[0122] Zum Beispiel kann der zweite Wafer 30 z. B. mittels seines Isolationsmaterials und der räumlichen Abmessungen des Durchgangs 310 mit einer Durchbruchspannung konfiguriert sein, die wenigstens so groß wie eine Durchbruchspannung des zweiten Leistungshalbleiter-Die 12 ist.

[0123] Zum Beispiel kann der zweite Wafer 30 dertart an dem ersten Wafer 10 angebracht sein, dass das Isolationsmaterial, das den Durchgang 310 umgibt, lateral mit dem ersten Lastanschluss 121 um eine minimale Länge D_x von wenigstens 5 μm überlappt. Ferner kann die minimale Dicke entlang der vertikalen Richtung Z des Durchgangs 310 wenigstens 50 μm , wenigstens 200 μm oder wenigstens 550 μm betragen.

[0124] Wie oben erklärt, kann der zweite Wafer 30 aus einem Glas gefertigt sein. Bei einer anderen Ausführungsform ist der zweite Wafer aus einem

anderen Isolationsmaterial, z. B. einem anderen Hochspannungsdielektrikum, gefertigt.

[0125] Für das Füllen des Durchgangs 310 mit einem leitfähigen Material (vergleiche Schrittfolge 55) kann eine Keimschicht 340 innerhalb des Schrittes 551 auf der ersten Seite 301 des zweiten Wafers 30 und auf dem Abschnitt des ersten Lastanschlusses 121, der durch den Durchgang 310 freigelegt ist, abgeschieden, z. B. gesputtert, werden. Falls die Ätznase 315 vorhanden ist, kann diese Kopplungsschicht eine Unterbrechung entlang der vertikalen Richtung Z aufzeigen, wie in **Fig. 8** veranschaulicht ist.

[0126] Danach wird die Keimschicht 340 innerhalb des Schrittes 553 teilweise entfernt, z. B. durch Ausführen von lithografischen und Ätzverarbeitungsschritten oder mittels eines Polierverarbeitungsschrittes, wie etwa eines Chemisch-Mechanisches-Polieren(CMP)-Schrittes. Die Keimschicht 340 wird z. B. von einer Oberfläche der ersten Seite 301 entfernt, die nicht den Durchgang 310 bildet, z. B. bei Mesagebieten zwischen angrenzenden Durchgängen 310, wie sowohl in **Fig. 9** als auch **Fig. 10** veranschaulicht ist.

[0127] Danach kann der Durchgang 310 in Schritt 555 mit einem elektrisch leitfähigen Material, z. B. Kupfer, gefüllt werden. Dies kann einen galvanischen Plattierungsverarbeitungsschritt beinhalten. Das elektrisch leitfähige Material kann auf der Keimschicht 340 abgeschieden werden. Falls die Ätznase 315 vorhanden ist, können leere Räume 350 entstehen, die wenigstens im Wesentlichen hohl verbleiben.

[0128] Der Durchgang 310, der mit dem elektrisch leitfähigen Material gefüllt ist, kann dann die elektrische Verbindung zwischen dem ersten Lastanschluss 121 des zweiten Leistungshalbleiter-Die 12 und der gemeinsamen Basis 210 bereitstellen, wie oben erklärt ist.

[0129] Räumlich relative Begriffe, wie etwa „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Es wird beabsichtigt, dass diese Begriffe zusätzlich zu denjenigen, die in den Figuren dargestellt sind, verschiedene Orientierungen der entsprechenden Vorrichtung einschließen. Ferner werden auch Begriffe wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und es wird ebenfalls nicht beabsichtigt, dass diese beschränkend sind. Über die gesamte Beschreibung hinweg verweisen gleiche Begriffe auf gleiche Elemente.

[0130] Wie hier verwendet, sind die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „aufzeigend“ und dergleichen offene Begriffe, die das Vorhandensein der angegebenen Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen.

Patentansprüche

1. Gehäuse (2), das einen ersten Leistungshalbleiter-Die (11) und einen zweiten Leistungshalbleiter-Die (12) einschließt, wobei das Gehäuse (2) einen Gehäusekörper (20) mit einer Gehäuseoberseite (201) und einer Gehäusegrundflächenseite (202) aufweist, wobei:

- sowohl der erste Leistungshalbleiter-Die (11) als auch der zweite Leistungshalbleiter-Die (12) eine jeweilige Vorderseite (115, 125) und dieser gegenüberliegend eine jeweilige Rückseite (116, 126) aufweisen, wobei der erste Leistungshalbleiter-Die (11) einen ersten Lastanschluss (111) auf seiner Vorderseite (115) angeordnet und einen zweiten Lastanschluss (112) auf seiner Rückseite (116) angeordnet aufweist und wobei der zweite Leistungshalbleiter-Die (12) einen ersten Lastanschluss (121) auf seiner Vorderseite (125) angeordnet und einen zweiten Lastanschluss (122) auf seiner Rückseite (126) angeordnet aufweist;

- das Gehäuse (2) eine Leiterraumstruktur (21) aufweist, die dazu konfiguriert ist, das Gehäuse (2) elektrisch und mechanisch mit einer Stütze (7) zu koppeln, wobei die Gehäusegrundflächenseite (202) der Stütze (7) zugewandt ist, wobei die Leiterraumstruktur (21) Folgendes umfasst:

- a) eine gemeinsame Basis (210), wobei der zweite Lastanschluss (112) des ersten Leistungshalbleiter-Die (11) elektrisch mit der gemeinsamen Basis (210) verbunden ist, wobei seine Rückseite (116) der gemeinsamen Basis (210) zugewandt ist, und wobei der erste Lastanschluss (121) des zweiten Leistungshalbleiter-Die (12) elektrisch mit der gemeinsamen Basis (210) verbunden ist, wobei seine Vorderseite (125) der gemeinsamen Basis (210) zugewandt ist;

- b) einen gemeinsamen Außenanschluss (215), der sich aus dem Gehäusekörper (20) heraus erstreckt und elektrisch mit der gemeinsamen Basis (210) verbunden ist;

- c) einen ersten Außenanschluss (211), der sich aus dem Gehäusekörper (20) heraus erstreckt und elektrisch mit dem ersten Lastanschluss (111) des ersten Leistungshalbleiter-Die (11) verbunden ist; und

- d) einen zweiten Außenanschluss (212), der sich aus dem Gehäusekörper (20) heraus erstreckt, wobei der zweite Außenanschluss (212) elektrisch mit dem zweiten Lastanschluss (122) des zweiten Leistungshalbleiter-Die (12) verbunden ist und elektrisch von dem ersten Außenanschluss (211) isoliert ist;

- der zweite Leistungshalbleiter-Die (12) einen Teil einer Stapeleinheit (31) bildet, wobei die Stapeleinheit (31) innerhalb des Gehäuses (2) eingeschlossen ist;

- die Stapeleinheit (31) eine monolithische Kopplungsschicht (300) umfasst, die zwischen der gemeinsamen Basis (210) der Leiterraumstruktur (21) und der Vorderseite (125) des zweiten Leistungshalbleiter-Die (12) angeordnet ist; und

- die monolithische Kopplungsschicht (300) aus einem Isolationsmaterial gefertigt ist und wenigstens einen Durchgang (310) aufweist, der mit einem elektrisch leitfähigen Material gefüllt ist; und

- der wenigstens eine Durchgang (310) die elektrische Verbindung zwischen dem ersten Lastanschluss (121) des zweiten Leistungshalbleiter-Die (12) und der gemeinsamen Basis (210) bildet.

2. Gehäuse (2) nach Anspruch 1, wobei:

- der zweite Lastanschluss (112) des ersten Leistungshalbleiter-Die (11) ein Drain-Anschluss oder ein Kollektoranschluss oder ein Kathodenanschluss ist; und

- der erste Lastanschluss (121) des zweiten Leistungshalbleiter-Die (12) ein Anodenanschluss oder ein Source-Anschluss oder ein Emitteranschluss ist.

3. Gehäuse (2) nach Anspruch 1 oder 2, wobei:

- der erste Lastanschluss (111) des ersten Leistungshalbleiter-Die (11) ein Source-Anschluss oder ein Emitteranschluss oder ein Anodenanschluss ist; und

- der zweite Lastanschluss (122) des zweiten Leistungshalbleiter-Die (12) ein Kathodenanschluss oder ein Drain-Anschluss oder ein Kollektoranschluss ist.

4. Gehäuse (2) nach einem der vorhergehenden Ansprüche, wobei:

- der erste Leistungshalbleiter-Die (11) ferner einen Steueranschluss (113) auf seiner Vorderseite (115) umfasst; und

- die Leiterraumstruktur (21) einen dritten Außenanschluss (213) umfasst, der sich aus dem Gehäusekörper (20) heraus erstreckt, wobei der dritte Außenanschluss (213) elektrisch mit dem Steueranschluss (113) des ersten Leistungshalbleiter-Die (11) verbunden ist.

5. Gehäuse (2) nach einem der vorhergehenden Ansprüche, wobei:

- der zweite Lastanschluss (112) des ersten Leistungshalbleiter-Die (11) in Kontakt mit der gemeinsamen Basis (210) der Leiterraumstruktur (21) angeordnet ist; und

- der erste Lastanschluss (121) des zweiten Leistungshalbleiter-Die (12) räumlich von der gemeinsamen Basis (210) verschoben ist.

6. Gehäuse (2) nach Anspruch 5, wobei die monolithische Kopplungsschicht (300) die räumliche Verschiebung zwischen der gemeinsamen Basis (210) und dem ersten Lastanschluss (121) des zweiten Leistungshalbleiter-Die (12) bereitstellt.

7. Gehäuse (2) nach einem der vorhergehenden Ansprüche, wobei das Isolationsmaterial der monolithischen Kopplungsschicht (300) mit einer Durchbruchspannung konfiguriert ist, die wenigstens so groß wie eine Durchbruchspannung des zweiten Leistungshalbleiter-Die (12) ist.

8. Gehäuse (2) nach einem der vorhergehenden Ansprüche, wobei jeder des gemeinsamen Außenanschlusses (215), des ersten Außenanschlusses (211) und des zweiten Außenanschlusses (212) dazu konfiguriert ist, mit der Stütze (7) gekoppelt zu werden.

9. Gehäuse (2) nach einem der vorhergehenden Ansprüche, wobei sich jeder des ersten Außenanschlusses (211) und des zweiten Außenanschlusses (212) von dem Inneren des Gehäusekörpers (20) nach außerhalb des Gehäusekörpers (20) erstreckt.

10. Gehäuse (2) nach einem der vorhergehenden Ansprüche, wobei sowohl der erste Leistungshalbleiter-Die (11) als auch der zweite Leistungshalbleiter-Die (12) hergestellt wurden, indem die jeweiligen Vorderseiten (115, 125) mehreren Verarbeitungsschritten unterzogen wurden, die einen oder mehrere der folgenden beinhalten: einen Implantationsverarbeitungsschritt, einen Epitaxieverarbeitungsschritt, einen Diffusionsverarbeitungsschritt, einen Abscheidungsverarbeitungsschritt, einen lithographischen Verarbeitungsschritt, einen Ätzverarbeitungsschritt.

11. Gehäuse (2) nach einem der vorhergehenden Ansprüche, wobei der zweite Leistungshalbleiter-Die (12) auf seiner Vorderseite (125) ein aktives Gebiet (127) und ein Randabschlussgebiet (128), das das aktive Gebiet (127) umgibt, beinhaltet.

12. Gehäuse (2) nach einem der vorhergehenden Ansprüche, wobei:

- sowohl die Vorderseite (115) des ersten Leistungshalbleiter-Die (11) als auch die Rückseite (126) des zweiten Leistungshalbleiter-Die (12) der Gehäuseoberseite (201) zugewandt sind; oder wobei
- sowohl die Vorderseite (115) des ersten Leistungshalbleiter-Die (11) als auch die Rückseite (126) des zweiten Leistungshalbleiter-Die (12) der Gehäusegrundflächenseite (202) zugewandt sind.

13. Gehäuse (2) nach einem der vorhergehenden Ansprüche 1 bis 11, wobei

- sowohl die Vorderseite (115) des ersten Leistungshalbleiter-Die (11) als auch die Rückseite (126) des

zweiten Leistungshalbleiter-Die (12) der Gehäusegrundflächenseite (202) zugewandt sind; und
- das Gehäuse (2) ein Oberseitenkühlungsgehäuse ist und wobei die gemeinsame Basis (210) eine Außenoberfläche aufweist, die eine Kühlungsobersseite (22) des Gehäuses (2) bildet.

14. Leistungswandler (4), der dazu konfiguriert ist, ein Eingabeleistungssignal von einer Eingabeleistungsquelle (40) zu empfangen und das Eingabeleistungssignal in ein Ausgabeleistungssignal umzuwandeln und das Ausgabeleistungssignal für eine Last (49) bereitzustellen, wobei der Leistungswandler (4) wenigstens ein Gehäuse (2) nach einem der vorhergehenden Ansprüche umfasst.

15. Leistungswandler (4) nach Anspruch 14, wobei der erste Außenanschluss (211) und der zweite Außenanschluss (212) nicht miteinander kurzgeschlossen sind.

Es folgen 8 Seiten Zeichnungen

Anhängende Zeichnungen

FIG 1A




FIG 2




FIG 3A




FIG 1B




FIG 3B




FIG 4




FIG 5




FIG 6A




FIG 6B




FIG 7




FIG 8




FIG 9




FIG 10

