



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2007년10월26일  
(11) 등록번호 10-0770440  
(24) 등록일자 2007년10월19일

(51) Int. Cl.

H01L 33/00(2006.01)

(21) 출원번호 10-2006-0082374  
(22) 출원일자 2006년08월29일  
심사청구일자 2006년08월29일  
(56) 선행기술조사문헌  
JP2006066641 A  
KR1020060036713 A

(73) 특허권자

삼성전기주식회사

경기도 수원시 영통구 매탄동 314

(72) 발명자

송상엽

경기 수원시 장안구 율전동 546 밤꽃마을 뜨란채 아파트 103-903

심지혜

경기 수원시 영통구 원천동 419-13번지 호산빌리지 117동 205호

김범준

서울 송파구 가락동 96-1 가락우성아파트 7-111

(74) 대리인

특허법인화우

전체 청구항 수 : 총 32 항


심사관 : 장혜정

(54) 질화물 반도체 발광소자

(57) 요약

본 발명은 질화물 반도체 발광소자에 관한 것으로서, 특히, n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층; 상기 전자방출층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 p형 질화물 반도체층;을 포함하는 질화물 반도체 발광소자를 제공한다.

대표도 - 도2



**특허청구의 범위**

**청구항 1**

n형 질화물 반도체층;

상기 n형 질화물 반도체층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층;

상기 전자방출층 상에 형성된 활성층; 및

상기 활성층 상에 형성된 p형 질화물 반도체층;

을 포함하는 질화물 반도체 발광소자.

**청구항 2**

제1항에 있어서,

상기 전자방출층은 적어도 한 개의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 3**

제2항에 있어서,

상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층의 두께가 서로 같거나 다른 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 4**

제2항에 있어서,

상기 전자방출층이 두 개 이상의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어질 경우, 상기 전자방출층을 이루는 각각의  $Ga_xSc_{(1-x)}N$ 층의 두께는 서로 같거나 다른 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 5**

제2항에 있어서,

상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층에는 불순물이 도핑되어 있지 않은 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 6**

제2항에 있어서,

상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층의 전체층 또는 일부층에는 n형 불순물이 도핑되어 있는 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 7**

제6항에 있어서,

상기 n형 불순물은 상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층에 서로 같거나 다른 농도로 도핑되어 있는 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 8**

제1항에 있어서,

상기 전자방출층은 적어도 한 개의  $Ga_xY_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 것을 특징으로 하는

질화물 반도체 발광소자.

**청구항 9**

제1항에 있어서,

상기 활성층과 상기 p형 질화물 반도체층 사이에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 제2전자방출층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 10**

n형 질화물 반도체층;

상기 n형 질화물 반도체층 상에 형성된 활성층;

상기 활성층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층; 및

상기 전자방출층 상에 형성된 p형 질화물 반도체층;

을 포함하는 질화물 반도체 발광소자.

**청구항 11**

기관;

상기 기관 상에 형성된 n형 질화물 반도체층;

상기 n형 질화물 반도체층 상의 일부분에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층;

상기 전자방출층 상에 형성된 활성층;

상기 활성층 상에 형성된 p형 질화물 반도체층;

상기 p형 질화물 반도체층 상에 형성된 p형 전극; 및

상기 전자방출층이 형성되지 않은 상기 n형 질화물 반도체층 상에 형성된 n형 전극;

을 포함하는 질화물 반도체 발광소자.

**청구항 12**

제11항에 있어서,

상기 전자방출층은 적어도 한 개의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 13**

제12항에 있어서,

상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층의 두께가 서로 같거나 다른 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 14**

제12항에 있어서,

상기 전자방출층이 두 개 이상의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어질 경우, 상기 전자방출층을 이루는 각각의  $Ga_xSc_{(1-x)}N$ 층의 두께는 서로 같거나 다른 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 15**

제12항에 있어서,

상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층에는 불순물이 도핑되어 있지 않은 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 16**

제12항에 있어서,

상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층의 전체층 또는 일부층에는 n형 불순물이 도핑되어 있는 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 17**

제16항에 있어서,

상기 n형 불순물은 상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층에 서로 같거나 다른 농도로 도핑되어 있는 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 18**

제11항에 있어서,

상기 전자방출층은 적어도 한 개의  $Ga_xY_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 19**

제11항에 있어서,

상기 활성층과 상기 p형 질화물 반도체층 사이에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 제2전자방출층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 20**

기판;

상기 기판 상에 형성된 n형 질화물 반도체층;

상기 n형 질화물 반도체층 상의 일부분에 형성된 활성층;

상기 활성층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층;

상기 전자방출층 상에 형성된 p형 질화물 반도체층;

상기 p형 질화물 반도체층 상에 형성된 p형 전극; 및

상기 활성층이 형성되지 않은 상기 n형 질화물 반도체층 상에 형성된 n형 전극;

을 포함하는 질화물 반도체 발광소자.

**청구항 21**

p형 전극;

상기 p형 전극 상에 형성된 p형 질화물 반도체층;

상기 p형 질화물 반도체층 상에 형성된 활성층;

상기 활성층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층;

상기 전자방출층 상에 형성된 n형 질화물 반도체층;

상기 n형 질화물 반도체층 상에 형성된 기판; 및

상기 기판 상에 형성된 n형 전극;

을 포함하는 질화물 반도체 발광소자.

**청구항 22**

제21항에 있어서,

상기 전자방출층은 적어도 한 개의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 23**

제22항에 있어서,

상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층의 두께가 서로 같거나 다른 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 24**

제22항에 있어서,

상기 전자방출층이 두 개 이상의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어질 경우, 상기 전자방출층을 이루는 각각의  $Ga_xSc_{(1-x)}N$ 층의 두께는 서로 같거나 다른 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 25**

제22항에 있어서,

상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층에는 불순물이 도핑되어 있지 않은 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 26**

제22항에 있어서,

상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층의 전체층 또는 일부층에는 n형 불순물이 도핑되어 있는 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 27**

제26항에 있어서,

상기 n형 불순물은 상기 전자방출층을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층에 서로 같거나 다른 농도로 도핑되어 있는 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 28**

제21항에 있어서,

상기 전자방출층은 적어도 한 개의  $Ga_xY_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 29**

제21항에 있어서,

상기 기판은 GaN 기판, SiC 기판, ZnO 기판 및 전도성 기판으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 30**

제21항에 있어서,

상기 p형 질화물 반도체층과 상기 활성층 사이에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 제2전자방출층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.

**청구항 31**

p형 전극;

상기 p형 전극 상에 형성된 p형 질화물 반도체층;

상기 p형 질화물 반도체층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층;

상기 전자방출층 상에 형성된 활성층;

상기 활성층 상에 형성된 n형 질화물 반도체층;

상기 n형 질화물 반도체층 상에 형성된 기판; 및

상기 기판 상에 형성된 n형 전극;

을 포함하는 질화물 반도체 발광소자.

**청구항 32**

제31항에 있어서,

상기 기판은 GaN 기판, SiC 기판, ZnO 기판 및 전도성 기판으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 질화물 반도체 발광소자.

**명세서**

**발명의 상세한 설명**

**발명의 목적**

**발명이 속하는 기술 및 그 분야의 종래기술**

- <10> 본 발명은 질화물 반도체 발광소자에 관한 것으로, 보다 상세하게는, 결정성이 우수한 전자방출층을 성장시킴으로써, 소자의 발광효율 및 ESD(electrostatic discharge) 특성을 향상시킬 수 있는 질화물 반도체 발광소자에 관한 것이다.
- <11> 일반적으로, 질화물 반도체는 풀컬러 디스플레이, 이미지 스캐너, 각종 신호시스템 및 광통신 기기에 광원으로 제공되는 녹색 또는 청색 발광 다이오드 등에 널리 사용되고 있다. 이러한 질화물 반도체 발광소자는 n형 및 p형 질화물 반도체층 사이에 배치된 단일 양자 우물(single quantum well: SQW) 구조 또는 다중 양자 우물(multi quantum well: MQW) 구조의 활성층을 포함하며, 상기 활성층에서 전자와 정공이 재결합하는 원리로 빛을 생성하여 방출시킨다.
- <12> 이하, 도 1을 참조하여 종래의 질화물 반도체 발광소자에 대해 상세하게 설명한다.
- <13> 도 1은 종래기술에 따른 질화물 반도체 발광소자의 구조를 나타낸 단면도로서, 도 1에 도시한 바와 같이, 종래 기술에 따른 질화물 반도체 발광소자는, 광투과성 기판인 사파이어 기판(110) 상에 n형 질화물 반도체층(120), 단일 양자 우물(SQW) 구조의 InGaN 또는 InGaN을 함유하는 다중 양자 우물(MQW) 구조의 활성층(140), p형 질화물 반도체층(150)이 순차 적층된 기본 구조를 가진다.
- <14> 그리고, 상기 p형 질화물 반도체층(150)과 활성층(140)은 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거된 바, n형 질화물 반도체층(120)의 일부 상면이 노출되어 있다. 또한, 노출된 n형 질화물 반도체층(120)의 상면에는 n형 전극(170)이 형성되어 있고, p형 질화물 반도체층(150) 상에는 p형 전극(160)이 형성되어 있다.
- <15> 상기 다중 양자 우물(MQW) 구조는 다수개의 미니 밴드를 갖고 있어 효율이 좋으며, 작은 전류에서도 발광이 가능하므로, 단일 양자 우물 구조보다 발광 출력이 높게 되는 등의 소자특성의 향상이 기대되고 있다.
- <16> 이러한 종래의 질화물 반도체 발광소자에서, 상기 활성층(140)과 n형 질화물 반도체층(120)의 사이에는

InGaN/GaN층으로 이루어진 전자방출층(electron emission layer, 130)이 형성되어 있다. 상기한 InGaN층과 GaN층은 일반적으로 정공의 유효량보다 낮은 전자의 유효량을 터널링 효과를 이용하여 증가시킴으로써 활성층(140)에서의 캐리어 캡처확률을 높이는 전자방출층(130)으로서 효과적으로 작용할 수 있다.

- <17> 이러한 전자방출층(130)은 여러 얇은 층의 InGaN/GaN층을 통해서 격자 주기를 더 크게 하므로 구동 전압을 낮춰 주고 발광효율을 높여주는 것은 물론 ESD 특성에도 좋은 영향을 미치는 것으로 알려져 있다.
- <18> 그러나, 상기 InGaN층을 성장시키는데 있어서, In은 평형증기압이 매우 높고 N의 소스 가스(source gas)인 NH<sub>3</sub>는 평형증기압이 낮으므로 가스 압력을 조절하기가 쉽지 않다. 또한, 결정성이 우수한 InGaN층을 얻으려면, 약 1000℃ 이상의 고온에서 성장시켜야 하지만, 상기한 온도 조건에서는 In이 대부분 기화(vaporization)되어 InN를 만들기가 어려울 뿐만 아니라 온도를 낮추면 InGaN의 질(quality)이 매우 나빠지므로 양질의 InGaN층을 얻기가 매우 어렵다는 문제가 있다.
- <19> 따라서, 당 기술분야에서는 결정성이 우수한 전자방출층을 얻음으로써, 소자의 발광효율 및 ESD 특성을 향상시킬 수 있는 새로운 방안이 요구되고 있다.

**발명이 이루고자 하는 기술적 과제**

- <20> 따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 결정성이 우수한 전자방출층을 성장시킴으로써, 소자의 발광효율 및 ESD 특성을 향상시킬 수 있는 질화물 반도체 발광소자를 제공하는데 있다.

**발명의 구성 및 작용**

- <21> 상기 목적을 달성하기 위한 본 발명에 의한 질화물 반도체 발광소자는, n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층; 상기 전자방출층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 p형 질화물 반도체층;을 포함한다.
- <22> 여기서, 상기 전자방출층은 적어도 한 개의 Ga<sub>x</sub>Sc<sub>(1-x)</sub>N/Al<sub>y</sub>Ga<sub>(1-y)</sub>N(0≤x<1, 0≤y<1)층으로 이루어진 것을 특징으로 한다.
- <23> 그리고, 상기 전자방출층을 이루는 Ga<sub>x</sub>Sc<sub>(1-x)</sub>N층과 Al<sub>y</sub>Ga<sub>(1-y)</sub>N층의 두께가 서로 같거나 다른 것을 특징으로 한다.
- <24> 또한, 상기 전자방출층이 두 개 이상의 Ga<sub>x</sub>Sc<sub>(1-x)</sub>N/Al<sub>y</sub>Ga<sub>(1-y)</sub>N(0≤x<1, 0≤y<1)층으로 이루어질 경우, 상기 전자방출층을 이루는 각각의 Ga<sub>x</sub>Sc<sub>(1-x)</sub>N층의 두께는 서로 같거나 다른 것을 특징으로 한다.
- <25> 또한, 상기 전자방출층을 이루는 Ga<sub>x</sub>Sc<sub>(1-x)</sub>N층과 Al<sub>y</sub>Ga<sub>(1-y)</sub>N층에는 불순물이 도핑되어 있지 않은 것을 특징으로 한다.
- <26> 또한, 상기 전자방출층을 이루는 Ga<sub>x</sub>Sc<sub>(1-x)</sub>N/Al<sub>y</sub>Ga<sub>(1-y)</sub>N(0≤x<1, 0≤y<1)층의 전체층 또는 일부층에는 n형 불순물이 도핑되어 있는 것을 특징으로 한다.
- <27> 또한, 상기 n형 불순물은 상기 전자방출층을 이루는 Ga<sub>x</sub>Sc<sub>(1-x)</sub>N층과 Al<sub>y</sub>Ga<sub>(1-y)</sub>N층에 서로 같거나 다른 농도로 도핑되어 있는 것을 특징으로 한다.
- <28> 또한, 상기 전자방출층은 적어도 한 개의 Ga<sub>x</sub>Y<sub>(1-x)</sub>N/Al<sub>y</sub>Ga<sub>(1-y)</sub>N(0≤x<1, 0≤y<1)층으로 이루어진 것을 특징으로 한다.
- <29> 또한, 상기 활성층과 상기 p형 질화물 반도체층 사이에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 제2전자방출층을 더 포함하는 것을 특징으로 한다.
- <30> 상기 목적을 달성하기 위한 본 발명에 의한 질화물 반도체 발광소자는, n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층; 및 상기 전자방출층 상에 형성된 p형 질화물 반도체층;을 포함한다.
- <31> 상기 목적을 달성하기 위한 본 발명에 의한 질화물 반도체 발광소자는, 기판; 상기 기판 상에 형성된 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상의 일부분에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로

로 이루어진 전자방출층; 상기 전자방출층 상에 형성된 활성층; 상기 활성층 상에 형성된 p형 질화물 반도체층; 상기 p형 질화물 반도체층 상에 형성된 p형 전극; 및 상기 전자방출층이 형성되지 않은 상기 n형 질화물 반도체층 상에 형성된 n형 전극;을 포함한다.

<32> 상기 목적을 달성하기 위한 본 발명에 의한 질화물 반도체 발광소자는, 기판; 상기 기판 상에 형성된 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상의 일부분에 형성된 활성층; 상기 활성층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층; 상기 전자방출층 상에 형성된 p형 질화물 반도체층; 상기 p형 질화물 반도체층 상에 형성된 p형 전극; 및 상기 활성층이 형성되지 않은 상기 n형 질화물 반도체층 상에 형성된 n형 전극;을 포함한다.

<33> 상기 목적을 달성하기 위한 본 발명에 의한 질화물 반도체 발광소자는, p형 전극; 상기 p형 전극 상에 형성된 p형 질화물 반도체층; 상기 p형 질화물 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층; 상기 전자방출층 상에 형성된 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성된 기판; 및 상기 기판 상에 형성된 n형 전극;을 포함한다.

<34> 상기 목적을 달성하기 위한 본 발명에 의한 질화물 반도체 발광소자는, p형 전극; 상기 p형 전극 상에 형성된 p형 질화물 반도체층; 상기 p형 질화물 반도체층 상에 형성되며, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어진 전자방출층; 상기 전자방출층 상에 형성된 활성층; 상기 활성층 상에 형성된 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성된 기판; 및 상기 기판 상에 형성된 n형 전극;을 포함한다.

<35> 여기서, 상기 기판은 GaN 기판, SiC 기판, ZnO 기판 및 전도성 기판으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 한다.

<36> 이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

<37> 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.

<38> 이제 본 발명의 실시예에 따른 질화물 반도체 발광소자에 대하여 도면을 참고로 하여 상세하게 설명한다.

<39> [ 실시예 1 ]

<40> 도 2 내지 도 5를 참조하여 본 발명의 제1실시예에 따른 질화물 반도체 발광소자에 대하여 상세히 설명한다.

<41> 도 2 내지 도 4는 본 발명의 제1실시예에 따른 질화물 반도체 발광소자의 구조를 나타낸 단면도로서, 수평구조의 질화물 반도체 발광소자를 예시한 것이다.

<42> 우선, 도 2에 도시한 바와 같이, 본 발명의 제1실시예에 따른 질화물 반도체 발광 소자는, 기판(210)과, 상기 기판(210) 상에 순차적으로 형성된 n형 질화물 반도체층(220), 전자방출층(230), 활성층(240) 및 p형 질화물 반도체층(250)을 포함한다.

<43> 상기 기판(210)은, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며, 사파이어 이외에도 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다.

<44> 상기 기판(210)과 상기 n형 질화물 반도체층(220)의 사이에는, 이들 간의 격자정합을 향상시키기 위한 버퍼층(도시안함)이 형성되어 있을 수 있다. 여기서, 상기 버퍼층은 GaN 또는 AlN/GaN 등으로 형성될 수 있다.

<45> 상기 n형 및 p형 질화물 반도체층(220, 250)과 활성층(240)은,  $Al_xIn_yGa_{(1-x-y)}N$  조성식(여기서,  $0 \leq x \leq 1$ ,  $0 \leq y \leq 1$ ,  $0 \leq x+y \leq 1$ 임)을 갖는 반도체 물질로 이루어질 수 있다. 보다 구체적으로, 상기 n형 질화물 반도체층(220)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaIn층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge 및 Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, 상기 p형 질화물 반도체층(250)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaIn층으로 이루어질 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn 및 Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 상기 활성층(240)은 다중 양자우물(MQW) 구조의 InGaIn/GaN층으로 이루어질 수 있다.

<46> 상기 p형 질화물 반도체층(250)과, 상기 활성층(240) 및 전자방출층(230)의 일부는 메사 식각(mesa etching)으로 제거되어, 저면에 n형 질화물 반도체층(220)의 일부를 드러내고 있다. 즉, 상기 전자방출층(230)과, 활성층(240) 및 p형 질화물 반도체층(250)은 상기 n형 질화물 반도체층(220) 상의 일부분에 형성되어 있는 것이다.

- <47> 상기 p형 질화물 반도체층(250) 상에는 p형 전극(260)이 형성되어 있다.
- <48> 그리고, 상기 mesa 식각에 의해 드러난 n형 질화물 반도체층(220) 상에는 n형 전극(270)이 형성되어 있다.
- <49> 이와 같이 본 발명에 의한 질화물 반도체 발광소자에 있어서, 상기 n형 질화물 반도체층(220)과 활성층(240) 사이에는 전자방출층(230)이 형성되어 있다.
- <50> 특히, 본 발명에서 상기 전자방출층(230)은, 3족 전이원소를 포함하는 질화물 반도체층으로 이루어질 수 있다.
- <51> 여기서, 상기 3족 전이원소로서 N(nitride)와 화합물을 형성하는 Sc(scandium) 등이 사용될 수 있으며, 이러한 Sc을 포함하는 질화물 반도체층은, 적어도 한 개의  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 초격자(super lattice) 구조를 가질 수 있다. 즉 상기 전자방출층(230)은, 한 개의  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 것일 수도 있고, 두 개 이상의  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}(0 \leq x < 1, 0 \leq y < 1)$ 층이 반복 적층되어 이루어진 것일 수도 있는 것이다.
- <52> 이러한 전자방출층(230)은 여러 얇은 층의  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}(0 \leq x < 1, 0 \leq y < 1)$ 층을 통해서 격자 주기를 더 크게 하고 미니 밴드를 형성하므로 구동 전압을 낮춰주고 발광효율을 높여주는 것은 물론 ESD 특성에도 좋은 영향을 미치게 된다.
- <53> 즉, 상기 전자방출층(230)은  $Ga_xSc_{(1-x)N}$ 층과  $Al_yGa_{(1-y)N}$ 층의 밴드갭 차이에 의해 높은 캐리어 이동도를 확보하여 전류 확산 효과를 향상시킬 수 있으며, 이와 같이 전류 확산 효과가 향상되면 소자의 구동 전압이 낮아지게 되고, 발광효율이 높아지며 ESD 보호 전압의 크기가 높아지는 것이다.
- <54> 여기서, 상기 전자방출층(230)이 두 개 이상의  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}(0 \leq x < 1, 0 \leq y < 1)$ 층이 반복 적층되어 이루어질 경우, 각 층을 구성하는  $Ga_xSc_{(1-x)N}$ 에서의 Ga와 Sc의 조성비는 서로 다를 수 있고, 역시 각 층을 구성하는  $Al_yGa_{(1-y)N}$ 에서의 Al과 Ga의 조성비는 서로 다를 수 있다. 또한, 상기한 바와 같이 두 개 이상의  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}(0 \leq x < 1, 0 \leq y < 1)$ 층이 반복 적층되어 전자방출층(230)을 이루는 경우, 상기 전자방출층(230)을 이루는 각각의  $Ga_xSc_{(1-x)N}$ 층의 두께는 서로 같거나 또는 다를 수 있다.
- <55> 그리고, 상기 전자방출층(230)을 이루는  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}(0 \leq x < 1, 0 \leq y < 1)$ 층에서,  $Ga_xSc_{(1-x)N}$ 층과  $Al_yGa_{(1-y)N}$ 층의 두께는 서로 같을 수도 있고, 또는 다를 수도 있다. 이 때, 상기 전자방출층(230)에서의 터널링 효과를 고려하여, 상기  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}(0 \leq x < 1, 0 \leq y < 1)$ 층의 두께는 100 Å 이하인 것이 바람직하고, 더욱 바람직하게는 70 Å 이하 또는 50 Å 이하이다.
- <56> 상기 전자방출층(230)을 이루는  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}$ 층의 전체층 또는 일부층에는 n형 불순물이 도핑된 것이 바람직하다. 그러나, 상기  $Ga_xSc_{(1-x)N}$ 층과  $Al_yGa_{(1-y)N}$ 층에는 불순물이 도핑되어 있지 않을 수도 있다.
- <57> 상기  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}$ 층에 n형 불순물이 도핑되어 있을 경우, 상기 n형 불순물의 도핑 농도는 소자의 출력 저하를 고려하여  $5 \times 10^{21}/cm^3$  이하인 것이 바람직하고, 더욱 바람직하게는  $1 \times 10^{21}/cm^3$  이하인 것이며, 상기 n형 불순물은 Si, Ge 및 Sn 등을 사용하고, 바람직하게는 Si 또는 Sn을 사용한다.
- <58> 여기서, 상기 n형 불순물은 상기 전자방출층(230)을 구성하는  $Ga_xSc_{(1-x)N}$ 층과  $Al_yGa_{(1-y)N}$ 층에 서로 같은 농도로 도핑되어 있거나, 또는 다른 농도로 도핑되어 있을 수 있다.
- <59> 이와 같이 본 발명에서는 상기 전자방출층(230)을, 3족 전이원소, 예컨대 Sc을 포함하는 질화물 반도체층인  $Ga_xSc_{(1-x)N}/Al_yGa_{(1-y)N}(0 \leq x < 1, 0 \leq y < 1)$ 층을 성장시킴으로써 얻을 수 있다.
- <60> 이 때, 기존의 InGaN/GaN층으로 이루어진 전자방출층의 InGaN층은, InN의 낮은 결합력으로 인해 약 1000°C 이상의 고온에서의 성장이 어려워, 우수한 결정성을 확보하기 어려웠던 반면에, 본 발명에 따른 전자방출층(230)은 상기 InGaN 대신 녹는점과 결합력이 높아 약 1000°C 이상의 고온에서도 성장이 가능한 Sc이 포함된  $Ga_xSc_{(1-x)N}$ 층으로 이루어지기 때문에, 기존의 InGaN/GaN층으로 이루어진 전자방출층 보다 우수한 결정성을 확보할 수 있는 장점이 있다.

- <61> 또한, 본 발명에서는 상기 전자방출층(230)에 포함되는 3족 전이원소로서 상기 Sc 대신에 Y(yttrium)을 사용할 수도 있다. 즉, 상기 전자방출층(230)은  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층 대신에  $Ga_xY_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어질 수도 있다.
- <62> 상기  $Ga_xY_{(1-x)}N$ 층 또한 Y의 녹는점과 결합력이 높아 약 1000℃ 이상의 고온에서 성장이 가능하기 때문에, 기존의 InGaN/GaN층 보다 우수한 결정성을 확보할 수 있는 장점이 있다.
- <63> 한편, 상술한 바와 같은 본 발명에 의한 질화물 반도체 발광소자의 상기 전자방출층(230)은, 도 2에서와 같이 n형 질화물 반도체층(220)과 활성층(240)의 사이에 형성되는 대신에, 도 3에 도시한 바와 같이 활성층(240)과 p형 질화물 반도체층(250)의 사이에 형성될 수도 있다. 또한, 상기 전자방출층(230)은, 도 4에 도시한 바와 같이, n형 질화물 반도체층(220)과 활성층(240)의 사이, 및 활성층(240)과 p형 질화물 반도체층(250)의 사이에 모두 형성될 수도 있다. 한편, 도 4에서 미설명된 도면부호 230a 및 230b는 제1 및 제2전자방출층을 나타낸다.
- <64> 이와 같이, 본 발명은 활성층(240)과 인접한 부분에, 고온에서의 성장이 가능하여 우수한 결정성을 확보할 수 있는 적어도 한 개의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층 또는  $Ga_xY_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 전자방출층(230)을 성장시킴으로써, 소자의 발광효율 및 ESD 특성을 향상시킬 수 있다.
- <65> 상기 전자방출층(230)에는  $Al_yGa_{(1-y)}N$ 층이 포함되어 있는데, 상기  $Al_yGa_{(1-y)}N$ 층은 일반적으로 AlN와 GaN를 이용하여 성장시킬 수 있다.
- <66> 여기서, 도 5는 AlN와 GaN의 밴드갭 에너지를 나타낸 그래프이다.
- <67> 본 발명에 의하면, 상기  $Al_yGa_{(1-y)}N$ 층에 Al을 삽입함으로써 도 5에 도시한 굵은 실선 내에서 밴드갭을 다양하게 조절할 수 있다. 즉, 상기 Al을 삽입하여  $Ga_xSc_{(1-x)}N$ 층과의 밴드갭 차이를 더욱 크게 함으로써, 전자 제한(electron confinement)을 강화하고 전류 분포의 차이를 두어 급격한 서지(surge) 전압 또는 정전기 현상으로부터 질화물 반도체 발광소자를 보호할 수 있게 되고, 그로 인해 소자의 ESD 특성을 향상시키는 것이 가능하다.
- <68> [ 실시예 2 ]
- <69> 이하, 도 6 내지 도 8을 참조하여 본 발명의 제2실시예에 따른 질화물 반도체 발광소자에 대하여 상세히 설명한다.
- <70> 도 6 내지 도 8은 본 발명의 제2실시예에 따른 질화물 반도체 발광소자의 구조를 나타낸 단면도로서, 수직구조의 질화물 반도체 발광소자를 예시한 것이다.
- <71> 우선, 도 6에 도시한 바와 같이, 본 발명의 제2실시예에 따른 질화물 반도체 발광소자의 최하부에는 p형 전극(260)이 형성되어 있다. 상기 p형 전극(260)은 전극 역할 및 반사 역할을 동시에 하도록 반사율이 높은 금속으로 이루어지는 것이 바람직하다.
- <72> 상기 p형 전극(260) 상에는 p형 질화물 반도체층(250), 활성층(240), 전자방출층(230), n형 질화물 반도체층(220) 및 기판(200)이 순차로 형성되어 있고, 상기 기판(200) 상에는 n형 전극(270)이 형성되어 있다.
- <73> 여기서, 상기 기판(200)은 캐리어의 퍼짐을 유도하여 저항을 줄이는 역할을 수행하는 것으로서, 이는 GaN 기판, SiC 기판, ZnO 기판 및 전도성 기판으로 구성된 군으로부터 선택되는 어느 하나로 이루어질 수 있다.
- <74> 상기 p형 질화물 반도체층(250)은, 상술한 바와 같이 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaIn층으로 이루어질 수 있고, 상기 활성층(240)은 MQW 구조의 InGaN/GaN층으로 이루어질 수 있으며, 상기 n형 질화물 반도체층(220)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaIn층으로 이루어질 수 있다.
- <75> 그리고, 상기 전자방출층(230)은, 상술한 바와 같이 소자의 구동 전압을 낮추고 발광효율 및 ESD 특성을 향상시키기 위한 것으로, 특히 본 발명에서 상기 전자방출층(230)은 3족 전이원소를 포함하는 질화물 반도체층으로 이루어질 수 있다.
- <76> 상기 3족 전이원소로는 Sc(scandium) 등이 사용될 수 있으며, 이 Sc를 포함하는 질화물 반도체층은, 적어도 한 개의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어질 수 있다.
- <77> 이러한 전자방출층(230)은  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층의 밴드갭 차이에 의해 높은 캐리어 이동도를 확보하여 전

류 확산 효과를 향상시킬 수 있으며, 이와 같이 전류 확산 효과가 향상되면 소자의 구동 전압이 낮아지고, 발광 효율이 높아지며, ESD 보호 전압의 크기가 높아지는 효과가 있다.

<78> 여기서, 상기 전자방출층(230)이 두 개 이상의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층이 반복 적층되어 이루어질 경우, 각 층을 구성하는  $Ga_xSc_{(1-x)}N$ 에서의 Ga와 Sc의 조성비는 서로 다를 수 있고, 역시 각 층을 구성하는  $Al_yGa_{(1-y)}N$ 에서의 Al과 Ga의 조성비는 서로 다를 수 있다. 또한, 상기한 바와 같이 두 개 이상의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층이 반복 적층되어 전자방출층(230)을 이루는 경우, 상기 전자방출층(230)을 이루는 각각의  $Ga_xSc_{(1-x)}N$ 층의 두께는 서로 같거나 또는 다를 수 있다.

<79> 그리고, 상기 전자방출층(230)을 이루는  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층의 두께는 서로 같거나, 또는 다를 수 있다.

<80> 상기 전자방출층(230)을 이루는  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N$ 층의 전체층 또는 일부층에는 n형 불순물이 도핑된 것이 바람직하며, 이 때 상기 n형 불순물은  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층에 서로 같거나, 또는 다른 농도로 도핑되어 있을 수 있다. 그러나, 상기  $Ga_xSc_{(1-x)}N$ 층과  $Al_yGa_{(1-y)}N$ 층에는 불순물이 도핑되어 있지 않을 수도 있다.

<81> 상기 전자방출층(230)은, 녹는점과 결합력이 높아 약 1000℃ 이상의 고온에서 성장이 가능한 Sc이 포함된  $Ga_xSc_{(1-x)}N$ 층으로 이루어지기 때문에, 기존의 InGaN/GaN층으로 이루어진 전자방출층 보다 우수한 결정성을 확보할 수 있다.

<82> 한편, 본 발명에서는 상기 전자방출층(230)에 포함되는 3족 전이원소로서 상기 Sc 대신에 Y(yttrium)을 사용할 수도 있으며, 상기 Y를 포함하는 질화물 반도체층은, 적어도 한 개의  $Ga_xY_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어질 수 있다. 상기  $Ga_xY_{(1-x)}N$ 층 또한 Y의 녹는점과 결합력이 높아 약 1000℃ 이상의 고온에서 성장이 가능하기 때문에, 기존의 InGaN/GaN층 보다 우수한 결정성을 확보할 수 있는 장점이 있다.

<83> 또한, 상술한 바와 같은 본 발명에 의한 질화물 반도체 발광소자의 상기 전자방출층(230)은, 도 6에서와 같이 n형 질화물 반도체층(220)과 활성층(240)의 사이에 형성되는 대신에, 도 7에 도시한 바와 같이 p형 질화물 반도체층(250)과 활성층(240)의 사이에 형성될 수도 있다. 또한, 상기 전자방출층(230)은, 도 8에 도시한 바와 같이, p형 질화물 반도체층(250)과 활성층(240)의 사이, 및 활성층(240)과 n형 질화물 반도체층(220)의 사이에 모두 형성될 수도 있다. 이 때, 도 8에서 미설명된 도면부호 230a 및 230b는 제1 및 제2전자방출층을 나타낸다.

<84> 이러한 본 발명의 제2실시예에서는, 제1실시예에서와 마찬가지로 활성층(240)과 인접한 부분에, 고온에서의 성장이 가능하여 우수한 결정성을 확보할 수 있는 적어도 한 개의  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층 또는  $Ga_xY_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층으로 이루어진 전자방출층(230)을 성장시킴으로써, 제1실시예와 동일한 작용 및 효과를 얻을 수 있다.

<85> 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

### 발명의 효과

<86> 앞에서 설명한 바와 같이, 본 발명에 따른 질화물 반도체 발광소자에 의하면, 고온에서의 성장을 통해 기존의 InGaN/GaN층보다 우수한 결정성을 확보할 수 있는  $Ga_xSc_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층 또는  $Ga_xY_{(1-x)}N/Al_yGa_{(1-y)}N(0 \leq x < 1, 0 \leq y < 1)$ 층을 사용하여 전자방출층을 형성함으로써, 소자의 발광효율 및 ESD 특성을 향상시킬 수 있는 효과가 있다.

### 도면의 간단한 설명

<1> 도 1은 종래기술에 따른 질화물 반도체 발광소자의 구조를 나타낸 단면도.


<2> 도 2 내지 도 4는 본 발명의 제1실시예에 따른 질화물 반도체 발광소자의 구조를 나타낸 단면도.

<3> 도 5는 AlN와 GaN의 밴드갭 에너지를 나타낸 그래프.


- <4> 도 6 내지 도 8은 본 발명의 제2실시예에 따른 질화물 반도체 발광소자의 구조를 나타낸 단면도.
- <5> <도면의 주요 부분에 대한 부호의 설명>
- <6> 210: 기판      220: n형 질화물 반도체층
- <7> 230, 230a, 230b: 전자방출층    240: 활성층
- <8> 250: p형 질화물 반도체층    260: p형 전극
- <9> 270: n형 전극      200: 구조지지층

**도면**


**도면1**




**도면2**




도면3




도면4




도면5



도면6



도면7



도면8

