(19) **日本国特許庁(JP)**

(51) Int. Cl.

再 公 表 特 許(A1)

FL

(11) 国際公開番号

テーマコード (参考)

W02011/148537

最終頁に続く

発行日 平成25年7月25日 (2013.7.25)

(43) 国際公開日 平成23年12月1日(2011.12.1)


GO9F 9/30	(2006.01) GO9F	9/30 3	38 2	H092
GO9F 9/00	(2006.01) GO9F			CO94
GO2F 1/1368	· · · · · · · · · · · · · · · · · · ·	· ·		F038
	•	·	_	
HO1L 29/786	(2006.01) HO1L	·		F110
HO1L 21/336	(2006.01) HO1L	29/78 €	527C 5	G435
	審査請す	さ有 予備審	査請求 未請求 (全	: 25 頁) 最終頁に続く
出願番号	特願2012-517092 (P2012-517092)	(71) 出願人	000005049	
(21) 国際出願番号	PCT/JP2011/000800		シャープ株式会社	
(22) 国際出願日	平成23年2月14日 (2011.2.14)		大阪府大阪市阿倍野	F区長池町22番22号
(11)特許番号	特許第5133468号 (P5133468)	(74)代理人	110001427	
(45)特許公報発行日	平成25年1月30日 (2013.1.30)		特許業務法人前田特	許事務所
(31) 優先権主張番号	特願2010-117986 (P2010-117986)	(72)発明者	山下 徹也	
(32) 優先日	平成22年5月24日 (2010.5.24)		大阪府大阪市阿倍野	7区長池町22番22号
(33) 優先権主張国	日本国(JP)		シャープ株式会社	上内
		(72) 発明者	吉田 徳生	
			大阪府大阪市阿倍里	7区長池町22番22号
			シャープ株式会社	
		(72) 発明者	近間 義雅	
			大阪府大阪市阿倍野	F区長池町22番22号
			シャープ株式会社	
				-ı →

(54) 【発明の名称】薄膜トランジスタ基板及びその製造方法

(57)【要約】

各TFT(5a)が、基板(10)に設けられたゲー ト電極(11a)と、ゲート電極(11a)を覆うよう に設けられたゲート絶縁膜(12)と、ゲート絶縁膜(12)上にゲート電極(11a)に重なるようにチャネ ル領域(C)が設けられた酸化物半導体からなる半導体 層(13a)と、半導体層(13a)上にチャネル領域 (C)を介して互いに離間するように設けられたソース 電極(15aa)及びドレイン電極(15b)とを備え 、各補助容量(6a)が、ゲート電極(11a)と同一 層に同一材料により設けられた容量線(11b)と、容 量線(11b)を覆うように設けられたゲート絶縁膜(12)と、ゲート絶縁膜(12)上に容量線(11b) に重なるように酸化物半導体を用いて設けられた容量中 間層(13c)と、容量中間層(13c)上に設けられ た容量電極(15b)とを備え、容量中間層(13c) は、導電性を有している。

[图2]



【特許請求の範囲】

【請求項1】

マトリクス状に設けられた複数の画素電極と、

上記各画素電極毎にそれぞれ設けられ、該各画素電極に接続された複数の薄膜トランジスタと、

上記各画素電極毎にそれぞれ設けられた複数の補助容量とを備え、

上記各薄膜トランジスタが、基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた酸化物半導体からなる半導体層と、該半導体層上に上記チャネル領域を介して互いに離間するように設けられたソース電極及びドレイン電極とを備え、

上記各補助容量が、上記ゲート電極と同一層に同一材料により設けられた容量線と、該容量線を覆うように設けられた上記ゲート絶縁膜と、該ゲート絶縁膜上に上記容量線に重なるように上記酸化物半導体を用いて設けられた容量中間層と、該容量中間層上に設けられた容量電極とを備えた薄膜トランジスタ基板であって、

上記容量中間層は、導電性を有していることを特徴とする薄膜トランジスタ基板。

【請求項2】

請求項1に記載された薄膜トランジスタ基板において、

上記容量電極は、上記ドレイン電極の一部であることを特徴とする薄膜トランジスタ基板。

【請求項3】

請求項2に記載された薄膜トランジスタ基板において、

上記半導体層上には、上記チャネル領域を少なくとも覆うように保護膜が設けられ、

上記容量中間層は、上記保護膜から露出していることを特徴とする薄膜トランジスタ基板。

【請求項4】

請求項1に記載された薄膜トランジスタ基板において、

上記容量電極は、上記各画素電極の一部であることを特徴とする薄膜トランジスタ基板

【請求項5】

請求項4に記載された薄膜トランジスタ基板において、

上記各薄膜トランジスタ上には、層間絶縁膜が設けられ、

上記容量中間層は、上記層間絶縁膜から露出していることを特徴とする薄膜トランジスタ基板。

【請求項6】

マトリクス状に設けられた複数の画素電極と、

上記各画素電極毎にそれぞれ設けられ、該各画素電極に接続された複数の薄膜トランジスタと、

上記各画素電極毎にそれぞれ設けられた複数の補助容量とを備え、

上記各薄膜トランジスタが、基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた酸化物半導体からなる半導体層と、該半導体層上に上記チャネル領域を介して互いに離間するように設けられたソース電極及びドレイン電極とを備え、

上記各補助容量が、上記ゲート電極と同一層に同一材料により設けられた容量線と、該容量線を覆うように設けられた上記ゲート絶縁膜と、該ゲート絶縁膜上に上記容量線に重なるように上記酸化物半導体を用いて設けられた容量中間層と、該容量中間層上に設けられた容量電極とを備えた薄膜トランジスタ基板を製造する方法であって、

基板に上記ゲート電極及び容量線を形成する第1工程と、

上記ゲート電極及び容量線を覆うように上記ゲート絶縁膜を形成した後に、該ゲート絶縁膜上に上記半導体層、及び上記容量中間層となる他の半導体層を形成する第2工程と、

上記チャネル領域に重なると共に、上記他の半導体層が露出するように保護膜を形成し

10

20

30

40

た後に、該保護膜から露出する上記他の半導体層を真空アニール処理により導体化して、 上記容量中間層を形成する第3工程と、

上記半導体層上に上記ソース電極、及び上記容量電極として機能する上記ドレイン電極を形成する第4工程と、

上記ソース電極及びドレイン電極上に、該ドレイン電極に到達するコンタクトホールを 有する層間絶縁膜を形成する第5工程と、

上記層間絶縁膜上に上記各画素電極を形成する第6工程とを備えることを特徴とする薄膜トランジスタ基板の製造方法。

【請求項7】

マトリクス状に設けられた複数の画素電極と、

上記各画素電極毎にそれぞれ設けられ、該各画素電極に接続された複数の薄膜トランジスタと、

上記各画素電極毎にそれぞれ設けられた複数の補助容量とを備え、

上記各薄膜トランジスタが、基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた酸化物半導体からなる半導体層と、該半導体層上に上記チャネル領域を介して互いに離間するように設けられたソース電極及びドレイン電極とを備え、

上記各補助容量が、上記ゲート電極と同一層に同一材料により設けられた容量線と、該容量線を覆うように設けられた上記ゲート絶縁膜と、該ゲート絶縁膜上に上記容量線に重なるように上記酸化物半導体を用いて設けられた容量中間層と、該容量中間層上に設けられた容量電極とを備えた薄膜トランジスタ基板を製造する方法であって、

基板に上記ゲート電極及び容量線を形成する第1工程と、

上記ゲート電極及び容量線を覆うように上記ゲート絶縁膜、酸化物半導体膜及びソース金属膜を順に形成した後に、該ソース金属膜上に、上記ソース電極及びドレイン電極となる部分が相対的に厚く、且つ、上記チャネル領域及び容量中間層となる部分が相対的に薄いレジストパターンを形成し、続いて、該レジストパターンから露出する上記ソース金属膜及び酸化物半導体膜をエッチングした後に、該レジストパターンを薄肉化することにより上記相対的に薄い部分を除去して露出させた上記ソース金属膜をエッチングして、上記半導体層、ソース電極及びドレイン電極、並びに上記容量中間層となる他の半導体層を形成する第2工程と、

上記半導体層のチャネル領域に重なると共に、上記ドレイン電極の一部及び上記他の半導体層が露出するように層間絶縁膜を形成した後に、該層間絶縁膜から露出する上記他の半導体層を真空アニール処理により導体化して、上記容量中間層を形成する第3工程と、

上記層間絶縁膜上に上記容量電極として機能する上記各画素電極を形成する第4工程とを備えることを特徴とする薄膜トランジスタ基板の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、薄膜トランジスタ基板及びその製造方法に関し、特に、補助容量を備えた薄膜トランジスタ基板及びその製造方法に関するものである。

【背景技術】

[0002]

アクティブマトリクス駆動方式の液晶表示パネルは、画像の最小単位である各画素毎に、例えば、薄膜トランジスタ(Thin Film Transistor、以下、「TFT」とも称する)がスイッチング素子として設けられたTFT基板と、TFT基板に対向するように配置された対向基板と、両基板の間に封入された液晶層とを備えている。このTFT基板では、各画素の液晶層、すなわち、液晶容量に充電された電荷を安定に保持するために、各画素毎に補助容量が設けられている。

[0003]

例えば、特許文献1には、アモルファスシリコンなどの半導体からなる半導体パターン

10

20

30

40

(4)

、リンなどのn型不純物が高濃度にドープされたアモルファスシリコンなどからなる接触層パターン、及びMo又はMoW合金、Cr、Al又はAl合金、Taなどの導電物質からなる維持蓄電器用導電パターンが順に積層された積層パターンと、積層パターンの下に位置するように設けられ、Mo又はMoW合金、Cr、Al又はAl合金、Taなどの導電物質からなる維持電極と、積層パターン及び維持電極の間に設けられたゲート絶縁膜とにより構成された(上記補助容量に相当する)維持蓄電器が形成されたTFT基板を4枚のマスクを用いて製造する方法が開示されている。

【先行技術文献】

【特許文献】

[0004]

【特許文献 1 】特許第3756363号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

しかしながら、特許文献1に開示されたように、補助容量を備えたTFT基板において、補助容量を構成する一対の電極の一方に半導体層が積層されていると、一対の電極の間に印加される電圧により、補助容量の電気容量が変動するので、そのTFT基板を備えた液晶表示パネルでは、表示品位が低下してしまう。

[0006]

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、半導体に 起因する補助容量の電気容量の変動を抑制することにある。

【課題を解決するための手段】

[0007]

上記目的を達成するために、本発明は、酸化物半導体を用いて設けられた容量中間層が 導電性を有するようにしたものである。

[0008]

具体的に本発明に係る薄膜トランジスタ基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極毎にそれぞれ設けられた複数の補助容量とを備え、上記各薄膜トランジスタが、基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート電極に重なるように設けられたゲート電極に重なるように設けがれたが一ト絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けがであれた数化物半導体からなる半導体層と、該半導体層上に上記チャネル領域を介していた離間するように設けられたソース電極及びドレイン電極とを備え、上記各補助容量が、上記ゲート電極と同一層に同一材料により設けられた容量線と、該容量線に重なるように設けられた上記ゲート絶縁膜と、該ゲート絶縁膜上に上記容量線に重なるように設けられた上記ゲート絶縁膜と、該ゲート絶縁膜上に上記容量線に重なるようにとを特徴とずる。

[0009]

上記の構成によれば、各補助容量において、各薄膜トランジスタを構成する酸化物半導体からなる半導体層と同一層に設けられた容量中間層が半導体性でなく導電性を有しているので、容量線と容量電極との間に電圧が印加されたときに、電荷を保持する誘電体がゲート絶縁膜だけになり、電気容量が安定になる(1/C_{補助容量}=1/C_{ヶート}絶縁膜るの間に電圧が印加されたときに、電荷を保持する誘電体がゲート絶縁膜及び半導体性を有する容量中間層になり、電気容量が不安定になる(1/C_{積 の 会量} = 1 / C _{酸 化 物 半 導 体} + 1 / C _{ヶート 絶縁 膜})。これにより、容量中間層が終化物半導体を用いて設けられていても導電性を有しているので、半導体に起因する補助容量の電気容量の変動が抑制される。また、容量線と容量電極との間に電圧が印加されたときに、電荷を保持する誘電体がゲート絶縁膜だけになるので、補助容量の電気容量が安定にな

10

20

30

40

20

30

40

50

るだけでなく、補助容量の電気容量が大きくなる。

[0010]

上記容量電極は、上記ドレイン電極の一部であってもよい。

$[0 \ 0 \ 1 \ 1]$

上記の構成によれば、容量電極がドレイン電極の一部であるので、容量線、ゲート絶縁膜、容量中間層及びドレイン電極の積層構造により補助容量が具体的に構成される。

[0012]

上記半導体層上には、上記チャネル領域を少なくとも覆うように保護膜が設けられ、上記容量中間層は、上記保護膜から露出していてもよい。

[0013]

上記の構成によれば、半導体層のチャネル領域上に保護膜が設けられ、容量中間層がその保護膜から露出しているので、酸化物半導体を用いた容量中間層が導電性を有するように、基板に対して、例えば、真空アニール処理を行っても、半導体層のチャネル領域が導体化されずに、その半導体性が保持される。

[0014]

上記容量電極は、上記各画素電極の一部であってもよい。

[0015]

上記の構成によれば、容量電極が各画素電極の一部であるので、容量線、ゲート絶縁膜、容量中間層及び画素電極の積層構造により補助容量が具体的に構成される。

[0016]

上記各薄膜トランジスタ上には、層間絶縁膜が設けられ、上記容量中間層は、上記層間 絶縁膜から露出していてもよい。

[0017]

上記の構成によれば、各薄膜トランジスタ上に層間絶縁膜が設けられ、容量中間層がその層間絶縁膜から露出しているので、酸化物半導体を用いた容量中間層が導電性を有するように、基板に対して、例えば、真空アニール処理を行っても、各薄膜トランジスタを構成する半導体層が導体化されずに、その半導体性が保持される。

[0018]

ま た 、 本 発 明 に 係 る 薄 膜 ト ラ ン ジ ス タ 基 板 の 製 造 方 法 は 、 マ ト リ ク ス 状 に 設 け ら れ た 複 数の画素電極と、上記各画素電極毎にそれぞれ設けられ、該各画素電極に接続された複数 の薄膜トランジスタと、上記各画素電極毎にそれぞれ設けられた複数の補助容量とを備え 、上記各薄膜トランジスタが、基板に設けられたゲート電極と、該ゲート電極を覆うよう に設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネ ル 領 域 が 設 け ら れ た 酸 化 物 半 導 体 か ら な る 半 導 体 層 と 、 該 半 導 体 層 上 に 上 記 チ ャ ネ ル 領 域 を介して互いに離間するように設けられたソース電極及びドレイン電極とを備え、上記各 補助容量が、上記ゲート電極と同一層に同一材料により設けられた容量線と、該容量線を 覆 う よ う に 設 け ら れ た 上 記 ゲ ー ト 絶 縁 膜 と 、 該 ゲ ー ト 絶 縁 膜 上 に 上 記 容 量 線 に 重 な る よ う に上記酸化物半導体を用いて設けられた容量中間層と、該容量中間層上に設けられた容量 電 極 と を 備 え た 薄 膜 ト ラ ン ジ ス タ 基 板 を 製 造 す る 方 法 で あ っ て 、 基 板 に 上 記 ゲ ー ト 電 極 及 び容量線を形成する第1工程と、上記ゲート電極及び容量線を覆うように上記ゲート絶縁 膜を形成した後に、該ゲート絶縁膜上に上記半導体層、及び上記容量中間層となる他の半 導体層を形成する第2工程と、上記チャネル領域に重なると共に、上記他の半導体層が露 出するように保護膜を形成した後に、該保護膜から露出する上記他の半導体層を真空アニ ール処理により導体化して、上記容量中間層を形成する第3工程と、上記半導体層上に上 記ソース電極、及び上記容量電極として機能する上記ドレイン電極を形成する第4工程と 、 上 記 ソ ー ス 電 極 及 び ド レ イ ン 電 極 上 に 、 該 ド レ イ ン 電 極 に 到 達 す る コ ン タ ク ト ホ ー ル を 有する層間絶縁膜を形成する第5工程と、上記層間絶縁膜上に上記各画素電極を形成する

[0019]

第6工程とを備えることを特徴とする。

上記の方法によれば、第2工程において、ゲート絶縁膜上にゲート電極に重なるように

20

30

40

50

チャネル 領域 が 設 け ら れ た 酸 化 物 半 導 体 か ら な る 半 導 体 層 、 及 び ゲ ー ト 絶 縁 膜 上 に 容 量 線 と重なるように容量中間層となる他の半導体層を形成した後に、第3工程において、チャ ネル 領域に重なる保護膜から露出する他の半導体層を真空アニール処理により導体化する ことにより、半導体層の半導体性を保持して、他の半導体層により容量中間層を形成する ので、容量線、ゲート絶縁膜、容量中間層及びドレイン電極の積層構造により構成された 各補助容量において、各薄膜トランジスタを構成する酸化物半導体からなる半導体層と同 一層に設けられた容量中間層が半導体性でなく導電性を有していることにより、容量線と 容量電極(ドレイン電極)との間に電圧が印加されたときに、電荷を保持する誘電体がゲ ート絶縁膜だけになり、電気容量が安定になる(1/C_{補助容量}=1/C_{ゲート 絶縁 腹}) 。これに対して、容量中間層が酸化物半導体からなることにより半導体性を有している場 合には、容量線と容量電極との間に電圧が印加されたときに、電荷を保持する誘電体がゲ ート絶縁膜及び半導体性を有する容量中間層になり、電気容量が不安定になる(1 / C : # _{助 容 量} = 1 / C _{酸 化 物 半 導 体} + 1 / C _{ゲ - ト 絶 縁 膜})。これにより、容量中間層が酸化物 半導体を用いて設けられていても導電性を有しているので、半導体に起因する補助容量の 電気容量の変動が抑制される。また、容量線と容量電極(ドレイン電極)との間に電圧が 印加されたときに、電荷を保持する誘電体がゲート絶縁膜だけになるので、補助容量の電 気容量が安定になるだけでなく、補助容量の電気容量が大きくなる。

[0020]

また、本発明に係る薄膜トランジスタ基板の製造方法は、マトリクス状に設けられた複 数の画素電極と、上記各画素電極毎にそれぞれ設けられ、該各画素電極に接続された複数 の薄膜トランジスタと、上記各画素電極毎にそれぞれ設けられた複数の補助容量とを備え 、 上 記 各 薄 膜 ト ラ ン ジ ス タ が 、 基 板 に 設 け ら れ た ゲ ー ト 電 極 と 、 該 ゲ ー ト 電 極 を 覆 う よ う に設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネ ル領域が設けられた酸化物半導体からなる半導体層と、該半導体層上に上記チャネル領域 を介して互いに離間するように設けられたソース電極及びドレイン電極とを備え、上記各 補助容量が、上記ゲート電極と同一層に同一材料により設けられた容量線と、該容量線を 覆 うように設けられた上記ゲート絶縁膜と、該ゲート絶縁膜上に上記容量線に重なるよう に上記酸化物半導体を用いて設けられた容量中間層と、該容量中間層上に設けられた容量 電 極 と を 備 え た 薄 膜 ト ラ ン ジ ス タ 基 板 を 製 造 す る 方 法 で あ っ て 、 基 板 に 上 記 ゲ ー ト 電 極 及 び容量線を形成する第1工程と、上記ゲート電極及び容量線を覆うように上記ゲート絶縁 膜、酸化物半導体膜及びソース金属膜を順に形成した後に、該ソース金属膜上に、上記ソ 一ス電極及びドレイン電極となる部分が相対的に厚く、且つ、上記チャネル領域及び容量 中間層となる部分が相対的に薄いレジストパターンを形成し、続いて、該レジストパター ン か ら 露 出 す る 上 記 ソ ー ス 金 属 膜 及 び 酸 化 物 半 導 体 膜 を エ ッ チ ン グ し た 後 に 、 該 レ ジ ス ト パターンを薄肉化することにより上記相対的に薄い部分を除去して露出させた上記ソース 金属膜をエッチングして、上記半導体層、ソース電極及びドレイン電極、並びに上記容量 中間層となる他の半導体層を形成する第2工程と、上記半導体層のチャネル領域に重なる と共に、上記ドレイン電極の一部及び上記他の半導体層が露出するように層間絶縁膜を形 成した後に、該層間絶縁膜から露出する上記他の半導体層を真空アニール処理により導体 化して、上記容量中間層を形成する第3工程と、上記層間絶縁膜上に上記容量電極として 機能する上記各画素電極を形成する第4工程とを備えることを特徴とする。

[0021]

上記の方法によれば、第2工程において、ゲート絶縁膜上にゲート電極に重なるようにチャネル領域が設けられた酸化物半導体からなる半導体層、及びゲート絶縁膜上に容量線と重なるように容量中間層となる他の半導体層を形成した後に、第3工程において、チャネル領域に重なる層間絶縁膜から露出する他の半導体層を真空アニール処理により導体化することにより、半導体層の半導体性を保持して、他の半導体層により容量中間層を形成するので、容量線、ゲート絶縁膜、容量中間層及び画素電極の積層構造により構成された各補助容量において、各薄膜トランジスタを構成する酸化物半導体からなる半導体層と同一層に設けられた容量中間層が半導体性でなく導電性を有していることにより、容量線と

【発明の効果】

[0022]

本発明によれば、酸化物半導体を用いて設けられた容量中間層が導電性を有しているので、半導体に起因する補助容量の電気容量の変動を抑制することができる。

【図面の簡単な説明】

[0 0 2 3]

- 【図1】図1は、実施形態1に係るTFT基板の平面図である。
- 【 図 2 】 図 2 は、 図 1 中の II II 線 に沿ったTFT基板の断面図である。
- 【図3】図3は、実施形態1に係るTFT基板の製造工程を断面で示す説明図である。
- 【図4】図4は、第1の実験例におけるTFT特性を示すグラフである。
- 【図5】図5は、第2の実験例におけるTFT特性を示すグラフである。
- 【図 6 】図 6 は、第 3 の実験例におけるアニール温度と表面抵抗率との関係を示すグラフである。
- 【 図 7 】 図 7 は、 第 4 の実験例におけるアニール時間と比電気抵抗との関係を示すグラフである。
- 【図8】図8は、実施形態2に係るTFT基板の平面図である。
- 【図9】図9は、図8中のIX-IX線に沿ったTFT基板の断面図である。
- 【図10】図10は、実施形態2に係るTFT基板の製造工程を断面で示す説明図である

【発明を実施するための形態】

[0024]

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各 実施形態に限定されるものではない。

[0025]

《発明の実施形態1》

図1~図7は、本発明に係るTFT基板及びその製造方法の実施形態1を示している。 具体的に、図1は、本実施形態のTFT基板30aの平面図であり、図2は、図1中のII -II線に沿ったTFT基板30aの断面図である。

[0026]

TFT基板30aは、図1及び図2に示すように、絶縁基板10と、絶縁基板10上に互いに平行に延びるように設けられた複数のゲート線11aと、各ゲート線11aの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線11bと、各ゲート線11aと直交する方向に互いに平行に延びるように設けられた複数のソース線15aと、各ゲート線11a及び各ソース線15aの交差部分毎、すなわち、画像の最小単位である各画素毎にそれぞれ設けられた複数のTFT5aと、各TFT5aを覆うように設けられた層間絶縁膜16と、層間絶縁膜16上にマトリクス状に設けられた複数の画素電極17と、各画素電極17を覆うように設けられた配向膜(不図示)とを備えている。

10

20

30

40

[0027]

TFT5aは、図1及び図2に示すように、絶縁基板10上に設けられたゲート電極(11a)と、ゲート電極(11a)を覆うように設けられたゲート絶縁膜12と、ゲート絶縁膜12上に設けられ、ゲート電極(11a)に重なるようにチャネル領域Cが配置された半導体層13aと、半導体層13aのチャネル領域Cを少なくとも覆うように設けられた保護膜14と、半導体層13a上に設けられ、チャネル領域Cを介して互いに離間するように配置されたソース電極15aa及びドレイン電極15bとを備えている。

[0028]

ゲート電極(11a)は、図1に示すように、各ゲート線11aの一部である。

[0029]

ソース電極 1 5 a a は、図 1 に示すように、各ソース線 1 5 a が側方に L 字状に突出した部分である。また、ソース電極 1 5 a a は、図 1 及び図 2 に示すように、保護膜 1 4 に形成されたコンタクトホール 1 4 a を介して半導体層 1 3 a に接続されている。

[0030]

ドレイン電極15bは、図1及び図2に示すように、層間絶縁膜16に形成されたコンタクトホール16aを介して画素電極17に接続されていると共に、保護膜14に形成されたコンタクトホール14bを介して半導体層13aに接続されている。また、ドレイン電極15bは、図1及び図2に示すように、ゲート絶縁膜12及び容量中間層13cを介して容量線11bと重なることにより補助容量6aを構成している。

[0031]

半導体層13aは、例えば、InGaZnO $_4$ などのIn-Ga-Zn-O系の酸化物半導体により構成されている。

[0032]

容量中間層 $1 \ 3 \ c$ は、例えば、 $I \ n \ G \ a \ Z \ n \ O_4$ などの $I \ n \ - G \ a \ - Z \ n \ - O$ 系の酸化物半導体を用いて、図 2 に示すように、その大部分が保護膜 $1 \ 4$ から露出するように設けられている。また、容量中間層 $1 \ 3 \ c$ は、導電性を有し、図 $1 \ D$ び図 2 に示すように、保護膜 $1 \ 4$ に形成されたコンタクトホール $1 \ 4 \ c$ を介してドレイン電極 $1 \ 5 \ b$ に接続されている。

[0033]

上記構成のTFT基板30aは、それに対向して配置される対向基板と、それらの両基板の間に封入される液晶層と共に、アクティブマトリクス駆動方式の液晶表示パネルを構成するものである。

[0034]

次に、本実施形態のTFT基板30aを製造する方法について、図3を用いて説明する。ここで、図3は、図2の断面図に対応して、本実施形態のTFT基板30aの製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、第1工程、第2工程、第3工程、第4工程、第5工程及び第6工程を備える。

[0035]

まず、ガラス基板などの絶縁基板10の基板全体に、スパッタリング法により、例えば、チタン膜(2000 程度)などの金属膜を成膜した後に、その金属膜をパターニングすることにより、図3(a)に示すように、ゲート線11a、ゲート電極(11a)及び容量線11bを形成する(第1工程)。

[0036]

続いて、ゲート線11a、ゲート電極(11a)及び容量線11bが形成された基板全体に、CVD (Chemical Vapor Deposition) 法により、例えば、窒化シリコン膜(厚さ $200nm \sim 500nm$ 程度)及び酸化シリコン膜(厚さ $20nm \sim 500nm$ 程度)などを順に成膜することにより、ゲート絶縁膜12を形成し、さらに、例えば、スパッタリング法又は塗布法により、InGaZnO $_4$ などのIn-Ga-Zn-O系の酸化物半導体膜(厚さ $200\sim500$ 程度)を室温で成膜した後に、その酸化物半導体膜をパターニングすることにより、図 3000 に示すように、半導体層13a及び他の半導体層1

10

20

30

40

3 bを形成する(第2工程)。

[0037]

そして、半導体層13a及び他の半導体層13bが形成された基板全体に、CVD法により、例えば、酸化シリコン膜(厚さ20nm~500nm程度)などの無機絶縁膜を成り、一人の無機絶縁膜をパターニングすることにより、図3(c)に示すように、コンタクトホール14a、14b及び14cを有する保護膜14を形成した後に、保護膜14が形成された基板に対して、赤外線ヒーターや拡散炉などを用いて真空アニール処理(アニール温度:250~350、アニール時間:5分~2時間、チャンバー内圧力:10~3 Pa以下)を行うことにより、他の半導体層13bを導体化して、容量中間層13cを形成する(第3工程)。ここで、アニール温度が350を超えると、ガラス基板(絶縁基板10a)が破損し易くなる。また、アニール時間が5分~2時間の範囲であれば、再現性よくTFT特性を得ることができる。また、チャンバー内圧力が10~3 Paを超えると、チャンバー内の酸素濃度が高くなり、酸素欠陥が起き難くなるので、他の半導体層13bが導体化し難くなる。

[0038]

続いて、容量中間層13cが形成された基板全体に、スパッタリング法により、例えば、チタン膜(300 程度)及びアルミニウム膜(2000 程度)、チタン膜(300程度)及び銅膜(2000 程度)、又はチタン膜(300 程度)、アルミニウム膜(2000 程度)及びチタン膜(1000 程度)などを順に成膜した後に、その金属積層膜をパターニング(酢酸、リン酸及び硝酸の混合液、並びにシュウ酸によるエッチング)することにより、図3(d)に示すように、ソース線15a、ソース電極15aa及びドレイン電極15bを形成して、TFT5a及び補助容量6aを形成する(第4工程)

[0039]

さらに、TFT5a及び補助容量6aが形成された基板全体に、例えば、CVD法により、例えば、酸化シリコン膜(厚さ20nm~500nm程度)などの無機絶縁膜を成膜し、その無機絶縁膜をパターニングすることにより、図3(e)に示すように、コンタクトホール16aを有する層間絶縁膜16を形成する(第5工程)。

[0040]

最後に、層間絶縁膜16が形成された基板全体に、スパッタリング法により、例えば、 ITO(Indium Tin Oxide)膜(厚さ50nm~200nm程度)などの透明導電膜を成膜した後に、その透明導電膜をパターニングすることにより、図2に示すように、画素電極17を形成する(第6工程)。

[0041]

以上のようにして、TFT基板30aを製造することができる。

[0042]

次に、具体的に行った実験について、図4~図7を用いて説明する。ここで、図4は、第1の実験例におけるTFT特性を示すグラフであり、図5は、第2の実験例におけるTFT特性を示すグラフである。また、図6は、第3の実験例におけるアニール温度と表面抵抗率との関係を示すグラフである。さらに、図7は、第4の実験例におけるアニール時間と比電気抵抗との関係を示すグラフである。

[0 0 4 3]

まず、第1の実験例では、本実施形態の製造方法と異なり、220 で5分間、真空アニール処理を行ったTFT基板を準備し、その準備されたTFT基板のTFT特性を測定した(図4参照)。

[0 0 4 4]

また、第2の実験例では、本実施形態の製造方法と同様に、322 で5分間、真空アニール処理を行ったTFT基板を準備し、その準備されたTFT基板のTFT特性を測定した(図5参照)。

[0045]

50

40

10

20

20

30

40

50

第1及び第2の実験例の結果としては、真空アニール処理において、アニール温度が2 2.0 と低いと、他の半導体層(容量中間層)が半導体性(図4参照)を示すものの、ア ニール温度が322 と適温であると、他の半導体層(容量中間層)が導体性(図5参照)を示すようになることが確認された。

[0046]

次に、第3の実験例では、ガラス基板上に、InGaZnO』からなる半導体膜を形成 した後に、真空アニール処理前の初期(図6中の線 a 参照)、220 で5分間の真空ア ニール処理後(図 6 中の線 c 参照)、及び 3 3 0 で 5 分間の真空アニール処理後(図 6 中の線 b 参照)における表面抵抗率を測定器(三菱化学アナリテック社製MCP-HT4 50)を用いて測定した。ここで、表面抵抗率(/ :オームパースクエア)は、単位 面積当たりの抵抗であり、シート抵抗又は単に表面抵抗とも呼ばれるものである。なお、 図6では、横軸のS1、S2及びS3は、半導体膜のIn-Ga-Zn-Oの組成比の違 いを示している。

[0047]

第 3 の実験例の結果としては、図 6 に示すように、初期及び 2 2 0 で 5 分間の真空ア ニール処理後において、TFT特性が得られる表面抵抗率の範囲(1.0×10⁹ ~ 1 . 0 × 1 0 ^{1 3} /)の表面抵抗率を示し、3 3 0 で 5 分間の真空アニール処理 後において、導電体にような表面抵抗率を示すことが確認された。

[0048]

次に、第4の実験例では、ガラス基板上に、InGaZnO₄からなる半導体膜を形成 した後に、 2 2 0 (図 7 中の線 a 参照)又は 3 5 0 (図 7 中の線 b 参照)で真空アニ ール処理を行い、アニール時間毎の比電気抵抗を測定器(三菱化学アナリテック社製MC P-HT450)を用いて測定した。

[0049]

第 4 の実験例の結果としては、図 7 に示すように、アニール温度が 2 2 0 である場合 · アニール時間の経過と共に比電気抵抗が抵抗し、アニール温度が350 である場合、 アニール 時 間 の 経 過 と 共 に 比 電 気 抵 抗 が 抵 抗 す る も の の 、 ア ニ ー ル 時 間 が 0 . 3 時 間 を 超 えると、比電気抵抗がほぼ一定になることが確認された。

[0050]

上記第1~第4の実験例により、酸化物半導体からなる半導体層に対して、適切な真空 アニール処理を行うことにより、導電性が付与されることが確認された。

[0051]

以上説明したように、本実施形態のTFT基板30a及びその製造方法によれば、第2 工程において、ゲート絶縁膜12上にゲート電極(11a)に重なるようにチャネル領域 C が設けられた酸化物半導体からなる半導体層 1 3 a 、及びゲート絶縁膜 1 2 上に容量線 1 1 b と重なるように容量中間層 1 3 c となる他の半導体層 1 3 b を形成した後に、第 3 工程において、チャネル領域 C に重なる保護膜 1 4 から露出する他の半導体層 1 3 b を真 空アニール処理により導体化することにより、半導体層13aの半導体性を保持して、他 の半導体層13bにより容量中間層13cを形成するので、容量線11b、ゲート絶縁膜 12、容量中間層13c及びドレイン電極15bの積層構造により構成された各補助容量 6 a において、各TFT5 a を構成する酸化物半導体からなる半導体層13 a と同一層に 設 け ら れ た 容 量 中 間 層 1 3 c が 半 導 体 性 で な く 導 電 性 を 有 し て い る こ と に よ り 、 容 量 線 1 1bとドレイン電極15bとの間に電圧が印加されたときに、電荷を保持する誘電体がゲ ート絶縁膜12だけになり、電気容量を安定にすることができる(1/C_{補助容量} = 1/ C _{ゲート 絶 緑 臆})。これに対して、容量中間層が酸化物半導体からなることにより半導体 性を有している場合には、容量線とドレイン電極との間に電圧が印加されたときに、電荷 を保持する誘電体がゲート絶縁膜及び半導体性を有する容量中間層になり、電気容量が不 安定になってしまう(1/C _{補 助 容 量} =1/C _{酸 化 物 半 導 体} +1/C _{ゲ - ト 絶 縁 膜})。こ れにより、容量中間層13cが酸化物半導体を用いて設けられていても導電性を有してい るので、半導体に起因する補助容量6aの電気容量の変動を抑制することができる。また 、容量線11bとドレイン電極15bとの間に電圧が印加されたときに、電荷を保持する誘電体がゲート絶縁膜12だけになるので、補助容量6aの電気容量を安定にすることができるだけでなく、補助容量6aの電気容量を大きくすることができる。さらに、TFT基板30aでは、酸化物半導体からなる半導体層13aが設けられているので、高移動度、高信頼性及び低オフ電流などの良好な特性を有するTFT5aを実現することができる

[0052]

また、本実施形態のTFT基板30a及びその製造方法によれば、半導体層13aのチャネル領域C上に保護膜14が設けられ、容量中間層13cの大部分がその保護膜14から露出しているので、酸化物半導体を用いた容量中間層13cが導電性を有するように、基板に対して、真空アニール処理を行っても、半導体層13aのチャネル領域Cを導体化させることなく、その半導体性を保持させることができる。

10

20

[0 0 5 3]

《発明の実施形態2》

図8~図10は、本発明に係るTFT基板及びその製造方法の実施形態2を示している。具体的に、図8は、本実施形態のTFT基板30bの平面図であり、図9は、図8中のIX-IX線に沿ったTFT基板30bの断面図である。なお、以下の実施形態において、図1~図7と同じ部分については同じ符号を付して、その詳細な説明を省略する。

[0054]

「FT

上記実施形態 1 では、補助容量を構成する容量電極がドレイン電極の一部であるTFT基板 3 0 a 及びその製造方法を例示したが、本実施形態では、容量電極が画素電極の一部であるTFT基板 3 0 b 及びその(4 枚のフォトマスクを用いた)製造方法を例示する。 【 0 0 5 5 】

TFT基板30bは、図8及び図9に示すように、絶縁基板10と、絶縁基板10上に互いに平行に延びるように設けられた複数のゲート線21aと、各ゲート線21aの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線21bと、各ゲート線21aと直交する方向に互いに平行に延びるように設けられた複数のソース線24aと、各ゲート線21a及び各ソース線24aの交差部分毎、すなわち、画像の最小単位である各画素毎にそれぞれ設けられた複数のTFT5bと、各TFT5bを覆うように設けられた層間絶縁膜25と、層間絶縁膜25上にマトリクス状に設けられた複数の画素電極26と、各画素電極26を覆うように設けられた配向膜(不図示)とを備えている。

30

[0056]

TFT5bは、図8及び図9に示すように、絶縁基板10上に設けられたゲート電極(21a)と、ゲート電極(21a)を覆うように設けられたゲート絶縁膜22と、ゲート絶縁膜22上に設けられ、ゲート電極(21a)に重なるようにチャネル領域Cが配置された半導体層23a上に設けられ、チャネル領域Cを介して互いに離間するように配置されたソース電極24aa及びドレイン電極24bとを備えている。

[0057]

ゲート電極(21a)は、図8に示すように、各ゲート線21aの一部である。

[0058]

40

ソース電極24aaは、図8に示すように、各ソース線24aが側方にL字状に突出した部分である。

[0059]

ドレイン電極 2 4 b は、図 8 及び図 9 に示すように、層間絶縁膜 2 5 に形成されたコンタクトホール 2 5 a を介して画素電極 2 6 に接続されている。ここで、画素電極 2 6 は、図 8 及び図 9 に示すように、ゲート絶縁膜 2 2 及び容量中間層 2 3 c を介して容量線 2 1 b と重なることにより補助容量 6 b を構成している。

[0060]

半導体層 2 3 a は、例えば、InGaZnО $_4$ などのIn-Ga-Zn-O系の酸化物半導体により構成されている。

20

30

40

50

[0061]

容量中間層 2 3 c は、例えば、I n G a Z n O $_4$ などのI n - G a - Z n - O系の酸化物半導体を用いて、図 9 に示すように、その大部分が層間絶縁膜 2 5 から露出するように設けられている。また、容量中間層 2 3 c は、導電性を有し、図 8 及び図 9 に示すように、層間絶縁膜 2 5 に形成されたコンタクトホール 2 5 b を介して画素電極 2 6 に接続されている。

[0062]

上記構成のTFT基板30bは、それに対向して配置される対向基板と、それらの両基板の間に封入される液晶層と共に、アクティブマトリクス駆動方式の液晶表示パネルを構成するものである。

[0063]

次に、本実施形態のTFT基板30bを製造する方法について、図10を用いて説明する。ここで、図10は、図9の断面図に対応して、本実施形態のTFT基板30bの製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、第1工程、第2工程、第3工程及び第4工程を備える。

[0064]

まず、ガラス基板などの絶縁基板10の基板全体に、スパッタリング法により、例えば、チタン膜(2000 程度)などの金属膜を成膜した後に、その金属膜をフォトリソグラフィを用いてパターニングすることにより、図10(a)に示すように、ゲート線21a、ゲート電極(21a)及び容量線21bを形成する(第1工程)。

[0065]

続 い て 、 ゲ ー ト 線 2 1 a 、 ゲ ー ト 電 極 (2 1 a) 及 び 容 量 線 2 1 b が 形 成 さ れ た 基 板 全 体 に 、 C V D 法 に よ り 、 例 え ば 、 窒 化 シ リ コ ン 膜 (厚 さ 2 0 0 n m ~ 5 0 0 n m 程 度) 及 び酸化シリコン膜(厚さ20nm~500nm程度)などを順に成膜してゲート絶縁膜2 2(図10(b)参照)を形成し、その後、例えば、スパッタリング法又は塗布法により 、InGaZn0₄などのIn-Ga-Zn-O系の酸化物半導体膜(厚さ200 00 程度)を室温で成膜して酸化物半導体膜23(図10(b)参照)を形成し、さら に、スパッタリング法により、例えば、チタン膜(300 程度)及びアルミニウム膜(2 0 0 0 程度)、チタン膜(3 0 0 程度)及び銅膜(2 0 0 0 程度)、又はチタン 膜(300 程度)、アルミニウム膜(2000 程度)及びチタン膜(1000)などを順に成膜してソース金属膜24(図10(b)参照)を形成する。そして、ソー ス 金 属 膜 2 4 上 に 感 光 性 樹 脂 膜 R を 塗 布 し 、 そ の 塗 布 さ れ た 感 光 性 樹 脂 膜 R を ハ ー フ ト ー ン又はグレイトーンのハーフ露光が可能なフォトマスクを介して露光した後に、現像する ことにより、図10(b)に示すように、ソース線24a、ソース電極24aa及びドレ イン電極24bとなる部分が相対的に厚く、チャネル領域C及び容量中間層23cとなる 部分が相対的に薄いレジストパターンRaを形成する。続いて、レジストパターンRaか ら露出するソース金属膜 2 4 、及びその下層の酸化物半導体膜 2 3 をエッチングし、さら に、レジストパターン R a をアッシングなどで薄肉化することにより相対的に薄い部分を 除 去 して、 レジストパターン Rb(図10(c)参照)を形成 した後に、 レジストパター ン R b から露出するソース金属膜 2 4 をエッチングすることにより、図 1 0 (c)に示す ように、半導体層23a、ソース線24a、ソース電極24aa及びドレイン電極24b 、並びに容量中間層23cとなる他の半導体層23bを形成する(第2工程)。

[0066]

そして、半導体層 2 3 a、ソース線 2 4 a、ソース電極 2 4 a a、ドレイン電極 2 4 b 及び他の半導体層 2 3 b が形成された基板全体に、C V D 法により、例えば、酸化シリコン膜(厚さ 2 0 n m ~ 5 0 0 n m程度)などの無機絶縁膜を成膜し、その無機絶縁膜をフォトリソグラフィを用いてパターニングすることにより、図 1 0 (d)に示すように、コンタクトホール 2 5 a 及び 2 5 b を有する層間絶縁膜 2 5 を形成した後に、層間絶縁膜 2 5 が形成された基板に対して、赤外線ヒーターや拡散炉などを用いて真空アニール処理を行うことにより、他の半導体層 2 3 b を導体化して、図 1 0 (e)に示すように、容量中

間層23cを形成する(第3工程)。

[0067]

最後に、容量中間層23 c が形成された基板全体に、スパッタリング法により、例えば、ITO膜(厚さ50 n m ~ 200 n m程度)などの透明導電膜を成膜した後に、その透明導電膜をフォトリソグラフィを用いてパターニングすることにより、図9に示すように、画素電極26を形成する(第4工程)。

[0068]

以上のようにして、TFT基板30bを製造することができる。

[0069]

以上説明したように、本実施形態のTFT基板30b及びその製造方法によれば、第2 工程において、ゲート絶縁膜22上にゲート電極(21a)に重なるようにチャネル領域 て が 設 け ら れ た 酸 化 物 半 導 体 か ら な る 半 導 体 層 2 3 a 、 及 び ゲ ー ト 絶 縁 膜 2 2 上 に 容 量 線 2 1 b と重なるように容量中間層 2 3 c となる他の半導体層 2 3 b を形成した後に、第 3 工程において、チャネル領域Cに重なる層間絶縁膜25から露出する他の半導体層23b を真空アニール処理により導体化することにより、半導体層23aの半導体性を保持して 、 他 の 半 導 体 層 2 3 b に よ り 容 量 中 間 層 2 3 c を 形 成 す る の で 、 容 量 線 2 1 b 、 ゲ ー ト 絶 縁膜22、容量中間層23c及び画素電極26の積層構造により構成された各補助容量6 りにおいて、各TFT5aを構成する酸化物半導体からなる半導体層 2 3 a と同一層に設 けられた容量中間層23cが半導体性でなく導電性を有していることにより、容量線21 bと画素電極 2 6 との間に電圧が印加されたときに、電荷を保持する誘電体がゲート絶縁 膜 2 2 だけになり、電気容量を安定にすることができる(1/C _{補 助 容 量} = 1/C _{ゲート} _{絶 縁 聴})。これに対して、容量中間層が酸化物半導体からなることにより半導体性を有し ている場合には、容量線と画素電極との間に電圧が印加されたときに、電荷を保持する誘 電 体 が ゲ ー ト 絶 縁 膜 及 び 半 導 体 性 を 有 す る 容 量 中 間 層 に な り 、 電 気 容 量 が 不 安 定 に な っ て しまう(1/C _{補 助 容 量} = 1/C _{酸 化 物 半 導 体} + 1/C _{ゲート 絶 縁 膜})。これにより、容 量中間層23cが酸化物半導体を用いて設けられていても導電性を有しているので、半導 体 に 起 因 す る 補 助 容 量 6 b の 電 気 容 量 の 変 動 を 抑 制 す る こ と が で き る 。 ま た 、 容 量 線 2 1 bと画素電極26との間に電圧が印加されたときに、電荷を保持する誘電体がゲート絶縁 膜22だけになるので、補助容量6bの電気容量を安定にすることができるだけでなく、 補助容量6bの電気容量を大きくすることができる。さらに、第1工程に用いるフォトマ スク、第2工程に用いるハーフ露光が可能なフォトマスク、第3工程に用いるフォトマス ク 及 び 第 4 工 程 に 用 い る フ ォ ト マ ス ク の 計 4 枚 の フ ォ ト マ ス ク を 用 い て T F T 基 板 3 0 b を製造することができるので、TFT基板30bの製造コストを低減することができる。 また、TFT基板30bでは、酸化物半導体からなる半導体層23aが設けられているの で、高移動度、高信頼性及び低オフ電流などの良好な特性を有するTFT5bを実現する ことができる。

[0070]

また、本実施形態のTFT基板30b及びその製造方法によれば、各TFT5b上に層間絶縁膜25が設けられ、容量中間層23cの大部分がその層間絶縁膜25から露出しているので、酸化物半導体を用いた容量中間層23cが導電性を有するように、基板に対して、真空アニール処理を行っても、各TFT5bを構成する半導体層23aを導体化させることなく、その半導体性を保持させることができる。

[0071]

なお、上記各実施形態では、In-Ga-Zn-O系の酸化物半導体層を例示したが、本発明は、例えば、In-Si-Zn-O系、In-Al-Zn-O系、Sn-Si-Zn-O系、Sn-Al-Zn-O系、Sn-Ga-Zn-O系、Ga-Al-Zn-O系、In-Cu-Zn-O系、Sn-Cu-Zn-O系、Zn-O系、In-O系、In-O系、In-O系、In-O系などの酸化物半導体層にも適用することができる。

[0 0 7 2]

また、上記各実施形態では、単層構造を有するゲート線(ゲート電極)及び容量線を例

10

20

30

40

示したが、ゲート線(ゲート電極)及び容量線は、積層構造を有するものであってもよい

[0073]

また、上記各実施形態では、積層構造を有するソース線、ソース電極及びドレイン電極 を例示したが、ソース線、ソース電極及びドレイン電極は、単層構造を有するものであっ てもよい。

[0074]

また、上記各実施形態では、積層構造を有するゲート絶縁膜を例示したが、ゲート絶縁 膜は、単層構造を有するものであってもよい。

[0075]

また、上記各実施形態では、単層構造を有する保護膜及び層間絶縁膜を例示したが、保 護膜及び層間絶縁膜は、積層構造を有するものであってもよい。

[0076]

また、上記各実施形態では、画素電極に接続されたTFTの電極をドレイン電極とした TFT基板を例示したが、本発明は、画素電極に接続されたTFTの電極をソース電極と 呼ぶTFT基板にも適用することができる。

【産業上の利用可能性】

[0077]

以上説明したように、本発明は、半導体に起因する補助容量の電気容量の変動を抑制す ることができるので、液晶表示パネルを構成するTFT基板について有用である。

【符号の説明】

[0078]

チャネル領域

レジストパターン

5 a , 5 b TFT

6 a , 6 b 補助容量

1 0 絶縁基板

11a,21a ゲート線(ゲート電極)

1 1 b , 2 1 b 容量線

12,22 ゲート絶縁膜

13a,23a 半導体層

13b,23b 他の半導体層

13c,23c 容量中間層

保 護 膜

15aa,24aa ソース電極

15b,24b ドレイン電極(容量電極)

1 7 画素電極

2 3 酸化物半導体膜

2 4 ソ - ス 金 属 膜

2 5 層間絶縁膜

コンタクトホール 2 5 b

画素電極(容量電極)

30a,30b TFT基板

10

20

30

【図 1 】 30a

30a

14c,16a


13c

15a


15a


15a


【図2】





【図3】














【図4】




【図5】




【図6】




【図7】




【図8】





【図9】





【図10】











【手続補正書】

【提出日】平成24年9月3日(2012.9.3)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

マトリクス状に設けられた複数の画素電極と、

上記各画素電極毎にそれぞれ設けられ、該各画素電極に接続された複数の薄膜トランジスタと、

上記各画素電極毎にそれぞれ設けられた複数の補助容量とを備え、

上記各薄膜トランジスタが、基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた酸化物半導体からなる半導体層と、該半導体層上に上記チャネル領域を介して互いに離間するように設けられたソース電極及びドレイン電極とを備え、

上記各補助容量が、上記ゲート電極と同一層に同一材料により設けられた容量線と、該容量線を覆うように設けられた上記ゲート絶縁膜と、該ゲート絶縁膜上に上記容量線に重なるように上記酸化物半導体を用いて設けられた容量中間層と、該容量中間層上に設けられた容量電極とを備えた薄膜トランジスタ基板を製造する方法であって、

基板に上記ゲート電極及び容量線を形成する第1工程と、

上記ゲート電極及び容量線を覆うように上記ゲート絶縁膜、酸化物半導体膜及びソース 金属膜を順に形成した後に、該ソース金属膜上に、上記ソース電極及びドレイン電極とな る部分が相対的に厚く、且つ、上記チャネル領域及び容量中間層となる部分が相対的に薄 いレジストパターンを形成し、続いて、該レジストパターンから露出する上記ソース金属 膜及び酸化物半導体膜をエッチングした後に、該レジストパターンを薄肉化することによ り上記相対的に薄い部分を除去して露出させた上記ソース金属膜をエッチングして、上記 半導体層、ソース電極及びドレイン電極、並びに上記容量中間層となる他の半導体層を形 成する第2工程と、

上記半導体層のチャネル領域に重なると共に、上記ドレイン電極の一部及び上記他の半 導体層が露出するように層間絶縁膜を形成した後に、該層間絶縁膜から露出する上記他の 半導体層を真空アニール処理により導体化して、上記容量中間層を形成する第3工程と、

上記層間絶縁膜上に上記容量電極として機能する上記各画素電極を形成する第4工程と を備えることを特徴とする薄膜トランジスタ基板の製造方法。

【請求項2】

請求項1に記載された薄膜トランジスタ基板の製造方法において、

上記酸化物半導体は、In-Ga-Zn-O系であることを特徴とする薄膜トランジスタ 基板の製造方法。

【請求項3】

請求項1又は2に記載された薄膜トランジスタ基板の製造方法において、

上記第2工程では、上記ゲート電極及び容量線を覆うように、窒化シリコン膜及び酸化 シリコン膜を順に成膜して上記ゲート絶縁膜を形成することを特徴とする薄膜トランジス タ基板の製造方法。

【請求項4】

請求項1~3の何れか1つに記載された薄膜トランジスタ基板の製造方法において、 上記第2工程では、スパッタリング法又は塗布法により、上記酸化物半導体膜を形成す ることを特徴とする薄膜トランジスタ基板の製造方法。

【請求項5】

請求項1~4の何れか1つに記載された薄膜トランジスタ基板の製造方法において、 上記第2工程では、上記酸化物半導体膜を覆うように、チタン膜及びアルミニウム膜、 チ タン 膜 及 び 銅 膜 、 又 は チ タン 膜 、 ア ル ミ ニ ウ ム 膜 及 び チ タン 膜 を 順 に 成 膜 し て 上 記 金 属 膜を形成することを特徴とする薄膜トランジスタ基板の製造方法。

【請求項6】

請求項1~5の何れか1つに記載された薄膜トランジスタ基板の製造方法において、 上記層間絶縁膜は、酸化シリコン膜であることを特徴とする薄膜トランジスタ基板の製 造方法。

【国際調査報告】

	INTERNATIONAL SEARCH REPORT	Internation	al application No.			
		PCT/JP2011/000800				
A. CLASSIFICATION OF SUBJECT MATTER G09F9/30(2006.01)i, G02F1/1368(2006.01)i, H01L29/786(2006.01)i						
GU9F9/30(2006.01)1, G02F1/1368(2006.01)	1, HUIL29/786(2006.	01)1			
According to Int	ernational Patent Classification (IPC) or to both national	al classification and IPC				
B. FIELDS SE		o constitution and it c				
	nentation searched (classification system followed by classification)	assification symbols)				
	9/46, G02F1/13-1/141, H01L21/33	36, H01L27/32, H01L	29/786,			
HOTT21/20	, но5в33/00-33/28					
75			1. 4 6.11			
	searched other than minimum documentation to the external Shinan Koho 1922–1996 Ji	nt that such documents are include tsuyo Shinan Toroku Ko				
		roku Jitsuyo Shinan Ko				
Electronic data b	base consulted during the international search (name of	data base and, where practicable, s	earch terms used)			
	, ,		,			
C. DOCUMEN	NTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.			
Х	JP 2010-114213 A (Sony Corp.),	1-3			
Y A	20 May 2010 (20.05.2010), paragraphs [0011] to [0055],	4-6				
A	paragraphs [0011] to [0033],	[00/6]; IIg. I to	/			
	6 US 2010/0109004 A1 & CN 101740564 A					
Y	JP 11-103066 A (Semiconducto	r Energy	4-5			
_	Laboratory Co., Ltd.),	1 110191				
	13 April 1999 (13.04.1999),	ci acm				
	paragraphs [0188] to [0193]; & US 6218219 B1	11g. 16(B) 10-2005-0095816 A				
Y	JP 2008-108985 A (Kochi Indu Center, Casio Computer Co., I		6			
	08 May 2008 (08.05.2008),	icu.,,				
	paragraphs [0017], [0039]; fi	.g. 5				
	(Family: none)					
× Further do	ocuments are listed in the continuation of Box C.	See patent family annex.				
	gories of cited documents: efining the general state of the art which is not considered	"T" later document published after	the international filing date or priority e application but cited to understand			
to be of part	ticular relevance	the principle or theory underly	ing the invention			
filing date	cation or patent but published on or after the international	considered novel or cannot b	ce; the claimed invention cannot be be considered to involve an inventive			
cited to est	"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other "Y" document of particular relevance; the claimed invention cannot					
	special reason (as specified) considered to involve an inventive step w					
"P" document published prior to the international filing date but later than being obvious to a person skilled in the art						
the priority date claimed "&" document member of the same patent family						
Date of the actua	nal search report					
19 Apr:	19 April, 2011 (19.04.11) 10 May, 2011 (10.05.11)					
Name and mailir	ng address of the ISA/	Authorized officer				
	se Patent Office					
Facsimile No.		Telephone No.				
	10 (second sheet) (July 2009)					

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2011/000800

		PCT/JP2011/000800			
C (Continuation)	. DOCUMENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where appropriate, of the relev	ant passages	Relevant to claim No.		
Y	JP 2008-235871 A (Canon Inc.), 02 October 2008 (02.10.2008), paragraphs [0046], [0047], [0073]; fig. 3 & US 2010/0044701 A1 & WO 2008/105347 & CN 101617408 A		6		
E,X	JP 2011-49539 A (Semiconductor Energy Laboratory Co., Ltd.), 10 March 2011 (10.03.2011), paragraphs [0068], [0219] to [0226]; fig. 9(B) (Family: none)				
E,X	JP 2011-76079 A (Semiconductor Energy Laboratory Co., Ltd.), 14 April 2011 (14.04.2011), paragraphs [0093], [0116]; fig. 3 (Family: none)	1-2			
A	JP 2008-65225 A (Toppan Printing Co., Lt 21 March 2008 (21.03.2008), entire text; all drawings (Family: none)	d.),	1-7		
A	JP 2009-99847 A (Canon Inc.), 07 May 2009 (07.05.2009), entire text; all drawings (Family: none)		1-7		

Form PCT/ISA/210 (continuation of second sheet) (July 2009)

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2011/000800

Box No. II	Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)
1. Claims	al search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons: Nos.: e they relate to subject matter not required to be searched by this Authority, namely:
	Nos.: e they relate to parts of the international application that do not comply with the prescribed requirements to such an that no meaningful international search can be carried out, specifically:
3. Claims because	Nos.: e they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box No. III	Observations where unity of invention is lacking (Continuation of item 3 of first sheet)
The inverting the interior this corresponding the inverting the invertion that inverting the inverti	al Searching Authority found multiple inventions in this international application, as follows: vention in claim 1 does not have novelty and inventiveness, since attion is described in the document 1 (JP 2010-114213 A) which is cited international search report. Consequently, there is no same or inding special technical feature between the invention in claim 1 and attions in claims 2 - 7. Therefore, a group of those inventions cannot dered to be so linked as to form a single general concept.
claims.	
addition	earchable claims could be searched without effort justifying additional fees, this Authority did not invite payment of nal fees.
1	y some of the required additional search fees were timely paid by the applicant, this international search report covers ose claims for which fees were paid, specifically claims Nos.:
. ^	uired additional search fees were timely paid by the applicant. Consequently, this international search report is ed to the invention first mentioned in the claims; it is covered by claims Nos.:
Remark on Pro	The additional search fees were accompanied by the applicant's protest and, where applicable, the payment of a protest fee.
	The additional search fees were accompanied by the applicant's protest but the applicable protest fee was not paid within the time limit specified in the invitation.
	No protest accompanied the payment of additional search fees.

Form PCT/ISA/210 (continuation of first sheet (2)) (July 2009)

国際調査報告

国際出願番号 PCT/JP2011/000800

発明の属する分野の分類(国際特許分類(IPC))

Int.Cl. G09F9/30(2006.01) i, G02F1/1368(2006.01) i, H01L29/786(2006.01) i

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl. G09F9/00-9/46, G02F1/13-1/141, H01L21/336, H01L27/32, H01L29/786, H01L51/50, H05B33/00-33/28

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2011年 1996-2011年 日本国実用新案登録公報 日本国登録実用新案公報 1994-2011年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

Ic. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	JP 2010-114213 A(ソニー株式会社)2010.05.20, 段落【0011】-【0055】, 【0076】, 図 1-5, 図 9-17	1-3 4-6
A	& US 2010/0109004 A1 & CN 101740564 A	7
Y	JP 11-103066 A(株式会社半導体エネルギー研究所)1999.04.13, 段落【0188】-【0193】, 図 16 (B) & US 6218219 B1 & KR 10-2005-0095816 A	4-5

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの
- 「E」国際出願目前の出願または特許であるが、国際出願目 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用す る文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願目前で、かつ優先権の主張の基礎となる出願
- の日の後に公表された文献
- 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査報告の発送日 国際調査を完了した日 19.04.2011 10.05.2011 2 I 4403 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 日本国特許庁([SA/JP) 田辺 正樹 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3273

様式PCT/ISA/210 (第2ページ) (2009年7月)

国際調査報告

国際出願番号 PCT/JP2011/000800

C (続き) 用文献の	関連すると認められる文献 T	関連する
リ用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	対理する 請求項の番号
Y	JP 2008-108985 A (財団法人高知県産業振興センター, カシオ計算機株式会社) 2008.05.08, 段落【0017】,【0039】, 図 5 (ファミリーなし)	6
Y	JP 2008-235871 A(キヤノン株式会社)2008.10.02, 段落【0046】,【0047】,【0073】, 図 3 & US 2010/0044701 A1 & WO 2008/105347 A1 & CN 101617408 A	6
Е, Х	JP 2011-49539 A (株式会社半導体エネルギー研究所) 2011.03.10, 段落【0068】,【0219】-【0226】, 図 9(B) (ファミリーなし)	1-3
Е, Х	JP 2011-76079 A (株式会社半導体エネルギー研究所) 2011.04.14, 段落【0093】,【0116】,図3(ファミリーなし)	1-2
A	JP 2008-65225 A (凸版印刷株式会社) 2008.03.21, 全文,全図(ファミリーなし)	1-7
A	JP 2009-99847 A(キヤノン株式会社)2009.05.07, 全文,全図(ファミリーなし)	1-7

様式PCT/ISA/210 (第2ページの続き) (2009年7月)

国際調査報告

国際出願番号 PCT/JP2011/000800

第Ⅱ欄 請求の範囲の一部の調査ができないときの意見(第1ページの2の続き)					
法第8条第3項(PCT17条(2)(a))の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。					
1. 🏗 請求項 は、この国際調査機関が調査をすることを要しない対象に係るものであるつまり、	5.				
2. 賃請求項 は、有意義な国際調査をすることができる程度まで所定の要件を満たしてない国際出願の部分に係るものである。つまり、	CV				
3. 賃請求項 は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第8文の規定 従って記載されていない。	ic.				
第皿欄 発明の単一性が欠如しているときの意見 (第1ページの3の続き)					
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。 請求項1に係る発明は、国際調査報告で引用された文献1(JP 2010-114213 A)に記載されてるので、新規性、進歩性を有しない。よって、請求項1に係る発明と、請求項2-7に係る発明の間には、同一の又は対応する特別な技術的特徴は存在しない。したがって、これらの一番発明は単一の一般的概念を形成するように連関しているとは認められない。	ا ح				
1. 【】 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な項について作成した。	≵請求				
2. ※ 追加調査手数料を要求するまでもなく、すべての調査可能な請求項について調査することができたので、追査手数料の納付を求めなかった。	加調				
3. 【注》 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料付のあった次の請求項のみについて作成した。	∤の納				
4. ※ 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初にされている発明に係る次の請求項について作成した。	二記載				
追加調査手数料の異議の申立てに関する注意					
追加調査手数料及び、該当する場合には、異議申立手数料の納付と共に、出願人から異議申立てがあった					
追加調査手数料の納付と共に出願人から異議申立てがあったが、異議申立手数料が納付命令書に示した期内に支払われなかった。	期間				
****: 追加調査手数料の納付はあったが、異議申立てはなかった。					

様式PCT/ISA/210(第1ページの続葉(2))(2009年7月)

フロントページの続き

(51) Int.CI.			FΙ			テーマコード(参考)
H 0 1 L	21/822	(2006.01)	H 0 1 L	29/78	6 1 2 D	
H 0 1 L	27/04	(2006.01)	H 0 1 L	29/78	6 1 2 Z	
			H 0 1 L	29/78	6 1 7 U	
			H 0 1 L	29/78	6 1 8 A	
			H 0 1 L	29/78	6 1 6 U	
			H 0 1 L	29/78	6 1 6 V	
			H 0 1 L	29/78	6 1 9 A	
			H 0 1 L	27/04	C	

(81)指定国 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PE,PG,PH,PL,PT,RO,RS,RU,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,ZA,ZM,ZW

(72)発明者 太田 純史

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72)発明者 水野 裕二

大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

(72)発明者 鈴木 正彦

大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

(72)発明者 中川 興史

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72)発明者 春本 祥征

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72)発明者 宮本 恵信

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

F ターム(参考) 2H092 JA26 JA28 JA46 JB66 JB69 KA08 KB14 MA05 MA07 MA10 MA13 MA17 NA22 NA24 5C094 AA02 AA21 AA43 AA44 AA53 BA03 BA43 DA13 DA15 DB04 EA10 FB14 FB19 GB10 5F038 AC02 AC05 AC14 CA02 EZ02 EZ06 EZ15 EZ17 EZ20 5F110 AA16 AA30 BB01 CC07 DD02 EE04 EE44 FF02 FF03 FF09 FF29 GG01 GG25 GG42 GG43 HK02 HK03 HK04 HK22 HL07 NN04 NN23 NN35 NN40 HL23 NN03 NN72 NN73 QQ02 QQ08 5G435 AA01 AA16 AA17 BB12 CC09 HH13 KK05 KK10

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。